DE19705339C2 - Smart-Schalter sowie Verfahren zur Open-Load-Diagnose derselben - Google Patents

Description

Die Erfindung betrifft einen Smart-Schalter und ein Verfahren zur Open-Load-Diagnose bzw. Lastunterbrechungsdiagnose von Smart-Schaltern.

Smart-Schalter sind in der Ausführungsform Smart-Highside- Schalter bzw. Smart-Lowside-Schalter bekannt. Diese Smart- Schalter werden zur gesteuerten Leistungsversorgung externer Lasten beispielsweise in Kraftfahrzeugen verwendet.

Die US 5,138,516 beschreibt eine Schaltungsanordnung mit ei­ nem als Lowside-Schalter eingesetzten Leistungstransistor 18, der in Reihe zu einer Last 22 an eine Versorgungsspannung an­ geschlossen ist. Um eine mögliche Unterbrechung der Last 22 zu erkennen, ist eine Schaltungsanordnung 10 vorgesehen, wel­ che an einen der Last 22 und dem Leistungstransistor 18 ge­ meinsamen Knoten 20 angeschlossen ist, und welche das an die­ sem Knoten 20 anliegende Potential auswertet. Bei sperrendem Leistungstransistor 18 und nicht unterbrochener Last 22 ent­ spricht das Potential an diesem Knoten 20 annäherungsweise dem positiven Versorgungspotential. Die Schaltungsanordnung 10 weist eine an den Knoten 20 angeschlossene Spannungsquelle V1 auf, die den Knoten 20 bei unterbrochener Last 22 auf das von der Spannungsquelle V1 gelieferte Potential setzt. Die Schaltungsanordnung 10 ist dazu ausgebildet, diese beiden un­ terschiedlichen Potentialwerte an dem Knoten 20 bei sperren­ dem Leistungstransistor 18 zu unterscheiden und ein entspre­ chendes Statussignal auszugeben.

Die US 5,510,950 beschreibt eine Schaltungsanordnung mit ei­ nem als Highside-Schalter eingesetzten Leistungstransistor 36, der in Reihe zu einer Last 18 an eine Versorgungsspannung angeschlossen ist. Die Schaltungsanordnung weist eine an ei­ nen Anschlusspin 12 angeschlossene Treiberschaltung 20 auf, die das Gate des Leistungstransistors 36 ansteuert. An den Anschlusspin 12 ist des Weiteren eine Auswerteschaltung mit zwei Bipolartransistoren 60, 62 angeschlossen, die außerdem an einen dem Leistungstransistor 36 und der Last 24 gemeinsa­ men Knoten angeschlossen ist. Diese Auswerteschaltung 22 wer­ tet das Potential an dem gemeinsamen Knoten 24 aus und stellt ein entsprechendes Ansteuerpotential an dem Anschlusspin 12 zur Verfügung.

Fig. 1 zeigt einen Smart-Schalter vom Highside-Typ, der einen firmeninternen Stand der Technik darstellt.

Der in Fig. 1 allgemein mit 1 bezeichnete Smart-Highside- Schalter weist in integrierter Bauform bzw. in Gestalt eines IC einen Leistungsschalter bzw. Leistungstransistor 2 auf, der an eine Versorgungsspannung V_BB angeschlossen ist, dessen Ausgang den Treiberausgang 3 des Smart-Highside-Schalters 1 bildet, an den eine externe Last R_L angeschlossen ist, und der durch eine Schaltlogik 4 gesteuert wird, die ihrerseits über einen Eingangsanschluß 5 des Smart-Highside-Schalters 1 mit externen Signalen gespeist ist. Ferner ist die Schaltlo­ gik 4 dazu ausgelegt, über einen Statusausgang 6, der bei­ spielsweise über einen Statuswiderstand R_st an eine Span­ nungsquelle (im dargestellten Beispiel an 5 V) angeschlossen ist und ein Statussignal vorbestimmter Logik L oder H trägt, das vom Treiberausgang 3 abgeleitet wird, OPEN-LOAD bzw. eine Lastunterbrechung zu erkennen. Zu diesem Zweck ist außerhalb des Smart-Highside-Schalters 1 parallel zum Leistungstransi­ stor 2 ein hochohmiger Widerstand R_OL geschaltet, der mit einem Ende an den Treiberausgang 3 und mit dem anderen Ende an die Spannungsversorgung V_BB angeschlossen ist.

Wenn dieser Smart-Highside-Schalter sich im ausgeschalteten Zustand befindet und die externe Last R_L unterbrochen ist, hebt der externe Widerstand R_OL die Spannung am Treiberaus­ gang 3 über eine Schwelle von beispielsweise 3 V an. Dieser Zustand wird mittels eines integrierten Komparators (Operationsverstärker) 7 erkannt, dessen einer Eingang mit dem Treiberausgang 3 verbunden ist, dessen anderer Eingang mit einer Referenzspannung U_ref von beispielsweise 3 V beauf­ schlagt ist, und dessen Ausgang an die Schaltlogik 4 ange­ schlossen ist, die aus dem Ausgangssignal des Komparators 7 ein Statussignal gewinnt. Man spricht hierbei von einer Open- Load-Erkennung für den Smart-Highside-Schalter 1 im ausge­ schalteten Zustand.

In der Verbindungsleitung des externen Widerstands R_OL mit der Versorgungsspannung V_BB ist ein Schalter S1 angeordnet, durch den der Widerstand R_OL von der Versorgungsspannung V_BB getrennt werden kann, um den Stromverbrauch bzw. den Ruhe­ strom der Lasterkennungsschaltung zu verringern (Klemme 30 im Kraftfahrzeug).

Nachteilig bei diesem Aufbau eines Smart-Highside-Schalters mit Lasterkennungsschaltung ist der Mehraufwand, der für die­ se Schaltung durch die externen Komponenten R_OL und S1 zu treiben ist, und der diesen Smart-Schalter verteuert. Auf­ grund der genannten Nachteile (Mehraufwand bzw. Erhöhung des Ruhestroms im inaktiven Zustand) findet das vorstehend ange­ führte herkömmliche Konzept zur Open-Load-Diagnose von Smart- Schaltern in der Praxis wenig Anwendung. Angewendet wird hin­ gegen die relative flächen- und kostenintensive Open-Load- Diagnose im eingeschalteten Zustand.

Firmeninterner Stand der Technik ist weiterhin ein Mehrfach- Smart-Schalter, der dazu dient, n Lasten durch n einzelne Smart-Schalter zu schalten. Die einzelnen Smart-Schalter kön­ nen so aufgebaut sein wie in Fig. 1 gezeigt, und die n- Statusleitungen (mit Open-Drain-Anschluß) sind dabei zu einer gemeinsamen Statusleitung verbunden, die einen gemeinsamen Status für die einzelnen Schalter kommuniziert, um zusätzli­ che Inputports für die Schaltlogik zu minimieren. Ein ent­ sprechender Mehrfach-Smart-Schalter vom Highside-Typ ist in Fig. 2 gezeigt.

Im einzelnen besteht der Mehrfach-Smart-Highside-Schalter von Fig. 2, der allgemein mit der Bezugsziffer 10 bezeichnet ist, aus n einzelnen Smart-Highside-Schaltern 1 bis n, von denen in Fig. 2 der Schalter 1 und der Schalter n gezeigt ist. Die­ se Smart-Highside-Schalter 1 bis n sind so aufgebaut wie der Smart-Highside-Schalter von Fig. 1, einschließlich der exter­ nen Beschaltung mit einem Widerstand R_OL1 bzw. R_OLn und einem gemeinsamen Ein-Aus-Schalter S1, und diese Smart-Schalter dienen zum Betreiben externer Lasten R_L1 bis R_Ln, wobei die Statusausgänge über eine gemeinsame Leitung 11 miteinander verbunden sind, die ein gemeinsames Statussignal für die ein­ zelnen Smart-Highside-Schalter trägt.

Die Open-Load-Diagnose eines derartigen Mehrfach-Smart-High­ side-Schalters gestaltet sich wie folgt.

Für den Fall, daß sämtliche Smart-Highside-Schalter ausge­ schaltet sind, zeigt beispielsweise der Status H auf der Lei­ tung 11 (es kann sich dabei alternativ auch um den Status L handeln) an, daß sämtliche Lasten R_L1 bis R_Ln an die jeweili­ gen Smart-Highside-Einzelschalter angeschlossen bzw. daß die­ se Lasten nicht unterbrochen sind. Der hierzu komplementäre Status L (alternativ hierzu H) zeigt an, daß eine oder mehre­ re Lasten unterbrochen sind. Zur Open-Load-Diagnose lassen sich durch Einschalten einer oder im ungünstigsten Fall von n - 1 Lasten für kurze Zeit mittels eines Prüfimpulses von beispielsweise 1 ms, die fehlerhaften Kanäle bzw. Smart-Schalter selektieren. Der entscheidende Nachteil bei dieser Vorgehens­ weise ist, daß dann, wenn sämtliche Kanäle gleichzeitig ein­ geschaltet werden müssen, sich eine unerwünscht hohe Strombe­ lastung der Versorgungsspannung V_BB ergibt, einschließlich damit verbundener Störungen.

Für den Fall, daß sämtliche Smart-Highside-Schalter 1 bis n eingeschaltet sind, erhält man eine selektive Open-Load- Diagnose herkömmlicherweise durch Ausschalten jeweils eines Smart-Schalters, wobei der Status H auf der Leitung 11 dann anzeigt, daß ein Schalter x mit der Last verbunden, bzw. daß nicht unterbrochen ist, während der Status L auf der Leitung 11 anzeigt, daß der Schalter x nicht angeschlossen oder un­ terbrochen ist.

Wegen der vorstehend zum einzelnen Smart-Schalter bereits an­ geführten Nachteile, wie Erhöhung des Ruhestroms, findet die­ ses Konzept zur Open-Load-Diagnose jedoch wenig Anwendung. Angewendet wird vielmehr auch hier die relativ flächen- und kostenintensive Open-Load-Diagnose im eingeschalteten Zu­ stand.

Angesichts dieses Standes der Technik liegt der Erfindung die Aufgabe zugrunde, einen Smart-Schalter und ein Verfahren zur Open-Load-Diagnose eines Smart-Schalters zu schaffen, wobei eine problemlose Open-Load-Diagnose mit einem minimalen Auf­ wand an externen Schaltungskomponenten bei geringem Strom­ verbrauch gewährleistet sein soll.

Gelöst wird diese Aufgabe hinsichtlich des Smart-Schalters durch die Merkmale des Anspruchs 1 und hinsichtlich des Ver­ fahrens durch die Merkmale des Anspruch 7.

Vorteilhafte Weiterbildungen der Erfindung sind in den Un­ teransprüchen angegeben.

Demnach besteht das gemeinsame Konzept der beiden Varianten des erfindungsgemäßen Verfahrens in der Aktivierung der Last­ erkennung ohne längerfristige Änderung des aktuellen Ist-Zu­ stands bzw. des jeweiligen Smart-Schalters, was dem Stromver­ brauch zugute kommt. Im Falle des erfindungsgemäßen Verfah­ rens zur Open-Load-Diagnose eines Mehrfach-Smart-Schalters wird erfindungsgemäß ungeachtet des Ein- oder Ausschaltzu­ stand des Mehrfach-Smart-Schalters eine selektive Diagnose gewährleistet, die zu einem effektiven und aussagekräftigen Prüfergebnis führt.

Erfindungsgemäß werden Smart-Highside-Schalter vorgeschlagen, die eine Integration des Schalters für die externe Last bzw. besonders bevorzugt eine Integration dieser Last vorsehen. Dadurch wird der Nachteil externer Komponenten, die mit einem entsprechenden Mehraufwand und einer Verteuerung des Systems verbunden sind, vermieden. Da der Schalter für die Lasterken­ nung bevorzugt als Transistor, insbesondere als Feldeffekt- oder Bipolartransistor ausgelegt ist, wird außerdem eine zu­ verlässige Trennung des zur Lasterkennung gehörigen Wider­ stands von der Versorgungsspannung und eine optimal kurze Ak­ tivierbarkeit der Lasterkennung gewährleistet. Der Ansteue­ rung dieses Transistors kommt die erfindungsgemäße Maßnahme zugute, ihn über die Steuerlogik mittels eines Zeitglieds an­ zusteuern, das für eine vorbestimmte Zeitdauer nach dem Ein- bzw. Ausschalten des Leistungstransistors aktiviert wird.

Nachfolgend wird die Erfindung anhand der Zeichnung beispiel­ haft näher erläutert. Es zeigen:

Fig. 1 ein Schaltbild eines Smart-Highside-Schalters mit kon­ ventionell aufgebauter Lasterkennungsschaltung,

Fig. 2 ein Mehrfach-Smart-Schalter mit konventionelle aufge­ bauter Lasterkennungsschaltung,

Fig. 3 eine erste Ausführungsform des erfindungsgemäßen Smart-Highside-Schalters,

Fig. 4 eine zweite Ausführungsform des erfindungsgemäßen Smart-Highside-Schalters,

Fig. 5 Diagramme der relevanten Signale beim Betrieb des Smart-Highside-Schalters gemäß Fig. 3 bzw. 4,

Fig. 6 relevante Signaldiagramme beim Betrieb des in Fig. 2 gezeigten Mehrfach-Smart-Schalters, jedoch aufgebaut aus den erfindungsgemäßen Smart-Highside-Schaltern ge­ mäß Fig. 3 bzw. 4 zur Lasterkennung und nach dem Aus­ schalten dieses Smart-Schalters,

Fig. 7 relevante Signaldiagramme beim Betrieb des in Fig. 2 gezeigten Mehrfach-Smart-Schalters, jedoch aufgebaut aus den erfindungsgemäßen Smart-Highside-Schaltern ge­ mäß Fig. 3 bzw. 4 zur Lasterkennung und nach dem Ein­ schalten dieses Smart-Schalters, und

Fig. 8 eine Variante von Fig. 7 zur Erläuterung der erfin­ dungsgemäßen Open-Load-Diagnose bei einem Mehrfach- Smart-Schalter.

Der in Fig. 3 gezeigte erfindungsgemäße Smart-Highside-Schal­ ter entspricht bis auf die Lasterkennungsschaltung dem in Fig. 1 gezeigten und vorstehend erläuterten Smart-Highside- Schalter, weshalb die gleichen Teile mit denselben Bezugszif­ fern versehen sind, und sich eine Erläuterung dieses erfin­ dungsgemäßen Schalters bis auf die Lasterkennungsschaltung erübrigt.

Die Lasterkennungsschaltung bei dem in Fig. 3 gezeigten Smart-Highside-Schalter umfaßt ebenfalls den externen Wider­ stand R_OL; dieser ist jedoch nicht über einen manuell zu be­ tätigenden Schalter S1 mit der Versorgungsspannung V_BB ver­ bunden, sondern über einen Bipolartransistor oder vorzugswei­ se einen MOS-Transistor 12 der von der Steuerlogik 4 über ein Zeitglied 13 mit einer Zeitkonstanten von beispielsweise 200 µs gesteuert wird, so daß nur während dieser Zeitdauer die Lasterkennung über ein entsprechendes Statussignal er­ folgt. Ein Vorteil der derart konfigurierten Lasterkennungs­ schaltung besteht darin, daß die Ruhestromaufnahme der gesam­ ten Schaltung im statischen Zustand nicht höher als beim her­ kömmlichen Konzept ohne externen Widerstand R_OL ist. Akti­ viert wird die Lastunterbrechungsschaltung erfindungsgemäß nach dem Ausschalten des Smart-Highside-Schalters 1 oder/und kurz (z. B. 1 ms) vor dessen Einschalten.

Fig. 4 zeigt eine Abwandlung der Ausführungsform von Fig. 3 insofern, als auf einen externen Widerstand R_OL vollständig verzichtet ist, während der Bipolar- oder MOS-Transistor 12 von Fig. 3 durch einen Teil des Leistungstransistors 2 gebil­ det ist, nämlich durch den Transistor 2b. Der Leistungstran­ sistor 2 ist in diesem Fall als sogenannter Segment- bzw. Zellen-Transistor gebildet, wobei ein Teil seiner Segmente abgezweigt ist, um den Transistor 2b zu bilden. Das Verhält­ nis der Zellenzahl des Leistungstransistors 2 zum Transistor 2b beträgt beispielsweise 100 : 1 bis 1000 : 1.

Bei eingeschaltetem Smart-Highside-Schalter 1 sind beide Transistoren 2 und 2b eingeschaltet. Wenn am Eingang 5 ein Ausschaltsignal anliegt, wird zunächst der Leistungstransi­ stor 2, d. h. der größere Teil des in Zellen aufgebauten Ge­ samttransistors abgeschaltet. Der Transistor 2b repräsentiert nunmehr sowohl den Schalter S1 von Fig. 1 wie auch den exter­ nen Widerstand R_OL dadurch, daß er in der Strombegrenzung be­ trieben wird. Dabei fließt ein geringerer Prüfstrom zur Er­ kennung einer eventuellen Lastunterbrechung als im Fall eines externen Widerstands um eine Statusmeldung auszugeben. Nach Ablauf einer Verzögerungszeit von beispielsweise 200 µs schaltet auch der Transistor 2b aus, um den Ruhestrom zu ver­ ringern, und um diesen wenig belastbaren Transistor nicht zu überhitzen.

Die entsprechenden Schaltdiagramme hierfür sind in Fig. 5 ge­ zeigt, wobei jeweils auf der X-Achse die Zeit und auf der Y- Achse die Amplitude der entsprechenden Signale aufgetragen ist. Dargestellt sind in Fig. 5 von oben nach unten das Ein­ gangssignal, das Ausgangssignal, der Laststrom, der Status bei Anlegen einer Last und der Status bei Lastunterbrechung.

Die vorstehend anhand von Fig. 3 und 4 abgehandelte Open- Load-Diagnose ist grundsätzlich auch beim Einschalten des Smart-Highside-Schalters 1 durchführbar. Dabei erfolgt jedoch ein stufenweises Einschalten von zunächst dem Transistor 2b, wobei nach einer bestimmten Verzögerungszeit auch der Lei­ stungstransistor 2 eingeschaltet wird.

Obwohl in Fig. 3 und 4 Smart-Schalter vom Highside-Typ ge­ zeigt sind, können Smart-Schalter vom Lowside-Typ entspre­ chend aufgebaut nach demselben Prinzip eingesetzt werden. Un­ wesentlich bei dem Konzept dieser Open-Load-Diagnose ist fer­ ner, ob bei Lastunterbrechung ein Statussignal mit L- oder H- Pegel ausgegeben wird.

Die in Fig. 3 bzw. 4 gezeigten und vorstehend erläuterten Smart-Highside-Schalter lassen sich vorteilhafterweise auch als Einzelschalter eines Mehrfach-Smart-Schalters verwenden, dessen Aufbau prinzipiell in Fig. 2 gezeigt ist, auf welche im Zusammenhang mit der Ausführungsform der in Fig. 3 und 4 gezeigten Einzelschalter im nachfolgenden bezug genommen wird, um das erfindungsgemäße Verfahren zur Open-Load-Diagno­ se bzw. zur Lastunterbrechungsdiagnose eines Mehrfach-Smart- Schalters zu erläutern.

Gemäß dem erfindungsgemäßen Konzept wird hinsichtlich des Verfahrens zur Open-Load-Diagnose eines Mehrfach-Smart-Schal­ ters vorgeschlagen, das Statussignal bei ausgeschaltetem Smart-Schalter sowie unterbrochener Last nicht als L-(bzw. H- )Signal auszugeben, wie beim einleitend abgehandelten Stand der Technik, weil dadurch die Unterscheidbarkeit eventuell mehrerer fehlerhafter Kanäle erschwert wird. Vielmehr sieht das erfindungsgemäße Konzept vor, daß bei angeschlossener bzw. nicht unterbrochener Last der Status nach dem Ausschal­ ten des Mehrfach-Smart-Schalters wie bisher auf H (bzw. L) bleibt, wie in Fig. 6 gezeigt, die eine ähnliche diagrammati­ sche Abfolge der relevanten Signale des Smart-Schalters zeigt wie in Fig. 5.

Ist die Last unterbrochen, geht der Status für eine gewisse Zeit, beispielsweise 200 µs auf L (bzw. H) und wird an­ schließend wieder H (bzw. L). Erreicht wird dies durch Akti­ vieren der vorstehend anhand von Fig. 3 bis 5 erläuterten La­ sterkennung während dieser Zeitdauer. Das bedeutet, daß jeder einzelne Smart-Highside-Schalter einzeln mit einem Prüfim­ puls von z. B. etwa 1 µs eingeschaltet wird. Nach dem Aus­ schalten läßt sich dann innerhalb der vorstehend genannten Zeitdauer von 200 µs feststellen, ob an den betreffenden Smart-Highside-Schalter eine Last angelegt ist oder nicht.

Die Auswertung ist dabei wesentlich einfacher als beim Stand der Technik, die ein Einschalten von bis zu n - 1 Smart-High­ side-Schaltern vorsieht, um die Lasterkennung durchzuführen, da jeder Smart-Highside-Schalter erfindungsgemäß auf Lastun­ terbrechung selektiert werden kann. Die beim Stand der Tech­ nik auftretende übermäßige Strombelastung tritt deshalb beim erfindungsgemäßen Diagnoseverfahren nicht auf.

Das vorstehend anhand von Fig. 6 erläuterte Konzept kann auch beim Einschalten des Mehrfach-Smart-Schalters in Verbindung mit einer Einschaltverzögerung angewendet werden, wie in Fig. 7 durch die relevanten Signale schematisch gezeigt. Im ausge­ schalteten Zustand des Mehrfach-Smart-Schalters befindet sich auch hier der Status auf dem Pegel H (bzw. L) unabhängig vom Zustand der angeschlossenen Last. Sobald der Mehrfach-Smart- Schalter eingeschaltet ist, wird zunächst das Durchschalten des jeweiligen Leistungstransistors an den Ausgang 3 um bei­ spielsweise 200 µs verzögert. Während dieser Zeit wird der Status bezüglich der Lasterkennung aktiviert. Innerhalb die­ ser Zeitdauer von 200 µs kann damit die Lastunterbrechung mit Status L (bzw. H) erkannt werden. Auch bei dieser Variante der erfindungsgemäßen Diagnose kann eine Fehlererkennung se­ lektiv durchgeführt werden.

Auch bei den anhand von Fig. 6 und 7 erläuterten Diagnose- Konzepten ist es unerheblich, ob der Statuspegel L oder H ist. Außerdem läßt sich das gleiche Konzept sinngemäß auf Mehrfach-Smart-Schalter vom Lowside-Typ anwenden.

Eine abgewandelte Ausführungsform der anhand von Fig. 7 er­ läuterten Lastdiagnose ist anhand der relevanten Signale des Mehrfach-Smart-Schalters in Fig. 8 gezeigt. Demnach erfolgt die Lasterkennung vor dem Einschalten des Mehrfach-Smart- Schalters, indem das Durchschalten des Leistungstransistors 2 bezüglich dem am Eingang 5 anliegenden externen Steuersignal um beispielsweise 1 ms oder weniger verzögert wird. Wenn die­ ses Steuersignal den logischen Pegel L hat, befindet sich das Statussignal auf H bei angeschlossener Last und bei L ohne Last bzw. bei unterbrochener Last. Befindet sich hingegen das Eingangssignal auf H, ist der Status unabhängig vom Lastzu­ stand stets H.

Dadurch wird erreicht, daß innerhalb von 1 ms, nachdem das Eingangssignal sich auf H geändert hat, die Änderung des Sta­ tussignals ausgewertet werden kann, während andererseits je­ doch noch kein Laststrom fließt. Durch Prüfsignale kleiner 1 ms lassen sich damit Lastunterbrechungen jedes Kanals bzw. jedes einzelnen Smart-Schalters selektieren, ohne daß stören­ de Stromimpulse im Lastkreis auftreten. Für das normale Ein- und Ausschalten hingegen ist die genannte Schaltverzögerung von etwa 1 ms vorhersehbar und kein Nachteil. Die relativ kurze Einschaltverzögerung kann entweder durch ein einfaches integriertes RC-Glied oder durch entsprechende Zählerketten realisiert werden.

Auch das in Fig. 8 gezeigte Diagnoseverfahren kann sinngemäß auf Mehrfach-Smart-Schalter vom Lowside-Typ angewendet wer­ den. Schließlich ist es bei dem dargestellten Konzept nicht wesentlich, ob die Diagnose im Fehlerfall L oder H ist.

Bezugszeichenliste

1

Smart-Highside-Schalter

2

Leistungstransistor

2

b Transistor

3

Treiberausgang

4

Schaltlogik, Steuerlogik

5

Eingangsanschluß

6

Statusausgang

7

Komparator

10

Mehrfach-Smart-Highside-Schalter

11

Leitung

12

Bipolar- oder MOS-Transistor

13

Zeitglied

30

Klemme
H, L Status
R_OL

, R_OLn

Widerstand
R_L1

, R_Ln

Last
S1 Schalter
V_BB

Versorgungsspannung

Claims (8)

1. Smart-Schalter (1), an dessen Ausgang (3) eine externe Last anschließbar ist, mit folgenden Merkmalen:
einem Leistungstransistor (2) zum Treiben der Last, der zwi­ schen der Versorgungsspannung (Vbb) und dem Ausgang verschal­ tet ist,
einer Schaltlogik (4), die den Leistungstransistor ansteuert und die einen Statusausgang (6) aufweist, an dem ein Status­ signal für eine Open-Load-Diagnose anliegt, das von dem Aus­ gang abgeleitet ist,
einem Schalttransistor (2b; 12) der zur Erzeugung des Status­ signals zwischen die Versorgungsspannung (Vbb) und den Aus­ gang (3) geschaltet ist, und
einem Zeitglied (13), über welches der Schalttransistor (2b; 12) mittels der Schaltlogik (4) angesteuert ist.

2. Smart-Schalter nach Anspruch 1, dadurch gekennzeichnet, daß der Schalttransistor (12) ein Feldeffekt- bzw. Bipo­ lartransistor ist.

3. Smart-Schalter nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß ein Widerstand (R_OL) in Reihe zu dem Schalt­ transistor (12) geschaltet ist.

4. Smart-Schalter nach Anspruch 3, dadurch gekennzeichnet, daß der Widerstand (R_OL) ein externer Widerstand ist.

5. Smart-Schalter nach einem der Ansprüche 1 bis 4 mit einem aus n Zellentransistoren bestehenden Leistungstransistor (2), dadurch gekennzeichnet, daß der Schalttransistor (2b) aus m (m << n) der n Zellentransistoren besteht und außerdem den Widerstand (R_OL) bildet.

6. Smart-Schalter nach Anspruch 5, dadurch gekennzeichnet, daß das Verhältnis der Zellenzahl des Leistungstransistors (2) zur Zellenzahl des Schalttransistors (2b) zwischen 100 : 1 und 1000 : 1 beträgt.

7. Verfahren zur Open-Load-Diagnose bzw. Lastunterbrechungs­ diagnose eines Smart-Schalters (1), an dessen Ausgang (3) ei­ ne externe Last anschließbar ist und der folgende Merkmale aufweist:
einen Leistungstransistor (2) zum Treiben der Last, der zwi­ schen der Versorgungsspannung (Vbb) und dem Ausgang verschal­ tet ist,
eine Schaltlogik (4), die den Leistungstransistor ansteuert und die einen Statusausgang (6) aufweist, an dem ein Status­ signal für eine Open-Load-Diagnose anliegt, das von dem Aus­ gang abgeleitet ist,
einen Schalttransistor (2b; 12) der zur Erzeugung des Status­ signals zwischen die Versorgungsspannung (Vbb) und den Aus­ gang (3) geschaltet ist, und
ein Zeitglied (13), über welches der Schalttransistor (2b; 12) mittels der Schaltlogik (4) angesteuert ist,
wobei der Schalttransistor (12; 2b) vor dem Einschalten bzw. nach dem Ausschalten des Leistungstransistors (2) für eine vorbestimmte Zeitdauer aktiviert wird.

8. Verfahren nach Anspruch 7, bei dem die vorbestimmte Zeit­ dauer etwa 200 µs beträgt.