DE19650331B4 - Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Schichtfolge aus zwei metallischen Schichten mit Siliciumanteilen sowie zugehöriges Halbleiterbauelement - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Schichtfolge aus zwei metallischen Schichten mit Siliciumanteilen sowie zugehöriges Halbleiterbauelement Download PDF

Info

Publication number
DE19650331B4
DE19650331B4 DE19650331A DE19650331A DE19650331B4 DE 19650331 B4 DE19650331 B4 DE 19650331B4 DE 19650331 A DE19650331 A DE 19650331A DE 19650331 A DE19650331 A DE 19650331A DE 19650331 B4 DE19650331 B4 DE 19650331B4
Authority
DE
Germany
Prior art keywords
metallic
layer
silicon
metallic layer
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19650331A
Other languages
English (en)
Other versions
DE19650331A1 (de
Inventor
Sang Ho Yu
Chung Tae Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19650331A1 publication Critical patent/DE19650331A1/de
Application granted granted Critical
Publication of DE19650331B4 publication Critical patent/DE19650331B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4405—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H10W20/4407—Aluminium alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Silicon Compounds (AREA)

Abstract

Verfahren zum Herstellen eines Halbleiterbauelementes, die folgenden Schritte umfassend:
Abscheidung eines Isolierfilmes auf einem Siliziumsubstrat und anschliessende Bildung eines Kontaktloches sowie Bildung einer metallischen Sperrschicht auf der Oberseite der gesamten Struktur;
Bildung einer ersten metallischen Schicht, die eine geringe Menge an Silizium enthält, auf der Oberseite der metallischen Sperrschicht; und
Bildung einer zweiten metallischen Schicht, die mehr Silizium als die erste metallische Schicht enthält, auf der Oberseite der ersten metallischen Schicht,
wobei die erste metallische Schicht auf eine Dicke von 50% der Dicke abgeschieden wird, auf die sämtliche metallischen Schichten ausgebildet werden.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelementes und insbesondere ein Verfahren zur Herstellung eines Halbleiterbauelementes, welches geeignet ist, ein Kontaktloch zu füllen. Die Erfindung ist ferner auf ein zugehöriges Halbleiterbauelement gerichtet.
  • Im Allgemeinen wird ein Kontaktloch, das während der Herstellung eines Halbleiterbauelementes entsteht, mit einem Metall, z.B. Aluminium, ausgefüllt. Obgleich die gewöhnlichen Kontaktlöcher in einem zweischrittigen Abscheidungsprozess, der bei hohen Temperaturen stattfindet, gefüllt werden können, ist es nicht möglich, ein Kontaktloch mit einer Breite von 0,5 μm oder weniger zu füllen. Obgleich die Abscheidung von Aluminium bei Temperaturen von 550°C oder mehr zur Lösung dieses Problems beitragen könnte, wäre dieses Verfahren mit dem Nachteil verbunden, dass aus dem Oxidfilm bei hohen Temperaturen von 550°C und mehr Gas entweicht und im Kontaktloch eine Vakuole entstehen kann und das bei niedriger Temperatur abgeschiedene Aluminium schmilzt und aus dem Kontaktloch herausfliessen kann. Ferner diffundieren Siliciumione des Siliciumsubstrates aus diesem hieraus, so dass eine Zackenbildung oder eine Brückenbildung aufgrund eines Siliciumknotens zum Zeitpunkt der Schaffung eines Musters auftreten können. Um diese Schwierigkeit zu beseitigen, könnte eine chemische Abscheidung aus der Dampfphase (CVD) unter Verwendung von Wolfram vorgenommen werden. Damit wäre jedoch der Nachteil verbunden, dass, da der spezifische Widerstand von Wolfram hoch ist, die Verzögerungszeit des Bauelementes heraufgesetzt werden würde, was umgekehrt bedeutete, dass die elektrischen Eigenschaften des Halbleiterbauelementes verschlechtert würden.
  • Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterbauelementes zu schaffen, mit dem die vorerwähnten Probleme behoben werden können, indem das Kontaktloch durch eine zweischrittige Abscheidung bei niedriger Temperatur bzw. hoher Temperatur von Metallen mit unterschiedlichem Siliciumgehalt gefüllt wird.
  • Die Lösung dieser Aufgabe besteht gemäss dem Patentanspruch 1 in den folgendem Schritten:
    Abscheidung eines Isolierfilmes auf einem Siliziumsubstrat und anschliessende Bildung eines Kontaktloches sowie Bildung einer metallischen Sperrschicht auf der Oberseite der gesamten Struktur;
    Bildung einer ersten metallischen Schicht, die eine geringe Menge an Silizium enthält, auf der Oberseite der metallischen Sperrschicht; und
    Bildung einer zweiten metallischen Schicht, die mehr Silizium als die erste metallische Schicht enthält, auf der Oberseite der ersten metallischen Schicht,
    wobei die erste metallische Schicht auf eine Dicke von 50% der Dicke abgeschieden wird, auf die sämtliche metallischen Schichten ausgebildet werden.
  • Dabei ist es grundsätzlich bekannt ( US 5 397 744 A ), in einem zweischrittigen Verfahren einen Isolierfilm auf einem Siliciumsubstrat abzuscheiden und ein Kontaktloch zu bilden und auf der Oberseite der so geschaffenen Struktur eine metallische Sperrschicht vorzusehen. Die zum Einsatz kommenden metallischen Schichten haben jeweils einen im Wesentlichen gleichen niedrigen Anteil an Aluminium. Die Schaffung einer reinen Aluminium-Doppelschicht bestehend aus einer Niedertemperatur- und Hochtemperaturschicht ist aus der JP 05-239637 A bekannt.
  • Zu weiteren Aspekten der Erfindung wird auf die Patentansprüche verwiesen.
  • Die Erfindung wird nachfolgend anhand einer Ausführungsform und der Zeichnung näher erläutert. Es zeigen:
  • 1A und 1B geschnittene Ansichten zur Darstellung des erfindungsgemässen Verfahrens zur Herstellung eines Halbleiterbauelementes.
  • In der Zeichnung tragen gleiche Teile die gleichen Bezugszeichen.
  • Wie in 1A dargestellt ist, wurde nach Abscheidung eines Isolierfilmes 2 auf einem Siliciumsubstrat 1 ein Kontaktloch 3 mittels eines Ätzprozesses unter Verwendung einer Maske geschaffen. Eine metallische Sperrschicht 4 ist auf der Oberseite der gesamten Struktur einschliesslich des Kontaktloches 3 gebildet. Die metallische Sperrschicht 4 besteht aus wenigstens einem der folgenden Materialien: TiN, TiW und ARC (Anti-Reflexions-Beschichtung).
  • Nach 1B wurde eine erste Metallschicht 5 durch Abscheidung einer Aluminiumlegierung, die kein Silicium oder nur eine sehr geringe Menge Silicium enthält, im Kontaktloch 3 bis bei einer Temperatur von 200°C oder darunter zu einer Dicke von 50% der Dicke gebildet, auf die die gesamten Metallschichten ausgebildet werden. Eine zweite Metallschicht 6 wurde durch Abscheidung eines Aluminiums, das 1 bis 1,6% Silicium enthält, auf die Oberseite der ersten Metallschicht 5 bei einer Temperatur von 400°C bis 450°C aufgegeben. Eine Erhöhung des Widerstandes aufgrund der Bildung einer lamellaren Struktur sollte verhindert werden, wenn die zweite Metallschicht 6 abgeschieden wird. Dies wird dadurch erreicht, dass der Gehalt an Silicium auf weniger als 1,6% eingestellt wird.
  • Erfindungsgemäss wird, wie zuvor erwähnt wurde, der besondere Effekt erzielt, dass ein Kontaktloch mit einem Geometrieverhältnis von drei oder mehr und einer Lochabmessung von 0,4 μm oder darunter bei einer niedrigen Temperatur von 400–450°C gefüllt werden kann.

Claims (9)

  1. Verfahren zum Herstellen eines Halbleiterbauelementes, die folgenden Schritte umfassend: Abscheidung eines Isolierfilmes auf einem Siliziumsubstrat und anschliessende Bildung eines Kontaktloches sowie Bildung einer metallischen Sperrschicht auf der Oberseite der gesamten Struktur; Bildung einer ersten metallischen Schicht, die eine geringe Menge an Silizium enthält, auf der Oberseite der metallischen Sperrschicht; und Bildung einer zweiten metallischen Schicht, die mehr Silizium als die erste metallische Schicht enthält, auf der Oberseite der ersten metallischen Schicht, wobei die erste metallische Schicht auf eine Dicke von 50% der Dicke abgeschieden wird, auf die sämtliche metallischen Schichten ausgebildet werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zweite metallische Schicht durch Abscheidung eines Aluminiums, das 1 bis 1,6% Silizium enthält, gebildet wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste metallische Schicht bei einer Temperatur von 200°C oder darunter gebildet wird.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zweite metallische Schicht bei einer Temperatur von 400 bis 450°C gebildet wird.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste metallische Schicht aus Aluminium besteht.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, die metallische Sperrschicht aus wenigstens einem der Materialien TiN, TiW und ARC besteht.
  7. Halbleiterbauelement, umfassend: einen Isolierfilm (2) auf einem Siliziumsubstrat (1) mit einem Kontaktloch (3) und einer metallischen Sperrschicht (4) auf der Oberseite der gesamten Struktur; eine erste metallische Schicht (5), die eine geringe Menge an Silizium enthält, auf der Oberseite der metallischen Sperrschicht; und eine zweite metallische Schicht (6), die mehr Silizium enthält als die erste metallische Schicht, auf der Oberseite der ersten metallischen Schicht, wobei die erste metallische Schicht eine Dicke von bis zu 50% der Dicke von sämtlichen metallischen Schichten aufweist.
  8. Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, dass die zweite metallische Schicht Aluminium, das 1 bis 1,6% Silizium enthält, umfasst.
  9. Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, dass die metallische Sperrschicht aus wenigstens einem der Materialien TiN, TiW und ARC besteht.
DE19650331A 1995-12-04 1996-12-04 Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Schichtfolge aus zwei metallischen Schichten mit Siliciumanteilen sowie zugehöriges Halbleiterbauelement Expired - Fee Related DE19650331B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995-46312 1995-12-04
KR1019950046312A KR970052186A (ko) 1995-12-04 1995-12-04 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
DE19650331A1 DE19650331A1 (de) 1997-06-05
DE19650331B4 true DE19650331B4 (de) 2008-04-30

Family

ID=19437536

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19650331A Expired - Fee Related DE19650331B4 (de) 1995-12-04 1996-12-04 Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Schichtfolge aus zwei metallischen Schichten mit Siliciumanteilen sowie zugehöriges Halbleiterbauelement

Country Status (6)

Country Link
JP (1) JPH09172086A (de)
KR (1) KR970052186A (de)
CN (1) CN1083152C (de)
DE (1) DE19650331B4 (de)
GB (1) GB2308009A (de)
TW (1) TW307903B (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816424A (en) * 1983-03-25 1989-03-28 Fujitsu Limited Method of producing semiconductor device having multilayer conductive lines
JPH05239637A (ja) * 1991-08-23 1993-09-17 Applied Materials Inc 集積回路製造のための改良された材料蒸着方法
US5397744A (en) * 1991-02-19 1995-03-14 Sony Corporation Aluminum metallization method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296764A (ja) * 1985-06-25 1986-12-27 Mitsubishi Electric Corp 金属電極配線膜を有する半導体装置
US4987562A (en) * 1987-08-28 1991-01-22 Fujitsu Limited Semiconductor layer structure having an aluminum-silicon alloy layer
JPH03148826A (ja) * 1989-11-06 1991-06-25 Matsushita Electric Ind Co Ltd 配線構造体及びその形成方法
EP0451644A1 (de) * 1990-04-10 1991-10-16 Texas Instruments Incorporated Verbessertes Metallisierungssystem für eine verringerte Korrosionsauffälligkeit
DE69127347T2 (de) * 1990-11-29 1998-02-05 At & T Corp Verfahren zur Herstellung eines Kontakts für integrierte Schaltungen
KR940004256B1 (en) * 1991-04-09 1994-05-19 Samsung Electronics Co Ltd Making method of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816424A (en) * 1983-03-25 1989-03-28 Fujitsu Limited Method of producing semiconductor device having multilayer conductive lines
US5397744A (en) * 1991-02-19 1995-03-14 Sony Corporation Aluminum metallization method
JPH05239637A (ja) * 1991-08-23 1993-09-17 Applied Materials Inc 集積回路製造のための改良された材料蒸着方法

Also Published As

Publication number Publication date
GB2308009A (en) 1997-06-11
JPH09172086A (ja) 1997-06-30
TW307903B (en) 1997-06-11
CN1083152C (zh) 2002-04-17
DE19650331A1 (de) 1997-06-05
GB9625058D0 (en) 1997-01-22
CN1161568A (zh) 1997-10-08
KR970052186A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
DE3876655T2 (de) Verbindungssystem hoher geschwindigkeit mit feuerfesten kontakten vom "non-dogbone-typ" und ein aktiver elektromigrationsunterdrueckender mechanismus.
DE2440481C3 (de) Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger
DE69226411T2 (de) Herstellung eines leitenden Gebietes in elektronischen Vorrichtungen
DE69213928T2 (de) Verdrahtung auf Wolfram-Plomben
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE68918773T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einer kleine Kontaktlöcher enthaltenden Leiterbahn.
EP0132720B1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder aus einer Aluminiumlegierung bestehenden äusseren Kontaktleiterbahnebene
DE4028776C2 (de) Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
EP0269095A2 (de) Integrierte Halbleiterschaltung mit mindestens zwei aus Aluminium oder einer Aluminium-Verbindung bestehenden Metallisierungsebenen sowie Verfahren zu ihrer Herstellung
EP0123309A2 (de) Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen
DE2228678A1 (de) Verfahren zum herstellen einer schicht aus leiterzugmaterial fuer halbleiterbauteile
DE69220399T2 (de) Verfahren zur Herstellung von einer Verbindung über einer Halbleitervorrichtung
DE69221430T2 (de) Verfahren zur Bildung eines Metalleiters für ein Halbleiterbauelement
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
EP0199078A1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder einer Aluminiumlegierung bestehenden Kontaktleiterbahnebene und einer als Diffusionsbarriere wirkenden Tantalsilizidzwischenschicht
DE19645033A1 (de) Verfahren zur Bildung eines Metalldrahtes
DE102007035837A1 (de) Halbleiterbauelement mit einer Kornorientierungsschicht
DE2541925A1 (de) Elektrischer kontakt und verfahren zur herstellung desselben
DE19650331B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Schichtfolge aus zwei metallischen Schichten mit Siliciumanteilen sowie zugehöriges Halbleiterbauelement
DE19723096B4 (de) Verfahren zum Bilden einer Verbindungsleitung
DE19726308B4 (de) Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement sowie Halbleiterbauelement
DE19913554A1 (de) Verfahren und Vorrichtung zum Herstellen einer Halbleitervorrichtung
DE2132099A1 (de) Verfahren zur Zwischenverbindung elektrischer Baueinheiten

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: HOEFER & PARTNER, 81543 MUENCHEN

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee