DE19633550A1

DE19633550A1 - Circuit for displaying the operating states of a device

Info

Publication number: DE19633550A1
Application number: DE19633550A
Authority: DE
Inventors: Dietmar Traeger
Original assignee: Siemens AG
Current assignee: Infineon Technologies AG
Priority date: 1996-08-20
Filing date: 1996-08-20
Publication date: 1998-03-26
Also published as: USRE38184E1; GB2332077A; GB9903776D0; JP3535523B2; WO1998008057A1; JP2001500253A; GB2332077B

Abstract

Disclosed is a circuit, which by means of at least 2 input signals produces exactly 3 output signals, whereby two of the output signals shine constantly in an activated state and the third output signal shines constantly or flashes in an activated state. Each time exactly one of the three output signals is activated.

Description

Die Erfindung betrifft eine Schaltung zur Anzeige von Be triebszuständen eines Gerätes.The invention relates to a circuit for displaying Be operating states of a device.

Moderne Fertigungsprozesse laufen heutzutage in den meisten Fällen hochautomatisiert ab. Dabei ist es jedoch häufig not wendig, die bei den einzelnen Fertigungsschritten entstehen den und weiter zu verarbeitenden Zwischenprodukte von einem Gerät zu entnehmen, weiterzutransportieren und ein im Ferti gungsprozeß nachfolgendes Gerät damit zu beschicken. Ähnli ches gilt für Prozeßanfang und -ende: das im Fertigungsprozeß als erste Maschine verwendete Gerät muß beschickt werden und das im Fertigungsprozeß als letzte Maschine verwendete Gerät muß entladen werden. Weiterhin werden auch häufig stichpro benartige Untersuchungen an den jeweiligen Zwischenprodukten zwischen zwei Fertigungsschritten durchgeführt, beispielswei se um die Qualität der herzustellenden Produkte sicherstellen zu können und/oder um etwaig auftretende Abweichungen im Fer tigungsprozeß von Vorgaben feststellen zu können.Modern manufacturing processes run in most of these days Cases from highly automated. However, it is often necessary agile, which arise in the individual production steps the and further processed intermediate products from one Removing the device, transporting it further and one in the Ferti supply process subsequent device with it. Similar This applies to the beginning and end of the process: that in the manufacturing process device used as the first machine must be loaded and the device used as the last machine in the manufacturing process must be unloaded. Furthermore, stichpro are also often used benign studies on the respective intermediates carried out between two manufacturing steps, for example to ensure the quality of the products to be manufactured to be able to and / or to avoid any deviations in the Fer to be able to determine the

Allen diesen Vorgängen ist gemeinsam, daß es notwendig ist, bestimmte Betriebszustände, in denen sich die jeweiligen Ge räte befinden, in irgendeiner Form ersichtlich machen zu kön nen, beispielsweise in Form optischer und/oder akustischer Signale für Bedienungspersonal oder in Form elektrischer Si gnale, die automatisch weiterverarbeitbar sind, z. B. durch angeschlossene Rechner oder Steuerungen für weitere Geräte.All these processes have in common that it is necessary certain operating states in which the respective Ge advice to be able to make visible in any form NEN, for example in the form of optical and / or acoustic Signals for operating personnel or in the form of electrical Si signals that can be processed automatically, e.g. B. by connected computers or controls for other devices.

Aufgabe der vorliegenden Erfindung ist es, eine gattungs gemäße Schaltung zu schaffen, die Betriebszustände eines Ge rätes erfaßt und Informationen über diese Betriebszustände in geeigneter Weise zu einer weiteren Verwendung bereitstellt. The object of the present invention is a genus according circuit to create the operating states of a Ge advises and information about these operating conditions in suitably provides for further use.

Diese Aufgabe wird gelöst durch die Merkmale des Patentan spruches 1. Vorteilhafte Aus- und Weiterbildungen sind Un teransprüchen gekennzeichnet.This object is achieved by the features of the patent Proverbs 1. Advantageous training and further education are Un marked claims.

Bei der erfindungsgemäßen Schaltung ist es vorteilhaft, Si gnale als Eingangssignale der Schaltung verwenden zu können, die in demjenigen Gerät, dessen Betriebszustand erfaßt werden soll, bereits vorhanden sind. Des weiteren ist es vorteil haft, den Betriebszustand möglichst einfach anzeigen zu kön nen. Zur Anzeige können dabei verwendet werden weitere Gerä te, wie z. B. auch ein Rechner, akustische Geräte wie Hupen oder aber optische Geräte, z. B. in Form von Lichtampeln. Der letztere Fall dient insbesondere der Information von Bedie nungs-, von Wartungs- und/oder von Reparaturpersonal.In the circuit according to the invention, it is advantageous to Si signals can be used as input signals of the circuit, those in the device whose operating state is detected should already exist. It is also an advantage to be able to display the operating status as simply as possible nen. Additional devices can be used for the display te, such as B. also a computer, acoustic devices such as horns or else optical devices, e.g. B. in the form of traffic lights. Of the the latter case serves in particular to inform Oper maintenance, and / or repair personnel.

Die Erfindung wird nachstehend anhand einer Zeichnung näher erläutert. Dabei zeigenThe invention will now be described with reference to a drawing explained. Show

Fig. 1 die erfindungsgemäße Schaltung C mit einer daran an geschlossenen Anzeigeeinheit Lp, Fig. 1, the inventive circuit C with a mind to the closed display unit Lp,

Fig. 2 eine mögliche Realisierung der Schaltung C nach Fig. 1, Fig. 2 shows a possible implementation of the circuit C according to Fig. 1,

Fig. 3 ein Zeitdiagramm, das die Ein- und Ausgangssignale der erfindungsgemäßen Schaltung C und ihre Relation zueinander beispielhaft darstellt. Fig. 3 is a timing diagram that exemplifies the input and output signals of the circuit C according to the invention and their relation to each other.

Die erfindungsgemäße Schaltung, schematisch dargestellt in Fig. 1 als Schaltung C, verwendet zwei Eingangssignale AUTO und PIEPS. Sie stellt an ihren Ausgängen drei Ausgangssignale A1, A2, A3 bereit, die beispielsweise einer Anzeigeeinheit Lp in Form einer Lichtampel zuführbar sind, deren Lampen gn, rt, ge entsprechend den Ausgangssignalen A1, A2, A3 aufleuchten. Ein möglicher, für dieses Ausführungsbeispiel angenommener Verlauf der Ein- und Ausgangssignale AUTO, PIEPS, A1, A2, A3 ist in Fig. 3 schematisch dargestellt. Weder der zeitliche Verlauf der Signale noch deren elektrische Pegel sind maß stabsgerecht dargestellt. The circuit according to the invention, shown schematically in FIG. 1 as circuit C, uses two input signals AUTO and PIEPS. It provides three output signals A1, A2, A3 at its outputs, which can be fed, for example, to a display unit Lp in the form of a light lamp, the lamps gn, rt, ge of which light up in accordance with the output signals A1, A2, A3. A possible course of the input and output signals AUTO, PIEPS, A1, A2, A3 assumed for this exemplary embodiment is shown schematically in FIG. 3. Neither the temporal course of the signals nor their electrical levels are shown to scale.

Die in Fig. 2 dargestellte mögliche Realisierung der Schal tung C von Fig. 1 weist einen ersten und einen zweiten In verter I1, I2 auf, die zwischen dem einen Eingangssignal AUTO und einem ersten NAND-Gatter N1 angeordnet sind, so daß ein erster Eingang des ersten NAND-Gatters N1 mit dem Ausgang des zweiten Inverters I2 verbunden ist. Am Ausgang des ersten NAND-Gatters N1 entsteht das erste Ausgangssignal A1.The illustrated in Fig. 2 possible implementation of the TIC C of Fig. 1 comprises a first and a second In verter I1, I2 to which an input signal CAR and a first NAND gate are arranged N1 between, so that a first input of the first NAND gate N1 is connected to the output of the second inverter I2. The first output signal A1 arises at the output of the first NAND gate N1.

Ein dritter und ein vierter Inverter I3, I4 sind zwischen dem anderen Eingangssignal PIEPS und einem zweiten Eingang des ersten NAND-Gatters N1 angeordnet. Ein zweites NAND-Gatter N2, an dessen Ausgang das zweite Ausgangssignal A2 entsteht, ist an einem ersten Eingang mit dem zweiten Eingang des er sten NAND-Gatters N1 verbunden. Ein zweiter Eingang des zwei ten NAND-Gatters N2 ist mit einem ersten Schaltungsknoten K1 verbunden, der zwischen den ersten beiden Invertern I1, I2 liegt.A third and a fourth inverter I3, I4 are between the another input signal PIEPS and a second input of the arranged first NAND gate N1. A second NAND gate N2, at whose output the second output signal A2 arises, is at a first entrance with the second entrance of the Most NAND gate N1 connected. A second entrance of the two th NAND gate N2 is with a first circuit node K1 connected between the first two inverters I1, I2 lies.

Ein zweiter Schaltungsknoten K2, der zwischen dem dritten und dem vierten Inverter I3, 14 liegt, ist mit einem ersten Ein gang eines dritten NAND-Gatters N3 verbunden. Am Ausgang des dritten NAND-Gatters N3 entsteht das dritte Ausgangssignal A3.A second circuit node K2, which lies between the third and fourth inverters I3, 14 , is connected to a first input of a third NAND gate N3. The third output signal A3 arises at the output of the third NAND gate N3.

Ein viertes NAND-Gatter N4 mit zwei Eingängen ist an seinem einen Eingang ebenfalls mit dem ersten Schaltungsknoten K1 verbunden, während sein anderer Eingang mit einer Oszillator schaltung Osc, beispielsweise einer Blinkgeberschaltung, ver bunden ist. Der Ausgang des vierten NAND-Gatters N4 ist mit einem zweiten Eingang des dritten NAND-Gatters N3 verbunden.A fourth NAND gate N4 with two inputs is on its an input also with the first circuit node K1 connected while its other input is connected to an oscillator circuit Osc, for example a flasher circuit, ver is bound. The output of the fourth NAND gate N4 is with connected to a second input of the third NAND gate N3.

Unter der (willkürlich getroffenen) Annahme, daß das eine Eingangssignal AUTO stets dann seinen aktiven Zustand (in Fig. 3 mit "1" bezeichnet) einnimmt, wenn das Gerät, dessen Betriebszustand anzuzeigen ist, seinen regulären Betrieb auf nimmt (z. B. durch manuelles Betätigen eines Startknopfes oder ähnliches) und nur dann in seinen inaktiven Zustand (in Fig. 3 mit "0" bezeichnet) übergeht, wenn das Gerät entweder seine vorgesehenen Arbeitsschritte regulär beendet hat oder wenn durch Eingriff von außen (z. B. durch Wartungspersonal) der reguläre Betrieb abgebrochen wird. Für das andere Ein gangssignal PIEPS ist angenommen, daß es stets inaktiv ist (mit "a" bezeichnet in Fig. 3) mit Ausnahme von folgenden zwei Fällen:Under the (arbitrary) assumption that the one input signal AUTO always assumes its active state (labeled "1" in FIG. 3) when the device, the operating state of which is to be displayed, starts its regular operation (e.g. by manually actuating a start button or the like) and only changes to its inactive state (denoted by "0" in FIG. 3) if the device has either regularly completed its intended work steps or if it is caused by external intervention (e.g. by Maintenance personnel) regular operation is interrupted. For the other input signal PIEPS it is assumed that it is always inactive (labeled "a" in FIG. 3) with the exception of the following two cases:

a) an error occurs in the workflow of the device or
b) the planned work steps were completed regularly.

In diesen beiden Fällen weist das andere Eingangssignal PIEPS seinen aktivierten Zustand (mit "1" bezeichnet in Fig. 3) auf.In these two cases, the other input signal PIEPS has its activated state (denoted by "1" in FIG. 3).

Für die Ausgangssignale A1, A2, A3 beispielsweise ist ange nommen, daß sie Lampen gn, rt, ge einer Anzeigeeinheit Lp an steuern, wobei das erste Ausgangssignal A1 die Lampe gn an steuere, das zweite Ausgangssignal A2 die Lampe rt und das dritte Ausgangssignal A3 die Lampe ge. Aufgrund der als bei spielhaft angenommenen Realisierung der Schaltung C nach Fig. 2 sind die bezüglich der aktivierten Zustände H der Aus gangssignale A1, A2, A3 im weiteren erwähnten Effektivwerte Veff1, Veff2, Veff3, Veff4 konstante elektrische Potentiale. Da jedoch auch Ausgestaltungen der Schaltung C denkbar sind, bei denen die Ausgangssignale A1, A2, A3 z. B. Pulscode- oder frequenzmodulierte Signale sein könnten, sind die aktivierten Zustände H als Effektivwerte Veff1, . . . , Veff4 bezeichnet.For the output signals A1, A2, A3, for example, it is assumed that they control lamps gn, rt, ge on a display unit Lp, the first output signal A1 controlling the lamp gn on, the second output signal A2 the lamp rt and the third output signal A3 the lamp. Due to the implementation of the circuit C according to FIG. 2, which is assumed to be playful, the effective values Veff1, Veff2, Veff3, Veff4, which are mentioned further below with respect to the activated states H of the output signals A1, A2, A3, are constant electrical potentials. However, since configurations of the circuit C are also conceivable in which the output signals A1, A2, A3 z. B. could be pulse code or frequency modulated signals, the activated states H are effective values Veff1,. . . , Veff4 designated.

Fig. 3 zeigt nun die Signalverläufe an den Eingängen und den Ausgängen der Schaltung C bei einem angenommenen Prozeßver lauf sowie bezüglich der Anzeigeeinheit Lp, welche der Lampen aufgrund der Ausgangssignale zur Anzeige aktiviert ist. Fig. 3 shows the waveforms at the inputs and outputs of the circuit C with an assumed Prozessver run and with respect to the display unit Lp, which of the lamps is activated due to the output signals for display.

Zu Beginn des Prozeßverlaufes ist das eine Eingangssignal AUTO aktiviert ("1") und das andere Eingangssignal PIEPS ist deaktiviert ("0"). Diese Situation entspricht einem regulären Betrieb des Gerätes, dessen Betriebszustand anzuzeigen ist. At the beginning of the process, this is an AUTO input signal activated ("1") and the other input signal is PIEPS deactivated ("0"). This situation corresponds to a regular one Operation of the device whose operating status is to be displayed.

Aufgrund der in Fig. 2 gezeigten Schaltung weist ausschließ lich das erste Ausgangssignal A1 seinen aktivierten Zustand H auf mit einem ersten Effektivwert Veff1, der größer als ein erstes Bezugspotential Ref1 ist, und ausschließlich die grüne Lampe gn leuchtet (im Dauerbetrieb), solange sich nichts am Zustand der beiden Eingangssignale AUTO, PIEPS ändert. Dann tritt am Gerät jedoch angenommenermaßen irgendein Störfall ein, den das Gerät erkennt. Während das eine Eingangssignal AUTO unverändert aktiviert bleibt ("1"), wird nunmehr auch das andere Eingangssignal PIEPS aktiviert ("1"), so daß beide Eingangssignale AUTO, PIEPS aktiviert sind. In diesem Fall nimmt das erste Ausgangssignal A1 einen deaktivierten Zustand L ein, die grüne Lampe gn erlischt. Das zweite Ausgangssignal A2 nimmt einen aktivierten Zustand ein mit einem zweiten Ef fektivwert Veff2, der größer ist als ein zweites Bezugspoten tial Ref2 und ausschließlich die rote Lampe rt leuchtet, da das dritte Ausgangssignal A3 seinen deaktivierten Zustand L beibehält.Due to the circuit shown in FIG. 2, the first output signal A1 exclusively has its activated state H with a first effective value Veff1, which is greater than a first reference potential Ref1, and only the green lamp gn lights up (in continuous operation) as long as there is nothing changes the state of the two input signals AUTO, PIEPS. Then, however, there is assumed to be some malfunction on the device that the device recognizes. While one input signal AUTO remains activated unchanged ("1"), the other input signal PIEPS is now also activated ("1"), so that both input signals AUTO, PIEPS are activated. In this case, the first output signal A1 assumes a deactivated state L, and the green lamp gn goes out. The second output signal A2 assumes an activated state with a second effective value Veff2, which is greater than a second reference potential Ref2 and only the red lamp rt lights up, since the third output signal A3 maintains its deactivated state L.

Wenn nun beispielsweise ein Wartungstechniker zur Behebung der Störung das Gerät in einen Zustand versetzt, den man als "Stand-by", "manueller Betrieb" oder ähnliches bezeichnen kann (d. h., wenn er den Automatikbetrieb des Gerätes gezielt beendet), dann werden beide Eingangssignale AUTO, PIEPS inak tiv ("0"). In diesem Fall behält das erste Ausgangssignal A1 seinen deaktivierten Zustand L bei, das zweite Ausgangssignal A2 geht in seinen deaktivierten Zustand L über und das dritte Ausgangssignal A3 nimmt seinen aktivierten Zustand H an.Now if, for example, a maintenance technician is to fix it the malfunction puts the device in a state that can be called Designate "stand-by", "manual operation" or similar can (i.e. if it targets the automatic mode of the device then both input signals AUTO, BEEP are inac tiv ("0"). In this case, the first output signal A1 remains its deactivated state L at, the second output signal A2 changes to its deactivated state L and the third Output signal A3 assumes its activated state H.

Aufgrund der in Fig. 2 gezeigten Erzeugung des dritten Aus gangssignales A3 mit Hilfe des dritten (N3) und des vierten NAND-Gatters (N4) sowie der Oszillatorschaltung Osc weist das dritte Ausgangssignal A3 in diesem Falle einen dritten Effek tivwert Veff3 auf, der oberhalb des Wertes eines dritten Re ferenzpotentiales Ref3 liegt. Das dritte Referenzpotential Ref3 ist so bemessen, daß die Lampe ge dann leuchtet, wenn das dritte Ausgangssignal A3 einen Effektivwert aufweist, der größer als das dritte Referenzpotential Ref3 ist. Dies bedeu tet also im konkreten Fall, daß (ausschließlich) die gelbe Lampe ge ununterbrochen leuchtet (die Oszillatorschaltung Osc ist in diesem Fall ohne Auswirkungen auf das dritte Ausgangs signal A3), solange der beschriebene Zustand anhält.Due to the generation of the third output signal A3 shown in FIG. 2 using the third (N3) and the fourth NAND gate (N4) and the oscillator circuit Osc, the third output signal A3 in this case has a third effective value Veff3, which is above the value of a third reference potential Ref3. The third reference potential Ref3 is dimensioned such that the lamp lights up when the third output signal A3 has an effective value that is greater than the third reference potential Ref3. This means in the specific case that (only) the yellow lamp lights up continuously (the oscillator circuit Osc has no effect on the third output signal A3 in this case) as long as the described state continues.

Wenn nun nach Beendigung dieser Wartungs- oder Reparaturar beiten das Gerät erneut seinen Prozeß seinen regulären Pro zeßverlauf aufnimmt (durch Drücken einer Taste "Start", "Automatik" oder ähnliches), nimmt das eine Eingangssignal AUTO (wieder) seinen aktiven Zustand "1" an, während das an dere Eingangssignal PIEPS inaktiv ("0") bleibt. Dadurch wird auch das dritte Ausgangssignal A3 deaktiviert (Zustand L), die gelbe Lampe ge erlischt. Während das zweite Ausgangs signal A2 deaktiviert bleibt (Zustand L) kommt, wird das er ste Ausgangssignal A1 (wieder) aktiviert (Zustand H), so daß nunmehr ausschließlich die grüne Lampe gn leuchtet.If now after this maintenance or repair the device again process its regular pro record the history (by pressing a "Start" button, "Automatic" or similar), that takes an input signal AUTO (again) its active state "1" while the on whose input signal PIEPS remains inactive ("0"). This will also the third output signal A3 deactivated (state L), the yellow lamp goes out. During the second exit signal A2 remains deactivated (state L) comes, it will ste output signal A1 (again) activated (state H), so that now only the green lamp gn lights up.

Nach einem störungsfreien Verlauf des im Gerät stattfindenden Prozesses geht mit Ablauf dieses Prozesses das erste Ein gangssignal AUTO in seinen inaktiven Zustand 0 über, während das zweite Eingangssignal PIEPS in seinen aktiven Zustand 1 übergeht. Infolgedessen nimmt das erste Ausgangssignal A1 wiederum seinen deaktivierten Zustand L an, während der be reits vorhandene deaktivierte Zustand L des zweiten Ausgangs signales A2 erhalten bleibt. Das dritte Ausgangssignal A3 hingegen nimmt seinen aktivierten Zustand H an. Bei dieser Konstellation der Eingangssignale AUTO, PIEPS wirkt sich, im Gegensatz zum zuvor beschriebenen Fall ("Stand-by-Betrieb"), bei dem die gelbe Lampe ge ununterbrochen leuchtet, nunmehr die Oszillatorschaltung Osc dahingehend auf den aktivierten Zustand H des dritten Ausgangssignales A3 aus, daß er in ei nem ersten Zeitabschnitt T1 den dritten Effektivwert Veff3 aufweist, während er daran anschließend für einen zweiten Zeitraum T2 einen vierten Effektivwert Veff4 aufweist, der unterhalb des Wertes des dritten Referenzpotentiales Ref3 liegt (typischerweise der Wert des Bezugspotentiales der ge samten Schaltung, meist gleich Masse). Somit erlischt die gelbe Lampe ge. Nach Ablauf des zweiten Zeitabschnittes T2 nimmt der aktivierte Zustand H des dritten Ausgangssignales A3 für die Dauer des ersten Zeitabschnittes T1 wieder den dritten Effektivwert Veff3 an, daran anschließend wiederum den vierten Effektivwert Veff4 für den zweiten Zeitabschnitt T2 usw. Die Dauern dieser beiden Zeitabschnitte T1, T2 sind durch die Frequenz des Ausgangssignales der Oszillatorschal tung Osc bestimmt bzw. bestimmbar. Dieser aktivierte Zustand des dritten Ausgangssignales A3, der ein blinken der gelben Lampe ge bewirkt, hält solange an, solange sich am Zustand der beiden Eingangssignale AUTO, PIEPS nichts ändert. Die er sten drei Effektivwerte Veff1, Veff2, Veff3 der aktivierten Zustände H der drei Ausgangssignale A1, A2, A3 können alle oder teilweise voneinander verschieden sein. Sie können je doch erfindungsgemäß auch teilweise oder auch alle gleich sein.After a fault-free course of the process taking place in the device, the first input signal AUTO changes to its inactive state 0 when this process has ended, while the second input signal PIEPS changes to its active state 1 . As a result, the first output signal A1 again assumes its deactivated state L, while the already existing deactivated state L of the second output signal A2 is retained. The third output signal A3, on the other hand, assumes its activated state H. With this constellation of the input signals AUTO, PIEPS, in contrast to the previously described case ("stand-by mode"), in which the yellow lamp lights up continuously, the oscillator circuit Osc now acts on the activated state H of the third output signal A3 from that it has the third effective value Veff3 in a first time period T1, while subsequently having a fourth effective value Veff4 for a second time period T2 which is below the value of the third reference potential Ref3 (typically the value of the reference potential of the entire circuit) , usually the same mass). Thus the yellow lamp goes out. After the second time period T2 has elapsed, the activated state H of the third output signal A3 again assumes the third effective value Veff3 for the duration of the first time period T1, then again the fourth effective value Veff4 for the second time period T2, etc. The durations of these two time periods T1, T2 are determined or can be determined by the frequency of the output signal of the oscillator circuit Osc. This activated state of the third output signal A3, which causes the yellow lamp to flash, continues as long as nothing changes in the state of the two input signals AUTO, PIEPS. The first three effective values Veff1, Veff2, Veff3 of the activated states H of the three output signals A1, A2, A3 can all or partly be different from one another. However, according to the invention, they can also be partially or all the same.

Entsprechend können auch die Referenzpotentiale Ref1, Ref2, Ref3 teilweise oder alle gleich sein. Weiterhin ist es gün stig, daß jeder der beiden Zeitabschnitte T1, T2 jeweils min destens solange andauert, daß eine an das dritte Ausgangs signal A3 angeschlossene Anzeigeeinrichtung Lp das jeweilige Vorliegen der dritten und vierten Effektivwerte Veff3, Veff4 sicher erkennen und zur Anzeige bringen kann. Dies ist insbe sondere dann wichtig, wenn die Anzeigeeinheit Lp eine Licht ampel mit Anzeigelampen ist, deren Anzeigen durch den Men schen zu beachten sind ("Trägheit des menschlichen Auges").The reference potentials Ref1, Ref2, Ref3 be partial or all the same. It is still fine stig that each of the two periods T1, T2 each min at least as long as one goes to the third exit signal A3 connected display device Lp the respective The third and fourth effective values Veff3, Veff4 are present can be reliably recognized and displayed. This is especially true especially important when the display unit Lp is a light traffic light with indicator lights, the indicators of which are indicated by the menu are to be observed ("sluggishness of the human eye").

Claims

1. Circuit for displaying the operating states of a device with the following features:

three output signals (A1, A2, A3) with activated (H) and de-activated (L) states are derived from at least two input signals (AUTO, PIEPS),
- exactly one of the output signals (A1, A2, A3) is activated,
- The first two output signals (A1, A2) have, during their activated states (H), voltage-wise first and two rms values (Veff1, Veff2), which have the value of each (Ref1; Ref2) of two given reference potentials (Ref1, Ref2 ) exceed,
- The third output signal (A3) has during its fourth active state (H) either a third effective value (Veff3) in terms of voltage, which exceeds the value of a given third reference potential (Ref3) or it has in the activated state (H) during two of each other following time periods (T1, T2) in the first time period (T1) the third effective value (Veff3) and in the second time period (T2) a fourth effective value (Veff4), which falls below the value of the third reference potential (Ref3), the first ( T1) and the second time period (T2) as long as the third output signal (A3) has its activated state (H).

2. Circuit for displaying operating states according to claim 1, characterized, that at least two of the first three effective values (Veff1, Veff2, Veff3) are the same.

3. Circuit for displaying operating states according to claim 1 or 2, characterized, that at least two of the reference potentials (Ref1, Ref2, Ref3) are the same.

4. Circuit for displaying operating states according to one of the previous claims, characterized, that the two time periods (T1, T2) each at least so take a long time that one to the third output signal (A3) connectable display device (Lp) the respective presence the third and fourth effective values (Veff3, Veff4) can recognize and display.

5. Circuit for displaying operating states according to one of the preceding claims, characterized in that

- That the first input signal (AUTO) is connected via a first (I1) and a second inverter (I2) to a first input of a first NAND gate (N1),
- That the second input signal (PIEPS) is connected via a third (I3) and a fourth inverter (I4) to a second input of the first NAND gate (N1) and a first input of a second NAND gate (N2),
- that a first circuit node (K1) arranged between the first (I1) and the second inverter (I2) is connected to a second input of the second NAND gate (N2),
- That a between the third (13) and the fourth inverter (I4) arranged second circuit node (K2) is connected to a first input of a third NAND gate (N3),
that an oscillator circuit (Osc) is connected in terms of output to a first input of a fourth NAND gate (N4),
- That the first circuit node (K1) is still connected to a second input of the fourth NAND gate (N4),
- That the output of the fourth NAND gate (N4) is connected to a second input of the third NAND gate (N3), and
- That at the outputs of the first three NAND gates (N1, N2, N3) the output signals (A1, A2, A3) arise.