WO1998008057A1 - Circuit for the indication of the operating states of an appliance - Google Patents

Circuit for the indication of the operating states of an appliance Download PDF

Info

Publication number
WO1998008057A1
WO1998008057A1 PCT/DE1997/001780 DE9701780W WO9808057A1 WO 1998008057 A1 WO1998008057 A1 WO 1998008057A1 DE 9701780 W DE9701780 W DE 9701780W WO 9808057 A1 WO9808057 A1 WO 9808057A1
Authority
WO
WIPO (PCT)
Prior art keywords
input
circuit
nand gate
activated
operating states
Prior art date
Application number
PCT/DE1997/001780
Other languages
German (de)
French (fr)
Inventor
Dietmar TRÄGER
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to GB9903776A priority Critical patent/GB2332077B/en
Priority to JP51026798A priority patent/JP3535523B2/en
Publication of WO1998008057A1 publication Critical patent/WO1998008057A1/en
Priority to US09/253,856 priority patent/US6115010A/en
Priority to US09/826,279 priority patent/USRE38184E1/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
    • G01D3/08—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for safeguarding the apparatus, e.g. against abnormal operation, against breakdown
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D1/00—Measuring arrangements giving results other than momentary value of variable, of general application
    • G01D1/18—Measuring arrangements giving results other than momentary value of variable, of general application with arrangements for signalling that a predetermined value of an unspecified parameter has been exceeded

Definitions

  • the invention relates to a circuit for displaying operating states of a device.
  • the object of the present invention is to create a generic circuit which detects the operating states of a device and provides information about these operating states in a suitable manner for further use. This object is achieved by the features of claim 1. Advantageous training and further developments are characterized in the subclaims.
  • circuit according to the invention it is advantageous to be able to use signals as input signals of the circuit which are already present in the device whose operating state is to be recorded. Furthermore, it is advantageous to be able to display the operating state as simply as possible.
  • Other devices such as e.g. B. also a computer, acoustic devices such as horns or optical devices such. B. in the form of traffic lights. The latter case serves in particular to inform operating, maintenance and / or repair personnel.
  • FIG. 1 shows the circuit C according to the invention with a display unit Lp connected to it
  • FIG. 2 shows a possible implementation of the circuit C of Figure
  • FIG. 3 is a timing diagram which exemplifies the input and output signals of the circuit C according to the invention and their relation to one another.
  • the circuit according to the invention uses two input signals AUTO and PIEPS. At its outputs, it provides three output signals AI, A2, A3, which can be fed, for example, to a display unit Lp in the form of a traffic light, the lamps gn, rt, ge of which light up in accordance with the output signals AI, A2, A3.
  • a possible course of the input and output signals AUTO, PIEPS, AI, A2, A3 assumed for this exemplary embodiment is shown schematically in FIG. Neither the time course of the signals nor their electrical levels are shown to scale.
  • the second inverter II has a first and a second inverter II, 12, which are arranged between the one input signal AUTO and a first NAND gate N1, so that a first input of the first NAND gate Nl is connected to the output of the second inverter 12.
  • the first output signal AI is produced at the output of the first NAND gate Nl.
  • a third and a fourth inverter 13, 14 are arranged between the other input signal PIEPS and a second input of the first NAND gate Nl.
  • a second NAND gate N2 at whose output the second output signal A2 is produced, is connected at a first input to the second input of the first NAND gate N1.
  • a second input of the second NAND gate N2 is connected to a first circuit node Kl, which lies between the first two inverters II, 12.
  • a second circuit node K2, which lies between the third and fourth inverters 13, 14, is connected to a first input of a third NAND gate N3.
  • the third output signal A3 arises at the output of the third NAND gate N3.
  • a fourth NAND gate N4 with two inputs is also connected at its one input to the first circuit node K1, while its other input is connected to an oscillator circuit Osc, for example a flasher unit circuit.
  • the output of the fourth NAND gate N4 is connected to a second input of the third NAND gate N3.
  • Operating state is to be displayed, it starts its regular operation (e.g. by manually pressing a start button or the like) and only changes to its inactive state (labeled "0" in FIG. 3) when the device has either completed its intended work steps in a regular manner or when regular operation has been interrupted by outside intervention (for example by maintenance personnel) becomes.
  • PIEPS input signal
  • the other input signal PIEPS has its activated state (denoted by "1" in FIG. 3).
  • the output signals AI, A2, A3, for example, it is assumed that they drive lamps gn, rt, ge of a display unit Lp, the first output signal AI driving the lamp gn, the second output signal A2 the lamp rt and the third output signal A3 the lamp ge .
  • the effective values Veffi, Veff2, Veff3, Veff4, which are mentioned further with regard to the activated states H of the output signals AI, A2, A3, are constant electrical potentials.
  • the activated states H are referred to as RMS values Veffl, ..., Veff4.
  • FIG. 3 now shows the signal profiles at the inputs and the outputs of the circuit C with an assumed process profile and with regard to the display unit Lp, which of the lamps is activated for display on the basis of the output signals.
  • one input signal AUTO is activated ("1") and the other input signal PIEPS is deactivated ("0").
  • This situation corresponds to regular operation of the device, the operating status of which must be displayed. Due to the circuit shown in Figure 2, only the first output signal AI has its activated state H with a first effective value Veffl, which is greater than a first reference potential Refl, and only the green lamp gn lights up (in continuous operation) as long as there is nothing in the state of the two input signals AUTO, PIEPS changes. Then, however, there is assumed to be some malfunction on the device that the device recognizes.
  • the first output signal AI assumes a deactivated state L
  • the green lamp gn goes out.
  • the second output signal A2 assumes an activated state with a second effective value Veff2, which is greater than a second reference potential Ref2 and only the red lamp rt lights up, since the third output signal A3 maintains its deactivated state L.
  • both input signals AUTO, BEEP inactive (0"
  • the first output signal AI maintains its deactivated state L
  • the second output signal A2 changes to its deactivated state L
  • the third output signal A3 assumes its activated state H.
  • the third output signal A3 Due to the generation of the third output signal A3 shown in FIG. 2 with the aid of the third (N3) and the fourth NAND gate (N4) and the oscillator circuit Osc, the third output signal A3 in this case has a third effective value Veff3 which is above the value one third reference potential Ref3.
  • the third reference potential Ref3 is dimensioned such that the lamp lights up when the third output signal A3 has an effective value that is greater than the third reference potential Re 3. In the specific case, this means that (exclusively) the yellow lamp lights up continuously (in this case the oscillator circuit O ⁇ c has no effect on the third output signal A3) as long as the described state continues.
  • the device resumes its regular process (by pressing a "Start”, “Automatic” or similar key), the AUTO input signal (again) assumes its active state “1", while the other input signal PIEPS remains inactive ("0"). This also deactivates the third output signal A3 (state L), and the yellow lamp goes out. While the second output signal A2 remains deactivated (state L), the first output signal AI is (again) activated (state H), so that now only the green lamp gn lights up.
  • the first input signal AUTO changes to its inactive state 0 when this process has ended, while the second input signal PIEPS changes to its active state 1.
  • the first output signal AI again assumes its deactivated state L, while the already existing deactivated state L of the second output signal A2 is retained.
  • the third output signal A3, assumes its activated state H.
  • the activated state H of the third output signal A3 again assumes the third effective value Veff3 for the duration of the first time period TI, then the fourth effective value Veff4 for the second time period T2, etc.
  • the durations of these two time periods TI, T2 are determined or can be determined by the frequency of the output signals of the oscillator circuit Osc.
  • This activated state of the third output signal A3, which causes the yellow lamp to flash, continues as long as nothing changes in the state of the two input signals AUTO, PIEPS.
  • the first three effective values Veffl, Veff2, Veff3 of the activated states H of the three output signals AI, A2, A3 can all or partly be different from one another. However, according to the invention, they can also be partially or all the same.
  • each of the two time periods TI, T2 lasts at least a minimum so long that a display device Lp connected to the third output signal A3 can reliably detect and display the respective presence of the third and fourth effective values Veff3, Veff4 .

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Logic Circuits (AREA)

Abstract

Disclosed is a circuit, which by means of at least 2 input signals produces exactly 3 output signals, whereby two of the output signals shine constantly in an activated state and the third output signal shines constantly or flashes in an activated state. Each time exactly one of the three output signals is activated.

Description

Beschreibungdescription
Schaltung zur Anzeige von Betriebszuständen eines GerätesCircuit for displaying the operating states of a device
Die Erfindung betrifft eine Schaltung zur Anzeige von Betriebszuständen eines Gerätes.The invention relates to a circuit for displaying operating states of a device.
Moderne Fertigungsprozesse laufen heutzutage in den meisten Fällen hochautomatisiert ab. Dabei ist es jedoch häufig not- wendig, die bei den einzelnen Fertigungsschritten entstehenden und weiter zu verarbeitenden Zwischenprodukte von einem Gerät zu entnehmen, weiterzutransportieren und ein im Fertigungsprozeß nachfolgendes Gerät damit zu beschicken. Ähnliches gilt für Prozeßanfang und -ende: das im Fertigungsprozeß als erste Maschine verwendete Gerät muß beschickt werden und das im Fertigungsprozeß als letzte Maschine verwendete Gerät muß entladen werden. Weiterhin werden auch häufig εtichpro- benartige Untersuchungen an den jeweiligen Zwischenprodukten zwischen zwei Fertigungsschritten durchgeführt, beispielswei- se um die Qualität der herzustellenden Produkte sicherstellen zu können und/oder um etwaig auftretende Abweichungen im Fertigungsprozeß von Vorgaben feststellen zu können.Nowadays, modern manufacturing processes are highly automated in most cases. However, it is often necessary to remove the intermediate products that arise in the individual manufacturing steps and to be further processed from a device, to transport them further, and to feed them to a device that follows in the manufacturing process. The same applies to the beginning and end of the process: the device used as the first machine in the manufacturing process must be loaded and the device used as the last machine in the manufacturing process must be unloaded. Furthermore, sample-like examinations are also frequently carried out on the respective intermediate products between two manufacturing steps, for example in order to be able to ensure the quality of the products to be manufactured and / or to be able to determine any deviations from specifications which may occur in the manufacturing process.
Allen diesen Vorgängen ist gemeinsam, daß es notwendig ist, bestimmte Betriebszustände, in denen sich die jeweiligen Geräte befinden, in irgendeiner Form ersichtlich machen zu können, beispielsweise in Form optischer und/oder akustischer Signale für Bedienungspersonal oder in Form elektrischer Signale, die automatisch weiterverarbeitbar sind, z. B. durch angeschlossene Rechner oder Steuerungen für weitere Geräte.All of these processes have in common that it is necessary to be able to make certain operating states, in which the respective devices are located, visible in some form, for example in the form of optical and / or acoustic signals for operating personnel or in the form of electrical signals which can be processed further automatically are, e.g. B. by connected computers or controls for other devices.
Aufgabe der vorliegenden Erfindung ist es, eine gattungs- gemäße Schaltung zu schaffen, die Betriebszustände eines Gerätes erfaßt und Informationen über diese Betriebszustände in geeigneter Weise zu einer weiteren Verwendung bereitstellt. Diese Aufgabe wird gelöst durch die Merkmale des Patentanspruches 1. Vorteilhafte Aus- und Weiterbildungen sind Unteransprüchen gekennzeichnet.The object of the present invention is to create a generic circuit which detects the operating states of a device and provides information about these operating states in a suitable manner for further use. This object is achieved by the features of claim 1. Advantageous training and further developments are characterized in the subclaims.
Bei der erfindungsgemäßen Schaltung ist es vorteilhaft, Signale als Eingangssignale der Schaltung verwenden zu können, die in demjenigen Gerät, dessen Betriebs∑ustand erfaßt werden soll, bereits vorhanden sind. Des weiteren ist es vorteilhaft, den Betriebszustand möglichst einfach anzeigen zu kön- nen. Zur Anzeige können dabei verwendet werden weitere Geräte, wie z. B. auch ein Rechner, akustische Geräte wie Hupen oder aber optische Geräte, z. B. in Form von Lichtampeln. Der letztere Fall dient insbesondere der Information von Bedie- nungs-, von Wartungs- und/oder von Reparaturpersonal.In the circuit according to the invention, it is advantageous to be able to use signals as input signals of the circuit which are already present in the device whose operating state is to be recorded. Furthermore, it is advantageous to be able to display the operating state as simply as possible. Other devices, such as e.g. B. also a computer, acoustic devices such as horns or optical devices such. B. in the form of traffic lights. The latter case serves in particular to inform operating, maintenance and / or repair personnel.
Die Erfindung wird nachstehend anhand einer Zeichnung näher erläutert. Dabei zeigenThe invention is explained below with reference to a drawing. Show
Figur 1 die erfindungsgemäße Schaltung C mit einer daran an- geschlossenen Anzeigeeinheit Lp,FIG. 1 shows the circuit C according to the invention with a display unit Lp connected to it,
Figur 2 eine mögliche Realisierung der Schaltung C nach FigurFigure 2 shows a possible implementation of the circuit C of Figure
1, Figur 3 ein Zeitdiagramm, das die Ein- und Ausgangssignaie der erfindungsgemäßen Schaltung C und ihre Relation zueinander beispielhaft darstellt.1, FIG. 3 is a timing diagram which exemplifies the input and output signals of the circuit C according to the invention and their relation to one another.
Die erfindungsgemäße Schaltung, schematisch dargestellt in Figur 1 als Schaltung C, verwendet zwei Eingangssignale AUTO und PIEPS. Sie stellt an ihren Ausgängen drei Ausgangssignaie AI, A2, A3 bereit, die beispielsweise einer Anzeigeeinheit Lp in Form einer Lichtampel zuführbar sind, deren Lampen gn, rt, ge entsprechend den Ausgangssignalen AI, A2, A3 aufleuchten. Ein möglicher, für dieses Ausführungsbeispiel angenommener Verlauf der Ein- und Ausgangssignaie AUTO, PIEPS, AI, A2, A3 ist in Figur 3 schematisch dargestellt. Weder der zeitliche Verlauf der Signale noch deren elektrische Pegel sind maßstabsgerecht dargestellt. Die in Figur 2 dargestellte mögliche Realisierung der Schaltung C von Figur 1 weist einen ersten und einen zweiten In- verter II, 12 auf, die zwischen dem einen Eingangssignal AUTO und einem ersten NAND-Gatter Nl angeordnet sind, so daß ein erster Eingang des ersten NAND-Gatters Nl mit dem Ausgang des zweiten Inverters 12 verbunden ist. am Ausgang des ersten NAND-Gatters Nl entsteht das erste Ausgangssignal AI.The circuit according to the invention, shown schematically in FIG. 1 as circuit C, uses two input signals AUTO and PIEPS. At its outputs, it provides three output signals AI, A2, A3, which can be fed, for example, to a display unit Lp in the form of a traffic light, the lamps gn, rt, ge of which light up in accordance with the output signals AI, A2, A3. A possible course of the input and output signals AUTO, PIEPS, AI, A2, A3 assumed for this exemplary embodiment is shown schematically in FIG. Neither the time course of the signals nor their electrical levels are shown to scale. The possible implementation of the circuit C of FIG. 1 shown in FIG. 2 has a first and a second inverter II, 12, which are arranged between the one input signal AUTO and a first NAND gate N1, so that a first input of the first NAND gate Nl is connected to the output of the second inverter 12. the first output signal AI is produced at the output of the first NAND gate Nl.
Ein dritter und ein vierter Inverter 13, 14 sind zwischen dem anderen Eingangssignal PIEPS und einem zweiten Eingang des ersten NAND-Gatters Nl angeordnet. Ein zweites NAND-Gatter N2 , an dessen Ausgang das zweite Ausgangssignal A2 entsteht, ist an einem ersten Eingang mit dem zweiten Eingang des er- sten NAND-Gatters Nl verbunden. Ein zweiter Eingang des zweiten NAND-Gatters N2 ist mit einem ersten Schaltungsknoten Kl verbunden, der zwischen den ersten beiden Invertern II, 12 liegt .A third and a fourth inverter 13, 14 are arranged between the other input signal PIEPS and a second input of the first NAND gate Nl. A second NAND gate N2, at whose output the second output signal A2 is produced, is connected at a first input to the second input of the first NAND gate N1. A second input of the second NAND gate N2 is connected to a first circuit node Kl, which lies between the first two inverters II, 12.
Ein zweiter Schaltungsknoten K2, der zwischen dem dritten und dem vierten Inverter 13, 14 liegt, ist mit einem ersten Eingang eines dritten NAND-Gatters N3 verbunden. Am Ausgang des dritten NAND-Gatters N3 entsteht das dritte Ausgangssignal A3.A second circuit node K2, which lies between the third and fourth inverters 13, 14, is connected to a first input of a third NAND gate N3. The third output signal A3 arises at the output of the third NAND gate N3.
Ein viertes NAND-Gatter N4 mit zwei Eingängen ist an seinem einen Eingang ebenfalls mit dem ersten Schaltungsknoten Kl verbunden, während sein anderer Eingang mit einer Oszillatorschaltung Osc, beispielsweise einer BlinkgeberSchaltung, ver- bunden ist. Der Ausgang des vierten NAND-Gatters N4 ist mit einem zweiten Eingang des dritten NAND-Gatters N3 verbunden.A fourth NAND gate N4 with two inputs is also connected at its one input to the first circuit node K1, while its other input is connected to an oscillator circuit Osc, for example a flasher unit circuit. The output of the fourth NAND gate N4 is connected to a second input of the third NAND gate N3.
Unter der (willkürlich getroffenen) Annahme, daß das eine Eingangssignal AUTO stets dann seinen aktiven Zustand (in Fi- gur 3 mit "1" bezeichnet) einnimmt, wenn das Gerät, dessenUnder the (arbitrary) assumption that the one input signal AUTO always assumes its active state (labeled "1" in FIG. 3) when the device whose
Betriebszustand anzuzeigen ist, seinen regulären Betrieb aufnimmt (z. B. durch manuelles Betätigen eines Startknopfes oder ähnliches) und nur dann in seinen inaktiven Zustand (in Figur 3 mit "0" bezeichnet) übergeht, wenn das Gerät entweder seine vorgesehenen Arbeitsschritte regulär beendet hat oder wenn durch Eingriff von außen (z. B. durch Wartungspersonal) der reguläre Betrieb abgebrochen wird. Für das andere Eingangssignal PIEPS ist angenommen, daß es stets inaktiv ist (mit "0" bezeichnet in Figur 3) mit Ausnahme von folgenden zwei Fällen: a) es tritt ein Fehler auf im Arbeitsablauf des Gerätes oder b) die vorgesehenen Arbeitsschritte wurden regulär beendet.Operating state is to be displayed, it starts its regular operation (e.g. by manually pressing a start button or the like) and only changes to its inactive state (labeled "0" in FIG. 3) when the device has either completed its intended work steps in a regular manner or when regular operation has been interrupted by outside intervention (for example by maintenance personnel) becomes. For the other input signal PIEPS it is assumed that it is always inactive (denoted by "0" in FIG. 3) with the exception of the following two cases: a) an error occurs in the workflow of the device or b) the intended work steps have been terminated regularly .
In diesen beiden Fällen weist das andere Eingangssignal PIEPS seinen aktivierten Zustand ( mit "1" bezeichnet in Figur 3) auf .In these two cases, the other input signal PIEPS has its activated state (denoted by "1" in FIG. 3).
Für die Ausgangssignaie AI, A2 , A3 beispielsweise ist angenommen, daß sie Lampen gn, rt, ge einer Anzeigeeinheit Lp ansteuern, wobei das erste Ausgangssignal AI die Lampe gn ansteuere, das zweite Ausgangssignal A2 die Lampe rt und das dritte Ausgangssignal A3 die Lampe ge . Aufgrund der als bei- spielhaft angenommenen Realisierung der Schaltung C nach Figur 2 sind die bezüglich der aktivierten Zustände H der Ausgangssignaie AI, A2, A3 im weiteren erwähnten Effektivwerte Veffi, Veff2, Veff3, Veff4 konstante elektrische Potentiale. Da jedoch auch Ausgestaltungen der Schaltung C denkbar sind, bei denen die Ausgangssignaie AI, A2, A3 z. B. Pulscode- oder frequenzmodulierte Signale sein könnten, sind die aktivierten Zustände H als Effektivwerte Veffl, ..., Veff4 bezeichnet.For the output signals AI, A2, A3, for example, it is assumed that they drive lamps gn, rt, ge of a display unit Lp, the first output signal AI driving the lamp gn, the second output signal A2 the lamp rt and the third output signal A3 the lamp ge . Due to the realization of the circuit C according to FIG. 2, which is assumed to be exemplary, the effective values Veffi, Veff2, Veff3, Veff4, which are mentioned further with regard to the activated states H of the output signals AI, A2, A3, are constant electrical potentials. However, since configurations of the circuit C are also conceivable in which the output signals AI, A2, A3 z. B. could be pulse code or frequency modulated signals, the activated states H are referred to as RMS values Veffl, ..., Veff4.
Figur 3 zeigt nun die Signalverläufe an den Eingängen und den Ausgängen der Schaltung C bei einem angenommenen Prozeßverlauf sowie bezüglich der Anzeigeeinheit Lp, welche der Lampen aufgrund der Ausgangssignaie zur Anzeige aktiviert ist.FIG. 3 now shows the signal profiles at the inputs and the outputs of the circuit C with an assumed process profile and with regard to the display unit Lp, which of the lamps is activated for display on the basis of the output signals.
Zu Beginn des Prozeßverlaufes ist das eine Eingangssignal AU- TO aktiviert ("1") und das andere Eingangsεignal PIEPS ist deaktiviert ("0"). Diese Situation entspricht einem regulären Betrieb des Gerätes, dessen Betriebszustand anzuzeigen ist. Aufgrund der in Figur 2 gezeigten Schaltung weist ausschließlich das erste Ausgangssignal AI seinen aktivierten Zustand H auf mit einem ersten Effektivwert Veffl, der größer als ein erstes Bezugspotential Refl ist, und ausschließlich die grüne Lampe gn leuchtet (im Dauerbetrieb) , solange sich nichts am Zustand der beiden EingangsSignale AUTO, PIEPS ändert. Dann tritt am Gerät jedoch angenommenermaßen irgendein Störfall ein, den das Gerät erkennt. Während das eine Eingangssignal AUTO unverändert aktiviert bleibt ("1"), wird nunmehr auch das andere Eingangssignal PIEPS aktiviert ("1"), so daß beide Eingangssignale AUTO, PIEPS aktiviert sind. In diesem Fall nimmt das erste Ausgangssignal AI einen deaktivierten Zustand L ein, die grüne Lampe gn erlischt. Das zweite Ausgangssignal A2 nimmt einen aktivierten Zustand ein mit einem zweiten Ef- fektivwert Veff2, der größer ist als ein zweites Bezugspotential Ref2 und ausschließlich die rote Lampe rt leuchtet, da das dritte Ausgangssignal A3 seinen deaktivierten Zustand L beibehält .At the beginning of the process, one input signal AUTO is activated ("1") and the other input signal PIEPS is deactivated ("0"). This situation corresponds to regular operation of the device, the operating status of which must be displayed. Due to the circuit shown in Figure 2, only the first output signal AI has its activated state H with a first effective value Veffl, which is greater than a first reference potential Refl, and only the green lamp gn lights up (in continuous operation) as long as there is nothing in the state of the two input signals AUTO, PIEPS changes. Then, however, there is assumed to be some malfunction on the device that the device recognizes. While one input signal AUTO remains activated unchanged ("1"), the other input signal PIEPS is now also activated ("1"), so that both input signals AUTO, PIEPS are activated. In this case, the first output signal AI assumes a deactivated state L, the green lamp gn goes out. The second output signal A2 assumes an activated state with a second effective value Veff2, which is greater than a second reference potential Ref2 and only the red lamp rt lights up, since the third output signal A3 maintains its deactivated state L.
Wenn nun beispielsweise ein Wartungstechniker zur Behebung der Störung das Gerät in einen Zustand versetzt, den man als "Stand-by", "manueller Betrieb" oder ähnliches bezeichnen kann (d. h. , wenn er den Automtikbetrieb des Gerätes gezielt beendet) , dann werden beide Eingangssignale AUTO, PIEPS inak- tiv ("0") . In diesem Fall behält das erste Ausgangssignal AI seinen deaktivierten Zustand L bei, das zweite Ausgangssignal A2 geht in seinen deaktivierten Zustand L über und das dritte Ausgangssignal A3 nimmt seinen aktivierten Zustand H an.If, for example, a maintenance technician puts the device into a state that can be referred to as "stand-by", "manual operation" or the like (ie if he specifically ends the automatic operation of the device) to rectify the fault, then both input signals AUTO, BEEP inactive ("0"). In this case, the first output signal AI maintains its deactivated state L, the second output signal A2 changes to its deactivated state L and the third output signal A3 assumes its activated state H.
Aufgrund der in Figur 2 gezeigten Erzeugung des dritten Ausgangssignales A3 mit Hilfe des dritten (N3) und des vierten NAND-Gatters (N4) sowie der Oszillatorschaltung Osc weist das dritte Ausgangssignal A3 in diesem Falle einen dritten Effektivwert Veff3 auf, der oberhalb des Wertes eines dritten Re- ferenzpotentiales Ref3 liegt. Das dritte Referenzpotential Ref3 ist so bemessen, daß die Lampe ge dann leuchtet, wenn das dritte Ausgangssignal A3 einen Effektivwert aufweist, der größer als das dritte Referenzpotential Re 3 ist. Dies bedeutet also im konkreten Fall, daß (ausschließlich) die gelbe Lampe ge ununterbrochen leuchtet (die Oszillatorschaltung Oεc ist in diesem Fall ohne Auswirkungen auf das dritte Ausgangs- signal A3), solange der beschriebene Zustand anhält.Due to the generation of the third output signal A3 shown in FIG. 2 with the aid of the third (N3) and the fourth NAND gate (N4) and the oscillator circuit Osc, the third output signal A3 in this case has a third effective value Veff3 which is above the value one third reference potential Ref3. The third reference potential Ref3 is dimensioned such that the lamp lights up when the third output signal A3 has an effective value that is greater than the third reference potential Re 3. In the specific case, this means that (exclusively) the yellow lamp lights up continuously (in this case the oscillator circuit Oεc has no effect on the third output signal A3) as long as the described state continues.
Wenn nun nach Beendigung dieser Wartungs- oder Reparaturarbeiten das Gerät erneut seinen Prozeß seinen regulären Prozeßverlauf aufnimmt (durch Drücken einer Taste "Start", "Automatik" oder ähnliches) , nimmt das eine Eingangssignal AUTO (wieder) seinen aktiven Zustand "1" an, während das andere Eingangssignal PIEPS inaktiv ("0") bleibt. Dadurch wird auch das dritte Ausgangssignal A3 deaktiviert (Zustand L) , die gelbe Lampe ge erlischt. Während das zweite Ausgangs- signal A2 deaktiviert bleibt (Zustand L) kommt, wird das erste Ausgangssignal AI (wieder) aktiviert (Zustand H) , so daß nunmehr ausschließlich die grüne Lampe gn leuchtet.If after the completion of this maintenance or repair work, the device resumes its regular process (by pressing a "Start", "Automatic" or similar key), the AUTO input signal (again) assumes its active state "1", while the other input signal PIEPS remains inactive ("0"). This also deactivates the third output signal A3 (state L), and the yellow lamp goes out. While the second output signal A2 remains deactivated (state L), the first output signal AI is (again) activated (state H), so that now only the green lamp gn lights up.
Nach einem störungsfreien Verlauf des im Gerät stattfindenden Prozesses geht mit Ablauf dieses Prozesses das erste Eingangssignal AUTO in seinen inaktiven Zustand 0 über, während das zweite Eingangssignal PIEPS in seinen aktiven Zustand 1 übergeht. Infolgedessen nimmt das erste Ausgangssignal AI wiederum seinen deaktivierten Zustand L an, während der be- reits vorhandene deaktivierte Zustand L des zweiten Ausgangs- signales A2 erhalten bleibt. Das dritte Ausgangssignal A3 hingegen nimmt seinen aktivierten Zustand H an. Bei dieser Konstellation der Eingangssignale AUTO, PIEPS wirkt sich, im Gegensatz zum zuvor beschriebenen Fall ( "Stand-by-Betrieb") , bei dem die gelbe Lampe ge ununterbrochen leuchtet, nunmehr die Oszillatorschaltung Osc dahingehend auf den aktivierten Zustand H des dritten Ausgangssignales A3 aus, daß er in einem ersten Zeitabschnitt TI den dritten Effektivwert Veff3 aufweist, während er daran anschließend für einen zweiten Zeitraum T2 einen vierten Effektivwert Veff4 aufweist, der unterhalb des Wertes des dritten Referenzpotentiales Ref3 liegt (typischerweise der Wert des Bezugspotentiales der ge- samten Schaltung, meist gleich Masse) . Somit erlischt die gelbe Lampe ge . Nach Ablauf des zweiten Zeitabschnittes T2 nimmt der aktivierte Zustand H des dritten Auεgangsεignaleε A3 für die Dauer des ersten Zeitabschnitteε TI wieder den dritten Effektivwert Veff3 an, daran anschließend wiederum den vierten Effektivwert Veff4 für den zweiten Zeitabschnitt T2 usw. Die Dauern dieser beiden Zeitabschnitte TI, T2 sind durch die Frequenz des Ausgangsεignaleε der Oszillatorεchal- tung Osc bestimmt bzw. bestimmbar. Dieεer aktivierte Zuεtand des dritten Ausgangssignaleε A3, der ein blinken der gelben Lampe ge bewirkt, hält solange an, εolange εich am Zuεtand der beiden Eingangssignale AUTO, PIEPS nichts ändert. Die ersten drei Effektivwerte Veffl, Veff2, Veff3 der aktivierten Zustände H der drei Ausgangssignaie AI, A2 , A3 können alle oder teilweise voneinander verschieden sein. Sie können jedoch erfindungsgemäß auch teilweise oder auch alle gleich sein.After a fault-free course of the process taking place in the device, the first input signal AUTO changes to its inactive state 0 when this process has ended, while the second input signal PIEPS changes to its active state 1. As a result, the first output signal AI again assumes its deactivated state L, while the already existing deactivated state L of the second output signal A2 is retained. The third output signal A3, on the other hand, assumes its activated state H. With this constellation of the input signals AUTO, PIEPS, in contrast to the previously described case ("stand-by mode"), in which the yellow lamp lights up continuously, the oscillator circuit Osc now acts on the activated state H of the third output signal A3 from the fact that it has the third effective value Veff3 in a first time period TI, while it then has a fourth effective value Veff4 for a second time period T2 which is below the value of the third reference potential Ref3 (typically the value of the reference potential of the whole circuit, mostly the same mass). Thus the yellow lamp goes out. After the second time period T2 has elapsed, the activated state H of the third output signal A3 again assumes the third effective value Veff3 for the duration of the first time period TI, then the fourth effective value Veff4 for the second time period T2, etc. The durations of these two time periods TI, T2 are determined or can be determined by the frequency of the output signals of the oscillator circuit Osc. This activated state of the third output signal A3, which causes the yellow lamp to flash, continues as long as nothing changes in the state of the two input signals AUTO, PIEPS. The first three effective values Veffl, Veff2, Veff3 of the activated states H of the three output signals AI, A2, A3 can all or partly be different from one another. However, according to the invention, they can also be partially or all the same.
Entεprechend können auch die Referenzpotentiale Refl, Ref2, Ref3 teilweise oder alle gleich sein. Weiterhin ist es günstig, daß jeder der beiden Zeitabschnitte TI, T2 jeweils min- deεtenε εolange andauert, daß eine an das dritte Ausgangs- signal A3 angeschlossene Anzeigeeinrichtung Lp das jeweilige Vorliegen der dritten und vierten Effektivwerte Veff3, Veff4 sicher erkennen und zur Anzeige bringen kann. Dies ist inεbe- sondere dann wichtig, wenn die Anzeigeeinheit Lp eine Licht- ampel mit Anzeigelampen ist, deren Anzeigen durch den Menschen zu beachten sind ("Trägheit deε menschlichen Auges") . Correspondingly, the reference potentials Ref1, Ref2, Ref3 can also be partially or all the same. Furthermore, it is favorable that each of the two time periods TI, T2 lasts at least a minimum so long that a display device Lp connected to the third output signal A3 can reliably detect and display the respective presence of the third and fourth effective values Veff3, Veff4 . This is particularly important if the display unit Lp is a light traffic light with display lamps, the displays of which are to be observed by humans ("sluggishness of the human eye").

Claims

Patentansprüche claims
1. Schaltung zur Anzeige von Betriebεzuständen eines Gerätes mit folgenden Merkmalen: - aus wenigstenε zwei EingangsSignalen (AUTO, PIEPS) sind drei Ausgangsεignale (AI, A2 , A3) mit aktivierten (H) und deaktivierten (L) Zuständen abgeleitet,1. Circuit for displaying operating states of a device with the following features: three output signals (AI, A2, A3) with activated (H) and deactivated (L) states are derived from at least two input signals (AUTO, PIEPS),
- es ist jeweils genau eines der Ausgangεεignale (AI, A2 , A3) aktiviert , - die ersten beiden Ausgangssignaie (AI, A2) weisen während ihrer aktivierten Zustände (H) spannungsmäßig erste und zweite Effektivwerte (Veffl, Veff2) auf, die den Wert eines jeweiligen (Refl; Ref2) von zwei gegebenen Referenzpotentialen (Refl, Ref2) überschreiten, - das dritte Ausgangsεignal (A3) weiεt während εeineε aktivierten Zustandes (H) entweder spannungsmäßig einen dritten Effektivwert (Veff3) auf, der den Wert eineε gegebenen dritten Referenzpotentialeε (Ref3) überschreitet oder er weist im aktivierten Zustand (H) während zweier aufeinander folgender Zeitabschnitte (TI, T2) im ersten Zeitabschnitt (Tl) den dritten Effektivwert (Veff3) auf und im zweiten Zeitabschnitt (T2) einen vierten Effektivwert (Veff4) , der den Wert des dritten Referenzpotentiales (Ref3) unterschreitet, wobei sich der erste (Tl) und der zweite Zeitabschnitt (T2) εolange wie- derholen, wie das dritte Ausgangssignal (A3) seinen aktivierten Zustand (H) aufweist.- exactly one of the output signals (AI, A2, A3) is activated in each case, - the first two output signals (AI, A2) have voltage-sensitive first and second effective values (Veffl, Veff2) during their activated states (H), which have the value of a given (Refl; Ref2) of two given reference potentials (Refl, Ref2), - the third output signal (A3) either has a third effective value (Veff3) in terms of voltage during ε its activated state (H), which has the value of a given third reference potential (Ref3) exceeds or has the third effective value (Veff3) in the activated state (H) during two successive time periods (TI, T2) in the first time period (Tl) and a fourth effective value (Veff4) in the second time period (T2), which falls below the value of the third reference potential (Ref3), the first (T1) and the second time period (T2) repeating as long as the third output signal al (A3) has its activated state (H).
2. Schaltung zur Anzeige von Betriebszuεtänden nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß wenigstens zwei der ersten drei Effektivwerte (Veffl, . Veff2, Veff3) gleich sind.2. Circuit for displaying operating states according to claim 1, so that at least two of the first three effective values (Veffl,. Veff2, Veff3) are the same.
3. Schaltung zur Anzeige von Betriebszuständen nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß wenigεtens zwei der Referenzpotentiale (Refl, Ref2, Ref3) gleich sind.3. Circuit for displaying operating states according to claim 1 or 2, characterized in that that at least two of the reference potentials (Refl, Ref2, Ref3) are the same.
4. Schaltung zur Anzeige von Betriebszuständen nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die beiden Zeitabschnitte (Tl, T2) jeweils mindestenε εolange andauern, daß eine an das dritte Ausgangεεignal (A3) anschließbare Anzeigeeinrichtung (Lp) das jeweilige Vorliegen der dritten und vierten Effektivwerte (Veff3, Veff4) sicher erkennen und zur Anzeige bringen kann.4. Circuit for displaying operating states according to one of the preceding claims, characterized in that the two time periods (Tl, T2) each last at least ε so long that a display device (Lp) connectable to the third output signal (A3) indicates the respective presence of the third and fourth RMS values (Veff3, Veff4) can be reliably recognized and displayed.
5. Schaltung zur Anzeige von Betriebεzuständen nach einem der vorhergehenden Ansprüche , d a d u r c h g e k e n n z e i c h n e t ,5. Circuit for displaying operating states according to one of the preceding claims, d a d u r c h g e k e n n z e i c h n e t,
- daß das erste Eingangssignal (AUTO) über einen ersten (II) und einen zweiten Inverter (12) mit einem ersten Eingang eines ersten NAND-Gatters (Nl) verbunden ist,- That the first input signal (AUTO) is connected via a first (II) and a second inverter (12) to a first input of a first NAND gate (Nl),
- daß daε zweite Eingangεεignal (PIEPS) über einen dritten (13) und einen vierten Inverter (14) mit einem zweiten Eingang des ersten NAND-Gatterε (Nl) und einen erεten Eingang eines zweiten NAND-Gatters (N2) verbunden ist,- That the second input signal (PIEPS) is connected via a third (13) and a fourth inverter (14) to a second input of the first NAND gate (Nl) and a first input of a second NAND gate (N2),
- daß ein zwischen dem ersten (II) und dem zweiten Inverter (12) angeordneter erster Schaltungsknoten (Kl) mit einem zweiten Eingang des zweiten NAND-Gatters (N2) verbunden ist,- That a between the first (II) and the second inverter (12) arranged first circuit node (Kl) is connected to a second input of the second NAND gate (N2),
- daß ein zwischen dem dritten (13) und dem vierten Inverter (14) angeordneter zweiter Schaltungsknoten (K2) mit einem ersten Eingang eines dritten NAND-Gatterε (N3) verbunden ist,- That a second circuit node (K2) arranged between the third (13) and the fourth inverter (14) is connected to a first input of a third NAND gate (N3),
- daß eine Oszillatorschaltung (Osc) auεgangεmäßig mit einem erεten Eingang eines vierten NAND-Gatters (N4) verbunden ist,that an oscillator circuit (Osc) is connected to a first input of a fourth NAND gate (N4),
- daß der erste Schaltungsknoten (Kl) weiterhin mit einem zweiten Eingang des vierten NAND-Gatters (N4) verbunden iεt,- That the first circuit node (Kl) is still connected to a second input of the fourth NAND gate (N4),
- daß der Auεgang deε vierten NAND-Gatterε (N4) mit einem zweiten Eingang des dritten NAND-Gatters (N3) verbunden ist, und- That the output of the fourth NAND gate (N4) is connected to a second input of the third NAND gate (N3), and
- daß an den Ausgängen der ersten drei NAND-Gatter (Nl, N2 , N3) die Ausgangssignaie (AI, A2 , A3) entstehen. - That at the outputs of the first three NAND gates (Nl, N2, N3) the output signals (AI, A2, A3) arise.
PCT/DE1997/001780 1996-08-20 1997-08-18 Circuit for the indication of the operating states of an appliance WO1998008057A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
GB9903776A GB2332077B (en) 1996-08-20 1997-08-18 Circuit arrangement for the indication of operating states of a device
JP51026798A JP3535523B2 (en) 1996-08-20 1997-08-18 Circuit for indicating the operating state of the device
US09/253,856 US6115010A (en) 1997-08-18 1999-02-22 Circuit for displaying operating states of a device
US09/826,279 USRE38184E1 (en) 1996-08-20 2001-04-04 Circuit for displaying operating states of a device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19633550A DE19633550A1 (en) 1996-08-20 1996-08-20 Circuit for displaying the operating states of a device
DE19633550.7 1996-08-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/253,856 Continuation US6115010A (en) 1996-08-20 1999-02-22 Circuit for displaying operating states of a device

Publications (1)

Publication Number Publication Date
WO1998008057A1 true WO1998008057A1 (en) 1998-02-26

Family

ID=7803131

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1997/001780 WO1998008057A1 (en) 1996-08-20 1997-08-18 Circuit for the indication of the operating states of an appliance

Country Status (5)

Country Link
US (1) USRE38184E1 (en)
JP (1) JP3535523B2 (en)
DE (1) DE19633550A1 (en)
GB (1) GB2332077B (en)
WO (1) WO1998008057A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2554943A1 (en) * 1983-11-15 1985-05-17 Hard Electronique Novel electronic component serving as a pilot lamp

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2752987C2 (en) * 1977-11-28 1984-12-20 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Circuit arrangement for displaying different, preferably optical, identifiers by means of display elements in terminals of a telecommunications system
AT383691B (en) * 1982-03-05 1987-08-10 Sticht Fertigungstech Stiwa SIGNALING DEVICE FOR OPERATING STATUS MESSAGES
DE3224586A1 (en) * 1982-07-01 1984-01-05 Bayerische Motoren Werke AG, 8000 München Operating data acquisition device
US4837565A (en) * 1987-08-13 1989-06-06 Digital Equipment Corporation Tri-state function indicator
US5256948A (en) * 1992-04-03 1993-10-26 Boldin Charles D Tri-color flasher for strings of dual polarity light emitting diodes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2554943A1 (en) * 1983-11-15 1985-05-17 Hard Electronique Novel electronic component serving as a pilot lamp

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Tri-color LED Drive System", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 29, no. 1, June 1986 (1986-06-01), US, pages 320 - 321, XP002049400 *

Also Published As

Publication number Publication date
DE19633550A1 (en) 1998-03-26
GB2332077A (en) 1999-06-09
JP2001500253A (en) 2001-01-09
JP3535523B2 (en) 2004-06-07
GB9903776D0 (en) 1999-04-14
GB2332077B (en) 2000-11-15
USRE38184E1 (en) 2003-07-15

Similar Documents

Publication Publication Date Title
EP1247431B1 (en) Device and a method for controlling operating means for at least one electric illuminating means
EP0402508A1 (en) Process and means for detecting a series of abnormal events in an electrical signal, especially the depolarisation signal of a heart
DE2724759A1 (en) DEVICE FOR DISTRIBUTION OF ELECTRICAL ENERGY IN VEHICLES
DE2917319A1 (en) METHOD AND DEVICE FOR CHECKING THE CONDITION OF A BATTERY
EP0226530A2 (en) Trip-indicating device for a low-voltage circuit breaker
DE69815610T2 (en) Vehicle information display system
DE3427517A1 (en) Apparatus for crushing stones in body cavities and for use in HF surgery
DE202004021605U1 (en) Device for charging distribution and monitoring of several accumulators
DE10006408A1 (en) Lighting system
WO2003024162A1 (en) Method and device for operating a fluorescent tube in an energy saving manner
WO1998008057A1 (en) Circuit for the indication of the operating states of an appliance
DE3304386C1 (en) Mains-operated electronic clock, preferably a timer with a power reserve
EP2145512B1 (en) Circuit arrangement and method for the operation of at least one discharge lamp
AT398501B (en) DEVICE FOR SIGNAL-SAFE OPERATION OF SEVERAL ELECTRICAL CONSUMERS
DE3314869A1 (en) Method and device for monitoring opto-electronic transmission links for digital signals transmitted serially
WO2000070921A1 (en) Ballast for at least one gas discharge lamp and method for operating such a ballast
DE3214669C2 (en) Arrangement for operating discharge lamps
EP2163337A1 (en) Welding or soldering device with consumption reduction
EP1271745A1 (en) Method for operation of an electric end-user as well as a device using such a method
DE4413569A1 (en) Electronic system for data and signal handling
DE3620584A1 (en) Circuit for checking an LED display
DE4100790A1 (en) Monitoring power transistor made conductive by rectangular signal - setting memory element into state indicating defect according to voltage level during time window
DE10134566A1 (en) Electronic ballast with preheating mode
DE3007553C2 (en) Arrangement for controlling an externally controlled transistor inverter
DE202008018416U1 (en) Welding or soldering device with consumption reduction

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): GB JP US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
ENP Entry into the national phase

Ref country code: GB

Ref document number: 9903776

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 9903776.4

Country of ref document: GB

ENP Entry into the national phase

Ref country code: JP

Ref document number: 1998 510267

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 09253856

Country of ref document: US