DE19627543B4 - Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung - Google Patents

Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE19627543B4
DE19627543B4 DE19627543A DE19627543A DE19627543B4 DE 19627543 B4 DE19627543 B4 DE 19627543B4 DE 19627543 A DE19627543 A DE 19627543A DE 19627543 A DE19627543 A DE 19627543A DE 19627543 B4 DE19627543 B4 DE 19627543B4
Authority
DE
Germany
Prior art keywords
substrate
window
conductor tracks
component
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19627543A
Other languages
English (en)
Other versions
DE19627543B9 (de
DE19627543A1 (de
Inventor
Thomas Hofmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7794697&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE19627543(B4) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Individual filed Critical Individual
Priority to DE19627543A priority Critical patent/DE19627543B9/de
Publication of DE19627543A1 publication Critical patent/DE19627543A1/de
Publication of DE19627543B4 publication Critical patent/DE19627543B4/de
Application granted granted Critical
Publication of DE19627543B9 publication Critical patent/DE19627543B9/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Multi-Layer-Substrat mit:
mehreren flächig aneinander anschliessenden und miteinander durch Verpressen unter Verwendung von Harz, vorzugsweise Epoxyd-Harz, verbundenen oder hergestellten Isolierschichten (2–5);
an wenigstens einer Oberflächenseite des Substrats sowie zwischen wenigstens zwei der aneinander anschliessenden Isolierschichten (2–5) gebildete Kontaktflächen und/oder Leiterbahnen (6–9);
wobei wenigstens eine innenliegende Isolierschicht (3) des Substrats als Distanzrahmen mit wenigstens einem Fenster (11) ausgebildet ist;
wobei in dem wenigstens einen Fenster (11) wenigstens ein inneres elektrisches Bauelement (12) untergebracht ist;
wobei das wenigstens eine Fenster (11) beidseitig durch jeweils eine an den Distanzrahmen (3) anschliessende weitere Isolierschicht (2, 4) geschlossen ist;
wobei der von dem wenigstens einen Bauelement (12) nicht eingenommene Raum des jeweiligen Fensters (11) von einem Harz ausgefüllt ist, dadurch gekennzeichnet, dass
das den von dem wenigstens einen Bauelement (12) nicht eingenommenen Raum des jeweiligen Fensters (11) ausfüllende Harz das beim Verpressen der Isolierschichten (2–5) verwendete Harz...

Description

  • Die Erfindung bezieht sich auf ein Multi-Layer-Substrat mit mehreren flächig miteinander durch Verpressen verbundenen Isolierschichten. Weiterhin bezieht sich die Erfindung auf ein Verfahren zum Herstellen eines solchen Substrates.
  • Multi-Layer-Substrate sind grundsätzlich bekannt und ermöglichen es, elektrische Schaltkreise sehr kompakt auszuführen.
  • Die japanische Patentanmeldung JP 5-275609 A beschreibt ein Multi-Layer-Substrat, bei dem um eine Einbringungsöffnung für einen Chip herum ein Graben erzeugt, und über dem eingebrachten Chip ein Deckel angeordnet wird. Weitere Layer werden auf diese Anordnung aufgeklebt.
  • Die US-Patentschrift US 5,006,923 beschreibt ein ähnliches Multi-Layer-Substrat mit in Öffnungen eingelassenen Chips und siebgedruckten Zuleitungen, bei dem die Öffnungen mit isolierendem Material, vorzugsweise Glaspaste ausgefüllt sind.
  • Die europäische Patentanmeldung EP 0 525 876 A1 beschreibt ein Verfahren zur Herstellung einer Detektoranordnung, bei dem Detektorelemente zwischen einem Substrat und einer Linsenplatte eingeklebt werden, um Verspannungen der Detektoren zu verringern.
  • Die japanische Patentanmeldung JP 4-373157 A beschreibt ein Multi-Layer-Substrat mit mehreren flächig aneinander anschließenden und miteinander verbundenen Isolierschichten und Kontaktflächen an einer Oberseite und zwischen mehreren Isolierschichten. Dabei ist eine innenliegende Isolierschicht als Distanzrahmen ausgebildet, in dessen Fenster ein elektrisches Bauelement untergebracht und von einer Füllmasse umhüllt ist.
  • Die Herstellung dieses Substrats wird als zu kompliziert empfunden.
  • Aufgabe der Erfindung ist es, ein Multi-Layer-Substrat aufzuzeigen, welches einfacher herstellbar ist.
  • Zur Lösung die Aufgabe schlägt die Erfindung ein Multi-Layer-Substrat mit den Merkmalen des Patentanspruches 1 vor. Weiterhin schlägt die Erfindung ein Herstellungsverfahren gemäß Anspruch 13 vor.
  • Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
  • Die Erfindung wird im Folgenden anhand der Figuren an einem Ausführungsbeispiel näher erläuter. Es zeigen:
  • 1 in vereinfachter Darstellung und im Teilschnitt eine Multi-Layer-Print-Platte gemäß der Erfindung;
  • 2 eine Explosionsdarstellung zur Erläuterung der Herstelung der Print-Platte.
  • In den Figuren ist 1 eine Multilayer-Print-Platte oder ein Multilayer-Substrat, das zur Herstellung von elektrischen bzw. elektronischen Schaltkreisen Verwendung findet.
  • Das Substrat 1 besteht bei der in der 1 wiedergegebenen Ausführung aus einer oberen Isolierschicht 2, aus einem mittleren, aus elektrisch isolierendem Material, nämlich aus Kunststoff hergestellten Distanzrahmen 3, der ebenfalls als Schicht, allerdings mit einer im Vergleich zur Schicht 2 größeren Dicke ausgebildet ist, aus einer isolierenden Zwischenschicht 4 und einer unteren isolierenden Schicht 5.
  • Auf der Oberseite des Substrates bzw. der Schicht 2 sind Leiterbahnen bzw. Kontaktflächen 6 vorgesehen. Weitere Leiterbahnen und Kontaktflächen 7 bzw. 8 befinden sich auf der in der 1 oberen, dem Distanzrahmen 3 benachbarten Seite der Isolierschicht 4 und auf der der Isolierschicht 5 benachbarten Unterseite der Isolierschicht 4. Weiterhin sind Leiterbahnen und Kontaktflächen 9 jeweils an der der Isolierschicht 4 abgewandten Unterseite der Isolierschicht 5 vorgesehen.
  • Die verschiedenen Schichten 25 sind unter Verwendung eines Harzes durch Verpressen flächig miteinander zu dem Multi-Layer-Substrat 1 verbunden, wobei die Leiterbahnen und Kontaktfläche 7 und 8 im Inneren des Substrates zwischen den Schichten 3, 4 und 5 angeordnet sind.
  • Die Kontaktflächen und Leiterbahnen 69 sind jeweils durch Metallfolien 6a9a hergestellt, die mit der üblichen Maskierungs- und Ätztechnik so strukturiert sind, daß sie die Kontaktflächen und Leiterbahnen mit der erforderlichen Formgebung und/oder mit dem erforderlichen Verlauf bilden. Mit 10 ist eine der Durchkontaktierungen des Substrates 1 wiedergegeben, über welche Leiterbahnen oder Kontaktflächen in unterschiedlichen Ebenen elektrisch miteinander verbunden sind.
  • Die Besonderheit des Multi-Layer-Substrates 1 besteht darin, daß die Schicht 3 als Distanzrahmen ausgebildet ist und an vorgegebenen Bereichen Öffnungen bzw. Fenster 11 besitzt, in denen innere elektrische Bauelemente 12, beispielsweise der in der 1 wiedergegebene SMD-Widerstand untergebracht sind. Diese Bauelemente 12 sind elektrisch über die Kontaktflächen und Leiterbahnen 7 verbunden und über diese an die übrigen Elemente des Schaltkreises angeschlossen.
  • Die Abmessungen der Fenster 11 sind auf die Normgrößen der SMD-Bauelemente 12 abgestimmt, und zwar derart, daß die Abmessungen der Fenster 11 nur geringfügig größer sind als die äußeren Abmessungen der jeweils in diesen Fenstern untergebrachten Bauelemente 12. Für jedes Bauelement 12 ist bei der dargestellten Ausführungsform jeweils ein eigenes Fenster bzw. eine eigene Öffnung in der den Distanzrahmen bildenden Schicht 3 vorgesehen. Bei der dargestellten Ausführungsform sind die Fenster 11 rechteckförmig. Die Abmessungen der Fenster sind so gewählt, daß das jeweilige Bauelement 12 von den Längsseiten, aber auch den Schmalseiten jedes Fensters etwa 0,5 mm beabstandet ist. Der von dem jeweiligen Bauelement 12 nicht eingenommene Raum des Fensters wird beim Verpressen mit dem verwendeten Epoxyd-Harz ausgefüllt, so daß die Bauelemente 12 fest in dem Multi-Layer-Substrat 1 eingebettet sind und außerdem das Multi-Layer-Substrat auch oberhalb der Bauelemente, d.h. im Bereich der Schicht 12 eine ausreichend hohe Belastbarkeit besitzt. Das Substrat 1 wird vorzugsweise im Mehrfach-Nutzen hergestellt, d.h. als größere Platte bzw. Vielfach-Substrat, welches eine Vielzahl von Substraten 1 aufweist, die innen bzw. in den Fenstern 11 bereits mit den Bauelementen 12 bestückt sind, bevorzugt erst nach dem Bestücken mit den äußeren Bauelementen (an den Leiterbahnen oder Kontaktflächen 6 bzw. 9) in die einzelnen Substrate 1 zertrennt werden.
  • Für die Bestückung des Multi-Layer-Substrates 1 können die üblichen Techniken verwendet werden.
  • Wie in der 2 dargestellt ist, erfolgt die Herstellung des Multi-Layer-Substrates 1 beispielsweise in folgenden Verfahrensschritten:
    Zunächst wird die beidseitig mit einer Metallfolie, vorzugsweise mit einer Kupferfolie versehene bzw. kaschierte Isolierschicht 4 zur Bildung der Kontaktflächen und Leiterbahnen 7 bzw. 8 an beiden Oberflächenseiten mit der üblichen Maskierungs- und Ätz-Technik behandelt (Positionen a und b).
  • In einem weiteren Verfahrensschritt wird dann die Oberseite der Isolierschicht mit den inneren Bauelementen 12 bestückt und dann der aus einem dickeren, plattenförmigen isolierenden Material durch Ausstanzen oder Fräsen der Fenster 11 hergestellte Distanzrahmen 3 derart aufgesetzt, daß jedes Bauelement 12 von dem zugehörigen Fenster 11 aufgenommen ist (Position c). Die Dicke der Schicht 3 entspricht der maximalen Höhe, die beispielsweise SMD-Bauelemente 12 aufweisen.
  • In einem weiteren Verfahrensschritt wird die an ihrer Oberseite mit einer Metallfolie 6a kaschierte Isolierschicht 2 aufgelegt und dann die gesamte Schicht-Anordnung in einem geeigneten Formwerkzeug unter Verwendung von Harz, vorzugsweise von Epoxyd-Harz verpreßt, so daß die Schichten 2, 3 und 4 mit den dazwischenliegenden Leiterbahnen und Kontaktflächen 7 und 8 flächig miteinander verbunden sind, an der Unterseite zugleich noch die weitere Isolierschicht 5 aus Epoxyd-Harz gebildet ist. Beim Verpressen wird an der Unterseite der Isolierschicht 5 zugleich flächig eine Metallfolie 9a vorgesehen (Position d).
  • In einem weiteren Verfahrensschritt werden dann die Metallisierungen 6a und 9a mittels der üblichen Ätz- und Maskierungstechnik zur Bildung der Kontaktflächen und Leiterbahnen 6 bzw. 9 strukturiert. Dies ist trotz der bereits vorhandenen Bauelemente 12 möglich, da diese Bauelemente dicht in den Fenstern 1 der Schicht 3 bzw. des Distanzrahmens eingeschlossen sind.
  • Dieses Herstellungsverfahren eignet sich nicht nur zur Herstellung von Einzel-Substraten 1, sondern insbesondere auch zum Herstellen eines Vielfach-Substrates, welches im Mehrfach-Nutzen eine Vielzahl von Einzel-Substraten aufweist.
  • Die Vorteile des Multi-Layer-Substrates 1 sind u.a., daß mit diesem Substrat eine sehr kompakte Bauweise eines elektrischen oder elektronischen Schaltkreises möglich ist und daß die Bauelemente 12 gegen äußere Einflöße besonders gut geschützt untergebracht sind.
  • Für die Schichten 24 eignen sich die für Leiterplatten üblicherweise verwendeten Materialien.
  • Die Erfindung wurde voranstehend an einem Ausführungsbeispiel beschrieben. Es versteht sich, daß zahlreiche Änderungen sowie Abwandlungen möglich sind, ohne daß dadurch der die Erfindung tragende Gedanke verlassen wird.
  • So ist es grundsätzlich möglich, die vorstehend beschriebene Schichtfolge bei dem Multi-Layer-Substrat 1 zu ändern, beispielsweise auf die Isolierschicht 5 und auf die unteren Kontaktflächen bzw. Leiterbahnen 9 zu verzichten und/oder die obere Isolierschicht 2 beim Verpressen aus dem Epoxyd-Harz herzustellen und beim Verpressen zugleich die Metallisierung 6a aufzubringen, wie dies vorstehend für die Isolierschicht 5 und die Metallisierung 9a beschrieben wurde.
  • Weiterhin ist es auch möglich, innerhalb des Substrates in mehreren Lagen Distanzrahmen bildende Schichten 3 mit Fenstern 11 vorzusehen.
  • Bei der beschriebenen Ausführungsform sind bevorzugt mehrere innere Bauelemente 12 vorgesehen. Alle inneren Bauelemente 12 sind dabei mit entsprechenden Kontaktflächen bzw. Leiterbahnen 7 verbunden, d.h. mit Leiterbahnen, die in einer gemeinsamen Ebene liegen, nämlich in der Ebene zwischen den beiden aneinander angrenzenden Isolierschichten 3 und 4. Hierdurch können sämtliche Bauelemente 12 durch Bestücken der die Isolierschicht 4 bildenden Platte 4 an nur einer Oberfläche vorgesehen werden, und zwar bevor die den Distanzrahmen bildende Isolierschicht bzw. Isolierplatte mit den Fenstern 11 aufgelegt wird.
  • Grundsätzlich besteht die Möglichkeit, die inneren Bauelemente 12, insbesondere passive elektrische Bauelemente, wie beispielsweise Widerstände in Siebdrucktechnik herzustellen. Die übrigen Verfahrensschritte bzw. der übrige Aufbau des Multi-Layer-Substrates 1 bleibt dabei erhalten.
  • Bei Herstellung der inneren Bauelemente 11 in Siebdrucktechnik kann aber auch die mit den Fenstern versehene Isolierschicht entfallen, und zwar dann, wenn die inneren Bauelemente 12 nur eine geringe Dicke besitzen. Anstelle der Isolierschicht 3 wird dann der Spalt bzw. Raum zwischen den Isolierschichten 2 und 4 durch das beim Verpressen verwendete Epoxydharz ausgefüllt, welches eine der Isolierschicht 3 entsprechenden Schicht bildet. Diese Ausführung ist nicht Teil der Erfindung.
  • 1
    Multi-Layer-Substrat
    2–5
    Isolierschicht
    6–9
    Kontaktfläche oder Leiterbahn
    6a–9a
    Metalliserung bzw. Metallfolie
    10
    Durchkontaktierung
    11
    Fenster
    12
    inneres Bauelement

Claims (22)

  1. Multi-Layer-Substrat mit: mehreren flächig aneinander anschliessenden und miteinander durch Verpressen unter Verwendung von Harz, vorzugsweise Epoxyd-Harz, verbundenen oder hergestellten Isolierschichten (25); an wenigstens einer Oberflächenseite des Substrats sowie zwischen wenigstens zwei der aneinander anschliessenden Isolierschichten (25) gebildete Kontaktflächen und/oder Leiterbahnen (69); wobei wenigstens eine innenliegende Isolierschicht (3) des Substrats als Distanzrahmen mit wenigstens einem Fenster (11) ausgebildet ist; wobei in dem wenigstens einen Fenster (11) wenigstens ein inneres elektrisches Bauelement (12) untergebracht ist; wobei das wenigstens eine Fenster (11) beidseitig durch jeweils eine an den Distanzrahmen (3) anschliessende weitere Isolierschicht (2, 4) geschlossen ist; wobei der von dem wenigstens einen Bauelement (12) nicht eingenommene Raum des jeweiligen Fensters (11) von einem Harz ausgefüllt ist, dadurch gekennzeichnet, dass das den von dem wenigstens einen Bauelement (12) nicht eingenommenen Raum des jeweiligen Fensters (11) ausfüllende Harz das beim Verpressen der Isolierschichten (25) verwendete Harz ist.
  2. Substrat nach Anspruch 1, wobei für jedes Bauelement (12) ein eigenes Fenster (11) in der den Distanzrahmen bildenden Schicht (3) vorgesehen ist.
  3. Substrat nach Anspruch 1, wobei in der den Distanzrahmen bildenden Schicht (3) wenigstens ein Fenster (11) für mehrere Bauelemente (12) vorgesehen ist.
  4. Substrat nach einem der vorhergehenden Ansprüche, wobei das in dem wenigstens einen Fenster (11) untergebrachte wenigstens eine elektrische Bauelement (12) mit in einer Ebene zwischen der den Distanzrahmen bildenden Schicht (3) und einer der angrenzenden Isolierschichten (4) vorgesehenen Kontaktflächen und/oder Leiterbahnen (7, 8) verbunden ist.
  5. Substrat nach Anspruch 4, wobei sämtliche Anschlüsse jedes in einem Fenster (11) untergebrachten Bauelementes (12) mit Kontaktflächen und/oder Leiterbahnen (7, 8) in einer gemeinsamen Ebene verbunden sind.
  6. Substrat nach einem der vorhergehenden Ansprüche, wobei das wenigstens eine Fenster (11) nur geringfügig größer als die Abmessungen des wenigstens einen darin untergebrachten Bauelementes (12) ist.
  7. Substrat nach einem der vorhergehenden Ansprüche, wobei an der unteren und der oberen Oberflächenseite des Substrats jeweils Kontaktflächen und/oder Leiterbahnen (6, 9) vorgesehen sind.
  8. Substrat nach einem der vorhergehenden Ansprüche, wobei die beidseitig an den Distanzrahmen (3) anschliessenden weiteren Isolierschichten (2, 4) plattenförmig ausgebildet sind.
  9. Substrat nach einem der vorhergehenden Ansprüche, wobei wenigstens eine der beidseitig an den Distanzrahmen (3) anschliessenden weiteren Isolierschichten (2, 4) aus einer Platte gebildet ist.
  10. Substrat nach Anspruch 8, wobei eine der beidseitig an den Distanzrahmen (3) anschliessenden weiteren Isolierschichten (2, 4) aus dem beim Verpressen verwendeten Harz gebildet ist.
  11. Substrat nach einem der vorhergehenden Ansprüche, wobei das wenigstens eine Bauelement (12) ein SMD-Bauelement umfasst.
  12. Substrat nach einem der Ansprüche 1 bis 9, wobei das wenigstens eine innere elektrische Bauelement (12) in Siebdrucktechnik hergestellt ist.
  13. Vielfach-Multi-Layer-Substrat, umfassend mehrere Substrate nach einem der vorhergehenden Ansprüche, zum Zertrennen in die mehreren Substrate.
  14. Verfahren zum Herstellen eines Multi-Layer-Substrats, umfassend die Schritte: a) Bereitstellen von Kontaktflächen bzw. Leiterbahnen (7, 8) an wenigstens einer Oberflächenseite einer ersten Isolierplatte (4); b) Aufbringen wenigstens eines inneren Bauelements (12) auf die mit den Kontaktflächen bzw. Leiterbahnen (7, 8) versehene Oberflächenseite der ersten Isolierplatte (4); c) Aufsetzen einer einen Distanzrahmen bildenden Isolierplatte (3) mit wenigstens einem Fenster (11) auf die Oberflächenseite der ersten Isolierplatte (4), so dass das wenigstens eine Bauelement (12) in dem wenigstens einen Fenster (11) angeordnet ist; d) Aufbringen zumindest einer weiteren, das wenigstens eine Fenster (11) verschliessenden Isolierschicht (2) zur Bereitstellung von Leiterbahnen, Kontaktflächen oder/und Abschirmflächen auf der der ersten Isolierplatte (4) abgewandten Seite des Distanzrahmens (3); e) Verbinden der Isolierschichten (24) durch Verpressen unter Verwendung von Harz, vorzugsweise Epoxyd-Harz; und Ausfüllen des von dem wenigstens einen Bauelement (12) nicht eingenommenen Raums des wenigstens einen Fensters (11) mit dem Harz; dadurch gekennzeichnet, dass die Verfahrensschritte e) des Verpressens der Isolierschichten (24) und des Ausfüllens mit Harz als gemeinsamer Schritt ausgeführt werden.
  15. Verfahren nach Anspruch 13, wobei sämtliche inneren Leiterbahnen und Kontaktflächen des Substrats in Schritt a) erzeugt werden, und sämtliche Isolierplatten (25) in dem Schritt e) durch Verpressen verbunden werden.
  16. Verfahren nach Anspruch 13 oder 14, wobei die mit den Kontaktflächen bzw. Leiterbahnen (7, 8) versehene Oberflächenseite der ersten Isolierplatte (4) mit dem wenigstens einen inneren Bauelement (12) bestückt wird.
  17. Verfahren nach einem der Ansprüche 13 bis 15, wobei auf die mit den Kontaktflächen bzw. Leiterbahnen (7, 8) versehene Oberflächenseite der ersten Isolierplatte (4) wenigstens ein inneres Bauelement (12) in Siebdrucktechnik aufgebracht wird.
  18. Verfahren gemäß einem der Ansprüche 13 bis 16, ferner umfassend einen Schritt f) des Herstellens einer äußeren Isolierschicht (5), bevorzugt einschrittig mit Schritt e).
  19. Verfahren nach einem der Ansprüche 13 bis 17, wobei in Schritt a) die Kontaktflächen bzw. Leiterbahnen (7, 8) durch Strukturieren einer Metallisierung bereitgestellt werden.
  20. Verfahren nach einem der Ansprüche 13 bis 18, wobei auf wenigstens einer der beiden Oberflächenseiten des Substrats eine äußere Metallisierung (6a, 9a) aufgebracht wird, die in einem Schritt g) zur Bereitstellung von Leiterbahnen, Kontaktflächen oder/und Abschirmflächen strukturiert wird.
  21. Verfahren nach Anspruch 19, wobei auf beiden Oberflächenseiten des Substrats jeweils eine äußere Metallisierung (6a, 9a) aufgebracht wird, wobei die äußere Metallisierung an wenigstens einer der Oberflächenseiten des Substrats in dem dem Schritt e) nachfolgenden Schritt g) zur Bereitstellung von Leiterbahnen, Kontaktflächen oder/und Abschirmflächen strukturiert wird.
  22. Verfahren nach einem der Ansprüche 13 bis 20, ferner umfassend einen Schritt h) der Bereitstellung von Durchkontaktierungen (10).
DE19627543A 1996-05-18 1996-07-09 Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung Expired - Lifetime DE19627543B9 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19627543A DE19627543B9 (de) 1996-05-18 1996-07-09 Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19620114.4 1996-05-18
DE19620114 1996-05-18
DE19627543A DE19627543B9 (de) 1996-05-18 1996-07-09 Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung

Publications (3)

Publication Number Publication Date
DE19627543A1 DE19627543A1 (de) 1997-11-20
DE19627543B4 true DE19627543B4 (de) 2004-05-06
DE19627543B9 DE19627543B9 (de) 2004-10-14

Family

ID=7794697

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19627543A Expired - Lifetime DE19627543B9 (de) 1996-05-18 1996-07-09 Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung

Country Status (1)

Country Link
DE (1) DE19627543B9 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012130815A1 (de) 2011-03-29 2012-10-04 Continental Automotive Gmbh Schaltungsträger mit eingebetteter schaltungsplatine
DE102012013920A1 (de) 2011-07-14 2013-01-17 Hotoprint Elektronik GmbH & Co. KG Identifizierbare mehrschichtige Leiterplatte sowie Herstellungsverfahren dazu
US10080291B2 (en) 2009-09-01 2018-09-18 Sapurast Research Llc Printed circuit board with integrated thin film battery

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10252308B3 (de) * 2002-11-11 2004-04-29 Schweizer Electronic Ag Verfahren zur Herstellung einer Halberzeugnisleiterplatte
DE10302104A1 (de) * 2003-01-21 2004-08-05 Friwo Gerätebau Gmbh Verfahren zum Herstellen von Schaltungsträgern mit intergrierten passiven Bauelementen
DE102005032489B3 (de) 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
DE102006038645A1 (de) * 2006-08-17 2008-02-28 Phoenix Contact Gmbh & Co. Kg Leiterplatte zum Bestücken mit einem SMD-Bauteil auf einer Innenlage und Verfahren zur Herstellung
DE102015222364A1 (de) 2015-11-12 2017-05-18 Bundesdruckerei Gmbh Wert- oder Sicherheitsdokument aus einem Faserverbundwerkstoff und Verfahren zum Herstellen des Wert- oder Sicherheitsdokuments
DE102016222631A1 (de) 2016-11-17 2018-05-17 Zf Friedrichshafen Ag Leiterplattenanordnung mit einem elektrischen Bauteil und einem Kühlkörper
DE102018101191B4 (de) 2018-01-19 2022-12-29 Ilfa Industrieelektronik Und Leiterplattenfertigung Aller Art Gmbh Verfahren zur Herstellung eines mehrschichtigen Schaltungsträgers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006923A (en) * 1989-09-14 1991-04-09 Litton Systems, Inc. Stackable multilayer substrate for mounting integrated circuits
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
EP0525876A1 (de) * 1991-07-29 1993-02-03 Gec-Marconi Limited Infrarotdetektoren

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006923A (en) * 1989-09-14 1991-04-09 Litton Systems, Inc. Stackable multilayer substrate for mounting integrated circuits
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
EP0525876A1 (de) * 1991-07-29 1993-02-03 Gec-Marconi Limited Infrarotdetektoren

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 4-373157 A - in: Patents Abstracts of Japan, Sect. E, Vol. 17 (1993) No. 253 (E-1367) *
JP 5-275609 A - in: Patents Abstradts of Japan, Sect. E, Vol. 18 (1994) No. 49 (E-1497) *
JP 6-151700 A - in: Patents Abstracts of Japan, Sect. E, Vol. 18 (1994) No. 461 (E-1597) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10080291B2 (en) 2009-09-01 2018-09-18 Sapurast Research Llc Printed circuit board with integrated thin film battery
WO2012130815A1 (de) 2011-03-29 2012-10-04 Continental Automotive Gmbh Schaltungsträger mit eingebetteter schaltungsplatine
DE102011006356A1 (de) 2011-03-29 2012-10-04 Continental Automotive Gmbh Schaltungsträger mit eingebetteter Schaltungsplatine
DE102012013920A1 (de) 2011-07-14 2013-01-17 Hotoprint Elektronik GmbH & Co. KG Identifizierbare mehrschichtige Leiterplatte sowie Herstellungsverfahren dazu

Also Published As

Publication number Publication date
DE19627543B9 (de) 2004-10-14
DE19627543A1 (de) 1997-11-20

Similar Documents

Publication Publication Date Title
DE3019207C2 (de)
EP0641154B1 (de) Baugruppe zur Aufnahme elektronischer Bauelemente
DE69203691T2 (de) Zwei- oder mehrlagige Leiterplatte, Verfahren zur Herstellung von solchen Leiterplatten und Laminat für die Herstellung von solchen Leiterplatten durch ein solches Verfahren.
DE4422216A1 (de) Mehrlagige metallische Leiterplatte und gegossener Baustein
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
DE112004001727T5 (de) Verfahren zur Herstellung eines elektronischen Moduls
EP0620702B1 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
DE19627543B4 (de) Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung
WO1999056390A1 (de) Elektronisches bauelement
DE102007058497A1 (de) Laminierte mehrschichtige Leiterplatte
EP0219627B1 (de) Mehrschichtige gedruckte Schaltungsplatte
CH667359A5 (de) Verfahren zur herstellung einer starre und flexible partien aufweisenden leiterplatte fuer gedruckte elektrische schaltungen.
DE19539181C2 (de) Chipkartenmodul sowie entsprechendes Herstellungsverfahren
DE19609221C1 (de) Verfahren zur Herstellung von keramischen Mehrschichtsubstraten
WO2009098033A1 (de) Verfahren zum herstellen einer leiterplatte
EP1049362A2 (de) Leiterplatte mit wärmeleitendem Bereich
DE102005027276B3 (de) Verfahren zur Herstellung einer Stapelanordnung
DE69405751T2 (de) Ic-karte
DE102015226137A1 (de) Verfahren zum Herstellen eines Schaltungsbauteils und Schaltungsbauteil
DE4030532A1 (de) In hybridtechnik aufgebaute mehrlagenschaltung und verfahren zu deren herstellung
WO2003105222A1 (de) Verfahren zur anschlusskontaktierung von elektronischen bauelementen auf einem isolierenden substrat und nach dem verfahren hergestelltes bauelement-modul
DE3423181A1 (de) Verfahren zur herstellung von vorlaminaten fuer mehrlagenleiterplatten
DE4232666C1 (de) Verfahren zum Herstellen von Leiterplatten
DE19941637A1 (de) Chipkarte und Verfahren zur Herstellung einer Chipkarte
DE19921867C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens einem verkapselten Chip auf einem Substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8397 Reprint of erroneous patent document
8363 Opposition against the patent
8368 Opposition refused due to inadmissibility
8310 Action for declaration of annulment
8314 Invalidation rejected
R082 Change of representative

Representative=s name: DIEHL & PARTNER GBR, DE

Representative=s name: DIEHL & PARTNER GBR, 80333 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: AT & S AUSTRIA TECHNOLOGIE & SYSTEMTECHNIK AKT, AT

Free format text: FORMER OWNER: HOFMANN, THOMAS, 93055 REGENSBURG, DE

Effective date: 20120523

R082 Change of representative

Representative=s name: PATENT- UND RECHTSANWAELTE DIEHL & PARTNER GBR, DE

Effective date: 20120523

R071 Expiry of right