DE1962362A1

DE1962362A1 - Circuit arrangement for an arithmetic unit

Info

Publication number: DE1962362A1
Application number: DE19691962362
Authority: DE
Inventors: Hubertus Bettin
Original assignee: Olympia Werke AG
Current assignee: Olympia Werke AG
Priority date: 1969-12-12
Filing date: 1969-12-12
Publication date: 1971-06-16

Description

Schaltungsanordnung für ein Rechenwerk Die Erfindung betrifft eine Schaltungsanordnung für ein Rechenwerk einer elektronischen Rechenmaschine zum Verarbeiten seriell eingegebener Informationen mit einem die Informationen enthaltenden Speicher, Schieberegistern une einem Addier-/Subtrahierwerk.Circuit arrangement for an arithmetic unit The invention relates to a Circuit arrangement for an arithmetic unit of an electronic calculating machine for processing serially entered information with a memory containing the information, Shift registers and an adding / subtracting unit.

Es sind mehrerer Lösungen für Rechenwerke vorgeschlagen worden, die jedoch überwiegend darauf abzielen, die Geschwindigkeit zu steigern. Das führt zu aufwendigen Schaltungen mit vielen Bauteilen, die gerade für kleiners Rechner unverhältnismäßig teuer sind. Insbesondere Operationen, die ein wahlweises Herausgreifen oder Umordnen der gespeicherten Informationen erfordern, waren nur mit komplizierten Steuerschaltungen in Verbindung mit vielen Registern und Zwischenspeichern durchführbar.Several solutions for arithmetic units have been proposed that however mainly aim to increase the speed. That leads to complex circuits with many components that are disproportionate, especially for small computers are expensive. In particular, operations that involve either picking or rearranging the information stored were just using complicated control circuits feasible in connection with many registers and buffers.

Für einen Rechner kleineren Ausmaßes ist eine Lösung gefunden worden, deren Ziel ein vereinfachter Aufbau war (DAS 1 233 629). Man hat hier eine strikte Trennung der miteinander zu verarbeitenden Operanden vorgenommen, indem man sie in zwei getrennten Speicher aufgenommen hat. Dadurch fallen die vielen sonst üblichen Register und Zwischenspeicher fort. Eine solche Anordnung erlaubt, abgesehen davon, daß ein Großteil der Einsparung durch den vermehrten Speicheraufwand aufgehoben wird, kein Austauschen und Umordnen der Operanden untereinander, wie es für flexible Rechenprogramme erforderlich ist.A solution has been found for a computer of smaller size, whose aim was a simplified structure (DAS 1 233 629). You have a strict one here Separation of the operands to be processed with one another is made by adding them recorded in two separate memories. This eliminates the many usual ones Register and buffer continue. Such an arrangement allows, apart from that a large part of the savings canceled by the increased memory expenditure no swapping and rearranging the operands among themselves, as is the case for flexible Computer programs is required.

Die Aufgabe der Erfindung besteht demgegenüber darin, eine Schaltungsanordnung für Rechenwerke zu schaffen, die einfach im Aufbau ist, jedoch eine vielseitige Handhabung der Informationen erlaubt.In contrast, the object of the invention is to provide a circuit arrangement for arithmetic units that is simple in structure, but versatile Handling of information allowed.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß als Speicher ein Laufzeitspeicher vorgesehen ist, zwischen dessen Ein- und Ausgang zwei Schieberegister und das Addier-/Subtrahierwerk angeordnet sind.This object is achieved according to the invention in that as a memory a transit time memory is provided with two shift registers between its input and output and the adding / subtracting unit are arranged.

Zwischen dem Eingang des ersten Schierberegisters und den Ausgängen des Laufzeitspeichers und des zweiten Schieberegisters sind Verbindungen angeordnet, desgleichen zwischen dem Eingang des zweiten Schierberegisters und den Ausgängen des Laufzeitspeichers und des Addier-/Subtrahierwerkes.Between the entrance of the first register and the exits connections are arranged in the runtime memory and the second shift register, likewise between the input of the second deliberate register and the outputs the runtime memory and the adding / subtracting unit.

Außerdem führt der Ausgang des Laufzeitspeichers gemeinsam mit den Ausgängen des ersten und des zweiten Schieberegisters an den Eingang des Addier-/Subtrahierwerkes, und der Eingang des Laufzeitspeichers ist schließlich mit den Ausgängen des ersten Schieberegisters und des Addier-/Subtrahierwerkes verbunden.In addition, the output of the runtime memory together with the Outputs of the first and the second shift register to the input of the adding / subtracting unit, and the input of the transit time memory is finally connected to the outputs of the first Shift register and the adding / subtracting unit connected.

In den Verbindungen sind Schalter vorgesehen, mit deren Hilfe die Schieberegister und das Addier-/Subtrahierwerk in den Informationsfluß einschaltbar sind.Switches are provided in the connections, with the help of which the Shift register and the adding / subtracting unit can be switched into the flow of information are.

Der Vorteil der erfindungsgmäßen Schaltungsanordnung besteht darin, daß sich mit äußerst geringem Aufwand jede gewünschte Auswahl und Umordnung der Informationen ohne Einfluß auf Rechengang und Rechenweg vornehmen läßt. So können eingespeicherte, binär kodierte Ziffern beliebig nach links oder rechts im Speicher verschoben werden, Teile des Speicherinhaltes können gegeneinander vertauscht werden und schließlich kann jede beliebige Information aus dem Speicher unabhängig dem Addier-/Subtrahierwerk zugeführt werden.The advantage of the circuit arrangement according to the invention is that that any desired selection and rearrangement of the Allows information to be carried out without affecting the calculation process and calculation method. So can stored, binary coded digits to the left or right in the memory can be shifted, parts of the memory contents can be interchanged and finally can any information from memory are fed independently to the adding / subtracting unit.

Ein Ausführungsbespiel der Erfindung ist in der Zeichnung näher dargestellt.An exemplary embodiment of the invention is shown in more detail in the drawing.

Darin ist mit 1 ein Laufzeitspeicher bezeichnet, indem die Ziffern, in Tetranden verschlüsselt, hintereinander eingespeichert sind. Mit 4 und 5 sind Schieberegister bezeichnet, während 6 ein allgemein bekanntes Addier-/Subtrahierwerk ist. Das Zusammenwirken dieser Bauteile soll nachfolgend an Hand einzelner Operationen beschrieben werden.1 denotes a run-time memory in which the digits, are encrypted in tetrands and stored one after the other. With 4 and 5 are Shift register denotes, while 6 is a well-known adding / subtracting mechanism is. The interaction of these components is described below on the basis of individual operations to be discribed.

In der Ruhestellung sind die Schalter 13 und 18, die zweckmäßigerweise als elektronische Schalter ausgebildet sind, geschlossen, so daß der Informationsfluß aus dem Laufzeitspeicher 1 in dessen Ausgang 3 und über den Schalter 13 in den Eingang 7 des Schieberegisters 4 gelangt und nach erfolgtem Durchlauf über den Schalter 1@ und den Eingang 2 in dem Laufzeitspeicher 1 zurückkohrt. Das Schieberegister 4 umfaßt, ebenso wie das Schieberegister 5, soviele Stellen, daß die Bits jeweils einer Zifferntrade aufgenommen werden können. Jede Stelle der im Schieberegister $ nacheinander eingeschobenen Tetraden kann über Ausgänge 26 bis 29 einem Anzeige- oder Ausgabegerät, z. B. einen Druckwerk, zugeführt werden.In the rest position, the switches 13 and 18, which are expediently are designed as electronic switches, closed, so that the flow of information from the transit time memory 1 in its output 3 and via the switch 13 in the input 7 of the shift register 4 arrives and after it has passed through the switch 1 @ and the input 2 in the transit time memory 1 returns. The shift register 4, like the shift register 5, comprises so many positions that the bits each a digit trade can be included. Every digit in the shift register $ successively inserted tetrads can be displayed via outputs 26 to 29 or output device, e.g. B. a printing unit, are supplied.

Soll der Inhalt des Laufzeitspeichers verschoben werden, so wird an der gewünschten Stelle de Schalter 3 geöffnet, während zugleich Schalter 15 und 19 geschlossen werden. Der Informationsfluß durchläuft nun Schieberegister 5 und Schieberegister 4 und erfährt somit eine Verzögerung, bevor er wieder im Laufzeitspeicher 1 anlangt. Nach vollbrachter Verschiebung werden Schalter 14 und 19 geöffnet, Schalter 13 wird wieder geschlossen. Der Ausgangskreislauf ist somit wieder hergestellt.If the content of the runtime memory is to be moved, an the desired point de switch 3 open, while at the same time switch 15 and 19 to be closed. The flow of information now passes through shift registers 5 and Shift register 4 and thus experiences a delay before it is returned to the transit time memory 1 arrives. After the shift has been completed, switches 14 and 19 are opened, switches 13 will closed again. The starting cycle is thus again manufactured.

Soll der Inhalt des Laufzeitspeichers 1 hingegen in der anderen Richtung verschoben werden, so werden bei eintreffen der geplanten Stelle Schalter 13 geöffnet, hingegen Schalter 16 und 21 geschlossen. Die Informationen gelangen nun unter Umgehung der Schieberegister 4, 5 direkt in das Addier-/Subtrahierwerk 6, werden dort zu Null addiert und somit unverändert und ohne Verzögerung in den Laufzeitspeicher 1 zurückgegeben.If, however, the content of the runtime memory 1 should be in the other direction are moved, switches 13 are opened when the planned position arrives, however, switches 16 and 21 are closed. The information is now bypassed the shift register 4, 5 directly into the adding / subtracting unit 6, are there too Zero added and therefore unchanged and without delay in the runtime memory 1 returned.

Auf die gleiche Weise können auch zwei Speicherinhalte vertauscht werden. Dazu wird in der zuvor beschriebenen Weise der eine Speicherinhalt über Schalter 14 und 19 durch beide Schieberegister 4, 5 geleitet und verzögert, während gleichzeitig der zweite Speicherinhalt über Schalter 16 und 21 unter Umgehung der Schieberegister 4, 5 direkt in das Addier-/ Subtrahierwerk 6 und den Laufzeitspeicher 1 gelangt. Dadurch wird ein Verschieben des einen Speicherinhaltes nach forn und des anderen Speicherinhaltes nach hinten erreicht, so daß die gewünschte Vertauschung erfolgt.Two memory contents can be swapped in the same way will. For this purpose, one of the memory contents is transferred in the manner described above Switches 14 and 19 passed through both shift registers 4, 5 and delayed while at the same time the second memory content via switches 16 and 21, bypassing the Shift register 4, 5 directly into the adding / subtracting unit 6 and the transit time memory 1 reached. This means that one of the memory contents will be moved to forn and of the other memory contents reached backwards, so that the desired exchange he follows.

Die Bereitstellung der Ziffern zur Addition oder Subtraktion, entsprechend zur Multiplikation, die durch eine wiederholte Addition erfolgt, und zur Division, die durch wiederholte Subtraktion erfolgt, geschieht auf folgende Weise: Die erste zweier miteinander zu verarbeitender Informationen gelangt auß den Laufzeitspeicher 1 über den geschlossenen Schalter 14 in das Schieberegister 5. Gleichzeitig kann sie auf Wunsch über den ebenfalls geschlossenen Schalter 13, das Schieberegister 4 und den Schalter 18 zur Werterhaltung in den Laufzeitspeicher 1 zurückgeführt werden. Die Information erfährt durch das Einspeichern in das Schieberegister 5 eine Verzögerung, so daß die Weiterleitung über den geschlossenen Schalter 17 an des Addier-/Subtrahierwerk 6 die zweite der zu verarbeitenden Informationen aus dem Laufzeitspeicher 1 auf direktem Wege über den geschlossenen Schalter 16 gleichseitig am Addier-/Subtrahierwerk 6 anlangt. Nach erfolgter Verarbeitung, entsprechend dem vom Programm über den Eingang 32 kommenden Befehl also Addition oder Subtraktion, gelangt. das Ergebnis über den geschlossenen Schalter 20 zurück in das Schieberegister 5. Diese erneute Einspeichern ist notwendig, um im Falle einer Pseudotstrade die erforderliche Korrekturziffer hinzuaddieren zu könen. Diese Korrekturziffer wird gegebenenfalls über die Eingänge 30, 31 in das Schieberegister 4 eingegeben und den geschlossenen Schalter 15 wiederum an das Addier-/Subtrahierwerk 6 weitergeleitet. Es erfolgt die zweite Addition, die, Addition der Korrekturziffer (im Falle der Kodierung in Tetraden eine 6) zu dem aus dem Schieberegister 5 erneut an das Addier-/ Subtrahierwerk 6 gegebenen Zwischenergebnis. Nun erst ist das endgültige Ergebnis vorbenden und wird über den geschlossenen Schalter 21 in den Laufzeitspeicher 1 zurückgespeichert. Die Summe der beiden Informationen steht dann anstelle der zweiten ausgelssenen Information im Laufzeitspeicher 1 und kann in der Folge während eines Durchlaufes durch das Schieberegister 4 jederzeit über die Ausgänge 26 bis 29 zur Anzeige oder zur Ausgabe abgerufen werden.The provision of the digits for addition or subtraction, accordingly for multiplication, which is done by repeated addition, and for division, which is done by repeated subtraction is done in the following way: The first Two pieces of information to be processed together get out of the runtime memory 1 into the shift register 5 via the closed switch 14 on request via the switch 13, which is also closed, the shift register 4 and the switch 18 for value retention in the runtime memory 1 can be returned. The information is learned from being stored in the shift register 5 a delay so that the forwarding via the closed switch 17 at the adding / subtracting unit 6 the second of the information to be processed the transit time memory 1 in a direct way via the closed switch 16 at the same time arrives at the adding / subtracting unit 6. After processing, according to the Command coming from the program via input 32, i.e. addition or subtraction, got. the result via the closed switch 20 back into the shift register 5. This re-storing is necessary in the event of a pseudotrading to be able to add the required correction number. This correction figure becomes optionally entered into the shift register 4 via the inputs 30, 31 and the closed switch 15 is in turn forwarded to the adding / subtracting unit 6. The second addition takes place, the addition of the correction number (in the case of the Coding in tetrads a 6) to which from the shift register 5 again to the adding / Subtracter 6 given intermediate result. Only now is the final result vorbenden and is via the closed switch 21 in the transit time memory 1 restored. The sum of the two pieces of information is then used instead of the second read out information in the runtime memory 1 and can subsequently during a Pass through the shift register 4 at any time via the outputs 26 to 29 for Display or retrieved for output.

Neue Informationen, die von einer Tastatur oder einem anderen Gerät in das Rechenwerk eingegeben werden sollen, werden mittels der Eingänge 22 bis 25 dem Schieberegister 5 zugeführt. Von hier aus können sie durch das Addier-/Subtrahierwerk in den Laufzeitspeicher eingeschoben werden.New information received from a keyboard or other device are to be entered into the arithmetic unit, are entered using inputs 22 to 25 the shift register 5 is supplied. From here you can go through the adding / subtracting unit be inserted into the runtime memory.

Claims

1. Circuit arrangement for an arithmetic unit of an electronic calculating machine for processing serially inputted information with a containing the information Memory, shift registers and an adding / subtracting unit, d u r c h g e k e n n -z e i c h n e t that a transit time memory (1) is provided as a memory is, between its input and output (2 3) two shift registers (4, 5) and the Addier-f subtracter (6) are arranged.

2. Circuit arrangement according to claim 1, d a d u r c h g e k e n n z e i c h n e t that switchable connections between the input (7) the first Shift register (4) and the outputs (3, 8) of the transit time memory (1) and the second shift register (5), between the input of the second shift register (5) and the outputs (3, 10) of the transit time memory (1) and the adding / subtracting unit (6), between the input (11) of the adding / subtracting unit (6) and the outputs (3, 12, 8) of the transit time memory (1), the first and the second shift register (4, 5) and between the input (2) of the runtime memory (1) and the outputs (12, 10) of the first shift register (4) and the adding / subtracting unit (6) are.

3. Circuit arrangement according to claim 2, d a d u r c h g e k e n n notices that switches (13 to 21) are provided, with the help of which the Shift register (4, 5) and the adding / subtracting unit (6) into the information flow can be switched on.

4. Circuit arrangement according to claim 1 or 3, d a d'u r c h g e k Note that the shift registers (4, 5) with so many places (A, B, C, D or E, F, G, H) are equipped with a coded digit inserted can be.

5. Circuit arrangement according to claim 4, d a d u r 0 h g e k e n n indicates that one of the shift registers (4) is in each position (A, B, C, D) with an output (26-29) leading to display or output and the second shift register (5) in each position (E, F, G, H) with an input coming from an input device (22-25) is provided.

6. Circuit arrangement according to one of claims 1 to 5.

d u r c h e k e n n n z e i c h n e t that one of the shift registers (4) with additional. Inputs (30, 31) for entering a correction drawer is provided.

L e r s e i t e