DE19619467A1 - Power MOSFET overvoltage protection circuit - Google Patents
Power MOSFET overvoltage protection circuitInfo
- Publication number
- DE19619467A1 DE19619467A1 DE1996119467 DE19619467A DE19619467A1 DE 19619467 A1 DE19619467 A1 DE 19619467A1 DE 1996119467 DE1996119467 DE 1996119467 DE 19619467 A DE19619467 A DE 19619467A DE 19619467 A1 DE19619467 A1 DE 19619467A1
- Authority
- DE
- Germany
- Prior art keywords
- power mosfet
- bipolar transistor
- circuit arrangement
- connection
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 abstract 2
- 230000009993 protective function Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft eine Schaltungsanordnung zum Schutz eines Leistungs-MOSFET.The present invention relates to a circuit arrangement to protect a power MOSFET.
Schutzschaltungsanordnung für Leistungs-MOSFETs gegen Über spannung sind seit langem bekannt und z. B. im Siemens Daten buch Smart SIPMOS 93/94 auf Seite 2-7, Bild 4 dargestellt.Protection circuitry for power MOSFETs against over voltage have long been known and z. For example, in the Siemens data book Smart SIPMOS 93/94 on page 2-7, Figure 4.
Die Überspannungsschutzschaltungsanordnung besteht hier aus der Zehnerdiode ZD2 und der Diode D1. Eine derartige Beschal tung des MOSFET bietet zwar eine gute Schutzfunktion gegen Überspannung, sie hat jedoch den Nachteil, daß sie relativ hochohmig ist.The overvoltage protection circuit arrangement consists of here the Zener diode ZD2 and the diode D1. Such scarf device of the MOSFET offers a good protective function against Overvoltage, however, has the disadvantage that it is relative is high impedance.
Aufgabe der vorliegenden Erfindung ist es, eine niederohmige und integrierbare Lösung für einen Leistungs-MOSFET anzuge ben.The object of the present invention is a low-resistance and integrable solution for a power MOSFET ben.
Diese Aufgabe wird durch den kennzeichnenden Teil des An spruchs 1 gelöst. Weiterbildungen sind Kennzeichen der Un teransprüche.This task is performed by the characteristic part of the To spell 1 solved. Further training is a hallmark of the Un claims.
Die vorliegende Erfindung hat den Vorteil, daß durch Verwen dung eines Bipolartransistors eine niederohmige Schutzfunkti on gewährleistet werden kann. Zum anderen bietet die erfin dungsgemäße Anordnung, daß eine Realisierung in selbstisolie render Technologie möglich wird, so daß die gesamte Anordnung auf einfache Weise in einem vertikalen Leistungs-MOSFET inte griert werden kann.The present invention has the advantage that by use a bipolar transistor a low-resistance protective function can be guaranteed. On the other hand, the erfin arrangement according to the invention that a realization in self-isolation render technology becomes possible, so the whole arrangement in a simple manner in a vertical power MOSFET inte can be grated.
Die Einsatzspannung des Bipolartransistors, welcher zwischen Gate und Drainanschluß des MOSFET geschaltet ist, kann vor teilhafterweise durch eine Reihenschaltung von 11 1 Zeh nerdioden eingestellt werden. The threshold voltage of the bipolar transistor, which between Gate and drain connection of the MOSFET can be switched before partly by a series connection of 11 1 toe ner diodes can be set.
Zusätzlich kann ein Kollektor-Emitterdurchbruch des Bipolar transistors mittels eines Widerstandes und einer parallelge schalteten Zehnerdiode zwischen Basis des Bipolartransistors und Sourceanschluß des MOSFET sicher verhindert werden.In addition, a collector-emitter breakdown of the bipolar transistor by means of a resistor and a parallelge switched tens diode between the base of the bipolar transistor and source connection of the MOSFET can be reliably prevented.
Die Erfindung wird anhand von zwei Figuren nachfolgend näher beschrieben, es zeigenThe invention is explained in more detail below with the aid of two figures described, show it
Fig. 1 ein Schaltbild der erfindungsgemäßen Anordnung, und Fig. 1 is a circuit diagram of the arrangement according to the invention, and
Fig. 2 eine Ausführungsform in selbstisolierender Technolo gie. Fig. 2 shows an embodiment in self-isolating technology.
In Fig. 1 ist mit 1 ein Leistungs-MOSFET gekennzeichnet, welcher einen Drainanschluß D einen Sourceanschluß S und ei nen Gateanschluß G aufweist. Der Drainanschluß D ist mit ei ner Anschlußklemme 2 verbunden. Der Sourceanschluß S ist über eine Last 3 mit Masse verschaltet. Der Gateanschluß G ist über einen Steuerwiderstand 9 mit einer Steuereingangsklemme 10 verbunden. Die Schutzschaltungsanordnung weist einen npn-Bipolartransistor 6 auf, dessen Emitter mit dem Gateanschluß G und dessen Kollektor mit der Anschlußklemme 2 verbunden ist. Der Basisanschluß ist über eine Reihenschaltung einer Vielzahl von Zehnerdioden, von denen lediglich zwei nämlich 4 und 5 dargestellt sind, in Flußrichtung mit dem Kollektoran schluß des Bipolartransistors 6 verschaltet. Zwischen dem Ba sisanschluß des Bipolartransistors 6 und dem Sourceanschluß S des MOSFET 1 befindet sich eine Parallelschaltung aus einem Widerstand 8 und einer Zehnerdiode 7 in Sperrichtung.In Fig. 1, 1 denotes a power MOSFET which has a drain terminal D, a source terminal S and a gate terminal G. The drain terminal D is connected to a terminal 2 . The source connection S is connected to ground via a load 3 . The gate terminal G is connected to a control input terminal 10 via a control resistor 9 . The protective circuit arrangement has an npn bipolar transistor 6 , the emitter of which is connected to the gate connection G and the collector of which is connected to the connection terminal 2 . The base connection is connected in series with a plurality of tens diodes, of which only two namely 4 and 5 are shown, connected in the flow direction to the collector of the bipolar transistor 6 . Between the base connection of the bipolar transistor 6 and the source connection S of the MOSFET 1 there is a parallel connection of a resistor 8 and a tens diode 7 in the reverse direction.
Die eigentliche Schutzfunktion wird durch den Transistor 6 ausgeübt. Im eingeschalteten Zustand des Leistungs-MOSFET 1 kann die Gatespannung am Gateanschluß G über der an der Klem me 2 anliegenden Batteriespannung Vbb liegen, wie dies auch im Normalfall erwünscht ist. Steigt jedoch die Batteriespan nung Vbb an der Klemme 2 im abgeschalteten Zustand des MOSFET 1 über die Zehnerspannung der Reihenschaltung der Zehnerdi oden 4 . . . 5 an, wird durch den dann aktivierten Transistor 6 die Gatespannung des Leistungs-MOSFET 1 angehoben. Auf diese Weise tritt die gewünschte Schutzwirkung ein. Die Einsatz spannung des Schutztransistors 6 kann durch die Anzahl der in Reihe geschalteten Zehnerdioden 4 . . . 5 ausgebildet werden. Diese Anzahl kann n 1 sein. Der Widerstand 8 ist im Nor malbetrieb nicht aktiv und somit ohne Wirkung. Jedoch bieten der Widerstand 8 und die Zehnerdiode 7 im Basiskreis des Schutztransistors 6 eine Schutzfunktion für diesen Transistor 6, in dem sie den UCE-Durchbruch verhindern.The actual protective function is performed by transistor 6 . In the switched-on state of the power MOSFET 1 , the gate voltage at the gate connection G can be above the battery voltage V bb present at the terminal 2 , as is also desirable in the normal case. However, the battery voltage V bb at terminal 2 increases when the MOSFET 1 is switched off via the tens voltage of the series connection of the tens diodes 4 . . . 5 on, the gate voltage of the power MOSFET 1 is raised by the then activated transistor 6 . In this way, the desired protective effect occurs. The use voltage of the protective transistor 6 can by the number of series diodes 4 . . . 5 are trained. This number can be n 1. The resistor 8 is not active in normal operation and thus has no effect. However, the resistor 8 and the zener diode 7 offer a protective function for this transistor 6, in which they prevent the UCE breakthrough in the base circuit of the protection transistor. 6
In Fig. 2 ist eine mögliche Ausführungsform in Selbstisola tions-Technologie, dargestellt. Auf einem n⁺-Substrat 11, wel ches mit der Versorgungsspannungsklemme 2 verbunden ist, ist eine n⁻-Epitaxieschicht aufgebracht, innerhalb der sich die Elemente 4, 5, 6, 7, 8 gemäß Fig. 1 befinden. Der Transistor 6 ist durch eine in die n⁻-Schicht 12 eingebrachte p-Wanne 18 und eine darin eingebettete n⁺-Wanne 19 realisiert. Dabei bildet die Wanne 18 die Basis, die Wanne 19 den Emitter und durch eine davon entfernte ebenfalls in die n⁻-Schicht 12 eingebrachte n⁺-dotierte Wanne 13 wird der Kollektor gebil det. Zwischen dem Kollektor 13 und der übrigen Struktur 18, 19 des Transistors 6 sind die Zehnerdioden 4 . . . 5 angeord net. Diese sind durch p⁺-dotierte Wannen 14 bzw. 16 und je weils darin eingebetteten n⁺-dotierten Wannen 15 realisiert. Die Schutzstruktur für den Bipolartransistor 6 bestehend aus dem Widerstand 8 und der Zehnerdiode 7 ist ebenfalls in Fig. 2 dargestellt. Die Zehnerdiode 7 wird durch eine p-dotierte Wanne 20, innerhalb der eine n⁺-dotierte Wanne 21 eingebracht ist, realisiert. Der Widerstand 8 wird durch eine p-dotierte Wanne 22 realisiert und durch entsprechend voneinander ent fernte Kontakte ausgebildet. Der Widerstand wird somit als depletion-FET ausgeführt.In Fig. 2, a possible embodiment in self-isolation technology is shown. On an n⁺ substrate 11 , which is connected to the supply voltage terminal 2 , an n⁻ epitaxial layer is applied, within which the elements 4 , 5 , 6 , 7 , 8 according to FIG. 1 are located. The transistor 6 is realized by a p-well 18 introduced into the n-layer 12 and an n-well 19 embedded therein. The trough 18 forms the base, the trough 19 forms the emitter, and the collector is formed by a n⁺-doped trough 13 which is also introduced into the n⁻ layer 12 . The tens diodes 4 are located between the collector 13 and the remaining structure 18 , 19 of the transistor 6 . . . 5 arranged. These are realized by p⁺-doped tubs 14 and 16 and each n⁺-doped tubs 15 embedded therein. The protective structure for the bipolar transistor 6 consisting of the resistor 8 and the tens diode 7 is also shown in FIG. 2. The Zener diode 7 is realized by a p-doped well 20 , within which an n⁺-doped well 21 is introduced. The resistor 8 is realized by a p-doped trough 22 and formed by correspondingly distant contacts. The resistance is thus implemented as a depletion FET.
Die schaltungstechnische Verbindung zwischen den einzelnen Bauelementen ist in Fig. 2 ebenfalls dargestellt und wird durch entsprechende Metallisierungsschichten realisiert. So ist die Wanne 13 mit der Wanne 15 verbunden, die Wanne 14 wird mit der Wanne 17 verschaltet. Desweiteren besteht eine Verbindung zwischen der Wanne 16, der Wanne 18 und der Wanne 21 und 22. Der Gateanschluß ist mit der Wanne 19 verschaltet und der Sourceanschluß mit der Wanne 22.The circuitry connection between the individual components is also shown in Fig. 2 and is realized by appropriate metallization layers. So the tub 13 is connected to the tub 15 , the tub 14 is connected to the tub 17 . Furthermore, there is a connection between the tub 16 , the tub 18 and the tub 21 and 22nd The gate connection is connected to the tub 19 and the source connection to the tub 22 .
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1996119467 DE19619467C2 (en) | 1996-05-14 | 1996-05-14 | Circuit arrangement for protecting a power MOSFET |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1996119467 DE19619467C2 (en) | 1996-05-14 | 1996-05-14 | Circuit arrangement for protecting a power MOSFET |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19619467A1 true DE19619467A1 (en) | 1997-11-20 |
| DE19619467C2 DE19619467C2 (en) | 2000-12-21 |
Family
ID=7794316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1996119467 Expired - Lifetime DE19619467C2 (en) | 1996-05-14 | 1996-05-14 | Circuit arrangement for protecting a power MOSFET |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19619467C2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2018211234B2 (en) * | 2017-07-31 | 2023-11-23 | Res, Giuliano Mr | An Alternator Surge Clipping Device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10117356B4 (en) * | 2001-04-07 | 2006-09-07 | Robert Bosch Gmbh | circuitry |
| DE102018211872B4 (en) | 2018-07-17 | 2020-02-06 | HELLA GmbH & Co. KGaA | Circuit device and method for operating a circuit device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3821065C2 (en) * | 1987-06-22 | 1990-04-19 | Nissan Motor Co., Ltd., Yokohama, Kanagawa, Jp |
-
1996
- 1996-05-14 DE DE1996119467 patent/DE19619467C2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3821065C2 (en) * | 1987-06-22 | 1990-04-19 | Nissan Motor Co., Ltd., Yokohama, Kanagawa, Jp |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2018211234B2 (en) * | 2017-07-31 | 2023-11-23 | Res, Giuliano Mr | An Alternator Surge Clipping Device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19619467C2 (en) | 2000-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102017112963B4 (en) | Circuits, devices and processes for protection against transient voltages | |
| EP1019964B1 (en) | Integrated circuit with semiconductor comprising a structure for protection against electrostatic discharges | |
| EP0905780B1 (en) | Integrated circuit with a protection structure against electrostatic discharge | |
| DE602004009986T2 (en) | Efficient protective structure against electrostatic reverse discharge between two contact surfaces | |
| WO2005078798A2 (en) | Circuit arrangement and method for protecting an integrated semiconductor circuit | |
| EP0591476B1 (en) | Monolithically integrated circuit | |
| DE2554296A1 (en) | INTEGRATED CIRCUIT WITH COMPLEMENTARY FIELD EFFECT TRANSISTORS | |
| WO2000063972A1 (en) | Semiconductor component | |
| DE4123021A1 (en) | MOS SEMICONDUCTOR COMPONENT WITH AN OVERVOLTAGE PROTECTION ELEMENT | |
| DE3628857A1 (en) | SEMICONDUCTOR DEVICE | |
| EP0401410B1 (en) | Circuit arrangement for protecting electronic circuits against overvoltages | |
| DE10228337A1 (en) | Semiconductor device with an ESD protection device | |
| DE10223950B4 (en) | MOS power transistor | |
| DE2030423A1 (en) | Integrated metal oxide semiconductor circuit with a protective circuit against voltage surges c | |
| DE4334515C1 (en) | Polarity reversal protection for integrated electronic circuits in CMOS technology | |
| DE68924050T2 (en) | Protection arrangement for integrated power circuits against load overvoltages. | |
| DE19619467C2 (en) | Circuit arrangement for protecting a power MOSFET | |
| EP0017980B1 (en) | Thyristor controlled by a field-effect transistor | |
| EP1128442A2 (en) | Lateral thyristor structure for protection against electrostatic discharge | |
| EP1127377A1 (en) | Esd protective transistor | |
| EP1135806A1 (en) | Controllable semiconductor element with a gate series resistor | |
| EP0508975A1 (en) | Protection circuit for integrated circuits CMOS/BICMOS and method of producing such a protection circuit | |
| EP1076362A2 (en) | Semiconductor circuit | |
| EP1285483A1 (en) | Semiconductor component | |
| WO1996001501A1 (en) | Lateral semiconductor structure designed to produce a temperature-compensated voltage limitation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE Effective date: 20111107 |
|
| R071 | Expiry of right |