DE10223950B4 - MOS power transistor - Google Patents

MOS power transistor Download PDF

Info

Publication number
DE10223950B4
DE10223950B4 DE10223950A DE10223950A DE10223950B4 DE 10223950 B4 DE10223950 B4 DE 10223950B4 DE 10223950 A DE10223950 A DE 10223950A DE 10223950 A DE10223950 A DE 10223950A DE 10223950 B4 DE10223950 B4 DE 10223950B4
Authority
DE
Germany
Prior art keywords
power transistor
transistor
dmos
voltage
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10223950A
Other languages
German (de)
Other versions
DE10223950A1 (en
Inventor
Hubert Rothleitner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10223950A priority Critical patent/DE10223950B4/en
Priority to US10/447,649 priority patent/US6878996B2/en
Publication of DE10223950A1 publication Critical patent/DE10223950A1/en
Application granted granted Critical
Publication of DE10223950B4 publication Critical patent/DE10223950B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect

Abstract

Integrierter MOS-Leistungstransistor (1; 2; 2A), bei dem in einem n-leitenden Halbleitergebiet (11), welches in einem p-leitenden Substratbereich (10) angeordnet ist, wenigstens eine Sourceelektrodenzone (S) eines ersten Leitungstyps, wenigstens eine Drainelektrodenzone (D) des ersten Leitungstyps, wenigstens eine Gateelektrode (G) mit einem Kanalbereich eines zweiten Leitungstyps und wenigstens ein hoch dotierter Bulkknoten (B) des zweiten Leitungstyps in lateraler Richtung so gebildet sind, dass jede Gateelektrode (G) zwischen je einer Sourceelektrodenzone (S) und einer benachbarten Drainelektrodenzone (D) bzw. einem benachbarten Bulkknoten (B) liegt, wobei jeder Bulkknoten (B) getrennt von der oder den Sourceelektrodenzone(n) (S) angeordnet ist.integrated MOS power transistor (1; 2; 2A), in which in an n-type Semiconductor region (11), which in a p-type substrate region (10) is arranged, at least one source electrode zone (S) of a first conductivity type, at least one drain electrode region (D) of first conductivity type, at least one gate electrode (G) having a Channel region of a second conductivity type and at least one high doped bulk node (B) of the second conductivity type in the lateral direction are formed so that each gate electrode (G) between each one Source electrode zone (S) and an adjacent drain electrode zone (D) or an adjacent bulk node (B), each bulk node (B) separated from the source electrode region (s) (S) is.

Figure 00000001
Figure 00000001

Description

Die Erfindung befasst sich allgemein mit MOS-Leistungstransistoren und insbesondere mit einem PMOS-Leistungstransistor, der besonders zur Verwendung als High-Side-Schalter in der Fahrzeugelektronik geeignet ist und mit einem N-DMOS-Leistungstransistor, der besonders zur Verwendung als Low-Side-Schalter in der Fahrzeugelektronik geeignet ist.The This invention relates generally to MOS power transistors and especially with a PMOS power transistor, which is particularly suitable for use is suitable as a high-side switch in vehicle electronics and with an N-DMOS power transistor, which is especially for use as a low-side switch is suitable in vehicle electronics.

In der Fahrzeugelektronik ist es erforderlich, periphere High-Side-Treiberausgangsleitungen elektronischer Steuereinheiten (ECUs) gegenüber äußeren Störungen zu schützen. Eine Art dieses Schutzes besteht darin, den High-Side-Schalter vor hohen Rückströmen zu schützen, die von einem Ausgangsknoten einer Leitung zu einem Versorgungsspannungsknoten fließen können. Diese (unerwünschte) Betriebsart kann auftreten, wenn die Ausgangstreiberleitung zu einer positiven Spannungsquelle (z.B. 40 V) hin kurzgeschlossen wird und gleichzeitig keine Speisung am High-Side-Treiber liegt. Eine derartige Situation ist in der beiliegenden 9 schematisch dargestellt. 9 zeigt in vereinfachter Darstellung eine Versorgungsspannungsquelle 100, zum Beispiel eine Batterie, und einen Gleichrichterabschnitt, der aus einem Gleichrichterelement 101 und einem Speicherkondensator 102 besteht und eine High-Side-Schalt- oder -Regeleinrichtung 103 speist. Bei normalen Betriebsbedingungen wird die High-Side-Schalt- oder -Regeleinrichtung 103 von der positiven Spannungsquelle 100 versorgt, die parallel zum Speicherkondensator 102 liegt. Kommt es nun auf der Ausgangstreiberleitung des High-Side-Transistors zu einem Kurzschluss zur Versorgungsspannung der Spannungsquelle 100, so fließt ein Rückstrom Irück, durch eine Last 104, die High-Side-Schalt- oder -Regeleinrichtung 103 und den Speicherkondensator 102 zur Erde hin ab. Dies ist der Fall, wenn zum Beispiel eine elektronische Steuereinheit (ECU) in einer typischen Anwendung im Fahrzeug nicht mit Spannung versorgt wird (Schalter s in 9 ist geöffnet). Unter dem Gesichtspunkt einer Fehlermöglichkeiten-Einflussanalyse (FMEA) kann sich ein Kurzschluss zur positiven Versorgungsspannung (zum Beispiel zur Batteriespannung oder einer externen Spannungsquelle mit hoher Spannung) einstellen.In vehicle electronics, it is necessary to protect peripheral high-side driver output lines of electronic control units (ECUs) from external disturbances. One type of protection is to protect the high-side switch from high reverse currents that can flow from an output node of a line to a supply voltage node. This (unwanted) mode may occur when the output driver line is shorted to a positive voltage source (eg, 40V) and there is no power on the high side driver at the same time. Such a situation is in the attached 9 shown schematically. 9 shows a simplified representation of a supply voltage source 100 , For example, a battery, and a rectifier section, which consists of a rectifier element 101 and a storage capacitor 102 exists and a high-side switching or -regeleinrichtung 103 fed. In normal operating conditions, the high-side switching or -regeleinrichtung 103 from the positive voltage source 100 supplied, which are parallel to the storage capacitor 102 lies. Is it now on the output drive line of the high-side transistor to a short circuit to the supply voltage of the voltage source 100 , so a return current I back , flows through a load 104 , the high-side switching or regulating device 103 and the storage capacitor 102 towards the earth. This is the case when, for example, an electronic control unit (ECU) is not powered in a typical application in the vehicle (switch s in FIG 9 it is open). From the point of view of a failure mode influence analysis (FMEA), a short circuit to the positive supply voltage (for example to the battery voltage or an external voltage source with high voltage) may occur.

Derzeit erhältliche High-Side-Schalter für eine derartige High-Side-Schalt- oder -Regeleinrichtung 103 können dieses Problem nicht lösen: Heutige High-Side-Schalter sind in Junction- oder "Self Isolation"-Technologie in diskreten oder integrierten Schalteinrichtungen realisiert. Mehrere Schaltertypen stehen zur Verfügung, von denen die meisten die erwähnten Nachteile bei der oben beschriebenen Anwendung im Fahrzeug haben. Im schlimmsten Fall kann ein Rückstrom von der Ausgangsleitung über die High-Side-Schalt- oder -Regeleinrichtung zu einem entladenen Speicherkondensator fließen und die Last (ECU) aktivieren.Currently available high-side switches for such a high-side switching or -regeleinrichtung 103 can not solve this problem: Today's high-side switches are realized in junction or "self-isolation" technology in discrete or integrated switching devices. Several types of switches are available, most of which have the disadvantages mentioned in the vehicle application described above. In the worst case, a return current may flow from the output line via the high-side switch or regulator to a discharged storage capacitor and activate the load (ECU).

Typische, heutzutage zur Verfügung stehende High-Side-Schalter haben folgende nachteilige Eigenschaften:

  • – N-DMOS-Schalter lassen einen Rückstrom durch eine parasitäre Diode vom Bulkknoten zur Drainelektrodenzone fließen;
  • – ähnliches gilt für PMOS-Leistungsschalter, bei denen eine parasitäre Diode von der Drainelektrodenzone zum Bulkknoten einen Rückstrom unter den geschilderten Bedingungen gestattet;
  • – als High-Side-Schalter eingesetzte NPN-Transistoren haben den Nachteil, dass die Emitter-Basis-Diode lediglich einer Sperrspannung unter 10 V standhält. Diese Spannung ist sehr niedrig, um der oben beschriebenen Anforderung der Sperrung des Rückstroms zu genügen. Zusätzlich hat ein NPN-Leistungstransistor eine hohe Verlustleistung, da sein Basisstrom (Ib = Ic/beta) von einer Treiberstufe zugeführt werden muss.
Typical high-side switches available today have the following disadvantageous features:
  • N-DMOS switches allow a back current to flow through a parasitic diode from the bulk node to the drain electrode zone;
  • - The same applies to PMOS circuit breakers, in which a parasitic diode from the drain electrode zone to the bulk node allows a return current under the conditions described;
  • - Used as a high-side switch NPN transistors have the disadvantage that the emitter-base diode withstands only a reverse voltage below 10V. This voltage is very low to meet the backflow blocking requirement described above. In addition, an NPN power transistor has a high power dissipation since its base current (Ib = Ic / beta) must be supplied from a driver stage.

Ein als High-Side-Schalter eingesetzter PNP-Transistor kann die gestellten Anforderungen erfüllen und damit den Rückstrom blockieren. Man muss jedoch in Betracht ziehen, dass die Treiberleistung von PNP Transistoren in gemischten Bipolar-CMOS-Technologien sehr schwach ist und dass ein hoher Basisstrom von einer Treiberstufe erzeugt werden muss. Deshalb gibt es nur wenige praktische Anwendungen von PNP-Transistoren in derartigen High-Side-Stufen.One The PNP transistor used as a high-side switch can be used meet requirements and thus the return current To block. One must, however, consider that the driver performance of PNP transistors in mixed bipolar CMOS technologies is very weak and a high base current is generated by a driver stage got to. Therefore, there are few practical applications of PNP transistors in such high-side stages.

Die beiliegende 10 zeigt eine in bislang realisierten Fahrzeug-High-Side-Schalt- oder -Regeleinrichtungen übliche Präventivmaßnahme zur Blockierung des Rückstroms Irück mit einer in Reihe zur Versorgungsspannungsquelle 100 eingeschalteten Schottky-Diode 105. Die erwähnte Maßnahme mit der Schottky-Diode 105 ist für N-MOS-, P-MOS- und NPN-Transistoren in der High-Side-Schalt- oder -Regeleinrichtung 103 verwendbar. Der Nachteil dieser Lösung liegt aber darin, dass an der Schottky-Diode 105 eine Spannung von beispielsweise 0,6 V abfällt.The enclosed 10 shows a conventional hitherto implemented in vehicle high-side switching or control devices preventive measure to block the return current I back with a series to the supply voltage source 100 switched Schottky diode 105 , The mentioned measure with the Schottky diode 105 is for N-MOS, P-MOS and NPN transistors in the high-side switching or regulating device 103 usable. The disadvantage of this solution is that at the Schottky diode 105 a voltage of, for example, 0.6 V drops.

Weiterhin kann in den Versorgungsspannungskreis der High-Side-Schalt- oder -Regeleinrichtung 103 eine Sperrdiode integriert sein, die auch den Rückstrom Irück für NMOS, PMOS und NPN-High-Side-Schalter blockiert. Der Nachteil ist der hohe Widerstand in Durchlassrichtung für den High-Side-Schalter und ein parasitärer PNP-Substratstrom.Furthermore, in the supply voltage circuit of the high-side switching or -regeleinrichtung 103 a blocking diode can be integrated, which also blocks the reverse current I back for NMOS, PMOS and NPN high-side switches. The disadvantage is the high resistance in the forward direction for the high-side switch and a parasitic PNP substrate current.

Weiterhin sind N-DMOS-Transistoren in Reihenschaltung zur Drainelektrode eines NMOS-Schalttransistors in Form einer sogenannten "Back-to-Back"-Lösung vorgeschlagen worden. Der zusätzliche N-DMOS-Transistor wirkt als Sperrdiode gegen Rückstrom und verringert den Spannungsabfall im normalen Einschaltbetrieb. Der Nachteil ist, dass der Flächenbedarf dieser "Back-to-Back"-Lösung viermal so groß ist wie der Flächenbedarf eines einzelnen N-DMOS-Low-Side-Treibers, da der Einschaltwiderstand umgekehrt proportional zu der von dem N-DMOS-Transistor belegten Fläche ist.Furthermore, N-type DMOS transistors have been proposed in series with the drain of an NMOS switching transistor in the form of a so-called back-to-back solution. The additional N-DMOS transistor acts as reverse diode against reverse current and reduces the voltage drop case in normal switch-on mode. The drawback is that the footprint of this "back-to-back" solution is four times as large as the footprint of a single N-DMOS low-side driver because the on-resistance is inversely proportional to that of the N-DMOS transistor occupied area is.

Aus diesem Grunde ist ein High-Side-Schalttransistor gewünscht, der platzsparend integriert werden kann und der den im Fehlerfall, das heißt im Kurzschlussfall auftretenden Rückstrom blockieren kann.Out For this reason, a high-side switching transistor is desired can be integrated to save space and in the event of a fault, the is called can block backflow occurring in the event of a short circuit.

Bei Low-Side-Schaltelementen LS für die Fahrzeugelektronik gibt es ähnliche Probleme, wie sie zuvor erwähnt wurden (siehe 11). Diese Low-Side-Schaltelemente LS werden, um den weiten Anwendungsbereich auszufüllen, in integrierter Siliziumtechnologie hoher Komplexität realisiert. Unter diesen Low-Side-Schaltern finden sich CMOS-Transistorschalter, Bipolartransistoren und Leistungs-DMOS-Transistoren. Die DMOS-Transistoren haben in dem beispielhaft erwähnten Anwendungsfall den Vorteil, dass sie im durchgeschalteten Zustand einen niedrigen Widerstand haben. Gewöhnlich wird die integrierte Siliziumtechnologie auf der Basis der Junction-Isolationstechnologie mit einem p-leitenden Substrat realisiert. Derartige DMOS-Transistoren enthalten jedoch, wie schon erwähnt, parasitäre Elemente.In low-side switching elements LS for vehicle electronics, there are similar problems as previously mentioned (see 11 ). These low-side switching elements LS are realized in integrated silicon technology of high complexity to fill the wide range of applications. Among these low-side switches are CMOS transistor switches, bipolar transistors and power DMOS transistors. The DMOS transistors have the advantage in the exemplary case that they have a low resistance in the switched-through state. Usually, the integrated silicon technology is realized on the basis of the junction isolation technology with a p-type substrate. However, such DMOS transistors contain, as already mentioned, parasitic elements.

In den 7 und 8 ist ein solcher einem nicht veröffentlichten internen Stand der Technik der Anmelderin entsprechender DMOS-Leistungsfeldeffekttransistor jeweils in schematischem Querschnitt und als Ersatzschaltbild zusammen mit bei dem DMOS-Feldeffekttransistor vorhandenen parasitären Elementen dargestellt. Diese sind:

  • – ein parasitärer NPN-Substrattransistor zwischen der als Teil der Drainelektrodenzone dienenden vergrabenen n+-Lage, dem p-Substrat und einer benachbarten n-EPI-Wanne;
  • – ein parasitärer PNP-Substrattransistor (Substrat-PNP1), der zwischen der die Source/Bulkelektrode S/B isolierenden p-Wanne, der n-EPI-Schicht und dem Topabschnitt des Substrats liegt;
  • – ein Substrat-PNP-Transistor (Substrat-PNP2) zwischen er die Source/Bulk-Elektrode S/B isolierenden p-Wanne, dem Topabschnitt der Drainelektrode und dem Topabschnitt des p-Substrats;
  • – eine parallel zum DMOS-Leistungstransistor liegende Bodydiode zwischen der p-Wanne und der n-EPI-Schicht; und
  • – eine Substratdiode zwischen dem p-Substrat und der vergrabenen n+-Lage der Drainelektrode.
In the 7 and 8th Such a DMOS power field effect transistor corresponding to an unpublished internal prior art of the Applicant is shown in schematic cross section and as an equivalent circuit diagram together with parasitic elements present in the DMOS field effect transistor. These are:
  • A parasitic NPN substrate transistor between the buried n + layer serving as part of the drain electrode zone, the p-type substrate and an adjacent n-type EPI well;
  • A parasitic PNP substrate transistor (substrate PNP1) located between the source / bulk electrode S / B insulating p-well, the n-EPI layer and the top portion of the substrate;
  • A substrate PNP transistor (substrate PNP2) between the source / bulk electrode S / B insulating p-well, the top portion of the drain electrode, and the top portion of the p-type substrate;
  • A body diode, parallel to the DMOS power transistor, between the p-well and the n-EPI layer; and
  • A substrate diode between the p-type substrate and the buried n + -layer of the drain electrode.

In 7 ist noch ein weiterer parasitärer PNP-Transistor (Substrat PNP3) zwischen der die S/B-Elektrode isolierenden p-Wanne, der n+-leitenden Buriedlayer-Schicht und dem p-Substrat enthalten.In 7 is still another parasitic PNP transistor (substrate PNP3) between the S / B electrode insulating p-well, the n + -layer buried layer and the p-substrate.

Wenn an einem derartigen DMOS-Leistungstransistor (im Fehlerfall) eine negative Drain-Source-Spannung (z.B. –1 V) anliegt, stellen sich zwei Haupteffekte ein (siehe auch 11):

  • (A) Die Bodydiode wird in Durchlassrichtung vorgespannt, und ein hoher Strom fließt von der Sourceelektrode zur peripheren Leitung (Drainelektrode) und auch durch das p-Substrat durch die parasitären Substrat-PNP-Transistoren.
  • (B) Die Substratdiode wird in Vorwärtsrichtung vorgespannt, und es fließt ein hoher Strom vom p-Substrat zur peripheren Leitung (Drainelektrode) und auch durch den parasitären Substrat-NPN-Transistor von Schaltungselementen in einer benachbarten n-EPI-Wanne. Die Aktivierung des parasitären Substrat-NPN-Transistors kann zu Funktionsstörungen oder zum Ausfall von gemeinsam mit dem DMOS-Transistor integrierten Schaltungsteilen führen.
If a negative drain-source voltage (eg -1 V) is applied to such a DMOS power transistor (in the event of a fault), two main effects occur (see also FIG 11 ):
  • (A) The body diode is forward-biased, and a high current flows from the source electrode to the peripheral line (drain electrode) and also through the p-type substrate through the parasitic substrate PNP transistors.
  • (B) The substrate diode is biased in the forward direction, and a high current flows from the p-type substrate to the peripheral line (drain electrode) and also through the parasitic substrate NPN transistor of circuit elements in an adjacent n-type EPI well. Activation of the parasitic substrate NPN transistor may result in malfunction or failure of circuit parts integrated with the DMOS transistor.

Man hat bislang zur Vermeidung der oben beschriebenen Probleme A und B folgende Maßnahmen ergriffen (11):

  • – Eine externe Schottky-Diode 11a wurde parallel zur Sourceelektrode und Drainelektrode geschaltet, die den Strom durch die integrierte Silizium-DMOS-Transistorstruktur begrenzt hat. Dies führte jedoch dazu, dass durch die Schottky-Diode ein hoher peripherer Rückstrom fließt.
  • – Eine Sperrdiode 11b wurde in Reihe zur Drainelektrode gelegt. Der Nachteil ist der hohe Durchlasswiderstand.
  • – Eine Sperrdiode 11c wurde in Reihe zur Drainelektrode integriert. Auch hier ist der Durchlasswiderstand hoch und außerdem stellt sich ein parasitärer PNP-Substratstrom ein.
  • – Ein zusätzlicher DMOS-Transistor 11d wurde in Reihe zur Drainelektrode in Form einer sogenannten "Back-to-Back"-Struktur integriert. Dieser zusätzliche DMOS-Transistor wirkt als Sperrdiode im Fall einer negativen peripheren Spannung und vermindert den Spannungsabfall beim normalen Einschalten des DMOS-Transistors. Diese Lösung wurde oben bereits in Verbindung mit dem High-Side-DMOS-Schalter erwähnt. Der dort erwähnte Nachteil des erhöhten Flächenbedarfs im Vergleich mit einer Einzel-DMOS-Transistorlösung gilt auch hier.
So far, in order to avoid the problems A and B described above, the following measures have been taken ( 11 ):
  • - An external Schottky diode 11a was connected in parallel with the source and drain electrodes which limited the current through the integrated silicon DMOS transistor structure. However, this has resulted in a high peripheral return current flowing through the Schottky diode.
  • - A blocking diode 11b was placed in series with the drain electrode. The disadvantage is the high on-resistance.
  • - A blocking diode 11c was integrated in series with the drain electrode. Again, the on-resistance is high and, in addition, a parasitic PNP substrate current sets in.
  • - An additional DMOS transistor 11d was integrated in series with the drain electrode in the form of a so-called "back-to-back" structure. This additional DMOS transistor acts as a blocking diode in the case of a negative peripheral voltage and reduces the voltage drop during normal turn-on of the DMOS transistor. This solution has already been mentioned above in connection with the high-side DMOS switch. The mentioned there disadvantage of increased space requirements compared with a single DMOS transistor solution is also valid here.

Nach dem oben Gesagten ist auch ein DMOS-Leistungstransistor für Low-Side-Anwendungen wünschenswert, der durch Eliminierung der parasitären Elemente: "Bodydiode" und "Substratdiode" die im Falle einer negativ gepolten Ausgangsspannung fließenden parasitären Treiberströme vermeiden kann.In view of the above, it is also desirable to have a DMOS power transistor for low-side applications, which eliminates the parasitic drive currents flowing in the event of a negative-polarity output voltage by eliminating the parasitic elements: "body diode" and "substrate diode" that can.

US 6,245,607 B1 beschreibt einen sogenannten "buried channel quasi-unipolar transistor" bei dem der hochdotierte Bulkkontakt des zweiten Leitungstyps getrennt von der Sourceelektrodenzone angeordnet ist (vgl. 3a und die zugehörige Beschreibung in Spalte 3, Zeile 50-64). Diese Anordnung des Bulkkontakts getrennt von der Sourcelektrodenzone ist bei solchen lateralen MOS-Transistoren für Logik- und Kleinsignalanwendungen üblich nicht aber bei MOS-Leistungstransistoren, wie sie zuvor besprochen und in den beiliegenden 7 und 8 erläuter wurden. US 6,245,607 B1 describes a so-called "buried channel quasi-unipolar transistor" in which the highly doped bulk contact of the second conductivity type is arranged separately from the source electrode zone (see. 3a and the related description in column 3, lines 50-64). This arrangement of the bulk contact separate from the source electrode zone is common in such lateral MOS transistors for logic and small signal applications, but not in MOS power transistors as previously discussed and in the appended claims 7 and 8th were explained.

Die Erfindung hat sich somit die Aufgabe gestellt, einen integrierten MOS-Leistungstransistor zu ermöglichen, der einen hohen Rückstrom im Falle der Polaritätsumkehr an seinem Ausgang verursachende parasitäre Elemente vermeiden und dadurch den bislang im Stand der Technik in einem solchen Fehlbetrieb fließenden unerwünschten Rückstrom wirksam blockieren kann. Ferner soll ein derartiger MOS-Leistungstransistor flächensparend integrierbar sein.The Invention has thus set itself the task of an integrated To enable MOS power transistor the one high reverse current in the case of polarity reversal avoid causing parasitic elements at its output and thereby the Previously in the prior art flowing in such a malfunction flowing undesirable Return current effective can block. Furthermore, such a MOS power transistor surface space be integrable.

Die obige Aufgabe wird anspruchsgemäß gelöst. Gemäß einem wesentlichen Aspekt ist ein integrierter MOS-Leistungstransistor angegeben, bei dem in einem n-leitenden Halbleitergebiet, wel ches in einem p-leitenden Substratbereich angeordnet ist, wenigstens eine Sourceelektrodenzone eines ersten Leitungstyps, wenigstens eine Drainelektrodenzone des ersten Leitungstyps, wenigstens eine Gateelektrode mit einem Kanalbereich eines zweiten Leitungstyps und wenigstens ein hoch dotierter Bulkknoten des zweiten Leitungstyps in lateraler Richtung so gebildet sind, dass jede Gateelektrode zwischen je einer Sourceelektrodenzone und einer benachbarten Drainelektrodenzone bzw. einem benachbarten Bulkknoten liegt, wobei jeder Bulkknoten getrennt von der oder den Sourceelektrodenzone(n) angeordnet ist.The The above object is achieved according to the claims. According to one The essential aspect is an integrated MOS power transistor in which, in an n-type semiconductor region, wel ches in a p-type substrate region is arranged, at least one Source electrode zone of a first conductivity type, at least one Drain electrode zone of the first conductivity type, at least one gate electrode with a channel region of a second conductivity type and at least a highly doped bulk node of the second conductivity type in lateral Direction are formed so that each gate electrode between each one Source electrode zone and an adjacent drain electrode zone or an adjacent bulk node, each bulk node is arranged separate from the or the source electrode zone (s).

Ein erfindungswesentlicher Unterschied zu der diskutierten herkömmlichen Lösung, sei es ein High-Side-PMOS-Transistor oder ein Low-Side-N-DMOS-Transistor, ist somit die Trennung des Bulkknotens oder der Bulkelektrode von der Sourceelektrode. Mit diesem erfindungswesentlichen Schritt wird die in den herkömmlichen PMOS-Leistungstransistoren vorhandene parasitäre Diode von der Drainelektrode zum Bulkknoten und bei einem N-DMOS-Leistungstransistor die parasitäre Diode vom Bulkknoten zur Drainelektrode (die Bodydiode) vermieden und dadurch jeglicher Rückstrom unterbunden.One Essential to the invention difference to the discussed conventional Solution, be it a high-side PMOS transistor or a low-side N-DMOS transistor, is thus the separation of the bulk node or the bulk electrode of the source electrode. With this invention essential step is in the conventional PMOS power transistors existing parasitic diode from the drain electrode to the bulk node and in an N-DMOS power transistor, the parasitic diode of Bulk node to the drain electrode (the body diode) avoided and thereby any backflow prevented.

Die erfindungsgemäß vorgeschlagene MOS-Leistungstransistorlösung wird für High-Side-Anwendungen in Form eines PMOS-Leistungstransistors und für Low-Side-Anwendungen als N-DMOS-Leistungstransistor ausgeführt.The According to the invention proposed MOS power transistor solution is for high-side applications in the form of a PMOS power transistor and for Low-side applications as N-DMOS power transistor executed.

Ein PMOS-Leistungstransistor ist bevorzugt als lateraler Hochspannungstransistor mit integriertem Source-Bulk-Schalter realisiert, der eine hohe Durchbruchsfestigkeit gegen Spannungen umgekehrter Polarität hat. Schließlich wird in vorteilhafter Ausführungsform der Source-Bulk-Schalter zusammen mit dem PMOS-Leistungstransistor integriert, und man erreicht dadurch eine platzsparende Lösung.One PMOS power transistor is preferred as a lateral high voltage transistor realized with integrated source-bulk switch, which has a high breakdown resistance against voltages of opposite polarity. Finally will in an advantageous embodiment the source bulk switch together with the PMOS power transistor integrated, thereby achieving a space-saving solution.

Platzsparend lässt sich auch der für die Low-Side-Anwendung konzipierte N-DMOS-Leistungstransistor realisieren, da der zusätzliche Niederspannungs-NMOS-Transistor mit dem N-DMOS-Leistungstransistor integriert werden kann. Auch die Sourcekontakte und Bulkkontakte des vorgeschlagenen N-DMOS-Leistungstransistors lassen sich platzsparend realisieren.space-saving let yourself also the for realize the low-side application designed N-DMOS power transistor, because of the extra Low-voltage NMOS transistor can be integrated with the N-DMOS power transistor can. Also the source contacts and bulk contacts of the proposed N-DMOS power transistor can be realized in a space-saving manner.

Zum besseren Verständnis werden die oben beschriebenen und weitere vorteilhafte Merkmale der Erfindung in Ausführungsbeispielen anhand der Zeichnung näher beschrieben.To the better understanding become the above-described and further advantageous features the invention in embodiments closer to the drawing described.

Die Figuren der Zeichnung zeigen im Einzelnen:The Figures of the drawing show in detail:

1 einen Querschnitt durch ein Ausführungsbeispiel eines erfindungsgemäßen lateralen PMOS-Transistors zusammen mit parasitären Elementen; 1 a cross section through an embodiment of a lateral PMOS transistor according to the invention together with parasitic elements;

2 den in 1 im Querschnitt gezeigte PMOS-Leistungstransistor im Ersatzschaltbild zusammen mit parasitären Elementen; 2 the in 1 cross-section PMOS power transistor in the equivalent circuit diagram together with parasitic elements;

3 im Querschnitt ein erstes Ausführungsbeispiel eines erfindungsgemäßen lateralen N-DMOS-Transistors mit parasitären Elementen und einem extern, d.h. außerhalb der N-DMOS-Transistorstruktur realisierten zusätzlichen Widerstand R; 3 in cross section, a first embodiment of a lateral N-DMOS transistor according to the invention with parasitic elements and an externally, ie outside the N-DMOS transistor structure realized additional resistor R;

4 den in 3 gezeigten N-DMOS-Transistor im Ersatzschaltbild zusammen mit parasitären Elementen; 4 the in 3 shown N-type DMOS transistor in the equivalent circuit diagram together with parasitic elements;

5 einen Querschnitt durch ein alternatives Ausführungsbeispiel eines erfindungsgemäßen lateralen N-DMOS-Transistors mit einem außerhalb der N-DMOS-Transistorstruktur jedoch zusammen mit die ser integrierten zusätzlichen NMOS-Niederspannungstransistor und mit parasitären Elementen; 5 a cross-section through an alternative embodiment of a lateral N-DMOS transistor according to the invention with an outside of the N-DMOS transistor structure, however, together with the ser integrated additional NMOS low-voltage transistor and parasitic elements;

6 die in 5 gezeigte alternative Ausführungsform des N-DMOS-Transistors als Ersatzschaltbild mit den parasitären Elementen; 6 in the 5 shown alternative embodiment of the N-DMOS transistor as an equivalent circuit diagram with the parasitic elements;

7 eine Querschnittsdarstellung der bereits besprochenen, dem internen Stand der Technik der Anmelderin zugeordneten DMOS-Leistungstransistorstruktur mit parasitären Elementen; 7 a cross-sectional view of the already discussed, the internal art of the Applicant associated DMOS power transistor structure with parasitic elements;

8 den in 7 gezeigten DMOS-Leistungstransistor als Ersatzschaltbild mit den parasitären Elementen; 8th the in 7 shown DMOS power transistor as an equivalent circuit diagram with the parasitic elements;

9 das bereits besprochene Blockschaltbild einer High-Side-Schalt- oder -Regelvorrichtung, bei der im Fehlerfall ein hoher Rückstroms auftritt; 9 the already discussed block diagram of a high-side switching or -regelvorrichtung, in which a high reverse current occurs in the event of an error;

10 das Blockschaltbild von 9 mit dem im Stand der Technik vorgeschlagenen Einsatz einer Sperrdiode, die den Rückstrom durch die High-Side-Schalt- oder -Regelvorrichtung im Fehlerfall sperrt; und 10 the block diagram of 9 with the proposed in the prior art use of a blocking diode, which blocks the return current through the high-side switching or -regel device in case of failure; and

11 die bereits beschriebenen im Stand der Technik getroffenen Maßnahmen zur Vermeidung einer negativen Drain-Source-Spannung an einem DMOS-Leistungstransistor. 11 the measures already described in the prior art for avoiding a negative drain-source voltage on a DMOS power transistor.

Anhand der 1 und 2 wird zunächst ein erstes allgemein mit der Ziffer 1 bezeichnetes erfindungsgemäßes Ausführungsbeispiel eines für High-Side-Anwendungen geeigneten lateralen PMOS-Leistungstransistors beschrieben. Der Querschnitt in 1 zeigt, dass der erfindungsgemäße PMOS- Leistungstransistor 1 innerhalb einer n–-Wanne in einem p-Substrat 10 (P-Sub) integriert ist. Die schraffiert dargestellte n–-Wanne besteht aus einer vergrabenen n+-Schicht 12 und tiefen n+-Sinkern 13, die die laterale PMOS-Struktur peripher einchließen. Die PMOS-Transistorstruktur M1 liegt in einem n–-Epitaxiegebiet (punktiert dargestellt), die über der vergrabenen n+-Schicht 12 gebildet ist.Based on 1 and 2 First, a first is generally with the numeral 1 described inventive embodiment of a suitable for high-side applications lateral PMOS power transistor. The cross section in 1 shows that the PMOS power transistor according to the invention 1 within an n - well in a p-substrate 10 (P-Sub) is integrated. The hatched n - well consists of a buried n + -layer 12 and deep n + sinkers 13 which peripherally enclose the lateral PMOS structure. The PMOS transistor structure M1 lies in an n - epitaxial region (shown in dotted lines), which is located above the buried n + layer 12 is formed.

Der Hauptunterschied der erfindungsgemäßen lateralen PMOS-Leistungstransistorstruktur gegenüber herkömmlichen PMOS-Leistungstransistoren ist die Trennung des Bulkknotens B, der im oberen Abschnitt der tiefen Sinker 13 ausgebildet ist von den Sourceelektrodenzonen S. Diese Maßnahme beseitigt die im Stand der Technik vorhandene parasitäre Diode von der Drainelektrodenzone zum Bulkknoten. Zur Steigerung der Leistung des erfindungsgemäßen lateralen PMOS-Transistors sind in üblicher Weise mehrere Sourceelektrodenzonen S, Drainelektrodenzonen D und Gateelektroden G in lateraler Richtung ausgebildet, so dass in Wirklichkeit mehrere parallel liegende PMOS-Transistoren M1 entstehen. Die p-leitenden Drain- und Sourceelektrodenzonen D und S liegen jeweils in p–-Wannen innerhalb des N-Epitaxiegebiets 11. Der andere wesentliche Unterschied des in den 1 und 2 dargestellten erfindungsgemäßen PMOS-Leistungstransistors ist eine Erhöhung der Durchbruchspannung zwischen Bulkknoten und Sourceelektrodenzone, da ein Betrieb mit umgekehrter Spannungspolarität die Ausgangsspannung am Bulkknoten B zum Bulk des Transistors überträgt. Deshalb wird erfindungsgemäß die Durchbruchspannung zwischen Bulkknoten und Sourceelektrodenzone durch einen tiefen gestaffelten P/N-Übergang und die richtige Wahl der Konfiguration der Polysiliziumgate-Feldplatte G erhöht.The main difference of the lateral PMOS power transistor structure according to the invention over conventional PMOS power transistors is the separation of the bulk node B located in the upper portion of the deep sinkers 13 is formed from the source electrode zones S. This measure eliminates the existing in the prior art parasitic diode from the drain electrode to the bulk node. In order to increase the power of the lateral PMOS transistor according to the invention, a plurality of source electrode zones S, drain electrode zones D and gate electrodes G are formed in a lateral direction in a conventional manner, so that in reality a plurality of PMOS transistors M1 lying parallel are formed. The p-type drain and source electrode regions D and S are each in p - wells within the N epitaxial region 11 , The other essential difference of the in the 1 and 2 shown PMOS power transistor is an increase in the breakdown voltage between the bulk node and the source electrode zone, since a reverse voltage polarity operation, the output voltage at the bulk node B transmits to the bulk of the transistor. Therefore, according to the invention, the breakdown voltage between bulk node and source electrode zone is increased by a deep staggered P / N junction and the correct choice of the configuration of the polysilicon gate field plate G.

Drain- und Sourceelektrodenanschlüsse können in Form paralleler abwechselnder Streifen ausgeführt sein.drain and source electrode terminals may be in Be executed form parallel alternating stripes.

Unter normalen Betriebsbedingungen, bei denen die Spannung am äußeren Sourceanschluss S' höher ist als die Spannung am äußeren Drainanschluss D' wird ein zusätzlich integrierter Schalttransistor M2 zwischen dem jeweiligen Bulkknoten B und der jeweils benachbarten Sourceelektrodenzone S durch eine einer Gateelektrode GSB dieses zusätzlichen Schalttransistors M2 zugeführte geeignete Spannung eingeschaltet. In 1 ist dieser zusätzliche Schalttransistor M2 in die PMOS-Leistungstransistorstruktur integriert, indem neben dem Bulkknoten B eine p-Zone eindiffundiert ist, die mit dem Bulkknoten B verbunden ist. Diese zusätzliche P-Zone liegt der benachbarten Sourceelektrodenzone S gegenüber. Der Gatetreiber DR für den zusätzlichen Transistor M2 muss am Gateanschluss GSB dieses Transistors M2 eine Spannung zur Verfügung stellen können, die etwa 5 V kleiner ist als die Bulkspannung am Bulkknoten B. Die Spannung zwischen dem Gate GSB des Transistors M2 und dem Bulkknoten B kann durch eine geeignete Zenerdiode ZD oder jede andere Spannungsklemmvorrichtung geklemmt werden. Diese Zenerdiode ZD wird benötigt, um ein Durchbrechen des Gateoxids des zusätzlichen Transistors M2 durch eine Überspannung zu vermeiden. Die Zenerdiode ZD ist in 2 dargestellt, jedoch nicht im Querschnitt in 1.Under normal operating conditions, when the voltage at the outer source S 'is higher than the voltage at the outer drain D', an additionally integrated switching transistor M2 between the respective bulk node B and the respective adjacent source electrode zone S is replaced by one of a gate electrode G SB of this additional switching transistor M2 supplied suitable voltage turned on. In 1 For example, this additional switching transistor M2 is integrated into the PMOS power transistor structure by diffusing in addition to the bulk node B a p-zone which is connected to the bulk node B. This additional P zone is opposite to the adjacent source electrode zone S. The gate driver DR for the additional transistor M2 must be able to provide a voltage at the gate terminal GSB of this transistor M2 that is approximately 5 V smaller than the bulk voltage at the bulk node B. The voltage between the gate GSB of the transistor M2 and the bulk node B can be determined by a suitable Zener diode ZD or any other voltage clamping device are clamped. This Zener diode ZD is needed to avoid breaking the gate oxide of the additional transistor M2 by an overvoltage. The Zener diode ZD is in 2 shown, but not in cross section in 1 ,

Im Falle der Potentialumkehr, wenn die Spannung an dem Sourceanschluss S' kleiner ist als die Spannung am Drainanschluss D', wird die Spannung am Anschluss B' und damit am Bulkknoten B größer als am Sourceanschluss S'. Dann schaltet der zusätzliche PMOS-Transistor M2 aus. Die Durchbruchspannung des PMOS-Transistors M2 ist größer als die Spannung am Bulkknoten B. Das Ausschalten des zusätzlichen PMOS-Transistors M2 kann durch einen Widerstand R zwischen dem Gateanschluss GSB dieses zusätzlichen Transistors M2 und dem Bulkanschluss B' realisiert werden. Der Widerstand R ist nicht in 1, aber in 2 dargestellt. Jede andere Treiberkonfiguration für den Gateanschluss GSB des zusätzlichen PMOS-Transistors M2, die die obige Funktion erfüllt, kann statt dessen eingesetzt werden.In the case of the potential reversal, when the voltage at the source terminal S 'is smaller than the voltage at the drain terminal D', the voltage at the terminal B 'and thus at the bulk node B becomes greater than at the source terminal S'. Then the additional PMOS transistor M2 turns off. The breakdown voltage of the PMOS transistor M2 is greater than the voltage at the bulk node B. The switching off of the additional PMOS transistor M2 can be realized by a resistor R between the gate terminal GSB of this additional transistor M2 and the bulk terminal B '. The resistor R is not in 1 , but in 2 shown. Any other driver configuration for the gate terminal GSB of the additional PMOS transistor M2 fulfilling the above function may be used instead become.

Gemäß den 1 und 2 weist der erfindungsgemäße laterale MOS-Leistungstransistor 1 als parasitäre Elemente eine Substratdiode Dsub zwischen dem p-Substrat 10 und der vergrabenen n+-Schicht 12, eine Sourcediode Ds zwischen der Sourceelektrodenzone S und der vergrabenen n+-Schicht 1 2, eine Draindiode Dd zwischen der Drainelektronenzone D und der vergrabenen n+-Schicht 12 (die Sourcediode Ds und die Draindiode Dd liegen jeweils antiparallel zur Substratdiode Dsub), einen parasitären PNP-Transistor jeweils zwischen p-Substrat und Drainelektrodenzone und p-Substrat und Sourceelektrodenzone (nur in 2 eingezeichnet), einen parallel zum zusätzlichen PMOS-Transistor M2 liegenden PNP-Transistor sowie eine parasitäre Diode Dsb zwischen Sourceelektrodenzone S und Bulkknoten B (den tiefen Sinkern 13) auf. Die oben erwähnten parasitären Elemente behindern jedoch nicht die gewünschte Sperrfunktion des erfindungsgemäßen PMOS-Leistungstransistors 1 gegen Rückströme bei umgekehrter Polarität an seinem Ausgang.According to the 1 and 2 has the lateral MOS power transistor according to the invention 1 as parasitic elements, a substrate diode D sub between the p-substrate 10 and the buried n + layer 12 , a source diode D s between the source electrode region S and the buried n + layer 1 2, a drain diode D d between the drain electron zone D and the buried n + layer 12 (The source diode D s and the drain diode D d are each anti-parallel to the substrate diode D sub ), a parasitic PNP transistor between each p-type substrate and drain electrode zone and p-type substrate and source electrode zone (only in 2 drawn), a parallel to the additional PMOS transistor M2 lying PNP transistor and a parasitic diode D sb between the source electrode zone S and bulk node B (the deep sinkers 13 ) on. However, the above-mentioned parasitic elements do not hinder the desired blocking function of the PMOS power transistor according to the invention 1 against reverse currents in reverse polarity at its output.

Das oben beschriebene und in den 1 und 2 dargestellte Ausführungsbeispiel 1 eines erfindungsgemäßen PMOS-Leistungstransistors M1 weist zusammengefasst folgende Merkmale auf:

  • – er ist ein lateraler PMOS-Transistor, bei dem der Bulkknoten B von den Sourceelektrodenzonen getrennt ist;
  • – die Durchbruchspannung zwischen Bulkknoten B und Sourceelektrodenzone S ist durch den tiefen gestaffelten P/N-Übergang und die geeignete Wahl der Konfiguration der Polysiliziumgatefeldplatte erhöht;
  • – der zusätzliche Source-Bulk-Schalttransistor M2 ist in die laterale PMOS-Transistorstruktur 1 integriert;
  • – der PMOS-Leistungstransistor M1 weist keine in Umkehrrichtung leitende parasitäre Bodydiode auf, sondern statt des sen eine erhöhte Durchbruchsspannungsfestigkeit bei Potentialumkehr am Ausgang;
  • – die beschriebene Struktur des PMOS-Leistungstransistors M1 bietet eine platzsparende Lösung zur Vermeidung von Rückstrom bei Potentialumkehr in High-Side-Schalter- oder -Reglerkonfigurationen und ist deshalb besonders für derartige High-Side-Anwendungen in Fahrzeugen geeignet.
The above described and in the 1 and 2 Illustrated embodiment 1 of a PMOS power transistor M1 according to the invention has in summary the following features:
  • It is a lateral PMOS transistor in which the bulk node B is separated from the source electrode zones;
  • The breakdown voltage between bulk node B and source electrode zone S is increased by the deep staggered P / N junction and the appropriate choice of configuration of the polysilicon gate field plate;
  • The additional source-bulk switching transistor M2 is in the lateral PMOS transistor structure 1 integrated;
  • - The PMOS power transistor M1 has no reversing conductive parasitic body diode, but instead of sen an increased breakdown voltage with potential reversal at the output;
  • - The described structure of the PMOS power transistor M1 offers a space-saving solution to avoid reverse current at potential reversal in high-side switch or -Reglerkonfigurationen and is therefore particularly suitable for such high-side applications in vehicles.

In den 3 und 4 ist jeweils im Querschnitt und als Ersatzschaltbild ein allgemein mit der Ziffer 2 bezeichnetes erstes Ausführungsbeispiel eines erfindungsgemäßen N-DMOS-Leistungstransistors mit seinen parasitären Elementen dargestellt.In the 3 and 4 is in each case in cross section and as an equivalent circuit diagram a generally with the numeral 2 designated first embodiment of an inventive N-DMOS power transistor with its parasitic elements shown.

Auch hier ist der Bulkknoten B von der Sourceelektrodenzone S getrennt integriert, jedoch durch einen zusätzlichen Widerstand R äußerlich verbunden, dessen Funktion und Realisierung weiter unten beschrieben. Der in 3 im Querschnitt dargestellte N-DMOS-Leistungstransistor 2 (DMOS = Double Diffused Metal Oxide Semiconductor) ist in einer Doppelwannenstruktur realisiert. Diese Doppelwannenstruktur besteht aus einer ersten Wanne, bestehend aus einer vergrabenen n+-Lage 12 und einem peripheren n+-Sinker 13 sowie aus einer zweiten innerhalb der ersten Wanne 12, 13 gebildeten p-Wanne, die aus einer vergrabenen p-Schicht 14 und einem diese peripher umgebenden p-Ring 15 besteht. Bei der P-Wanne können die p-Diffusionen jeweils dieselben sein, wie sie für die obere und untere p-Isolationszone des p-Substrats 10 vorgesehen sind. Die vergrabene p-Schicht 14 ist mit dem Bulkknoten B des Transistors 2 verbunden. Die n-Drainelektrodenzonen D liegen in niedrigen n-Wannen innerhalb eines n-Epitaxiegebiets 11, während die n-leitenden Sourceelektrodenzonen S in jeweils einer p-Bodyzone liegen, die nach unten bis zur vergrabenen p-Schicht 14 reichen und mit dieser dort verbunden sind. Die n+-Wanne 12, 13 ist äußerlich, d.h. außerhalb des Integrationsgebietes des N-DMOS-Transistors 2 mit den Sourceelektrodenzonen S verbunden.Again, the bulk node B is integrated separately from the source electrode zone S, but externally connected by an additional resistor R, whose function and implementation are described below. The in 3 in cross-section N-DMOS power transistor 2 (DMOS = Double Diffused Metal Oxide Semiconductor) is realized in a double well structure. This double-well structure consists of a first well, consisting of a buried n + -layer 12 and a peripheral n + sinker 13 as well as from a second within the first tub 12 . 13 formed p-tub, which consists of a buried p-layer 14 and a peripherally surrounding p-ring 15 consists. For the P-well, the p-type diffusions may be the same as those for the upper and lower p-type isolation regions of the p-type substrate 10 are provided. The buried p-layer 14 is with the bulk node B of the transistor 2 connected. The n-type drain electrode regions D are in low n-wells within an n-epitaxial region 11 , while the n-type source electrode zones S are each in a p-body zone, which is down to the buried p-layer 14 rich and connected with this there. The n + tub 12 . 13 is external, ie outside the integration region of the N-DMOS transistor 2 connected to the source electrode zones S.

Ein Vergleich der 3 mit der eingangs bezogen auf die 7 und 8 beschriebenen, dem internen Stand der Technik der Anmelderin zugehörigen N-DMOS-Struktur zeigt, dass der erfindungsgemäße N-DMOS-Transistor eine laterale Struktur hat, da die vergrabene n+-Schicht (7) als Drainelektrode nicht mehr zur Verfügung steht.A comparison of 3 with the initially related to the 7 and 8th N-DMOS structure described in the applicant's internal state of the art shows that the N-type DMOS transistor according to the invention has a lateral structure since the buried n + layer (FIG. 7 ) is no longer available as a drain electrode.

Unter normalen Betriebsbedingungen müssen Sourceelektrode und Bulkknoten (Body) miteinander verbunden werden, um

  • (a) eine definierte Schwellenspannung festzulegen,
  • (b) zusätzlichen Drainstrom durch parasitäre Elemente zu verhindern und
  • (c) eine definierte hohe Durchbruchspannung zu erreichen, indem man eine offene Basis des DMOS-Body-NPN-Transistors vermeidet.
Under normal operating conditions, the source electrode and bulk node (body) must be connected together
  • (a) set a defined threshold voltage
  • (b) to prevent additional drain current through parasitic elements and
  • (c) to achieve a defined high breakdown voltage by avoiding an open base of the DMOS body NPN transistor.

Bei der in den 3 und 4 dargestellten ersten Alternative sind bei dem erfindungsgemäßen N-DMOS-Transistor 2 Sourceelektrode und Bulkknoten einfach durch einen zusätzlichen Widerstand R (zum Beispiel durch eine Polysiliziumstrecke) verbunden. Der Wert des Widerstandes R sollte klein genug sein, damit zu hohe Stromspitzen bei Drainspannungsübergängen (dV/dt) vermieden werden. Das Anlegen einer negativen Drainspannung ergibt einen negativen Drainstrom, der durch den zusätzlichen Widerstand R geklemmt wird und dessen Stärke von dem Wert dieses Widerstands R bestimmt ist. Obwohl dies in 3 nicht dargestellt ist, wird dieser Widerstand normalerweise in Form einer Polysiliziumstrecke integriert. Statt dessen kann er auch extern, zum Beispiel auf einer gedruckten Schaltungsplatte, realisiert sein.In the in the 3 and 4 shown first alternative are in the inventive N-type DMOS transistor 2 Source electrode and bulk node simply connected by an additional resistor R (for example by a polysilicon line). The value of the resistor R should be small enough to avoid too high current peaks at drain voltage transitions (dV / dt). The application of a negative drain voltage results in a negative drain current which is clamped by the additional resistance R and whose magnitude is determined by the value of this resistance R. Although this in 3 is not shown, this resistance is normally in the form of a Polysilizi integrated route. Instead, it may also be implemented externally, for example on a printed circuit board.

Parasitäre Elemente des N-DMOS-Transistors 2 sind gemäß den 3 und 4 ein PNP-Transistor QP1 vom Bulkknoten B zum P-Substrat 10, ein NPN-Transistor QN2 von der Drainelektrodenzone D zur vergrabenen n+-Lage 12 und damit zum Bulkknoten B, eine parasitäre Diode D1 zwischen Bulkknoten B und Draine lektrodenzone D, eine parasitäre Diode D2 zwischen Bulkknoten B und Sourceelektrodenzone S, eine Diode D3 vom Bulkknoten B zur Sourceelektrodenzone S und eine Diode D4 vom P-Substrat 10 zur Sourceelektrodenzone S.Parasitic elements of the N-DMOS transistor 2 are in accordance with the 3 and 4 a PNP transistor QP1 from bulk node B to the P-type substrate 10 , an NPN transistor QN2 from the drain electrode region D to the buried n + layer 12 and thus to bulk node B, a parasitic diode D1 between bulk node B and drain electrode region D, a parasitic diode D2 between bulk node B and source electrode region S, a diode D3 from bulk node B to source electrode region S and a diode D4 from the P substrate 10 to the source electrode zone S.

5 und 6 zeigen jeweils im Querschnitt eine zweite (alternative) Ausführungsform eines erfindungsgemäßen lateralen N-DMOS-Leistungstransistors 2A. Die N-DMOS-Struktur 2A ist im Wesentlichen gleich ausgeführt, wie die in den 3 und 4 gezeigte erste Alternative. Die zweite Alternative weist aber gemäß den 5 und 6 anstatt des den Bulkknoten B mit der Sourceelektrodenzone S verbindenden niederohmigen Widerstandes R einen außerhalb der N-DMOS-Struktur integrierten Niederspannungs-NMOS-Transistor LV-NMOS auf. Body (Bulkknoten) B des N-DMOS-Transistors ist mit der Sourceelektrode/dem Bulkknoten des Niederspannungs-NMOS-Transistors LV-NMOS, die Sourceelektrodenzone des N-DMOS-Transistors mit der Drainelektrode des Niederspannungs-NMOS-Transistors LV-NMOS und beide Gateelektroden miteinander verbunden. Bei normalen Betriebsbedingungen (N-DMOS-Transistor schaltet ein) arbeitet der Niederspannungs-NMOS-Transistor LV-NMOS im dritten Quadranten seiner Ausgangskennlinie. Wenn das Potential an der N-DMOS-Drainelektrode D unter Massepotential sinkt (N-DMOS-Transistor muss bei negativer Drainspannung ausgeschaltet sein), schaltet der Niederspannungs-NMOS-Transistor LV-NMOS aus. In diesem Fall bestimmt sich die Mindestdrainspannung des N-DMOS-Transistors 2A aus der Durchbruchsspannungsfestigkeit zwischen Drain und Source des Niederspannungs-NMOS-Transistors LV-NMOS. In manchen Applikationen liegt die minimale statische Drainspannung des N-DMOS-Transistors 2A bei ungefähr –1 V bis –2 V, so dass sich die Durchbruchspannung zwischen Drain und Source des Niederspannungs-NMOS-Transistors LV-NMOS leicht einstellen lässt. Der Niederspannungs-NMOS-Transistor LV-NMOS kann in der in 5 gezeigten Weise innerhalb der äußeren Wanne 12, 13, bestehend aus der vergrabenen n+-Lage 12 und den tiefen n+-Sinkern 13, integ riert sein. Statt dessen kann auch eine isolierte n-Wanne für den zusätzlichen Niederspannungs-NMOS-Transistor LV-NMOS und auch eine chipexterne Lösung gewählt werden. 5 and 6 each show in cross section a second (alternative) embodiment of a lateral N-DMOS power transistor according to the invention 2A , The N-DMOS structure 2A is essentially the same as those in the 3 and 4 shown first alternative. The second alternative, however, according to the 5 and 6 instead of the low-resistance resistor R connecting the bulk node B to the source electrode zone S, a low-voltage NMOS transistor LV-NMOS integrated outside the N-DMOS structure. Body (bulk node) B of the N-type DMOS transistor is connected to the source electrode / bulk node of the low-voltage NMOS transistor LV-NMOS, the source electrode region of the N-type DMOS transistor to the drain electrode of the low-voltage NMOS transistor LV-NMOS, and both Gate electrodes connected together. Under normal operating conditions (N-DMOS transistor turns on), the low-voltage NMOS transistor LV-NMOS operates in the third quadrant of its output characteristic. When the potential at the N-type DMOS drain D decreases to the ground potential (N-type DMOS transistor must be turned off at the negative drain voltage), the low-voltage NMOS transistor LV-NMOS turns off. In this case, the minimum drain voltage of the N-DMOS transistor is determined 2A from the breakdown voltage withstand voltage between drain and source of the low voltage NMOS transistor LV-NMOS. In some applications, the minimum static drain voltage of the N-DMOS transistor is 2A at about -1 V to -2 V, so that the breakdown voltage between drain and source of the low-voltage NMOS transistor LV-NMOS can be easily adjusted. The low voltage NMOS transistor LV-NMOS may be used in the in 5 manner shown inside the outer tub 12 . 13 , consisting of the buried n + layer 12 and the deep n + sinkers 13 , be integrated. Instead, an isolated n-well for the additional low-voltage NMOS transistor LV-NMOS and also an off-chip solution can be selected.

Parallel zu dem Widerstand R des N-DMOS-Transistors 2 gemäß der ersten Alternative und parallel zu dem zusätzlichen Niederspannungs-NMOS-Transistor LV-NMOS der zweiten Alternative liegt gemäß den 4 und 6 die parasitäre Diode D2. Deren Durchbruchspannung kann technologisch durch die Wahl der richtigen p- und n-Konzentrationen für den Körper (B) und die Sourceelektrodenzone des DMOS-Transistors 2 bzw. 2A und auch durch den passenden lateralen Abstand für die Kontaktimplantationen eingestellt werden. Die Durchbruchspannung der Diode D2 muss niedriger sein als die des Niederspannungs-NMOS-Transistors LV-NMOS, um diesen beim Auftreten von Überspannungsspitzen zu schützen.Parallel to the resistance R of the N-DMOS transistor 2 according to the first alternative and in parallel to the additional low-voltage NMOS transistor LV-NMOS of the second alternative is according to the 4 and 6 the parasitic diode D2. Their breakdown voltage can be determined technologically by choosing the correct p and n concentrations for the body (B) and the source electrode zone of the DMOS transistor 2 respectively. 2A and also be adjusted by the appropriate lateral spacing for the contact implantations. The breakdown voltage of the diode D2 must be lower than that of the low voltage NMOS transistor LV-NMOS to protect it when overvoltage spikes occur.

Der zuvor anhand der 3 bis 6 beschriebene erfindungsgemäße N-DMOS-Transistor 2, 2A hat zusammengefasst folgende wesentliche Merkmale:

  • – er ist als laterler N-DMOS-Transistor in einer Doppelwannenstruktur implementiert;
  • – sein Sourceelektrodengebiet ist von seinem Bulkknoten getrennt. Ein zusätzlicher Widerstand R oder ein zusätzlicher Niederspannungs-NMOS-Transistor LV-NMOS verbinden gemäß der ersten und zweiten Alternative den Bulkknoten mit der Sourceelektrode. Die Gateelektrode des zusätzlichen Niederspannungs-NMOS-Transistors ist mit der Gateelektrode des Leistungs-N-DMOS-Transistors 2A verbunden;
  • – der laterale N-DMOS-Transistor hat keine parasitäre Drain-P-Substratdiode und keine in Sperrrichtung liegende Bodydiode;
  • – die Erfindung bietet eine flächensparende Lösung, um zu hohe Ströme bei DMOS-Drainspannungen umgekehrter Polarität zu vermeiden und außerdem eine flächensparende Lösung für die Source- und Bulkkontakte des N-DMOS-Transistors.
The previously based on the 3 to 6 described inventive N-DMOS transistor 2 . 2A has in summary the following essential features:
  • It is implemented as a later N-DMOS transistor in a double well structure;
  • Its source electrode region is separated from its bulk node. An additional resistor R or an additional low-voltage NMOS transistor LV-NMOS connect the bulk node to the source electrode according to the first and second alternatives. The gate electrode of the additional low-voltage NMOS transistor is connected to the gate electrode of the power N-type DMOS transistor 2A connected;
  • The lateral N-type DMOS transistor has no parasitic drain P-type substrate diode and no reverse-type body diode;
  • The invention provides a space-saving solution to avoid too high currents in reverse polarity DMOS drain voltages and also a space-saving solution for the source and bulk contacts of the N-DMOS transistor.

Mit diesen vorteilhaften Merkmalen eignet sich der oben beschriebene erfindungsgemäße N-DMOS-Transistor 2, 2A besonders als Leistungstransistor in Low-Side-Anwendungen in der Fahrzeugelektronik.With these advantageous features, the N-DMOS transistor according to the invention described above is suitable 2 . 2A especially as a power transistor in low-side applications in vehicle electronics.

1, 2, 2A 1, 2, 2A
MOS-LeistungstransistorenMOS power transistors
1010
P-SubstratP-substrate
1111
n–-Epi-Schichtn - epi layer
1212
vergrabene n+-Schichtburied n + layer
1313
tiefer n+-Sinkerdeeper n + sinker
1414
vergrabene p-Schichtburied p-layer
1515
p-Ringp-Ring
D, D'D D '
Drainelektrode, DrainanschlussDrain electrode, drain
G, G'G, G'
Gate, Gateanschluss gate, gate terminal
B, B'B B '
Bulkknoten, BulkanschlussBulkknoten, bulk terminal
S, S'S, S '
Sourceelektradenzone, SourceanschlussSource select zone, source
GSBGSB
Gate-Source-BulkanschlussGate-bulk terminal
M1M1
lateraler PMOS-Transistorlateral PMOS transistor
M2M2
zusätzlicher PMOS-Schalttransistoradditional PMOS switching transistor
Dd, Ds, Dsb, Dsub, D1, D2, D3, D4D d , D s , D sb , D sub , D1, D2, D3, D4
parasitäre Dioden parasitic diodes
QP1, QN2QP1, QN2
parasitäre Transistorenparasitic transistors
Substrat PNP1, PNP2, PNP3substratum PNP1, PNP2, PNP3
parasitäre Substrat-Transistorenparasitic substrate transistors
RR
zusätzlicher Widerstandadditional resistance
S/BS / B
gemeinsamer Knoten für Source/Bulkcommon Node for source / bulk
100100
VersorgungsspannungsquelleSupply voltage source
101101
GleichrichterdiodeRectifier diode
102102
peicherkondensatorpeicherkondensator
103103
High-Side-Schalt- oder RegeleinrichtungHigh-side switch or control device
104104
Last load
105105
Sperrdiodeblocking diode
Irück I return
Rückstromreverse current

Claims (16)

Integrierter MOS-Leistungstransistor (1; 2; 2A), bei dem in einem n-leitenden Halbleitergebiet (11), welches in einem p-leitenden Substratbereich (10) angeordnet ist, wenigstens eine Sourceelektrodenzone (S) eines ersten Leitungstyps, wenigstens eine Drainelektrodenzone (D) des ersten Leitungstyps, wenigstens eine Gateelektrode (G) mit einem Kanalbereich eines zweiten Leitungstyps und wenigstens ein hoch dotierter Bulkknoten (B) des zweiten Leitungstyps in lateraler Richtung so gebildet sind, dass jede Gateelektrode (G) zwischen je einer Sourceelektrodenzone (S) und einer benachbarten Drainelektrodenzone (D) bzw. einem benachbarten Bulkknoten (B) liegt, wobei jeder Bulkknoten (B) getrennt von der oder den Sourceelektrodenzone(n) (S) angeordnet ist.Integrated MOS power transistor ( 1 ; 2 ; 2A ), in which in an n-type semiconductor region ( 11 ), which in a p-type substrate region ( 10 ), at least one source electrode region (S) of a first conductivity type, at least one drain electrode region (D) of the first conductivity type, at least one gate electrode (G) having a channel region of a second conductivity type and at least one highly doped bulk node (B) of the second conductivity type in lateral Are formed such that each gate electrode (G) lies between in each case a source electrode zone (S) and an adjacent drain electrode zone (D) or an adjacent bulk node (B), each bulk node (B) being separate from the source electrode zone (s) (S) is arranged. MOS-Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass er ein PMOS-Transistor (M1) ist, bei dem die Elemente (S, D) des ersten Leitungstyps p-leitend und die Elemente des zweiten Leitungstyps n-leitend sind.MOS power transistor according to claim 1, characterized characterized in that it is a PMOS transistor (M1), in which the Elements (S, D) of the first conductivity type p-type and the elements of the second conductivity type are n-type. MOS-Leistungstransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das n-leitende Halbleiterleitergebiet (11) ein n–-Epitaxiegebiet ist.MOS power transistor according to claim 1 or 2, characterized in that the n-type semiconductor conductor region ( 11 ) is an n - epitaxial region. MOS-Leistungstransistor nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass der n-leitende Bulkknoten (B) in Form eines tiefen n+-Sinkers (13) in dem n-Epitaxiegebiet (11) an der Peripherie des PMOS-Leistungstransistors (M1) angeordnet und mit einer unter dem n-Epitaxiegebiet (11) liegenden vergrabenen n+-Lage (12) verbunden ist und mit dieser eine n–-Wanne bildet, und dass ein separat vom PMOS-Leistungstransistor (M1) ansteuerbarer PMOS-Source-Bulk-Schalttransistor (M2) jeweils zwischen jedem Bulkknoten (B) und der benachbarten Sourceelektrodenzone (S) in dem n+-Epitaxiegebiet (11) integriert ist.MOS power transistor according to claim 2 or 3, characterized in that the n-conducting bulk node (B) in the form of a deep n + sinker ( 13 ) in the n-epitaxial region ( 11 ) is arranged at the periphery of the PMOS power transistor (M1) and with one below the n-epitaxial region ( 11 ) buried n + layer ( 12 ) and forms an n - well therewith, and that a PMOS source bulk switching transistor (M2) controllable separately from the PMOS power transistor (M1) is connected between each bulk node (B) and the adjacent source electrode region (S) in FIG the n + epitaxy region ( 11 ) is integrated. MOS-Leistungstransistor nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass Einschaltmittel das Steuergate (GSB) des PMOS-Source-Bulkschalttransistors (M2) im Normalbetrieb des PMOS-Leistungstransistors (M1), bei dem dessen Source-Drain-Spannung höher als die Spannung an seinem Bulkknoten (B) ist, mit einer Gatespannung beaufschlagen, die unter der Spannung am Bulkknoten (B) liegt und dass Ausschaltmittel zum Ausschalten des PMOS-Source-Bulkschalttransistors (M2) implementiert sind, die im Umkehrbetrieb des PMOS-Leistungstransistors (M1), wenn dessen Source-Drain-Spannung niedriger ist als die Spannung an seinem Bulkknoten (B), den PMOS-Source-Bulkschalttransistor (M2) ausschalten.MOS power transistor according to one of claims 2 to 4, characterized that switch-on means the control gate (GSB) of the PMOS source bulk switching transistor (M2) in normal operation of the PMOS power transistor (M1), in which its source-drain voltage is higher than the voltage at its Bulk node (B) is to apply a gate voltage to the under the voltage is at the bulk node (B) and that breaking means implemented to turn off the PMOS source bulk switching transistor (M2) are in reverse operation of the PMOS power transistor (M1) when its source-drain voltage is lower than the voltage at its bulk node (B), the PMOS source bulk switching transistor Switch off (M2). MOS-Leistungstransistor nach Anspruch 5, dadurch gekennzeichnet, dass die Durchbruchspannung des PMOS-Source-Bulkschalttransistors (M2) höher gewählt ist als die Source-Drainspannung des PMOS-Leistungstransistors (1).MOS power transistor according to claim 5, characterized in that the breakdown voltage of the PMOS source Bulkschalttransistors (M2) is selected to be higher than the source-drain voltage of the PMOS power transistor ( 1 ). MOS-Leistungstransistor nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die Einschalt- und Ausschaltmittel für den PMOS-Source-Bulkschalttransistor (M2) innerhalb oder außerhalb des n–-Epitaxiegebiets des PMOS-Leistungstransistors (1) liegen.MOS power transistor according to claim 5 or 6, characterized in that the turn-on and turn-off means for the PMOS source bulk switching transistor (M2) inside or outside the n - epitaxial region of the PMOS power transistor ( 1 ) lie. Verwendung des MOS-Leistungstransistor (1) nach einem der Ansprüche 1 bis 7 als High-Side-Schalter in der Fahrzeugelektronik.Use of the MOS power transistor ( 1 ) according to one of claims 1 to 7 as a high-side switch in the vehicle electronics. MOS-Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass er ein N-DMOS-Transistor (2, 2A) ist, dessen Elemente (S, D) des ersten Leitungstyps n-leitend und dessen Elemente des zweiten Leitungstyps p-leitend sind.MOS power transistor according to claim 1, characterized in that it comprises an N-type DMOS transistor ( 2 . 2A ) whose elements (S, D) of the first conductivity type are n-type and whose elements of the second conductivity type are p-type. MOS-Leistungstransistor nach Anspruch 9, dadurch gekennzeichnet, dass bei dem N-DMOS-Transistor (2, 2A) das n–-leitende Halbleitergebiet ein n–-Epitaxiegebiets (11) ist und die n-Drainelektrodenzone(n) (D) in jeweils einer n-Wanne innerhalb des n-Epitaxiegebiets (11) und die n+-Sourceelektrodenzone(n) (S) in jeweils einer p-Bodyzone liegen, wobei das den N-DMOS-Transistor (2; 2A) umfassende n–-Epitaxiegebiets (11) in einer im p-Substrat (10) gebildeten Doppelwannenstruktur (12 – 15) liegt, die aus einer äußeren n+-Wanne (12, 13) und einer inneren p-Wanne (14, 15) besteht, wobei die innere p-Wanne (14, 15) mit der p-Bodyzone und dem oder den p++-Bulkknoten (B) in leitender Verbindung steht und wobei die äußere n+-Wanne (12, 13) mit den n-Sourceelektrodenzonen (S) verbunden ist.MOS power transistor according to claim 9, characterized in that in the N-type DMOS transistor ( 2 . 2A ) the n - -type semiconductor region has an n - epitaxial region ( 11 ) and the n-drain electrode zone (s) (D) in each case an n-well within the n-epitaxial region ( 11 ) and the n + source electrode zone (s) (S) are each in a p-body zone, wherein the N-DMOS transis gate ( 2 ; 2A ) comprehensive n - epitaxy field ( 11 ) in a in the p-substrate ( 10 ) formed twin tub structure ( 12 - 15 ), which consists of an outer n + -tub ( 12 . 13 ) and an inner p-tub ( 14 . 15 ), wherein the inner p-well ( 14 . 15 ) is conductively connected to the p-body zone and the p + + orb node (B), and wherein the outer n + -well ( 12 . 13 ) is connected to the n-source electrode regions (S). MOS-Leistungstransistor (2) nach Anspruch 10, dadurch gekennzeichnet, dass die n-Sourceelektrodenzone(n) (S) durch einen zusätzlichen niederohmigen Widerstand (R) mit dem oder den p++-Bulkknoten (B) und der oder den p-Bodyzone(n) verbunden ist bzw. sind.MOS power transistor ( 2 ) according to claim 10, characterized in that the n-source electrode zone (s) (S) by an additional low-resistance (R) with the p or the p + -Bulkknoten (B) and the p or the p-Bodyzone (s) connected is or are. MOS-Leistungstransistor nach Anspruch 11, dadurch gekennzeichnet, dass der niederohmige Widerstand (R) in dem N-DMOS-Leistungstransistor (2) integriert ist.MOS power transistor according to claim 11, characterized in that the low-resistance (R) in the N-DMOS power transistor ( 2 ) is integrated. MOS-Leistungstransistor nach Anspruch 11, dadurch gekennzeichnet, dass der niederohmige Widerstand (R) chip-extern an den N-DMOS-Leistungstransistor (2) angeschlossen ist.MOS power transistor according to claim 11, characterized in that the low-resistance resistor (R) chip-externally to the N-DMOS power transistor ( 2 ) connected. MOS-Leistungstransistor nach Anspruch 10, dadurch gekennzeichnet, dass die n-Sourceelektrodenzone(n) (S) bei normalen Betriebsbedingungen des N-DMOS-Transistors (2A) durch einen außerhalb der inneren Wanne (14, 15) integrierten Niedervolt-NMOS-Transistor (LV-NMOS) mit dem oder den p++-Bulkknoten (B) und der oder den p-Bodyzone(n) verbunden wird bzw. werden.MOS power transistor according to claim 10, characterized in that the n-source electrode zone (s) (S) under normal operating conditions of the N-type DMOS transistor ( 2A ) by an outside of the inner tub ( 14 . 15 ) integrated low-voltage NMOS transistor (LV-NMOS) with the or the p ++ -Bulkknoten (B) and the p or the p-Bodyzone (s) is or will be connected. MOS-Leistungstransistor nach Anspruch 14, dadurch gekennzeichnet, dass die n-Source/Bulkzone(n) (S, B) des Niedervolt-NMOS-Transistors (LV-NMOS) mit dem p++-Bulkknoten (B) innerhalb des n–-Epitaxiegebiets (11) die Drainzone des Niedervolt-NMOS-Transistors (LV-NMOS) außerhalb des n–-Epi-Gebiets (11) mit der/den Drainelektrodenzone(n) (D) des N-DMOS-Leistungstransistors (2A), und die Gateelektrode des Niedervolt-NMOS-Transistors (LV-NMOS) mit der oder den Gateelektrodenzone(n) (G) des N-DMOS-Leistungstransistors (2A) außerhalb des n–-Epitaxiegebiets (11) verbunden sind.MOS power transistor according to claim 14, characterized in that the n-source / bulk zone (s) (S, B) of the low-voltage NMOS transistor (LV-NMOS) with the p ++ -bulb node (B) within the n - -Epitaxiegebiets ( 11 ) the drain zone of the low-voltage NMOS transistor (LV-NMOS) outside the n - epi region ( 11 ) with the drain electrode zone (s) (D) of the N-DMOS power transistor ( 2A ), and the gate electrode of the low-voltage NMOS transistor (LV-NMOS) with the gate electrode zone or zones (G) of the N-DMOS power transistor (FIG. 2A ) outside the n - epitaxy region ( 11 ) are connected. Verwendung des N-DMOS-Leistungstransistor (2; 2A) nach einem der Ansprüche 10 bis 15 als Low-Side-Schalter in der Fahrzeugelektronik.Use of the N-DMOS power transistor ( 2 ; 2A ) according to one of claims 10 to 15 as a low-side switch in the vehicle electronics.
DE10223950A 2002-05-29 2002-05-29 MOS power transistor Expired - Fee Related DE10223950B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10223950A DE10223950B4 (en) 2002-05-29 2002-05-29 MOS power transistor
US10/447,649 US6878996B2 (en) 2002-05-29 2003-05-29 MOS power transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10223950A DE10223950B4 (en) 2002-05-29 2002-05-29 MOS power transistor

Publications (2)

Publication Number Publication Date
DE10223950A1 DE10223950A1 (en) 2003-12-11
DE10223950B4 true DE10223950B4 (en) 2005-08-11

Family

ID=29432437

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10223950A Expired - Fee Related DE10223950B4 (en) 2002-05-29 2002-05-29 MOS power transistor

Country Status (2)

Country Link
US (1) US6878996B2 (en)
DE (1) DE10223950B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186859B2 (en) 2016-03-02 2019-01-22 Infineon Technologies Ag Reverse current protection for a switching unit

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10255115B3 (en) 2002-11-26 2004-07-15 Infineon Technologies Ag Control circuit for a squib of a vehicle restraint system
US7470955B2 (en) * 2005-04-15 2008-12-30 Delphi Technologies, Inc. Technique for improving negative potential immunity of an integrated circuit
US7217984B2 (en) * 2005-06-17 2007-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Divided drain implant for improved CMOS ESD performance
US7633135B2 (en) * 2007-07-22 2009-12-15 Alpha & Omega Semiconductor, Ltd. Bottom anode Schottky diode structure and method
US7808222B2 (en) * 2007-10-12 2010-10-05 Monolithic Power Systems, Inc. Method and apparatus for high performance switch mode voltage regulators
KR101418396B1 (en) * 2007-11-19 2014-07-10 페어차일드코리아반도체 주식회사 Power semiconductor device
US20090159968A1 (en) * 2007-12-19 2009-06-25 Texas Instruments Incorporated BVDII Enhancement with a Cascode DMOS
US7560774B1 (en) * 2008-01-23 2009-07-14 United Microelectronics Corp. IC chip
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
JP6008377B2 (en) 2010-03-03 2016-10-19 ルネサスエレクトロニクス株式会社 P-channel power MOSFET
JP2013187263A (en) * 2012-03-06 2013-09-19 Canon Inc Semiconductor device, recording device and manufacturing methods of those
US8890250B2 (en) * 2012-12-28 2014-11-18 United Microelectronics Corporation Electrostatic discharge protection structure
US9378958B2 (en) * 2012-12-28 2016-06-28 United Microelectronics Corporation Electrostatic discharge protection structure and fabricating method thereof
JP6740831B2 (en) * 2016-09-14 2020-08-19 富士電機株式会社 Semiconductor device
US10804267B2 (en) 2017-09-28 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded semiconductor region for latch-up susceptibility improvement
CN111697057B (en) * 2020-06-09 2022-07-15 杰华特微电子股份有限公司 Semiconductor structure and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245607B1 (en) * 1998-12-28 2001-06-12 Industrial Technology Research Institute Buried channel quasi-unipolar transistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246807B2 (en) * 1993-07-07 2002-01-15 株式会社東芝 Semiconductor integrated circuit device
US6489653B2 (en) * 1999-12-27 2002-12-03 Kabushiki Kaisha Toshiba Lateral high-breakdown-voltage transistor
US6747318B1 (en) * 2001-12-13 2004-06-08 Lsi Logic Corporation Buried channel devices and a process for their fabrication simultaneously with surface channel devices to produce transistors and capacitors with multiple electrical gate oxides

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245607B1 (en) * 1998-12-28 2001-06-12 Industrial Technology Research Institute Buried channel quasi-unipolar transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186859B2 (en) 2016-03-02 2019-01-22 Infineon Technologies Ag Reverse current protection for a switching unit

Also Published As

Publication number Publication date
DE10223950A1 (en) 2003-12-11
US20040004263A1 (en) 2004-01-08
US6878996B2 (en) 2005-04-12

Similar Documents

Publication Publication Date Title
DE10223950B4 (en) MOS power transistor
DE102014113636B4 (en) On-chip reverse polarity protection in accordance with ISO and ESD requirements
DE102013218670B4 (en) Reverse polarity protection for high-side switches in n-type substrate
DE102004064209B3 (en) Semiconductor module for driving a switching element
EP1175700B1 (en) Semiconductor component
DE10046668B4 (en) Electric load control circuit with protective device
DE19705276A1 (en) IGBT with trench gate structure
DE102011075367B4 (en) Power semiconductor device
DE102018113146B4 (en) Rectifier device and semiconductor device
DE19814675A1 (en) Output circuit for power IC with high breakdown voltage
DE19614522A1 (en) Semiconductor device providing preset output voltage
DE102004035745A1 (en) Integrated circuit
DE10356081A1 (en) Semiconductor device
DE102004042149B4 (en) Semiconductor device and circuits with the semiconductor device and with a drive circuit for the semiconductor device
EP1284019B1 (en) Semiconductor power component
DE112014001094B4 (en) semiconductor device
DE60004008T2 (en) Semiconductor circuit with an insulated gate device and an associated control circuit
DE102011079307B4 (en) Semiconductor device
DE4423733C2 (en) Integrated power semiconductor device with protective structure
DE102006055742B4 (en) Semiconductor device arrangement with a plurality of adjacent to a drift zone control electrodes
DE69834451T2 (en) Protection device for an integrated MOS transistor sufficient voltage gradient
DE19938403C2 (en) circuit
DE19502731C2 (en) Circuit arrangement for reverse polarity protection in integrated circuits
DE10350162B4 (en) Semiconductor device
DE102015116099B3 (en) INTEGRATED CIRCUIT WITH A VARIETY OF TRANSISTORS AND AT LEAST ONE VOLTAGE-LIMITING STRUCTURE

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee