DE1961641A1

DE1961641A1 - MOS component

Info

Publication number: DE1961641A1
Application number: DE19691961641
Authority: DE
Inventors: Thomas Klein
Original assignee: Fairchild Camera and Instrument Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 1968-12-16
Filing date: 1969-12-09
Publication date: 1970-07-30
Also published as: ES374600A1; GB1297143A; NL6918853A; FR2026209A7; BE742820A; JPS4815390B1; CH518009A; BR6914737D0

Description

Ein HOi-J-jiaueletaent (l-Ietall-Oxid-Halbleiterbaueletaent) besteht im wesentlichen aus einen spannungsgesteuerten Widerstand oder "Kanalgebiot", welches zwei elektrisch getrennt^ hoohleitfähige Gebiete verbindet, m-lrilich die Source-(iuelle-) und die Drain-(3enke-)Gebiete; diese Gebiete besitzen einen ersten Leitfähigkeitetyp und üind durch Diffusion in eine Grundlage (Substrat) aus Halbleitermaterial entgegengesetaten Leitfähigkeitstyps entstanden. Das Kanalgebiet wird dadurch gebildet, daß eine gewählte Spannung an eine aus Metall bestehende Gate-(Gitter-, Tor-)Elektrode angelegt wird, welche derart auf der Grundlage angeordnet, jedoch von ihr isoliert ist, daß der Leitfnhigkeitstyp des unter ihr befindlichen Gebietes der Grundlage umgekehrt wird. Durch i Inder im j der nach der Umkehrung an die Gate-Elektrode angelegten Spannung werden die Zahl der beweglichen Träger (Elektronen oder Defektelektronen) in diesem Kanalgebiet und dementsprechend die Leitfähigkeit des Kanals geändert.A HOi-J-jiaueletaent (metal oxide semiconductor component) consists of the essentially from a voltage-controlled resistor or "Kanalgebiot", which is two electrically separated ^ high conductive Regions connects the source (source) and drain (drain) regions; these areas have a first conductivity type and are diffused into a base (substrate) emerged from semiconductor material of opposite conductivity type. The channel region is formed by applying a selected voltage to a gate (grid, gate) electrode made of metal is applied, which is arranged on the basis, but isolated from it, that the conductivity type of the under its located area of the base is reversed. By i indians in j the applied to the gate electrode after the inversion Voltage will be the number of moving carriers (electrons or Defect electrons) in this channel area and accordingly the conductivity of the channel changed.

Iio;.;-Bnueleaente werden in der Hegel entweder als Kondensatoren oder als Transistoren verwendet. \Ienxi sie als Kondensatoren verwendet './erden, entspricht eine in der Gate-Elektrode gespeicherte Ladung einer im Eetrag gleichen Ladung entgegengesetzter Polarität, welche in der Grundlage unter der Gate-Elektrode gespeichertIio;.; - Bnueleaents are usually used as capacitors or as transistors. If they are used as capacitors, a charge stored in the gate electrode corresponds to an equal charge of opposite polarity, which is stored in the base under the gate electrode

009831/0984009831/0984

BAD ORIGINALBATH ORIGINAL

ist. Bei Verwendung als Transistor wird der Stromfluß zwischen Source und Drain dadurch gesteuert, daß die an Source und Drain angelegten Vorspannungen und die an die das Kanalgebiet überlagernde Gate-Elektrode angelegte Spannung gesteuert werden.is. When used as a transistor, the current flow is between Source and drain controlled by the bias voltages applied to the source and drain and those applied to the channel region Gate electrode applied voltage can be controlled.

Es gibt zwei Arten von MOS-Transistoren, nämlich den nach dem "Enhancement"-Verfahren (Verstärkungsverfahren) arbeitenden Transistor, dessen Kanalgebiet normalerweise nicht leitend ist, jedoch bei Anlegen einer Spannung an das Gate umgekehrt und in der Leitfähigkeit erhöht wird, und den nach dem "Depletion"-Verfahren (Verarmungsverfahren) arbeitenden Transistor, dessen Kanalgebiet normalerweise leitend ist und bei Anlegen einer Gate-Spannung seine Leitfähigkeit erhöht oder herabsetzt.There are two types of MOS transistors, namely the transistor that works according to the "enhancement" process, whose channel region is normally non-conductive, but reversed when a voltage is applied to the gate and in the Conductivity is increased, and by the "depletion" method (Depletion process) working transistor, the channel region of which is normally conductive and when a gate voltage is applied increases or decreases its conductivity.

Ein nach dem Enhancement-Verfahren arbeitender p-Kanal-lIOG-Transistor enthält n-IIalbleitermaterialien zwischen den Source- und Drain-Gebieten aus p-Material. Bei Anlegen einer gewählten negativen Spannung an die Gate-31ektrode, die das Kanalgebiet überlagert, jedoch diesem gegenüber isoliert ist, wird das Halbleitermaterial in den Kanal aus den n-Leitfähigkeitszustand in den p-Leitfähigkeitszustand versetzt. Dementsprechend ändert sich die Leitfähigkeit dieses Kanalgebietes von einem niedrigen zu einem hohen 7ert, so daß sich ein gesteuerter Stromfluß von dem p-Source-Gebiet zu dem p-Drain-Gebiet ergibt.A p-channel IOG transistor operating according to the enhancement method contains n-II semiconductor materials between the source and Drain areas made of p-material. When creating a chosen negative Voltage at the gate electrode, which overlies the channel region but is insulated from it, becomes the semiconductor material into the channel from the n-conductivity state into the p-conductivity state offset. The changes accordingly Conductivity of this channel region from a low to a high 7th, so that a controlled current flow from the p-source region to the p-drain region results.

3ei einem nach dem Depletion-Verfahren arbeitenden p-Transistor ist das Kanalgebiet normalerweise leitend. Bei Anlegen einer positiven Spannung an die Metallelektrode, die das Kanalgebiet überlagert, jedoch diesem gegenüber isoliert ist, erfolgt eine Verarmung der positiven beweglichen Träger aus clem Kanalgebiet unterhalb der Gate-Elektrode, so daß dieses Gebiet η-leitend wird. Die pn-übergänge isolieren dann die Source- und Drain-Gebiete, so daß ein sehr hoher widerstand zwischen diesen Gebieten entsteht.3 in a p-type transistor operating according to the depletion process the canal area is normally conductive. When applying a positive voltage to the metal electrode covering the channel area superimposed, but is isolated from this, one takes place Impoverishment of the positive mobile carriers from the canal area below the gate electrode, so that this area becomes η-conductive. The pn junctions then isolate the source and drain regions, see above that there is very high resistance between these areas.

009831/0984009831/0984

Im ietrieb einen IIOG-Transistors muß die an die metallische Gate-Elektrode angelegte Spannung eine Scliwellwertspannung übersteigen, damit eine Umkehrung des Zustandes im Kanalgebiet unter der Gate-Elektrode eintritt. Die sogenannte "Einschaltspannung" (turn-on voltage), die normalerweise die ICursbeaeichnung V™ erhält, h-üngt unter anderen variablen Größen vor alle·:: r.\ von de:: Differenz der "Austrittsarbeit" 0_T,_a zwischen dem air Gate-ISlektroüe verv/endeten Iletall und de::) TIalbleiterriaterial, von der in der Isolierung zwischen der Gate-Elektrode und üe~n darunter liegenden IZanalf-eliet eingeschlossenen OberflUchenladuir; Q₀₀ und von der otl^;rke und der Dielektrizitätskonstante 'dieser Isolierung. (Die ,.ucirittsnrreit ist definiert als diener.! :c -inercie, die'benötigt wird, um ein Elektron aus de·:: ?err.ii-:;iveHU in eines gegebenen Material ins Vakuum zu bringe»:. Das I'erirrl-ITiveau ist dabei dacjenife Energieniveau in einem IIa^J.-erial, bei dem eine 50 ;'j-ige "./ahrscheinli alike it der Lesetnun,- d'.ii'O:; e".n ",lc-":tron besteht.) Man }iatte dalier bis ietnt verschiede:-; '.'.'' -licV-keiter., die !^Inrciialtspannung eines KC3-".-aueleiaeiites z\i ünlerr.. 7." ie ere te Kb'glichkeit bestand darin, daü man die f"r d^J.e jate-I-.lektride oder die Halbleiter;"7rundlage verv.'endeten I/aterinlien "n^erte. C'..^feiteiir: konnte raan das Verfahren nu::i Aufv/aciicen des thermischen Oxids lindern, so da;.> Q geändert wurde. .jChlieS/lich konnte nian die ot^;'.rke und/ oder den Typ der Isolation Under.¹;. Vo:: diese:; Teifa'.;rerii".;e."-^ei; v.'ird die letzte - die Anderu::.; der 3t".rke der Isolation - arj hv.ufigsten vei'wendet. Vs.n geht dabei ir. -lev Regel cc vor, i·..'- die Isolation unter der Jäte-VILek-jrede u™ einer. Taktor ".0 ά^:ίηΐιοι· ,jenaolit wird ali.^; die Isolation unter der aufgetragenen leitung zur Gate-Elektrode, rndurch ist es :.ü rlich, da.: eine ausreichend hohe 3pannun_;r an die Gate-Elektrode ar.-ele:;t v.-ird, ur, das Ilcmalgebiet unter dieser Gate-Elektrode unsukehrer., oime da:" gleichzeitig 2eile der Halbleitergrundlage unterhalb der leitung zu dieser u:zgekelirt v;erden. Un^ünsti^ ist dabei jedoch, daJ? dieWhen an IIOG transistor is in operation, the voltage applied to the metallic gate electrode must exceed a threshold voltage so that the state in the channel region under the gate electrode is reversed. The so-called "turn-on voltage", which is normally given the course designation V ™, depends among other variable quantities before all · :: r. \ Von de :: Difference in the "work function" 0 _T , _a between the air gate ISlektroüe verv / Iletall ended and de: :) TIalbleiterriaterial, the n in the insulation between the gate electrode and üe ~ underlying IZanalf-eliet enclosed OberflUchenladuir; Q ₀₀ and from the otl ^; rke and the dielectric constant 'of this insulation. (The, .ucirittsnrreit is defined as servant.!: C -inercie, which 'is required to bring an electron from de · ::? Err.ii - :; iveHU into a given material into a vacuum »: The I. 'erirrl-I level is dacjenife energy level in a IIa ^J. -erial, in which a 50;' j-ige "./probably alike it the reading now, - d'.ii'O :; e" .n ", lc - ": tron exists.) One} iatte dalier to ietnt different: -; '.'. '' -licV-keiter., the! ^ Inrciialtspannung of a KC3 - ".- aueleiaeiites z \ i ünlerr .. 7." ie ere th Kb'glichkeit was to be the DAT f "rd ^J .e jate I .lektride or semiconductors;" 7rundlage verv.'endeten I / aterinlien "n ^ alues C '.. ^f eiteiir: could. .. raan the method nu :: i to V / aciicen of the thermal oxide alleviate, so that;> Q was changed .jChlieS / Lich could nian ^ot; '.rke and / or the type of insulation Under ^1; Vo..: : these :; Teifa '.; rerii ".;e." - ^ ei; v.'is the last - the Anderu ::.; the 3t ".rke of the isolation - arj most frequently used. Vs.n precedes ir. -Lev rule cc, i · ..'- the isolation under the weeding-VILek-jrede u ™ one. Taktor ".0 ^ά: · ίηΐιοι is jenaolit ^ali; the insulation of the coated lead to the gate electrode, it is rndurch. Ever tried g rlich because .: a sufficiently high _3pannun; r ar.- to the gate electrode ele:; t v.-ird, ur, the ilcmal area under this gate electrode unsukehrer., oime da: "at the same time 2 parts of the semiconductor base underneath the line to this u: zgekelirt v; earth. However, it is inconvenient that? the

009831/0984009831/0984

BAD ORIGINALBATH ORIGINAL

Stärke eier Isolation nicht immer genau gesteuert und überwacht wird. Jas Ergebnis kann dann sein, daß eine an eine Gate-Elektrode angelegte Spannung nitunter nicht nur das gewählte Halbleitermaterial unterhalb ei ie rrer Elektrode, sondern auch HalLleiteraaterial uivjer der Leitung sur Elektrode umkehrt. Dadurch werden die Oiicralcteriatiken und die -^rLeitsweise der .'schaltung, welche dnc .■iCo-""'^c"UieleLient enthalt, geändert.Strength of the isolation is not always precisely controlled and monitored. The result can then be that a voltage applied to a gate electrode not only reverses the selected semiconductor material below an electrode, but also the semiconductor material and the line to the electrode. As a result, the Oiicralcteriatiken and the - ^ rconductivity of the .'circuit, which contains dnc. ■ iCo- ""' ^c "UieleLient, changed.

.Ar. r-\f: der „^raLr£cheinlichkei.t der Umkehrung des Halbloitermaterials unter dieser Leitung ißt das Verhältnis der Einschaltspannunr: 7_rpj für dan Halbleitermaterial unterhalb der Gate-Elektroüenlei":~ung sii der Einsciialtcxjannung Y_nr für das Halbleitermaterial unter den Gate sei ort. 7enn die Isolierung unterhall' der Leiten,: eine otiirlre von 1 I'ikron (10.000 .-lngstrora) hat, die Isolierung unterhalt der ;ate-r,lektrode eine Stärke von 1.000 /jz^ctr"'.! hat, die lato-.Jlektrode ε.ιιε aluminium besteht und das Halbleitermaterial Üilisiui.) ict, liegt diese" Verhältnis bei 7. Z)eriontirp?;ecLend genügt eine verhältnismäßig starke Spannung in Kerf:.i:iation nit einer unerv/artet dünnen leitungsisolation, um unervmiinc.ite Teile des Halbleitermaterials umzukehren. .Ar. r- \ f: the ^"r aLr £ cheinlichkei.t reversing the Halbloitermaterials under this line eats the ratio of Einschaltspannunr: 7 j _rp for dan semiconductor material below the gate Elektroüenlei": ~ ung the Einsciialtcxjannung Y _nr for the semiconductor material sii under The gate is in place. If the insulation under the conductors: has an otiirlre of 1 'micron (10,000.-lngstrora), the insulation under the; ate-r, electrode has a thickness of 1,000 / jz ^ ctr "'. ! has, the lato-.Jlektrode consists of ε.ιιε aluminum and the semiconductor material Üilisiui.) ict, this "ratio is 7. Z) eriontirp?; ecLend a relatively strong voltage in kerf: .i: iation nit an unerv / artet thin line insulation to reverse unervmiinc.ite parts of the semiconductor material.

De^;;e ^er/iber ist erfiiidunrsgernäß vorgesehen, daß man die Eincchalt;.:pannung eines I-r^.-'l^ansistor;: dadurch steuert, daß ein in reeirnoter '.."eise notiertes Halbleitermaterial für die Gate-Elektrode verwendet wird. Lurch diese Haßnahrae wird das Verhältnis τα:. 7~-,. zu y._M(i von unter 7 liegenden ',Terten auf über 11 angehoben, UI1.I .^'.es ist ein 7aktor von fast 70 ^₁ wenn die Gate-Isolation eine Jtärke von 0,1 Ilikron hat, die Leitungsisolation zehnmal so stark v/ie die Gate-Isolation ist, und" wenn Silizium sowohl für die -,iate-ZLektroäe als auch für das darunter liegende Halbleitermaterial verwendet wird. Durch Änderung der StörstoffkonzentrationThe requirement is that the switch-on;.: Voltage of an Ir ^. Electrode is used. By this Haßnahrae the ratio τα:. 7 ~ - _{,. To y. M (i} from below 7 ', Terten is raised to above 11, UI1.I. ^'. It is a factor of almost 70 ^ ₁ if the gate insulation has a thickness of 0.1 microns, the line insulation is ten times as strong as the gate insulation, and "if silicon is used for both the -, iate-ZLektroäe and for the underlying semiconductor material By changing the concentration of contaminants

009831/0984009831/0984

im Gate-Material kann zusätzlich die Differenz der Austrittsarbeit swieehen der Gate-Elektrode und dem darunter tiefindliclien llalbleitermaterial geändert werden, und man kann auf diese '.leise die Binsehaltspannung des Transistors ändern. Die so erhaltenen Änderungen der Einsehaltspannung decken einen gewählten Spannungsbereich ab, welcher in der Hähe jedes Endes des Bandspaltpotentials (band gap potential) des Halbleiter-Gate-Materials liegt. Bei Silizium beträgt dieser Bereich etwa 0,2 Volt.the gate material may additionally the difference in the work function swieehen the gate electrode and including tiefindliclien llalbleitermaterial be changed, and one can in this' .leise change the Binsehaltspannung of the transistor. The changes in the cut-off voltage thus obtained cover a selected voltage range which is in the order of each end of the band gap potential of the semiconductor gate material. In the case of silicon, this range is around 0.2 volts.

Bei einer bevorzugten Ausführungsform der Erfindung wird die Gate-Elektrode eines liOS-Bauelementes aus amorphem p-Sillaiura hergestellt, während das Kalbleitermaterial aus Einkristall-n-Siliziun besteht, welches p-Source- und p-Drain~Gebiete enthält.In a preferred embodiment of the invention, the Gate electrode of a liOS component made of amorphous p-Sillaiura made, while the cal lead material is made of single crystal n-silicon exists, which contains p-source and p-drain regions.

Die Storstoffkonzentration des Gate aus p-Silizium liegt beiThe interfering substance concentration of the gate made of p-silicon is included

17
10 ' Atomen je ecm oder höher.17th
10 'atoms per ecm or higher.

Sei einer v/eiteren bevorzugten Ausführun;;aform der Erfindung wird die Gate-Elektrode aus amorphem η-Silizium hergestellt, während das Halbleitermaterial n-Einkristall-Silizium ist, welches p-Source- und n-Drain-Gebiete enthält. Die StörstoffkonzentrationThis is another preferred embodiment of the invention the gate electrode is made of amorphous η-silicon while the semiconductor material is n-type single crystal silicon, which Contains p-source and n-drain regions. The concentration of contaminants

17
des Gate liegt ebenfalls bei etwa 10 ' Atomen je ecm oder höher.17th
of the gate is also around 10 'atoms per ecm or higher.

Yon besonderer Bedeutung ist im Zusammenhang mit der Erfindung, daß bei. οiner Kombination der Halbleiter-Gate-Elektroden gemäß der Erfindung, von denen einige ait n-3törstoffen und einige mit p-otörijtoffen dotiert sind, zu einer einzigen integrierten Schaltung Cti'ukturen gebildet werden können, welche sich besonders •"linsti.'j für eine Verwendung als Inverter, komplementäre logische Schaltungen und Kippschaltungen eignen. V/eitere zweckmäßige Anwendungen können im Rahmen fachmännischen Handelns angegeben werden. In Schaltungen dieser Art ist die Halbleitergrundlage unterhalb ,jeder Gate-Elektrode entweder mit p- oder mit n-3törstoffen dotiert, abhängig von der Einsehaltspannung, die für den KanalOf particular importance in connection with the invention, that at. a combination of the semiconductor gate electrodes according to of the invention, some of which are doped with n-3 impurities and some with p-otörijtoffen, into a single integrated circuit Cti'ukturen can be formed, which are particularly • "linsti.'j for use as an inverter, complementary logical Circuits and flip-flops are suitable. Further expedient uses can be specified in the context of professional action. In circuits of this type, the semiconductor base is below , each gate electrode is doped with either p- or n-3 impurities, depending on the cut-in voltage that applies to the channel

009831/0984009831/0984

unterhalb jedes Silizium-Gate gewünscht wird, nachfolgend wird ein komplementärer MOS-Inverter in Grundschaltung dargestellt und beschrieben, bei dem amorphe Silizium-Gate-Elektroden sowohl mit p- als auch mit η-Leitfähigkeit über einem dotierten Einkristall-Silizium-Grundkörper vorhanden sind.below each silicon gate is desired, below a complementary MOS inverter shown in the basic circuit and described, in which amorphous silicon gate electrodes with both p and η conductivity over a doped single crystal silicon base body available.

Die Erfindung wird zwar im Zusammenhang mit der Verwendung von fc dotiertem Silizium als Gate-Elektrode beschrieben, jedoch können anstelle von Silizium auch andere Halbleitermaterialien verwendet werden. Da das Fermi-lTiveau der dotierten Halbleiter-Gate-Elektrode in der Ilähe einer der beiden Grenzen des Halbleiter-Bandspalt-Potentials liegen muß, damit der Halbleiter eine hinreichend niedrige Leitfähigkeit hat, un als eine im wesentliehen ^ciuipotentiale Gate-Elektrode zu arbeiten, begrenzt das Bandspaltpotential eines bestimmten I-Ialtleiternaterials den Bereich der ijiderung der Einsciialtspannung, die mit diesem ilaterial erreicht werden kann. Das Bandspaltpotential von Silizium beträgt etwa 1,1 el bei Raumtemperatur, "ei Galliumarsenid beträgt es jedoch etwa 1,4 eY bei Raumtemperatur, während es bei Galliumphosphid von Raumtemperatur etwa 2,4 eY beträgt. Wenn, man Galliumarsenid und " Galliumphosphid in Kombination verwendet, erhält man Verbindungen mit Bandspaltpotentialen im Bereich von 1,4 - 2,4 eY. Außerdem hat Siliziumkarbid ein Bandspaltpotential von 3,0 "bei Raumtemperatur. Durch passende Wahl des Halbleitermaterials für die Gate-Elektrode und entsprechende Dotierung dieses Materials kann also ein weiter Bereich von Einschaltspannungen erreicht werden.Although the invention is described in connection with the use of fc-doped silicon as the gate electrode, other semiconductor materials can also be used instead of silicon. Since the Fermi level of the doped semiconductor gate electrode must be in the range of one of the two limits of the semiconductor band gap potential so that the semiconductor has a sufficiently low conductivity and can function as a substantially ciuipotential gate electrode, the band gap potential of a certain thermal conductor material limits the range of insertion stress that can be achieved with this material. The band gap potential of silicon is about 1.1 el at room temperature, but for gallium arsenide it is about 1.4 eY at room temperature, while for gallium phosphide at room temperature it is about 2.4 eY. If gallium arsenide and gallium phosphide are used in combination , compounds with band gap potentials in the range of 1.4 - 2.4 eY are obtained. In addition, silicon carbide has a band gap potential of 3.0 "at room temperature. By choosing the right semiconductor material for the gate electrode and doping this material accordingly, a wide range of switch-on voltages can be achieved.

Im Zusammenhang mit der Erfindung werden auch vorteilhafte Verfahren zur Herstellung von MOS-Bauelementen mit Gate-Elektroden aus dotiertem Halbleitermaterial angegeben. Bei einem Verfahren dieser Art wird eine dünne Schicht aus Siliziumdioxid auf einer Fläche eines Grundkörpers (wafer) aus Einkristall-Silizium mitAdvantageous methods are also used in connection with the invention for the production of MOS components with gate electrodes specified from doped semiconductor material. In a process of this type, a thin layer of silicon dioxide is placed on top of a Area of a base body (wafer) made of single crystal silicon with

009831/0984009831/0984

Jt or.nt of fen eines ersten Leitfähigkeitntypn aufrebracht. _ji~ rc^:iließend läßt nan eine Schicht aun amorphen, silicium über diesem .'jiliziuiridioxid aufwachsen, und er werden durch die ciliuiuinrchicht und die Siliziumdioxidschicht öffnungen ^eätst, ·ν..ι die ν or gesehenen Source- und Drain-Gebiete den MOJ-:.?aueleinentec freizulegen. Daraufhin werden Jtörctoffe entweder eines ernten oder eines zweiten leitfähigkeitstypr; in die Source- und Drain-Gehiote eindiffundiert, und auch in die darüberließende .Schicht amorphen Jiliziuras, welche als Gate-üJIelrtrode dienen ε oll. L-ann v/ird au Γ die Oberfläche des Grundkörper." _ Giliniur.idloriü aufgebrannt, welchen die Source- und Drain-Gel:Ic?tn ßov/ie ΰηα 31Iiniua rndec3,t. Durch diese Silisiuradioxidßchioht po^:'i.;:to ■"!'fnun -en leren Teile der Oberflüchen der i'ource- und J)raii)-uol i ate uiif. der 'logierten oiliziura-Gate frei. Über diene Fenster werden echlier.liu-. Λίπη:"--niurakontakte ^u den darunter lie^nnnen OeV.ieten der .>ouroc, de:¹ Drain und dec SilisiuinsJt or.nt open a first conductivity type. _ji ~ rc ^: A layer of amorphous silicon is allowed to grow over this silicon dioxide, and openings are etched through the silicon dioxide layer and the source and drain regions seen above the MOJ -:.? aueleinentec to expose. Thereupon Jtörctoffe will either harvest or a second conductivity type; diffused into the source and drain housings, and also into the layer of amorphous jiliziuras that left over it, which should serve as a gate electrode. L-ann v / ird auf Γ the surface of the base body. "_ Giliniur.idloriü burned on, which the source and drain gel: Ic? Tn ßov / ie ΰηα 31Iiniua rndec3, t. Through this Silisiuradioxidßchioht po ^: 'i .; : to ■ "! 'fnun -en leren parts of the surfaces of the i'ource- and J) raii) -uol i ate uiif. the 'lodged oiliziura gate free. Echlier.liu-. Λίπη: "- niurakontakte ^ u the underlying OeV.ieten der.> Ouroc, de: ¹ Drain and dec Silisiuins

Dan dotierte oilisiun-Gate wird \on e Ire-.. I'.anal-obie ·: ;;\:' -aLcm den Source- und Drain-Gebieten .lure! la:· r.:*rui:^;;o:-.· l'ert-r^c :LLisiutndioxid getrennt. Da die diffundiortün 'Teliel-e der or.iree und der Drain Eich in de:.: linkri^taJl-^ilisiu .i unter:.all: Cc ν Jiliniamdio::idschic}:t nuc:. der iierue errl:rec]:or·, v.-eil die Störe::?fe auci. seitlich diffunaieren, Tt erl?.~e::t uic ~.cr ',erte .:.ili^iub-:.'i ;oiilelitrode die imieron Küiidcr der .«e; lote Ie:.' .. 3ui'oe :in\ ior 3)rain, und nie ist auch _Lx'::au dar.v.'irc'.e:. ::::. :rier^J". Tiere izeii¹:,,:- .'_v.Grlu:itunj; der Ga:o-^r'lO::tr;ue cotnt UJo ILap'.;^:/:' -.: a:: ^e:: Zl''iicic:'„ .".ei* G''.te-'Jlektroäe herab, und en \γ'λ\\ ä.-.;".:*rc".:, -"ie V·:rv/e:vZu::. :::öjlic^- ];e:Vu dec IICo- >;tueler:e:i:ee für eic .:. x:.',-\^j v-ei '-i::en Tre;uenc;e:. erheblich verVernei*"j.The doped oilisiun gate is \ on e Ire- .. I'.anal-obie ·: ;; \: '-aLcm the source and drain areas .lure! la · ^r.:*rui:; ; o: -. l'ert-r ^ c: LLisiutndioxid separated. Since the diffundiortün 'Teliel-e the or.iree and the drain Eich in de:.: Linkri ^ taJl- ^ ilisiu .i under: .all: Cc ν Jiliniamdio :: idschic}: t nuc :. der iierue errl: rec]: or ·, v.-eil the sturgeon ::? fe auci. diffuse laterally, Tt ext?. ~ e :: t uic ~ .cr ', erte.:. ili ^ iub - :.'i; oiilelitrode die imieron Küiidcr der. «e; lote Ie :. ' .. 3ui'oe : in \ ior 3) rain, and _L x ':: au dar.v.'irc'.e :. ::::. : rier ^J ". Animals izeii ¹ : ,,: - .'_ v.Grlu: itunj; der Ga: o- ^r 'lO :: tr; ue cotnt UJo ILap'.; ^: /: ' - .: a: : ^ e :: Zl''iicic: '".". ei * G''.te-'Jlektroäe down, and en \ γ'λ \\ ä .- .; ".: * rc".:, - "ie V ·: rv / e: vZu ::. ::: öjlic ^ -]; e: Vu dec IICo->; tueler: e: i: ee for eic .:. x:. ', - \ ^ j v-ei '-i :: en Tre; uenc; e:. considerably verVernei * "j.

jp der 3rfi::^u: · :erder. nacr.^oljer-I ar.":'u:a derjp der 3rfi :: ^ u: ·: erder. nacr. ^ oljer-I ar. ": 'u: a der

eichnu:: xen ni'.her erl^::.utert.eichnu :: xen ni'.her explained ^:: .utert.

009831/0984009831/0984

BADBATH

Figuren la und. 11, neigen die Potentinlverteilung in einer Alurainiun-riliniuindiozia-olliKimn-Struktur für die beiden Pälle, daß die 'Ia-Ue-UPaIiIiUm; T_f, gleich Hull und die Gate-Spannung gleich der !Differenz 0«._r. der Lustrittearbeit zwischen der niet aiii sollen Gate-Elektrode und den Gilisiura-Halblelterkörpör ist.Figures la and. 11, the potential distribution in an Alurainiun-riliniuindiozia-olliKimn structure for the two palls that the 'Ia-Ue-UPaIiIiUm; T _f , equal to Hull and the gate voltage equal to the "difference 0". _r . The struggle between the niet aiii should gate electrode and the Gilisiura half-parent body is.

Figuren 2a, 2u und 2o zeigen die Potentialverteilung in einer iJili^iur.i-Giliaiiradioicid-fJilisiurn-Strulctur, vremi die Gate-Elektroden-'^-miiung T_& gleich Hull für sirei verrcliiedene Slliziumdioxidßtfirken zwischen der Siliziun-G-ate-Iilektrode und der darunter liegenden Sllisiumgrundlage ist» und wenn die Gate-Elektroden-..iT)^nnun_k'" f-'leicli c-er Differenz 0„„ der Au,"trittsar"beit zwischen dem ^ilisiura-Gate und dem S ilisiuin-Halble iterma ter ial ist.Figures 2a, 2u and 2o show the potential distribution in a iJili ^ iur.i-Giliaiiradioicid-FJilisiurn-Structure, with the gate electrodes - '^ - with T _& equal to Hull for sirei reduced silicon dioxide effects between the silicon G-ate-electrode and the underlying silicon base is "and if the gate electrodes - .. iT) ^ nnun _k '"f-'leicli c-er difference 0 "" the Au, "occurs" work between the ^ ilisiura gate and the S. ilisiuin semiconductor is material.

Figuren 3a - 3e zeigen im Solmitt die Stufen der Herstellung eines "iOS-Bauelementes mit einer Silisiura-Gate-Elektrode, v/elche Mit p-'.'iörstoffen selektiv dotiert ist.FIGS. 3a- 3e show the stages in the production of an "iOS component" with a Silisiura gate electrode, which is selectively doped with p - '.'

71_;;π·.:-οη 4a - 4d zeigen Kraufsichten auf nelirore Stufen der Herctelluii ■ des I-'03-:?auele::ienteK, wie ez in den figuren 3a - 3e dar-ίjeßteilt ist.71 _; ; π ·.: - οη 4a - 4d show aerial views of nelirore stages of the Herctelluii ■ of I-'03 -:? auele :: ienteK, as shown in Figures 3a - 3e.

Figur ;5 zeigt i*rj Dia^rt^] die- "nderung der Spannung in Abhängig— keit von der J'apazität bei oinea IIOi'-3:auelet3Gnt rait Siliziura-Gate-^lektrocle ·Figure; 5 shows i * rj Dia ^ rt ^] the- "change in voltage as a function of ability of the J'apacitance at oinea IIOi'-3: auelet3Gnt rait Siliziura-Gate- ^ lektrocle ·

ri{r;r 6 zeigt das Fg rmi-ITi ve au 3.^ i:inus das natürliche (intrinsic) Perr.:i-IiiTeau Ξ_Ί. in ."J:häufigkeit von der Gtörstoffkonzentration flir Donatoren- und .Urseptoren-Gtörctoffe im ."iliziuin-Gate.ri {r; r 6 shows the Fg rmi-ITi ve au 3. ^ i: inus the natural (intrinsic) Perr.:i-IiiTeau Ξ _Ί . in. "J: frequency of the pollutant concentration for donor and .Urseptor pollutants in the." iliziuin-Gate.

.'!euren 7a - 7e zeigen ein Verfahren zur Herstellung von I!0S-3au~ elementen rait einer Eiliziura-Gate-Elektrode, welche selektiv iDit n-Gtörstoffen dotiert ist.. '! your 7a-7e show a process for making I! 0S-3au ~ elements rait an Eiliziura gate electrode, which selectively iDit n-Gtörstoffen is doped.

009831/0984009831/0984

Figuren tJa, 8b und 8c zeigen In Draufsicht und. im Schnitt einen komplementären MOS-Inverter sowie das scheraatische Diagramm dieses Inverters.Figures tJa, 8b and 8c show in plan view and. on average one complementary MOS inverter as well as the schematic diagram of this Inverters.

Figuren 8d - 8g zeigen die entsprechenden Hingangs- und Ausgangssignale des in den Figuren On, 3b und 8c dargestellten Inverters.Figures 8d-8g show the corresponding input and output signals of the inverter shown in Figures On, 3b and 8c.

Figur 9 cei£t die Verbesserung, die in dem Verhältnis Vm₁-/V_n« erreicht wird, wenn man eine .Cilisiura-Oate-Slektrode mit einer. Siliziur.igrundlage verwendet, im Vergleich au einer Alumiiriura-Crate-Ijlelrtrode mit einer Siliziumgrundlage.FIG. 9 shows the improvement that is achieved in the ratio Vm ₁ - / V _n « when using a .Cilisiura-Oate slectrode with a. Silicon base used, in comparison on an aluminum crate electrode with a silicon base.

Figuren 1a und 11, se igen in der Beseiohnunjsweise der Elektronenenergie die Po tentinlverteLlung in einer .."J.umiiiium-Siliziumdioxid-Siliziu 1-I· OS-Ctruktur bekannter ^rt, wenn die an da« Al um in lan angelegte 'rate-Spannung gleich Ifull ist. Die Abszisse zeigt verschiedene Lagen entlang einec Querschnittes durch die ίlehrschicht-Struktur» Das Aluminium-Gate ist auf der linken Seite gezeigt, die äilisiumdiojcid-Isolierung liegt in der Mitte, und das n-.ßinkriötall-oilisium befindet sich auf der rechten Seite. Die drei iiaterialscliichten sind im Gleichgev/icht, und daher ist das FermitJnergieniveau, welches durch die gerade Linie Ii₇ in Figur la dar- :;entellj ist, über die ganze Struktur gleich. Da Aluminium ein Leiter Lot, hat es überall im wesentlichen das gleiche Potential, ttnu cölne Elektronen können sehr leicht aus ihren Valensbindungen οηΙΙ'βχΊνα worden. Das Leitungsband und dar; Valenzband der Energie "L;erla"p'pen sich bei Aluminium in bekannter "/eise. Das schraffierte Ueliet linke des Silisiuiadioxids repräsentiert daher das ^leichfijriijige Potential der Aluminiumelektronen als Funktion der Entfernung von dem Siliziumdioxid, Da Siliziuradioxid ein Isolator ist, enthält es Elektronen, welche erheblich größere Energiebetrüge benötigen, um vom Valenzeiiergieband zum LeitungsenergiebandFIGS. 1a and 11 show the potential distribution of the electron energy in an aluminum silicon dioxide silicon structure which is known if the rate applied to the aluminum in linear form The abscissa shows various positions along a cross-section through the teaching layer structure. The aluminum gate is shown on the left, the ailisium diocide insulation is in the middle and the n- on the right. The three layers of material are in equilibrium, and therefore the Fermit energy level, which is represented by the straight line Ii ₇ in Figure la, is the same over the entire structure It is essentially the same potential everywhere, ttnu cölne electrons can very easily be removed from their valence bonds. The conduction band and the valence band of the energy "L;erla"p'pen in aluminum in a known "/ ice. The hatched Ueliet on the left of the silicon dioxide therefore represents the slight potential of the aluminum electrons as a function of the distance from the silicon dioxide. Since silicon dioxide is an insulator, it contains electrons which require considerably greater amounts of energy to move from the valence energy band to the conduction energy band

00 9831/098400 9831/0984

BAD ORIGINALBATH ORIGINAL

gebracht werden zu können, als dies bei entsprechenden Aluminiumelektronen der Fall ist. Biese Differenz der Energien erkennt man daran, daß das Leitfähigkeitsenergieband Eq des Siliziumdioxid wesentlich größer als das Leitfähigkeitsenergieband E^ sowohl des Aluminium als auch des dotierten Sinkristallsiliziums ist.than is the case with corresponding aluminum electrons. This difference in energies can be seen from the fact that the conductivity energy band Eq of silicon dioxide is significantly larger than the conductivity energy band E ^ of both aluminum and doped sinking crystal silicon.

Wenn Materialien mit Elektronen auf verschiedenen Elektronenenerfc gieniveaus zusammengebracht werden, verschieben sich entsprechend der Darstellung in ]?igur 1a die normalen Potentialverteilungen in diesen Materialien aufgrund des Elektronenflusses von einem Material zum anderen. Dieser Elektronenfluß zwischen den Materialien hört auf, wenn die Diffusions- und Feldkräfte bei diesen Elektronen sich zu Null ausgleichen, Wenn daher Aluminium, Siliziumdioxid und Einkristallsilizium entsprechend der Darstellung in Figur 1a zusammengebracht werden, gruppieren sich Elektronen in einem Gebiet des Siliziums in der ITähe der Siliziumdioxid-Siliziumgrenzschichfc. ills Ergebnis dieser Gruppierung ist die Verteilung der Elektronen in jedem Energieband des Siliziums ungleichförmig mit dem Abstand, und die Energiebänder sind in der dargestellten Weise abwärts gebogen, wenn man sich der Silizium-Siliziumdioxid-Grenz- W schicht vom Silizium her nähert. Wenn der Ausgleich erreicht ist, ist das Fermi-Energieniveau E™ über den ganzen Aufbau gleichbleibend. When materials with electrons at different electron energy levels are brought together, the normal potential distributions in these materials shift as shown in Figure 1a due to the flow of electrons from one material to another. This flow of electrons between the materials ceases when the diffusion and field forces in these electrons equalize to zero. Therefore, when aluminum, silicon dioxide and single crystal silicon are brought together as shown in FIG Silicon dioxide-silicon boundary layer ills result of this grouping, the distribution of the electrons in each energy band of the silicon non-uniformly with the distance, and the energy bands are bent downwards in the manner shown when the silicon-silicon dioxide-limit W layer passes from the silicon forth. When equilibrium is reached, the Fermi energy level E ™ is constant over the entire structure.

Wenn man an das Aluminium eine negative Spannung von passendem Wert anlegt, werden die Energiebänder des Siliziums gerade, wie in Figur 1b dargestellt ist; man erhält dann den "Flachband-Zu- · stand" (flat-band-condition), bei dem keine Ladung in dem Silizium-Halbleitermaterial eingeführt wird. Diese Erscheinung ist beschrieben und erläutert von A.S. Grove in Kap. 9 seines Buches "Physics and Technology of Semiconductor Devices", herausgegeben 1967 von John Wiley & Sons.If a negative voltage of a suitable value is applied to the aluminum, the energy bands of the silicon become straight, like is shown in Figure 1b; the "flat-band condition" is then obtained, in which there is no charge in the silicon semiconductor material is introduced. This phenomenon is described and illustrated by A.S. Grove in chap. 9 of his book "Physics and Technology of Semiconductor Devices," published 1967 by John Wiley & Sons.

009831/0984009831/0984

196 16 Λ 1196 16 Λ 1

AlAl

Der Flachband-Zustand tritt auf, wenn die Gate-Spannung Y_Q gleich der Sperrspannungsdifferenz zwischen dem Metall und dem Halbleitermaterial ist; das ist dann der Fall, wenn Y_n -~ 0_T«, ist, wobeiThe flat band condition occurs when the gate voltage Y _Q equals the reverse voltage difference between the metal and the semiconductor material; this is the case when Y _n - ~ 0 _T «, where

U JWiJU JWiJ

0_MS = 0_M - 0_Ü und die Oberflächenladung Q^₀ = Null ist. 0_M ist die Sperrspannung des Metalls, während 0_n die HalbleiterSperrspannung ist. Diese Sperrenergien sind in dem erwähnten Buch von Grove auf den Seiten 345 und 346 definiert und beschrieben. Das Steigen der negativen Spannung auf der üluminium-GatG-E]ektrode treibt die Elektronen in dem Siliziumgebiet in der liülie der SiIiziumdioxid-Siliziuragrenzschicht von diaper Grensschicht fort, go daß das Valenzband, das Leitungsband and da;: natürliche jlinergieband des Siliziums in eine Gerade übergehen, ',leim dio Gate-Spannung negativer eingestellt wird, werden die Elektronen in diesem Gebiet nahe der Grenzschicht zunehmend vermindert, und woun ehe Gate-Spannung hinreichend hohe negative V/er te amriiHrat₃ wird daß Gebiet unmittelbar unter dieser Gr^nni-uhiciri, ■ · -.^!n^n J'iyor > "^r ten umgekelirt, es ändert sich aluo von n-Jiliii.t-Jüj in ;κϋί J-Dies tritt auf, wenn dau natürliche Energieband h. das Foi.;ni-ivnergieband E,, kreuzt. An diesem Punkt wird die Wahr; cheinliohkeit des Auftretens eine« Elektrons in de:i Leitungsband der Enor,;ie geringer als die gleiche 'rfahrscheinlio-ikeil; in elgeiileiuenden (intrinsic) Silizium, während die V.'ahrncheinlichkeiv de:; ..ui^vüretens eines Defektelektrons im Valensene^piebanu er":;«!' v;ij'u alü die rfahrscheinliciilreit in: ei{:eiileitenuen ;".'ilisi-UTj.0 _MS = 0 _M - 0 _Ü and the surface charge Q ^ ₀ = zero. 0 _M is the reverse voltage of the metal, while 0 _{n is} the semiconductor reverse voltage. These barrier energies are defined and described on pages 345 and 346 of the referenced Grove book. The rise of the negative voltage on the aluminum gate electrode drives the electrons in the silicon area in the liulie of the silicon dioxide silicon boundary layer away from the diaper boundary layer, so that the valence band, the conduction band and there;: natural glass energy band of silicon in a straight line pass, ', glue dio gate voltage of negative is set, the electrons in this region are increasingly reduced near the boundary layer, and woun before gate voltage sufficiently high negative V / he will te amriiHrat ₃ that region immediately under this Gr ^ NNI uhiciri, ■ · -. ^! n ^ n J'iyor>" ^r th umgekelirt, it changes aluo from n-Jiliii.t-Jüj in; κϋί J-This occurs when last natural energy band h. the Foi . ; ni-ivnergieband E ,, crosses. At this point the probability of occurrence becomes an "electron in de: i conduction band of Enor,; ie lower than the same"rfahrscheinlio-ikeil; in elgeiiluuu (intrinsic) silicon, while the V.'ahrncheinlichkeiv de :; ..ui ^v ürenens a defect electron in the valensene ^ piebanu er ":;«! 'v;ij'u alü die Fahrscheinliciilreit in: ei {: eiileitenuen; ". 'ilisi-UTj.

Die Figuren 2a, 2b und 2c seifen die Potontialvertellunj über einem IIOS-Bauelenent, welches amorphes xj-Silisium als Ga te-Elektrode enthält. Nachfolgend wird ünvon auc^egaiitren, Ua.^ das als Gate-Slektrode verwendete Silizium amoi*phes Silizium ist, selbst wenn dies nicht ausdrücklich erwUiint ist; bei Forderung einer anderen Art von Silizium ist dies ausdrücklich angegeben. Die Potentialverteilung über dem p-Silizium ist im wesentlichenFigures 2a, 2b and 2c soap over the potential distribution an IIOS component, which uses amorphous xj silicon as the gate electrode contains. In the following, we will also use it as a Gate slektrode silicon used is amorphous silicon, itself if this is not expressly requested; at the request of another Type of silicon this is specifically stated. The potential distribution over the p-type silicon is essentially

009831 /0984009831/0984

AlAl

gleichförmig, da das p-Silizium mit Akzeptor-Störstoffen bis zuuniform, since the p-silicon with acceptor impurities up to

1 7 1 fl
einer Konzentration von 10 ' - 10 Atomen je ecm hoch dotiert worden ist. Der spezifische Widerstand dieses Siliziums ist daher sehr niedrig; er liegt vorzugsweise unter 0,3 Ohm-cm. Das Ergebnis der Verwendung von p-Silizium für die Gate-Elektrode ist, daß Elektronen aus dem η-Silizium von der Grenzschicht des Siliziumdioxid und des n-oilisiums fortgetrieben werden, wie aus Figur 2a erkennbar ist. Dies ist der Fall, weil das Fermi-Niveau in allen drei Materialien gleichförmig sein muß, wenn die Materialien im Gleichgewicht sind* Damit dies geschieht, müssen die Energiebänder in dem η-Silizium aufwärts gebogen sein, wenn man sich der SiIizium-Siliziumdioxid-Grenzschicht von dem Silizium her nähert. Venn, das natürliche Energieband E. das Fermi-Energieband Ej₁ entsprechend der Darstellung in Figur 2a schneidet, wird das Gebiet dieses η-Siliziums an der Siliziumdioxid-Grenzschicht in p-Silizium geändert. Die Stärke des Siliziumdioxids in Figur 2a liegt bei etwa pOO Angström.1 7 1 fl
a concentration of 10 '- 10 atoms per ecm has been highly doped. The specific resistance of this silicon is therefore very low; it is preferably less than 0.3 ohm-cm. The result of using p-silicon for the gate electrode is that electrons from the η-silicon are driven away from the boundary layer of the silicon dioxide and the n-oil, as can be seen from FIG. 2a. This is because the Fermi level must be uniform in all three materials when the materials are in equilibrium approaches from the silicon. Venn, the natural energy band E. Fermi energy band Ej ₁ according intersects the representation in FIG 2a is changed to the field of this η-silicon to the silicon dioxide barrier layer in p-type silicon. The thickness of the silicon dioxide in FIG. 2a is approximately pOO Angstroms.

Figur 2c zeigt die Energiebänder für den Fall, daß das Siliziumdioxid eine Stärke von 700 - 800 Angström hat. Das natürliche Energieband E. des n-Ei.nkristallsilizium liegt unmittelbar unter-Figure 2c shows the energy bands for the case that the silicon dioxide has a strength of 700 - 800 angstroms. The natural energy band E. of the n-single crystal silicon lies directly below

JL -JL -

halb des Fermi-Energieniveaus EL. In diesem Fall ist die Oberfläche des η-Siliziums, obwohl sie sich nahe der Umkehrung befindet, nicht umgekehrt. *,/onn eine negative Spannung an das p-Silizium-Gate angelegt wird, v/erden Elektronen von der Silizium-Sili-. ziumdioxid-Grenznchicht fortgetrieben und Defektelektronen zur Grenzschicht hingezogen. Wie die Annäherung von E. zu E₁₅, an der · Siliziumoberfläche zeigt, ist nur eine kleine negative Spannung erforderlich, um das Gebiet des Siliziums in der Nähe der SiIizium-Siliziumdioxid-Grenzschicht umzukehren. Die Einschaltspannung des p-Kanal-MOS-Bauelementes ist daher erheblich herabgesetzt.half of the Fermi energy level EL. In this case, although the surface of the η-silicon is close to the inversion, it is not reversed. *, / onn a negative voltage is applied to the p-silicon gate, v / ground electrons from the silicon-silicon. ziumdioxid-Grenznchicht driven away and defect electrons attracted to the boundary layer. As the approach of E. to E _15, at the · silicon surface shows only a small negative voltage is required to the area of the silicon near the reverse SiIizium-silicon dioxide interface. The switch-on voltage of the p-channel MOS component is therefore considerably reduced.

009831/0 984009831/0 984

196164196164

In Figur 9 ist die Änderung der Einsehaltspannung zwischen einer Aluminium-Gate-Elektrode und einer amorphen p-Silizium-Gate-Elektrode mit einer Isolation τοη 1.000 Angström Stärke unterhalb der Gate-Elektrode und 10.000 Angström Stärke der Isolation unterhalb der Leitung der Gate-Elektrode verglichen. Die untere Grundlage ist Einkristall-n-Silizium in (111) Orientierung. Pur ein p-Silizium-Gate ist die Einsehaltspannung V,™ -1,4 Volt, während die Einschaltspannung der leitung (Linear proportional der Oxidstärke) bei etwa -15,8 ToIt liegt. Das Verhältnis V^/V^ ist also größer als 11. Bei einem Aluminium-Gate ist Y„n -2,5 YoIt, und V^-r- beträgt -16,9 Volt; Vmx/Vrjwj ist niedriger als 7. Das p-Silizium-Gate mit einer η-Grundlage gibt daher einen größeren Schutz gegen unerwünschte Umkehrung der Schichten in der Siliziumgrundlage als dies bei einer Aluminium-Gate-Elektrode der Pail ist.FIG. 9 shows the change in the switch-on voltage between an aluminum gate electrode and an amorphous p-silicon gate electrode with an insulation τοη 1,000 angstroms thickness below the gate electrode and 10,000 angstroms thickness of the insulation below the line of the gate electrode compared. The lower foundation is single crystal n-silicon in (111) orientation. For a p-silicon gate, the switch-on voltage V, ™ is -1.4 volts, while the switch-on voltage of the line (linearly proportional to the oxide thickness) is around -15.8 ToIt. The ratio V ^ / V ^ is therefore greater than 11. For an aluminum gate, Y "n is -2.5 YoIt, and V ^ -r- is -16.9 volts; Vmx / Vrjwj is lower than 7. The p-silicon gate with an η base therefore gives greater protection against undesired reversal of the layers in the silicon base than is the case with an aluminum gate electrode of the Pail.

eine positive Gate-Spannung an das p-Silizium-Gate angelegt wird, werden entsprechend der Darstellung der Figur 2b Elektronen zu dieser Grenzschicht aus dem η-Silizium angezogen. Das Ergebnis ist, daß das Valenzband, das leitungsband und das natürliche Band des η-Siliziums abgeflacht werden.a positive gate voltage is applied to the p-type silicon gate is, electrons are attracted to this boundary layer made of η-silicon, as shown in FIG. 2b. The result is that the valence band, the conduction band and the natural band of η-silicon are flattened.

Da die Austrittsarbeit des p-Silizium-Gate um etwa 0,2 eV variiert werden kann in Abhängigkeit von der Storstoff-Dotierungskonzentration, ohne daß die für eine Elektrode wesentliche hohe Leitfähigkeit verlorengeht, kann die Gate-Spannung, die zur Umkehrung des Oberflächengebietes des η-Siliziums benötigt wird, um einen gleichen Betrag dadurch geändert werden, daß die Dotierung des Silizium-Gate geändert wird. Diese Änderung der Austrittsarbeit des Siliziums mit der Dotierung, die als eine Verschiebung des Fermi-Energieniveaus Ep relativ zu dem natürlichen Fermi-Niveau E. sowohl für p- als auch n-Störstoffe ausgedrückt ist, ist in Figur 6Because the work function of the p-type silicon gate varies by about 0.2 eV can be dependent on the impurity doping concentration, Without losing the high conductivity which is essential for an electrode, the gate voltage, which is used to reverse the The surface area of the η-silicon is required to be changed by an equal amount by the doping of the silicon gate will be changed. This change in the work function of the silicon with the doping acts as a shift in the Fermi energy level Ep relative to the natural Fermi level E. both is expressed for p and n-type impurities is shown in FIG. 6

009831/0984009831/0984

dargestellt. Die Ordinate ist in Figur 6 E^, - E^ in Elektronenvolt. Die Abszisse ist die Konzentration der Silizium-Störstoffe in Atomen je ecm, im logarithmisohen Maßstab. Diese Kurven sind nach folgender Gleichung errechnet worden:shown. The ordinate is E ^, - E ^ in electron volts in FIG. The abscissa is the concentration of silicon impurities in atoms per ecm, on a logarithmic scale. These curves are has been calculated according to the following equation:

= kiln= kiln

(D(D

wenn die Donatoren-Stör stoffe überwiegen, oder nach der Gleichungif the donor interfering substances predominate, or according to the equation

- E₁, =- E ₁ , =

wenn die Akzeptoren-Störstoffe überwiegen. In diesen Gleichungen sind Ep und E^ vorher bestimmt worden, k ist die Boltzmannsche Konstante, T ist die temperatur in Grad Kelvin, N_D und N_A sind die Silizium-Donatoren- bzw. Akzeptoren-Störstoffkonzentrationen in Atomen je ecm, und n^ ist die natürliche (intrinsic) Trägerkonzentration des Siliziums, ebenfalls in Atomen je ecm.when the acceptor interfering substances predominate. In these equations, Ep and E ^ have been determined beforehand, k is Boltzmann's constant, T is the temperature in degrees Kelvin, N _D and N _A are the silicon donor and acceptor impurity concentrations in atoms per ecm, and n ^ is the natural (intrinsic) carrier concentration of silicon, also in atoms per ecm.

Wenn die Störstoffkonzentration, entweder der Donatoren oder der If the contaminant concentration, either the donors or the

10
Akzeptoren, niedriger als 10 Atome je ecm ist, verhält sich der Siliziumkristall im wesentlichen wie eigenleitendes Silizium, und das Fermi-Hiveau E^₁ des Silizium ist angenähert das natürliche (intrinsic) ÜPermi-Mveau E^ des Silizium.10
Acceptors, lower than 10 atoms per ecm, the silicon crystal behaves essentially like intrinsically conductive silicon, and the Fermi level E ^ ₁ of silicon is approximately the natural (intrinsic) ÜPermi level E ^ of silicon.

000831/0984000831/0984

Wenn die Stör Btoff konzentrat ion steigt, entfernt sich das Feraii-Niveau E-B logarithmisch von dem natürlichen Fermi-Niveau E-. Bei Donatoren-Störstoffen steigt das Ferrai-lliveau relativ zu dem natürlichen Fermi-Niveau, bei Akzeptoren-Störstoffen fällt es relativ zu dem natürlichen Fermi-Niveau. Eine maximale Verschiebung im Fermi-Niveau von etwa +0,55 Elektronenvolt von dem natürlichen Energieniveau tritt auf, wenn die Dotierungskonzentration sichWhen the sturgeon concentration rises, the holiday level goes away E-B logarithmic from the natural Fermi level E-. at Donor impurities, the ferric level increases relative to the natural one Fermi level, in the case of acceptor interfering substances it falls relative to the natural Fermi level. A maximum shift at the Fermi level of about +0.55 electron volts from the natural energy level occurs when the doping concentration increases

dem tfert von 10 ^ Atomen je ecm nähert. Oberhalb dieser Dotierungskonzentration degeneriert das Silizium, und die Gleichungen für die Errechnung der in Figur 6 dargestellten Beziehungen sind nicht mehr gültig.approaches that of 10 ^ atoms per cm. Above this doping concentration the silicon degenerates, and the equations for calculating the relationships shown in FIG. 6 are no longer valid.

Nur eine Akzeptoren- oder Donatoren-Storstoffkonzentration überOnly one acceptor or donor interfering substance concentration above

17
etwa 10 Atomen Je ecm gibt dem Silizium eine leitfähigkeit, welche hoch genug ist, daß es als Gate-Elektrode in einem HOS-Bauelement verwendet werden kann. Wenn man die Gtörs'üoffkonzentration in dem Silizium von 10 ' auf etwa 10 Atome je ocj iüi qtü, ändert eich E« - S. von etwa 0,55 eV auf etwa 0,55 eV bei n-Stürstoffen, und von etwa -0,35 eV auf etwa -0,55 eV für p-Störstoffe. Die spezifischen Widerstände, die diesem Bereich der Störstoffkonzentrationen zugeordnet sind, ändern sich von etwa 0,5 Ohm-crn auf etwa 0,01 Ohm-cm. Von Bedeutung ist dabei, daß die spezifischen Widerstünde des Siliziums, die bei n-Stürstoffen auftreten, etwa halb so groß oder niedriger nlnu aln die ppesifischeii ./iderstünde des Siliziums, die bei p-Störrtoffen auftreten.17th
about 10 atoms per ecm gives silicon a conductivity high enough that it can be used as a gate electrode in a HOS component. If the Gtörsoff concentration in the silicon is changed from 10 to about 10 atoms per ocj iüi qtü, E «- S. changes from about 0.55 eV to about 0.55 eV in the case of n-impurities, and from about -0 .35 eV to about -0.55 eV for p-type impurities. The resistivities associated with this range of contaminant concentrations change from about 0.5 ohm-cm to about 0.01 ohm-cm. It is important that the specific resistance of silicon which occurs with n-type impurities is about half or less than the resistance of silicon that occurs with p-type impurities.

Wie von Grcve in Kap. 9 des genannten SucheQ beschrieben und untersucht wird, ist die Einsclialtspannung V_n eines K0o-I>auelementes eine Funktion der Oberflilchenladung (surface state charge) Q im Siliziumdioxid an der Grenzschicht zwischen dem Siliziumdioxiä und der darunter angeordneten Siliziumgrundlage, derAs described by Grcve in chap. 9 of the aforementioned search Q is described and investigated, the Einclialtspannung V _{n of} a K0o-I> auelementes a function of the surface state charge Q in the silicon dioxide at the interface between the silicon dioxide and the underlying silicon base, the

0Q9831/09Ö*0Q9831 / 09Ö *

Gesamtladung Q- in dem Verarmungsgebiet "beim Einsetzen starker Umkehrung, der Kapazität O der Isolation zwischen der Gate-Elektrode und der Grundlage, der Differenz der Austrittsarbeit 0^» oder 0_SS für eine Silizium-Gate-Elektrode, zwischen der Metalloder Halbleiter-Gate-Elektrode und der darunter angeordneten Siliziumgrundlage, und dem Halbleiter-Oberflächenpotential 20-, beim Einsetzen starker Umkehrung, wobei 0™ = E™ - E^ ist. Es besteht die folgende Beziehung:Total charge Q- in the depletion region "at the onset of strong reversal, the capacitance O of the insulation between the gate electrode and the base, the difference in work function 0 ^» or 0 _SS for a silicon gate electrode, between the metal or semiconductor gate -Electrode and the silicon base arranged below it, and the semiconductor surface potential 20-, at the onset of strong reversal, where 0 ™ = E ™ - E ^. The relationship is as follows:

G ist die Ifominalkapazität je Flächeneinheit der Siliziumdioxidschicht; sie ist umgekehrt proportional der Stärke des Siliziumdioxids. Bei einer p-Grundlage, welche auf eine Störstoffkonzen-G is the ifominal capacity per unit area of the silicon dioxide layer; it is inversely proportional to the strength of the silica. With a p-basis, which is based on an impurity concentration

1 "5
tration von etwa 10 ^J Atomen je ecm dotiert ist, heben sich die Wirkungen von Q₁₃ und Q "auf V_m auf; bei einer η-Grundlage mit1 "5
tration of about 10 ^J atoms per ecm, the effects of Q ₁₃ and Q ″ on V _m cancel each other out; with an η basis with

Xj S3 X Xj S3 X

der gleichen Störstoffkonzentration addieren sich dagegen diese W Wirkungen.the same impurity concentration, on the other hand, these W effects add up.

Die Ursachen der Oberflächenladung Q sind noch nicht restlos aufgeklärt. Dagegen sind die Parameter der Behandlung von SiIizium-Siliziumdioxid, welche den tfert von Q beeinflussen, von Deal, Sklar, Snow und Grove in einer Schrift "Characteristics of the Surface State Charge (Q₀₀) of Thermally Oxidized Silicon", veröffentlicht im März 1967, auf den Seiten 266 bis 274 des "Journal of the Electrochemical Society" beschrieben und erläutert. Die Ladung Q_B ist andererseits eine Punktion der Dotierung der Grundlage. Bei Bauelementen mit n-Xanal in "enhancement"-Be-The causes of the surface charge Q have not yet been fully clarified. In contrast, the parameters of the treatment of silicon-silicon dioxide, which influence the production of Q, are by Deal, Sklar, Snow and Grove in a paper "Characteristics of the Surface State Charge (Q ₀₀ ) of Thermally Oxidized Silicon", published in March 1967 , on pages 266-274 of the "Journal of the Electrochemical Society" and discussed. The charge Q _B , on the other hand, is a puncture of the base doping. For components with n-Xanal in "enhancement" -Be-

11 triebsweise ist ein Wert für Q_B von 4 oder 5 χ 10 Elektronen-11 drive mode is a value for Q _B of 4 or 5 χ 10 electron-

009831/0984009831/0984

-TT--TT-

ladungen je ecm typisch.; bei p-Kanal-Bauelementen liegt Q_B "bei 0,8 - 2,5 x 10 Elektronenladungen je ecm.charges per ecm typical .; for p-channel components, Q _B ″ is 0.8-2.5 x 10 electron charges per ecm.

Tabelle I zeigt die Beziehung der Einschaltspannung V™ zur Differenz der Austrittsarbeit 0_ao zwischen einem dotierten amorphen Silizium-Gate und einer darunter angeordneten Einkristall-Silizium-Grundlage, wenn eine Siliziumdioxidisolierung von 1000 Angström zwischen dem Silizium-Gate und der Grundlage als Trennschicht angeordnet ist. Die Einschaltspannung V^ ist angegeben für zwei Orientierungen der Silizium-Einkristallgrundlage, nämlich die (111) und die (100) Orientierungen.Table I shows the relationship of the turn-on voltage V ™ to the difference in the work function 0 _ao between a doped amorphous silicon gate and a single crystal silicon base arranged underneath, when a silicon dioxide insulation of 1000 angstroms is arranged between the silicon gate and the base as a separating layer . The switch-on voltage V ^ is given for two orientations of the silicon single crystal base, namely the (111) and the (100) orientations.

Tabelle I (siehe Anlage)Table I (see Appendix)

Die Figuren 3a - 3e und 4a - 4d zeigen ein Ausführungsbeispiel für ein Verfahren zur Herstellung des Halbleiterbauelementes gemäß der Erfindung. Eine Grundlage oder ein Substrat 11 aus n-Einkristall-Silizium ist in der (111) Ebene geschnitten; der spezifische Widerstand liegt etwa zwischen 5 und 8 Ohm-cm. Auf dieser Grundlage ist eine Schicht 12 aus Siliziumdioxid aufgewachsen. Die Schicht 12 ist vorzugsweise thermisch aufgewachsen zu einer Stärke von 1 Mikron im Gebiet a und 0,1 Mikron im Gebiet b. Das Silizium 11, zusammen mit irgendwelchen darauf angeordneten Schichten aus Metall und/oder Isoliermaterial, wird nachfolgend auch als Grundkörper (wafer) 10 bezeichnet. Figur 4a zeigt eine Draufsicht auf den Grundkörper 10 mit der darauf aufgebrachten Siliziumdioxidschicht 12. Der Teil des Grundkörpers 10, von dem die Schnittansicht A-A in Figur 3a abgeleitet ist, ist in Figur 4a markiert.FIGS. 3a-3e and 4a-4d show an exemplary embodiment of a method for producing the semiconductor component according to the invention. A base or substrate 11 made of n-type single crystal silicon is cut in the (111) plane; the specific resistance is approximately between 5 and 8 ohm-cm. A layer 12 of silicon dioxide is grown on this basis. Layer 12 is preferably thermally grown to a thickness of 1 micron in area a and 0.1 micron in area b. The silicon 11, together with any layers of metal and / or insulating material arranged thereon, is also referred to below as the base body (wafer) 10. FIG. 4a shows a top view of the base body 10 with the silicon dioxide layer 12 applied thereon. The part of the base body 10 from which the sectional view AA in FIG. 3a is derived is marked in FIG. 4a.

009831/0984009831/0984

Table I.

Anlagesystem

Silizium-Grundlage Silicon base

Silizium-Gate Silicon gate

¹Q]* ¹ Q] *

Störstoff- Störstoff- Störstoff- Störstofflyp Konzen- Typ Konzentration trationContaminant Cont. Cont. Cont. Cont. Glyp Concentration Type Concentration

Orientie- Orientierung (111) rung (100)
der Grund- der Grundlage lageOrientation (111) orientation (100)
the foundation of the foundation

P P η ηP P η η

10 10 10 1010 10 10 10

15 15 15 1515 15 15 15

P ηP η

10 10 1010 10 10

19 19 1919 19 19

+0,25+0.25 +0,05+0.05 +0,85+0.85 -0,85-0.85 -1,05-1.05 -0,25-0.25 +0,85+0.85 -1,35-1.35 -0,55-0.55 -0,25-0.25 -2,45-2.45 -1,65-1.65

* Q_e = 3 x 10¹¹ Atome/ccm für (111) und 10¹¹ Atome/ecm für (100)* Q _e = 3 x 10 ¹¹ atoms / ccm for (111) and 10 ¹¹ atoms / ecm for (100)

Q_B = 10¹¹ Atome/ccm für (111) und (100) co cn \ Q _B = 10 ¹¹ atoms / ccm for (111) and (100) co cn \

/S/ S

Wie aus Figur 3b hervorgeht, wird anschließend eine Schicht 13 aus amorphen Silizium über bestimmten Teilen der Siliziumäbxidschiöht 12 aufgebracht. Vorzugsweise läßt man die Siliziumschicht 13 bis zu einer Stärke von 0,5 Mikron durch thermische Zersetzung von Siliziumwasserstoff in Silizium und Wasserstoff in einer Wasserstoff atmosphäre bei Temperaturen zwischen 630 und 680° 0 aufwachsen. As can be seen from Figure 3b, a layer 13 of amorphous silicon is then placed over certain parts of the silicon oxide layer 12 applied. Preferably, the silicon layer 13 is left to a thickness of 0.5 microns by thermal decomposition of silicon hydrogen in silicon and hydrogen in a hydrogen atmosphere at temperatures between 630 and 680 ° 0.

Besondere Sorgfalt muß angewendet werden bei der Säuberung der Oberfläche der Siliziumdioxidsohicht 12 vor dem Aufwachsen des amorphen Siliziums 13, da Fremdstoffpartikel auf dieser Fläche bewirken können, daß Zentren für Kristallisationskernbildung und Haarstrukturen in dem amorphen Silizium auftreten. Zur Reinigung der Oberfläche der Schicht 12 wird der Grundkörper 10 etwa 10 Sekunden lang in ein Flßsäurebad mit einer Konzentration 10 : 1 bei Raumtemperatur getaucht. Anschließend wird der Grundkörper 10 für eine Dauer von mehr ale 5 Minuten in entionisiertem Wasser abgesprüht. Wenn auch 5 Minuten zur Reinigung der überfläche der Schicht 12 in der Regel ausreichen dürften, wird aus Sicherheitsgründen vorzugsweise eine Dauer von 15 Minuten anzusetzen sein. Anschließend wird das Wasser von der Oberfläche der Siliziumdioxidschicht 12 dadurch entfernt, daß der Grundkörper 10 den Dämpfen von Isopropylalkohol ausgesetzt wird. Diese Dämpfe trocknen die Oberfläche der Schicht 12, ohne daß eine Restfeuchtigkeit zurückbleibt. Unmittelbar nach den Trocknungsschritt folgt dann das Aufwachsen der Siliziumschicht 13. Als Alternative kommt in Betracht, daß der Grundkörper 10 unmittelbar aus dem Oxydationsofen herausgenommen und dann sofort in das Reaktionsgefäß zum Aufwachsen der Siliziumschicht 13 eingesetzt wird.Particular care must be taken in cleaning the surface of the silicon dioxide layer 12 prior to growing the amorphous silicon 13, as foreign matter particles cause on this surface centers for nucleation and hair structures may occur in the amorphous silicon. For cleaning the surface of the layer 12 is the base body 10 for about 10 seconds in a hydrofluoric acid bath with a concentration of 10: 1 Immersed in room temperature. The base body 10 is then sprayed in deionized water for a period of more than 5 minutes. Although 5 minutes should generally be sufficient to clean the surface of layer 12, for safety reasons preferably a duration of 15 minutes should be set. Subsequently, the water is removed from the surface of the silicon dioxide layer 12 removed by exposing the base body 10 to the vapors of isopropyl alcohol. These vapors dry the Surface of the layer 12 without any residual moisture remaining. This then follows immediately after the drying step Growing the silicon layer 13. As an alternative, it is possible to take the base body 10 directly out of the oxidation furnace and then immediately put it in the reaction vessel for growth the silicon layer 13 is used.

009831/0 9 84009831/0 9 84

Es ist hervorzuheben, daß die Siliziumschicht 13 auf der Siliziumdioxidschicht 12 aufwächst _t jedoch nicht auf diese Schicht aufgedampft wird. Es hat sich gezeigt, daß aufgedampftes Silizium für die Darstellung der Schicht 13 nicht geeignet ist, da aufgedampftes Silizium beim Aufbringen bricht. Obgleich die Ursache des Auftretens dieser Brüche noch nicht restlos aufgeklärt ist, ist festgestellt worden, daß anschließende Verfahrensschritte des ^ Ätzens und der Diffusion diese Brüche verstärken und zum Auftre- ^ ten von SchaltungsUnterbrechungen in dem aufgedampften Silizium führen, so daß Bauelemente mit Silizium dieser Art nicht verwendbar sind.It should be noted that the silicon layer 13 on the silicon dioxide layer 12 is grown, however, _t is not vapor-deposited on this layer. It has been shown that vapor-deposited silicon is not suitable for representing the layer 13, since vapor-deposited silicon breaks when it is applied. Although the cause of the occurrence of these breaks has not yet been fully clarified, it has been established that subsequent process steps of etching and diffusion intensify these breaks and lead to the occurrence of circuit interruptions in the vapor-deposited silicon, so that components with silicon of this type are not usable.

Anschließend werden das aufgewachsene Silizium 13 und die freiliegenden Flächen der Siliziumdioxidschicht 12 maskiert, und es werden bestimmte Teile des Siliziums und des Siliziumdioxids fortgeätzt, so daß Teile 14 und 41 (Figur 4b) des darunter befindlichen Siliziumgrundkörpers 11 freigelegt werden.Then the grown silicon 13 and the exposed Areas of the silicon dioxide layer 12 is masked, and certain parts of the silicon and silicon dioxide are etched away, so that parts 14 and 41 (Figure 4b) of the underlying silicon base body 11 are exposed.

Der G-rundkörper 10 wird anschließend in einen Diffusionsofen eingebracht, und es werden p-Störstoffe, vorzugsweise Bor, in die Teile H und 41 (Figur 4"b) der Siliziumgrundlage 11 bis zu einerThe basic body 10 is then placed in a diffusion furnace, and there are p-type impurities, preferably boron, in parts H and 41 (FIG. 4 ″ b) of the silicon base 11 up to one

17 19
Konzentration von etwa 10 bis 10 Atomen je ecm eindiffundiert.17 19
Concentration of about 10 to 10 atoms per ecm diffused.

Diese p-Störstoffe diffundieren in gleicher Weise in die aufgetragene Siliziumschicht 13. Diese letztere Diffusion ist wesentlich, um die hochleitfähige Silizium-Gate-Elektrode gemäß der Er-_ findung zu erhalten. Figur 4t> zeigt eine Draufsicht auf den G-rundkörper 10 nach diesem Diffusionsschritt.These p-type impurities diffuse in the same way into the applied Silicon layer 13. This latter diffusion is essential in order to create the highly conductive silicon gate electrode according to the Er-_ finding. Figure 4t> shows a plan view of the basic body 10 after this diffusion step.

Anschließend wird eine Schicht 15 aus Siliciumdioxid über der freiliegenden Siliziumdioxidschicht 12, den p+Gebieten 14 und 41 und der Siliziumschicht 13 aufgebracht. Vorzugsweise ist die Schicht 15 etwa 0,6 - 0,8 Mikron stark. Durch diese so aufgebrachteA layer 15 of silicon dioxide is then placed over the exposed Silicon dioxide layer 12, the p + regions 14 and 41 and the silicon layer 13 are applied. Preferably the layer is 15 about 0.6-0.8 microns thick. So upset by this

009831/0984009831/0984

SiliziumdioxidscMcht 15 werden Öffnungen 16, 42 und 17 geätzt, so daß !eile' der p-Gebiete 14- und 41 und auch ein Seil des Siliziums 13 freigelegt werden. Figur 4c zeigt die Draufsieht auf Grundkörper 10, dessen Schnittdarstellung C-O in Figur 3c erkennbar ist.Silica Mcht 15, openings 16, 42 and 17 are etched, so that 'rush' the p-regions 14- and 41 and also a rope of silicon 13 are exposed. Figure 4c shows the top view Base body 10, the sectional view C-O of which can be seen in FIG. 3c is.

Nachdem die Öffnungen 16, 42 und 17 in die Schicht 15 eingeätzt sind, ist der Grundkörper 10 maskiert, und es wird ein Aluminiumkontakt 18 gemäß der Darstellung in Figur 3d auf den Grunkörper aufgedampft, so daß mit dem freiliegenden Ieil des p+Gebietes 14 Eontakt gebildet wird. Wie Figur 4d zeigt, wird außerdem ein Aluminiumkontakt 48 durch Öffnungen 42 über ein entsprechendes p+Gebiet 41 (Figuren 4b und 4d) aufgedampft, so daß Kontakt zu einem Teil des Gebietes 41 hergestellt wird. Wie in Figur 4d erkennbar ist, wird Aluminium 49 selektiv über der Siliziumdioxidschicht 15 aufgedampft, um den Kontakt mit der darunter liegenden Silizium-Gate-Elektrode 13 durch die in Schicht 15 eingeschnittene Öffnung 17 herzustellen. Figur 3e zeigt im Schnitt diese Aluminiumschicht 49, welche mit der Siliziumelektrode 13 Kontakt bildet. Die Aluminiumschichten 18, 48 und 49 sind vorzugsweise 1 1/2 Mikron stark.After the openings 16, 42 and 17 are etched into the layer 15 are, the base body 10 is masked, and there is an aluminum contact 18 as shown in Figure 3d on the green body vapor-deposited, so that with the exposed part of the p + region 14 E contact is formed. As FIG. 4d shows, an aluminum contact is also used 48 vapor-deposited through openings 42 over a corresponding p + region 41 (FIGS. 4b and 4d), so that contact is made a part of the area 41 is produced. As can be seen in Figure 4d, aluminum 49 becomes selectively over the silicon dioxide layer 15 vapor-deposited to make contact with the underlying silicon gate electrode 13 through the cut in layer 15 Establish opening 17. FIG. 3e shows, in section, this aluminum layer 49 which forms contact with the silicon electrode 13. The aluminum layers 18, 48 and 49 are preferably 1 1/2 Micron thick.

Wie in Figur 4d gezeigt ist, besteht der so gebildete Aufbau aus einem MOS-Bauelement mit p+Source und Drain-Gebieten 14 und 41 und mit einer Silizium-Gate-Elektrode 13, welche durch die Aluminiumschicht 49 mit einer Gate-Spannungsquelle verbunden ist. Da die Silizium-Gate-Elektrode 13 aufgewachsen ist, bevor die Diffusion der Source- und Drain-Gebiete erfolgte, liegt Gate 13 automatisch genau fluchtend zwischen Source und Drain. Wegen der Symmetrie des MOS-Bauelementes können die Gebiete 14 und 41 ;je nach der verwendeten Vorspannungen als Source oder Drain austauschbar verwendet werden. Wenn man an die Silizium-Gate-Elektrode eineAs shown in FIG. 4d, the structure formed in this way consists of a MOS component with p + source and drain regions 14 and 41 and with a silicon gate electrode 13 which passes through the aluminum layer 49 is connected to a gate voltage source. Because the silicon gate electrode 13 is grown before the diffusion the source and drain regions occurred, gate 13 is automatically exactly aligned between source and drain. Because of the symmetry of the MOS component, the regions 14 and 41, depending on of the bias voltages used can be used interchangeably as source or drain. If you put a

009831/0984009831/0984

19676411967641

negative Spannung anlegt, welche im Absolutwert etwas höher als die Ums ehalt spannung (-1,55 Volt) des Bauelementes ist, wird ein Kanalgebiet unterhalb der Gate-Elektrode an n-Irägern verarmt und dadurch in p-Material umgewandelt, so daß das Gebiet hochleitfähig wird. Es kann dann Strom von der Source zur Drain fließen.negative voltage is applied, which in absolute value is slightly higher than the supply voltage (-1.55 volts) of the component is a Channel region below the gate electrode depleted in n-carriers and thereby converted into p-material, so that the area is highly conductive will. Current can then flow from the source to the drain.

Figur 5 zeigt die Verschiebung im Verlauf der Gate-Spannung Y„ über dem Kapazitätsverhältnis G/G bei einem MOS-Bauelement mitFIG. 5 shows the shift in the profile of the gate voltage Y n over the capacitance ratio G / G in the case of a MOS component

^ Silizium-Gate-Elektrode, die mit Akzeptorstörstoffen in einer Kon-^ Silicon gate electrode, which is in contact with acceptor impurities

W 17 19 W 17 19

^w zentration zwischen 10 ' und 10 Atomen je com dotiert ist. Die Kapazität 0 ist die Anfangskapazität des MOS—Kondensators, welche bei einem vorgegebenen Elektrodengebiet eine Funktion der Stärke und der Dielektrizitätskonstante des Dielektrikums ist. C ist die tatsächliche Kapazität des MOS-Bauelementes. Figur 5 zeigt, daß die dotierte Silizium-Gate-Elektrode die Einschaltspannung des MOS-Bauelementes um etwa 1,1 Volt gegenüber der Einschaltspannung des Bauelementes mit einer Aluminium-Gate-Elektrode herabsetzt. ^w centering between 10 'and 10 atoms per com is doped. The capacitance 0 is the initial capacitance of the MOS capacitor, which for a given electrode area is a function of the strength and the dielectric constant of the dielectric. C is the actual capacitance of the MOS device. FIG. 5 shows that the doped silicon gate electrode reduces the switch-on voltage of the MOS component by about 1.1 volts compared to the switch-on voltage of the component with an aluminum gate electrode.

Figuren 7a - 7e zeigen ein bevorzugtes Verfahren zur Herstellung, einer alternativen Ausführungsform der Erfindung, wobei eine SiIizium-Gate-Elektrode benutzt wird, welche mit n—Stör stoff en dotiert ist.Figures 7a - 7e show a preferred method of manufacturing, an alternative embodiment of the invention, wherein a silicon gate electrode is used, which is doped with n-interfering substances.

¥ie aus Figur 7a hervorgeht, ist n-Silizium 101 mit einer thermisch aufgewachsenen Siliziumdioxidschicht 102 bedeckt. Die Schicht 102 ist vorzugsweise 1 Mikron stark im Gebiet a und 0,1 Mikron stark im Gebiet £« Silizium 101 ist als Einkristall ausgeh bildet und in der (111) Ebene geschnitten. Das Einkristallsilizium 101 kann erforderlichenfalls jedoch, auch in der (100) Orientierung geschnitten sein, nachfolgend wird das Silizium 101 zusammen mit irgendwelchen darauf angeordneten Schichten aus Metall und/oder Isoliermaterial als GrundMirper (wafer) 100 bezeichnet.¥ ie can be seen from Figure 7a, is n-silicon 101 with a thermal grown silicon dioxide layer 102 covered. Layer 102 is preferably 1 micron thick in area a and 0.1 Microns thick in the area £ «Silicon 101 starts out as a single crystal forms and cut in the (111) plane. The single crystal silicon 101 can, however, if necessary, also in the (100) orientation be cut, subsequently the silicon 101 is put together with any layers of metal and / or insulating material arranged thereon as GrundMirper (wafer) 100.

009831/0984009831/0984

Wie Figur 7b anschließend zeigt, läßt man nun eine Schicht 103 aus amorphem Silizium über der Siliziumdioxidschicht 102 bis zu einer Stärke von etwa 0,5 Mikron aufwachsen. Dann werden n-Störetoffe in die Siliziumschicht 103 bis zu einer Konzentration vonAs FIG. 7b subsequently shows, a layer 103 is now left of amorphous silicon grow over the silicon dioxide layer 102 to a thickness of about 0.5 microns. Then there are n-type interfering substances into the silicon layer 103 to a concentration of

19
etwa 10 ^ Atomen je com eindiffundiert. Wie Figur 7c zeigt, folgt eine Schicht 104 aus Siliziumdioxid, welche über der Siliziumsohicht 103 ausgebildet wird.19th
about 10 ^ atoms diffused into each com. As FIG. 7c shows, a layer 104 of silicon dioxide, which is formed over the silicon layer 103, follows.

Der größte Teil der Siliziumdioxidschicht 104 und des darunter liegenden Siliziums 103 werden anschließend fortgeätzt, so daß ein Gebiet 110 zurückbleibt, welches aus einer Siliziumschicht 103 besteht, auf der sich eine Siliziumdioxidschicht 104 (Figur 7d) befindet. Durch die Siliziumdioxidschicht 102 werden Öffnungen 109 geätzt, um bestimmte Gebiete des darunter befindlichen Einkristallsiliziums 101 freizulegen. Dann werden p-Störstoffe durch diese öffnungen eindiffundiert, so daß man p-Source- und Drain-Gebiete 111 und 112 in der darunter angeordneten n-Silizium-Grundlage erhält. Die Siliziumdioxidschicht 104 verhindert, daß diese p-Dotierungsmittel den leitfähigkeitstyp des Silizium-Gate 103 vom n-Ieitfähigkeitstyp in den p-Leitfähigkeitstyp ändern.Most of the silicon dioxide layer 104 and the silicon 103 underneath are then etched away so that a region 110 remains, which consists of a silicon layer 103 on which a silicon dioxide layer 104 (FIG 7d) is located. Openings 109 are etched through the silicon dioxide layer 102 to form certain areas of the single crystal silicon located below 101 to expose. Then p-type impurities are diffused in through these openings, so that p-source and drain regions 111 and 112 in the n-type silicon base arranged below receives. The silicon dioxide layer 104 prevents these p-type dopants from changing the conductivity type of the silicon gate 103 change from n-conductivity type to p-conductivity type.

Anschließend läßt man eine dünne Siliziumdioxidschicht 113 auf der Oberfläche des Grundkörpers 100 aufwachsen. Dann werden Öffnungen durch die Schicht 113 geätzt, um Oberflächenbereiche der Gebiete 111, 112 und der Silizium-Gate-Elektrode 103 freizulegen. Schließlich werden Aluminium-Elektroden 105, 106 und 107 auf die freiliegenden Oberflächenbereiche aufgebracht, so daß man elektrische Eontakte zu den Source- und Drain-Gebieten des MOS-Bauelementes und der Gate-Elektrode 103 erhält.■A thin silicon dioxide layer 113 is then left on the surface of the base body 100 grow. Openings are then etched through layer 113 to surface areas of the Regions 111, 112 and the silicon gate electrode 103 to expose. Finally, aluminum electrodes 105, 106 and 107 are placed on top of that Applied exposed surface areas, so that one electrical Eontakte to the source and drain regions of the MOS component and the gate electrode 103. ■

Figur 8a zeigt einen integrierten Schaltkreis mit MOS-Bauelementen_f welche dotierte Silizium-Gate-Elektroden gemäß der ErfindungFigure 8a shows an integrated circuit with MOS components _f which doped silicon gate electrodes according to the invention

009831/0984009831/0984

-"25·-- "25 · -

aufweisen. In dieser Figur ist scheraatisoh eine Draufsicht auf einen komplementären Basis-MOS-Inverter dargestellt. Er enthält in seiner Halbleitergrundlage sowohl n-Silizium 215 als auch p-Silizium 212. Vorzugsweise ist diese Grundlage in der (100) Orientierung geschnitten, um den Wert Q_M möglichst gering zu halten.exhibit. This figure shows a plan view of a complementary base MOS inverter. In its semiconductor base it contains both n-silicon 215 and p-silicon 212. This base is preferably cut in the (100) orientation in order to keep the value Q _M as low as possible.

1 "51 "5

Gebiet 215 hat eine Störstoffkonzentration von ungefähr 10 Atomen je ecm. Gebiet 212 ist innerhalb des Gebietes 215 dadurch ausgebildet, daß p-Storstoffe in die η-Grundlage bis zu einer Kon-Area 215 has an impurity concentration of approximately 10 atoms per ecm. Area 212 is formed within area 215 by that p-interfering substances in the η-basis up to a con-

1 6
zentration von etwa 10 Akzeptor-Atomen je ecm eindiffundiert werden. Source- und- Drain-Gebiete 210 und 211 vom n-Leitfähigkeitstyp werden in das p-Gebiet 212 bis zu einer Konzentration von etwa 10¹⁹ Atomen je ecm eindiffundiert. Silizium-Gate-Elektrode 217 enthält n-Störstoffe, welche in gleicher Weise in einer Konzentration von etwa 10 ^ Atomen je ecm eindiffundiert sind.' Die Elektrode 217 ist von der darunter befindlichen p-Silizium-Grundlage durch eine Isolationsschicht 224 getrennt, welche in 3?igur 8b dargestellt ist.1 6
concentration of about 10 acceptor atoms per ecm are diffused. Source and drain regions 210 and 211 of the n-conductivity type are ^{diffused into the p-region 212 up to a concentration of approximately 10 19} atoms per cm. Silicon gate electrode 217 contains n-type impurities, which are diffused in the same way in a concentration of about 10 ^ atoms per cm. The electrode 217 is separated from the underlying p-silicon base by an insulation layer 224, which is shown in FIG. 3 Figure 8b.

Innerhalb des n-Silizium-Gebietes 215 befinden sich Source- und Drain-Gebiete 219 und 220. Die Gebiete 219 und 220 bestehen aus p-Störstoffen, die in die n-Silizium-Grundlage 215 bis zu einerWithin the n-silicon region 215 there are source and Drain regions 219 and 220. The regions 219 and 220 consist of p-type impurities, which in the n-silicon base 215 up to one

iq
Konzentration von etwa 10 ^ Atomen je ecm eindiffundiert sind. Über dem Kanalgebiet zwischen den Gebieten 219 und 220, durch eine Isolation 224 getrennt, befindet sich eine Silizium-Gate-Elektrode 218. Die Elektrode 218 ist im Gegensatz zur Elektrode 217 mitiq
Concentration of about 10 ^ atoms per ecm are diffused. A silicon gate electrode 218 is located above the channel region between regions 219 and 220, separated by an insulation 224. In contrast to electrode 217, electrode 218 is with

•IQ• IQ

p-Störstoffen bis zu einer Konzentration von etwa 10 ·* Atomen je ecm dotiert. Durch Öffnungen 221 und 222 sind mit Source 219 und Drain 220 mit p-Ieitfähigkeit Aluminiumelektroden 202 bzw. 203 verbunden. Mit Source-Gebiet 210 und Drain-Gebiet 211, welche die η-Leitfähigkeit haben, stehen über Öffnungen 213 und 214 Aluminiumelektroden 205 bzw. 203 in Verbindung. Das Gebiet 211 liegt also auf dem gleichen Potential wie das Gebiet 220. Die p-Silizium-p-impurities up to a concentration of about 10 · * atoms each ecm endowed. Through openings 221 and 222, aluminum electrodes 202 and 203, respectively, having source 219 and drain 220 with p-conductivity tied together. With the source region 210 and drain region 211, which have the η conductivity, there are aluminum electrodes above openings 213 and 214 205 or 203 in connection. The area 211 is therefore at the same potential as the area 220. The p-silicon

009831/0984009831/0984

Grundlage 212 wird auf ein bestimmtes Potential vorgespannt über Aluminiumleiter 204, welcher mit Grundlage 212 durch. Öffnung 223 in der Siliziumdioxidscliicht 224 in Verbindung steht. Aluminiumkontakt 201 ist an den Silizium-Gate-Elektroden 217 und 218 angebracht. Linie 216 zeigt den np-Übergang zwischen den Gate-Elektroden 217 und 218.Base 212 is biased to a certain potential via aluminum conductor 204, which with base 212 through. Opening 223 in which silica layer 224 is in communication. Aluminum contact 201 is attached to silicon gate electrodes 217 and 218. Line 216 shows the np junction between the gate electrodes 217 and 218.

Figur 8c zeigt das Schaltsohema des in Figur 8a dargestellten Kreises. Bei Verwendung der Schaltung als Inverter dient Leitung 210 als Eingangsleitung zu dem Bauelement, während Leitung 203 die Ausgangsleitung aus der Schaltung darstellt. Der pn-übergang zwischen p-Gebiet 212 und n-Gebiet 215 in der Silizium-Grundlage ist gegenvorgespannt durch Anlegen einer negativen Speisespannung über Leitung 204 zum p-Gebiet 212. Leitung 225, welche in Figur 8b gezeigt und mit dem Boden des n-Gebietes 215 verbunden ist, ist geerdet. Leitung 202 zum p-Gebiet 219 ist ebenfalls elektrisch geerdet. Leitung 205 zum n-Gebiet 210 (Figur 8a) ist elektrisch mit der negativen Speisespannung verbunden.FIG. 8c shows the circuit diagram of the one shown in FIG. 8a Circle. If the circuit is used as an inverter, line 210 serves as the input line to the component, while line 203 serves as the Representing output line from the circuit. The pn junction between p-region 212 and n-region 215 in the silicon base is counter-biased by applying a negative supply voltage via line 204 to p-region 212. Line 225, which in FIG 8b and connected to the bottom of the n-region 215 is grounded. Line 202 to p-region 219 is also electrical grounded. Line 205 to n-region 210 (FIG. 8a) is electrically connected to the negative supply voltage.

lienn ein Eingangssignal, beispielsweise die in Figur 8d dargestellte Rechteckform, an Leitung 201 angelegt wird, hat das Ausgangssignal auf Leitung 203 die gleiche Form wie dieses Eingangssignal, jedoch ist die Polarität umgekehrt. Die beiden in Figur 8c dargestellten MOS-Bauelemente arbeiten nach dem "enhancement"-Verfahren; das bedeutet, daß die Eanalgebiete zwischen den Source- und Drain-Gebieten der beiden Bauelemente normalerweise nichtleitend sind. Wenn, aber eine positive Spannung, beispielsweise die in Figur 8d dargestellte Rechteokspannung, an Leitung 201 angelegt wird, hat das von Leitung 203 abgegriffene Signal die gleiche Form wie das Eingangssignal, jedoch die entgegengesetzte Polarität. Dies ist darauf zurüokzuführen, daß bei Anlegen einer positiven Spannung an Eingangsleitung 201 ein Gebiet unmittelbar "unter undIf an input signal, for example the rectangular shape shown in FIG. 8d, is applied to line 201, the output signal on line 203 has the same shape as this input signal, but the polarity is reversed. The two MOS components shown in FIG. 8c operate according to the "enhancement"method; this means that the channel regions between the source and drain regions of the two components are normally non-conductive. If, however, a positive voltage, for example the square-wave voltage shown in FIG. 8d, is applied to line 201, the signal tapped from line 203 has the same form as the input signal, but the opposite polarity. This is due to the fact that when a positive voltage is applied to input line 201, an area immediately below and

009831/0984009831/0984

einschließlich der Oberfläche des Gebietes 212 der Umkehrung unterliegt und ein Kanalgebiet erzeugt, in dem Minoritätsträger zwischen Source und Drain 211 bzw. 210 vorherrschen. Die Leitfähigkeit dieses η-Kanals ist erheblich größer als die Leitfähigkeit des p-Siliziums. Diee hat die Folge, daß Ausgangsleitung 203 sehr schnell fast auf das Potential der negativen Speisespannung fällt. Dieser Spannungsfall, der das Ausgangssignal erzeugt, ist in Figur 8e dargestellt, Wenn andererseits die Eingangsspannung ^ auf Leitung 201 negativ wird, hat diese Spannung keine Wirkung auf den Yerarmungskanal zwischen den Source- und Drain-Gebieten 211 und 210, jedoch werden die Elektronen aus dem Kanalgebiet zwischen Source und Drain 219 und 220 entfernt. Source 219 ist geerdet. Wenn diese Elektronen aus dem Kanalgebiet abwandern, ändert sich die Polarität des Kanalgebietes in den p-Leitfähigkeitstyp, wobei sich eine Leitfähigkeit einstellt, welche um mehrere Größenordnungen höher als diejenige ist, welche das gleiche Kanalgebiet mit η-Störstoffen enthielt. Dementsprechend steigt die Spannung auf Leitung 203 auf Erdpotential. Die beschriebene Schaltung stellt demnach eine Inverterschaltung dar.including the surface of area 212 is subject to inversion and creates a channel area in which minority carriers prevail between source and drain 211 and 210, respectively. The conductivity of this η-channel is considerably greater than the conductivity of p-silicon. The result is that output line 203 falls very quickly almost to the potential of the negative supply voltage. This voltage drop that generates the output signal is shown in Figure 8e, If, on the other hand, the input voltage ^ on line 201 becomes negative, this voltage has no effect on the depletion channel between the source and drain regions 211 and 210, however, the electrons are removed from the channel region between source and drain 219 and 220. Source 219 is grounded. When these electrons migrate out of the channel region, the polarity of the channel region changes to the p-conductivity type, whereby a conductivity is established which is several orders of magnitude higher than that of the same channel region with η-impurities. The increases accordingly Voltage on line 203 at ground potential. The circuit described therefore represents an inverter circuit.

Bei dem beschriebenen Ausführungsbeispiel der Erfindung wurde an-" genommen, daß die Grundlage aus Einkristallsilizium besteht, welches entweder in der (111) oder in der (100) Orientierung geschnitten ist. Es können jedoch auch andere Einkristall-Silizium-Grundlagen zur Ausführung der Erfindung verwendet werden, welche in anderen Orientierungen geschnitten sind. Als Gate-Elektrode wurde bei der obigen Beschreibung selektiv dotiertes amorphes Silizium verwendet, jedoch kann auch selektiv dotiertes Polysiliziilm als Gate-Elektrode verwendet werden. Auch können andere Halbleitermaterialien, beispielsweise Galliumarsenid oder Galliumphosphid oder Kombinationen dieser Stoffe als Gate-Elektroden verwendetIn the described embodiment of the invention was an- " taken that the base consists of single crystal silicon which is cut in either the (111) or the (100) orientation is. However, other single crystal silicon foundations can be used in practicing the invention, such as are cut in other orientations. In the above description, selectively doped amorphous silicon was used as the gate electrode used, but also selectively doped polysilicon film can be used as a gate electrode. Other semiconductor materials, for example gallium arsenide or gallium phosphide, can also be used or combinations of these substances are used as gate electrodes

009831/0984009831/0984

werden. Schließlich war angenommen, daß der Inverter MOS-Bauelemente. verwendet, deren Silizium-Gate-Elektroden mit p- und n-Störstoffen dotiert sind; es können jedoch auch andere geeignete Schaltungen, die auch erheblich komplizierter sein können, unter Verwendung ähnlicher Gate-Elektroden dargestellt werden.will. Finally, it was assumed that the inverter was MOS components. used their silicon gate electrodes with p- and n-type impurities are doped; however, other suitable circuits, which can also be considerably more complicated, can also be used Using similar gate electrodes can be shown.

009831/0984009831/0984

Claims

MOS (metal oxide semiconductor) component with at least one Source (source) and a drain (sink) of the first conductivity type in a semiconductor base of opposite conductivity type and with a gate (grid, Ior) electrode, which between superimposed on the source and drain regions lying channel region, but separated from this by an insulating layer is, characterized in that the gate electrode consists of selectively doped semiconductor material.

2. The component according to claim 1, characterized in that the Source and drain regions have the p-conductivity that the Semiconductor material, in which the source and drain regions are arranged, is n-type semiconductor material, and that the gate electrode is made of p-type semiconductor material.

3. The component according to claim 1, characterized in that the source and drain regions have the p-conductivity that the Semiconductor material, in which the source and drain regions are arranged, is n-type semiconductor material, and that the gate electrode is made of n-type semiconductor material.

4. Component according to Claim 1, characterized in that the source and drain regions have the η conductivity that the Semiconductor material in which the source and drain regions are arranged is p-type semiconductor material, and that the gate electrode consists of p-type semiconductor material.

5. The component according to claim 1, characterized in that the Source and drain regions have the η conductivity that the Semiconductor material, in which the source and drain regions are arranged, is p-type semiconductor material, and that the gate electrode is made of n-type semiconductor material.

009831/0984009831/0984

6. Component according to one of claims 1 to 5, characterized in that that the semiconductor base is a silicon base and that the gate electrode consists of selectively doped silicon,

7 · Component according to claim 6, characterized in that the gate electrode consists of amorphous silicon, which is connected to a Acceptor impurity is doped.

8. The component according to claim 7, characterized in that the

amorphous silicon gate electrode with an acceptor impurity

17th
a concentration of more than 10 atoms per ecm is doped.

9. The component according to claim 6, characterized in that the silicon gate electrode consists of amorphous silicon, which is selectively doped with a donor impurity.

10. The component according to claim 9 »characterized in that the

amorphous silicon gate electrode with a donor impurity

17th
a concentration of more than 10 'atoms per ecm is doped.

11. Semiconductor arrangement with

a silicon base of the first conductivity type, which is at least a pair of diffused source and drain regions opposite one another Has conductivity type, which becomes a Extend surface,

Gate electrodes, which are located on selected channels between the source and drain areas are arranged,

an insulating layer between the gate electrodes and the channels between the source and drain regions,

009831/0984009831/0984

a second insulating layer over the gate electrodes and the Source and drain regions, which has openings »through the specific contact regions on the underlying source and Drain regions and the gate electrodes are exposed, and

Metal lines, which through the openings to the underlying Source and drain regions and the gate electrodes are attached.

characterized in that the gate electrodes are selectively doped Consist of silicon.

12. A semiconductor device as claimed _n demanding 11, characterized in that the silicon gate electrodes acceptor impurities are doped.

13. Semiconductor arrangement according to claim 12, characterized in that the silicon gate electrodes consist of amorphous silicon, which with acceptor interfering substances to a concentration of more

17th
is doped as 10 'atoms per ecm.

14. Semiconductor arrangement according to claim 13, characterized in that the acceptor impurity is boron.

15. Semiconductor arrangement according to claim 11 _1, characterized in that the silicon gate electrodes are selectively doped with donor impurities.

16. Semiconductor arrangement according to claim 15 * characterized ', that the silicon gate electrodes consist of amorphous silicon ^ which selectively with donor interfering substances at one concentration

17th
is doped by more than 10 'atoms per ecm.

17. Semiconductor arrangement according to claim 15, characterized in that the donor impurity is phosphorus ...

009831/0984009831/0984