DE19548898A1 - Rückseitiges Ätzen zur Herstellung von Schichten mit Verspannungsänderungen - Google Patents

Rückseitiges Ätzen zur Herstellung von Schichten mit Verspannungsänderungen

Info

Publication number
DE19548898A1
DE19548898A1 DE19548898A DE19548898A DE19548898A1 DE 19548898 A1 DE19548898 A1 DE 19548898A1 DE 19548898 A DE19548898 A DE 19548898A DE 19548898 A DE19548898 A DE 19548898A DE 19548898 A1 DE19548898 A1 DE 19548898A1
Authority
DE
Germany
Prior art keywords
substrate
layer
etching
semiconductor structure
strained
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19548898A
Other languages
English (en)
Inventor
Netzer Amorai-Moriya
Brener Igal Meir
Leonard Cecil Feldman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of DE19548898A1 publication Critical patent/DE19548898A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)

Description

Die vorliegende Erfindung betrifft die Herstellung von Halbleitern und insbesondere ein Rückseiten-Ätzverfahren zum verspannungsinduzierten Bemustern von Halbleitern zur Erzeugung von ausgewählten verspannten Bereichen auf einer Vorderseite des Halbleiters.
Bekannte Techniken zum Kristallaufwachsen wie die Molekularstrahlepitaxie (molecular beam epitaxy, MBE) werden verwendet, um Halbleiterstrukturen, einschließlich Heterostrukturen, mit einer Einzellagen-Steuerung und mit sehr glatten Grenzflächen zu ziehen. Bis heute können sehr dünne Halbleiterschichten mit unterschiedlichen Bandlücken aufgewachsen und somit zweidimensionale (2D) Quanteneinschlüsse von Elektronen und Löchern entlang der Aufwachsrichtung verwirklicht werden. Diese Fortschritte in den Aufwachstechniken haben enorme Auswirkungen auf die Physik von Systemen mit niedriger Dimension und von Halbleitervorrichtungen. Halbleiterstrukturen mit niedriger Dimension wie eindimensionale (1D) Quantendrähte oder nulldimensionale (0D) Quantenpunkte können beispielsweise für photonische Anwendungen mehrere bedeutende Vorteile gegenüber 2D-Konfigurationen bieten, wie schärfere Resonanzen, was dann wieder eine bessere Energietrennschärfe und eine niedrigere Dispersion der optischen Eigenschaften dieser Strukturen in Abhängigkeit von den k-Zustände liefert. Für die auf diesen Halbleiterstrukturen basierenden Injektionslaser können somit höhere Verstärkungsfaktoren erreicht werden. Zusätzlich zeigen nichtlineare Effekte in derartigen Halbleiterstrukturen aufgrund der kleineren Anzahl der zu besetzenden Zustände niedrigere Schwellenwerte, um Sättigung und große Resonanzen zu erhalten. Dies ist auf das Erhöhen der Schärfe der 1D- und 0D-Zustandsdichten im Vergleich zu den 2D-Quantenmulden zurückzuführen.
Begründet durch die Vorteile beim Erzielen fein abgestimmter Bandstrukturen, die den Konstruktionsanforderungen für verschiedene elektronische und optische Vorrichtungen gerecht werden, haben insbesondere verspannte Halbleiter-Heterostrukturen vor kurzem ein erhöhtes Interesse sowohl für wissenschaftliche als für auch technologische Anwendungen erlangt. Die Einführung von Verspannungs- oder Spannungsmustern in die Vorderseite (gewöhnlich die Wachstumsseite) eines Substrats einer Halbleiter-Heterostruktur, welche meistens das aktive Gebiet des Substrates ist, kann jedoch schädlich in Bezug auf die Empfindlichkeit oder die Leistungskennwerte der Halbleiter-Heterostruktur sein.
Es werden Halbleiterstrukturen offenbart, die durch ein nachfolgend beschriebenes Verfahren gebildet werden, in welchen die Halbleiterstruktur ein Substrat mit einer Vorderseite und einer Rückseite umfaßt, und eine auf der Vorderseite des Substrates angeordnete verspannte Schicht, wobei die Rückseite des Substrates geätzt wird, um ein Spannungs- oder Verspannungsmuster in die verspannte Schicht zu bringen. Derartige Halbleiterstrukturen können mehrlagig sein und ausgewählte verspannte Bereiche umfassen, wobei die Halbleiterstrukturen durch ein Verfahren gebildet werden, welches die nachfolgenden Schritte umfaßt:
  • a) Bilden einer verspannten Schicht auf der Vorderseite des Substrates; und
  • b) Ätzen der Rückseite des Substrates, um ein Verspannungsmuster in der auf der Vorderseite des Substrates gebildeten verspannten Schicht als selektiv verspannten Bereich auszubilden.
Halbleiterstrukturen wie Quantendraht, Quantenpunkt- und Quantenmulden-Einrichtungen werden durch das offenbarte Verfahren gebildet, wobei das Rückseiten-Ätzen durch Bearbeitung der Rückseite des Substrates ohne Bearbeitung der Frontseite, welche gewöhnlich den aktiven und empfindlichsten Bereich der Halbleiterstruktur umfaßt, eine Steuerung der Materialeigenschaften der Halbleiterstruktur über die Verspannung bereitstellt.
Die Eigenschaften der offenbarten Halbleiterstrukturen mit verspannungsbemusterter Vorderseite und das offenbarte Verfahren zum Rückseiten-Ätzen wird leichter offenbar und kann durch Bezugnahme auf die folgende ausführliche Beschreibung einer erläuternden Ausführungsform der Erfindung in Verbindung mit den begleitenden Zeichnungen besser verstanden werden, wobei:
Fig. 1 ein Ablaufdiagramm darstellt, das die Schritte des offenbarten Verfahrens zum Herstellen von Verspannungsmustern durch Rückseiten-Ätzen veranschaulicht,
Fig. 2 eine perspektivische Darstellung einer mehrlagigen Halbleiterstruktur zeigt,
Fig. 3 eine perspektivische Darstellung eines an der Frontseite verspannten, Rückseiten-geätzten mehrlagigen Halbleiters zeigt,
Fig. 4 eine Seitenansicht in Querschnittsdarstellung des geätzten mehrlagigen Halbleiters der Fig. 3 zeigt;
Fig. 5 eine beispielhafte grafische Darstellung der Spannungsdifferenz-Verteilung in dem geätzten mehrlagigen Halbleiter der Fig. 3 bis 4 zeigt;
Fig. 6 eine exemplarische grafische Darstellung der Differenz der Bandlücke für ein leichtes Loch in dem geätzten mehrlagigen Halbleiter der Fig. 3 bis 4 zeigt; und
Fig. 7 eine beispielhafte grafische Darstellung der Differenz der Bandlücke für ein schweres Loch in dem geätzten mehrlagigen Halbleiter der Fig. 3 bis 4 zeigt.
Bei der nachfolgenden Bezugnahme auf bestimmte Einzelheiten in den Zeichnungen bezeichnen die in Fig. 1 gezeigten Bezugsziffern ähnliche oder identische Elemente, und es werden ein neues Verfahren zur Herstellung von Verspannungs- oder Spannungsmustern auf einem verspannten Halbleiter und derartige Halbleiter beschrieben. Das Verfahren basiert auf dem neuen Konzept des Ätzens der Struktur von der Rückseite einer lateralen, homogenen, verspannten Struktur, so daß Verspannungsänderungen in der Vorderseite mit bereits vorverspannten Gebieten als Folge des Rückseiten-Ätzprozesses induziert werden können. In Fig. 1 ist als Richtlinien-Beispiel eine Vorschlagsliste der Verarbeitungsschritte zum Verwirklichen einer derartigen Struktur angegeben. Die beispielhafte Ausführungsform der folgenden Offenbarung verwendet ein spezielles (InAs)x(GaAB)i-x/InP-System für das Beschreiben der Vorteile des neuen generellen Verfahrens. Andere Systeme wie beispielsweise solche, die auf den Gruppen II-VI-, III-V und IV der Periodentabelle der Elemente basieren, können jedoch ebenso verwendet werden, um die Vorteile der vorliegenden Erfindung zu nutzen.
Das Rückseiten-Ätzen gestattet das Steuern der Materialeigenschaften der Halbleiterstruktur mittels Verspannung durch Bearbeitung der Rückseite des Substrates ohne Bearbeitung der Frontseite, die gewöhnlich den aktiven und empfindlichsten Bereich des gebildeten Halbleiters umfaßt. Somit können Quantendrähte und Quantenpunkte mit hoher Empfindlichkeit durch das offenbarte Verfahren zur Bildung derartiger mehrlagiger Halbleiterstrukturen gebildet werden.
Mehrdimensionale Muster werden in Gitter­ fehlangepaßten Anordnungen unter Verwendung ausgewählter verspannter Bereiche auf der Vorderseite, die durch derartige rückseitig induzierte Verspannungs- oder Spannungsmuster festgelegt sind, erhalten. Die offenbarten Halbleiterstrukturen können eine aufgewachsene, frontseitig verspannte, mehrlagige Quantenmulden-Konfiguration (quantum well, QW) umfassen, wobei die erste räumliche Quantisierung in der Aufwachsrichtung (z-Achse) vorliegt. Die zweite und die fakultative dritte Quantisierungsdimension kann durch Rückseiten-Ätzen des Substrates entlang einer Richtung senkrecht zur Aufwachsrichtung (y-Achse) durch ein auf dem Gebiet bekanntes Verfahren mit Linien-gemusterter Maske wie beispielsweise in "VLSI Technology" (S.M. Sze, Ed.), MacGraw-Hill Inc., New York, 1988 diskutiert wurde, erhalten werden. Wahlweise können diese Quantisierungsdimensionen auch jeweils durch Rückseiten-Ätzen sowohl in Richtung der y- als auch der x-Achse bei einem Quantendraht- oder Quantentpunkt-Herstellungsverfahren mit linear- oder punktförmig-gemusterter Maske erhalten werden. Die Ätztiefe wird typischerweise bis hinunter zu submicrometer-Abständen von der Substrat-/Quantelnmulden-Grenzfläche geführt. Die beispielhaften Berechnungen lassen erwarten, daß dieser Definition ausgewählter dünner Substratbereiche eine 3D- Spannungsumverteilung in der ursprünglichen 1D-Multi- Quantenmuldenstruktur (MQW) folgt, und folglich eine neue definierte 3D-Bandstruktur eingeführt wird, die vollständig durch das Verfahren des Rückseiten-Ätzens gesteuert ist.
Eine beispielhafte Anwendung des offenbarten Verfahrens des Rückseiten-Ätzens ist die Herstellung von Halbleiter-Quantendrähten/-punkten. Das offenbarte Verfahren bietet eine einzigartige Technik zum Beeinflussen von spannungsinduzierten Mustern, ohne daß ein schädlicher Bearbeitungsabschnitt auf der Seite der beschichteten Quantenstruktur selbst, d. h. an der Vorderseite des Substrates auftritt, um ein Ausbleiben der technischen Funktionsfähigkeit aufgrund von Bearbeitungsbeschränkungen zu verhindern. Die vollständige Steuerung der Spannungsverteilung oberhalb der geätzten Bereiche, die durch eine sich ändernde Ätztiefe erlangt wird, kann auch unbegrenzte Möglichkeiten zur Band-Gestaltung für die Konstruktion der Vorrichtung genauso wie Vorteile, wie beispielsweise in Wachstumstechniken integrierte spannungsinduzierte Muster und eine mögliche Form für ein Verfahren zum Trocken-/Naßätzen mit spannungsinduzierter, selektiver Wirkung wie in der oben zitierten Veröffentlichung "VLSI Technology" (S.M. Sze, Ed.) diskutiert wird, bereitstellen.
Die Möglichkeit, den aktiven Schichten in einer Heterostruktur zum Verändern der elektrischen Eigenschaften des Materials hohe Verspannungsfelder auf zuzwingen, ist ein Vorteil des hier offenbarten Verfahrens. Gemäß dem offenbarten Verfahren werden selektiv erzeugte Muster von verspannten Heterostrukturen niedrig-dimensional durch Verwendung des Rückseiten-Ätzens zur Steuerung der Materialeigenschaften mittels Verspannungen hergestellt. Die Anwendung des offenbarten Verfahrens erlaubt die Bildung von Quantendrähten oder Quantenpunkten in einer vorher aufgewachsenen verspannten Heterostruktur ohne die Notwendigkeit von Bearbeitungsverfahren in den aktiven und höchst empfindlichen Heterostrukturbereichen, welche sich typischerweise auf der Vorderseite des Substrates der Halbleiterstruktur befinden. Zusätzlich zu der durch das offenbarte Verfahren bereitgestellten Steuerung der elektrischen Eigenschaften der Halbleiterstruktur bietet sich das offenbarte Verfahren als eine überlegene Alternative gegenüber vorhandenen Techniken an.
Andere Anwendungsmöglichkeiten umfassen die Wirkung von Verspannungsmustern eines Substrates vor dem Aufwachsen der aufeinanderfolgenden Schichten, was einen deutlichen Effekt auf den Aufwachsprozeß hat, und die Verwendung von Verspannungsmustern als alternatives Verfahren zur Steuerung der Ätzselektivität. Das offenbarte Verfahren kann somit eine andere mögliche Alternative zur besseren Steuerung der elektrischen und optischen Eigenschaften der zu bearbeitenden Halbleiterstrukturen genauso wie Vorteile im Prozeß selbst bieten.
Um die Verspannungsmuster auf der Vorderseite bis hinab auf Submicrometerdicken zu erreichen, kann herkömmliche Photolithographie mit auf dem Gebiet bekannten, wie beispielsweise dem in "VLSI Technology" (S.N. Sze, Ed.) beschriebenen, Ionenstrahl- oder Elektronenstrahl-Techniken zur optimalen Kontrolle des Herstellungsprozesses der Verspannungsmuster kombiniert werden. Bei der obigen exemplarischen Anwendung ist das Aufwachsen von wenigstens zwei etwa 1 µm voneinander getrennten Ätz-Stopschichten vor dem Bemusterungsvorgang ein nützlicher Schritt. Diese zu dem Substratmaterial Gitter-angepaßten Schichten werden zur Fein-Steuerung der verspannten Muster der Struktur verwendet. In dieser Konfiguration dient die zweite Ätz- Stopschicht als dünne Trägerschicht für die höher­ dimensionalen verspannungsinduzierten Bereiche.
Wie in Fig. 1 gezeigt, umfaßt das offenbarte Verfahren zur Herstellung von frontseitigen verspannten Mustern durch Rückseiten-Ätzen in Halbleiterstrukturen wie beispielsweise Quantendrähten oder Quantenpunkten mit genauen Leistungskennwerten die Schritte: des Beginnens des Verfahrens zum Belegen der Vorderseite mit einem Verspannungs- oder Spannungsmuster und zum Rückseiten-Ätzen gemäß Schritt 10 und des Bilden einer mehrlagigen Struktur mit Spannungsmustern auf der Vorderseite gemäß Schritt 12 durch auf dem Gebiet bekannten Herstellungsverfahren für Mehrschichtstrukturen, wie beispielsweise die in "VLSI Technology" (S.M. Sze, Ed.) diskutierten. In einer beispielhaften Ausführungsform umfaßt das Bilden der Vielschichtstruktur in Schritt 12 die Schritte des Aufwachsens einer 100 nm Schicht aus AlAs auf InP in Schritt 14, das Aufwachsen einer 1 µm Schicht aus InP in Schritt 16, das Aufwachsen einer 10 nm Schicht aus AlAs in Schritt 18 und das Aufwachsen einer dünnen verspannten 100 nm Schicht aus InGaAs in Schritt 20, welches beispielsweise zu einer Struktur wie zu dem in Fig. 2 gezeigten Halbleiterwafer 34 führt. Aus dem Halbleiterwafer 34 können Halbleiterstrukturen wie beispielsweise Quantendraht- und Quantenpunkt-Vorrichtungen hergestellt werden.
Fig. 2 zeigt eine typische mehrlagige verspannte Anfangsstruktur wie beispielsweise einen Halbleiterwafer 34, der über mehrere Gitterperioden fehlangepaßte dünne Schichten umfaßt, die periodisch durch Wiederholen der obigen Aufwachsverfahren auf einem geeigneten Substrat aufgewachsen wurden. Eine optimale Halbleiterstruktur erfordert wenige Schichten wie zwei bis 5 epitaktisch auf einem Substrat mit hohem Ordnungsgrad aufgewachsene Schichten. Als ein typisches Beispiel einer derartigen Konfiguration umfaßt die Struktur eine Vielzahl von Schichten aus (InAs)x(GaAs)1-x, die auf ein InP-Substrat aufgewachsen sind, wie sie gegenwärtig für verschiedene Anwendungen in der bekannten III-V-Technologie verwendet werden.
Fig. 3 zeigt eine perspektivische Seitendarstellung einer Rückseiten-geätzten Struktur 36, die sich aus der Anwendung des Verfahrens der Fig. 1 auf den beispielhaften Halbleiterwafer 34 der Fig. 2 ergibt. Mit dem offenbarten Verfahren zum Rückseiten-Ätzen lassen sich klar umrissene Bereiche bilden, wobei das Entfernen von Substratmaterial nahe an der Grenzfläche durch irgendeine der gut etablierten verwandten und auf dem Gebiet bekannten und in "VLSI Technology" (S.M. Sze, Ed.) erörterten Abtrag-Techniken, wie die Photolithographie, die Ionenstrahl-Lithographie und die e⁻-Strahl-Lithographie etc., ausgeführt wird. Bei einer beispielhaften Ausführungsform wird eine derartige Rückseiten-geätzte Struktur 36 in den folgenden Schritten 22 bis 32 der Fig. 1 verwirklicht und die sich ergebenden Strukturen in Verbindung mit Fig. 2 beschrieben. Die Abmessungen der in Fig. 2 gezeigten Strukturen sind beispielhaft, und es ist zu bemerken, daß Fig. 2 nicht maßstabsgetreu ist.
Das Rückseiten-Ätzen wird in Schritt 22 der Fig. 1 auf der Rückseite der mehrlagigen, in den Schritten 12 bis 20 der Fig. 1 gebildeten Struktur ausgeführt. In Schritt 22 umfaßt das Rückseiten-Ätzen die Schritte des Ätzens ausgewählter Bereiche auf der Rückseite des Substrates in einer ersten Schicht 38 des Halbleiterwafers 34 etwa 15 µm von der Oberfläche der ersten Schicht 38 in Schritt 24; Bilden eines Fensters mit den Oberflächen 40, 42 mit etwa zusätzlichen 10 µm von der Oberfläche in Schritt 26; Entfernen des Materials hinunter bis zu einer ersten Stopschicht 44 in Schritt 28; Ausbilden von Öffnungen wie beispielsweise dünnen Streifen 46 durch die erste Stopschicht hindurch in Schritt 30; und Ätzen ausgewählter Bereiche durch die dünnen Streifen 46 und eine letzte Substratschicht 48 hinunter bis zu einer letzten Stopschicht 52 in Schritt 32, die an eine letzte verspannte Schicht 54 aus (InAs)x(GaAs)1-x angrenzt, um die Verspannungs- oder Spannungsmuster auf der Vorderseite der letzten Substratschicht durch Bearbeitung (Ätzen) der Rückseite der letzten Substratschicht zu bilden. Bei einer beispielhaften Ausführungsform wird das Ätzen der ausgewählten Bereiche in Schritt 24 durch mechanisches Ätzen ausgeführt, während das Bilden des Fensters in Schritt 26 durch Photolithographie oder andere Techniken ausgeführt wird, die relativ empfindlich im Vergleich zum mechanischen Ätzen sind.
Druck-Spannungsverteilungen und die sich ergebenden ungefähren Änderungen in der Bandlücke der resultierenden Halbleiterstrukturen 36, die mit solchen Spannungsmustern auf der Vorderseite durch Rückseiten-Ätzen gebildet wurden, wurden für eine Vielzahl von auf einer willkürlichen Grundkonfiguration aus (InAs)x(GaAs)1-x/InP basierenden Heterostruktursystemen berechnet. Es wird eine typische Konfiguration betrachtet und der Bereich der abgeschätzten Änderung der Bandlücke in der nachfolgenden Tabelle 1 unter Verwendung von zwei Grenzfällen dargestellt: In Fall 1 liegt eine vollständige Substratdicke vor und im Fall 2 ein Rückseiten-geätzter Bereich auf dem Substrat mit der gleichen Vielschicht-Konfiguration wie die einer grundlegenden 2D-Quantenmulden-Struktur vor. Eine endgültige, sich auf die Berechnungen gründende Schlußberechnung der Änderung der Bandlücke ist auch in den Fig. 6 bis 7 gezeigt.
Tabelle 1
Die Ergebnisse dieser Berechnungen sind in den Fig. 5 bis 7 gezeigt. Fig. 5 zeigt die Verteilung der Spannungsdifferenz in der endgültigen, nach dem offenbarten Verfahren gebildeten Halbleiterstruktur 36, wobei die Spannungsdifferenz gegen den Abstand des Meßgebiets vom Substrat aufgetragen ist.
Fig. 6 zeigt die Energiedifferenz der Bandlücke für ein leichtes Loch der endgültigen nach dem offenbarten Verfahren gebildeten Halbleiterstruktur 36, wobei die Energiedifferenz der Bandlücke für ein leichtes Loch als Funkion des Abstands des Meßgebiets vom Substrat aufgetragen ist. Fig. 7 zeigt die Energiedifferenz der Bandlücke für ein schweres Loch der endgültigen nach dem offenbarten Verfahren gebildeten Halbleiterstruktur 36, wobei die Energiedifferenz der Bandlücke für ein schweres Loch als Funktion des Abstands des Meßgebietes vom Substrat aufgetragen ist.
Beschrieben wurde ein neues Verfahren zum Herstellen von Verspannungs- oder Spannungsmustern auf oder in einer verspannten Halbleiterstruktur. Das Verfahren basiert auf dem neuen Konzept des Rückseiten-Ätzens einer lateral homogen verspannten Struktur, so daß Spannungsänderungen in der Vorderseite, dem vorverspannten Bereich, als Folge des Verfahrens des Rückseiten-Ätzens induziert werden können. Halbleiterstrukturen wie beispielsweise Quantendrähte-, Quantenpunkte- und Quantenmulden-Einrichtungen können durch die offenbarten Verfahren gebildet werden, wobei das Rückseiten-Ätzen die Steuerung der Materialeigenschaften der Halbleiterstruktur mittels Verspannung bereitstellt, ohne Bearbeitung der Vorderseite, die im allgemeinen der aktive und der höchst-empfindlichste Bereich der Halbleiterstruktur ist. Derartige Halbleiterstrukturen können gebildet werden durch ein Verfahren mit den Schritten des Bildens einer verspannten Schicht auf der Vorderseite der Struktur, und des Ätzens der Rückseite des Substrates, um ein Spannungsmuster in der Vorderseite und somit ausgewählte verspannte Bereiche zu bilden.

Claims (22)

1. Halbleiterstruktur, umfassend:
ein Substrat mit einer Vorderseite und einer Rückseite,
eine an oder in der Vorderseite des Substrates angeordnete verspannte Schicht, wobei
die Rückseite des Substrates geätzt ist, um ein Verspannungsmuster in der verspannte Schicht zu bilden.
2. Halbleiterstruktur nach Anspruch 1, ferner umfassend eine Vielzahl von Schichten mit:
einer ersten Stopschicht mit einer ersten Vielzahl von Öffnungen durch diese;
eine letzte, der verspannten Schicht benachbarte Stopschicht; und
das Substrat, das eine erste Substratschicht mit einem Fenster durch diese aufweist; und
eine zweite Substratschicht mit einer zweiten Vielzahl von Öffnungen durch diese hindurch bis zur letzten Stopschicht.
3. Halbleiterstruktur nach Anspruch 2, wobei jede Öffnung von der zweiten Vielzahl von Öffnungen an eine entsprechende Öffnung der ersten Vielzahl von Öffnungen angrenzt.
4. Halbleiterstruktur nach Anspruch 2, wobei das Fenster und die erste und die zweite Vielzahl von Öffnungen durch ein Rückseiten-Ätz-Verfahren gebildet sind.
5. Halbleiterstruktur nach Anspruch 2, wobei die verspannte Schicht eine verspannte (InAs)x(GaAs)1-x-Schicht umfaßt; und
die erste und die zweite Substratschicht eine InP- Schicht umfaßt.
6. Mehrschichtige Halbleiterstruktur umfassend einen selektiv verspannten Bereich und ein Substrat mit einer Vorderseite und einer Rückseite, wobei die Halbleiterstruktur durch ein Verfahren gebildet ist, umfassend die Schritte:
  • a) Bilden einer verspannten Schicht auf oder in der Vorderseite des Substrates und;
  • b) Ätzen der Rückseite des Substrates, um ein Verspannungsmuster in der auf der Vorderseite des Substrates gebildeten verspannten Schicht als selektiv verspannten Bereich zu bilden.
7. Halbleiterstruktur nach Anspruch 6, gebildet durch ein Verfahren mit den Schritten:
  • a1) Bilden des Substrates mit wenigstens einer InP- Substratschicht vor dem Schritt des Ausbildens der verspannten Schicht auf der Vorderseite des Substrates; und
  • a2) den Schritt des Bildens der verspannten Schicht auf der Vorderseite des Substrates mit dem Schritt des Bildens wenigstens einer verspannten (InAs)x(GaAs)1-x-Schicht.
8. Halbleiterstruktur nach Anspruch 6, gebildet durch ein Verfahren, bei welchem der Schritt des Ätzens der Rückseite ferner die Schritte umfaßt:
  • b1) Ätzen ausgewählter Bereiche bis hinunter auf etwa 15 µm von einer ersten Oberfläche in einer Substratschicht des Substrates zu einer ersten Stopschicht;
  • b2) Bilden eines Fensters in der ersten Substratschicht bis hinunter auf etwa 10 µm von der ersten Oberfläche;
  • b3) Entfernen eines Teils der ersten Substratschicht durch das Fenster hindurch;
  • b4) Bilden von etwa 10 nm breiten Öffnungen an der ersten Stopschicht durch das Fenster hindurch; und
  • b5) Ätzen ausgewählter Bereiche einer letzten Substratschicht des Substrates durch die Öffnungen hindurch zu einer letzten Stopschicht, um die selektiv verspannten Bereiche zu bilden.
9. Halbleiterstruktur nach Anspruch 8, gebildet durch ein Verfahren, bei welchem der Schritt des Ätzens der ausgewählten Bereiche in der ersten Substratschicht den Schritt des mechanischen Ätzens der ausgewählten Bereiche in der ersten Substratschicht umfaßt.
10. Halbleiterstruktur nach Anspruch 8, gebildet durch ein Verfahren, bei welchem der Schritt des Bildens des Fensters im ersten Substrat den Schritt des Festlegens des Fensters unter Verwendung von photolithographischen Verfahren umfaßt.
11. Halbleiterstruktur nach Anspruch 8 gebildet durch ein Verfahren, bei welchem der Schritt des Entfernens eines Teils der ersten Substratschicht den Schritt des Entfernens des Teils unter Verwendung photolithographischer Verfahren umfaßt.
12. Halbleiterstruktur nach Anspruch 8 gebildet durch ein Verfahren, bei welchem der Schritt des Bildens von Öffnungen an oder in der ersten Stopschicht die Verwendung eines Verfahrens mit fokusierten Ionenstrahlen umfaßt.
13. Halbleiterstruktur nach Anspruch 8 gebildet durch ein Verfahren, bei welchem der Schritt des Formens von Öffnungen an oder in der ersten Stopschicht die Verwendung eines Verfahrens mit Elektronenstrahlen umfaßt.
14. Halbleiterstruktur nach Anspruch 8, gebildet durch ein Verfahren, bei welchem der Schritt des Ätzens der ausgewählten Bereiche in dem letztlichen Substrat den Schritt des Naßätzens der letztlichen Substratschicht bis zur letzten Stopschicht umfaßt.
15. Verfahren zur Bildung einer Halbleiterstruktur, die einen ausgewählt verspannten Bereich und ein Substrat mit einer Vorder- und einer Rückseite umfaßt, wobei das Verfahren die Schritte umfaßt:
  • a) Bilden einer verspannten Schicht auf der Vorderseite des Substrates; und
  • b) Ätzen der Rückseite des Substrates, um ein Verspannungsmuster in der auf der Vorderseite des Substrates gebildeten verspannten Schicht als selektiv verspannten Bereich zu bilden.
16. Verfahren nach Anspruch 15, wobei der Schritt des Ätzens ferner die Schritte umfaßt:
  • b1) Ätzen ausgewählter Bereiche in einer ersten Substratschicht des Substrates der Halbleiterstruktur zu einer ersten Stopschicht;
  • b2) Bilden eines Fensters in der ersten Substratschicht;
  • b3) Bilden von Öffnungen an der ersten Stopschicht durch das Fenster hindurch; und
  • b4) Ätzen ausgewählter Bereiche einer letzten Substratschicht des Substrates durch die Öffnungen hindurch zu einer letzten Stopschicht.
17. Verfahren nach Anspruch 16 wobei der Schritt des Ätzens der ausgewählten Bereiche in der ersten Substratschicht den Schritt des mechanischen Ätzens der ausgewählten Bereiche in der ersten Substratschicht umfaßt.
18. Verfahren nach Anspruch 16, ferner umfassend nach dem Schritt des Bildens eines Fensters in der ersten Substratschicht den Schritt des Entfernens eines Teils der ersten Substratschicht durch das Fenster hindurch.
19. Verfahren nach Anspruch 18 wobei der Schritt des Entfernens des Teils der ersten Substratschicht den Schritt des Entfernens des Teils unter Verwendung von photolithographischen Verfahren umfaßt.
20. Verfahren nach Anspruch 15, wobei der Schritt des Bildens von Öffnungen in der ersten Stopschicht den Schritt des Verwendens eines Verfahrens mit fokusierten Ionenstrahlen umfaßt.
21. Verfahren nach Anspruch 15, wobei der Schritt des Bildens von Öffnungen in der ersten Stopschicht den Schritt des Verwendens eines Verfahrens mit Elektronenstrahlen umfaßt.
22. Verfahren nach Anspruch 15, wobei der Schritt des Ätzens das Naßätzen der letzten Substratschicht bis zur letzte Stopschicht umfaßt.
DE19548898A 1994-12-30 1995-12-29 Rückseitiges Ätzen zur Herstellung von Schichten mit Verspannungsänderungen Withdrawn DE19548898A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/366,515 US5532510A (en) 1994-12-30 1994-12-30 Reverse side etching for producing layers with strain variation

Publications (1)

Publication Number Publication Date
DE19548898A1 true DE19548898A1 (de) 1996-07-04

Family

ID=23443348

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19548898A Withdrawn DE19548898A1 (de) 1994-12-30 1995-12-29 Rückseitiges Ätzen zur Herstellung von Schichten mit Verspannungsänderungen

Country Status (4)

Country Link
US (1) US5532510A (de)
JP (1) JPH08236500A (de)
KR (1) KR100251602B1 (de)
DE (1) DE19548898A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001000522A2 (en) * 1999-06-28 2001-01-04 Mikroelektronik Centret (Mic) Nanometer-scale modulation
FR2872626B1 (fr) * 2004-07-05 2008-05-02 Commissariat Energie Atomique Procede pour contraindre un motif mince
JP4676737B2 (ja) * 2004-10-08 2011-04-27 ウシオ電機株式会社 電子ビーム管
KR100714930B1 (ko) * 2005-06-07 2007-05-07 인터내셔널 비지네스 머신즈 코포레이션 인장 실리콘을 구비하는 고성능 내장 ｄｒａｍ 기술
WO2008010771A1 (en) * 2006-07-20 2008-01-24 Agency For Science, Technology And Research Method for straining a semiconductor wafer and a wafer substrate unit used therein
GB2451884A (en) * 2007-08-16 2009-02-18 Sharp Kk A Semiconductor Device and a Method of Manufacture Thereof
US9412911B2 (en) 2013-07-09 2016-08-09 The Silanna Group Pty Ltd Optical tuning of light emitting semiconductor junctions
KR20190054718A (ko) 2017-11-14 2019-05-22 효성화학 주식회사 폴리케톤 산업용 단추 부품

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294808A (en) * 1992-10-23 1994-03-15 Cornell Research Foundation, Inc. Pseudomorphic and dislocation free heteroepitaxial structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065970A (en) * 1976-05-17 1978-01-03 Becton, Dickinson Electronics Company Diffused semiconductor pressure gauge
US4797716A (en) * 1984-04-04 1989-01-10 The United States Of America As Represented By The United States Department Of Energy Field-effect transistor having a superlattice channel and high carrier velocities at high applied fields
JPH0770743B2 (ja) * 1987-11-10 1995-07-31 富士通株式会社 共鳴トンネリングバリア構造デバイス

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294808A (en) * 1992-10-23 1994-03-15 Cornell Research Foundation, Inc. Pseudomorphic and dislocation free heteroepitaxial structures

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 4-237116 A2. In: Patent Abstracts of Japan, E-1301, 6.1.1993, Vol. 17, No. 3 *
KASH, K. et.al.: Strain-induced continement of carness... In: Appl.Phys.Lett. 55 (7), 14. Aug. 1989, pp. 681-3 *
TAN, I-Hsing et.al.: Evaluation on the etch dependence.. In: J.Vac.Sci.Technol. B 10 (6), Nov/Dec 1992, pp. 2851-4 *
XU, Z. et.al.: Lateral band gap modulation... In: Appl.Phys.Lett. 60 (5), 3. Feb. 1992, pp. 586-8 *

Also Published As

Publication number Publication date
KR960026133A (ko) 1996-07-22
US5532510A (en) 1996-07-02
KR100251602B1 (ko) 2000-05-01
JPH08236500A (ja) 1996-09-13

Similar Documents

Publication Publication Date Title
DE2347802C2 (de) Verfahren zur Herstellung eines dielektrischen optischen Wellenleiters, sowie die hiernach hergestellten optischen Wellenleiter
DE602004006043T2 (de) Gruppe III-Nitridschichten mit strukturierten Oberflächen
DE102005007668A1 (de) Verfahren zur Verarbeitung von Oxid-eingeschränkten VCSEL-Halbleitervorrichtungen
DE60032660T2 (de) Verfahren zur Herstellung einer planaren Heterostruktur
DE2608562A1 (de) Halbleiteranordnung zum erzeugen inkohaerenter strahlung und verfahren zu deren herstellung
DE19548898A1 (de) Rückseitiges Ätzen zur Herstellung von Schichten mit Verspannungsänderungen
DE19637163A1 (de) Halbleiterlaser und Verfahren zur Herstellung des Halbleiterlasers
DE202005021940U1 (de) Eingebettete-Heterostruktur-Gerät, welches mittels eines Einzelschritt-MOCVD fabriziert ist
DE4034187C2 (de) Halbleiterlaser
DE69133388T2 (de) Herstellungsmethode von Halbleiterstrukturen mit Qantumquellenleitungen
DE2447536C2 (de) Halbleiterlaser
DE19527314A1 (de) Siliziummembran und Verfahren zur Herstellung einer Siliziummembran
DE3714512C2 (de)
DE3610333A1 (de) Verfahren zur herstellung eines oberflaechengitters mit einer bestimmten gitterkonstanten auf einem tieferliegenden oberflaechenbereich einer mesastruktur
DE19650802B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69925547T2 (de) Herstellung der Endflächen von Laserdioden durch Epitaxie auf Basis von III-V Materialien
DE4445566A1 (de) Verfahren zur Herstellung einer optischen integrierten Schaltung
EP0370428B1 (de) Verfahren zur Herstellung von Gate-Elektroden
DE10046621A1 (de) Verfahren zur Herstellung eines Membransensor-Arrays sowie Membransensor-Array
WO1993013560A1 (de) Elektronisches bauelement und verfahren zu dessen herstellung
DE102020112773B4 (de) Wellenleiterstruktur und verfahren zur herstellung einer wellenleiterstruktur
DE3324594C2 (de)
DE19625413A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP0938746B1 (de) Verfahren zur nass-chemischen ätzung bzw. oberflächenreinigung von arsenhaltigen mischkristallverbindungen
WO1999049544A1 (de) Verfahren zur herstellung eines stegwellenleiters in iii-v-verbindungshalbleiter-schichtstrukturen und halbleiterlaservorrichtung besonders für niedere serienwiderstände

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee