DE1932717C3

DE1932717C3 - Circuit arrangement for outputting a number of data signals, in particular formed by switching indicators, from a PCM transmitting station and receiving such data signals in a PCM receiving station

Info

Publication number: DE1932717C3
Application number: DE19691932717
Authority: DE
Inventors: Klaus 8031 Stockdorf Wintzer
Original assignee: Siemens AG
Current assignee: Siemens AG
Filing date: 1969-06-27
Publication date: 1976-10-21

Description

verbunden, die jeweils entsprechende Daiensignale aufnehmen. Bezüglich des obenerwähnten Aufnahmeregisters ist in dem Hauptpateni vorgeschlagen, dieses für die Datensignalaufnahme mit Steue Signalen zu beaufschlagen, die ein Zähler abgibt, der eine Zählkapazität besitzt, die gleich der Summe der Anzahl der in einem Pulsrahmen enthaltenen Zeitfächern und der in einem Zeitfach des Datenkanals maximal übertragbaren Anzahl an Datensignalen ist. Der Zähler soll dabei in seiner Zählkapazität entsprechenden Zyklen jeweils zumindest während einer durch die in einem Zeitfach des Datenkanals maximal übertragbare Anzahl an Datensignaltn gegebenen Anzahl an Zeitfächern solche Steuersignale abgeben. In Verbindung mit der Verwendung dieses Zählers hat sich dann gezeigt, daß dessen Ausgangssignalabgabe zu bestimmten Zeitpunkten verlängert werden muß, damit nämlich jeweils Daiensignale aufgenommen werden können, die von Pulsrahmen zu Pulsrahmen jeweils über andere Zertkanäle geführten Verbindungen zugehörig sind. Zur Lösung dieses Problems ist in dem Hauptpatent vorgeschlagen, ein Weiterzählen des Zählers nach Abgabe eines Ausgangssignals während der Dauer des Zeilfaches des Datenkanals /u verhindern und für die Dauer von dem betreffenden Zeitfach des Datenkanals unmittelbar nachfolgenden, Datensignale für die Übertragung in dem Zeitfach des Datenkanals in demselben Pulsrahmen führenden Zeitfächern zu verlängern. Dies erfolg¹, dadurch, daß dem zur Zählerweiter.chaltung dienenden Zählereingang des Zahlers zwei UND-Gatter und ein Flip-Flop vorgeschaltet sind. Mit Hilfe dieser Schal tungsanordnung wird der Zähler entsprechend dcm vorstehend aufgezeigten Bedingungen Millgesei/!.connected, each picking up corresponding dawn signals. With regard to the above-mentioned recording register, it is proposed in the main paten to apply control signals to it for the data signal recording, which a counter emits which has a counting capacity equal to the sum of the number of time slots contained in a pulse frame and the maximum number in a time slot of the data channel number of data signals that can be transmitted. The counter should output such control signals in its counting capacity corresponding cycles at least during a number of time fans given by the maximum number of data signals that can be transmitted in a time slot of the data channel. In connection with the use of this counter it has been shown that its output signal output must be lengthened at certain points in time, so that in each case Daiensignals can be recorded which are associated with connections routed from pulse frame to pulse frame via other channels. To solve this problem, it is proposed in the main patent to prevent the counter from continuing to count after an output signal has been issued for the duration of the time slot of the data channel / u and for the duration of the relevant time slot of the data channel immediately subsequent data signals for transmission in the time slot of the data channel to extend time slots leading in the same pulse frame. This is done ¹ , because two AND gates and a flip-flop are connected upstream of the counter input of the counter which is used for the counter extension circuit. With the help of this circuit arrangement, the counter is according to the conditions shown above Millgesei / !.

Der Erfindung liegt nun die Aufgabe /.ugrunde. einen Weg zu zeigen, wie die vorstehend aufgezeigte vorzunehmende Verlängerung der Abgabe eines Aus gangssignals von dem Zähler, mit dessen Ausgangssignalen ein Aufnahmeregister bzw ein Abgaberegister beaufschlagt wird, auf einfachere Weise vorgenommen werden kann als in dem Hauptpatent vorgeschlagen istThe invention is now based on the task /.grund. a Way to show how to extend the delivery of an Aus output signal from the counter with its output signals a receiving register or an output register is acted upon, made in a simpler manner can be as suggested in the main patent

Zur Lösung der vorstehend aufgezeigten Aufgabe geht die F.rfindung aus von einer Schaltungsanordnung zur Abgabe jeweils einer Anzahl von insbesondere durch Schaltkennzeichen gebildeten Datensignalen von einer zu einem PCM-Fernmeldenetz gehörenden PCM-Sendestellc, die ein Aufnahmeregister enthält, das eingangsseilig an eine Datensignal-Sendeeinrichtung angeschlossen ist, welche zu Datensignalen gehörende Datensignalelemente jeweils während der Dauer der Zeitfächer derjenigen Zeitkanäle nacheinander abgibt, die durch Verbindungen belegt sind, welchen die betreffenden Datensignale zugehörig sind, und das ausgangsseitig an eine PCM-Übertragungsleilung angeschlossen ist und an diese jeweils während der Dauer der Zeitfächer eines als Datenkanal benutzten Zeitkanals die jeweils zuvor aufgenommenen Datensignal abgibt, und Aufnahme solcher Datensignale in einer PCM-Empfangsstelle, die ein Aufnahmeregister enthält, das eingangsseitig an die PCM-Übertragungsleitun.'* angeschlossen ist und jeweils während der Dauer der Zeitfächer des Datenkanal:. Daiensignale aufnimmt und das ausgangsseitig mit in einer der Anzahl der neben dem Datenkanal vorhandenen Zeitkanäle entsprechenden Anzahl vorgesehenen Zwischenspeichern verbunden ist, die jeweils entsprechende Datensignale aufnehmen, wobei das an die Datensignal-Sendeeinrichtung angeschlossene Aufnahmeregister für eine Datensisnalaufnahmc mit Steuersignalen beaufschlagt wird.In order to solve the problem outlined above, the invention is based on a circuit arrangement for outputting a number of data signals, in particular formed by switching indicators, from a PCM transmission point belonging to a PCM telecommunications network, which contains a recording register which is connected with an input cable to a data signal transmission device, which belongs to data signals Emits data signal elements one after the other for the duration of the time fan of those time channels, which are occupied by connections to which the data signals in question belong, and that Connected on the output side to a PCM transmission line is and to this in each case during the duration of the time slots of a time channel used as a data channel emits the previously recorded data signal, and recording such data signals in a PCM receiving center that contains a recording register, the input side to the PCM transmission line. '* is connected and in each case for the duration of the time slots of the data channel :. Picks up dawn signals and on the output side with one of the number of time channels available in addition to the data channel Number of provided buffers is connected, the respective corresponding data signals record, the recording register connected to the data signal transmission device for a data signal recording is applied with control signals.

die ein Zähler abgibt, der eine Zählkapazität besitzt, die gleich der Summe der Anzahl an in einem Pulsrahmen enthaltenen Zeitfächern und der Anzahl an in einem Zeiifach des Datenkanals maximal übertragbaren Datensignalen ist und der in seiner Zählkapazität entsprechenden Zyklen jeweils zumindest während der Dauer der durch die in einem Zeitfach des Datenkanals maximal übertragbare Anzahl an Datensignalen gegebenen Anzahl an Zeitfächern solche Steuersignalethat outputs a counter that has a counting capacity that equal to the sum of the number of time slots contained in a pulse frame and the number of in one The maximum number of data signals that can be transmitted is twice the data channel and its counting capacity corresponding cycles in each case at least during the duration of the in a time slot of the data channel maximum transferable number of data signals given number of time slots such control signals

ίο abgibt, nach Patent 19 13 989. Diese Schaltungsanordnung ist erfindungsgemäß dadurch gekennzeichnet, daß der Zähler nach Erreichen der Endzählerstellung, in der er ein Steuersignal während der Dauer eines Zeitfaches des Datenkanals abgibt, ohne Stillsetzung in eine Zählerstellung übergeführt wird, in der er im Anschluß an die gerade erfolgende Steuersignalabgabe ein entsprechendes Steuersignal in dieser anderen Zählerstellung abgibt und im Anschluß daran zyklisch u it/derho)! die Steuersignalabgabe fortsetzt.ίο releases, according to patent 19 13 989. This circuit arrangement is according to the invention characterized in that the counter after reaching the end counter position in the it emits a control signal for the duration of a time factor of the data channel, without stopping in a Counter position is transferred, in which it a following the control signal output that has just taken place emits corresponding control signal in this other counter position and then cyclically u it / derho)! the control signal output continues.

Gegenüber der in den: Hauptpateni angewandten Maßnahme de/ Verlängerung der Ausgangssignalabga be von dem Zähler zu den erwähnten bestimmten Zeitpunkten bringt die erfindungsgemäße Maßnahme dc'i Vorteil eines relativ geniigen sehaltungstechnischenCompared to that used in the: main patents Measure de / extension of the output signal output be from the counter at the specified times mentioned brings the measure according to the invention dc'i advantage of a relatively adequate posture

-:· Aufwandes mit sich. Es braucht nämlich lediglich dafür Sorge getragen zu werden, daß der jeweilige Zähler nach Erreichen seiner Endzahlerstellung während eines bestimmten Pulsrahmens in cmc andere Zählerstellting übergeführt wird.-: · The effort involved. It only needs for that Care to be taken that the respective counter after reaching its final number creation during a certain pulse frame in cmc other counter creation is convicted.

w Gemäß einer zweckmäßigen Ausgestaltung der Erfindung dient zur Überführung des jew eiligen Zählers in die genannte eine Zählerstellung ein von einem Verkniipfungsgaiter abgegebenes Ausgangssignal, das jeweils dann auftritt, wenn das Verknüpfungsgatter anAccording to an expedient embodiment of the invention, it is used to transfer the respective counter in said one counter position an output signal emitted by a link gate, the occurs whenever the logic gate is on

i^c seinem einen Eingang durch ein Steuersignal des in der Endz.jhlersiellung befindlichen Zählers angesteuert ist und j η seit.cm anderen Eingang ein Steuersignal von diesem Eingang wahrend der Dauer der Zeilfächer des Datcnkanals jeweils ziigefuhrten Steuersignalen aufi ^c one of its inputs is controlled by a control signal from the counter located in the final counting device and the other input receives a control signal from this input for the duration of the line compartments of the data channel

■]''' niniiUt. ■] ''' niniiUt.

Hierdurch ergibt sich in vorteilhafter Weise ein besonders geringer schaltungstechnischer Aufwand für die Verlängerung der Ausgangssignalabgabe von dem Zähler. Ferner ist von Vorteil, daß ein gewöhnlicherThis advantageously results in a particularly low circuit complexity for the extension of the output from the counter. It is also advantageous that an ordinary

4S Zähler verwendet werden kann, bei dem zwischen einzemen Zählerstufen keine besonderen Schaltmaßnahmen zur Verlängerung der betreffenden Ausgangssignalabgabe vorzusehen sind.4S counter can be used where between For individual counter levels, no special switching measures to extend the output signal in question are to be provided.

An Hand von Zeichnungen wird ein Ausführungsbei-On the basis of drawings, an implementation example is

^M! spiel der Erfindung nachstehend näher erläutert. ^M! game of the invention explained in more detail below.

Fig. 1 zeigt den möglichen Aufbau einer PCM-Sendestelle eines PCM-Fernmeldenetzes;Fig. 1 shows the possible structure of a PCM transmission point a PCM telecommunications network;

F i g. 2 veranschaulicht die zeitlichen Zusammenhänge von bei der in F i g. 1 dargestellten PCM-SendestelleF i g. FIG. 2 illustrates the temporal relationships of the in FIG. 1 shown PCM transmitting station

^ss auftretenden Vorgängen. ^ss occurring processes.

Die in Γ i g. 1 näher dargestellte Schaltungsanordnung umfaßt eine PCM-Sendestelle 5.v mit einer zugehörigen Datensignalabgabeeinrichtung Ds. An die Datensignalabgabeeinrichtung Ds ist eine PCM-Überiragungsieitung L angeschlossen, die zu einer Datensignalaufnahmeeinrichtung hinführt, welche hier nicht näher dargestellt ist. Die hier nur angedeutete PCM-Sendestelle Ss enthält eine PCM-Übertragungsleitung L'. über die PCM-Nachriehtcnsignale inThe in Γ i g. 1, the circuit arrangement shown in more detail comprises a PCM transmission point 5.v with an associated data signal output device Ds. A PCM transmission line L is connected to the data signal output device Ds and leads to a data signal recording device, which is not shown in detail here. The PCM transmission point Ss , which is only indicated here, contains a PCM transmission line L '. via the PCM message signals in

'\s Zeitfächern von Nachrichtenverbindungen zugeteilten Zeitkanälen übertraten werden. Die Zeitfächer der insgesamt zur Verfugung stehenden Zeitkanäle treten dabei zyklisch wiederholt in Pulsrahmen auf. Zusammen'\ s allocated to time slots by communication links Time channels are exceeded. The time slots of the total available time channels occur cyclically repeated in pulse frames. Together

mit den jeweiligen Nachrichtenverbindungen zugehörigen Nachrichtensignalen möge die PCM-Sendestelle Ss im vorliegenden Fall auch den jeweiligen Nachrichtenverbindungen zugehörige Datensignalc abgeben. Im folgenden Fall ist angenommen, daß die den Nachrichtenverbindungen zugehörigen Datensignale jeweils durch zwei Signalelemente (Bit) gebildet sind. Zu diesem Zweck sind gemäß Fig. 1 zwei Datensignal-Sendeeinrichtungen darstellende Umschalter USa und USb vorgesehen, die von ihren Schaltarmen jeweils ein Binärzeichen »1« oder »0« abzugeben vermögen. Diesen Binärzeichen entsprechende Signale liegen an den Schaltkontakten der betreffenden Umschalter USa und USb ständig an. Die an den Schaltarmen der Umschalter USa, USb auftretenden Signalelemente des jweiligen Datensignals werden über gesonderte Signalleilungen SMa bzw. SMb den Eingängen zweier Schalter Sa bzw. Sb zugeführt, die abwechselnd nacheinander betätigt werden. Auf ihrer anderen Seite sind die beiden Schalter Sa, Sb miteinander verbunden und an einen nachstehend auch als Datensignaleingang bezeichneten Eingang Ed eines zu der in Fig. 1 dargestellten Datensignalabgabeeinrichlung Ds gehörenden Aufnahmeregisters SRs angeschlossen. Bei diesem Eingang des Aufnahmeregister SRs handelt es sich um den für eine Datensignalaufnahme vorgesehenen Eingang dieses Registers. Die zu jeweils einem Datensignal gehörenden Signalelemente treten dabei jeweils nacheinander während der Dauer eines Zeitfaches des von derjenigen Verbindung benutzten Zeitkanals auf. der das betreffende Datensignal zugehörig ist. Dabei kann dem Betätigungseingang pa des Schalters 5a beispielsweise während eines Teiles der ersten Hälfte eines Zeitfaches der auf der PCM-Übertragungsleitung L' auftretenden Zeitfächer ein den Schalter Sa übertragungsfähig machendes Steuersignal zugeführt werden; dem Steuereingang pb den Schalters Sb kann während eines Teiles der zweiten Hälfte jedes der erwähnten Zeitfächer ein entsprechendes Steuersignal zugeführt werden.with the message signals associated with the respective communication links, the PCM transmitting station Ss may in the present case also emit data signals associated with the respective communication links. In the following case it is assumed that the data signals associated with the communication links are each formed by two signal elements (bits). For this purpose, two changeover switches USa and USb representing data signal transmission devices are provided according to FIG. Signals corresponding to these binary characters are constantly applied to the switching contacts of the respective changeover switches USa and USb. The signal elements of the respective data signal occurring on the switching arms of the changeover switches USa, USb are fed via separate signal lines SMa and SMb to the inputs of two switches Sa and Sb , which are actuated alternately one after the other. On their other side, the two switches Sa, Sb are connected to one another and are connected to an input Ed, also referred to below as a data signal input, of a recording register SRs belonging to the data signal output device Ds shown in FIG. This input of the recording register SR is the input of this register provided for data signal recording. The signal elements belonging to a data signal each occur one after the other for the duration of a time division of the time channel used by that connection. to which the relevant data signal is associated. In this case, the actuation input pa of the switch 5a can be supplied with a control signal enabling the switch Sa to be transmitted, for example during part of the first half of a time slot of the time slots occurring on the PCM transmission line L '; the control input pb of the switch Sb can be supplied with a corresponding control signal during part of the second half of each of the time slots mentioned.

Um die zum Datensigruilcingang £tf des Aufnahmeregisters SRs jeweils zugeführten Datensignalelemente in dieses Aufnahmeregister einspeichern zu können, sind diesem Aufnahmeregister SRs noch entsprechende Steuersignale bzw. Steuerimpulse zuzuführen. Zu diesem Zweck werden einem Steuereingang Es des Aufnahmeregisters SRs über ein ODER-Gatter COl vom Ausgang eines UND-Gatters GU1 entsprechende Steuersignale zugeführt. Das UND-Gatter GU1 ist mit seinem einen Eingang an den Ausgang eines Zählers Zs angeschlossen, der jeweils für eine bestimmte Dauer innerhalb jedes Pulsrahmens der auf der PCM-Übertragungsleitung L'auftretenden Zeitfächer ein Ausgangssignal abgibt. Der andere Eingang des UND-Gatters GU1 dient zur Aufnahme von Steuerimpulsen, die jeweils zu bestimmten Zeitpunkten innerhalb jedes Zeitfaches der auf der PCM-Übertragungsleitung /.' auftretenden Zeitfächer auftreten. Im vorliegenden Fall sollen — unter der Annahme des Vorliegens von jeweils acht Signalelemente umfassenden Zeitfächern — dem zuletzt betrachteten Eingang des UND-Gatters Gi/1 jeweils z. B. im dritten und fünften Zeitelement jedes Zeitfaches ein Steuerimpuls /ft 3. /6 5 zugeführt werden Liegt am anderen Eingang des UND-Gatters GU 1 vom Ausgang des Zählers Zs her ein entsprechendes Steuersignal, so gelangen die Steuerimpulse tb 3. tb 5 an den Steuereingang Es des Aufnahmeregisters SRs. Dadurch werden die in entsprechenden ZeitfächcrnIn order to be able to store the data signal elements respectively supplied to the data signaling input of the recording register SRs in this recording register, corresponding control signals or control pulses must also be supplied to this recording register SRs. For this purpose, corresponding control signals are fed to a control input Es of the recording register SR via an OR gate COl from the output of an AND gate GU 1. One input of the AND gate GU 1 is connected to the output of a counter Zs , which emits an output signal for a specific duration within each pulse frame of the time slots occurring on the PCM transmission line L '. The other input of the AND gate GU 1 is used to receive control pulses, which are generated at specific times within each time factor of the on the PCM transmission line /. ' occurring time fans occur. In the present case - assuming the presence of eight signal elements each comprising time fans - the input of the AND gate Gi / 1 considered last z. As in the third and fifth time element of each time several times, a control pulse / ft 3/6 5 be fed lies at the other input of the AND gate GU 1 from the output of the counter Zs produces a corresponding control signal, thus reach the control pulses tb 3 tb 5 to the control input Es of the recording register SRs. This means that the relevant time subjects

jeweils nacheinander dem Datensignal Ed des Aufnahmeregisters SRs zugeführten Datensignalelemente in das betreffende Aufnahmeregster SRs eingespeichert, und zwar jeweils während der Dauer des dritten und fünften Zeitelementes des jeweiligen Zeitfaches. Dabei erfolgt das Einspeichern vorzugsweise unter Ausnutzung der Flanken von während der Dauer dieser Zeitelemente auftretenden Steuerimpulsen.each successively the data signal Ed of the recording register SRs supplied data signal elements are stored in the relevant recording register SRs, in each case during the duration of the third and fifth time element of the respective time slot. In this case, the storage is preferably carried out using the edges of control pulses occurring during the duration of these time elements.

An einen weiteren Eingang des oben erwähnten ODER-Gatters COl ist eir weiteres UND-Gatter GUl mit seinem Ausgang angeschlossen. Dieses UND-Gatter GUl dient zur Aufnahme von Steuersignalen ί 165an seinem einen Eingang. Die Steuersignale f 16s treten jeweils während der Dauer der Zeitfächer (16. Zeitfach innerhalb jedes Pulsrahmens) des auf der PCM-Übertragungsleitung L benutzten Datenkanals auf. Dem anderen Eingang lies UND-Gatters GU2 werden Steuerimpulse tb zugeführt, die in einer der Folge, mit der auf der PCM-Übertragungsleitung /. Signa'elemente auftreten können, entsprechenden Folge auftreten. Dies bedeutet unter der Annahme der obigen Verhältnisse, daß innerhalb eines Zeilfaches der auf der PCM-Übertragungsleitung L auftretenden Zeitfächer acht Steuerimpulse /ödem zuletzt betrachteten Eingang des UND-Gatters GUl zugeführt werden. Damit werden jeweils während der Dauer der Zeitfächer des aj^-der PCM-Übertragungsleitung L benutzten DatenkäVials mit Hilfe der dann am Ausgang des UND-Gatters GUl und damit an dem Steuereingang Es des Aufnahmeregisters SRs auftretenden Steuerimpulse die jeweils zuvor in dieses Aufnahmeregister SRs eingespeicherten Datensignalelemente aus gespeichert. Die somit vom Ausgang des Aufnahmeregisters SRs abgegebenen Datensignalelemente werden über ein während der Dauer der Zeitfächer de¹ erwähnten Datenkanals übertragungsfähiges. UND Gatter GU5 und ein diesem nachgeordnetes ODER Gatter GO2 an die PCM-Übertragungsleitung / abgegeben. An einen weiteren Eingang des ODER-Gat ters CO 2 ist ein Sperrgatter GS mit seinem Ausgang angeschlossen. An den Signaleingang dieses Sperrgatters GS ist die oben erwähnte PCM-Übertragungslei Hing L'angeschlossen. Dem Sperreingang des Spcrgat ters GSund einem weiteren Eingang des UND-Gatter: GU5 werden Steuersignale r »6s zugeführt, die. wi< oben bereits ausgeführt, während der Dauer dci Zeitfächer des auf der PCM-Übertragungsleitung / benutzten Datenkanals auftreten. Mit Hilfe diese Steuersignale ist sichergestellt, daß auf der PCM-Über tragungsleitung V während der Dauer der Zeitfäche des Datenkanals gegebenenfalls auftretende Signal· nicht zu der PCM-Übertragungsleitung L hin gelanger Vielmehr gelangen zu der PCM-Übertragungsleitung i während der Dauer der Zeitfächer des Datenkanals nu die in dem Aufnahmeregister SRs jeweils enthaltene! Datensignalelemente hin. A further AND gate GU1 is connected with its output to a further input of the above-mentioned OR gate COl. This AND gate GUl is used to receive control signals ί 165 at its one input. The control signals f 16s occur during the duration of the time slots (16th time slot within each pulse frame) of the data channel used on the PCM transmission line L. The other input read AND gate GU2 control pulses tb are fed, which in one of the sequence with the on the PCM transmission line /. Signa'elements can occur, corresponding consequence occur. Assuming the above conditions, this means that within one line of the time slots occurring on the PCM transmission line L , eight control pulses / or the input of the AND gate GU1 last considered are supplied. Thus, during the duration of the time slots of the aj ^ -der PCM transmission line L , the data signal elements previously stored in this recording register SRs are stored with the help of the control pulses then occurring at the output of the AND gate GUl and thus at the control input Es of the recording register SRs saved from. The data signal elements thus emitted from the output of the recording register SRs are capable of being transmitted via a data channel mentioned during the duration of the time slots de ^1. AND gate GU5 and an OR gate GO2 arranged downstream of this are output to the PCM transmission line /. A blocking gate GS is connected to its output at another input of the OR gate CO 2. The above-mentioned PCM transmission line Hing L 'is connected to the signal input of this blocking gate GS. Control signals r »6s are fed to the blocking input of the Spcrgat ters GS and a further input of the AND gate: GU5, which. wi <already stated above, during the duration dci time slots of the data channel used on the PCM transmission line / occur. With the help of these control signals it is ensured that any signals that may appear on the PCM transmission line V during the time slot of the data channel do not reach the PCM transmission line L Rather, they get to the PCM transmission line i for the duration of the time slots of the data channel only those contained in the recording register SRs ! Data signal elements.

Nachdem zuvor bezüglich des vorzugsweise durch en Schieberegister gebildetes Aufnahmeregisters SRs da Einspeichern und Ausspeichern von Datensignalen kur betrachtet worden ist. sei nunmehr auf die mit der Einspeichern der Datensignale in das betreffend Schieberegister SRs zusammenhängenden Vorgang näher eingegangen. Das Einspeichern von Datensigna len in das Schieberegister SRs erfolgt, wie obei ausgeführt, unter der Steuerung der vom Ausgang de Zählers Zs abgegebenen Steuersignale. Der Zähler Z gibt dabei jeweils für eine solche Dauer Steuersignal ab, daß am Ende des jeweiligen FinspeichervorgangeAfter the storage and retrieval of data signals has been previously considered with regard to the recording register SR, which is preferably formed by a shift register. the process associated with the storage of the data signals in the shift register SRs concerned will now be discussed in greater detail. The storage of data signals in the shift register SRs takes place, as stated above, under the control of the control signals emitted from the output of the counter Zs. The counter Z emits a control signal for such a duration that at the end of the respective Fin storage process

maximal eine der Anzahl an in einem Zeitfach des Datenkanals jeweils übertragbaren Datensignalen entsprechende Anzahl von Datensignalen in dem Schieberegister SRs eingespeichert ist. Unter Zugrundelegung eines PCM-Systems mit jeweils acht Zeitelemente umfassenden Zeitfächern für die Übertragung von jeweils acht Signalelementen und Benutzung von Datensignalen mit jeweils zwei Bit gibt der Zähler Zs an seinem Ausgang jeweils während der Dauer von vier Zeilfächern ein Ausgangssignal ab. Die während der Dauer dieser vier Zeitfächer am Datensignaleingang Ed des Schieberegisters SRs jeweils auftretenden Datensignale bzw. Datensignalelemente werden in dieses Schieberegister eingespeichert. Der Zähler Zs führt auf seinem Zähleingang zugeführte Zählsignale tk hin einen Zählvorgang aus. Von diesen Zählsignalen tk tritt im vorliegenden Fall z. B. jeweils ein Signal während eines Zeitfaches der auf der PCM-Übertragungsleitung U auftretenden Zeitfächer auf. Der Zähler Zs besitzt eine Zählkapazität, die gleich der Summe der Anzahl der zu jeweils einem Pulsrahmen gehörenden Zeitfächer und der maximalen Anzahl der in einem Zeitfach des Datenkanals jeweils übertragbaren Datensignale ist. Bezogen auf die oben angenommenen Verhältnisse, d. h. unter der Annahme des Vorliegens eines 32-Kanal-PCM-Systems mit 8-Bit-Zeitfächern und der Übertragung von jeweils vier Datensignalen in einem Zeitfach des Datenkanals, heißt dies, daß der Zähler Zs eine Zählkapazität von 36 besitzt. Im Zyklus dieser Zählkapazität gibt der Zähler Zs an seinem Ausgang jeweils Ausgangssignale ab.a maximum of one number of data signals corresponding to the number of data signals that can be transmitted in a time slot of the data channel is stored in the shift register SRs. Based on a PCM system with time compartments each comprising eight time elements for the transmission of eight signal elements each and the use of data signals with two bits each, the counter Zs outputs an output signal at its output for the duration of four line compartments. The data signals or data signal elements occurring during the duration of these four time slots at the data signal input Ed of the shift register SR are stored in this shift register. The counter Zs carries out a counting process on its counting input supplied counting signals tk. Of these counting signals tk occurs in the present case, for. B. in each case a signal during a time slot of the time slots occurring on the PCM transmission line U. The counter Zs has a counting capacity which is equal to the sum of the number of time slots belonging to a respective pulse frame and the maximum number of data signals that can be transmitted in a time slot of the data channel. In relation to the conditions assumed above, ie assuming the presence of a 32-channel PCM system with 8-bit time slots and the transmission of four data signals in each time slot of the data channel, this means that the counter Zs has a counting capacity of 36 owns. In the cycle of this counting capacity, the counter Zs emits output signals at its output.

Der Zähler Zs weist noch einen weiteren Steuereingang auf, an den ein UND-Gatter GU 3 mit seinem Ausgang angeschlossen ist. Dieses UND-Gatter GU3 ist an seinem einen Eingang während der Dauer eines bestimmten Pulsrahmens von jeweils einen Überrahmen bildenden Pulsrahmen aktiviert. Zu diesem Zweck werden dem betreffenden einen Eingang des UND-Gatters GU3 Steuersignale tr4 zugeführt. Einem weiteren Eingang des UND-Gatters GU3 werden Steuersignale 1 16s zugeführt. Diese Steuersignale 1 16s treten, wie oben ausgeführt, jeweils während der Dauer der Zeitfächer des Datenkanals auf. Mithin tritt am Ausgang des UND-Gatters GU3 während der Dauer des Zeitfaches des Datenkanals in einem bestimmten Pulsrahmen der einen Überrahmen bildenden Anzahl von Pulsrahmen ein Ausgangssignal auf, das eine entsprechende Steuerung des Zählers Zs vorzunehmen erlaubt. Hierauf wird weiter unten in Verbindung mit F i g. 2 noch näher eingegangen werden. The counter Zs also has a further control input to which an AND gate GU 3 is connected with its output. This AND gate GU3 is activated at its one input during the duration of a specific pulse frame of each pulse frame forming a superframe. For this purpose, control signals tr 4 are fed to the relevant one input of the AND gate GU3. A further input of the AND gate GU3 are supplied control signals 1 16s. These control signals 1 16s occur, as stated above, in each case during the duration of the time bins of the data channel on. Consequently, an output signal occurs at the output of the AND gate GU3 during the duration of the time division of the data channel in a specific pulse frame of the number of pulse frames forming a superframe, which output signal allows the counter Zs to be controlled accordingly. This is referred to further below in connection with FIG. 2 will be discussed in more detail.

Dem Zähler Zs ist noch ein UND-Gatter GUA zugeordnet, das mit seinem Eingang an Rückstelleingänge sämtlicher Zählerstufen des Zählers Zs angeschlossen ist. Dem einen Eingang des UND-Gatters GUA wird ein Steuersignal 132r8 zugeführt. Dieses Steuersignal tritt jeweils dann auf, wenn der Zähler Zs ein das letzte Zeitfach (Zeitfach 32) der Pulsrahmen bezeichnendes Signal abgibt (während des achten Pulsrahmens jedes acht Pulsrahmen umfassenden Überrahmens). Dem anderen Eingang des UND-Gatters GUA wird ein Steuersignal tbS zugeführt Dieses Steuersignal tb% tritt jeweils während der Dauer des achten Signalelementes innerhalb jedes Zeitfaches auf. Damit tritt am Ausgang des UND-Gatters GUA. also mit Auftreten des achten Signalelementes des bezeichneten letzten (32.) Zeitfaches innerhalb des letzten Pulsrahmens von jeweils insgesamt acht Pulsrahmen umfassenden Überrahmen jeweils ein Ausgangssignal auf. Dieses Aus gangssignal wird den Rückstelleingängen der Zählerstufen des Zählers Zs zugeführt; es synchronisiert somit den Zähler Zs. Mit anderen Worten ausgedrückt heißt dies, daß der Zähler Zs zu einem bestimmten Zeitpunkt innerhalb jedes Überrahmens in °ine bestimmte Stellung, nämlich in seine Ausgangsstellung, gebracht wird, sofern er sich nicht bereits in dieser Stellung befindet, was bei fehlerfreiem Betrieb der Fall ist.
Gemäß Fig.2 ist angenommen, daß ein 32-Zeitkanal-System vorliegt, bei dem der 16. Zeitkanal als Datenkanal ausgenutzt ist. Ferner ist angenommen, daß in den einzelnen Zeitfächern jeweils 8 Signalelemente übertragen werden und daß die in den Zeitfächern des Datenkanals übertragenen Datensignale jeweils durch 2 Bit gebildet sind. Dies bedeutet, daß in jedem Zeitfach des Datenkanals vier Verbindungen betreffende Datensignale übertragen werden können. Die in den Zeitfächern Jt 29 bis Jt32 des dem in Fig. 2 angedeuteten Pulsnhmens RS vorangehenden Pulsrahmens auftretenden Datensignale werden, wie Fig. 2 in Verbindung mit der vorstehenden Erläuterung zur Fig. 1 erkennen läßt, nach Aufnahme durch das Schieberegister SRs im nächstfolgenden Zeitfach k 16 des Datenkanals aus dem Schieberegister SRs ausgespeichert und von der betreffenden PCM-Sendestelle abgegeben. Dies erfolgt im Pulsrahmen RS. Die in den Zeitfächern k 1 bis k 4 des folgenden Pulsrahmens R 1 auftretenden Datensignale werden während der Dauer des Zeitfaches k 16 des Datenkanals in dem betreffenden Pulsrahmen R 1 von der PCM-Sendestelle weitergeleitet. Bei diesem Pulsrahmen R 1 handelt es sich, wie noch ersichtlich werden wird, um den ersten Pulsrahmen eines die Pulsrahmen R\ bis RS umfassenden Überrahmens. Die in den Zeitfächern k5 bis kS des folgenden Pulsrahmens R 2 auftretenden Datensignale werden im Zeitfach k 16 des Datenkanals in dem betreffenden Pulsrahmen R 2 von der PCM-Sendestelle abgegeben. The counter Zs is also assigned an AND gate GUA, the input of which is connected to reset inputs of all counter stages of the counter Zs . A control signal 1 32r8 is fed to one input of the AND gate GUA. This control signal occurs whenever the counter Zs emits a signal indicating the last time slot (time slot 32) of the pulse frames (during the eighth pulse frame of every eight pulse frame comprising superframes). A control signal tbS is fed to the other input of the AND gate GUA. This control signal tb% occurs during the duration of the eighth signal element within each time division. This means that GUA occurs at the output of the AND gate. that is, with the occurrence of the eighth signal element of the designated last (32nd) time slot within the last pulse frame of a total of eight pulse frames comprising superframes in each case an output signal. This output signal is fed to the reset inputs of the counter stages of the counter Zs; it thus synchronizes the counter Zs. In other words, this means that the counter Zs is brought into a certain position, namely into its starting position, at a certain point in time within each superframe, provided it is not already in this position, what is the case with error-free operation.
According to FIG. 2, it is assumed that there is a 32-time channel system in which the 16th time channel is used as a data channel. It is also assumed that 8 signal elements are transmitted in each of the individual time slots and that the data signals transmitted in the time slots of the data channel are each formed by 2 bits. This means that four data signals relating to connections can be transmitted in each time slot of the data channel. Makes up Jt32 of data signals appearing in the preceding in Fig. 2 indicated Pulsnhmens RS pulse frame are, in the time slots Jt 29 as shown in FIG. 2 in connection with the above explanation for Fig. 1 seen upon ingestion by the shift register SRs in the next time compartment k 16 of the data channel is stored out of the shift register SRs and delivered by the relevant PCM transmitting station. This takes place in the pulse frame RS. The data signals occurring in the time slots k 1 to k 4 of the following pulse frame R 1 are forwarded by the PCM transmitting station for the duration of the time slot k 16 of the data channel in the relevant pulse frame R 1. As will become clear, this pulse frame R 1 is the first pulse frame of a superframe comprising the pulse frames R 1 to RS. The data signals occurring in the time slots k5 to kS of the following pulse frame R 2 are emitted in the time slot k 16 of the data channel in the relevant pulse frame R 2 from the PCM transmission point.

In entsp~echender Weise werden die in den Zeitfächern λ 9 bis A-12 des folgenden Pulsrahmens R 3 und die in den Zeitfächern k 13 bis k 15 des darauffolgenden Pulsrahmens RA auftretenden Datensignale jeweils während der Dauer des Zeitfaches k 16 des Datenkanals in dem betreffenden Pulsrahmen R 3 bzw. RA von der PCM-Sendestelle abgegeben. Dabei werden während der Dauer des Zeitfaches Jt 16 des Datenkanals im Pulsrahmen R A lediglich drei Nachrichtenverbindungen betreffende Datensignale von der PCM-Sendestelle abgegeben, nämlich Datensignale, die Verbindungen betreffen, welche Zeitkanäle mit der Zeitfächern Jt 13, Jt 14 und k 15 benutzen. Um in diesem Falle zu gewährleisten, daß während der Dauer des Zeitfaches Jt 16 im Pulsrahmen RA lediglich der betreffenden Nachrichtenverbindungen zugehörige Da tensignale von der PCM-Sendestelle abgegeben wer den, sind noch (hier nicht näher dargestellte) Maßnah men getroffen, die gewährleisten, daß der Inhalt de« Schieberegisters SRs um zwei Stellen weiter verschoben wird, so daß in diesem Register zuvor noch enthaltene, gegebenenfalls einer anderen Nachrichten verbindung zugehörige Datensignalelemente durch dit in den Zeitfächern A: 13 bis k 15 des Pulsrahmens R 4 aufgenommenen Datensignale überschrieben sind und in dem Schieberegister SRs nur diese Datensignal« gespeichert sind In a corresponding manner, the data signals occurring in the time slots λ 9 to A- 12 of the following pulse frame R 3 and the data signals occurring in the time slots k 13 to k 15 of the subsequent pulse frame RA are in each case during the duration of the time slot k 16 of the data channel in the relevant Pulse frame R 3 or RA issued by the PCM transmitting station. During the duration of the time slot Jt 16 of the data channel in the pulse frame RA, only three data signals relating to communication links are emitted by the PCM transmitter, namely data signals relating to links which time channels with the time slots Jt 13, Jt 14 and k 15 use. In order to ensure in this case that during the duration of the time slot Jt 16 in the pulse frame RA only the relevant communication links associated data signals from the PCM transmission point are issued (not shown here) measures are taken to ensure that the content of the shift register SRs is shifted two places further, so that data signal elements previously contained in this register, possibly belonging to another message connection, are overwritten by data signals recorded in time slots A: 13 to k 15 of pulse frame R 4 and in only these data signals are stored in the shift register SRs

Die während der Dauer der Zeitfächer k 13 bis The during the duration of the time subjects k 13 to k k 15 des Pulsrahmens RA in das Schieberegister SRi eingespeicherten Datensignale werden während dei15 of the pulse frame RA in the shift register SRi stored data signals are during the

Dauer des folgenden Zeitfaches k 16 (innerhalb des Pulsrahmens RA) aus diesem Schieberegister wieder ausgespeichert. Mit Auftreten des Zeitfaches k 16 innerhalb des Pulsrahmens /?4 gibt, wie oben bereits ausgeführt, das in Fig. 1 dargestellte UND-Gatter GU 3 an seinem Ausgang ein »!«-Signal ab. Auf dieses Signal hin wird der Zähler Zs in eine solche Zählerstellung übergeführt, in der er ohne stillgesetzt zu werden seine Ausgangssignalabgabe fortsetzt, und zwar während einer Dauer, die der normalen Ausgangssignalabgabedauer entspricht. Der Zähler Zs, der bei diesem Vorgang also nicht angehalten wird, gibt auf dieseDuration of the following time slot k 16 (within the pulse frame RA) stored out of this shift register again. When the time factor k 16 occurs within the pulse frame /? 4, the AND gate GU 3 shown in FIG. 1 emits a "!" Signal at its output, as already explained above. In response to this signal, the counter Zs is transferred to such a counter position in which it continues its output signal delivery without being stopped, namely for a period which corresponds to the normal output signal delivery time. The counter Zs, which is not stopped during this process, gives this

1010

Weise im Anschluß an das Zeitfach k 16 in dem Pulsrahmen R 4 ein entsprechendes Ausgangssignal während der Dauer der nachfolgenden Zeitfächer k 17 bis k2O ab/ Nach dieser Verlängerung der Ausgangssignalabgabe von dem Zähler Zs läuft, wie F i g. 2 erkennen läßt, der normale Betrieb weiter. Der Zähler Zs gibt dann zyklisch wiederholt Ausgangssignale ab, bis das UND-Gatter GU3 erneut aktiviert ist und an seinem Ausgang ein Ausgangssignal abgibt. Dies ist während der Dauer des Zeitfaches k 16 im Pulsrahmen /?4 des folgenden, ebenfalls acht Pulsrahmen R\ bis RS umfassenden Überrahmens der Fall.Way after the time slot k 16 in the pulse frame R 4, a corresponding output signal during the duration of the following time slots k 17 to k2O from / After this extension of the output signal output from the counter Zs , as shown in FIG. 2 shows that normal operation continues. The counter Zs then cyclically outputs output signals repeatedly until the AND gate GU3 is activated again and outputs an output signal at its output. This is the case for the duration of the time slot k 16 in the pulse frame /? 4 of the following superframe, which also includes eight pulse frames R \ to RS.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Circuit arrangement for outputting a number of data signals, in particular formed by switching indicators, from a PCM transmitting station belonging to a ί PCM telecommunications network, which contains a recording register that is connected on the input side to a data signal transmitting device, which data signal elements belonging to data signals during the Duration of the time slots of those time channels which are occupied by connections to which the data signals in question are associated and which is connected on the output side to a PCM transmission line and to this each time the previously recorded data signals for the duration of the time slots of a time channel used as a data channel emits, and receiving such data signals in a PCM receiving station which contains a receiving register which is connected on the input side to the PCM transmission line and in each case receives data signals for the duration of the time slots of the data channel and d As is connected on the output side to a number of buffers that correspond to the number of time channels present in addition to the data channel and each record corresponding data signals, the recording register connected to the data signal transmission device being acted upon with control signals for recording data signals, which are emitted by a counter that has a Has counting capacity which is equal to the sum of the number of time slots contained in a pulse frame and the maximum number of data signals that can be transmitted in a time slot of the data channel and the cycles corresponding in its counting capacity in each case at least during a maximum number that can be transmitted in a time slot of the data channel Data signals given number of time slots emits such control signals, according to patent 19 13 989. characterized in that the counter (Zs) after reaching the end counter position, in which it emits a control signal for the duration of a time slot of the data channel gives, is transferred to a counter position without stopping, in which it outputs a corresponding control signal in this other counter position following the control signal output that is just taking place and then cyclically continues the control signal output.

2. Circuit arrangement according to claim 1, characterized in that an output signal issued by a logic gate (GU 3) is used to transfer the counter (Zs) to said one counter position, which output signal occurs when the logic gate (GLJ3) is at its one input a control signal (t 16 s) of the control signals supplied to this input during the duration of the time slots of the data channel and a trigger signal (ir4) ^{at its <1 (l} other input), which during the duration of that pulse frame (R 4) within the respectively a certain number of superframes (R 1 to RS) comprising pulse frames occurs, in which the counter (Zs) <·> emits a control signal for the duration of the time multiple of the data channel.

The main patent 19 13 989 relates to a method for outputting a number of data signals, in particular formed by switching indicators, from a PCM transmission point of a PCM telecommunications network in the bit positions e provided for this purpose ^; nes time channel used as a data channel from a number of time channels that occur cyclically repeatedly in a pulse frame, via a PCM transmission link to a PCM Empiangssieile and forwarding of the relevant data signals via separate data signal lines of the PCM receiving station. At the sending end, the data signals occur in the time channels of the other time channels, in particular those used by communication links. The data signals occurring in different time channels from pulse frames / u pulse frames are stored in a recording register belonging to the PCM transmitting station and stored there for the duration of the next following data channel and forwarded to the PCM receiving station. In this PCM receiving point, the relevant data signals are stored in a corresponding recording register belonging to the PCM receiving point. The relevant data signals are then output from this recording register to the individual data signal lines via the individual time channels.

With the aid of the method considered above, it is achieved that in a relatively simple manner, namely with the aid of a single recording register belonging to the PCM transmitting station and with the aid of a single recording register, the PCM receiving center associated recording register. in each case a large number of different communication links associated data signals from the PCM transmitting point to the PCM receiving point can be transferred. This means that the process under consideration is suitable for use in a! PCM telecommunication system in which the respective PCM transmission points provide the individual communication links associated message signals each associated with the respective communication links Data ^ signals are supplied and in which the evaluation devices connected to the PCM receiving points the relevant message signals in each case together with the respective communication links associated data signals are supplied.

A circuit arrangement is used in the main patent to carry out the method considered above suggested that the PCM Scndestellc contains a recording register with its input connected to a data signal transmitter is which signal elements belonging to a data signal each during the duration of a Time multiples of each time channel that is occupied by a connection, which the relevant data signal is associated, and the output is connected to a PCM transmission line and to these in each case during the duration of the time slots of the data channel the previously recorded Emits data signal. The PCM receiving station contains an admission register. the input side to dit PCM transmission line is connected and there * in each case during the duration of the time subjects de? Data channel receives data signals. This recording register is on the output side with one of the number of time channels available in addition to the data channel Number of intended buffers