DE1932717B2

DE1932717B2 - Data signal supply cct for PCM transmitter - has take-up register receiving input signal elements and associated counter

Info

Publication number: DE1932717B2
Application number: DE19691932717
Authority: DE
Inventors: Klaus 8031 Stockdorf Wintzer
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1969-03-19
Filing date: 1969-06-27
Publication date: 1976-03-11
Also published as: DE1932717A1

Abstract

The take-up register (SRs) has a first input (Ed) for receiving the input signal elements from the PCM transmitter stage (Ss) during one time interval of the time channel and with its output connected to a transmission line (L) for supplying the corresponding data signal to the latter during the next time interval. The register (SRs) has a second control input (Es), which is connected to the output of a counter (Zs) which has a count capacity equal to the sum of the number of time intervals in a pulse frame. The counter (Zs) supplies a control signal for the register (SRs) during a time interval of the data channel, until the end position is reached, with a logic gating circuit (GU3) controlling the resetting of the counter.

Description

verbunden, die jeweils entsprechende Datensignale aufnehmen. Bezüglich des obenerwähnten Aufnahmeregisters ist in dem Hauptpatent vorgeschlagen, dieses für die Datensignalaufnahme mit Steuersignalen zu beaufschlagen, die ein Zähler abgibt, der eint Zählkapazität besitzt, die gleich der Summe der Anzahl der in einem Pulsrahmen enthaltenen Zeitfächern und der in einem Zeitfach des Datenkanals maximal übertragbaren Anzahl an Datensignalen ist. Der Zähler soll dabei in seiner Zählkapazität entsprechenden Zyklen jeweils zumindest während einer durch die in einem Zeitfach des Datenkanals maximal übertragbare Anzahl an Datensignaien gegebenen Anzahl an Zeitfächern solche Steuersignale abgeben. In Verbindung mit der Verwendung dieses Zählers hat sich dann gezeigt, daß dessen "15 Ausgangssignalabgabe zu bestimmten Zeitpunkten verlängert werden muß, damit nämlich jewtils Datensignale aufgenommen werden können, die von Pulsrahmen zu Pulsrahmen jeweils über andere Zeitkanäle geführten Verbindungen zugehörig sind. Zur Lösung dieses Problems ist in dem Hauptpatent vorgeschlagen, ein Weiterzählen des Zählers nach Abgabe eines Ausgangssignals während der Dauer des Zeitfaches des Datenkanals zu verhindern und für die Dauer von dem betreffenden Zeitfach des Datenkanals unmittelbar nachfolgenden, Datensignale für die Übertragung in dem Zeitfach des Datenkanais in demselben Pulsrahmen führenden 2'eitfächern zu verlängern. Dies erfolgt dadurch, daß dem zur Zählerweiterschaltung dienenden Zählereingarig des Zählers zwei UND-Gatter und ein Flip-Flop vorgeschaltet sind. Mit Hilfe dieser Schaltungsanordnung wird der Zähler entsprechend den vorstehend aufgezeigten Bedingungen stillgesetzt.connected, each receiving corresponding data signals. Regarding the above mentioned reception register it is proposed in the main patent to apply control signals to this for data signal recording, which a counter outputs that has a counting capacity equal to the sum of the number of in one Pulse frames contained time fans and the maximum transmittable in a time slot of the data channel Number of data signals is. The counter should each have corresponding cycles in its counting capacity at least during a maximum number that can be transmitted in a time slot of the data channel Data signals given number of time slots emit such control signals. In connection with the use this counter has then shown that its "15" output signal is emitted at certain times must be lengthened so that data signals can be recorded that are from pulse frames are associated with connections routed via other time channels to pulse frames. To the solution this problem is proposed in the main patent, a further counting of the counter after the issue of a To prevent output signal for the duration of the time slot of the data channel and for the duration of the relevant time slot of the data channel immediately following, data signals for transmission in the time slot of the data channel in the same pulse frame leading 2'time fans. this happens in that the counter that is used to advance the counter of the counter has two AND gates and one Flip-flops are connected upstream. With the help of this circuit arrangement, the counter is according to the shutdown conditions indicated above.

Der Erfindung liegt nun die Aufgabe zugrunde, einen Weg zu zeigen, wie die vorstehend aufgezeigte vorzunehmende Verlängerung der Abgabe eines Ausgangssignals von dem Zähler, mit dessen Ausgangssignalen ein Aufnahmeregister bzw. ein Abgaberegister beaufschlagt wird, auf einfachere Weise vorgenommen werden kann als in dem Hauptpatent vorgeschlagen ist.The invention is now based on the object of showing a way like that shown above to be carried out extension of the delivery of an output signal from the counter, with its output signals a receiving register or an output register is acted upon, made in a simpler manner can be as suggested in the main patent.

Zur Lösung der vorstehend aufgezeigten Aufgabe geht die Erfindung aus von einer Schaltungsanordnung zur Abgabe jeweils einer Anzahl von insbesondere durch Schaltkennzeichen gebildeten Datensignalen von einer zu einem PCM-Fernmeldenetz gehörenden PCM-Sendestelle, die ein Aufnahmeregister enthält, das eingangsseitig an eine Datensignal-Sendeeinrichtung angeschlossen ist, welche zu Datensignaien gehörende Datensignalelemente jeweils während der Dauer der Zeitfächer derjenigen Zeitkanäle nacheinander abgibt, die durch Verbindungen belegt sind, welchen die betreffenden Datensignale zugehörig sind, und das ausgangsseitig an eine PCM-Übertragungsleitung angeschlossen ist und an diese jeweils während der Dauer der Zeitfächer eines als Datenkanal benutzten Zeitkanals die jeweils zuvor aufgenommenen Datensignale abgibt, und Aufnahme solcher Datensignale in einer PCM-Empfungsstelle, die ein Aufnahmeregister enthält, das eingangsseitig an die PCM-Übertragungsleitung angeschlossen ist und jeweils während der Dauer der Zeitfächer des Datenkanals Datensignale aufnimmt und das ausgangsseitig mit in einer der Anzahl der neben dem Datenkanal vorhandenen Zeitkanäle entsprechenden Anzahl vorgesehenen Zwischenspeichern verbunden ist, die jeweils entsprechende Datensignale aufnehmen, wobei das an die Datensignal-Sendeeinrichtung angeschlossene Aufnahmeregister für eine Datensisnalaufnahme mit Steuersignalen beaufschlagt wird, die ein Zähler abgibt, der eine Zählkapazität besitzt, die gleich der Summe der Anzahl an in einem Pulsrahmen enthaltenen Zeitfächern und der Anzahl an in einem Zeitfach des Datenkanals maximal übertragbaren Datensignalen ist und der in seiner Zählkapazität entsprechenden Zyklen jeweils zumindest während der Dauer der durch die in einem Zeitfach des Datenkanals maximal übertragbare Anzahl an Datensignalen gegebenen Anzahl an Zeitfächern solche Steuersignale abgibt, nach Patent 19 13 989. Diese Schaltungsanordnung ist erfindungsgemäß dadurch gekennzeichnet, daß der Zähler nach Erreichen der Endzählerstellung, in der er ein Steuersignal während der Dauer eines Zeitfaches des Datenkanals abgibt, ohne Stillsetzung in eine Zählerstellung übergeführt wird, in der er im Anschluß an die gerade erfolgende Steuersignalabgabe ein entsprechendes Steuersignal in dieser anderen Zählerstellung abgibt und im Anschluß daran zyklisch wiederholt die Steuersignalabgabe fortsetzt.In order to achieve the object indicated above, the invention is based on a circuit arrangement for outputting a number of data signals, in particular formed by switching indicators, from a PCM transmitting station belonging to a PCM telecommunications network, which contains a recording register that is connected on the input side to a data signal transmitting device which belongs to data signals Emits data signal elements one after the other for the duration of the time fan of those time channels, which are occupied by connections to which the data signals in question belong, and that on the output side is connected to a PCM transmission line and to this in each case for the duration the time fan of a time channel used as a data channel, the previously recorded data signals emits, and recording such data signals in a PCM receiving station, which contains a recording register, which is connected on the input side to the PCM transmission line and in each case for the duration of the Time fan of the data channel receives data signals and the output side with one of the number of next connected to the data channel existing time channels corresponding number provided caches that each record corresponding data signals, the data signal transmission device being sent to control signals are applied to connected recording registers for data recording, which a counter outputs which has a counting capacity which is equal to the sum of the number of in a pulse frame contained time slots and the maximum number of times that can be transmitted in a time slot of the data channel Data signals and the corresponding in its counting capacity cycles at least during the Duration of the maximum number of data signals that can be transmitted in a time slot of the data channel Number of time slots emits such control signals, according to patent 19 13 989. This circuit arrangement is according to the invention characterized in that the counter after reaching the end counter position in the it emits a control signal for the duration of a time factor of the data channel, without stopping in a Counter position is transferred, in which it a following the control signal output that has just taken place emits corresponding control signal in this other counter position and then cyclically repeatedly continues the control signal output.

Gegenüber der in dem Hauptpatent angewandten Maßnahme der Verlängerung der Ausgangssignalabgabe von dem Zähler zu den erwähnten bestimmten Zeitpunkten bringt die erfindungsgemäße Maßnahme den Vorteil eines relativ geringen schaltungstechnischen Aufwandes mit sich. Es braucht nämlich lediglich dafür Sorge getragen zu werden, daß der jeweilige Zähler nach Erreichen seiner Endzählerstellung während eines bestimmten Pulsrahmens in eine andere Zählerstellung übergeführt wird.Compared to the measure used in the main patent to extend the output signal output from the counter at the specified times mentioned brings the measure according to the invention with the advantage of a relatively low circuit complexity. It only needs for that To be taken care that the respective counter after reaching its final counter position during a certain pulse frame is transferred to another counter position.

Gemäß einer zweckmäßigen Ausgestaltung der Erfindung dient zur Überführung des jeweiligen Zählers in die genannte eine Zählerstellung ein von einem Verknüpfungsgatter abgegebenes Ausgangssigna!, das jeweils dann auftritt, wenn das Verknüpfungsgatter an seinem einen Eingang durch ein Steuersignal des in der Endzählerstellung befindlichen Zählers angesteuert ist und an seinem anderen Eingang ein Steuersignal von diesem Eingang während der Dauer der Zeitfächer des Datenkanals jeweils zugeführten Steuersignalen aufnimmt. According to an expedient embodiment of the invention, it is used to transfer the respective counter in said one counter position an output signal emitted by a logic gate! occurs when the logic gate at its one input by a control signal of the in the End counter position located counter is controlled and at its other input a control signal from receives this input during the duration of the time slots of the data channel respectively supplied control signals.

Hierdurch ergibt sich in vorteilhafter Weise ein besonders geringer schaltungstechnischer Aufwand für die Verlängerung der Ausgangssignalabgabe von dem Zähler. Ferner ist von Vorteil, daß ein gewöhnlicher Zähler verwendet werden kann, bei dem zwischen einzelnen Zählerstufen keine besonderen Schaltmaßnahmen zur Verlängerung der betreffenden Ausgangssignalabgabe vorzusehen sind.This advantageously results in a particularly low circuit complexity for the extension of the output from the counter. It is also advantageous that an ordinary Counter can be used in which there are no special switching measures between individual counter stages are to be provided to extend the output signal output concerned.

An Hand von Zeichnungen wird ein Ausführungsbeispiel der Erfindung nachstehend näher erläutert.An exemplary embodiment of the invention is explained in more detail below with reference to drawings.

Fig. 1 zeigt den möglichen Aufbau einer PCM-Sendestelle eines PCM-Fernmeldenetzes;Fig. 1 shows the possible structure of a PCM transmission point a PCM telecommunications network;

Fig. 2 veranschaulicht die zeitlichen Zusammenhänge von bei der in Fig. 1 dargestellten PCM-Sendestelle auftretenden Vorgängen.Fig. 2 illustrates the temporal relationships of events occurring at the PCM transmitting station shown in FIG. 1.

Die in Fig. 1 näher dargestellte Schaltungsanordnung umfaßt eine PCM-Sendestelle Ss mit einer zugehörigen Datensignalabgabeeinrichtung Ds. An die Datensignalabgabeeinrichtung Ds ist eine PCM-Übertragungsleitung L angeschlossen, die zu einer Datensignalaufnahmeeinrichtung hinführt, welche hier nicht näher dargestellt ist. Die hier nur angedeutete PCM-Sendestelle Ss enthält eine PCM-Übertragungsleitung L', über die PCM-Nachrichtensignale in Zeitfächern von Nachrichtenverbindungen zugeteilten Zeitkanälen übertraten werden. Die Zeitfächer der insgesamt zur Verfügung stehenden Zeitkanäle treten dabei zyklisch wiederholt in Pulsrahmen auf. ZusammenThe circuit arrangement shown in more detail in FIG. 1 comprises a PCM transmission point Ss with an associated data signal output device Ds. A PCM transmission line L is connected to the data signal output device Ds and leads to a data signal recording device, which is not shown in detail here. The PCM transmission point Ss, which is only indicated here, contains a PCM transmission line L ', via which PCM message signals are transmitted in time slots of time channels allocated to communication links. The time slots of the total available time channels occur cyclically repeatedly in pulse frames. Together

mit den jeweiligen Nachrichtenverbindungen zugehörigen Nachrichtensignalen möge die PCM-Sendestelle Ss im vorliegenden Fall auch den jeweiligen Nachrichtenverbindungen zugehörige Datensignale abgeben. Im folgenden Fall ist angenommen, daß die den Nachrichtenverbindungen zugehörigen Datensignale jeweils durch zwei Signalelemente (Bit) gebildet sind. Zu diesem Zweck sind gemäß Fig. 1 zwei Datensignal-Sendeeinrichtungen darstellende Umschalter LASa und USb vorgesehen, die von ihren Schaltarmen jeweils ein Binärzeichen »1« oder »0« abzugeben vermögen. Diesen Binärzeichen entsprechende Signale liegen an den Schaltkontakten der betreffenden Umschalter USa und USb ständig an. Die an den Schallarmen der Umschalter USa. USb auftretenden Signalelemente des jweiligen Datensignals werden über gesonderte Signalleitungen SMa bzw. SMb den Eingängen zweier Schalter 5a bzw. Sb zugeführt, die abwechselnd nacheinander betätigt werden. Auf ihrer anderen Seite sind die beiden Schalter Sa. Sb miteinander verbunden und an einen nachstehend auch als Datensignaleingang bezeichneten Eingang Ed eines zu der in Fig. 1 dargestellten Datensignalabgabeeinrichtung Ds gehörenden Aufnahmeregisters SRs angeschlossen. Bei diesem Eingang des Aufnahmeregister SRs handelt es sich um den für eine Datensignalaufnahme vorgesehenen Eingang dieses Registers. Die zu jeweils einem Datensignal gehörenden Signalelemente treten dabei jeweils nacheinander während der Dauer eines Zeitfaches des von derjenigen Verbindung benutzten Zeitkanals auf, der das betreffende Datensignal zugehörig ist. Dabei kann dem Betätigungseingang pa des Schalters Sa beispielsweise während eines Teiles der ersten Hälfte eines Zeitfaches der auf der PCM-Übertragungsleitung L' auftretenden Zeitfächer ein den Schalter Sa übertragungsfähig machendes Steuersignal zugeführt werden: dem Steuereingang pb des Schalters Sb kann während eines Teiles der zweiten Hälfte jedes der erwähnten Zeitfächer ein entsprechendes Steuersignal zugeführt werden.with the message signals associated with the respective communication links, the PCM transmitting station Ss may in the present case also emit data signals associated with the respective communication links. In the following case it is assumed that the data signals associated with the communication links are each formed by two signal elements (bits). For this purpose, two changeover switches LASa and USb representing data signal transmission devices are provided according to FIG. Signals corresponding to these binary characters are constantly applied to the switching contacts of the respective changeover switches USa and USb. The USa. USb occurring signal elements of the respective data signal are fed via separate signal lines SMa and SMb to the inputs of two switches 5a and Sb , which are actuated alternately one after the other. On their other side, the two switches Sa, Sb are connected to one another and are connected to an input Ed, also referred to below as a data signal input, of a recording register SRs belonging to the data signal output device Ds shown in FIG. This input of the recording register SR is the input of this register provided for data signal recording. The signal elements associated with a data signal each occur one after the other for the duration of a time division of the time channel used by the connection to which the data signal in question is associated. The actuation input pa of the switch Sa can be supplied with a control signal enabling the switch Sa to be transmitted, for example during part of the first half of a time slot of the time slots occurring on the PCM transmission line L ' : the control input pb of the switch Sb can during part of the second half a corresponding control signal can be supplied to each of the mentioned time slots.

Um die zum Datensignaleingang Edaes Aufnahmeregisters SRs jeweils zugeführten Datensignalelemente in dieses Aufnahmeregister einspeichern zu können, sind diesem Aufnahmeregister SRs noch entsprechende Steuersignale bzw. Steuerimpulse zuzuführen. Zu diesem Zweck werden einem Steuereingang Fs des Aufnahmeregisters SRs über ein ODER-Gatter GO1 vom Ausgang eines UND-Gatters CU1 entsprechende Steuersignale zugeführt. Das UND-Gatter GUi ist mit seinem einen Eingang an den Ausgang eines Zählers Zs angeschlossen, der jeweils für eine bestimmte Dauer innerhalb jedes Pulsrahmens der auf der PCM-Übertragungsleitung L' auftretenden Zeitfächer ein Ausgangssignal abgibt. Der andere Eingang des UND-Gatters GUX dient zur Aufnahme von Steuerimpulsen, die jeweils zu bestimmten Zeitpunkten innerhalb jedes Zeitfaches der auf der PCM-Übertragungsleitung L' auftretenden Zeitfächer auftreten. Im vorliegenden Fall sollen — unter der Annahme des Vorliegens von jeweils acht Signalelemente umfassenden Zeitfächern — dem zuletzt betrachteten Eingang des UND-Gatters GU1 jeweils z. B. im dritten und fünften Zeitelement jedes Zeitfaches ein Steuerimpuls tb3, tb5 zugeführt werden. Liegt am anderen Eingang des UND-Gatters GU1 vom Ausgang des Zählers Zs her ein entsprechendes Steuersignal, so gelangen die Steuerimpulse tb3. tb5 an den Steuereingang Es des Aufnahmeregisters SRs. Dadurch werden die in entsprechenden Zeitfächern jeweils nacheinander dem Datensignal £ddes Aufnahmeregisters; SRs zugeführten Datensignalelemente in das betreffende Aufnahmeregister SRs eingespeichert und zwar jeweils während der Dauer des dritten und fünften Zeitelementes des jeweiligen Zeitfaches. Dabei erfolgt das Einspeichern vorzugsweise unter Ausnutzung der Flanken von während der Dauer dieser Zeitdemente auftretenden Steuerimpulsen.
An einen weiteren Eingang des oben erwähntenIn order to be able to store the data signal elements respectively supplied to the data signal input Edaes recording register SRs in this recording register, corresponding control signals or control pulses have to be supplied to this recording register SRs. For this purpose, corresponding control signals are fed to a control input Fs of the recording register SRs via an OR gate GO 1 from the output of an AND gate CU 1. One input of the AND gate GUi is connected to the output of a counter Zs which emits an output signal for a specific duration within each pulse frame of the time slots occurring on the PCM transmission line L '. The other input of the AND gate GUX is used to receive control pulses which occur at specific times within each time slot of the time slots occurring on the PCM transmission line L '. In the present case - assuming the presence of eight signal elements each comprising time compartments - the input of the AND gate GU 1 viewed last z. B. a control pulse tb3, tb5 are supplied in the third and fifth time element of each time division. If a corresponding control signal is present at the other input of the AND gate GU 1 from the output of the counter Zs , the control pulses tb3 arrive. tb5 to the control input Es of the recording register SRs. As a result, the data signal £ dof the recording register; Data signal elements supplied to SRs are stored in the relevant recording register SRs, in each case for the duration of the third and fifth time element of the respective time slot. In this case, the storage is preferably carried out using the edges of control pulses occurring during the duration of these time elements.
To another input of the above

ίο ODER-Gatters COt ist ein weiteres UND-Gatter GU2 mit seinem Ausgang angeschlossen. Diese; UND-Gatter GU2 dient zur Aufnahme von Steuersignalen 116san seinem einen Eingang. Die Steuersignale 116s treten jeweils während der Dauer der Zeitfächeiίο OR gate COt, another AND gate GU2 is connected to its output. These; AND gate GU2 serves to receive control signals 1 16san its one input. The control signals 1 16s occur during the duration of the time slot

'5 (16. Zeitfach innerhalb jedes Pulsrahmens) des auf der PCM-Übertragungsleitung L benutzten Datenkanali auf. Dem anderen Eingang des UND-Gatters GUI werden Steuerimpulse tb zugeführt, die in einer dei Folge, mit der auf der PCM-Übertragungsleitung L Signalelemente auftreten können, entsprechenden FoI ge auftreten. Dies bedeutet unter der Annahme dei obigen Verhältnisse, daß innerhalb eines Zeitfaches dei auf der PCM-Übertragungsleitung L auftretender Zeitfächer acht Steuerimpulse tb dem zuletzt betrachte ten Eingang des UND-Gatters GU2 zugeführt werden Damit werden jeweils während der Dauer dei Zeitfächer des auf der PCM-Übertragungsleitung / benutzten Datenkanals mit Hilfe der dann am Ausgang des UND-Gatters GU2 und damit an dem Steuerein gang Es des Aufnahmeregisters SRs auftretender Steuerimpulse die jeweils zuvor in dieses Aufnahmere gister SRs eingespeicherten Datensignalelemente aus gespeichert. Die somit vom Ausgang des Aufnahmeregi sters SRs abgegebenen Datensignalelemente werder über ein während der Dauer der Zeitfächer de: erwähnten Datenkanals übertragungsfähiges UND Gatter GU5 und ein diesem nachgeordnetes ODER Gatter GO 2 an die PCM-Übertragungsleitung i abgegeben. An einen weiteren Eingang des ODER-Gat ters GO 2 ist ein Sperrgatter GS mit seinem Ausgang angeschlossen. An den Signaleingang dieses Sperrgat ters GS ist die oben erwähnte PCM-Übertragungslei tung L'angeschlossen. Dem Sperreingang des Sperrgat ters GSund einem weiteren Eingang des UND-Gatter:'5 (16th time times within each pulse frame) of the data channel used on the PCM transmission line L. The other input of the AND gate GUI is supplied with control pulses tb which occur in a sequence corresponding to the sequence with which signal elements can appear on the PCM transmission line L. Assuming the above conditions, this means that eight control pulses tb are fed to the most recently considered input of the AND gate GU2 within a time slot of the time slots occurring on the PCM transmission line L. transmission line / used data channel using the then at the output of the aND gate GU2 and thus at the Steuerein There transition of the receiving register SRs occurring control pulses each previously gister in this Aufnahmere SRs stored data signal elements stored. The data signal elements thus emitted from the output of the recording register SR are emitted to the PCM transmission line i via an AND gate GU5 which can be transmitted during the duration of the time fan de: mentioned data channel and an OR gate GO 2 arranged downstream of this. A blocking gate GS is connected to its output at another input of the OR gate GO 2. At the signal input of this Sperrgat age GS , the above-mentioned PCM transmission line L'an is connected. The blocking input of the blocking gate GS and another input of the AND gate:

GU5 werden Steuersignale f 16s zugeführt, die, wi( oben bereits ausgeführt, während der Dauer de Zeitfächer des auf der PCM-Übertragungsleitung ί benutzten Datenkanals auftreten. Mit Hilfe diese Steuersignale ist sichergestellt, daß auf der PCM-Über Control signals f 16s are fed to GU5, which, as already explained above, occur during the duration of the time slots of the data channel used on the PCM transmission line ί . These control signals ensure that on the PCM via

tragungsieitung L' während der Dauer der Zeitfäche des Datenkanals gegebenenfalls auftretende Signal· nicht zu der PCM-Übertragungsleitung L hin gelanger Vielmehr gelangen zu der PCM-Übertragungsleitung i während der Dauer der Zeitfächer des Datenkanals nu die in dem Aufnahmeregister SRs jeweils enthaltene! Datensignalelemente hin.tragungsieitung L 'during the period of Zeitfäche of the data channel, where appropriate signal appearing · not the PCM transmission line L toward gelanger Rather, access to the PCM transmission line i during the duration of the time bins of the data channel nu each contained in the receiving registers SRs! Data signal elements.

Nachdem zuvor bezüglich des vorzugsweise durch eil Schieberegister gebildetes Aufnahmeregisters SRs da Einspeichern und Ausspeichern von Datensignalen kur;After previously storing and removing data signals with respect to the recording register SRs, which is preferably formed by a shift register;

betrachtet worden ist, sei nunmehr auf die mit den Einspeichern der Datensignale in das betreffend' Schieberegister SRs zusammenhängenden Vorgängi näher eingegangen. Das Einspeichern von Datensigna len in das Schieberegister SRs erfolgt, wie oberhas been considered, will now be discussed in more detail with the storage of the data signals in the relevant 'shift register SRs. The storage of data signals in the shift register SRs takes place as above

ausgeführt, unter der Steuerung der vom Ausgang de: Zählers Zs abgegebenen Steuersignale. Der Zähler Z gibt dabei jeweils für eine solche Dauer Steuersignali ab, daß am Ende des jeweiligen Einspeichervorgangeexecuted, under the control of the output de: counter Zs output control signals. The counter Z emits control signals for such a duration that at the end of the respective storage process

maximal eine der Anzahl an in einem Zeitfach des Datenkanals jeweils übertragbaren Datensignalen entsprechende Anzahl von Datensignalen in dem Schieberegister SRs eingespeichert ist. Unter Zugrundelegung eines PCM-Systems mit jeweils acht Zeitelemente umfassenden Zeitfächern für die Übertragung von jeweils acht Signalelementen und Benutzung von Datensignalen mit jeweils zwei Bit gibt der Zähler Zsan seinem Ausgang jeweils während der Dauer von vier Zeitfächern ein Ausgangssignal ab. Die während der Dauer dieser vier Zeitfächer am Datensignaleingang Ed des Schieberegisters SRs jeweils auftretenden Datensignale bzw. Datensignalelemente werden in dieses Schieberegister eingespeichert. Der Zähler Zs führt auf seinem Zähleingang zugeführte Zählsignale tk hin einen Zählvorgang aus. Von diesen Zählsignalen tk tritt im vorliegenden Fall z. B. jeweils ein Signal während eines Zeitfaches der auf der PCM-Übertragungsleitung L' auftretenden Zeitfächer auf. Der Zähler Zs besitzt eine Zählkapazität, die gleich der Summe der Anzahl der zu jeweils einem F'ulsrahmen gehörenden Zeitfächer und der maximalen Anzahl der in einem Zeitfach des Datenkanals jeweils übertragbaren Datensignale ist. Bezogen auf die oben angenommenen Verhältnisse, d. h. unter der Annahme des Vorliegens eines 32-K.anal-PCM-Systems mit 8-Bit-Zeilfächern und der Übertragung von jeweils vier Datensignalen in einem Zeitfach des Datenkanals, heißt dies, daß der Zähler Zs eine Zählkapazität von 36 besitzt. Im Zyklus dieser Zählkapazität gibt der Zähler Zs an seinem Ausgang jeweils Ausgangssignale ab.a maximum of one number of data signals corresponding to the number of data signals that can be transmitted in a time slot of the data channel is stored in the shift register SRs. On the basis of a PCM system with time slots comprising eight time elements each for the transmission of eight signal elements and the use of data signals with two bits each, the counter Zsan outputs an output signal for the duration of four time slots. The data signals or data signal elements occurring during the duration of these four time slots at the data signal input Ed of the shift register SR are stored in this shift register. The counter Zs carries out a counting process on its counting input supplied counting signals tk. Of these counting signals tk occurs in the present case, for. B. in each case a signal during a time slot of the time slots occurring on the PCM transmission line L '. The counter Zs has a counting capacity which is equal to the sum of the number of time slots belonging to a respective frame and the maximum number of data signals that can be transmitted in a time slot of the data channel. In relation to the conditions assumed above, ie assuming the presence of a 32-channel PCM system with 8-bit line compartments and the transmission of four data signals in each time slot of the data channel, this means that the counter Zs has a Has a counting capacity of 36. In the cycle of this counting capacity, the counter Zs emits output signals at its output.

Der Zähler Zs weist noch einen weiteren Steuereingang auf, an den ein UND-Gatter GU3 mit seinem Ausgang angeschlossen ist. Dieses UND-Gatter GU3 ist an seinem einen Eingang während der Dauer eines bestimmten Pulsrahmens von jeweils ein;n Überrahmen bildenden Pulsrahmen aktiviert. Zu diesem Zweck werden dem betreffenden einen Eingang des UND-Gatters GU3 Steuersignale tr4 zugeführt. Einem weiteren Eingang des UND-Gatters G¹Ji werden Steuersignale r 16s zugeführt. Diese Steuersignale 116s treten, wie oben ausgeführt, jeweils während der Dauer der Zeitfächer des Datenkanals auf. Mithin tritt am Ausgang des UND-Gatters GU3 während der Dauer des Zeitfaches des Datenkanals in einem bestimmten Pulsrahmen der einen Überrahmen bildenden Anzahl von Pulsrahmen ein Ausgangssignal auf, das eine entsprechende Steuerung des Zählers Zs vorzunehmen erlaubt. Hierauf wird weiter unten in Verbindung mit F i g. 2 noch näher eingegangen werden.The counter Zs also has a further control input to which an AND gate GU3 is connected with its output. This AND gate GU3 is activated at its one input for the duration of a specific pulse frame of one n pulse frames forming superframes. For this purpose, control signals tr4 are fed to the relevant one input of the AND gate GU3. Control signals r 16s are fed to a further input of AND gate G ¹ Ji. These control signals 1 16s occur, as stated above, in each case during the duration of the time bins of the data channel on. Consequently, an output signal occurs at the output of the AND gate GU 3 for the duration of the time division of the data channel in a specific pulse frame of the number of pulse frames forming a superframe, which allows the counter Zs to be controlled accordingly. This is referred to further below in connection with FIG. 2 will be discussed in more detail.

Dem Zähler Zs ist noch ein UND-Gatter GU4 zugeordnet, das mit seinem Eingang an Rückstelleingänge sämtlicher Zählerstufen des Zählers Zs angeschlossen ist. Dem einen Eingang des UND-Gatters GU4 wird ein Steuersignal r32r8 zugeführt. Dieses Steuersignal tritt jeweils dann auf, wenn der Zähler Zs ein das letzte Zeitfach (Zeitfach 32) der Pulsrahmen bezeichnendes Signal abgibt (während des achten Pulsrahmens jedes acht Pulsrahmen umfassenden Überrahmens). Dem anderen Eingang des UND-Gatters GU 4 wird ein Steuersignal tbS zugeführt. Dieses Steuersignal tbi tritt jeweils während der Dauer des achten Signalelementes innerhalb jedes Zeitfaches auf. Damit tritt am Ausgang des UND-Gatters GU4, also mit Auftreten des achten Signalelementes des bezeichneten letzten (32.) Zeitfaches innerhalb des letzten Pulsrahmens von jeweils insgesamt acht Pulsrahmen umfassenden Überrahmen jeweils ein Ausgangssignal auf. Dieses Ausgangssignal wird den Rückstelleingängen der Zählerstu fen des Zählers Zs zugeführt; es synchronisiert somii den Zähler Zs. Mit anderen Worten ausgedrückt heiß] dies, daß der Zähler Zs zu einem bestimmten ZeitpunkiThe counter Zs is also assigned an AND gate GU4, the input of which is connected to reset inputs of all counter stages of the counter Zs . A control signal r32r8 is fed to one input of the AND gate GU4. This control signal occurs whenever the counter Zs emits a signal indicating the last time slot (time slot 32) of the pulse frames (during the eighth pulse frame of every eight pulse frame comprising superframes). A control signal tbS is fed to the other input of the AND gate GU 4. This control signal tbi occurs during the duration of the eighth signal element within each time slot. An output signal thus occurs at the output of the AND gate GU4, that is to say when the eighth signal element of the designated last (32nd) time slot occurs within the last pulse frame of a total of eight pulse frames comprising superframes. This output signal is fed to the reset inputs of the counting stages of the counter Zs; it thus synchronizes the counter Zs. In other words, this means that the counter Zs at a certain point in time

innerhalb jedes Überrahmens in eine bestimmte Stellung, nämlich in seine Ausgangsstellung, gebracht wird, sofern er sich nicht bereits in dieser Stellung befindet, was bei fehlerfreiem Betrieb der Fall ist.placed within each superframe in a certain position, namely in its starting position if it is not already in this position, which is the case with fault-free operation.

Gemäß Fig. 2 ist angenommen, daß ein 32-Zeit-According to Fig. 2 it is assumed that a 32-time

ίο kanal-System vorliegt, bei dem der 16. Zeitkanal als Datenkanal ausgenutzt ist. Ferner ist angenommen, daß in den einzelnen Zeitfächern jeweils 8 Signalelemente übertragen werden und daß die in den Zeitfächern des Datenkanals übertragenen Datensignale jeweils durch 2 Bit gebildet sind. Dies bedeutet, daß in jedem Zeitfach des Datenkanals vier Verbindungen betreffende Datensignale übertragen werden können. Die in den Zeitfächern k 29 bis k 32 des dem in F i g. 2 angedeuteten Pulsrahmens RS vorangehenden Pulsrahmens auftretenden Datensignale werden, wie Fig. 2 in Verbindung mit der vorstehenden Erläuterung zur Fig. 1 erkennen läßt, nach Aufnahme durch das Schieberegister SRs im nächstfolgenden Zeitfach k 16 des Datenkanals aus dem Schieberegister SRs ausgespeichert und von der betreffenden PCM-Sendestelle abgegeben. Dies erfolgt im Pulsrahmen R S. Die in den Zeitfächern k 1 bis k4 des folgenden Pulsrahmens R 1 auftretenden Datensignale werden während der Dauer des Zeitfaches k 16 des Datenkanals in dem betreffenden Pulsrahmen R 1 von der PCM-Sendestelle weitergeleitet. Bei diesem Pulsrahmen R 1 handelt es sich, wie noch ersichtlich werden wird, um den ersten Pulsrahmen eines die Pulsrahmen Ri bis RS umfassenden Überrahmens. Die in den Zeitfächern k5 bis k 8 des folgenden Pulsrahmens R 2 auftretenden Datensignale werden im Zeitfach k 16 des Datenkanals in dem beireffenden Pulsrahmen R 2 von der PCM-Sendestelle abgegeben.ίο there is a channel system in which the 16th time channel is used as a data channel. It is also assumed that 8 signal elements are transmitted in each of the individual time slots and that the data signals transmitted in the time slots of the data channel are each formed by 2 bits. This means that four data signals relating to connections can be transmitted in each time slot of the data channel. The in the time slots k 29 to k 32 of the in F i g. 2 indicated pulse frame RS will preceding pulse frame data signals occurring, as can be seen in connection with the above explanation for Fig. 1 Fig. 2, upon ingestion by the shift register SRs in the next time compartment k 16 of the data channel from the shift register SRs destaged and from the respective PCM -Transmission point delivered. This takes place in the pulse frame R S. The data signals occurring in the time slots k 1 to k4 of the following pulse frame R 1 are forwarded by the PCM transmitting station for the duration of the time slot k 16 of the data channel in the relevant pulse frame R 1. As will become clear, this pulse frame R 1 is the first pulse frame of a superframe comprising the pulse frames Ri to RS. The data signals occurring in the time slots k5 to k 8 of the following pulse frame R 2 are emitted in the time slot k 16 of the data channel in the related pulse frame R 2 from the PCM transmission point.

In entsprechender Weise werden die in den Zeitfächern k9 bis k 12 des folgenden Pulsrahmens R 3 und die in den Zeitfächern k 13 bis k 15 des darauffolgenden Pulsrahmens R 4 auftretenden Datensignale jeweils während der Dauer des Zeitfaches k 16 des Datenkanals in dem betreffenden Pulsrahmen R 3 bzw. R 4 von der PCM-Sendestelle abgegeben. Dabei werden während der Dauer des Zeitfaches k 16 des Datenkanals im Pulsrahmen R 4 lediglich drei Nachrichtenverbindungen betreffende Datensignale von der PCM-Sendestelle abgegeben, nämlich Datensignale, die Verbindungen betreffen, welche Zeitkanäle mit den Zeitfächern k 13, k 14 und k 15 benutzen. Um in diesem Falle zu gewährleisten, daß während der Dauer des Zeitfaches k 16 im Pulsrahmen A4 lediglich den betreffenden Nachrichtenverbindungen zugehörige Datensignale von der PCM-Sendestelle abgegeben werden, sind noch (hier nicht näher dargestellte) Maßnahmen getroffen, die gewährleisten, daß der Inhalt des Schieberegisters SRs um zwei Stellen weiter verschoben wird, so daß in diesem Register zuvor noch enthaltene, gegebenenfalls einer anderen Nachrichtenverbindung zugehörige Datensignalelemente durch die in den Zeitfächern Jt 13 bis Ar 15 des Pulsrahmens R 4 aufgenommenen Datensignale überschrieben sind und in dem Schieberegister SRs nur diese Datensignale gespeichert sind.In a corresponding manner, the data signals occurring in time slots k9 to k 12 of the following pulse frame R 3 and those in time slots k 13 to k 15 of the following pulse frame R 4 are in each case during the duration of time slot k 16 of the data channel in the relevant pulse frame R 3 or R 4 issued by the PCM transmitting station. During the duration of the time slot k 16 of the data channel in the pulse frame R 4, only three data signals relating to communication links are emitted from the PCM transmitter, namely data signals relating to links which time channels with the time slots k 13, k 14 and k 15 use. In order to ensure in this case that during the duration of the time slot k 16 in the pulse frame A4 only data signals belonging to the relevant communication links are emitted from the PCM transmission point, measures (not shown here) have been taken to ensure that the content of the Shift register SRs is shifted two places further, so that data signal elements previously contained in this register, possibly belonging to another communication link, are overwritten by the data signals recorded in time slots Jt 13 to Ar 15 of pulse frame R 4 and only these data signals in shift register SRs are stored.

Die während der Dauer der Zeitfächer k 13 bis k 15 des Pulsrahmens R 4 in das Schieberegister SRs eingespeicherten Datensignale werden während derThe data signals stored in the shift register SRs for the duration of the time slots k 13 to k 15 of the pulse frame R 4 are during the

Dauer des folgenden Zeitfaches k 16 (innerhalb des Pulsrahmens R 4) aus diesem Schieberegister wieder ausgespeicherL Mit Auftreten des Zeitfaches k 16 innerhalb des Pulsrahmens /?4 gibt, wie oben bereits ausgeführt, das in Fig. 1 dargestellte UND-Gatter GWi an seinem Ausgang ein »1«-Signal ab. Auf dieses Signal hin wird der Zähler Zs in eine solche Zählerstellung übergeführt, in der er ohne stillgesetzt zu werden seine Ausgangssignalabgabe fortsetzt, und zwar während einer Dauer, die der normalen Ausgangssignalabgabedauer entspricht. Der Zähler Zs, der bei diesem Vorgang also nicht angehalten wird, gibt auf dieseDuration of the following time slot k 16 (within the pulse frame R 4) from this shift register again. When the time slot k 16 occurs within the pulse frame /? 4, the AND gate GWi shown in FIG. 1 is at its output , as already explained above a "1" signal. In response to this signal, the counter Zs is transferred to such a counter position in which it continues its output signal delivery without being stopped, namely for a period which corresponds to the normal output signal delivery time. The counter Zs, which is not stopped during this process, gives this

1010

Weise im Anschluß an das Zeitfach k 16 in dem Pulsrahmen R 4 ein entsprechendes Ausgangssignal während der Dauer der nachfolgenden Zeitfächer k 17 bis k 20 ab. Nach dieser Verlängerung der Ausgangssignalabgabe von dem Zähler Zs läuft, wie F i g. 2 erkennen läßt, der normale Betrieb weiter. Der Zähler Zs gibt dann zyklisch wiederholt Ausgangssignale ab, bis das UND-Gatter GU3 erneut aktiviert ist und an seinem Ausgang ein Ausgangssignal abgibt. Dies ist während der Dauer des Zeitfaches k 16 im Pulsrahmen R 4 des folgenden, ebenfalls acht Pulsrahmen Ri bis /?8 umfassenden Überrahmens der Fall.After the time slot k 16 in the pulse frame R 4, a corresponding output signal is emitted during the duration of the following time slots k 17 to k 20. After this extension of the output signal output from the counter Zs , as shown in FIG. 2 shows that normal operation continues. The counter Zs then cyclically outputs output signals repeatedly until the AND gate GU3 is activated again and outputs an output signal at its output. This is the case for the duration of the time slot k 16 in the pulse frame R 4 of the following superframe, which also includes eight pulse frames Ri to / 8.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Circuit arrangement for the delivery of a number of, in particular, switching indicators formed data signals from a PCM transmitting station belonging to a PCM telecommunications network, which contains a recording register which is connected on the input side to a data signal transmission device is which data signal elements belonging to data signals issues one after the other for the duration of the time slots of those time channels that are occupied by connections, which the relevant data signals are associated, and on the output side to a PCM transmission line is connected and to this one as a data channel for the duration of the time slots used time channel emits the previously recorded data signals, and recording such Data signals in a PCM receiving station that contains a recording register that is sent to the PCM transmission line is connected and in each case for the duration of the time slots of the Data channel receives data signals and the output side with one of the number of in addition to the Data channel existing time channels corresponding number of provided caches connected that each record corresponding data signals, the data signal transmission device being sent to connected recording registers for a data signal recording acted upon with control signals that is output by a counter that has a counting capacity equal to the sum of the Number of time slots contained in a pulse frame and that in a time slot of the Data channel is the maximum number of data signals that can be transmitted and that in its counting capacity corresponding cycles in each case at least during one through the one in a time slot of the data channel maximum transferable number of data signals given number of time slots such control signals releases, according to Patent 19 13 989, characterized in that the counter (Zs) after Reaching the end counter position, in which it sends a control signal for the duration of a time period of the data channel, is transferred to a counter position without stopping, in which it is in the Following the control signal output just taking place, a corresponding control signal in this outputs another counter position and then cyclically repeats the control signal output continues.

2. Circuit arrangement according to claim 1, characterized in that an output signal issued by a logic gate (GU3) is used to transfer the counter (Zs) into said one counter position, which output signal occurs when the logic gate (GU3) has one input Control signal (t 16 s) of the control signals supplied to this input during the duration of the time slots of the data channel and a trigger signal (tr4) at its other input that receives a certain number of pulse frames during the duration of that pulse frame (R 4) (R 1 to RS) comprehensive superframe occurs in which the counter (Zs) outputs a control signal for the duration of the time division of the data channel.

The main patent 19 13 989 relates to a method for the delivery of a number of in particular data signals formed by switching indicators from a PCM transmission point of a PCM telecommunications network in the bit positions provided for this purpose in a time channel used as a data channel from a Series of time channels that occur cyclically in a pulse frame over a PCM transmission link to a PCM receiving point and forwarding of the relevant data signals via separate data signal lines the PCM receiving center. The data signals occur on the transmission side in the time channels the other time channels, especially those used by communication links. The pulse frame too Pulse frames each occurring in different time channels are data signals in one of the PCM transmitter / le associated recording register and stored from this for the duration of each stored in the next data channel and forwarded to the PCM receiving station. In this PCM receiving point the relevant data signals are transferred to a corresponding one belonging to the PCM receiving station Recording register saved. The relevant data signals are then generated from this recording register individually associated buffers to the individual data signal lines via the individual time channels submitted.

With the aid of the method considered above, it is achieved that in a relatively simple manner, namely with the aid of a single recording register belonging to the PCM transmitting station and with the aid of a single recording register, the PCM receiving point associated recording register, in each case a large number of other communication links associated data signals from the PCM transmitting point to the PCM receiving point can be transferred. The process under consideration is therefore suitable for use in one PCM telecommunication system in which the respective PCM transmission points provide the individual communication links associated message signals each associated with the respective communication links Data signals are supplied and in which the evaluation devices connected to the PCM receiving points the relevant message signals in each case together with the respective communication links associated data signals are supplied.

A circuit arrangement is used in the main patent to carry out the method considered above proposed in which the PCM transmitting station contains a recording register with its input is connected to a data signal transmission device which is associated with a respective data signal Signal elements one after the other for the duration of a time slot in each case of that time channel which is occupied by a connection to which the data signal in question is associated, and that connected on the output side to a PCM transmission line and to this for the duration of the Time fan of the data channel emits the previously recorded data signals. The PCM receiving station contains a recording register that is connected on the input side to the PCM transmission line and that receives data signals during the duration of the time slots of the data channel. This recording register is on the output side with one of the number of time channels available in addition to the data channel Number of intended buffers