DE1773622C3

DE1773622C3 - Chronometer for ultra-fast time measurement

Info

Publication number: DE1773622C3
Application number: DE19681773622
Authority: DE
Inventors: Etienne Versailles D'humieres (Frankreich)
Original assignee: Compagnie Generale dElectricite SA
Current assignee: Alcatel Lucent SAS
Priority date: 1967-06-16
Filing date: 1968-06-14
Publication date: 1973-01-04
Also published as: DE1773622A1; BE716616A; CH513458A; DE1773622B2; FR1542516A; GB1187936A; NL6808288A; CH832668A4

Description

zillator und eine einzige Feineinstellvorrichtung in Zwischen der Eingangsklemme C und der Aus-Form des Nonius verwendet. Überdies durchlaufen gangsklemme E des Phasenstellers 15, dessen Aufder Anfangs-und der Endimpuls die gleichen Schalt- bau im einzelnen in Fig. 2a gezeigt ist, wird als kreise, so daß die Streuung der Eigenschaften ihrer Untergruppe ein Nonius 18 eingeschaltet, dessen Bestandteile von Anfang an, auf Grund von Alte- 5 Aufbau im einzelnen in F i g. 4 a gezeigt ist. Ein EIerung oder auf Grund von Temperatureinflüssen beide ment 19 steuert im Punkt H durch einen gegenüber Impulse in gleicher Weise beeinflussen. Insgesamt dem im Punkt F auftretenden Rechteckimpuls um die erhält man damit eine sehr gute Meßgenauigkeit. Zeitdauer r verzögerten Rechteckimpuls ein Stell-zillator and a single fine adjustment device used in between the input terminal C and the out form of the vernier. In addition, the output terminal E of the phase adjuster 15, whose start and end pulse the same circuitry is shown in detail in FIG on, due to old structure in detail in Fig. 4 a is shown. An egg or due to temperature influences both element 19 controls at point H by influencing impulses in the same way. Overall, around the square pulse occurring at point F , a very good measurement accuracy is obtained. Duration r delayed square pulse on

In der Zeichnung ist die Erfindung beispielsweise werk 20. Dieses bewirkt das Eingeben der durch denIn the drawing, the invention is for example plant 20. This causes the input of the

veranschaulicht, und zwar zeigt io Nonius 18 gelieferten numerischen Informationenillustrates, namely io vernier 18 shows numerical information supplied

Fig. la ein synoptisches Schema eines erfin- über einen Eingang/ in einen Abgangsspeicher2!La is a synoptic diagram of an inventively via an input / in an output memory2!

oder über einen Eingang/ in einen Hakspeicher22.or via an input / into a hook memory22.

i₅ i ₅

Der Speicher 21 ist mit einem Ausgang K, der Speicher 22 mit einem Ausgang L versehen.The memory 21 is provided with an output K, the memory 22 with an output L.

Das Umstellen vom Speicher 21 auf den Speicher 22 erfolgt um die Zeit τ nach dem Ansprechen des Nonius, damit die Schaltkreise Zeit haben, in einen stabilen Zustand zu gelangen.The changeover from memory 21 to memory 22 takes place around the time τ after the response Vernier scale so that the circuits have time to reach a stable state.

Die im Speicher 21, im Speicher 22 und in der 20 Zählvorrichtung 17 enthalt xn Informationen werden in einem Kombinicrer 23 zjsammengezogen und zur Anzeige gebracht, der auf bekannte Weise die Inhalte der Speicher 21 und 22 voneinander subtrahiert. The xn information contained in the memory 21, in the memory 22 and in the counting device 17 are pulled together in a combiner 23 and displayed, which subtracts the contents of the memories 21 and 22 from one another in a known manner.

tug 7 bz emtug 7 or em

und die Speicher 21 und 22 dem Kombinierer 23 parallel über Vielfachleiturgen zugeführt.and the memories 21 and 22 are fed to the combiner 23 in parallel via multiple lines.

Fig. 2a zeigt im einzelnen tin Ausführungsbei-Fig. 2a shows in detail tin embodiments

- ^₇ .-* w — c? -- — --■■· - ^ ₇ .- * w - c? - - - ■■ ·

Die F i g. 1 a und 1 b werden vorteilhafterweise gemeinsam betrachtet. Fig. Ib zeigt die Form von Strömen, wie sie an verschiedenen Punkten des Sche-The F i g. 1 a and 1 b are advantageously considered together. Fig. Ib shows the shape of Stream as they appear at various points on the

dungsgemäßen Chronometers für ultraschnelle Zeitmessung mit verbesserter Meßgenauigkeit,proper chronometer for ultra-fast time measurement with improved measurement accuracy,

F i g. 1 b ein Zeitdiagramm zur Erläuterung der Funktion der Vorrichtung nach F i g. 1,F i g. 1 b shows a time diagram to explain the function of the device according to FIG. 1,

Fig. 2a schematisch eine Vorrichtung zur Phasenanpassung bzw. Ausrichtung eines Einfallsimpulses auf einen Uhrimpuls,2a schematically shows a device for phase matching or alignment of an incident pulse with a clock pulse,

F i g. 2 b ein Zeitdiagramm zur Erläuterung der Funktion der Vorrichtung nach Fig. 2a,F i g. 2 b shows a time diagram to explain the function of the device according to FIG. 2a,

Fig. 3 schematisch eine Ausführungsform eines logischen Elementes der Vorrichtung nach Fig. la,Fig. 3 schematically shows an embodiment of a logical element of the device according to Fig. la,

Fig. 4a schematisch die den Nonius darstellende Vorrichtung,4a schematically shows the vernier representing the vernier Contraption,

Fig. 4b ein Zeitdiagramm zur Erläuterung der 25 Die Informationen werden von der Zählvornch-Fig. 4b shows a timing diagram to explain the 25 The information is from the counter pre-

Funktion der Vorrichtung nach Fig. 4a. tung 17 bzw. dem Nonius 18 über das Stellwerk 20Function of the device according to FIG. 4a. device 17 or the vernier 18 via the signal box 20

Fig. 5 schematisch eine Vorrichtung zum Kombi- -- - - -Fig. 5 schematically a device for combination - - - -

nieren der Näherungsmeßinformation und der Noniusmeßinformation undthe proximity measurement information and the vernier measurement information and

Fig. 6 schematisch eine insbesondere für die Mes- 30 spiel Für den pliasensteller 15 von Fig. la.FIG. 6 schematically shows a game in particular for the measurement 30 for the plias plate 15 of FIG.

sung sehr kurzer Zeiten geeignete Ausführungsiorm. Dieser weist eine Formgruppe 151 auf. der imsolution for very short periods of time. This has a shape group 151. the in

Punkt D die Uhrimpulse zugeführt werden. Einer weiteren Formgruppe 152 werden im Punkt C die einfallenden Impulse über das SchwellwertelementPoint D the clock pulses are fed. A further form group 152 receives the incident pulses over the threshold value element at point C

mes von Fig. la auftreten. Die betreffenden Punkte 35 12 von Fig. la zugeführt. Die Ausgangssignale dermes of Fig. la occur. The relevant points 35 12 of Fig. La supplied. The output signals of the

des Schemas von Fig. la sind mit Buchstaben be- Formgruppen 151 und 152 werden einem UND-Kreisof the scheme of Fig. la are with letters form groups 151 and 152 become an AND circle

zeichnet und die zugehörige Stromform ist F i g. 1 b 153 zugeführt, dessen Ausgang wieder im Punkt Q draws and the associated current form is F i g. 1 b 153 supplied, the output of which again at point Q

in der mit gleichen Buchstaben bezeichneten Zeile einer Formgruppe 154 zugeführt wird,is fed to a form group 154 in the line marked with the same letters,

zu en.nehmen. Die Buchstaben bezeichnen sowohl Die an den Nonius 18 (vgl. Fig. la) gegebenento take. The letters denote both those given to the vernier 18 (see Fig. La)

die Punkte der F i g. 1 a als auch die in diesen Punk- 40 Impulse finden sich bei C und E', die C und E vonthe points of FIG. 1 a as well as the impulses in this point can be found at C and E ', the C and E from

ten fließenden Ströme. Fig. la ersetzen.th flowing streams. Replace Fig. La.

Fig. 1 a zeigt eine Mischgruppe 11, der über einen Die Uhrimpulse der Frequenz MP werden in D' Eingang A ein erster Eingangsimpuls E₁, der söge- in Feinimpulse umgesetzt. Ein bei C ankommender nannte Anfangsimpuls, und über einen Eingang B Impuls wird in einen Impuls Z₁ umgesetzt, dessen ein zweiter Einfallsimpuls E₂, der sogenannte End- 45 Impulsdauer zwischen P und 2 P liegt. Auf diese impuls, zugeführt wird. Der Mischgruppe 11 ist ein Weise steht immer mindestens ein Uhrimpuls wäh-Schwellwertelemem 12 nachgeschaltet. Durch dieses rend eines Impulses Z₁ zur Verfügung. Es können wird der Zeitpunkt des Auftretens eines Impulses auch zwei sein. Die durch die Formgruppe 154 bebeispielsweise als Zeitpunkt festgelegt, in dem die wirkte Fomung liefert einen Impuls mit einer ImvoroVre Impulsflarke den durch das Schwellwert- 50 pulsdauer Z₂ > Z, +P(I f), worin r eme gegenelement 12 festgelegten Schwellwert übersteigt. Eine über 1 kleine Größe ist, und hat eine P übersteigende Uhr 13 liefert Uhrimpulse, die zeitlich durch d!s Totzeit, wodurch man in E' nur einen einzigen Aus-Uhrperiode P voneinander getrennt sind. Die beiden gangsimpuls erhält.1 a shows a mixer group 11 which, via a clock pulse of frequency MP , is a first input _{pulse E 1} in D ' input A , which is converted into fine pulses. A so-called initial pulse arriving at C, and via an input B pulse, is converted into a pulse Z ₁ , the second incident _{pulse E 2 of which} , the so-called end pulse duration, lies between P and 2 P. On this impulse, is fed. The mixing group 11 is always followed by at least one clock pulse as a threshold value element 12. This rend of a pulse Z ₁ available. The time of occurrence of an impulse can also be two. The bebeispielsweise determined by the mold set 154 as the time in which the worked Fomung provides a pulse with a ImvoroVre Impulsflarke the pulse duration by the threshold 50 Z _2> Z, + P (I f), where r eme exceeds against element 12 fixed threshold. A variable greater than 1 is, and has a clock 13 that exceeds P, supplies clock pulses which are temporally separated by the dead time, which means that only a single off-clock period P is separated from one another in E '. The two gear impulse receives.

Einfallsimpulse treffen nach dem Durchtritt durch Fig. 2b zeigt bei C einen bereits geformten Eindas Schwellwertelement 12 im Punkt C bzw. in einem 55 gangsimpuls Z₁ und in D' Uhrfeinimpulse. Man erAusrichter bzw. einem Phasensteiler 15 auf einen kennt, daß im gewählten Beispiel zwei Uhrimpulse Q vom Punkt D ankommenden Uhrimpuls. Der Pha- auf einen Impuls Z₁ kommen. Der erste der beiden sensteller 15 wird weiter unten an Hand der Fig. 2a Impulse Q stellt die vordere Flanke eines ImpulsesZ₂ und 2 b näher beschrieben werden. Aus ihm treten dar, der eine längere Impulsdauer als der Impuls Z₁ im Punkt E zwei auf die Uhr ausgerichtete Impulse 60 aufweist.Incident pulses hit after passing through Fig. 2b shows at C an already formed in. The threshold value element 12 at point C or in an input pulse Z ₁ and in D ' fine clock pulses. One knows that in the selected example two clock pulses Q from point D arriving clock pulse. The Pha- come on a pulse Z ₁ . The first of the two sensor actuators 15 will be described in more detail below with reference to Fig. 2a Impulse Q represents the leading edge of an impulse Z ₂ and 2b. From it appear, which has a longer pulse duration than the pulse Z ₁ at point E, two pulses 60 aligned with the clock.

E, und E₂ aus, die an ein logisches Element 16 ge- Fig. 3 zeigt schematisch ein Ausführungsbeispiel _{E 1} and E 2, which are connected to a logic element 16. FIG. 3 shows a schematic embodiment of an embodiment

langen, dem vom PunktAi ein Uhrimpuls zugeführt für das logische Element 16 von Fig. 1. Der Noniuslong, to which a clock pulse is supplied from point Ai for the logic element 16 of FIG. 1. The vernier

wird, der durch einen Verzögerungskreis 14 um eine definiert eine Feineinteilung /; = PIN. In der Regelwhich is defined by a delay circuit 14 by a fine division /; = PIN. Usually

halbe Uhrperiode P verzögert ist und zwischen E₁ wird /V=IO gewählt.half a clock period P is delayed and between E ₁ is chosen / V = IO.

und E₁ einen Kechteckimpuls zur Folge hat (vgl. 65 Fig. 3 zeigt ein logisches Element 16 mit einer F in Fig. Ib). Eine Zählvorrichtung 17 zählt die binären Kippstufe 161, der der Ausgangsimpuls desand E ₁ results in a rectangular pulse (cf. 65, FIG. 3 shows a logic element 16 with an F in FIG. Ib). A counting device 17 counts the binary flip-flop 161, which is the output pulse of the

während der Dauer des Rechteckimpulses F im Phasenstellers 15 zugeführt wird, der durch diesenis supplied during the duration of the square pulse F in the phase adjuster 15, which by this

PunktG ankommenden verzögerten Uhrimpulse. auf die Uhr ausgerichtet ist. Das logische Element 16PunktG arriving delayed clock pulses. aligned with the watch. The logical element 16

weist weiter ein UND-Tor 162 auf, an dessen Eingang ein OlTnungs- oder Schließ-Signal gelegt ist, das ihm über die Kippstufe 161 übertragen wird. An einem weiteren Eingang Ijcgen die Uhrimpulsc, die im Punkt M vom Verzögerungskreis 14 mit einer Verzögerung von etwa einer halben Uhrperiode abgegeben werden. Von der Uhr 13 (vgl. Fig. la) gelangen diese Impulse im Punkt D an den Vcrzögcrungskrcis 14.also has an AND gate 162 , at the input of which an opening or closing signal is applied, which is transmitted to it via the flip-flop 161. At a further input Ijcgen the clock pulses, which are emitted at point M by the delay circuit 14 with a delay of about half a clock period. From the clock 13 (see Fig. La) these impulses arrive at point D to the delay circuit 14.

Ein ausgerichteter Anfangsimpuls ergibt eine logische »I« am Ausgang der Kippstufe 161 und demnach am Eingang des UND-Torcs 162. Ε·ίη folgender ausgerichteter Endimpuls ergibt eine logische »0« am UND-Tor 162. Die Dauer des Rechteckimpulses »I« ist ein Durchlaufintcrvall für die im Punkt M am UND-Tor 162 ankommenden verzögerten Uhrimpulsc. die dann über diesen Kreis im Punkt C an die Zahlvorrichtung 17 gelangen.An aligned initial pulse results in a logical "I" at the output of the flip-flop 161 and therefore at the input of the AND gate 162. Ε · ίη the following aligned end pulse results in a logical "0" at the AND gate 162. The duration of the square pulse "I" is a pass interval for the delayed clock pulsesc arriving at point M at AND gate 162. which then reach the payment device 17 via this circle at point C.

Der Rcchtcckimpuls »1« findet sich in Fig. la im Punkt /·'.The right-hand pulse "1" can be found in Fig. La in the point / · '.

Fig. 4a zeigt Einzelheiten einer Ausfiihriingsform des Nonius 18 von Fig. la. Er besteht aus N UND-Torcn 181, die mit 0 bis N - 1 numeriert sind. Weiter weist er einen mit Punkt IC von Fig. 2b verbundenen Stromwender 182 auf, der im Punkt W an einen Verteiler 183 mit N Ausgängen angeschlossen ist, von denen jeder mit einem ersten Eingang von einem der UND-Torc 181 verbunden ist.FIG. 4a shows details of an embodiment of the vernier 18 from FIG. It consists of N AND gates 181, which are numbered 0 to N-1. Next, it has a point associated with the IC of FIG. 2b commutator 182, which is connected at the point W to a manifold 183 with N outputs, each of which is connected to a first input of one of the AND Torc 181st

Ein zweiter Verteiler 184 weist einen mit dem Punkte" von Fig. 2 a verbundenen Eingang und /V Ausgänge auf, deren Ausgangsklemmen A',, X, ... X_n , mit Verzögerungskreisen 185, 185' der Ordnung 0 bis /Vl verbunden sind, wobei die Verzögerungen die Werte 0, p, 2p ... (/V-I)/? haben, wobei ρ -■- PIN ist. Der Ausgang jedes Verzögcrungskreiscs 185 ist an eine weitere Eingangsklcmmc des jeweiligen UND-Tores 181 gleicher Ordnung gelegt. Der Ausgang jedes UND-Torcs 181 ist mit einem Verstärker 186 entsprechender Ordnung 0 bis (N I) verbunden. Von den Verstärkern 186 fühlen N Leitungen zum Stellwerk 20 (vgl. Fig. la) und übertragen diesem /V binäre Zeichen.A second distributor 184 has an input and / V outputs connected to point "in FIG. 2a, whose output terminals A ', X, ... X _n , are connected to delay circuits 185, 185' of the order 0 to / Vl The delays have the values 0, p, 2p ... (/ VI) /?, where ρ - ■ - PIN The output of each delay circuit 185 is applied to a further input terminal of the respective AND gate 181 of the same order The output of each AND torc 181 is connected to an amplifier 186 of the corresponding order 0 to (N I), N lines from the amplifiers 186 to the signal box 20 (cf. FIG. 1 a) and transmit / V binary characters to it.

Fig. 4b zeigt die sich in den verschiedenen Punkten ergebenden Stromformen. W ist dabei der Ausgang des Stromwenders 182, während .Y_n, X₁... X_n ., die Ausgänge der Verzögerungskreise 185 sind. Im gewählten Beispiel erhält man ein Zusammenfallen für die Ausgänge der Ordnung 0, 1 und 2. Für höhere Ordnungen ist ein Zusammenfallen nicht mehr gegeben. Man erhält deshalb 1 am Ausgang der ersten drei Verstärker 186₀, 186, und 186₂, die ihre »1« an das Stellwerk 20 von F i g. 1 a geben. Im Gegensatz dazu geben die Verstärker mit einer 2 übersteigenden Ordnung im in der Figur gezeigten Beispiel eine »0« weiter.Fig. 4b shows the current forms resulting in the various points. W is the output of the commutator 182, while .Y _n , X ₁ ... X _n ., The outputs of the delay circuits 185 are. In the example chosen, the outputs of order 0, 1 and 2 are coincident. For higher orders, coincidence is no longer given. One therefore obtains 1 at the output of the first three amplifiers 186 ₀ , 186, and 186 ₂ , which send their "1" to the signal box 20 of FIG. Give 1 a. In contrast to this, the amplifiers with an order exceeding 2 transmit a "0" in the example shown in the figure.

F i g. 5 zeigt schematisch ein Ausführungsbeispiel für den Kombiniercr23 von Fig. la, der zum Kombinieren der numerischen Informationen benutzt wird. Nach dem allgemeinen Schema von Fig. la erhält man am Kornhinierer 23 die Differenz zwischen den an den Klemmen K und L zur Verfugung stehenden numerischen Informationen und eine Beeinflussung des Inhalts der Zählvorrichtung 17 der Korrektion, die durch diese Differenz dargestellt wird.F i g. FIG. 5 schematically shows an exemplary embodiment for the combiner 23 of FIG. 1 a, which is used for combining the numerical information. According to the general scheme of FIG. 1 a, the difference between the numerical information available at the terminals K and L and an influence on the content of the counting device 17 of the correction, which is represented by this difference, are obtained at the Kornhinierer 23.

Technologisch ist ein Subtrahiercr ein komplexes ()rgan. Deshalb wird in Verbesserung der in F i g. 1 a allgemeinen Bauweise erfindungsgemäß ein Kombiniercr für die numerischen Informationen vor gesehen, der einen solchen Subtrahicrer nicht bc nötigt.Technologically, a subtracter is a complex one () rgan. Therefore, in improvement of the in F i g. 1 a general construction according to the invention Combiner for the numerical information provided, which does not bc such a subtractor compels.

Das arithmetische Prinzip der Vorrichtung voi Fig. 5 besteht darin, eine Subtraktion wi< a ■ lf)~' — b ■ K)'¹, worin α und b ganze Zahler sind, durch die Rechenoperation a ■ K)-' + (I · fr · K)-') zu ersetzen, die eine Addition darstellt. Bc dieser Rechenoperation wird dem Resultat einiThe arithmetic principle of the device of FIG. 5 consists in a subtraction wi < a · lf) ~ '- b · K)' ¹ , where α and b are integers, by the arithmetic operation a · K) - '+ (I · Fr · K) - '), which represents an addition. Bc of this arithmetic operation is added to the result

ίο parasitäre 1 zugefügt, die dem in der Zählvorrich lung 17 enthaltenen Zählergebnis hinzugefügt wcrclei muß. Um diesen Fehler wieder auszuscheiden, ver zögert man den Beginn des Rcchtcckinipiilscs für di< Eröffnung des Zählern um eine Uhrpcriodc. Dadurcl wird der Inhalt der Zählvorrichtung 17 um eine Ein licit vermindert. Man muß also zum Erhalt der Korn bination der numerischen Informationen nur nocl Additionen durchführen.ίο parasitic 1 added to the one in the counter The counting result contained in 17 must be added. To eliminate this error again, ver if one hesitates the beginning of the rectification for di < Opening of the counter at one o'clock periodc. Dadurcl is the content of the counting device 17 by one licit decreased. So you only have to nocl to get the combination of numerical information Perform additions.

In Fig. 5 sind die gleichen Bezugszeichen füIn Fig. 5, the same reference numerals are fü

ao gleiche Teile verwendet, wie in Fig. la. Die auf die Uhr ausgerichteten Impulse sind im Punkt E parall an eine binäre Kippstufe 31 und zwei UND-Torc 32 und 33 gelegt. Je ein Eingang dieser UND-Tore 32 und 33 ist mit dem Ausgang T der Kippstufe vcr-ao the same parts used as in Fig. la. The pulses aligned with the clock are applied in parallel to a binary trigger stage 31 and two AND torcs 32 and 33 at point E. One input each of these AND gates 32 and 33 is connected to the output T of the flip-flop

a5 bundcn. Eine bistabile Kippstufe 35 ist mit einem Hingang direkt mit dem Ausgang des UND-Tores 33 und i lit einem weiteren Eingang mit dem Ausgang des UND-Tores 32 über einen Verzögerungskreis 3 verbunden, der eine Verzögerung P, also eine Vcr zögerung um eine Uhrperiode erbringt. Über einen ihrer Ausgänge steuert die bistabile Kippstufe 35 pin UND-Tor 36 in Offenstcllung, das an einem anderen Eingang Uhrimpulsc M zugeführt erhält, die durcl den Verzögerungskreis 14 um P/2 verzögert sind Die um P/2 verzögerten Uhrimpulse werden durcl das UND-Tor 36 an ein ODER-Tor 43 gegeben, übei das sie zur Zählvorrichtung 17 gelangen.a5 bundcn. A bistable multivibrator 35 is connected with an input directly to the output of the AND gate 33 and a further input to the output of the AND gate 32 via a delay circuit 3 which produces a delay P, ie a Vcr delay of one clock period . Through one of its outputs, the bistable multivibrator 35 controls pin AND gate 36 in Offenstcllung which receives supplied at another input Uhrimpulsc M, the durcl the delay circuit is delayed by P / 2 14 durcl The delayed by P / 2 clock pulses, the AND Gate 36 is given to an OR gate 43, via which they reach the counting device 17.

Das Stellwerk 20, das die Informationen vom No nius 18 erhält, gibt sie im Punkt / an den Speicher V oder im Punkt J an einen Stromwender 39. Das Stell werk 20 wird dabei von einem Rechteckimpuls ge steuert, der im Punkt H an es gelegt wird und durcl ein Element 19 um eine Zeit τ verzögert wurde. Da Teil 19 ist wieder mit seinem Eingang an einen Aus gang, bcispiels%veise den Ausgang T, der Kippstufe 31 gelegt.The interlocking 20, which receives the information from No nius 18, gives it in point / to the memory V or in point J to a commutator 39. The interlocking 20 is controlled by a square pulse ge that is placed in point H on it and was delayed by an element 19 by a time τ. The input of part 19 is again connected to an output, for example output T, of flip-flop 31.

Die beiiien Speicher 21 und 22 sind als Registe mit Reihenversetzung ausgebildet. Der Speicher 2' erhält die Information /, die der Unterteilung eine Uhrperiode zwischen ei;iem einfallenden Anfangs impuls und dem ausgerichteten Anfangsimpuls ent spricht. Dem Speicher 22 wird die Information 7 zu geführt, die die komplementäre Ergänzung der Infor mationen / ist, die der Unterteilung einer UhrperiodThe two memories 21 and 22 are designed as registers with a series offset. The memory 2 ' receives the information / which corresponds to the division of a clock period between an incident initial pulse and the aligned initial pulse. The memory 22 is supplied with the information 7, which is the complementary addition to the information / is that of the subdivision of a clock period

zwischen einem einfallenden Endimpuls und. dem ausgerichteten Endimpuls entspricht.between an incident end pulse and. to the aligned end pulse corresponds.

Unter Steuerung eines Ausgangsimpulses de: UND-Tores 33, der über eine monostabile Kippstufe 41 geleitet wird, leitet eine Hilfsuhr 40 Impulse anUnder control of an output pulse de: AND gate 33, which has a monostable multivibrator 41 is directed, an auxiliary clock initiates 40 pulses

eine Vorlaufleitung 40', die die Informationen des Speichers 21 in den Speicher 22 überträgt. Sobal der Speicher 21 völlig leer ist, ;<ind die Vorlaufimpulse ohne Wirkung, die noch bis zum Rückfall der monostabilen Kippstufe 41 weiter ankomme; können.a feed line 40 ′ which transmits the information from memory 21 to memory 22. As soon as the memory 21 is completely empty; be able.

Ein Nullrücksteller 37 stellt den Speicher 21 voi Übertragung der Informationen / auf Null zurück I lintcr einem Stromwender 38 stellt die komplcmenA zero resetter 37 sets the memory 21 voi Transmission of the information / back to zero I lintcr a commutator 38 provides the complcmen

Z⁵⁷OZ ⁵⁷ O

i 773 622i 773 622

(Lire Ergänzung dieser Steuerung die Kippstufen dieses Speiehers 22 auf 1.(Lire addition to this control unit, the tilting stages of this storage device 22 to 1.

Die den Speicher 22 verlassenden Informationen werden an einen I lilfszählci 42 der Kapazität N 1 gegeben, die also für den Fall /V ----10 den Wert 9 haben kann. Der Hilfszähler 42 ist einerseits mit dem ODER-Tor 43 verbunden und gibt andererseits seine Informationen an einen ODER-Kreis 44, der überdies Informationen von der Zählvorrichtung 17 bezieht.The information leaving the memory 22 is given to an auxiliary counter 42 of capacity N 1, which can therefore have the value 9 for the case / V ---- 10. The auxiliary counter 42 is connected, on the one hand, to the OR gate 43 and, on the other hand, transmits its information to an OR circuit 44, which also receives information from the counting device 17.

Der untere Teil der sehematischen Zeichnung bildet eine Sehaltgruppe K, die mit dem oberen Teil in Punkten K₁, K.„ K_:l und K₄ verbunden ist.The lower part of the schematic drawing forms a maintenance group K, which is connected to the upper part in points K ₁ , K. “K _{: 1} and K ₄ .

Die Vorrichtung arbeitet folgendermaßen:The device works as follows:

Der Speieher 21, der anfangs Nullen gespeichert hat, erhält die Informationen / zugeführt. Dem Speicher 22, der anfangs Kinser enthalt, werden Informationen 7 zugeführt. Die Informationen/ werden dann dem Speicher 22 übertragen. In diesem bildet sich so die Summe/ 1(1 J). Die bei dieser Operation eingeführte parasitäre I wird durch die Verzögerung/' im Verzögerungskreis 34 wieder unwirksam gemacht. Das korrigierte Ergebnis wird an den Hilfszähler 42 gegeben, dessen Kapazität es übersteigen kann. In diesem Fall schickt der Hilfszähler an das ODER-Tor 43 einen Impuls, der den an die Zählvorrichtung 17 über das UND-Tor 36 gegebenen Uhrimpulsen hinzugefügt wird. Die endgültige Korrektion, mithin im Fall N — IO die reine Dezimale wird im ODER-Tor 44 mit der vom Zähler 17 angezeigten Zilier kombiniert. Das Ergebnis wird einem Totalisator-Zähler 45 eingegeben.The memory 21, which has initially stored zeros, receives the information / supplied. Information 7 is fed to memory 22, which initially contains Kinser. The information / is then transferred to the memory 22. In this, the sum / 1 (1 J) is formed. The parasitic I introduced during this operation is made ineffective again by the delay / 'in the delay circuit 34. The corrected result is given to the auxiliary counter 42, the capacity of which it can exceed. In this case, the auxiliary counter sends a pulse to the OR gate 43, which is added to the clock pulses given to the counting device 17 via the AND gate 36. The final correction, i.e. the pure decimal in the case of N - IO, is combined in the OR gate 44 with the Zilier displayed by the counter 17. The result is input to a totalizer counter 45.

Der Phasensteiler und der Nonius benötigen eine minimale Funktionszeit. Ist das zu messende Zeitintervall kleiner als diese minimale Funktionszeit, so kann die oben angegebene Vorrichtung nicht funktionieren. Fs ist deshalb erfindungsgemäß noch eine weitere Möglichkeit vorgesehen, nach der man dem einfallenden Endinipuls systematisch eine Verzögerung kl' erteilt, wobei k eine Konstante und P die Uhrperiode ist. Der Phasensteiler und der Nonius können dann richtig arbeiten. Für die Kompensation der eingeführten Verzögerung fügt man eine gleiche Verzögerung auch dem Anfangsimpuls hinzu, und /war unmittelbar vor der Zählung.The phase divider and the vernier require a minimal operating time. If the time interval to be measured is smaller than this minimum function time, the device specified above cannot function. According to the invention, therefore, a further possibility is provided according to which the incident final pulse is systematically given a delay kl ' , where k is a constant and P is the clock period. The phase divider and the vernier can then work properly. To compensate for the delay introduced, an equal delay is also added to the initial pulse and / was immediately before the count.

Eine derartige Anordnung ist in Fig. () gezeigt, in der gleiche Bczugszeiehen gleiche Teile wie in denSuch an arrangement is shown in Fig. ( 13), in the same references like parts as in Figs

ίο vorhergehenden Figuren bedeuten. F i g. 6 zeigt einen Teil der Vorrichtung, die mit der Gruppe K über die Punkte K₁, K.„ K., und K, verbunden weiden kann.ίο mean previous figures. F i g. 6 shows part of the device that can be connected to group K via points K ₁ , K., K., and K ,.

Im Vergleich mit F i g. 5 erkennt man folgendeIn comparison with FIG. 5 you can see the following

UntL ι schiede: In die Leitung für den bereits ausgerichteten Anfangsimpuls wird ein Verzögerungskreis 51 eingesetzt, der eine Verzögerung kl' ergibt. Die beiden Vcizögnungskreise 51 und 52 haben die gleichen nominalen Laufzeiten, müssen aber nicht mit gleicher Genauigkeit arbeiten. Die durch den Verzögerungskreis 51 erzielte Verzögerung beeinlHiBt nämlich die für die Feineinieilung des Nonius auszumcssendc Zeitdauer. Die Genauigkeit dieses Verzögerungskreises muli also deutlich höher liegen als die der Feineinieilung des Nonius. Im Gegensatz dazu beeinflußt der Vcrzögeriingskreis 52 die Fei 11-cinteilung der Zählung. So ist z. U. für Uhrimpulse einer Frequenz von 100 MHz die Feineinteilung der Zählung mit 10 ns gegeben, während die Feincinleilung des Nonius bei N -- 10 1 ns beträgt. Bcispiels-Differences: In the line for the already aligned initial pulse, a delay circuit 51 is used, which results in a delay kl '. The two delay circles 51 and 52 have the same nominal running times, but do not have to work with the same accuracy. The delay achieved by the delay circuit 51 affects the time to be measured for the fine graduation of the vernier. The accuracy of this delay circle must therefore be significantly higher than that of the fine graduation of the vernier. In contrast, the delay circuit 52 affects the division of the count. So is z. U. for clock pulses with a frequency of 100 MHz, the fine graduation of the count is given with 10 ns, while the fine graduation of the vernier is at N - 10 1 ns. Example

3s weise wird die Genauigkeit di«; VerzoiuTimi'skreisi's 51 mit 0,5 ns gewählt, während für die Genauigkeit des Verzögerungskrciscs 52 2 ns bestimmt werden.3s wise the accuracy becomes di «; VerzoiuTimi'skreisi's 51 is chosen to be 0.5 ns, while the accuracy of the delay circuit 52 is determined to be 2 ns.

Von den erläuterten Ausführungsbeispielen kann in zahlreichen Einzelheiten abgewichen werden. So kann beispielsweise das auszumessende Zeitintervall 1 Sekunde betragen, was mit Uhrimpulsen eines zeitlichen Abstandes von 10 ns zu einer Zählvorrichtung 17 mit S Dekaden führt.Numerous details can be deviated from the exemplary embodiments explained. So For example, the time interval to be measured can be 1 second, which is one with clock pulses time interval of 10 ns leads to a counting device 17 with S decades.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

209681/:209681 /:

28302830

Claims

the main counting device counting the clock pulses: device (17) via an OR gate (43) connected upstream of this and a second OR gate (44) funk-

1. Chronometer for ultra-fast timekeeping is tationally coupled that the information for the exact determination of the time interval 5 of the two counting devices pulls together between one at the beginning and one at the end (Fig. 5).

the interval incoming pulse with a 8. Chronometer according to claim 3, characterized in that it counting device for determining the counter, that it is used for separating the pulses periods and one for the numerical evaluation a circuit with a binary flip-flop (31) device of a first or the second interval between io, with the two outputs of which are connected to one of the start and end impulses and the passage of two AND gates (32, 33) provided vernier, which have logic element input (E) and of which one (33) th and graduated delay circuits is out with its output with an input of a biriist, characterized in that i ₅ stable flip-flop (35) is connected whose to a phase control device (15) and whose input via a delay circuit (52) vernier (18) between the pulse input (A, B) to the output of the second AND-To res (32) and de counting device (17) for the counter is set, while one of the superperiods are connected to the input. trajectories of the incident impulses

2. Chronometer according to claim 1, characterized ge ao second delay circuit (51) is connected, indicates that the vernier has two distributors (183, (Fig. 6).

184) with multiple outputs, of which

one directly through a first impulse and the

others by a second pulse of the same polarity via a commutator (182) _a5 The invention relates to a chronometer for ultraschlagt and the one with its outputs ar fast time measurement for the exact determination of the inputs of AND gates (181) , whose are time interval connected between a beginning and an other input connected to the other manifold via incoming to the end of interval pulse Verzöge.-liigskreise (185) having a counting device for determining speed delay from output to output stepless 30 working periods and a for the numerical evaluation is changed (Fig. 4). tion of a first and second interval between

3. Chronometer according to claim 2, characterized in that the start or end pulse and the first characterize that the parallel respective subsequent counter pulse provided for the vernier counters with an interlocking (20) vernen the vernier vernier with logic elements and are tied, which is equipped by one of the two incident delay circuits.
impulse is detected, the a delay circuit chronometer, which have a measuring accuracy of nano passing through, and that the vernier provide (18) having second are LeV.annt (German ofa two memories (21, connects 22), put magazine 1230 722, French Patent the first of which is the numerical information 1 403 796). A known device works with over the beginning of the incident pulse and the ₄₀ two oscillators of different frequencies. The second, the numerical information about the end, means that it takes up high demands on Zuverde's incident pulse. coolness and accuracy only inadequately

4. Chronometer according to claim 3, thereby being able to be. Another of the known pre-marked, that a counting device (17) directions requires several chronotron fine between the clock-aligned starting ₄₅ adjusting devices. Between the characteristic values of the and end pulses at half a clock period, cumulative heart pulses can be added to a scattering and that the amounts that make the precision of the measurement considerably different in the counting device (17). The same is done through different information in a combiner (23) with the flow of aging processes on the characteristic values of the information from the memory 50.

(21, 22) are combined. The object of the invention is to improve the measurement accuracy

5. Chronometer according to claim 3, thereby increasing further.

indicates that the two memories (21, 22) This object is achieved according to the invention in a two circles for series graduation, of the chronometer of the type mentioned in that the one (21) of the signal box (20) a 55, that a phase control device and the The first group of numerical information is a vernier between the pulse input and the counter, while the other (22) is the complementary device for the counter periods connected to this numerical information. The vernier can be controlled by an interlocking with functions from the interlocking (20) via a power switch to a first. a second memory for one of the (39) receives (Fig. 5). 60 first or a second group of numerical information

6. Chronometer according to claim 3, characterized by being connected, logic elements being a characterized in that one of the two Stufenspei- correction of the counting result allows that rather with the help of a flow line (40 ') in the counting of the counter periods of the difference other can be emptied, the pulses of a HiIFs between the first contained in the first memory clock (40) are supplied. 65 numerical information and the information in the second

7. Chronometer according to claim 3, thereby rather contained second numerical information indicates that the second level storage also results.

an auxiliary meter (42) is connected, which is only a single Os-