Dispositif de chronométrie ultra-rapide
L'invention a pour objet un dispositif de chronométrie ultra-rapide dans lequel la mesure de la durée de l'intervalle qui sépare deux impulsions incidentes effectuée en première approximation par le comptage du nombre d'impulsions d'horloge apparues entre les deux impulsions incidentes, est poussée à un degré de définition plus élevé par des dispositions complémentaires.
On connaît une méthode de mesure approchée de la durée' due l'intervalle qui sépare une première impulsion incidente dite de début d'une deuxième impulsion incidente dite de fin, consistant à remplacer l'intervalle à mesurer par l'intervalle d' < ( alignement compris entre la première impulsion d'horloge qui suit l'impulsion de début et la première impulsion d'horloge qui suit l'impulsion de fin, et à compter des impulsions d'horloge décalées d'environ une demi-période d'horloge entre ces deux impulsions d'alignement.
On compte ainsi à coup sûr le nombre de périodes d'horloge qui s'écoulent entre les impulsions incidentes.
La définition de la mesure est une période d'horloge, par exemple 10 ns avec une horloge à 100 MHz.
Le but de l'invention est d'augmenter la définition de la mesure au-delà de la durée d'une période d'horloge, par exemple à la définition de ions.
On connaît des dispositifs pour la mesure précise d'un intervalle de temps comportant le comptage d'impulsions (pas grossiers), corrigées des intervalles partiels de début et de fin (pas fins). Dans ces dispositifs le nombre d'impulsions espacées (pas grossiers) est commandé par une porte ET, I'action de vernier se produisant avant le choix du nombre de pas comptés à un près.
Dans ces conditions, dans les cas limites, on peut faire une erreur d'une unité sur le pas grossier.
On connaît également des dispositifs de vernier élaborés, mais ne fournissant pas, en même temps, de dispositif de comptage à pas grossiers, ce qui ne traite le problème qu'incomplètement.
Enfin, on connaît encore des dispositifs de mesure d'intervalles de temps à deux échelons (pas grossiers et pas fins), mais qui utilisent deux oscillateurs.
Le dispositif suivant l'invention est caractérisé en ce qu'un même organe de mise en phase est connecté entre l'arrivée des impulsions incidentes d'une part et, d'autre part, I'organe de comptage de périodes d'horloge et l'organe de vernier, ce qui fait que tout risque d'erreur du compteur de périodes d'horloge est éliminé.
Les impulsions de début et de fin passant par les mêmes circuits, la dispersion des caractéristiques des composants et les dérives en température agissent de la même façon pour les deux impulsions: la précision obtenue est donc très bonne.
La description détaillée ci-dessous est un exemple de réalisation du dispositif, en se référant au dessin annexé, dans lequel:
La fig. la est un schéma synoptique d'une forme d'installation de chronométrie ultra-rapide à définition améliorée selon l'invention;
la fig. lb est un diagramme des temps aidant à comprendre le fonctionnement du dispositif de la fig. 1 ;
la fig. 2a est un schéma du dispositif de mise en phase ou alignement d'une impulsion incidente sur une impulsion d'horloge;
la fig. 2b est un diagramme des temps aidant à comprendre le fonctionnement du dispositif selon la fig. 2a;
la fig. 3 est un schéma d'une forme de réalisation d'un organe logique contenu dans la fig. la;
la fig. 4a est un schéma d'un dispositif de vernier;
la fig. 4b est un diagramme des temps aidant à comprendre le fonctionnement du dispositif selon la fig. 4a;
;
la fig. 5 est un schéma d'un dispositif de combinaison entre les informations de la mesure approximative et les mesures par vernier;
la fig. 6 est le schéma d'une variante adaptée en particulier à la mesure de temps très court.
Les fig. la et lb seront avantageusement consultées de compagnie. La fig. lb montre la forme des courants existant aux points du schéma de la fig. la repérés à gauche de chaque ligne de la fig. lb. Les lettres désignent à la fois des points de la fig. la et les courants en ces points.
Dans la fig. la, 11 est un organe de mélange sur lequel peut arriver par une entrée A une première impulsion incidente Ed dite de début, et peut arriver par une entrée B une deuxième impulsion incidente Ef dite de fin. 12 est un organe de seuil, l'époque d'apparition d'une impulsion étant prise par exemple comme l'instant où le front avant de l'impulsion dépasse le seuil fixé par l'organe 12. Une horloge 13 fournit des impulsions d'horloge espacées d'une période d'horloge P. Les deux impulsions incidentes ayant franchi le seuil arrivent en C dans un organe de mise en phase (ou d'alignement) 15 sur une impulsion d'horloge arrivant en D.
Le dispositif de mise en phase 15 sera décrit ci-dessous en connexion avec les fig. 2a et 2b. II sort en E deux impulsions d'alignement sur horloge E1, E2, qui sont appliquées à une logique 16, laquelle reçoit en M une impulsion d'horloge retardée d'une demi-période d'horloge P par un organe de retard 14 et qui engendre un créneau entre E1 et E2 (voir F dans la fig. Ib). Un compteur 17 compte les impulsions d'horloge retardées arrivant en G pendant un créneau F.
Entre les bornes d'entrée, C, et de sortie. E, de l'organe d'alignement 15, dont le schéma détaillé sera donné à la fig. 2a, est inséré un sous-ensemble de vernier 18 dont le schéma détaillé sera donné à la fig. 4a. Un dispositif d'aiguillage 20, commandé en H par un créneau retardé d'une durée ç par un organe 19, par rapport au créneau arrivant en F, provoque l'inscription des informations numériques fournies par le vernier 18 soit dans une mémoire dite de départ 21, par une entrée I, soit dans une mémoire dite d'arrêt 22 d'entrée J. La mémoire 21 a une sortie K, la mémoire 22 a une sortie L.
L'aiguillage de la mémoire 21 à la mémoire 22 a lieu un temps t après que le vernier a fonctionné, pour laisser aux circuits le temps de prendre un état stable.
Les informations contenues dans la mémoire 21, dans la mémoire 22 et dans le compteur 17 sont combinées dans un organe de combinaison et d'affichage 23 qui, notamment, effectue, par des moyens connus, la soustraction entre le contenu de 21 et le contenu de 22.
Les informations sont transmises de 17 à 23, et de 18 à 23 à travers 20, 21 et 22, en parallèle par des lignes multiples.
La fig. 2a est un schéma détaillé, donné comme exemple, de l'organe de mise en phase 15 de la fig. la.
I1 comporte un circuit de mise en forme 151 recevant en D les impulsions d'horloge, un circuit de mise en forme 152 recevant en C les impulsions incidentes transmises par le seuil (organe 12 de la fig. la), un circuit ET 153 qui reçoit les signaux de sortie des organes 151, 152, et un circuit de mise en forme 154 qui reçoit en Q un signal de sortie du circuit 153. Les impulsions envoyées au vernier 18 (voir fig. la) se trouvent en C' et E', qui remplacent les références C et E de la fig. la.
Les impulsions d'horloge de fréquence 1/P sont transformées en D' en impulsions fines. Une impulsion incidente arrivant en C est transformée en une impulsion
Z1, de durée comprise entre P et 2 P. De la sorte il y a toujours au moins une impulsion d'horloge pendant une impulsion Z; il peut y en avoir deux. La mise en forme effectuée par l'organe 154, fournissant une impul sion de durée Z2 Z,)Z1+P Z1 + P (l-E), OÙ E désigne une quantité petite devant 1, a un temps mort plus long que
P, ce qui fait qu'on n'obtient en E' qu'une seule impulsion de sortie.
On voit dans la fig. 2b une impulsion incidente Z1 mise en forme en C', des impulsions fines d'horloge en D': on voit que, dans l'exemple choisi, il y a deux impul- sions d'horloge Q pendant une impulsion Z1. La première des deux impulsions Q constitue le front avant d'une impulsion Z2, plus longue que Z1.
La fig. 3 présente schématiquement un exemple de réalisation de l'organe logique 16 de la fig. 1. Le vernier donne une définition p = P/N. Le plus souvent on prendra N = 10.
Dans la fig. 3, l'organe logique 16 comprend une bascule binaire 161 qui reçoit en E les impulsions alignées sur l'horloge sortant de l'organe 15, et une porte ET > y 162, qui reçoit sur une entrée un signal d'ouver- ture ou de fermeture transmis par la bascule 161, et sur une autre entrée les impulsions d'horloge sortant en M de l'organe 14 retardateur d'une demi-période d'horloge environ où elles arrivent en D en provenance de l'horloge 13 (voir fig. la).
Une impulsion alignée de début met un a 1 logique sur la sortie de la bascule 161, donc sur une entrée de la porte ET 162. L'impulsion alignée de fin qui suit ramène un 0 logique sur le circuit 162. La durée du créneau 1 > y est un intervalle de passage pour les im- pulsions d'horloge retardées arrivant en M sur le circuit 162 et transmises par lui en G au compteur 17.
On trouve en F le créneau 1 (voir fig. la).
La fig. 4a est un schéma détaillé du vernier 18 de la fig. la, donné à titre d'exemple. Il comporte N portes ET telles que 181 numérotées de 0 à N- 1, un inverseur 182 connecté au point E' de la fig. 2b, attaquant en W un distributeur 183 à N sorties dont chacune est connectée à une première entrée d'un des circuits ET 181.
Un 2me distributeur 184 a une entrée reliée au point C' (fig. 2a) et N sorties qui sortent par les bornes X,, Xi,... XN î par des circuits de retard 185, 185', d'ordre 0 à N-l, ces retards ayant respectivement les valeurs 0, p, 2p,... (N-l)p, avec p = P/N. La sortie de chaque organe de retard 185 attaque une autre entrée du circuit
ET 181 de même rang. La sortie de chaque circuit
ET 181 est connectée à un amplificateur 186, d'ordre respectif 0 à (N-l). Des amplificateurs 186 il sort N lignes transmettant N caractères binaires à l'aiguillage 20 (fig.
la).
La fig. 4b montre les formes de courant au point W, sortie de l'inverseur 182, et XO X1,... Xi 1, sorties des organes de retard 185. On voit que dans l'exemple choisi il y a coïncidence sur les sorties d'ordre 0, d'ordre 1 et d'ordre 2; ensuite il n'y a plus de coïncidence.
On a donc 1 à la sortie des trois premiers amplificateurs 186o, 1861, 1862, qui envoient des 1 (voir fig. la), à l'aiguillage 20. Par contre les amplificateurs d'ordre supérieur à 2, dans le cas de la figure, envoient des 0 .
La fig. 5 est un schéma qui montre un exemple de réalisation du dispositif 23 de la fig. la servant à la combinaison des informations numériques. Selon le schéma général de la fig. la, l'organe 23 effectue la différence entre les informations numériques disponibles en
K et L, et affecte le contenu du compteur 17 de la correction représentée par cette différence.
Un soustracteur est technologiquement un organe complexe. C'est pourquoi, à titre de perfectionnement du schéma général de la fig. la, on a prévu un dispositif de combinaison des informations numériques qui ne nécessite pas un tel soustracteur.
Le principe arithmétique du dispositif de la fig. 5 consiste à remplacer une soustraction telle que a. 10-1 - b. 10-1 (a et b entiers) par une opération: a. 10-i + (1 - b. 10-1) qui est une addition. Cette opération ajoute un 1 parasite dans le résultat. qui doit être ajouté à un résultat de comptage contenu dans le compteur 17. Pour éliminer cette erreur, on retarde d'une période d'horloge le début du créneau d'ouverture du comptage, ce qui diminue d'une unité le contenu du compteur 17. On n'a plus alors qu'à faire des additions pour combiner les informations numériques.
Dans la fig. 5, où les mêmes références ont la même signification que dans la fig. la, les impulsions alignées sur l'horloge, en E, sont appliquées en parallèle à une bascule binaire 31 et à deux portes ET 32, 33, dont l'une, 32, a une entrée connectée à une sortie T de la bascule, et l'autre 33, a une entrée connectée à la sortie
T de la bascule. Une bascule bistable 35 a une entrée connectée directement à la sortie de la porte 33 et une entrée connectée à la sortie de la porte 32 à travers un circuit de retard 34 de valeur P (soit une période d'horloge). Par une de ses sorties, la bascule bistable 35 commande l'ouverture d'une porte < ( ET 36, qui reçoit sur une autre entrée les impulsions d'horloge M retardées de P/2 par l'organe 14.
Les impulsions d'horloge retardées de P/2 transmises par la porte ET 36 sont reçues dans une porte OU 43 qui les transmet au compteur 17.
Le dispositif d'aiguillage 20, qui reçoit les informations du vernier 18, les envoie soit en I sur la mémoire 21, soit en J sur un inverseur 39 sous la commande d'un créneau arrivant en H, retardé d'un temps T par l'organe 19 qui a son entrée connectée à une sortie de la bascule 31, soit T.
Les deux mémoires 21 et 22 sont constituées sous forme de registres à décalage en série. La mémoire 21 reçoit les informations I, correspondant à la subdivision d'une période d'horloge entre une impulsion incidente de début et l'impulsion alignée de début. La mémoire 22 reçoit les informations J, complément des informations
J correspondant à la subdivision d'une période d'horloge entre une impulsion incidente de fin et l'impulsion alignée de fin.
Sous la commande d'une impulsion sortant de la porte 33, transmise par une bascule monostable 41, une horloge auxiliaire 40 envoie des impulsions sur une ligne d'avance 40' qui fait passer les informations de la mémoire 21 dans la mémoire 22. Quand la mémoire 21 est entièrement vidée, les impulsions d'avance qui peuvent continuer à arriver jusqu'à la retombée de la bascule monostable 41, sont sans effet.
Une commande de remise à zéro 37 met la mémoire 21 à zéro avant transfert des informations I; derrière un inverseur 38, le complément de cette commande met à 1 les bascules de la mémoire 22.
Les informations sortant de la mémoire 22 sont appliquées à un compteur auxiliaire 42, de capacité N-l, soit 9 pour le cas fréquent où N = 10. Le compteur auxiliaire 42 est connecté d'une part au circuit OU 43, d'autre part il envoie ses informations à un circuit OU 44, qui reçoit par ailleurs les informations du compteur 17.
La partie inférieure du schéma constitue un ensemble
Y raccordé à la partie supérieure aux points Y > , Y2, Y, Y4.
Le fonctionnement est le suivant:
La mémoire 21, qui contient initialement des 0, recevant les informations I, la mémoire 22, qui contient initialement des 1, recevant les informations J, et les informations I étant transférées dans 22, il se forme dans 22 la somme I + (1-J). Le 1 parasite introduit par cette opération est effacé par le retard P du circuit 34.
La correction résultante appliquée au compteur auxiliaire 42 peut dépasser la capacité de ce compteur auxiliaire: dans ce cas il envoie dans le circuit OU 43 une impulsion qui s'ajoute aux impulsions d'horloge transmises par 36 au compteur 17. La correction finale, c'està-dire décimale pure (dans le cas où N = 10) est combinée dans le circuit 44 avec le nombre affiché par le compteur 17. Le résultat de la combinaison est inscrit dans un organe 45, compteur totalisateur.
Les circuits de mise en phase et de vernier nécessitent un temps minimal pour fonctionner. Si l'intervalle à mesurer est plus court que ce temps minimal, le dispositif ci-dessus est en défaut. Pour remédier à cette situation, on a prévu une variante selon laquelle on ajoute systématiquement un retard kP, où k est une constante et P la période d'horloge, à l'impulsion incidente de fin. Les circuits de mise en phase et de vernier peuvent alors fonctionner correctement. Pour compenser ce retard, on introduit un retard égal sur impulsion de début juste avant comptage.
Cette disposition est représentée dans la fig. 6, où les mêmes références ont même signification que dans les figures précédentes. Elle représente une portion du dispositif, qui se raccorde à l'ensemble Y par les points Yt, Y2, Y3. Y4.
Par rapport à la fig. 5, les différences sont les suivantes:
- Un circuit de retard 51, d'une durée kP a été introduit sur le trajet de l'impulsion incidente de fin avant alignement.
Un circuit de retard 52 d'une durée kP, a été introduit sur le trajet de l'impulsion de début après alignement.
Les deux circuits de retard 51 et 52 ont la même durée nominale mais ils ne nécessitent pas la même précision.
En effet, le retard 51 affecte la durée de l'intervalle à mesurer à la définition du vernier. Sa précision devra donc être nettement meilleure que la définition du vernier. Par contre, le retard 52 affecte la définition du comptage. Par exemple, pour des impulsions d'horloge à cadence de 100MHz, la définition du comptage est de IOns, la définition du vernier est de 1 ns, avec
N = 10. La précision du retard 51 sera prise par exemple égale à 0,5 ns, la précision du retard 52 égale à 2 ns.
La durée de l'intervalle à mesurer peut atteindre, par exemple 1 seconde, ce qui, avec des impulsions d'horloge espacées de IOns, conduit à un compteur 17 à 8 décades.
Ultra-fast chronometer device
The object of the invention is an ultra-fast chronometry device in which the measurement of the duration of the interval which separates two incident pulses carried out as a first approximation by counting the number of clock pulses which have appeared between the two incident pulses , is pushed to a higher degree of definition by additional provisions.
We know a method of approximate measurement of the duration 'due to the interval which separates a first incident pulse called the start of a second incident pulse called the end, consisting in replacing the interval to be measured by the interval of <( alignment between the first clock pulse following the start pulse and the first clock pulse following the end pulse, and counting clock pulses shifted by approximately half a clock period between these two alignment pulses.
The number of clock periods which elapse between the incident pulses is thus counted for sure.
The definition of the measurement is a clock period, for example 10 ns with a clock at 100 MHz.
The aim of the invention is to increase the definition of the measurement beyond the duration of a clock period, for example to the definition of ions.
Devices are known for the precise measurement of a time interval comprising the counting of pulses (coarse steps), corrected for the partial start and end intervals (fine steps). In these devices the number of spaced pulses (coarse steps) is controlled by an AND gate, the vernier action occurring before the choice of the number of steps counted to close.
Under these conditions, in the borderline cases, one can make an error of one unit on the coarse step.
There are also known vernier devices that are elaborate, but do not provide, at the same time, a counting device with coarse steps, which only partially addresses the problem.
Finally, there are also known devices for measuring time intervals with two steps (coarse and fine steps), but which use two oscillators.
The device according to the invention is characterized in that a same phasing member is connected between the arrival of the incident pulses on the one hand and, on the other hand, the clock period counting member and the vernier member, so that any risk of error in the clock period counter is eliminated.
The start and end pulses passing through the same circuits, the dispersion of the characteristics of the components and the temperature drifts act in the same way for the two pulses: the precision obtained is therefore very good.
The detailed description below is an exemplary embodiment of the device, with reference to the appended drawing, in which:
Fig. 1a is a block diagram of one form of ultra-fast chronometry installation with improved definition according to the invention;
fig. 1b is a timing diagram helping to understand the operation of the device of FIG. 1;
fig. 2a is a diagram of the device for phasing or aligning an incident pulse on a clock pulse;
fig. 2b is a timing diagram helping to understand the operation of the device according to FIG. 2a;
fig. 3 is a diagram of an embodiment of a logic member contained in FIG. the;
fig. 4a is a diagram of a vernier device;
fig. 4b is a timing diagram helping to understand the operation of the device according to FIG. 4a;
;
fig. 5 is a diagram of a device for combining the information of the approximate measurement and the measurements by vernier;
fig. 6 is the diagram of a variant suitable in particular for very short time measurement.
Figs. 1a and 1b will advantageously be consulted together. Fig. lb shows the shape of the currents existing at the points of the diagram of FIG. the marked to the left of each line in FIG. lb. The letters denote both points of FIG. la and the currents at these points.
In fig. 1a, 11 is a mixing device on which can arrive via an input A a first incident pulse Ed called the start, and can arrive via an input B a second incident pulse Ef called the end. 12 is a threshold member, the time of appearance of a pulse being taken for example as the instant when the leading edge of the pulse exceeds the threshold set by member 12. A clock 13 provides pulses d 'clock spaced apart by one clock period P. The two incident pulses having crossed the threshold arrive at C in a phasing (or alignment) member 15 on a clock pulse arriving at D.
The phasing device 15 will be described below in connection with FIGS. 2a and 2b. It outputs at E two clock alignment pulses E1, E2, which are applied to logic 16, which receives at M a clock pulse delayed by half a clock period P by a delay unit 14 and which generates a tooth between E1 and E2 (see F in fig. Ib). A counter 17 counts the delayed clock pulses arriving at G during a slot F.
Between the input, C, and output terminals. E, of the alignment member 15, the detailed diagram of which will be given in FIG. 2a, a vernier sub-assembly 18 is inserted, the detailed diagram of which will be given in FIG. 4a. A routing device 20, controlled at H by a time slot delayed by a duration ç by a member 19, relative to the slot arriving at F, causes the digital information supplied by the vernier 18 to be entered either in a so-called memory. start 21, via an input I, or in a so-called stop memory 22 of input J. Memory 21 has an output K, memory 22 has an output L.
The routing of the memory 21 to the memory 22 takes place a time t after the vernier has operated, to give the circuits time to assume a stable state.
The information contained in the memory 21, in the memory 22 and in the counter 17 are combined in a combination and display unit 23 which, in particular, performs, by known means, the subtraction between the content of 21 and the content. from 22.
The information is transmitted from 17 to 23, and from 18 to 23 through 20, 21 and 22, in parallel by multiple lines.
Fig. 2a is a detailed diagram, given as an example, of the phasing member 15 of FIG. the.
It comprises a shaping circuit 151 receiving in D the clock pulses, a shaping circuit 152 receiving in C the incident pulses transmitted by the threshold (member 12 of FIG. La), an AND circuit 153 which receives the output signals from members 151, 152, and a shaping circuit 154 which receives in Q an output signal from circuit 153. The pulses sent to the vernier 18 (see fig. la) are at C 'and E ', which replace the references C and E of FIG. the.
The clock pulses of frequency 1 / P are transformed at D 'into fine pulses. An incident impulse arriving at C is transformed into an impulse
Z1, of duration between P and 2 P. In this way there is always at least one clock pulse during a Z pulse; there may be two. The shaping carried out by the member 154, providing a pulse of duration Z2 Z,) Z1 + P Z1 + P (l-E), where E denotes a small quantity in front of 1, has a dead time longer than
P, which means that at E 'only one output pulse is obtained.
We see in fig. 2b an incident pulse Z1 shaped into C ', fine clock pulses at D': it can be seen that, in the example chosen, there are two clock pulses Q during a pulse Z1. The first of the two Q pulses constitutes the leading edge of a Z2 pulse, longer than Z1.
Fig. 3 schematically shows an embodiment of the logic member 16 of FIG. 1. The vernier gives a definition p = P / N. Most often we will take N = 10.
In fig. 3, the logic unit 16 comprises a binary flip-flop 161 which receives at E the pulses aligned with the clock exiting from unit 15, and an AND gate> y 162, which receives an opening signal on one input. or closing transmitted by the flip-flop 161, and on another input the clock pulses exiting at M from the delay device 14 by approximately half a clock period where they arrive at D from the clock 13 (see fig. la).
A start aligned pulse puts a logic 1 on the output of flip-flop 161, therefore on an input of AND gate 162. The following end aligned pulse brings back a logic 0 on circuit 162. The duration of slot 1 > y is a transit interval for the delayed clock pulses arriving at M on circuit 162 and transmitted by it at G to counter 17.
We find in F the slot 1 (see fig. La).
Fig. 4a is a detailed diagram of the vernier 18 of FIG. la, given as an example. It comprises N AND gates such as 181 numbered from 0 to N-1, an inverter 182 connected to point E ′ in FIG. 2b, driving at W a distributor 183 with N outputs each of which is connected to a first input of one of the AND circuits 181.
A 2nd distributor 184 has an input connected to point C '(fig. 2a) and N outputs which exit via terminals X ,, Xi, ... XN î via delay circuits 185, 185', of order 0 to Nl, these delays respectively having the values 0, p, 2p, ... (Nl) p, with p = P / N. The output of each delay device 185 drives another input of the circuit
AND 181 of the same rank. The output of each circuit
ET 181 is connected to an amplifier 186, respectively of order 0 to (N-1). From the amplifiers 186 it outputs N lines transmitting N binary characters to the switch 20 (fig.
the).
Fig. 4b shows the current forms at point W, output of inverter 182, and XO X1, ... Xi 1, outputs of delay devices 185. It can be seen that in the example chosen there is coincidence on the outputs d order 0, order 1 and order 2; then there is no more coincidence.
There is therefore 1 at the output of the first three amplifiers 186o, 1861, 1862, which send 1s (see fig. La), to switch 20. On the other hand, amplifiers of order greater than 2, in the case of figure, send 0s.
Fig. 5 is a diagram showing an exemplary embodiment of the device 23 of FIG. used for combining digital information. According to the general diagram of FIG. 1a, the component 23 differentiates between the digital information available in
K and L, and affects the content of counter 17 by the correction represented by this difference.
A subtractor is technologically a complex organ. This is why, by way of improvement of the general diagram of FIG. 1a, a device for combining digital information is provided which does not require such a subtracter.
The arithmetic principle of the device of FIG. 5 consists in replacing a subtraction such that a. 10-1 - b. 10-1 (a and b integers) by an operation: a. 10-i + (1 - b. 10-1) which is an addition. This operation adds a 1 parasite in the result. which must be added to a counting result contained in counter 17. To eliminate this error, the start of the counting opening slot is delayed by one clock period, which reduces the content of the counter by one unit. 17. We then only have to make additions to combine the digital information.
In fig. 5, where the same references have the same meaning as in fig. la, the pulses aligned with the clock, at E, are applied in parallel to a binary flip-flop 31 and to two AND gates 32, 33, one of which, 32, has an input connected to an output T of the flip-flop, and the other 33, has an input connected to the output
T of the rocker. A flip-flop 35 has an input connected directly to the output of the gate 33 and an input connected to the output of the gate 32 through a delay circuit 34 of value P (ie a clock period). By one of its outputs, the flip-flop 35 controls the opening of a gate <(AND 36, which receives on another input the clock pulses M delayed by P / 2 by the device 14.
The delayed P / 2 clock pulses transmitted by AND gate 36 are received in an OR gate 43 which passes them to counter 17.
The routing device 20, which receives the information from the vernier 18, sends them either in I on the memory 21, or in J on an inverter 39 under the control of a slot arriving at H, delayed by a time T by the member 19 which has its input connected to an output of the flip-flop 31, namely T.
The two memories 21 and 22 are formed in the form of shift registers in series. The memory 21 receives the information I, corresponding to the subdivision of a clock period between an incident start pulse and the aligned start pulse. The memory 22 receives the information J, additional information
J corresponding to the subdivision of a clock period between an incident end pulse and the aligned end pulse.
Under the control of a pulse leaving the gate 33, transmitted by a monostable flip-flop 41, an auxiliary clock 40 sends pulses on an advance line 40 'which passes the information from memory 21 to memory 22. When the memory 21 is completely emptied, the advance pulses which can continue to arrive until the drop-out of the monostable latch 41, have no effect.
A reset command 37 sets the memory 21 to zero before transferring the information I; behind an inverter 38, the addition of this command sets the latches of memory 22 to 1.
The information coming out of the memory 22 is applied to an auxiliary counter 42, of capacity Nl, or 9 for the frequent case where N = 10. The auxiliary counter 42 is connected on the one hand to the OR circuit 43, on the other hand it sends its information to an OR circuit 44, which also receives the information from counter 17.
The lower part of the diagram constitutes a set
Y connected to the upper part at points Y>, Y2, Y, Y4.
The operation is as follows:
The memory 21, which initially contains 0s, receiving the information I, the memory 22, which initially contains 1s, receiving the information J, and the information I being transferred into 22, the sum I + (1 -J). The parasite 1 introduced by this operation is erased by the delay P of circuit 34.
The resulting correction applied to the auxiliary counter 42 can exceed the capacity of this auxiliary counter: in this case it sends into the OR circuit 43 a pulse which is added to the clock pulses transmitted by 36 to the counter 17. The final correction, c 'that is to say pure decimal (in the case where N = 10) is combined in circuit 44 with the number displayed by counter 17. The result of the combination is entered in a device 45, totalizing counter.
The phasing and vernier circuits require minimal time to operate. If the interval to be measured is shorter than this minimum time, the above device is faulty. To remedy this situation, a variant has been provided according to which a delay kP is systematically added, where k is a constant and P the clock period, to the end incident pulse. The phasing and vernier circuits can then function correctly. To compensate for this delay, an equal delay is introduced on the start pulse just before counting.
This arrangement is shown in FIG. 6, where the same references have the same meaning as in the previous figures. It represents a portion of the device, which is connected to the set Y by the points Yt, Y2, Y3. Y4.
Compared to fig. 5, the differences are as follows:
- A delay circuit 51, of a duration kP has been introduced on the path of the end incident pulse before alignment.
A delay circuit 52 of duration kP, was introduced in the path of the start pulse after alignment.
The two delay circuits 51 and 52 have the same nominal duration but they do not require the same precision.
Indeed, the delay 51 affects the duration of the interval to be measured at the definition of the vernier. Its precision must therefore be much better than the definition of the vernier. On the other hand, the delay 52 affects the definition of the count. For example, for clock pulses at a rate of 100 MHz, the definition of the count is IOns, the definition of the vernier is 1 ns, with
N = 10. The precision of the delay 51 will be taken for example equal to 0.5 ns, the precision of the delay 52 equal to 2 ns.
The duration of the interval to be measured can reach, for example 1 second, which, with clock pulses spaced 10ns apart, leads to a counter 17 to 8 decades.