DE1639581B1 - Method for manufacturing a semiconductor device - Google Patents

Method for manufacturing a semiconductor device

Info

Publication number
DE1639581B1
DE1639581B1 DE19651639581D DE1639581DA DE1639581B1 DE 1639581 B1 DE1639581 B1 DE 1639581B1 DE 19651639581 D DE19651639581 D DE 19651639581D DE 1639581D A DE1639581D A DE 1639581DA DE 1639581 B1 DE1639581 B1 DE 1639581B1
Authority
DE
Germany
Prior art keywords
semiconductor
conductivity type
zone
deposited
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19651639581D
Other languages
German (de)
Inventor
Horst Schaefer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1639581B1 publication Critical patent/DE1639581B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung aus einem Halbleiterkörper mit mindestens einem pn-übergang und mit einer an der Oberfläche des Halbleiterkörpers angeordneten, die im Halbleiterkörper befindlichen, an die Oberfläche tretenden pn-übergänge bedeckenden Isolierschicht, wobei auf dieser Oberflächenseite ein begrenzter Bereich des Halbleiterkörpers vom ersten Leitfähigkeitstyp durch Entfernen eines Teils der Isolierschicht beigelegt wird.The invention relates to a method for producing a semiconductor arrangement from a semiconductor body with at least one pn junction and with one on the Surface of the semiconductor body arranged, which are located in the semiconductor body, The insulating layer covering the pn junctions rising to the surface, with on this Surface side a limited area of the semiconductor body of the first conductivity type by removing part of the insulating layer.

Planaranordnungen wie Planartransistoren oder Planardioden werden bekanntlich durch DiffusioÜ von Störstellen in einem begrenzten Bereich eines Halbleiterkörpers hergestellt. Um zu verhindern, daß die Störstellen in die- gesamte Oberfläche des Halbleiterkörpers eindiffundieren, werden Diffusionsmasken verwendet, die im allgemeinen aus einer Siliziumoxydschicht mit einer Öffnung bestehen. Während die öffhiing in der Oxydschicht als Diffusionsfenster zum Eindiffundieren der Störstellen in einen bestimmten Bereich des Halbleiterkörpers dient, wirkt die Oxydschicht selbst diffasionshemmend.Planar arrangements such as planar transistors or planar diodes are is known by diffusion of impurities in a limited area of a semiconductor body manufactured. In order to prevent the impurities in the entire surface of the Diffuse semiconductor body, diffusion masks are used, which in general consist of a silicon oxide layer with an opening. While the opening in the oxide layer as a diffusion window for the impurities to diffuse into one If a certain area of the semiconductor body is used, the oxide layer itself has a diffusion-inhibiting effect.

Es ist jedoch bekannt, daß Siliziumoxydschichten nur bei ganz bestimmten Störstellen als Diffusionsmaske wirken, während sie bei anderen Störstellen unwirksam oder nicht genügend wirksam sind. Die Maskierungseigenschaften von Siliziumoxydschichten hängen aber nicht nur von den Diffusionsstörstellen, sondern auch von dem jeweiligen Halbleitermaterial ab, aus dem der Halbleiterkörper besteht und auf dem sich die Oxydschicht befindet. Während Siliziumoxydschichten auf Silizium bei einer Reihe von Diffusionsstörstellen -maskierend wirken, zeigt 'eine Siliziumoxydschicht auf Germanium nur beiAntimon einen Maskierungseffekt. Dies hat zur Folge, daß man Planartransistoren aus Germanium nur mit einer pnp-Schichtenfolge herstellen kann und daß bei solchen Planartransistoren außerdem auch nur die Basiszone durch Diffusion eingebracht werden kann. Die Emitterzone muß dagegen legiert werden.However, it is known that silicon oxide layers only in very specific Defects act as a diffusion mask, while they are ineffective in the case of other defects or are not sufficiently effective. The masking properties of silicon oxide layers depend not only on the diffusion defects, but also on the respective one Semiconductor material from which the semiconductor body consists and on which the Oxide layer is located. While silicon oxide layers on silicon in a number of diffusion impurities -masking act, shows' a silicon oxide layer Germanium only has a masking effect with antimony. As a result, planar transistors are used from germanium can only be produced with a pnp layer sequence and that with such Planar transistors can also only be introduced into the base zone by diffusion can. The emitter zone, on the other hand, must be alloyed.

Der Erfindung liegt die -Aufgabe zugrunde, v ein - Verfahren aufzuzeigen, welches die Herstellung von Halbleiteranordnungen mit Planarstruktur und mit den Vorteilen von Planaranordnungen, bei beliebiger Schichtenfolge, beliebigen Halbleitermaterialien, wie z. B. Silizium oder Germanium, und den verschiedensten Störstellenmaterialien gestattet. Zur Lösung der gestellten Aufgabe wird nach der Erfindung vorgeschlagen, daß im freigelegten Bereich -in den Halbleiterkörper eine Vertiefung eingebracht wird, die sich seitlich unter die Isolierschicht erstreckt, und daß in der Vertiefung so viel Halbleitermaterial vom zweiten Leitfähigkeitstyp abgeschieden wird, daß zumindest die Vertiefung ausgefüllt ist. - Bei einem bekannten Verfahren zum Kontaktieren von Halbleiteranordnungen wird ein Halbleiterkörper mit Photoresistlack überzogen und das Kontaktierungsmaterial in Öffnungen der Lackschicht in einem galvanischen Bad abgeschieden. Mit der Her- i stellung von Halbleiterzonen nach der Erfindung hat jedoch dieses bekannte Kontaktierungsverfahren nichts zu tun.The invention has the - object, v a - to show process which comprises the production of semiconductor devices with planar structure and with the advantages of Planaranordnungen in any layer sequence, any semiconductor materials such. B. silicon or germanium, and a wide variety of impurity materials. To solve the problem, it is proposed according to the invention that in the exposed area a recess is made in the semiconductor body, which extends laterally under the insulating layer, and that so much semiconductor material of the second conductivity type is deposited in the recess that at least the recess is filled out. - In a known method for contacting semiconductor devices, a semiconductor body is coated with photoresist and the contacting material deposited in openings of the resist layer in a galvanic bath. However, this known contacting method has nothing to do with the production of semiconductor zones according to the invention.

Bei einem anderen bekannten Verfahren werden zwar die Halbleiterzonen durch epitaktisches Ab- e scheiden hergestellt, jedoch nur durch Öffnungen einer Maske und nicht in Vertiefungen des Halbleiterkörpers. Außerdem werden die pn-übergänge bei diesem bekannten Verfahren auch nicht durch eine Isolierschicht auf der Halbleiteroberfläche bedeckt.In another known method, the semiconductor zones are indeed produced by epitaxial deposition , but only through openings in a mask and not in depressions in the semiconductor body. In addition, in this known method, the pn junctions are not covered by an insulating layer on the semiconductor surface.

Bei dem Verfahren nach der Erfindung werden die Vertiefungen im Halbleiterkörper beispielsweise durch Ätzen hergestellt, während das Halbleitermaterial in die Vertiefung beispielsweise durch epitaktisches Abscheiden eingebracht werden kann. Bei der Herstellung der Vertiefung wird die Isolierschicht auf der Oberfläche des Halbleiterkörpers seitlich unterätzt, damit beim Abscheiden einer Halbleiterzöne vom zweiten Leitungstyp in der Vertiefung eines Halbleiterkörpers vom ersten Leitungstyp der an der Grenzfläche zwischen dem abgeschiedenen Halbleitermaterial und dem Material des ursprünglichen Halbleiterkörpers entstehende pnübergang in demjenigen Bereich, in dem er an die Halbleiteroberfläche tritt, wie bei Planaranordnungen, durch die Isolierschicht auf der Halbleiteroberfläche geschützt ist. Da in Vertiefungen von Halbleiterkörpern beliebig dotiertes Halbleitermaterial abgeschieden werden kann, können unabhängig vom #Material des Ausgangskörpers Halbleiteranordnungen mit beliebiger Schichtenfolge nach der Erfindung hergestellt werden. Ein weiterer Vorteil der Erfindung besteht darin, daß trotz extrem kleiner Abmessungen der in den Vertiefungen: abgeschiedenen Halbleiterzonen beliebig große Kontaktierungsflächen erzeugt werden können. Der Erfindung liegt nämlich die Erkenntnis zugrunde, daß beim epitaktischen Abscheiden Material aus der Vertiefung- des Halbleiterkörpers heraus seitlich auf die Oberfläche der die Vertiefung umgebenden Isolierschicht wächst. Durch Steuerung der epitaktischen Abscheidung kann auf diese Weise eine beliebig große Halbleiterschicht auf der Isolierschicht zur Kontaktierung erzeugt werden.In the method according to the invention, the depressions are in the semiconductor body for example made by etching, while the semiconductor material is in the recess can be introduced for example by epitaxial deposition. In the preparation of the recess becomes the insulating layer on the surface of the semiconductor body laterally undercut, so when a semiconductor zone of the second conductivity type is deposited in the recess of a semiconductor body of the first conductivity type that at the interface between the deposited semiconductor material and the material of the original Semiconductor body resulting pn-junction in the area in which it is to the As in planar arrangements, the semiconductor surface passes through the insulating layer is protected on the semiconductor surface. As in wells of semiconductor bodies arbitrarily doped semiconductor material can be deposited, can independently from the #material of the starting body semiconductor arrangements with any layer sequence be produced according to the invention. Another advantage of the invention is in the fact that despite extremely small dimensions in the depressions: deposited Semiconductor zones of any size contacting areas can be generated. Of the The invention is based on the knowledge that during epitaxial deposition Material out of the recess of the semiconductor body laterally onto the surface the insulating layer surrounding the recess grows. By controlling the epitaxial In this way, a semiconductor layer of any size can be deposited on the insulating layer are generated for contacting.

Während man durch die Abscheidung einer#Halbleiterzone vom zweiten Leitungstyp in der Vertiefung eines Halbleiterkörpers vom ersten Leitungstyp eine Halbleiteranordnung mit einem pn-übergang -und durch Kontaktierung - der beiden # Halbleiterzonen vom entgegengesetzten Leitungstyp beispielsweise eine Diode erhält, ergibt sich aus einer solchen Anordnung ein Transistor nach der Erfindung in einfacher Weise dadurch, daß in die abgeschiedene Zone vom zweiten Leitungstyp eine Zone vom ersten Leitungstyp eingebracht wird. Dies kann beispielsweise durch Legieren oder durch Diffusion erfolgen. Dei%'ufsprüngliche Halbleiterkörper'übernimint dabei die Funktion der Kollektorzone, die Halbleiterzone vom zweiten Leitungstyp die Funktion der Basiszone und die in diese Zone eingebrachte Zone vom ersten Leitungstyp die Funktion der Emitterzone; des Transistors.While the deposition of a # semiconductor zone of the second conductivity type in the recess of a semiconductor body of the first conductivity type results in a semiconductor arrangement with a pn junction - and through contacting - of the two # semiconductor zones of the opposite conductivity type, for example, a diode results from such an arrangement Transistor according to the invention in a simple manner in that a zone of the first conductivity type is introduced into the deposited zone of the second conductivity type. This can be done, for example, by alloying or by diffusion. The 'original semiconductor body' takes on the function of the collector zone, the semiconductor zone of the second conductivity type the function of the base zone and the zone of the first conductivity type introduced into this zone the function of the emitter zone; of the transistor.

Eine andere Möglichkeit zur Herstellung eines Transistors besteht darin, nach der Erfindung nicht nur die Basiszone, sondern auch die Emitterzone abzuscheiden. Zu diesem Zweck wird nach der Abscheidung der Basiszone in der Vertiefung eines Halbleiterkörpers vom Leitungstyp der Kollektorzone auch in der Basiszone eine Vertiefung hergestellt, in der die Emitterzone abgeschieden wird.There is another possibility of producing a transistor therein, according to the invention, not only the base zone, but also the emitter zone to be deposited. For this purpose, after the deposition of the base zone in the recess a semiconductor body of the conductivity type of the collector zone also in the base zone a recess is made in which the emitter zone is deposited.

Die Erfindung wird im folgenden an Ausführungsbeispielen erläutert.The invention is explained below using exemplary embodiments.

Die F i g. 1 zeigt einen Halbleiterkörper 1, der bei-3pielsweise aus Germanium vom n-Leitungstyp be-;teht und der mit einer dünnen, etwa 0,2 #t dicken Siliziumoxydschicht 2 bedeckt ist, in die mit Hilfe der Photolacktechnik eine Öffnung 3 eingeätzt ist. Nach dem Ätzen der Öffnung wird bei einer Temperatur von etwa 800' C in einer Atmosphäre von Wasserstoff und Chlorwasserstoff eine weitere Ätzung durchgeführt, und zwar so, daß vom Halbleiterkörper 1 unter dem Fenster 3 beispielsweise 0,2 bis 0,5 g abgetragen werden. Bei dieser Ätzung, bei der nach F i g. 2 die Ätzvertiefung 4 entsteht, wird die Oxydschicht 2 seitlich unterätzt. Diese seitliche Unterätzung der Oxydschicht hat den Vorteil, daß die nach der F i g. 3 durch epitaktisches Abscheiden hergestellte Halbleiterzone 5 vom p-Leitungstyp mit dem Halbleiterkörper 1 vom -n-Leitungstyp einen pn-übergang 6 bildet, dessen zur Halbleiteroberfläche verlaufender Rand 7 wie bei Planaranordnungen unter der Oxydschicht 2 liegt und dadurch geschützt ist. Die epitaktische Abscheidung erfolgt bei etwa 8301 C. Aus Kristallwachstumsgründen scheidet sich das Halbleitermaterial bei der epitaktischen Abscheidung nicht auf der Siliziumoxydschicht, sondern nur durch das Fenster in der Oxydschicht hindurch auf dem Halbleiterkörper 1: ab. Durch Abscheiden von genügend Halbleitermaterial kann man jedoch erreichen, daß das Halbleitermaterial aus der öffnung heraus auf die Oxydschicht wächst, so daß auf der Oxydschicht 2 eine Halbleiterschicht 8 als Teil der Halbleiterzone 5 entsteht die bei entsprechender Ausbildung eine beliebig große Kontaktierungsfläche zum Kontaktieren der Halbleiterzone 5 ergibt. Dies hat den Vorteil, daß der Querschnitt der Kontaktierungsfläche wesentlich größer sein kann als der Querschnitt der zu kontaktierenden Halbleiterzone. Ein weiterer Vorteil der Halbleiterschicht 8 auf der Siliziumoxydschicht 2 besteht darin, daß bei entsprechender Ausdehnung dieser Schicht der pn-Übergangsteil 7 nicht nur von der Oxydschicht 2, sondern auch von der Halbleiterschicht 8 bedeckt ist. Zur Herstellung einer Diode muß die Halbleiteranordnung der F i g. 3 nur noch kontaktiert werden. Dies geschieht beispielsweise dadurch, daß auf der Halbleiterschicht 8 sowie auf der gegenüberliegenden Oberflächenseite des Halbleiterkörpers jeweils ein Kontakt angebracht wird.The F i g. 1 shows a semiconductor body 1 which, for example, consists of germanium of the n-conductivity type and which is covered with a thin, approximately 0.2 # thick silicon oxide layer 2, into which an opening 3 is etched with the aid of photoresist technology. After the opening has been etched, a further etching is carried out at a temperature of about 800 ° C. in an atmosphere of hydrogen and hydrogen chloride in such a way that, for example, 0.2 to 0.5 g are removed from the semiconductor body 1 under the window 3. In this etching, in which according to FIG. 2 the etching recess 4 arises, the oxide layer 2 is undercut laterally. This lateral undercutting of the oxide layer has the advantage that the according to FIG. 3 semiconductor zone 5 of p-conduction type produced by epitaxial deposition with semiconductor body 1 of -n conduction type forms a pn junction 6 , the edge 7 of which, as in planar arrangements, lies under oxide layer 2 and is thereby protected. The epitaxial deposition takes place at around 8301 C. For reasons of crystal growth, the semiconductor material is not deposited on the silicon oxide layer during the epitaxial deposition, but only through the window in the oxide layer on the semiconductor body 1 : . By depositing sufficient semiconductor material, however, one can achieve that the semiconductor material grows out of the opening onto the oxide layer, so that a semiconductor layer 8 is formed on the oxide layer 2 as part of the semiconductor zone 5 , which, if appropriately designed, can provide any large contacting surface for contacting the semiconductor zone 5 results. This has the advantage that the cross section of the contacting surface can be significantly larger than the cross section of the semiconductor zone to be contacted. A further advantage of the semiconductor layer 8 on the silicon oxide layer 2 is that, when this layer expands accordingly, the pn junction part 7 is covered not only by the oxide layer 2 but also by the semiconductor layer 8. In order to produce a diode, the semiconductor arrangement of FIG. 3 only need to be contacted. This is done, for example, in that a contact is made on the semiconductor layer 8 and on the opposite surface side of the semiconductor body.

Soll jedoch an Stelle einer Diode ein Transistor hergestellt werden, so wird nach F i g. 4 bei der Halbleiteranordnung der F i g. 3 auf dem abgeschiedenen Halbleitermaterial 8 und gegebenenfalls auch noch auf der Oxydschicht 2 eine weitere Siliziumoxydschicht 9 hergestellt, die anschließend in der Mitte mit einer Öffnung 10 versehen wird. Die Öffnung 10 dient als Diffusionsfenster zur Herstellung der Emitterzone 11, die durch Eindiffusion von Störstellen in die Basiszone 5 -entsteht. Da eine Siliziumoxydschicht bei Antimon maskierend wirkt, wird Antimon zur Herstellung der Emitterzone 11 vom n-Leitungstyp verwendet. Der Rand des Emitter-Basis-pn-Übergangs 12 liegt bei dieser Herstellungsweise ebenfalls geschützt unter einer Oxydschicht, nämlich der Siliziumoxydschicht 9. If, however, a transistor is to be produced instead of a diode, according to FIG. 4 in the semiconductor arrangement of FIG. 3, a further silicon oxide layer 9 is produced on the deposited semiconductor material 8 and optionally also on the oxide layer 2, which is then provided with an opening 10 in the center. The opening 10 serves as a diffusion window for producing the emitter zone 11, which is created by diffusion of impurities into the base zone 5 - . Since a silicon oxide layer has a masking effect on antimony, antimony is used to produce the emitter zone 11 of the n-conductivity type. In this production method, the edge of the emitter-base pn junction 12 is also protected under an oxide layer, namely the silicon oxide layer 9.

Nach der F i g. 5 kann die Emitterzone 11 aber auch nach der Erfindung genauso wie die Basiszone 5 hergestellt werden, indem in die Basiszone eine Vertiefung eingebracht wird, in der dann die Emitterzone 11 nach F i g. 5 epitaktisch abgeschieden wird. Auch bei der Herstellung der Vertiefung in der Basiszone wird die Siliziumoxydschicht 9 gemäß F i g. 5 unterätzt, so daß sich der Emitter-Basis-pn-übergang 12 in dem an die Oberfläche tretenden Bereich durch eine Oxydschicht (9) geschützt ist. Die Kontaktierung der Emitterzone 11 erfolgt auf ihrer Oberfläche durch Anbringung einer Elektrode. Auch der Transistor der F i g. 5 hat wie die Diode der F i g. 3 den Vorteil, daß zur Kontaktierung der Emitterzone eine große Kontaktierungsfläche zur Verfügung steht, die größer ist als der Querschnitt der Emitterzone. Die Basiszone 5 des Transistors wird beispielsweise durch die gestrichelt angedeuteten Aussparungen 13 in der Oxydschicht 9 kontaktiert. Die Kontaktierung der Kollektorzone erfolgt bei den beiden Transistoren der F i g. 4 und 5 auf der gegenüberliegenden Oberflächenseite des Halbleiterkörpers.According to FIG. 5, the emitter region 11 may also according to the invention are the same as the base region 5 formed by a recess is introduced into the base zone, in which then the emitter zone 11 g to F i. 5 is deposited epitaxially. The silicon oxide layer 9 according to FIG. 5 undercut, so that the emitter-base pn junction 12 is protected by an oxide layer (9) in the area rising to the surface. The emitter zone 11 is contacted on its surface by attaching an electrode. The transistor of FIG. 5 , like the diode in FIG. 3 has the advantage that a large contacting surface is available for contacting the emitter zone which is larger than the cross section of the emitter zone. The base zone 5 of the transistor is contacted, for example, through the cutouts 13 in the oxide layer 9, indicated by dashed lines. Contact is made with the collector zone in the case of the two transistors in FIG. 4 and 5 on the opposite surface side of the semiconductor body.

Claims (2)

Patentansprüche: 1. Verfahren -zum Herstellen einer Halbleiteranordnung aus einem Halbleiterkörper mit mindestens einem pn-übergang und mit einer an der Oberfläche des Halbleiterkörpers angeordneten, die im Halbleiterkörper befindlichen, an die Oberfläche tretenden pn-übergänge bedeckenden Isolierschicht, wobei auf dieser Oberflächenseite ein begrenzter Bereich des Halbleiterkörpers vom ersten Leitfähigkeitstyp durch Entfernen eines Teils der Isolierschicht freigelegt wird, d a d u r c h gekennzeichnet, daß im freigelegten Bereich in den Halbleiterkörper eine Vertiefung eingebracht wird, die sich seitlich unter die Isolierschicht erstreckt, und daß in der Vertiefung so viel Halbleitermaterial vom zweiten Leitfähigkeitstyp abgeschieden wird, daß zumindest die Vertiefung ausgefüllt ist. Claims: 1. A method for producing a semiconductor arrangement from a semiconductor body with at least one pn junction and with an insulating layer arranged on the surface of the semiconductor body and covering the pn junctions located in the semiconductor body and rising to the surface, with a limited one on this surface side region is the semiconductor body of the first conductivity type is exposed by removing a part of the insulating layer, d a d u rch in that a recess is introduced in the exposed region in the semiconductor body extending laterally under the insulating layer, and in that in the depression as much semiconductor material second conductivity type is deposited that at least the recess is filled. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß so viel Halbleitermaterial abgeschieden wird, daß sich Halbleitermaterial aus der Vertiefung heraus auf die Isolierschicht erstreckt. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß so viel Halbleiterinaterial abgeschieden wird, daß sich das Halbleitermaterial auf der Isolierschicht über den pn-übergang erstreckt. 4. Verfahren zur Herstellung einer Halbleiteranordnung mit mehr als einem pn-übergang nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in der Vertiefung eines Halbleiterkörpers vom ersten Leitfähigkeitstyp eine Halbleiterzone vom zweiten Leitfähigkeitstyp abgeschieden und in die Halbleiterzone vom zweiten Leitungstyp eine Halbleiterzone vom ersten Leitungstyp eingebracht wird. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Oberfläche der Halbleiterzone vom zweiten Leitfähigkeitstyp mit einer diffusionshemmenden Schicht versehen wird und daß in die Öffnung der diffusionshemmenden Schicht die Halbleiterzone vom ersten Leitfähigkeitstyp eindiffundiert wird. 6. Verfahren zur Herstellung einer Halbleiteranordnung mit mehr als einem pn-übergang nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nach dem Abscheiden einer Halbleiterzone vom zweiten Leitfähigkeitstyp in der Vertiefung eines Halbleiterkörpers vom ersten Leitfähigskeitstyp -die Oberfläche der Halbleiterzone vom zweiten Leitfähigkeitstyp mit einer Isolierschicht versehen, anschließend ein Bereich der Halbleiterzone vom zweiten Leitfähigkeitstyp wieder freigelegt und im freigelegten Bereich in die Halbleiterzone vom zweiten Leitfähigkeitstyp eine Vertiefung eingebracht wird, die sich seitlich unter die Isolierschicht erstreckt, und daß in dieser Vertiefung eine Halbleiterzone vom ersten Leitfähigkeitstyp derart abgeschieden wird, daß zumindest die Vertiefung ausgefüllt ist. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß in die zuletzt eingebrachte Vertiefung soviel Halbleitermaterial abgeschieden wird, daß sich Halbleitermaterial aus der Vertiefung heraus auf dialsolierschicht erstreckt. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die als Emitterzone und Basiszone dienenden Halbleiterzonen auf der einen Oberflächenseite und die Kollektorzone der gegenüberliegenden Seite des Halbleiterkörpers kontaktiert werden. 9. Verfahren nach Anspruch 1 oder 6, dadurch gekennzeichnet, daß die Vertiefungen durch Ätzen hergestellt werden. 10. Verfahren nach Anspruch 1, 2, 3, 4, 6 oder 7, dadurch gekennzeichnet, daß das Halbleitermaterial epitaktisch abgeschieden wird.2. The method according to claim 1, characterized in that so much semiconductor material is deposited that semiconductor material extends out of the recess onto the insulating layer. 3. The method according to claim 2, characterized in that so much semiconductor material is deposited that the semiconductor material extends on the insulating layer over the pn junction. 4. A method for producing a semiconductor device with more than one pn junction according to claim 1 or 2, characterized in that a semiconductor zone of the second conductivity type is deposited in the recess of a semiconductor body of the first conductivity type and a semiconductor zone of the first conductivity type is deposited in the semiconductor zone of the second conductivity type is introduced. 5. The method according to claim 4, characterized in that the surface of the semiconductor zone of the second conductivity type is provided with a diffusion-inhibiting layer and that the semiconductor zone of the first conductivity type is diffused into the opening of the diffusion-inhibiting layer. 6. A method for producing a semiconductor device with more than one pn junction according to claim 1 or 2, characterized in that after the deposition of a semiconductor zone of the second conductivity type in the recess of a semiconductor body of the first conductivity type -the surface of the semiconductor zone of the second conductivity type with a Provided an insulating layer, then a region of the semiconductor zone of the second conductivity type is exposed again and a depression is made in the exposed region in the semiconductor zone of the second conductivity type, which extends laterally under the insulating layer, and in this depression a semiconductor zone of the first conductivity type is deposited in such a way, that at least the recess is filled. 7. The method according to claim 6, characterized in that so much semiconductor material is deposited in the last introduced recess that the semiconductor material extends out of the recess on dialsolerschicht. 8. The method according to claim 7, characterized in that the semiconductor zones serving as emitter zone and base zone are contacted on one surface side and the collector zone on the opposite side of the semiconductor body. 9. The method according to claim 1 or 6, characterized in that the depressions are produced by etching. 10. The method according to claim 1, 2, 3, 4, 6 or 7, characterized in that the semiconductor material is deposited epitaxially.
DE19651639581D 1965-10-06 1965-10-06 Method for manufacturing a semiconductor device Pending DE1639581B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET0029522 1965-10-06

Publications (1)

Publication Number Publication Date
DE1639581B1 true DE1639581B1 (en) 1970-01-15

Family

ID=7554943

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651639581D Pending DE1639581B1 (en) 1965-10-06 1965-10-06 Method for manufacturing a semiconductor device

Country Status (1)

Country Link
DE (1) DE1639581B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0026276A1 (en) * 1979-10-01 1981-04-08 International Business Machines Corporation Method for making filamentary pedestal transistors
EP0232516A1 (en) * 1985-12-20 1987-08-19 Licentia Patent-Verwaltungs-GmbH Structured semiconductor bodies
FR2629636A1 (en) * 1988-04-05 1989-10-06 Thomson Csf PROCESS FOR MAKING ALTERNATE LAYERS OF SINGLE CRYSTALLINE SEMICONDUCTOR MATERIAL AND LAYERS OF INSULATING MATERIAL

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1122635B (en) * 1959-10-03 1962-01-25 Telefunken Patent Process for the galvanoplastic production of contacts on semiconductor bodies
DE1178518B (en) * 1961-10-06 1964-09-24 Ibm Process for the production of semiconductor components

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1122635B (en) * 1959-10-03 1962-01-25 Telefunken Patent Process for the galvanoplastic production of contacts on semiconductor bodies
DE1178518B (en) * 1961-10-06 1964-09-24 Ibm Process for the production of semiconductor components

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0026276A1 (en) * 1979-10-01 1981-04-08 International Business Machines Corporation Method for making filamentary pedestal transistors
EP0232516A1 (en) * 1985-12-20 1987-08-19 Licentia Patent-Verwaltungs-GmbH Structured semiconductor bodies
FR2629636A1 (en) * 1988-04-05 1989-10-06 Thomson Csf PROCESS FOR MAKING ALTERNATE LAYERS OF SINGLE CRYSTALLINE SEMICONDUCTOR MATERIAL AND LAYERS OF INSULATING MATERIAL
EP0336830A1 (en) * 1988-04-05 1989-10-11 Thomson-Csf Method for producing an alternance of monocrystalline semiconductor layers and insulating layers

Similar Documents

Publication Publication Date Title
DE1614283C3 (en) Method for manufacturing a semiconductor device
DE2517690B2 (en) Method for manufacturing a semiconductor component
DE1514842B2 (en) TRANSISTOR WITH AN EPITACTIC SEMI-CONDUCTOR LAYER APPLIED TO A SINGLE-CRYSTALLINE SEMICONDUCTOR BODY
DE1284519B (en) Composite semiconductor device and method for making the same
DE2109352C2 (en) Method for producing a lateral bipolar semiconductor component
DE1194500B (en) A semiconductor device having a plurality of inserted strip-shaped zones of a conductivity type and a method of manufacturing
DE1077788B (en) Semiconductor arrangement with at least one PN transition and a drift field
DE1639581B1 (en) Method for manufacturing a semiconductor device
DE1258983B (en) Method for producing a semiconductor arrangement with an epitaxial layer and at least one pn junction
DE1764829B1 (en) PLANAR TRANSISTOR WITH A DISK-SHAPED SEMICONDUCTOR BODY
DE1564136C3 (en) Method for manufacturing semiconductor components
DE1090330B (en) Semiconductor arrangement with a semiconductor body with two zones of opposite conductivity type and one electrode on each of the two zones
DE3129487C2 (en)
DE2657822C2 (en)
DE3230945A1 (en) METHOD FOR PRODUCING A FIELD EFFECT TRANSISTOR
DE2105178C3 (en) Integrated semiconductor circuit
DE1514865C (en) Method for manufacturing a semiconductor device
DE2131993C2 (en) Planar epitaxial transistor - has low-resistance connection to collector region
DE1764829C (en) Planar transistor with a disk-shaped semiconductor body
DE1614286C3 (en) Semiconductor device and method for its manufacture
DE1116829B (en) Method for manufacturing a semiconductor device
DE1564106B2 (en) METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR ELEMENT
DE1789016C3 (en) Switching transistor and process for its manufacture
DE1564547C3 (en) Integrated, monolithic semiconductor circuit and process for its manufacture
DE2224159A1 (en) SEMICONDUCTOR DIODE