DE1524791C3 - Schaltungsanordnung zur Kompensation schadhafter Speicherstellen in Datenspeichern - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Kompensation schadhafter Speicherstellen in einem Datenspeicher, insbesondere in einem als Matrixspeicher ausgeführten wortorganisierten Hauptspeicher, mit Hilf Hilfe eines als Festwertspeicher ausgeführten Ersatzadressenspeichers.

5 Obwohl bei der Herstellung von Speichern für Datenverarbeitungsanlagen an die Herstellungsverfahren und an die Vorrichtungen zur Herstellung sehr hohe Anforderungen gestellt werden, ist es nicht zu vermeiden, daß in einem Speicher mit mehreren Millionen Bits Speicherkapazität fehlerhafte bzw. schadhafte Speicherstellen auftreten. Da jedoch ein Speicher für Datenverarbeitungsanlagen absolut fehlerfrei sein muß, sind für die einzelnen Speicherarten verschiedene Möglichkeiten bekanntgeworden, um die schadhaften Stellen zu kennzeichnen bzw. einen automatischen Ersatz der schadhaften Speicherstellen durch andere nicht schadhafte ermöglichen zu können.

Aus der deutschen Patentschrift 11 06 531 ist es bei Magnetbandspeichern bekannt, die während des Her-Stellungsprozesses aufgetretenen Fehler auf dem Band zu markieren. Beim Schreiben oder Lesen des Bandes wird dann diese Stelle automatisch übersprungen, so daß der Fehler im Aufzeichnungsträger nach außen hin nicht in Erscheinigung tritt. Bei Matrixspeichern ist es durch das IBM-TDB, Vol. 7, Nr. 9, Februar 1965, S. 808, bekannt, schadhafte Speicherstellen dadurch zu ersetzen, daß von vornherein bei der Herstellung mehr Speicherstellen innerhalb der Speichermatrix vorhanden sind, als eigentlich für die Speicherung von Daten nötig sind Tritt nun in einer Speicherstelle ein Defekt auf, so kann diese Speicherstelle durch eine in der Matrix vorhandene redundante Speicherstelle ersetzt werden. Die redundante Anordnung von Speicherstellen kann nun bit- oder wortweise erfolgen.

Dieser bekannte Matrixspeicher hat jedoch den Nachteil, daß wegen Ausfall eines einzigen Speicherkerns auf einer Wortleitung die gesamte Wortleitung nicht mehr zur Verfügung steht oder daß bei bitweiser Anordnung der redundanten Speicherstellen ein zusätzlicher Speicher für die defekten Adressen und ein Schieberegister erforderlich ist, das die nicht defekten Speicherstellen innerhalb eines Wortes ansteuert Neben dem Aufwand für das Schieberegister und für den zusätzlichen Speicher ist auch der Zeitbedarf relativ .

hoch, da unter Umständen Verschiebungen in mehreren Takten erforderlich sind. Eine unnötige Verteuerung dieser Speicher ist die Folge.

Weiterhin ist durch die US-PS 32 45 049 eine Schaltungsanordnung zur Kompensation von schadhaften Speicherstellen in Matrixspeichern bekanntgeworden, die einen Hilfsspeicher mit Adressen fehlerbehafteter Speicherplätze enthält, der als Festwertspeicher ausgebildet ist Beim Ansteuern eines Speicherplatzes im fehlerhaften Speicher wird nach dieser Patentschrift gleichzeitig ein dem fehlerhaften Speicherplatz zugeordneter Speicherplatz im Hilfsspeicher angerufen, wo sich die Adresse des fehlerhaften Bits befindet Das durch diese Adresse angezeigte fehlerhafte Bit wird dann beim Auslesevorgang invertiert, wodurch das ausgelesene Wort nunmehr richtig ist Obwohl hler gezeigt ist, daß fehlerhafte Bitstellen innerhalb eines Matrixspeichers durch Verwenden eines Hilfsspeichers, der als Festwertspeicher ausgeführt ist, korrigiert werden können, hat diese Lösung jedoch den Nachteil, daß jedesmal die gesamte Bitstellenadresse im Hilfsspeicher abgespeichert werden muß. Insbesondere wird dies dann nachteilig, wenn mehrere Bits innerhalb eines Wortes in einem Matrixspeicher defekt sind. Außerdem

ist zur eigentlichen Korrektur eine zusätzliche Zeit erforderlich, da beim Ansteuern der defekten Speicherzelle zunächst lediglich deren Adresse durch den Hilfsspeicher angezeigt wird und der nachfolgenden Korrekturoperation zur Verfügung gestellt wird.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Schaltungsanordnung zur Kompensation schadhafter Speicherstellen in einem Datenspeicher, insbesondere in einem wortorganisierten Matrixspeicher, zu schaffen, die es ermöglicht, daß beim Auftreten eines Fehlers oder mehrerer Fehler auf einer Wortleitung eines Speichers die nicht schadhaften Speicherstellen auf der Wortleitung ohne weiteres verwendet werden können, währenddem die schadhaften Speicherstellen durch andere zusätzliche, wahlweise ansteuerbare Speicherstellen automatisch ersetzt werden.

Die erfindungsgemäße Lösung der Aufgabe besteht in dem kennzeichnenden Teil des Patentanspruches 1.

Durch die Aufteilung des Hauptspeichers in Unterwortregister, durch die Unterteilung des Festwertspeichers in einen Ersatzadressenteil sowie einen Fehlerkennzeichenteil und durch das Vorhandensein eines Ersatzspeichers, der ebenfalls in Unterwortregister unterteilt ist, ist es erstmals möglich, daß eine Korrektur von mehreren Bits innerhalb eines Wortes möglich ist, ohne daß die gesamte Wortleitung unbrauchbar wird, ohne daß jede Adresse eines defekten Bits zwischengespeichert werden muß und ohne daß die Korrektur erst in einer nachfolgenden Korrekturoperation möglich ist, sondern daß der richtige Wert im Unterwortregister des Ersatzspeichers sofort beim Ansteuern einer defekten Wortleitung mit angesteuert und ausgelesen wird. Mit dieser Lösung ist es also möglich, für die gleiche Fehlerrate den Festwertspeicher kleiner als bei bekannten Einrichtungen dieser Art auszuführen als auch den Ersatzspeicher zu minimisieren.

Die erfindungsgemäße Schaltungsanordnung zur Vermeidung fehlerhafter Speicherzyklen ermöglicht die Speicherung und Bearbeitung von Daten unter Verwendung eines Großraumspeichers, in dem maximal 0,1% der Bitzellen fehlerhaft sind, ohne mehr als 6% der Speicherkapazität des Großraumspeichers, die in Ordnung ist, zu opfern und ohne mehr als etwa 10% zusätzliche Speicherkapazität in den Zusatz-, Festwert- und Ersatzspeichern zu erfordern, ganz gleich, wie die fehlerhaften Bitstellen im Feld des Großraumspeichers verteilt sind. Durch die Anordnung wird die Anzahl der in einer Wortleitung oder in einem Unterwort vorhandenen fehlerhaften Bitstellen nicht eingeschränkt. Des weiteren wird die Anzahl der fehlerhaften Unterwörter pro Wortleitung nicht eingeschränkt, noch ist es erforderlich, bestimmte binäre Zahlenkombinationen (die sonst zur Darstellung von Daten verwendet werden könnten) ausschließlich als Korrekturcode aufzuheben. Die Art der Fehler, die berichtigt werden ^₅ kann, unterliegt ebenfalls keinerlei Einschränkungen, das bedeutet, es kann ständig ein fehlerhaftes Eins-Bit, ein fehlerhaftes Null-Bit oder ein Störlesebit, das sich von Eins auf Null oder von Null auf Eins ändert, vorhanden sein.

Durch das Speichersystem wird eine größere Zuverlässigkeit bei geringerem Kostenaufwand als den früheren massengefertigten Speichern erzielt. Der Festwertspeicher 20, der die Kontrolldaten (Steuerdaten) speichert, läßt sich wirtschaftlich als Teil des ^₅ Großraumspeichers anfertigen. Die Festwertspeicherkapazität braucht nur wenig mehr als 4% der Großspeicherkapazität zu betragen.

Bei Wortleitungen, die jeweils in 16 Unterwörter aufgeteilt sind, und bei denen im ungünstigsten Falle je 0,1% der Unterwörter eine fehlerhafte Bitzelle bei 64 besitzen, braucht die Kapazität des Ersatzspeichers 17 nur wenig über 6% der Großraumspeicherkapazität zu betragen. Die Anzahl der Unterwörter pro Wortleitung ist wahlweise, ein zusätzliches Flipflop-Register 34 ß mit 1024 Flipflops ist für die Eingabe-Ausgabe-Übertragungsschaltung erforderlich.

In dem System der Erfindung werden in Ordnung befindliche Wörter unverzüglich auf und von einem Großraumspeicher übertragen. Fehlerhafte Wörter werden nur mit kleinen Verzögerungen übertragen, auf Grund der Schnelligkeit, mit der Informationen aus dem Festwertspeicher 20 gelesen und zwischen den Registern 34/4 und 34ßübertragen werden können.

Die Erfindung wird nun an Hand von in den Zeichnungen dargestellten Ausführungsbeispielen erklärt. In den Zeichnungen bedeutet

Fig. 1 ein allgemeines Blockdiagramm eines Großraumspeichers nach dem Prinzip der Erfindung,

F i g. 2 ein Blockdiagramm, das in genauerer Art und Weise einige der Einrichtungen gemäß F i g. 1 darstellt,

F i g. 3 ein Teilschaltdiagramm einer in dem Speicher der F i g. 1 und 2 verwandten Steuerung,

F i g. 4 ein Teilschaltdiagramm bestimmter, für den Speicher der Fig.l und 2 verwandter Ein- und Ausgaberegister.

Fig.l ist eine allgemeine Darstellung eines Speichers mit wahlfreiem Zugriff, mit Hilfe dessen die Erfindung erklärt wird. Dieser Speicher besteht aus einem Hauptspeicher 10, z. B. der herkömmlichen wortorganisierten Type mit an den Kreuzungspunkten zwischen den Bitleseleitungen bzw. den Wortleitungen 12 angeordneten binären Bitzellen. Die einzelnen Bitleseleitungen laufen parallel zu den gestrichelten Linien 13 ( Fig. 1), durch die die Unterwortregister 14, die für diese Erfindung sehr wichtig sind, abgegrenzt werden. Somit gehört jede Wortleitung 12 zu einer Anzahl von Bitzellen, die der Zahl der sich über das Feld erstreckenden Bitleseleitungen entspricht.

Binäre digitale Informationen werden in den einzelnen Bitzellen einer ausgewählten Bitleitung magnetisch aufgezeichnet bzw. in dieselbe eingeschrieben, wobei besagte Wortleitung gleichzeitig mit den jeweils erregten Bitleseleitungen gemäß den zu speichernden binären Informationen mit Strom beaufschlagt wird. Zum Auslesen derartiger gespeicherter Informationen wird die gewählte Wortleitung mit Strom beaufschlagt, um auf den Bitleseleitungen verschiedene Signalspannungen zu erzeugen, durch die die gespeicherten Daten angezeigt werden. Ein Auslesen dieser Art kann eine zerstörende oder keine zerstörende Wirkung auf die Information haben, wobei eine diesbezügliche Unterscheidung für diese Erfindung unwichtig ist.

Bei jedem massengefertigten Speicher mit diskreten Speicherelementen besteht selbst bei zuverlässigsten Herstellungsverfahren die Möglichkeit, daß eine von 1000 Bitzellen eines Feldes fehlerhaft ist, d.h. binäre Informationen nicht zuverlässig speichern kann. Bei einem Speicher für eine Milliarde Bits z. B. könnte man mit maximal einer Million fehlerhafter Bitzellen im Speicherfeld rechnen.

In einem massengefertigten Speicher kann jede Wortleitung maximal 1000 Bitzellen umfassen, so daß man im Durchschnitt eine fehlerhafte Bitzelle/Wortleitung antrifft. Es wäre daher unwirtschaftlich, alle korrekten Bitzellen einer Wortleitung wegen einer oder

einer kleinen Anzahl fehlerhafter Bitzellen dieser Leitung aufzugeben. An Stelle die gesamte Wortleitung als einen kompletten Speicherteil zu behandeln, empfiehlt es sich, jede Wortleitung 12 in eine große Anzahl Unterwortregister 14 ( Fig. 1) aufzuteilen, von denen ein jedes eine angemessene Zahl Bitzellen enthält. Man kann beispielsweise mit 16 Unterwörtern mit je etwa 60 Bits arbeiten. Die Unterwortanzahl pro Wortleitung läßt sich zur Erzielung optimaler Ergebnisse anpassen. Von den Unterwortregistern 14 einer Wortleitung 12 besteht nur bei wenigen die Wahrscheinlichkeit, daß sie fehlerhafte Bitzellen enthalten. Im allgemeinen sind alle Register in Ordnung. Zum Ersatz eventuell fehlerhafter Unterwortregister ist deshalb nur eine kleine Zahl Unterwortzeilgruppen erforderlich. Diese Unterwortersatzgruppen befinden sich in einem Ersatzspeicher 17 (Fig. 1), bei dem es sich entweder um eine getrennte Speichereinheit handeln kann, die auf die Verwendbarkeit aller in ihr enthaltenen Unterwortgruppen geprüft worden ist, oder um einen kleinen Teil des Hauptspeichers 10, in dem alle adressierbaren Unterwortregister in Ordnung sind.

Der Ersatzspeicher 17 arbeitet nach demselben Prinzip wie der Hauptspeicher 10, d. h„ er besitzt Bitzellen, die an den Kreuzungspunkten orthogonal verwandter Wortleitungen 19 und Bitleseleitungen (nicht gezeigt) angeordnet sind, wobei letztere zum Einschreiben bzw. Auslesen von Informationen in bzw. aus dem Speicher wahlweise mit Strom beaufschlagt werden können. Im Ersatzspeicher 17 sind außerdem Unterwortgruppen 18 angeordnet, von denen jede ein fehlerhaftes Unterwortregister 14 im Hauptspeicher 10 wirksam ersetzen kann. Die auf jeder Wortleitung 19 des Ersatzspeichers 17 angeordneten Unterwortgruppen 18 können als Ersatz fehlerhafter Unterwortregister 14, die auf den Wortleitungen 12 des Hauptspeichers angeordnet sind, dienen.

Zum Hauptspeicher 10 gehört ein kleiner Festwertspeicher 20 (F i g. 1), der aus drei Festwertspeichern 22, 24 und 26 besteht. Der Fehlerkennzeichnungsspeicher ^₀ 22 umfaßt eine Anzahl Bitstellen, die auf den meisten Leitungen 12/4 angeordnet sind, wobei letztere den Wortleitungen 12 des Hauptspeichers 10 entsprechen und mit denselben entweder verbunden oder in denselben enthalten sein können. Jede der Leitungen 12/4 umfaßt eine Anzahl von Bitzellen, die der Anzahl der Unterwortregister 14 auf der entsprechenden Wortleitung 12 entspricht. Information über den Zustand der einzelnen Unterwortregister 14 wird laufend in den Fehlerkennzeichnungszellen des Speichers 22 gespeichert Für jedes fehlerhafte Unterwortregister 14 wird in der entsprechenden Fehlerkennzeichnungszelle 22 ein Anzeigeinformationsbit (eine binäre Eins) gespeichert

Der Ersatzadreß-Speicher 24 enthält Bitzellen, die auf den einzelnen Leitungen 12B angeordnet sind. Die Leitungen 12ß entsprechen den Wortleitungen 12 des Hauptspeichers 10 und können einen Teil derselben bilden. Die Ersatzadreßzellen jeder Leitung 12B speichern die Adresse einer bestimmten Unterwortbit- ^₀ zellengruppe 18 im Ersatzspeicher 17. Wie vorstehend erläutert, kann jede der Unterwortgruppen 18 ein fehlerhaftes Unterwortregister 14 auf den entsprechenden Wortleitungen 12 des Hauptspeichers 10 ersetzen. Enthält die Wortleitung 12 mehr als ein fehlerhaftes Unterwortregister 14, zeigen die Ersatzzellen im Speicher 24 nur die erste verschiedener benachbarter Adressen im Ersatzspeicher 17 an, in dem sich die Ersatzunterwortgruppen 18 der fehlerhaften Register 14 befinden. Der Festwertspeicher 20 umfaßt als drittes Teil einen Prüfbitspeicher 26, der auf den meisten der Leitungen 12C Bitzellen entsprechend den Wortleitungen 12 des Hauptspeichers 10 besitzt. Die Zellen jeder Leitung 12C können zum Speichern von Prüfbits oder Fehlerkorrekturbits benutzt werden, die zum bekannten Prüfen der Genauigkeit der aus den anderen Teilen 22 und 24 des Festwertspeichers 20 ausgelesenen Informationen verwendet werden könnea

Entsprechende Informationen werden dauerhaft auf Grund eines Erkennungstestes des Hauptspeichers vor dessen Inbetriebnahme im Festwertspeicher 22, 24 und 26 gespeichert Wie bereits erwähnt, können die verschiedenen Leitungen 12/4,12ßund 12C dieser drei Speicher kontinuierlich mit den Wortleitungen 12 des Hauptspeichers 10 verlaufen, so daß sie zusammen mit ihren entsprechenden Wortleitungen 12 mit Strom beaufschlagt werden. Bei jeder Beaufschlagung einer Wortleitung 12, ganz gleich, ob die Beaufschlagung beim Lesen oder Schreiben erfolgt, werden die dazugehörigen Fehlermarkierungszellen, die Ersatzadreßzellen und die Prüfbitzellen in den Festwertspeichern 22, 24 und 26 zum Auslesen der gespeicherten Informationen betätigt

Die Auswahlschaltung 30 der Wortleitung dient zur wahlweisen Beaufschlagung der Wortleitungen 12 des Hauptspeichers 10 und (in diesem Fall) ihrer entsprechenden Feldleitungen 12/4, 12ß und 12C in den Festwertspeichern 22,24 und 26. Hierdurch erübrigt sich eine getrennte Wählschaltung für den Festwertspeicher 20.

Der Hauptspeicher 10 hat den Zweck, Daten zu speichern, die gespeicherten Daten erforderlichenfalls an eine Zentraleinheit 32 zu übertragen und von besagter Zentraleinheit Daten zur Speicherung bis zu deren weiterer Verwendung zu übernehmen. Es ist natürlich unerwünscht, daß der Verarbeitungsanlage zur Einspeicherung Daten aus einem der fehlerhaften Speicherregister im Speicher 10 zugeführt werden. Um dies zu vermeiden, werden die aus der Zentraleinheit 32 kommenden Daten, die normalerweise einem fehlerhaften Unterwortregister 14 im Hauptspeicher zugeführt werden, alternativ einer Ersatzunterwortzellengruppe 18 im Ersatzspeicher 17 zugeführt. Dann werden, wenn die Zentraleinheit 32 Daten aus einem fehlerhaften Unterwortregister 14 anfordert die Daten der Unterwortzellgruppe 18, die dem fehlerhaften Unterwortregister 14 zugeteilt ist automatisch ersetzt. Diese Operationen werden von einer Steuerschaltung 34 für den Ersatz und die Übertragung von Unterworten durchgeführt die in Abhängigkeit von den über eine Steuerschaltung 36 gelieferten Daten arbeitet Die Steuerschaltung 36 arbeitet in Abhängigkeit eines Fehlerkennzeichnungsspeichers 22 und in teilweiser Abhängigkeit eines Ersatzadreßspeichers 24 (unter Zwischenschaltung einer Fehlerkorrekturschaltung 44), wie in F i g. 1 dargestellt

Im folgenden wird angenommen, daß Informationen aus dem Speicher in die Zentraleinheit 32 eingelesen werden sollen. Normalerweise wird von der Zentraleinheit 32 das Auslesen einer Wortleitung mit Informationen aus dem Hauptspeicher 10 veranlaßt Wenn alle Unterwortregister 14 der ausgewählten Wortleitung 12 in Ordnung sind, wird der Gesamtinhalt dieser Wortleitung in die Zentraleinheit 32 eingelesen, ohne daß irgendein Ersatz erforderlich wird. Die Tatsache, daß die gesamte Wortleitung in Ordnung ist, wird

dadurch angezeigt, daß alle Fehlermarkierungsbits der Leitung Null sind. Wenn jedoch eines oder mehrere der Unterwortregister 14 der Wortleitung 12 fehlerhaft sind, was durch eines oder mehrere »!«-Markierungsbits angezeigt wird, ist ein Austausch erforderlich. Im allgemeinen erfolgt derselbe wie nachstehend beschrieben:

Die Wählschaltung 30 der Wortleitung erregt eine gewählte Wortleitung 12 und deren Nebenleitungsabschnitte 12Λ 12ß und 12C Daraufhin werden die entsprechenden Teile der Festwertspeicher 22, 24, und 26 ausgelesen. Der Fehlerkennzeichnungsspeicher 22 gibt nach dem Zustand seiner Fehlerkennzeichnungszellen über die Leitung 38 (F i g. 1 und 2) ein Steuersignal auf die Steuerschaltung 36 ab. Die dazwischenliegende Funktion der Fehlerkorrektureinheit 44 sei im Augenblick außer acht gelassen. Das Signal auf der Leitung 38 schaltet die Steuerschaltung 34 ein, durch welche das im Hauptspeicher 10 zu ersetzende Unterwortregister 14 bestimmt wird. Der Ersatzadreßspeicher 24 erteilt über die Leitung 40 ( F i g. 1 und 2) ein Steuersignal, das sich zur Steuerung der Steuerschaltung 36 und der Auswahlschaltung 42 auf die Leitungen 40ß bzw. 40/4 verteilt.

Dadurch wird einmal eine ausgewählte Leitung 19 erregt und zum anderen eine Unterwortzelle der Unterwortzeilgruppen 18 zum Ersatz des defekten Unterwortregisters angesteuert. Beim Schreiben wird ähnlich vorgegangen, was zu einem Ersatz einer Unterwortersatzzellgruppe 18 im Ersatzspeicher 17 für ein fehlerhaftes Unterwortregister 14 im Hauptspeicher 10 zum Speichern der von der Zentraleinheit 32 zur Verfügung gestellten Informationen führt.

Um sicherzustellen, daß die vom Festwertspeicher 20 gelieferten Informationen nicht fehlerhaft sind, wird der Inhalt der drei Festwertspeicher 22,24 und 26 zunächst in eine Fehlerkorrektureinheit 44 eingelesen, in der die aus dem Festwertspeicher 26 eingelesenen Prüfbits zum Prüfen der Genauigkeit der aus den Speichern 22 und 24 eingelesenen Informationen verwendet werden. Bei der Fehlerkorrektureinheit 44 handelt es sich um eine Einheit herkömmlicher Art, bei der bekannte Korrekturmethoden, wie z. B. der Hamming-Code, zur Umkehrung jedes aus dem Festwertspeicher fehlerhaft ausgelesenen Bits benutzt werden können.

Wenn mehr als eine Fehlermarkierungszelle auf einer Leitung \2A angesprochen hat (wodurch das Vorhandensein von mehr als einem fehlerhaften Unterwortregister 14 auf der entsprechenden Wortleitung 12 angezeigt wird), wird die Steuerschaltung 36 durch das Fehlersignal 38 eingeschaltet, um den Unterwortersatzvorgang auszudehnen, bis alle fehlerhaften Unterwörter in der Wortleitung 12 ersetzt worden sind

Fig.2 ist eine etwas genauere Darstellung der Ausführung der Teile des Speichers gemäß Fig. 1. In diesem Fall wird angenommen, daß jede Wortleitung 12 des Hauptspeichers 10 1024 Bits enthält, die nach Belieben in 16 Unterwörter mit je 64 Bits gruppiert sind

Eine Million dieser Wortleitungen befindet sich im Hauptspeicher, der je nach Bedarf in Module — jedes ^₀ Modul ist ein Großraumspeicher für sich — unterteilt werden kann. Der Ersatzspeicher 17 ist ähnlich ausgelegt Jede Wortleitung 19 in demselben enthält 16 Unterwörter mit je 64 Bits. Die Kapazität des Ersatzspeichers 17 ist jedoch kleiner als die des Hauptspeichers 10. Es wird angenommen, daß der Hauptspeicher 10 im ungünstigsten Fall etwa 1 Million fehlerhafter Bitzellen enthält, die sich über dieselbe Anzahl von Unterwörtern verteilen. In einem solchen Fall müßte der Ersatzspeicher 17 eine Kapazität von etwa 1 Million Unterwörtern haben. Wenn man weiterhin eine Zahl von 16 Unterwörtern/Wortleitung annimmt, müßte der Ersatzspeicher 17 etwa 63 000 Wortleitungen umfassen. Die Speicherkapazität des Ersatzspeichers 17 müßte somit etwas weniger als 6% der Hauptspeicherkapazität betragen.

Die Steuerschaltung 34 zur Unterwortübertragung und zum Unterwortersatz (Fi g. 1) umfaßt zwei Sätze Ein/Ausgaberegister 34/4 und 34ß, die teilweise in Fig.2 gezeigt sind. Das Ein/Ausgabe-Register 34A wird nachfolgend als »Übertragungsregister« bezeichnet und hat die Aufgabe, Informationen, die von den Speichern 10 oder 17 zur Zentraleinheit 32 übertragen werden, vorübergehend zu speichern. Das Ein/Ausgaberegister 34B wird nachstehend als »Ersatzregister« bezeichnet und dient dem Zweck, Informationen zwischen dem Ersatzspeicher 17 und dem Übertragungsregister 34/4 vorübergehend zu speichern.

Wie in F i g. 2 dargestellt, umfaßt das Übertragungsregister 34Λ 16 Satz bzw. Ebenen-Flipflops (FF), wobei jeder Satz einem der 16 Unterwörter, die auf einer Wortleitung 12 des Hauptspeichers 10 gespeichert werden können, entspricht Jeder dieser 16 Satz Flipflops enthält 64 Flipflops entsprechend den 64 Bits in einem Unterwort Das erste Unterwortregister des Hauptspeichers 10 ist z. B. mit 64 hintereinandergeschalteten Übertragungsregister-Flipflops FF(I, 1) bis FF(\, 64) verbunden. Das 16. Unterwortregister ist mit 64 Übertragungs-Flipflops FF (16, 1) bis FF (16, 64) einschließlich verbunden. Die Übertragungsregister-Flipflops in den Zwischensätzen (nicht gezeigt) sind ähnlich bezeichnet.

Im Ersatzregister 34B befindet sich eine ähnliche Flipflop-Anordnung in Sätzen entsprechend den Unterwörtern im Ersatzspeicher 17. Somit gehören 64 Flipflops FF (!', 1') bis FF (1', 64') zu dem ersten Unterwort im Ersatzspeicher 17.

In dem Festwertspeicher 20 ( F i g. 2) enthält jede Wortleitung 12 folgende Bitspeicherzellen; 16 Fehlerkennzeichnungsbitzellen im Speicher 22, 20 Ersatzadreßbitzellen im Speicher 24 (einschließlich 16 Bits zur Anzeige der Leitungsadresse und 4 Bits zur Anzeige der Unterwortadresse im Ersatzspeicher 17) sowie 6 Prüfbitzellen im Speicher 26. Das ergibt insgesamt 42 Bitzellen für jede Wortleitung 12 des Festwertspeichers 20. Bei Beaufschlagung einer Wortleitung 12 des Hauptspeichers 10 bei einer Leseoperation oder während eines Leerzyklus vor einer Schreiboperation wird aus der entsprechenden Leitung des Festwertspeichers 20 ein Wort Steuerinformationen ausgelesen. Die 42 Bits des Steuerwortes werden zunächst der Fehlerkorrekturschaltung 44 zugeführt, in der die 6 Prüfbits in bekannter Weise zum Prüfen der Genauigkeit der anderen 36 BiU, die aus den Festwertspeichern 22 und 24 ausgelesen worden sind benutzt werden. Vor Übertragung der über die Leitungen 38 und 40 abgegebenen Steuersignale, von denen die Unterwortersatzoperationen abhängig sind, führt die Fehlerkorrekturschaltung 44 die erforderlichen Bitumkehrungen durch.

Die 16 Fehlermarkierungsbits aus dem Festwertspeicher 22 werden einem Entschlüßler 46 zugeführt, der auch die Bezeichnung »Decoder A« trägt. Er enthält eine Reihe von bistabilen Kippschaltungen FFl bis FF16 zum Speichern der ankommenden Fehlerkennzeichnungsbits. Jede bistabile Kippschaltung FF16 bis FF16

509 531/288

ist einem der 16 Unterwörter im Hauptspeicher 10 zugeteilt. Wenn z. B. das erste Unterwortregister einer bestimmten Wortleitung des Hauptspeichers 10 eine Fehlerbitzelle enthält, wird in der entsprechenden Fehlermarkierungszelle des Festwertspeichers 22 eine binäre Eins gespeichert. Beim Auslesen dieses Fehlermarkierungsbits werden die entsprechenden bistabilen Kippschaltungen 3 in den Eins-Zustand geschaltet, wodurch angezeigt wird, daß das erste Unterwortregister in der Hauptspeicherleitung fehlerhaft ist. Somit werden durch die binären Eins- und Null-Zustände der Kippschaltungen FFl bis FF16 die Fehler- und Betriebszustände des entsprechenden Unterwortregisters in der gewählten Hauptspeicher-Wortleitung angezeigt. Wie nachstehend erläutert, bestimmen die jeweiligen Einstellungen der Kippschaltungen FfI bis FF16, ob die ankommenden Datenunterwörter während des Schreibens dem Ersatzspeicher 17 zugeführt werden sollen oder nicht. Außerdem bestimmen sie, ob die ausgehenden Datenunterwörter während des Auslesens aus dem Ersatzspeicher 17 gelesen werden oder nicht.

Beim Auslesen von Daten aus dem Ersatzadreßfestwertspeicher 24 (Fig.2) werden 16 oder 20 Ersatzadreßbits der Auswahlschaltung 42 der Ersatzleitung zum Auswählen einer der Wortleitungen 19 des Ersatzspeichers 17 übertragen. Die übrigen vier Ersatzadreßbits werden einem binären Zählregister 48 zugeführt, um festzustellen, welche der 16 Unterwortspeicher-Zellgruppen 18 in der ausgewählten Wortleitung 19 betätigt wird. Falls nur ein Ersatzunterwort erforderlich wird, entspricht die Einstellung des Registers 48 genau den vier Unterwortadreßbits, die aus dem Speicher 24 ausgelesen worden sind. Falls zusätzliche Ersatzunterwörter erforderlich werden, wird die Einstellung des Registers 48 jeweils bei Erforderlichwerden eines zusätzlichen Ersatzunterwortes um eine Eins erhöht. Die Vierbitausgabe des Registers 48 wird einer Decodierschaltung 50, die auch die Bezeichnung »Decoder Bn ( F i g. 2) trägt, zugeführt. Der Decoder B steuert die Einstellungen von 16 Satz Ersatzregisterflipflops im Ersatzregister 34ß, die jeweils 64 Flipflops enthalten. Der erste Satz Ersatzflipflops mit der Bezeichnung FF(V, V) bis FF(I', 64') ist der ersten Unterwortgruppe im Ersatzspeicher 17 zugeteilt. Die übrigen Sätze Ersatz-Kippschaltungen sind in ähnlicher Weise den restlichen Unterwortgruppen des Ersatzspeichers zugeordnet.

Es sei z.B. angenommen, daß das erste und 16. Unterwortregister 14 einer gegebenen Wortleitung 12 (Fig.l) des Hauptspeichers 10 fehlerhaft sind. Bei Feststellung dieser Tatsache im endgültigen Erkennungstest des Speichers werden die entsprechenden Leitungen 12/4 der Fehlerkennzeichnungszellen im Festwertspeicher 22 zur Aufnahme von binären Eins-Bits in die erste und 16. Zellenstelle und von binären O-Bits in die übrigen Zellenstellen eingestellt, wobei jeweils nur Fehlerkennzeichnungen in der ersten und 16. Stelle erscheinen. Bei einem oder mehreren fehlerhaften Unterwortregistern 14 in einer Hauptspeicher-Wortleitung müssen die in diesen Unterwortregistern fehlerhaft gespeicherten Informationen in derselben Anzahl von Unterwortregistern oder Zellgruppen des Ersatzspeichers 17 richtig gespeichert werden. Die Stellen dieser Ersatzunterwörter müssen jedoch im allgemeinen nicht mit denen der fehlerhaften Unterwortregister im Hauptspeicher übereinstimmen. In dem angenommenen Beispiel z. B., bei dem die Unterwortregister 14 eins und sechzehn der ausgewählten Hauptspeicherleitung 12 fehlerhaft sind, können die entsprechenden Ersatzunterwörter in der ersten und zweiten Unterwortspeichergruppe 18 einer bestimmten Wortleitung 19 des Ersatzspeichers 17 oder in zwei aneinander angrenzenden Unterwortgruppen dieser oder jener anderen Wortleitung 19 des Ersatzspeichers gespeichert werden. Es empfiehlt sich, daß alle Ersatzunterwörter, die sich auf dieselbe Wortleitung des Hauptspeichers beziehen, benachbarte Stellen (Unterwortstellen) einer einzigen Wortleitung des Ersatzspeichers 17 einnehmen, um die Schaltung für den Ersatz und die Übertragung zu vereinfachen.

In demselben Beispiel werden die Flipflops FFl und FF16 ( F i g. 3) des Decoders A durch die Fehlerkennzeichnungsbits eins und sechzehn in ihre binären Eins-Zustände geschaltet. Bei Einstellung des Flipflops FFl ( Fi g. 3) in seinen binären Eins-Zustand wird seine Ausgabeleitung 52 erregt. Diese Leitung 52 ist mit einer aus einer Gruppe von Torsteuerleitungen 54 verbunden; für jedes der 16 Flipflops im Decoder A existiert eine derartige Leitung. Die anderen Torsteüerleitungen 54 sind über UND-Tore 56, 58 und 60 ( F i g. 3) mit ihren jeweiligen Flipflops FF2 bis FFl 6 verbunden. Diese UND-Tore arbeiten so, daß die Torsteuerleitungen 54 hintereinander beaufschlagt werden. Solange sich ein vorangehendes Decoderflipflop in dem binären Eins-Zustand befindet, bleibt das UND-Tor eines jeden der Flipflops FFl bis FF16 geschlossen. Solange sich FFI in seinem binären Eins-Zustand befindet, bleibt das zu FFl gehörende UND-Tor 56 geschlossen, wird jedoch bei Einstellung von FFl auf den binären Null-Zustand zum öffnen veranlaßt. (Das öffnen dieses Tores hängt davon ab, ob der zu ihm gehörige Flipflop FFl auf Eins eingestellt ist.)

Es wird von der Annahme ausgegangen, daß bei Eintreffen des ersten Fehlerkennzeichnungsbits im Decoder A das Flipflop FFl ( F i g. 3) in seinen binären Eins-Zustand geschaltet wurde, wodurch die dazugehörige Ausgabeleitung 52 und die erste Torsteuerleitung 54 erregt wurden. Dadurch erhält ein Eingang einer Reihe von UND-Toren 62 (Fig.4), die zu jedem der ersten Unterwort-Übertragungs-FIipflops (1, 1) bis (1, 64) ( F i g. 2 und 4) im Übertragungsregister 34,4 gehören, ein positives Potential. Ein zweiter Eingabeeingang jedes UND-Tores 62 ist mit dem binären Eins-Ausgabeeingang seines zugehörigen Übertragungsflipflops verbunden. Ein dritter Eingabeeingang jedes UND-Tores 62 ist mit einer Steuerleitung 66 »Austausch Schreiben« verbunden. Diese Steuerleitung 66 wird immer dann beaufschlagt, wenn Informationen aus der Zentraleinheit einem Ersatzunterwortspeicher 18 im Ersatzspeicher 17 zugeführt werden sollen.

Durch Beaufschlagung der ersten Steuerleitung 54 wird, wie vorstehend angeführt, ein positives Potential einem Eingang einer Reihe von UND-Toren 68 ( F i g. 4) zugeführt, die (über eine entsprechende Reihe von ODER-Toren 69) mit den binären Eins-Eingabeeingängen der Übertragungsflipflops (1, 1) bis (1, 64) verbunden sind.

Bei Beaufschlagung einer der Torsteuerleitungen 54 — wodurch eine Ersatzoperation angezeigt wird — wird über ein ODER-Tor 72 ein Ersatzsignal R ( F i g. 3) zur Einleitung des Ersatzzyklus übertragen. Wenn sich das System in dem Betriebszustand »Schreiben« befindet, wird die Ersatzschreibleitung 66 ( Fig.4) zur Erzeugung des Ersatzsignals R beaufschlagt. Wenn sich das System im Betriebszustand »Lesen« befindet, wird eine Ersatzleseleitung 74 (Fig.4) zur Erzeugung des

Ersatzsignals R betätigt.

Es sei angenommen, daß das erste Unterwort der ausgewählten Hauptspeicherleitung (Wortleitung) durch das erste Unterwort einer gewählten Speicherwortleitung ersetzt werden soll. In diesem Fall bestehen die vier Unterwortadreßbits, die auf das Zählregister 48 (Fig.2 und 3) übertragen werden, aus den binären Ziffern »0000«. Es ist natürlich nicht erforderlich, daß die Stelle des Ersatzunterwortes numerisch mit dem zu ersetzenden Unterwort übereinstimmt; im allgemeinen tritt dieser Fall nicht ein. Da es sich hierbei um die erste Unterwortersatzoperation der betrachteten Wortleitung handeln soll, werden die vier anfänglich in das Zählregister 48 übertragenen Unterwortadreßbits unverändert dem Decoder 50, sonst als »Decoderß« bezeichnet, zugeführt, der die Vierbiteingabe in eine 1-von-16-Darstellung umwandelt, wodurch eine von sechzehn Torsteuerleitungen 82 ausgewählte Leitung beaufschlagt wird. Im gegenwärtigen Fall wird die erste Torsteuerleitung 82 beaufschlagt. Die Funktion der mit ähnlichen Nummern versehenen Leitungen 83 wird nachstehend erklärt.

Die vom Decoder B kommenden Torsteuerleitungen 82 steuern die Operationen der Ersatzflipflops im Ersatzregister 34ß. Die erste Torsteuerleitung 82 z. B. ist mit einem Eingabeeingang einer Reihe von UND-Toren 84 verbunden, die zu den 64 Ersatzflipflops gehören. Diese erste Torsteuerleitung ist ebenfalls mit einem Eingabeeingang einer Reihe von UND-Toren 86 verbunden, die zum ersten Unterwortsatz der Ersatzflipflops FF (V, V) bis FF (!', 64') gehören. Der Ausgabeeingang jedes UND-Tores 84 ist mit einer allgemeinen Übertragungsleitung 70, wie vorstehend erwähnt, verbunden. Ein weiterer Eingabeeingang jedes UND-Tores 84 ist mit einer Ersatzlesesteuerleitung 74 verbunden. Der Ausgabeeingang jedes UN D-Tores 86 ist über ein ODER-Tor 87 mit dem Binäre-Eins-Eingabeeingang eines entsprechenden Ersatzflipflops im Satz FF(I', 1') bis FF(I', 64') verbunden. Der Binäre-Eins-Ausgabeeingang eines derartigen Flipflops ist mit dem dritten Eingabe-Eingang eines entsprechenden UND-Tores 84 verbunden. Der restliche Eingabeeingang jedes UND-Tores 86 ist mit einer allgemeinen Übertragungsleitung 88 verbunden, an der die Ausgabeeingänge der UND-Tore 62 (Fig.4) angeschlossen sind.

Die UND- und ODER-Tore, ähnlich 84, 86 und 87, stehen mit jedem der anderen Ersatzflipflops im Ersatzregister 34ß in Verbindung. Diese Tore arbeiten in Abhängigkeit von den Torsteuerleitungen 82 und anderen Anordnungen, die nachstehend erklärt werden.

Es sei angenommen, daß das erste Unterwort in der ausgewählten Leitung des Hauptspeichers 10 durch das erste Unterwort in der gewählten Leitung des Ersatzspeichers 17 ersetzt werden soll. Bei einer Leseoperation wird der Inhalt der Hauptspeicher-Wortleitung zunächst in das Übertragungsregister 34A (Fig.2) übertragen und der Inhalt der gewählten Ersatzspeicher-Wortleitung in das Ersatzregister 34Ä In jedem Falle wird der gesamte Inhalt einer Wortleitung übertragen, ganz gleich, welche der Unterwortregister 14 in Ordnung oder fehlerhaft sind, selbst dann, wenn die Unterwörter aus Registern 18 kommen, die in keinem Zusammenhang zu der jeweiligen Hauptspeicherwortleitung stehen. Bei dem ersten Unterwort werden die Datenbits des Hauptspeichers über Eingabeleitungen 90 (Fig.4) und ODER-Tore 69 auf die ersten Unterwortregister-Flipflops FF (1,1) bis FF(1,64) übertragen. Die ersten Unterwort-Ersatzbits des Ersatzspeichers 17 werden über die Eingabeleitungen 62 (Fig.4) und die ODER-Tore 87 auf die ersten Unterwortersatz-Flipflops FF(I', Γ) bis FF(I', 64') übertragen.

Andere Unterwortübertragungen aus dem Hauptspeicher 10 in das Übertragungsregister 34Λ und aus dem Ersatzspeicher 17 in das Ersatzregister 345 gehen ähnlich vonstatten, und zwar gleichzeitig mit der soeben beschriebenen Unterwort-Übertragung. Am Ende dieser Operation weisen die Übertragungs-Flipflops im Übertragungsregister 34A den gesamten Inhalt der gewählten Wortleitung im Ersatzspeicher 17 auf. Dann ist die Anordnung zur Durchführung erforderlicher Unterwort-Ersatz-Operationen bereit.

Da die Übertragungsflipflops FF(I, 1) bis FF(I, 64) fehlerhafte, aus einem fehlerhaften Unterwortregister 14 ausgelesene Informationen enthalten, müssen diese Flipflops zunächst zwecks Beseitigung der darin enthaltenen fehlerhaften Informationen neu eingestellt werden. Aus Fig.3 geht hervor, daß die Ausgabeleitung 52 vom Decoder A (Flipflop FFl) über ein UND-Tor 92 mit der »Nummer-1 «-Leitung einer Gruppe von Neueinstellungs-Leitungen 94 ( F i g. 3 und 4) gekoppelt ist. Ähnliche UND-Tore sind für die anderen Neueinstellungs-Leitungen 94 dieser Gruppe vorgesehen, die jeweils durch die Flipflops FFl bis FF16 gesteuert werden. Sämtliche dieser UND-Tore werden außerdem durch eine Neueinstellungs-Leitung % des Übertragungsregisters gesteuert. Sobald die Leitung 96 mit Impulsen beaufschlagt wird, überträgt sie über das Tor 92 ein Signal auf die »Nummer-1«-Neueinstellungs-Leitung 94, die mit den Neueinstellungs-Eingängen aller ersten Unterwort-Übertragungsregister-Flipflops FF (1,1) bis FF(1,64) (Fig.4) verbunden ist. Anschließend werden die Übertragungsregister-Flipflops im ersten Unterwortsatz auf ihren binären Null-Zustand umgeschaltet.

Anschließend erhält die Ersatz-Lese-Steuerleitung 74 (Fig.4) Impulse, durch die die UND-Tore 84 eingestellt werden. Letztere übertragen dann die Einstellungen ihrer jeweiligen Unterwort-Ersatz-Flipflops FF (1', 1') bis FF (V, 64') über gemeinsame Übertragungsleitungen 70 auf die Eingabetore 68 der Übertragungsregister-Flipflops im Register 34/4. Dadurch werden die ersten Unterwortübertragungs-Flipflops FF (1, 1) bis FF (1, 64), deren Eingabetore 68 nunmehr geöffnet sind, gemäß der Einstellung der Ersatzflipflops der ersten Unterwortgruppe FF(I', V) bis FF(I', 64') eingestellt. Hierdurch wird das anfänglich im Übertragungsregister 34Λ fehlerhafte gespeicherte Hauptspeicher-Unterwort ersetzt, indem aus dem Ersatzspeicher ein richtiges Unterwort entnommen wird. Bei Anforderung von Daten aus dem Übertragungsregister 34Λ durch die Zentraleinheit 32 werden über die Übertragungs-Flipflops der ersten Unterwortgruppe die im ersten Unterwortregister des Ersatzspeichers 17 gespeicherten Informationen an Stelle der im fehlerhaften ersten Unterwortregister des Hauptspeichers 10 gespeicherten ausgegeben.

Enthält ein und dieselbe Wortleitung des Hauptspeichers mehr als ein fehlerhaftes Unterwort, muß der Ersatzzyklus jeweils ausgedehnt oder erneuert werden, bis alle fehlerhaften Unterwörter der Leitung ersetzt worden sind. Die Steuerschaltung des Decoders A ( F i g. 3) sieht zu diesem Zweck eine Ausdehnung des Ersatzzyklus vor. Im gegenwärtigen Beispiel wurde angenommen, daß das erste und das 16. Unterwortregi-

ster 14 der gewählten Wortleitung 12 des Hauptspeichers fehlerhaft sind. Aus diesem Grunde werden die Decoder-Flipflops FFl bis FF16 (Fig.3) in ihren binären Eins-Zustand geschaltet, während die anderen Decoder-Flipflops FFl bis FF\5 in ihrem binären Null-Zustand bleiben. Nach Durchführung der ersten Unterwort-Ersatzoperation, wie vorstehend beschrieben, erhält eine Steuerleitung 98 (Fig.3) einen Folgeimpuls. Die mit den Decoder-Flipflops FFI bis FF16 in Verbindung stehenden UND-Tore 100,101,102 und 103 sind mit ihren Eingabe-Eingängen an der Steuerleitung 98 angeschlossen. Es ist nur immer eines dieser Tore gleichzeitig wirksam. Im gegenwärtigen Falle ist das Tor 100 wirksam, da es direkt durch die Ausgabe von FFl, die im binären Eins-Zustand ist, gesteuert wird. Wenn also ein Folgeimpuls auf der Leitung 98 eintrifft, passiert er das Tor 100 zum Nachstelleingang des Flipflops FFl und schaltet dieses Flipflop auf Null. Der binäre Null-Ausgabe-Eingang von FFl ist mit einer der Eingabe-Eingänge jedes der übrigen UND-Tore 56, 58 und 60, wie vorstehend angeführt, verbunden. Jedes dieser UND-Tore ist so eingerichtet, daß es nur dann leitend ist, wenn sein zugehöriges Flipflop im binären Eins-Zustand ist und alle vorausgehenden Flipflops sich im binären Null-Zustand befinden. Im gegenwärtigen Falle ist das Tor 60 nur dann leitend, wenn das Flipflop FFl umgeschaltet worden ist. Nach Umschalten des Flipflops FFl und vor Umschaltung des Flipflops FF16 hört der Folgeimpuls auf. Daher gibt FF16 an seiner Ausgabeleitung 104 auf das ODER-Tor 72 ein Ausgabesignal ab, wodurch das Ersatzsignal R fortgesetzt und ein neuer Ersatzzyklus durchgeführt wird. Außerdem wird die »Nummer-16«- Torsteuerleitung 54 durch das genannte Flipflop beaufschlagt.

Der Folgeimpuls dient außerdem dazu, den Zählwert des Zählregisters 48 ( F i g. 3) um Eins zu erhöhen. Die Steuerleitung 98 wird auf einen »Zählwert + !«-Eingabe-Eingang des Registers 48 ausgedehnt, so daß jeder Folgeimpuls die Einstellung des Registers 48 um eine Eins erhöht. Anschließend wird der Inhalt des Decoders 50 von Eins auf Zwei erhöht, wodurch die »Nummer-2«- Torsteuerleitung 82 beaufschlagt wird.

Auf Grund vorstehender Operationen wird die Schaltung 34 für die Übertragung und den Ersatz des Unterwortes zum Ersatz des aus der 16. Stelle des Hauptspeichers ausgelesenen Unterwortes durch das aus der zweiten Stelle im Ersatzspeicher ausgelesenen Unterwort eingestellt. Durch Erregung der Ersatz-Lese-Steuerleitung 74 wird die Anordnung zur Übertragung eines gespeicherten Unterwortes aus den Ersatzflipflops FF(2\ V) bis FF ft', 64') im zweiten Unterwortsatz eingestellt. In der Zwischenzeit sind die Übertragungsflipflops im 16. Unterwortsatz FF(16, 1) bis FF(16,64) umgeschaltet worden und werden jetzt erneut unter der gemeinsamen Steuerung der »Nummer-16«-Torsteuerleitung 54 und der Ersatzflipflops der zweiten Unterwortgruppe FF (2', 1') bis FF (2', 64') erneut eingestellt.

Durch den nächsten Folgeimpuls auf der Steuerleitung 98 (Fig.3) wird der Decoder-Flipflop FF16 umgeschaltet, wodurch das Ersatzsignal R beendet wird, so daß keine weiteren Ersatzzyklen mehr möglich sind Das System beginnt dann wieder mit seinem normalen Betrieb, bei dem es sich im gegenwärtigen Falle um eine Leseoperation handelt. Zu diesem Zeitpunkt wird der Inhalt des Übertragungsregisters 34/4 ausgelesen und der Zentraleinheit übertragen.

Eine Schreiboperation, bei der fehlerhafte Unterwörter zu ersetzen sind, wird in ähnlicher Art wie vorstehend beschriebene »Ersatz-Leseoperation« durchgeführt. Informationen aus der Zentraleinheit an den Speicher werden zunächst in das Übertragungsregister 34A übertragen. Falls Unterwortregister der gewählten Leitung des Hauptspeichers 10 fehlerhaft sind, erhält die Zentraleinheit 36 (während des dem Schreibzyklus vorangehenden Leerzyklus) Informationen aus dem Festwertspeicher 20 zur Betätigung der gewählten Torsteuerleitungen 54 und 82. Daraufhin schaltet die Steuerschaltung 34 (Fig.4) die Schaltung zur Übertragung und zum Ersatz für Unterwörter zur Übertragung von Informationen vom Übertragungsregister 34/4 auf das Ersatzregister 34B an allen Stellen ein, an denen ein Unterwort ersetzt werden soll.

Nehmen wir z. B. an, daß das erste Unterwortregister 14 der gewählten Hauptspeicher-Wortleitung 12 fehlerhaft ist und daß Informationen der Zentraleinheit im ersten Unterwortregister auf einer ausgewählten Leitung 19 des Ersatzspeichers 17 gespeichert werden sollen. Die zweite Torsteuerleitung 82 (Fig.3 und 4) wird erregt, so daß sie bei Einschaltung der Neueinstellungs-Ersatzregister-Steuerleitung 106 (Fig.3) über das UND-Tor 108 (jetzt offen) die erste Neueinstellungs-Leitung 83 einschaltet und dadurch die ersten Unterwort-Ersatz-Flipflops FF(I', V) bis FF(I'.- 64') umschaltet. Durch Erregung der ersten Torsteuerleitung 54 und der ersten Torsteuerleitung 82 werden auch die UND-Tore 62 und 86 (Fig.4) eingestellt, so daß bei Einschalten der Ersatz-Schreibsteuerleitung 66 ( F i g. 4) diese UND-Tore leitend werden und den Inhalt der Übertragungs-Flipflops FF(1,1) bis FF(X, 64) die erste Unterwortgruppe über die Tore 62, die Übertragungsleitungen 88 und die Tore 86 und 87 in die ersten Unterwort-Ersatz-Flipflops FF (V, V) bis FF (V, 64') übertragen. Dieser Vorgang wiederholt sich für jedes fehlerhafte -Unterwort. Eine Umschaltung der Flipflops des Übertragungsregisters findet nicht statt. Zum

_4<j Zeitpunkt der Übertragung der Eingabe/Ausgabe-Register 34/4 und 34ß bzw. deren Inhalt in den Speicher werden alle Unterwörter, die sonst nur in fehlerhaften Unterwortregistern 14 der gewählten Hauptspeicher-Wortleitung 12 gespeichert würden, ebenfalls in den Uriterwort-Registern 18 der gewählten Ersatz-Speicher-Wortleitungen 19, die in Ordnung sind, gespeichert. Dies bedeutet nicht, daß eine Übertragung von Informationen auf das fehlerhafte Unterwortregister 14 vermieden wird. Durch fehlerhafte Speicherung von Informationen in diesen fehlerhaften Unterwort-Registern wird kein Schaden angerichtet wenn diese Informationen auch richtig in den sich in Ordnung befindenden Unterwort-Registern des Ersatzspeichers 17 gespeichert werden.

Der Festwertspeicher 20 (F i g. 1) wird am besten als Teil des Hauptspeichers 10 ausgeführt Im Vergleich zum Hauptspeicher 10 ist er klein. Im Vergleich zum Hauptspeicher, der 1024 Bits pro Wortleitung enthält, umfaßt der Festwertspeicher 20 nur 42 Bits pro

to Wortleitung, in anderen Worten etwa 4% der Kapazität des Speichers.

Betriebsbeschreibung

Der Betrieb des dargestellten Speichers wird für einen Fall zusammengefaßt, in dem das erste und 16. Unterwortregister einer gegebenen Hauptspeicherwortleitung 12 fehlerhafte Bitzellen enthält und

dieselben durch die erste und zweite Unterwortzellengruppe einer ausgewählten Wortleitung 19 des Ersatzspeichers 17 ersetzt werden sollen. Die Auswahl der Ersatzunterwortadressen kann beliebig erfolgen, mit Ausnahme der Unterwörter, die in ein und dasselbe Informationswort eingesetzt werden sollen. Letztere Ersatzunterwörter sind nebeneinander auf derselben Leitung 19 des Ersatzspeichers 17 anzuordnen. Die Ersatzunterwörter sollen auf das Übertragungsregister nacheinander übertragen werden.

Beim endgültigen Erkennungstest, der vor in Betriebnahme des Speichers erfolgt, werden die Stellen der fehlerhaften Unterwortregister 14 im Hauptspeicher 10 angezeigt. Die Fehlerkennzeichnungszellen im Festwertspeicher 22 werden dann in Übereinstimmung mit den diesbezüglichen Informationen beständig gekennzeichnet (dieser Vorgang findet am besten unter Computerkontrolle statt). In dem gegenwärtigen Beispiel, in dem das erste und 16. Unterwort der Wortleitung 12 als fehlerhaft angenommen wurden, werden die erste und die 16. Fehlerkennzeichnungszelle der entsprechenden Leitung des Festwertspeichers beständig markiert oder zum Speichern einer Eins eingestellt, während die übrigen Fehlerkennzeichnungszellen derselben Leitung, wie vorstehend beschrieben, beständig gekennzeichnet oder zum Speichern einer Null eingestellt werden. Zum Speichern von Daten, die normalerweise in den fehlerhaften Unterwortregistern, wie angenommen, gespeichert wurden, werden aneinander angrenzende Unterwortzellgruppen im Ersatzspeieher 17 verwendet. Da im gegenwärtigen Falle angenommen wird, daß sich die Ersatzunterwörter in der ersten und zweiten Unterwortstelle befinden, werden die Festwertspeicherzellen im Unterwortadreßteil des Ersatzadreßspeichers 24 zur Aufnahme der ersten Ersatzunterwortadresse »0000« (vier Bitzellen werden zur Aufnahme einer von 16 möglichen Unterwortstellen verwandt) eingestellt. Die übrigen 16 Bitzellen des Festwertspeichers 24 werden zur Aufnahme der Kennzeichnungsnummer der Ersatzwortleitung, in der die Ersatzunterwörter für die jeweilige Hauptspeicher-Unterwortleitung gespeichert werden soll, eingestellt.

Die einzig verbleibende Information, die im Festwertspeicher 20 gespeichert werden muß, besteht aus den Prüfbits des Fehleranzeige- und Korrekturcodes, die auf dem Prüfbitspeicher 26 übertragen wird. Diese Prüfbits werden in der Fehlerkorrekturschaltung 44 zur Sicherstellung des richtigen Einlesens von Kontrolldaten aus den Festwertspeichern 22 und 24 benutzt. Angesichts der Tatsache, daß der Fehlerkennzeichnungsspeicher 22 und der Ersatz-Adreßspeicher 34 insgesamt 36 Bits pro Wortleitung enthalten, können in Übereinstimmung mit bekannten Methoden unter Verwendung von sechs Prüfbits pro Wortleitung Fehler im ausreichenden Maße angezeigt und berichtigt werden.

Wenn die gewünschten Kontrolldaten auf Grund der Erkenntnisprüfung und anderer vorstehend beschriebener Korrekturmaßnahmen im Festwertspeicher 20 beständig gespeichert worden sind, ist der Speicher betriebsfertig.

Ersatzschreiboperation

Während einer Schreiboperation werden die Unterwörter des im Speicher zu speichernden Datenwortes zuerst aus der Zentraleinheit (CPU) 32 auf die

65 Übertragungsregister 34Λ ( F i g. 2 und 4) der Schaltung zur Übertragung und zum Ersatz der Unterwörter 34 übertragen. Der Treiber der Wortleitung des Hauptspeichers 10 wird im Verlaufe der vorläufigen Löschoperation beaufschlagt, wodurch der entsprechende Treiber des Festwertseichers 20 betätigt wird. Die 36 Bits-Kontrolldaten und sechs Prüfbits dieser Festwertspeicher-Treiberleitung werden vom Festwertspeicher 20 in die Fehlerkorrekturschaltung 44 eingelesen, in der die ausgelesenen Kontrolldaten entsprechend berichtigt werden. Dann werden die Kontrolldatenbits aus der Schaltung 44 auf die Steuerschaltung 36 und der Auswahlschaltung 42 wie folgt übertragen:

Die 16 Fehlermarkierungsbits werden in die Flipflops FFl bis FF16 des Decoders A ( F i g. 2 und 3) eingelesen.

Die vier Ersatzunterwort-Adreßbits werden auf das Zählregister 48 übertragen und von dort aus (unverändert) auf den Decoder B (wobei angenommen wird, daß es sich hierbei um die erste Unterwortersatzoperation der Wortleitung handelt).

Die 16 Ersatzwortleitungs-Adreßbits werden auf die Ersatzleitungs-Wählschaltung 42 zur Betätigung der entsprechenden Wortleitung 19 des Ersatzspeichers 17 übertragen.
Eine Ersatz-Schreiboperation schließt eine Datenübertragung aus dem Übertragungsregister 34Λ in das' Ersatzregister 345 ein. Der Decoder A bestimmt den ersten Satz von 64 Übertragungs-Flipflops im Register 34A von dem Daten in den Ersatzspeicher zu übertragen sind, und schaltet außerdem diesen Satz Flipflops zur Übertragung der in ihm gespeicherten Daten (d. h. des ersten aus der CPU kommenden Unterwortes) auf einen Satz Ersatzflipflops im Register 345, das vom Decoder B zum Empfang dieser Daten bestimmt worden ist, ein. Im gegenwärtigen Falle werden die Übertragungs-Flipflops FF(\, 1) bis FF(I, 64) somit zwecks anschließender Übertragung des ersten aus der Zentraleinheit kommenden Unterwortes auf den ersten Satz Ersatzflipflops FF(I', 1') bis FF(I', 64') eingestellt. Vor der Übertragung wird dieser erste Satz Ersatzflipflops zum Erhalt besagten Unterwortes aus den Übertragungsregister-Flipflops umgeschaltet.

Der Decoder A stellt außerdem den 16. Satz Übertragungsflipflops FF (16, 1) bis FF (16, 64) zur anschließenden Übertragung des 16. Unterwortes auf den zweiten Satz Ersatzflipflops FF(2', l')bis FF(2',64') ein. Diese Übertragungsoperation wird jedoch nicht sofort durchgeführt.

Der Decoder A erzeugt außerdem ein Steuersignal R zur Einleitung des ersten Ersatzzyklus. Einer der Schritte des Ersatzzyklus besteht darin, daß das gesamte in der ausgewählten Ersatzwortleitung 19 gespeicherte Wort auf das Ersatzregister B übertragen wird; anschließend wird der erste Unterwortteil dieses Ersatzregisters zum Erhalt eines neuen Unterwortes umgeschaltet. Dann wird die Ersatzschreibsteuerleitung 66 ( F i g. 4) durch das Signal R in Abhängigkeit von dem Signal R zur Übertragung der im ersten Unterwortteil gespeicherten Information vom Übertragungsregister 34/4 auf den ersten Ufiterwortteil des Ersatzregisters 34 ß beaufschlagt. Wenn der Inhalt des Registers 34ßim Anschluß daran wieder in den Ersatzspeicher 17 eingelesen wird, wird das neue erste Unterwort auf die entsprechende Ersatzunterwortgruppe 18 der gewählten Wortleitung 19 des Ersatzspeichers 17 übertragen.
Da das 16. Unterwortregister 14 in der Haupt-

509 531/288

speicherwortleitung 12 nunmehr ebenfalls fehlerhaft ist, ist es erforderlich, zur Speicherung des 16. Unterwortes im Ersatzspeicher 17 den Ersatzzyklus auszudehnen oder neu einzuleiten. Eine derartige Operation wird durch einen Folgeimpuls an der Steuerleitung 98 ( F i g. 3) des Decoders A eingeleitet, wodurch FFX zur Abgabe eines Null-Ausgabesignals umgeschaltet wird. Eine Einstellung aller anderen Flipflops FFl bis FF16 auf den Null-Zustand hätte die Ersatzoperation beendet. Da sich jedoch FF16 im Eins-Zustand befindet, wird durch das Tor 16 ein Signal von /⁷Fl 6 über die Leitung 104 auf das Tor 72 zur Erzeugung eines Ersatzsignals R gegeben. Dadurch wird ein neuer Ersatzzyklus eingeleitet. Der Folgeimpuls wird auch zur Vorstellung des Zählwertes um eine Binärziffer auf das Zählregister 48 übertragen, wodurch sich die Ersatzunterwortadresse von »0000« auf »0001« ändert.

• Im Laufe des sich ergebenden Ersatzzyklus wird das im 16. Unterwortteil des Übertragungsregisters 34A gespeicherte Unterwort auf den zweiten Unterwortteil des Ersatzregisters 34ß(das vorher über den Decoder B umgeschaltet wurde) übertragen. Dann wird das Unterwort auf die entsprechende Ersatzunterwortgruppe 18 in der ausgewählten Leitung 19 des Ersatzspeichers 17 übertragen. Durch den anschließenden Folgeimpuls wird der Flipflop FF16 ( F i g. 3) umgeschaltet. Der Decoder A erzeugt dann keine weiteren Ersatzsignale R mehr, da jetzt alle Tore 100, 101, 102, 103 usw. geschlossen sind und die Ersatzschreiboperation beendet ist.

Alle im Übertragungsregister 34/4 enthaltenen Datenunterwörter werden zum entsprechenden Zeitpunkt auf die entsprechenden Unterwortregister 14 in der Wortleitung 12 des Hauptspeichers 10 übertragen, ohne Rücksicht darauf, ob diese Unterwortregister 14 in Ordnung oder fehlerhaft sind. In anderen Worten bedeutet dies, daß Daten nicht daran gehindert werden, in fehlerhafte Unterwortregister des Hauptspeichers zu gelangen. Ersatz von in fehlerhaften Registern 14 gespeicherten Unterwörtern erfolgt mittels nachfolgender Leseoperationen, wie anschließend beschrieben.

Die Ersatzoperation kann mit folgenden Schritten zusammengefaßt werden:

1. Übertragung des eintreffenden Datenwortes von der Zentraleinheit auf die Übertragungsregister 34A

2. Während des Löschzyklus (bei dem das alte Wort aus der gewählten Hauptspeicher-Wortleitung beseitigt wird) wird der Inhalt der entsprechenden Wortleitung im Festwertspeicher 20 gelesen.

3. Durchführung von Fehlerprüfungen und Korrekturen (falls erforderlich) am aus dem Festwertspeicher 20 ausgelesenenen Wort.

4. Übertragung von 16 Fehlermarkierungsbits auf den Decoder A. Übertragung von 4 Unterwortadreßbits auf das Register 48 zur Einstellung des Decoders B auf die erste Ersatzunterwortadresse. Übertragung von 16 Ersatzleitungsadreßbits auf die Wählschaltung 42.

4a. Wenn kein Ersatzsignal R durch den Decoder A erteilt wird (alle Fehlermarkierungsbits sind Null), ist eine normale Schreiboperation zur Übertragung des ankommenden Datenwortes aus dem Register 34,4 auf den Hauptspeicher 10 auszuführen, wobei diese Informationen nicht auf den Ersatzspeicher 17 übertragen werden.

4b. Bei Abgabe eines Ersatzimpulses R durch den Decoder A ist mit Schritt 5 vorzugehen.

5. Mit einer Lese-Neuschreiboperation des Ersatzspeichers 17 ist unter Verwendung der vom Ersatzadreßspeicher 24 gelieferten 16-Bit-Adresse zur Auswahl der entsprechenden Wortleitung 19 im Ersatzspeicher 17 zu beginnen, wodurch dessen Inhalt auf das Ersatzregister 34ßübertragen wird.

6. Die vier Bit-Unterwortadressen vom Zählregister 48 sind am Decoder B anzulegen, bestimmte Flipflops im Ersatzregister 34ß(wie durch Decoder B bestimmt) sind umzuschalten, damit diese ein

neues Ersatzunterwort aus dem Übertragungsregister 34/1 empfangen können.

7. Durch Anlegen eines Ersatzschreibimpulses an das Register 34/4 ist eine Übertragung eines Unterwortes aus bestimmten Flipflops im Register 34/4 (die durch Decoder A bestimmt sind) auf Flipflops im Register 34ß, die durch den Decoder B bestimmt worden sind, vorzunehmen.

8. Übertragungen eines Folgeimpulses auf den Decoder /4, wodurch derselbe gelöscht und gegebenenfalls vorgestellt wird. Außerdem Übertragung des Folgeimpulses auf Register 48, wodurch der Decoder ßum eine Ziffer vorgestellt wird.

8a. Wenn kein weiterer Ersatzimpuls R vom Decoder A erteilt wird, ist im Hauptspeicher 10 eine Schreiboperation auszuführen, wodurch die Informationen aus dem Register 34/4 auf die ausgewählte Wortleitung des Hauptspeichers 10 übertragen werden. Außerdem ist im Ersatzspeicher 17 die Neuschreiboperation zu beenden, wodurch die Informationen aus dem Register 34ß auf die gewählte Wortleitung des Ersatzspeichers 17 übertragen werden.

8b. Bei Abgabe eines Ersatzsignals R durch den Decoder A sind vorstehende Schritte 6, 7 und 8 zu wiederholen.

Ersatzleseoperation

Die in die Zentraleinheit 32 einzugebenden Unterwortdaten werden zunächst aus dem Speicher auf die Steuerschaltung 34 zur Übertragung und zum Ersatz übertragen. Dadurch wird der Inhalt der adressierten Wortleitung 12 im Hauptspeicher 10 in den Flipflops des Übertragungsregisters 34/4 ( F i g. 2 und 4) gespeichert.

Die in den fehlerhaften Unterwortregistern gespeicherten Daten werden nicht daran gehindert, aus dem Hauptspeicher 10 in das Übertragungsregister 34/4 eingelesen zu werden. Bestimmte der im Register 34ß gespeicherten Unterwörter werden anschließend zum Ersatz von im Register 34/4 gespeicherten fehlerhaften Unterwörtern verwendet.

Gleichzeitig mit der soeben beschriebenen Leseoperation der Hauptspeicher-Wortleitung werden die Steuerinformationen des Festwertspeichers 20 ausgelesen, geprüft und korrigiert (falls erforderlich) und anschließend auf die Steuerschaltung 36 übertragen. Die Decoder A und B sprechen auf Grund dieser Informationen zur Auswahl eines bestimmten Satzes Übertragungs-Flipflops und eines bestimmten Satzes Ersatzflipflops, die miteinander in Verbindung zu bringen sind, an, wobei angenommen wird, daß eine Ersatz-Leseoperation verlangt wird. Vom Decoder A erhält das System außerdem ein Ersatzsignal R, wodurch ein Wort von der gewählten Ersatzspeicher-Wortleitung 19 auf das Register 34ß übertragen wird. Diese Steuer-Funktionen werden, wie vorstehend im Zusammenhang mit der Ersatz-Schreiboperation beschrieben, durchgeführt.

Es sei angenommen, daß das erste Unterwortregister 14 in der adressierten Wortleitung 12 des Hauptspeichers 10 fehlerhaft ist. In diesem Fail wird der erste Satz Übertragungsflipflops FF(I, 1) bis FF(I, 64) durch den Decoder A umgeschaltet, damit ein richtiges Ersatzunterwort vom Register 34B übernommen werden kann. Hierbei wird angenommen, daß das erste Ersatzunterwort der ersten Ersatz-Unterwortgruppe 18 entnommen wird. Der erste Satz Ersatzflipflops FF(I', V) bis FF (V, 64') wird vom Zählregister 48 und dem Decoder B zur Abgabe des richtigen Ersatzunterwortes eingeschaltet. Die Steuerleitung 74 ( F i g. 4) für die Ersatzleseoperation wird in Abhängigkeit vom Ersatzsignal R( F i g. 2 und 3) zur Übertragung von im ersten Unterwortteil des Ersatzregisters 34 gespeicherten Information auf den ersten Unterwortteil des Übertragungsregisters 34/4 beaufschlagt. Aus letzterem Register 34/4 werden besagte Informationen zur Zentraleinheit 32 übertragen.

Durch den Folgeimpuls auf die Steuerleitung 98 (F i g. 3) wird FFl im Decoder A umgeschaltet, wodurch dem nächsten wirksamen Decoderflipflop die Kontrolle übergeben wird, wobei es sich in diesem Falle um FF16 handelt. Demzufolge wird, wie vorstehend beschrieben, der 16. Satz Übertragungsflipflops FF(16, 1) bis FF (1, 64) zur Aufnahme neuer Daten umgeschaltet. Ein neues Ersatzsignal R wird erzeugt, und das Zählregister 48 wird vor Umschaltung des zweiten Satzes Ersatzflipflops FF(2', 1') bis FF(2', 64') zur Datenübertragung eingestellt. Zur gegebenen Zeit wird das zweite Ersatzunterwort aus dem Register 34B auf die 16. Stelle des Übertragungsregisters 34A übertragen. Durch den nächsten Folgeimpuls wird die Ersatzoperation beendet, da auf dieser Datenwortleitung keine weiteren Ersatzunterwörter mehr einzusetzen sind.

Wenn zur gegebenen Zeit Daten aus dem Übertragungsregister 34/4 in die Zentraleinheit eingelesen werden, schließt das ausgelesene Informationswort Ersatzunterwörter in der 1. und 16. Unterwortstelle aus dem Ersatzspeicher 17 ein, der Rest der Unterwörter stammt aus dem Hauptspeicher 10. Dadurch werden die beiden fehlerhaften Unterwörter der Hauptspeicherwortleitung beseitigt.

Die Ersatzoperation läßt sich in folgenden Schritten zusammenfassen:

1. Übertragung der gewählten Wortleitung aus dem Hauptspeicher 10 auf das Übertragungsregister 34A Lesen des Inhaltes der gewählten Wortleitung im Festwertspeicher 20.

2. Prüfen und Korrektur (falls erforderlich) von Fehlern in den aus dem Festwertspeicher 20 ausgelesenen Daten.

3. Übertragung von 16 Fehlermarkierungsbits auf den Decoder A. Übertragung von vier Ersatzunterwort-Adreßbits auf das Register 48 zur Einstellung des Decoders B auf die erste Ersatzunterwortadresse. Übertragung von 16 Ersatzadreßbits auf die Wählschaltung 40.

3a. Wenn der Decoder A kein Ersatzsignal R erteilt (alle Fehlermarkierungsbits sind Null), dann wird eine normale Leseoperation zur Übertragung von Daten aus dem Register 34/4 auf die Zentraleinheit durchgeführt ohne Übertragung von Informationen aus dem Register 34B.

3b. Bei Abgabe eines Ersatzsignals R durch den Decoder A ist mit Schritt 4 fortzufahren.

4. Unter Verwendung der 16-Bit-Adresse des Ersatz-Adreßspeichers 24 ist die entsprechende Wortleitung zum Ersatzspeicher 17 auszuwählen, und das gewählte Ersatzwort ist aus dem Ersatzspeicher 17 auf das Ersatzregister 34ßzu übertragen.

5. Die Fehlermarkierungsdaten des Festwertspeichers 22 zum Decoder A sind dazu zu verwenden, bestimmte Flipflops im Übertragungsregister 34,4, wie durch Decoder A bestimmt, zur Aufnahme eines Ersatzunterwortes einzustellen.

6. Es ist ein Ersatz-Leseimpuls an das Register 34ß anzulegen, wodurch ein Ersatzunterwort von bestimmten Flipflops im Register Z? (wie durch den Decoder B festgelegt) auf Flipflops des Registers 34A, die durch den Decoder A bestimmt worden sind, übertragen wird.

7. An den Decoder A ist ein Folgeimpuls anzulegen, wodurch derselbe gelöscht und gegebenenfalls vorgestellt wird. Außerdem ist der Folgeimpuls auf das Register 48 zu übertragen, wodurch der Decoder Sum eine Ziffer geändert wird.

7a. Falls keine weiteren Ersatzsignale mehr durch den Decoder A abgegeben werden, sind Informationen aus dem Register 34/4 in die Zentraleinheit einzuelsen.

7b. Falls der Decoder A ein Ersatzsignal R abgibt, sind die Schritte 5, 6 und 7, wie vorstehend angegeben, zu wiederholen.

Hierzu 4 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Schaltungsanordnung zur Kompensation schadhafter Speicherstellen in einem Datenspeicher, insbesondere in einem als Matrixspeicher ausgeführten wortorganisierten Hauptspeicher, mit Hilfe eines als Festwertspeicher ausgeführten Ersatzadressenspeichers, dadurch gekennzeichnet, daß jede Wortleitung (12) des Hauptspeichers (10) in eine Vielzahl Unterwortregister (14) unterteilt ist, daß der als Ersatzadressenspeicher (24) ausgebildete Festwertspeicher einen Fehlerkennzeichenspeicher (22) enthält, daß der Festwertspeicher (20) über eine Fehlerkorrekturschaltung (44) sowie über Steuerschaltungen (34 und 36) mit einem Ersatzspeicher (17) verbunden ist, der wie der Hauptspeicher (10) in Unterwortregister (18) unterteilt ist, die an Stelle der im Hauptspeicher (10) defekten und zu ersetzenden Unterwortregister (14) ansteuerbar sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß beim Auftreten mehrerer fehlerhafter Unterwortregister (14) auf einer Wortleitung (12) des Hauptspeichers (10) im zugeordneten Teil des Ersatzadressenspeichers (24) nur die Adresse des dem ersten zu ersetzenden Unterwortregister (14) zugeordneten Unterwortregisters (18) im Ersatzspeicher (17) gespeichert ist und im Fehlermarkierungsspeicher (22) des Festwertspeichers (20) mehrere Fehlermarkierungsbits auf der entsprechenden Wortleitung (12) gespeichert sind.

3. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Steuerschaltung (34) ein Unterwort-Übertragungsregister (34y4), das dem Hauptspeicher (10) zugeordnet ist, und ein Unterwort-Ersatzregister (34ß), das dem Ersatzspeicher (17) zugeordnet ist, aufweist

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß das Übertragungsregister (34/4) in so viel Gruppen bzw. Sätze von Speicherteilen unterteilt ist, wie Unterwörter auf einer Wortleitung (12) des Hauptspeichers (10) gespeichert werden können, und daß das Ersatzregister (34B) in so viel Gruppen bzw. Sätze von Teilregistern unterteilt ist, wie Unterwörter im Ersatzspeicher (17) vorhanden sind.

5. Schaltungsanordnung nach den Ansprüchen 3 und 4, dadurch gekennzeichnet, daß der Hauptspeicher (10) und der Festwertspeicher (20) gemeinsame Wortleitungen (12) haben und mit einer gemeinsamen Auswahlschaltung (30) verbunden sind.

6. Schaltungsanordnung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß auf einer Wortleitung (12) des Speichers (10) alle schadhaften Unterwortregister (14) gleichzeitig innerhalb eines Speicherzyklus ersetzt werden.

7. Schaltungsanordnung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß alle schadhaften Unterwortregister (14) einer Wortleitung (12) im Speicher (10) durch serielles Abrufen der Fehlermarkierungsbits aus dem Speicher (22) nacheinander ersetzt werden.