DE1297149B - Counting and storage arrangement for electronic pulses - Google Patents

Counting and storage arrangement for electronic pulses

Info

Publication number
DE1297149B
DE1297149B DE1967E0034366 DEE0034366A DE1297149B DE 1297149 B DE1297149 B DE 1297149B DE 1967E0034366 DE1967E0034366 DE 1967E0034366 DE E0034366 A DEE0034366 A DE E0034366A DE 1297149 B DE1297149 B DE 1297149B
Authority
DE
Germany
Prior art keywords
signal
register
gate
input
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1967E0034366
Other languages
German (de)
Inventor
Antoszewski Eugeniusz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
English Electric Co Ltd
Original Assignee
English Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by English Electric Co Ltd filed Critical English Electric Co Ltd
Publication of DE1297149B publication Critical patent/DE1297149B/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/29—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator multistable
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/133—Arrangements for measuring electric power or power factor by using digital technique
    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C13/00—Arrangements for influencing the relationship between signals at input and output, e.g. differentiating, delaying
    • G08C13/02—Arrangements for influencing the relationship between signals at input and output, e.g. differentiating, delaying to yield a signal which is a function of two or more signals, e.g. sum or product
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Description

Die Erfindung bezieht sich auf eine elektronische Schaltungsanordnung zum Zählen und zur Anzeige der Impulsfrequenz aufeinanderfolgender Eingangssignale, mit einem Signalregister zur Registrierung der Eingangssignale und einer bei Erregung auf die in dem Signalregister registrierten Signale ansprechende Ausgabeeinheit.The invention relates to an electronic circuit arrangement for counting and displaying the pulse frequency of successive input signals, with a signal register for registering the input signals and one for excitation output unit responding to the signals registered in the signal register.

Bei einer bereits bekannten elektrischen Zähl-und Speichereinrichtung (deutsche Auslegeschrift 1172 307) ist ein Signalregister und eine Ausgabeeinheit vorgesehen, wobei während einer vorgegebenen Periode dem Signalregister Eingangsimpulse zugeführt und am Ende dieser Periode die Anzahl der aufgezeichneten Eingangssignale in die Ausgabeeinheit übertragen werden. Sobald diese übertragung beendet ist, wiederholt sich dieser Zyklus, und es können wiederum Eingangssignale in das Register eingespeist werden. Wenn allerdings die Zählungen der jeweils maßgebenden Zählkreise des Signalregisters zwecks Anzeige auf die entsprechenden Zählkreise der Ausgabeeinheit übertragen werden, so wird die Zählfunktion der Schaltkreise des Signalregisters vorübergehend unterbrochen. Infolgedessen gehen die während der übertragungsperiode ankommenden Eingangssignale verloren.In an already known electrical counting and storage device (German Auslegeschrift 1172 307) is a signal register and an output unit provided, during a predetermined period the signal register input pulses and at the end of this period the number of recorded input signals be transferred to the output unit. As soon as this transfer is finished, repeats this cycle, and input signals can in turn be fed into the register will. If, however, the counts of the relevant counting circuits of the signal register are transferred to the corresponding counting circuits of the output unit for display purposes, this temporarily interrupts the counting function of the signal register circuitry. As a result, the incoming signals during the transmission period go lost.

Der Erfindung liegt die Aufgabe zugrunde, die Nachteile bekannter elektrischer Zähl- und Anzeigevorrichtungen der oben genannten Gattung zu vermeiden und insbesondere die Zählung von Eingangsimpulsen auch dann zu gewährleisten, wenn gerade der Zählwert im Register zur Ausgabeeinheit über--- tragen wird.-Zur Lösung dieser Aufgabe ist bei einer elektrischen Schaltungsanordnung zum Zählen und zur Anzeige der Impulsfrequenz aufeinanderfolgender Eingangssignale mit einem Signalregister zur Registrierung der Eingangssignale und einer bei Erregung auf die in dem Signalregister registrierten Signale ansprechenden Ausgabeeinheit gemäß der Erfindung eine erste die Eingangssignale bei in Betrieb befindlicher Ausgabeeinheit vom Signalregister in einen Signalspeicher ablenkende Steuerschaltung und eine zweite Steuerschaltung vorgesehen, welche die im Signalspeicher gespeicherten Signale in das Signalregister bei nicht in -Betrieb befindliche Ausgabeeinheit eingespeichert.The invention is based on the problem of known disadvantages to avoid electrical counting and display devices of the type mentioned above and in particular to ensure the counting of input pulses even if the counter value in the register is just being transferred to the output unit. - To the solution this task is in an electrical circuit arrangement for counting and for Display of the pulse frequency of successive input signals with a signal register to register the input signals and one upon excitation on the one in the signal register registered signals responsive output unit according to the invention a first the input signals from the signal register when the output unit is in operation into a signal memory deflecting control circuit and a second control circuit provided, which the signals stored in the signal memory in the signal register stored when the output unit is not in operation.

Eine gemäß der Erfindung ausgebildete elektrische Schaltungsanordnung zur Summierung elektrischer Signale und zum Ausdrucken einer derart erzeugten.. Gesamtsumme wird -im folgenden an Hand eines Ausführungsbeispiels und unter Bezugnahme auf die Zeichnung beschrieben; in dieser zeigt -. F i g. 1 ein Blockschaltbild der Schaltungsanordung, F i g. 2 A und 2B-*-ins einzelne -gehende Schaltbilder der Schaltungsanordnung.An electrical circuit arrangement designed according to the invention for summing electrical signals and for printing out a generated .. In the following, the total sum is based on an exemplary embodiment and with reference described on the drawing; in this shows -. F i g. 1 is a block diagram of the Circuit arrangement, FIG. 2 A and 2B - * - detailed circuit diagrams of the circuit arrangement.

Die Schaltungsanordnung weist ein Register 10 auf, in welches elektrische Signale in der Form von Impulsen aufeinanderfolgend eingespeist und zusammengezählt werden; zudem ist ein Drucker 12 zum periodischen Ausdrucken der Gesamtsumme im Register vorgesehen. Auf eine noch zu beschreibende Art und Weise beseitigt die Schaltungsanordnung die Schwierigkeit, die darin besteht, daß Impulse nicht in das Register 10 eingespeist werden können, während der Drucker gerade einen Druckvorgang ausführt: die Schaltungsanordnung speichert zeitweise alle während eines Druckvorgangs empfangenen Impulse und entläßt die gespeicherten Impulse - wenn der Druckvorgang aufgehört hat - in das Register 10, und zwar zwischen irgendwelchen weiteren Impulsen, die ankommen können.The circuit arrangement has a register 10 into which electrical signals in the form of pulses are fed in succession and added together; In addition, a printer 12 is provided for periodically printing out the total in the register. In a manner to be described, the circuit arrangement eliminates the problem that pulses cannot be fed into register 10 while the printer is in the process of printing: the circuit arrangement temporarily stores all pulses received during a printing process and releases them stored pulses - when the printing process has stopped - in the register 10, between any further pulses that may arrive.

Auf der Leitung 14 werden die ankommenden zu registrierenden Impulse empfangen und über ein UND-Gatter 16 und ein ODER-Gatter 18 zur Eingangsleitung 20 des Registers bzw. Zählers geleitet. Das UND-Gatter 16 wird durch eine Flip-Flop-Schaltung 22 gesteuert. Wenn der Drucker 12 nicht arbeitet, wird das Flip-Fop 22 durch eine Leitung 24 auf einen derartigen seiner stabilen Zustände eingestellt, daß auf einer Leitung 26 ein »KEIN DRUCK«-Signal erzeugt wird, um das UND-Gatter 16 zu öffnen, so daß die Impulse auf der Leitung 14 durch das UND-Gatter hindurch zum Register 10 gelangen. Die Leitung 14 ist auch über eine Leitung 28 mit einem weiteren UND-Gatter 30 verbunden, das ebenfalls durch die Flip-Flop-Schaltung 22 gesteuert ist. Wenn sich der Drucker 12 in seinem Betriebszustand befindet, wird das Flip-Flop 22 mittels einer Leitung 31 eingestellt, um ein »DRUCK«-Signal auf einer Leitung 32 zu erzeugen, welches das UND-Gatter 30 öffnet, so daß die Eingangsimpulse auf Leitung 14 zum einen Eingang 34 eines umkehrbaren Impulszählers 36 durchlaufen können. Die am Eingang 34 empfangenen Impulse bewirken, daß der Zähler 36 aufwärts zählt.The incoming pulses to be registered are received on line 14 and passed via an AND gate 16 and an OR gate 18 to the input line 20 of the register or counter. The AND gate 16 is controlled by a flip-flop circuit 22. When printer 12 is not operating, flip-fop 22 is set to one of its steady states by line 24 so that a "NO PRINT" signal is generated on line 26 to open AND gate 16, so that the pulses on line 14 pass through the AND gate to register 10. The line 14 is also connected via a line 28 to a further AND gate 30, which is also controlled by the flip-flop circuit 22. When printer 12 is in its operational state, flip-flop 22 is set by line 31 to generate a "PRINT" signal on line 32 which opens AND gate 30 so that the input pulses are on line 14 can pass through an input 34 of a reversible pulse counter 36. The pulses received at input 34 cause counter 36 to count up.

Der Zähler 36 besitzt eine Ausgangsleitung 38, die eine Ausgangsgröße führt, mit Ausnahme des Falls, wo der Zähler auf den Zählerstand am untersten Ende seines Bereichs (das ist der Zählerstand »1«) eingestellt ist. Die Leitung 38 ist mit dem einen Eingang eines UND-Gatters 42 verbunden, dessen zweiter Eingang über eine Leitung 40 mit dem Ausgang des UND-Gatters 16 verbunden ist. Der Ausgang des UND-Gatters 42 speist eine Verzögerungsschaltung 46, deren Ausgang mit dem- ODER-Gatter 18 und einem zweiten Eingang 48 des Zählers 36 verbunden ist. Die am Eingang 48 empfangenen Impulse bewirken, daß der Zähler 36 nach unten zählt.The counter 36 has an output line 38 which carries an output variable, with the exception of the case where the counter is set to the counter reading at the lowest end of its range (that is, the counter reading "1"). The line 38 is connected to one input of an AND gate 42, the second input of which is connected to the output of the AND gate 16 via a line 40. The output of the AND gate 42 feeds a delay circuit 46, the output of which is connected to the OR gate 18 and a second input 48 of the counter 36. The pulses received at input 48 cause counter 36 to count down.

Im folgenden wird die Wirkungsweise der Schaltungsanordnungbeschrieben. Es sei angenommen, daß der Zähler 36 anfangs einen Zählerstand »1« enthält.The mode of operation of the circuit arrangement is described below. It is assumed that the counter 36 initially contains a count "1".

Wenn der Drucker 12 nicht arbeitet, erzeugt das Flip-Flop 22 das »KEIN DRUCK«-Signal, öffnet somit das UND-Gatter 16 und erlaubt, daß Impulse der Leitung 14 zum Register 10 gelangen und dort zusammengezählt werden. Das UND-Gatter 30 wird bei Nichtvorhandensein des »DRUCK«-Signals geschlossen gehalten, und das UND-Gatter 42 bleibt geschlossen, weil die Leitung 38 keine Ausgangsgröße führt.When the printer 12 is not working, the flip-flop 22 generates the "NO PRINT" signal, thus opening the AND gate 16 and allowing pulses on the line 14 to reach the register 10 and be added up there. The AND gate 30 is held closed in the absence of the "PRESSURE" signal, and the AND gate 42 remains closed because the line 38 has no output.

Wenn der Drucker durch eine nicht gezeigte Vorrichtung. erregt wird, wird ein Signal auf einer Leitung 50 zum Register 10 übertragen; dieses Signal bewirkt, daß der Zählerstand auf einer Leitung 52 zum Register übertragen und ausgedruckt wird. Die Erregung des Druckers 12 bewirkt, daß das Flip-Flop 22 auf seinen entgegengesetzten Zustand durch die Leitung 24 eingestellt wird, wodurch das »KEIN DRUCK«-Signal entfernt und das »DRUCK«-Signal erzeugt wird. Demnach wird das UND-Gatter 16 geschlossen, so daß keine weiteren Eingangsimpulse zum Register 10 gelangen. Zur gleichen Zeit wird jedoch das UND-Gatter 30 geöffnet, so daß alle weiteren Eingangsimpulse auf Leitung 14 zum Zähler 36 laufen und bewirken, daß der Zähler aufwärts zählt. Der erste derartige empfangene Eingangsimpuls ändert den Zählerstand im Zähler 36 von »1« auf »2« und erregt so die Leitung 38; das UND-Gatter 42 bleibt jedoch geschlossen, weil durch das UND-Gatter 16 keine Signale laufen können. Jeder weitere Eingangsimpuls auf Leitung 14 vergrößert den Zählerstand im Zähler 36 durch eine weitere Eins.When the printer by a device not shown. is energized, a signal is transmitted on line 50 to register 10 ; this signal causes the counter reading to be transmitted on a line 52 to the register and printed out. The energization of printer 12 causes flip-flop 22 to be set to its opposite state through line 24, removing the "NO PRINT" signal and generating the "PRINT" signal. Accordingly, the AND gate 16 is closed so that no further input pulses reach the register 10 . At the same time, however, the AND gate 30 is opened so that all further input pulses on line 14 go to the counter 36 and cause the counter to count up. The first such input pulse received changes the count in counter 36 from "1" to "2" and thus energizes line 38; the AND gate 42 remains closed, however, because no signals can pass through the AND gate 16. Each additional input pulse on line 14 increases the count in counter 36 by a further one.

Wenn der Druckvorgang des Druckers 12 endet, wird das Flip-Flop in seinen entgegengesetzten stabilen Zustand umgeschaltet, das Drucksignal entfernt und das »KEIN DRUCK«-Signal erzeugt. Damit wird das UND-Gatter 30 geschlossen, und es können keine weiteren Eingangsimpulse auf den Zähler 36 einwirken; das UND-Gatter 16 wird dagegen geöffnet, so daß die weiteren Eingangsimpulse hindurch zum Register 10 laufen und dort die Gesamtsumme vergrößern können. Zusätzlich läuft jeder derartige weitere Eingangsimpuls durch das UND-Gatter 42, weil die Ausgangsleitung 38 erregt ist. Nachdem jeder derartige Impuls in der Verzögerungsschaltung 46 verzögert ist, läuft er über das ODER-Gatter 18 und vergrößert die Gesamtsumme im Register 10 um eine weitere Eins; dieser Impuls zählt auch den im Zähler 36 befindlichen Zählerstand um ein nach unten.. Tatsächlich wird daher jeder Eingangsimpuls - auf Leitung 14 nicht nur zum Register 10 geleitet, sondern bewirkt auch, daß ein gespeicherter Impuls aus dem Zähler 36 entfernt und in das Register eingespeist wird. Die durch die Verzögerungsschaltung 46 bewirkte Verzögerung ist derart gewählt, daß jeder von dort erzeugte Impuls nach dem Ende des Eingangsimpulses auf Leitung 14, der ihn erzeugt hat, aber vor dem Auftreten des nächsten Impulses auf Leitung 14 auftritt.When the printing of printer 12 ends, the flip-flop is switched to its opposite stable state, the print signal is removed and the "NO PRINT" signal is generated. The AND gate 30 is thus closed and no further input pulses can act on the counter 36; the AND gate 16 , however, is opened so that the further input pulses run through to register 10 and there can increase the total. In addition, any such further input pulse passes through AND gate 42 because output line 38 is energized. After each such pulse is delayed in delay circuit 46 , it passes through OR gate 18 and increases the total in register 10 by a further one; this pulse also counts the count in counter 36 down by one. In fact, every input pulse - on line 14 is not only passed to register 10 , but also causes a stored pulse to be removed from counter 36 and fed into the register will. The delay caused by the delay circuit 46 is selected such that each pulse generated by it occurs after the end of the input pulse on line 14 that generated it, but before the occurrence of the next pulse on line 14 .

Wenn die Anzahl der auf Leitung 14 empfangenen Eingangsimpulse so groß ist, daß der Zählerstand im Zähler 36 auf den Zählerstand »l« heruntergezählt ist, so wird die Leitung 38 nicht mehr erregt und verhindert somit, daß irgendwelche weiteren Eingangsimpulse durch das UND-Gatter 42 gelangen. In den F i g. 2 A und 2 B ist eine Schaltungsanordnung der F i g. 1 mehr ins einzelne gehend dargestellt; die Teile in den F i g. 2 A und 2 B, die solchen in F i g. 1 entsprechen, sind mit gleichen Bezugszeichen versehen.If the number of input pulses received on line 14 is so large that the count in counter 36 is counted down to count "1" , line 38 is no longer energized and thus prevents any further input pulses from passing through AND gate 42 reach. In the F i g. 2A and 2B is a circuit arrangement of FIG. 1 is shown in more detail; the parts in FIGS. 2 A and 2 B, those in FIG. 1 are provided with the same reference numerals.

Der Zähler 36 weist zehn identische bistabile Schaltungen 301 A bis 301 K auf, die derart miteinander verbunden sind, daß sie in der Reihenfolge 301A, 301B . . .301J, 301K durch aufeinanderfolgende Impulse geschaltet werden, die am Eingang 34 empfangen werden, der mit den entsprechenden Basen der rechten Transistoren der bistabilen Schaltung verbundene Kondensatoren C321 bis C330 aufweist. Der am Eingang 34 empfangene Impuls macht den rechts liegenden Transistor einer der bistabilen Schaltungen nicht leitend und den links liegenden Transistor dieser Schaltung leitend. Durch Impulse, die am Eingang 48 empfangen werden, wird der Zähler nach unten gezählt, d. h., die im Zähler gespeicherten Impulse werden aufeinanderfolgend entfernt; der Eingang 48 weist dabei mit den Basen der links liegenden Transistoren der bistabilen Schaltungen in entsprechender Weise verbundene Kondensatoren C311 bis C320 auf. Mit Ausnahme des Falls, wo der Zähler 36 einen Zählerstand von »1« enthält, ist der rechte Transistor der bistabilen Schaltung 301A leitend und erzeugt somit ein positives Niveau auf Leitung 38.The counter 36 has ten identical bistable circuits 301 A to 301 K, which are connected to one another in such a way that they are in the order 301A, 301B . . .301 J, 301K are switched by successive pulses received at input 34 which has capacitors C321 to C330 connected to the corresponding bases of the right transistors of the bistable circuit. The pulse received at input 34 makes the transistor on the right of one of the bistable circuits non-conductive and the transistor on the left of this circuit conductive. The counter is counted down by pulses received at input 48 , ie the pulses stored in the counter are successively removed; the input 48 has capacitors C311 to C320 connected in a corresponding manner to the bases of the transistors on the left of the bistable circuits. With the exception of the case where the counter 36 contains a count of “1”, the right transistor of the bistable circuit 301A is conductive and thus generates a positive level on line 38.

Die Flip-Flop-Schaltung 22 weist eine bistabile Schaltung 302 auf, welche die »KEIN DRUCK«-Signale als negative Niveaus auf den entsprechenden Leitungen 26 und 32 erzeugt. Das UND-Gatter 16 weist zwei Dioden D 327 und D 328 auf, welche die Leitung eines Transistors TR 325 steuern. Wenn beide Dioden abgeschaltet sind, wird der Transistor TR 325 momentan leitfähig gemacht, um einen Impuls über einen Kondensator C316 zum Register 10 zu leiten. Das UND-Gatter 16 weist einen weiteren Transistor TR 326 zur Umkehrung der positiven Impulse auf Leitung 14 auf; somit ist dieses Gatter genauer als ein NAND-Gatter zu bezeichnen.The flip-flop circuit 22 has a bistable circuit 302 which generates the "NO PRESSURE" signals as negative levels on the corresponding lines 26 and 32 . The AND gate 16 has two diodes D 327 and D 328 which control the conduction of a transistor TR 325. When both diodes are switched off, the transistor TR 325 is made conductive momentarily in order to conduct a pulse to the register 10 via a capacitor C316. AND gate 16 has another transistor TR 326 for reversing the positive pulses on line 14 ; thus this gate can be more precisely designated as a NAND gate.

Die UND-Gatter 30 und 42 gleichen in Aufbau und Wirkungsweise dem UND-Gatter 16 und sind also auch genauer als NAND-Gatter zu bezeichnen.The AND gates 30 and 42 are similar in structure and mode of operation to the AND gate 16 and are therefore to be referred to more precisely as NAND gates.

Die Verzögerungsschaltung 46 weist eine monostabile Schaltung auf, die zwei Transistoren TR 321 und TR 322 enthält.The delay circuit 46 has a monostable circuit, the two transistors TR 321 and TR 322 contains.

Die Funktion des ODER-Gatters 18 (F i g. 1) wird durch die gemeinsam mit dem Register 10 verbundene Diode D321, und den Kondensator C 316 ausgeführt.The function of the OR gate 18 (FIG. 1) is carried out by the diode D321 connected in common to the register 10 and the capacitor C 316.

Es sei bemerkt, daß bei anderen Anwendungen der beschriebenen Schaltungsanordung der Drucker 12 durch irgendeine andere Vorichtung ersetzbar ist, die - wenn erregt - das Register 10 richtig vom Betrieb abhält; beispielsweise kann der Drucker 12 durch eine andere Ausbildung einer Aufzeichnungsvorrichtung ersetzt werden.It should be noted that in other applications of the circuitry described, the printer 12 may be replaced by any other device which, when energized, will properly keep the register 10 from operating; for example, the printer 12 can be replaced by a different form of recording device.

Claims (1)

Patentansprüche: 1. Elektronische Schaltanordnung zum Zählen und zur Anzeige der Impulsfrequenz aufeinanderfolgender Eingangssignale, mit einem Signalregster zur Registrierung der Eingangssignale und einer bei Erregung auf die in dem Signalregister registrierten Signale ansprechende Ausgabeeinheit,gekennzeichnet durch eine erste die Eingangssignale bei in Betrieb befindlicher Ausgabeeinheit (12) vom Signalregister (10) in einen Signalspeicher (36) ablenkende Steuerschaltung (28, 30, 34) und eine zweite die im Signalspeicher (36) gespeicherten Signale in das Signalregister (10) bei nicht in Betrieb befindlicher Ausgabeeinheit einspeichernde Steuerschaltung (16, 42, 46,18). 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Steuerschaltung ein erstes Signalgatter (30) aufweist, welches zur Aufnahme der Eingangssignale angeschaltet ist und - wenn erregt -die Eingangssignale zum Signalspeicher (36) durchläßt. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Steuerschaltung ein zweites Signalgatter (16) aufweist, welches zur Aufnahme der Eingangssignale angeschaltet ist, und - wenn erregt - die Eingangssignale zum Signalregister (10) hindurchläßt. 4. Schaltungsanordnung nach Anspruch 3, gekennzeichnet durch eine Steuerschaltung (22) die bei Betrieb der Ausgabeeinheit (12) das erste Signalgatter (30) erregt und das zweite Signalgatter (16) unerregt läßt und die dann, wenn die Ausgabeeinheit nicht im Betrieb ist, das zweite Signalgatter (16) erregt und das erste Signalgatter (30) unerregt hält. 5. Schaltungsanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die zweite Steuerschaltung auch ein drittes Signalgatter (42) aufweist, welches erregt ist, während der Signalspeicher (36) mindestens eine vorgegebene Anzahl von Signalen speichert, und welches infolge eines jeden Eingangssignals zum Signalregister (10) wirksam ist, um ein weiteres Signal in das Signalregister (10) einzuspeisen und um die im Signalspeicher (36) gespeicherte Signalanzahl um eins zu vermindern. 6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß das dritte Signalgatter (42) mit einer Verzögerungsschaltung (46) verbunden ist, die bewirkt, daß jedes erwähnte weitere in das Signalregister (10) infolge eines Eingangssignals eingespeiste Signal nach diesem Eingangssignal in das Register (10) eingespeist wird. 7. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Signalspeicher (36) einen Signalzähler aufweist, dessen Zählerstand die Anzahl der gespeicherten Signale darstellt. B. Schaltungsanordnung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der Signalspeicher (36) einen Signalzähler aufweist, dessen Zählerstand die Anzahl der gespeicherten Signale darstellt, und wobei der Zähler im Betrieb ist, wodurch durch jedes durch das zweite Signalgatter (30) gelangende Eingangssignal nach oben bis zu einem ersten vorgegebenen Zählerstand gezählt wird und nach unten bis zu einem zweiten vorgegebenen Zählerstand gezählt wird, und zwar durch jedes genannte weitere Signal, welches durch das dritte Signalgatter (42) eingespeist wird. 9. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ausgabeeinheit ein Drucker (12) ist, welcher bei Erregung die Gesamtsumme der im Signalregister (10) registrierten Eingangssignale ausdruckt.Claims: 1. Electronic switching arrangement for counting and displaying the pulse frequency of successive input signals, with a signal register for registering the input signals and an output unit that responds to the signals registered in the signal register when excited, characterized by a first output unit (12 ) from the signal register (10) into a signal memory (36) deflecting control circuit (28, 30, 34) and a second control circuit (16, 42 ) which stores the signals stored in the signal memory (36) in the signal register (10) when the output unit is not in operation , 46.18). 2. Circuit arrangement according to claim 1, characterized in that the first control circuit has a first signal gate (30) which is switched on to receive the input signals and - when energized - lets through the input signals to the signal memory (36). 3. Circuit arrangement according to claim 2, characterized in that the second control circuit has a second signal gate (16) which is switched on to receive the input signals and - when energized - lets the input signals to the signal register (10) through. 4. Circuit arrangement according to claim 3, characterized by a control circuit (22) which, when the output unit (12) is in operation, excites the first signal gate (30) and leaves the second signal gate (16) de-energized and which, when the output unit is not in operation, the second signal gate (16) is energized and the first signal gate (30) is kept de-energized. 5. Circuit arrangement according to claim 3 or 4, characterized in that the second control circuit also has a third signal gate (42) which is energized while the signal memory (36) stores at least a predetermined number of signals, and which as a result of each input signal to Signal register (10) is effective to feed a further signal into the signal register (10) and to reduce the number of signals stored in the signal memory (36) by one. 6. Circuit arrangement according to claim 5, characterized in that the third signal gate (42) is connected to a delay circuit (46) which causes each mentioned further signal fed into the signal register (10) as a result of an input signal after this input signal into the register (10) is fed. 7. Circuit arrangement according to one of the preceding claims, characterized in that the signal memory ( 36) has a signal counter whose count represents the number of stored signals. B. Circuit arrangement according to claim 5 or 6, characterized in that the signal memory (36) has a signal counter, the count of which represents the number of stored signals, and wherein the counter is in operation, whereby each passing through the second signal gate (30) Input signal is counted up to a first predetermined counter reading and is counted down to a second predetermined counter reading, namely by each said further signal which is fed through the third signal gate (42). 9. Circuit arrangement according to one of the preceding claims, characterized in that the output unit is a printer (12) which, when energized, prints out the total sum of the input signals registered in the signal register (10).
DE1967E0034366 1966-07-14 1967-07-13 Counting and storage arrangement for electronic pulses Pending DE1297149B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB3157066A GB1186351A (en) 1966-07-14 1966-07-14 Bistable Electrical Circuits

Publications (1)

Publication Number Publication Date
DE1297149B true DE1297149B (en) 1969-06-12

Family

ID=10325098

Family Applications (2)

Application Number Title Priority Date Filing Date
DE1967E0034365 Pending DE1297666B (en) 1966-07-14 1967-07-13 Circuit arrangement for a counter arrangement with a bistable transistor circuit
DE1967E0034366 Pending DE1297149B (en) 1966-07-14 1967-07-13 Counting and storage arrangement for electronic pulses

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE1967E0034365 Pending DE1297666B (en) 1966-07-14 1967-07-13 Circuit arrangement for a counter arrangement with a bistable transistor circuit

Country Status (3)

Country Link
CH (3) CH461584A (en)
DE (2) DE1297666B (en)
GB (1) GB1186351A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1172307B (en) * 1960-02-19 1964-06-18 Gen Radio Co Electrical counting and storage device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1147627B (en) * 1960-02-15 1963-04-25 Siemens Ag Bistable multivibrator with a switch-on position determined and defined by an additional control voltage
NL264707A (en) * 1960-05-12
DE1219078B (en) * 1965-04-05 1966-06-16 Licentia Gmbh Monostable or bistable toggle switch secured against malfunctions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1172307B (en) * 1960-02-19 1964-06-18 Gen Radio Co Electrical counting and storage device

Also Published As

Publication number Publication date
CH461584A (en) 1968-08-31
CH460942A (en) 1968-08-15
GB1186351A (en) 1970-04-02
DE1297666B (en) 1969-06-19
CH470037A (en) 1969-03-15

Similar Documents

Publication Publication Date Title
DE1177384B (en) Arrangement for the analysis of printed characters
DE1168127B (en) Circuit arrangement for comparing numbers
DE2324906C3 (en) Data processing system only repetition when an error occurs
DE3111555C2 (en) Method and apparatus for storing information using prior recording
DE3032568C2 (en) Generator for clock signals with period length controllable by command signals
DE2321200C3 (en) Circuit arrangement for the implementation of logical operations represented by Boolean equations
DE3018509C2 (en) Shift register
DE1119567B (en) Device for storing information
DE1007085C2 (en) Electronically working counter
DE1297149B (en) Counting and storage arrangement for electronic pulses
DE1164482B (en) Pulse counters from bistable multivibrators
DE3039306A1 (en) Serial data bit receiving circuit - includes gate elements and flip=flop to separate data into address and information strings for storage in buffers
DE2237579C3 (en) Clock-controlled master-slave toggle switch
DE3240891C2 (en) Counting circuit for measuring time intervals
DE1138565B (en) Clock pulse generator
DE1297150B (en) Shift register with controlled silicon diodes as storage element
DE2424804A1 (en) CONTROL DEVICE FOR TYPE TAPE PRINTER
DE1149926B (en) Binary counter for processing data
DE1298317B (en) Binary adder
DE2206022C3 (en) Process control device
DE1549481C (en) Computing arrangement
DE2056479C3 (en) Switching arrangement with an edge-controlled flip-flop circuit
DE1084054B (en) Arrangement for moving information or groups of information in a chain step by step
DE1115765B (en) Bistable multivibrator with two mutually controlling transistors, especially for telecommunications systems
DE1092706B (en) Electronic step switch