DE1281037B - Method of manufacturing a transistor - Google Patents
Method of manufacturing a transistorInfo
- Publication number
- DE1281037B DE1281037B DE1965T0029434 DET0029434A DE1281037B DE 1281037 B DE1281037 B DE 1281037B DE 1965T0029434 DE1965T0029434 DE 1965T0029434 DE T0029434 A DET0029434 A DE T0029434A DE 1281037 B DE1281037 B DE 1281037B
- Authority
- DE
- Germany
- Prior art keywords
- zone
- base zone
- base
- emitter
- diffused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES JißTWWl· PATENTAMTFEDERAL REPUBLIC OF GERMANY GERMAN JISSTWWl · PATENT OFFICE
Int. Cl.: Int. Cl .:
HOIlHOIl
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag: Number:
File number:
Registration day: Display day:
Deutsche Kl.: 21g-11/02 German class: 21g -11/02
P 12 81 037.6-33 (T 29434)P 12 81 037.6-33 (T 29434)
18. September 1965September 18, 1965
24. Oktober 1968October 24, 1968
Die Hochfrequenzeigenschaften eines Transistors sind bekanntlich dann besonders gut, wenn in der Basiszone ein stark ausgeprägtes Driftfeld vorhanden ist und wenn die Basisdotierung auf der Emitterseite möglichst niederohmig, auf der Kollektorseite dagegen möglichst hochohmig ist. Diese Bedingungen sind nur dann erfüllt, wenn die Basiszone durch Diffusion hergestellt wird und wenn die Abnahme der Störstellenkonzentration in der Basiszone möglichst groß ist.The high-frequency properties of a transistor are known to be particularly good when in the Base zone there is a strongly pronounced drift field and if the base doping is on the emitter side as low as possible, but as high as possible on the collector side. These conditions are only fulfilled if the base zone is produced by diffusion and if the decrease the impurity concentration in the base zone is as large as possible.
Hochfrequenztransistoren werden heute nach der Mesa- oder Planartechnik hergestellt. Mit der bekannten Planartechnik ist es jedoch nicht möglich, bei Transistoren in der Basiszone ein beliebig steiles Konzentrationsgefälle zu erzeugen, da durch den auf die Basisdiffusion folgenden Oxydationsprozeß der ursprünglich steile Störstellengradient in der Basiszone in einen flacheren Störstellengradienten umgewandelt wird. Dies ist darauf zurückzuführen, daß bei der Oxydation das besonders niederohmige Basismaterial aufoxydiert wird und daß die Basisstörstellen infolge der bei der Oxydation erforderlichen Temperaturbehandlung weiter vordiffundieren. Zur Vermeidung dieser Nachteile wird zum Herstellen eines Transistors mit einem großen Störstellengradienten in der Basiszone nach der Erfindung vorgeschlagen, daß zunächst in dem als Kollektorzone dienenden Halbleiterkörper eine Basiszone erzeugt wird und dann in diese Basiszone eine Vertiefung eingebracht wird, durch deren Wände verschiedenartiges Dotierungsmaterial eindiffundiert wird, so daß in der Basiszone eine hochdotierte Zone entsteht und außerdem auch die Emitterzone erzeugt wird.Today, high-frequency transistors are manufactured using the mesa or planar technology. With the known Planar technology, however, is not possible, with transistors in the base zone an arbitrarily steep one To generate concentration gradient, because of the oxidation process following the base diffusion originally steep impurity gradient in the base zone converted into a flatter impurity gradient will. This is due to the fact that the base material has a particularly low resistance during the oxidation is oxidized and that the base defects as a result of the temperature treatment required for the oxidation continue to prediffuse. To avoid these disadvantages, a A transistor with a large impurity gradient in the base zone according to the invention is proposed, that first a base zone is generated in the semiconductor body serving as the collector zone, and then a recess is made in this base zone, through the walls of which doping material of various types is diffused in, so that a highly doped zone arises in the base zone and also the emitter zone is also generated.
Es ist bereits ein Verfahren bekannt, bei dem in einen Halbleiterkörper vom Leitungstyp der Basiszone emitter- und/oder kollektorseitig Vertiefungen eingebracht werden. Anschließend wird durch die Wände dieser Vertiefungen Störstellenmaterial in den Basiskörper eindiffundiert, welches im Halbleiterkörper den Leitungstyp der Emitter- bzw. der Kollektorzone erzeugt. Bei einer allseitigen Diffusion werden nach der Diffusion diejenigen Teile der Diffusionsschicht entfernt, die einen Kurzschluß der Emitter- und Basiszone erwirken würden. Dieses bekannte Verfahren dient zur Herstellung eines Transistors durch Diffusion, bei dem man von einem relativ stabilen Halbleiterkörper vom Leitungstyp der Basiszone ausgeht und die für Hochfrequenzzwecke erforderliche dünne Basisschicht durch Vertiefungen im Halbleiterkörper erzeugt.A method is already known in which in a semiconductor body of the conductivity type of the base zone Emitter and / or collector side depressions are introduced. Then the Walls of these recesses impurity material diffused into the base body, which in the semiconductor body generates the conductivity type of the emitter or collector zone. In the case of all-round diffusion After diffusion, those parts of the diffusion layer are removed that cause a short circuit of the emitter and base zone. This known method is used to manufacture a transistor by diffusion, in which one of a relatively stable semiconductor body of the conductivity type of the base zone and the thin base layer required for high-frequency purposes by means of depressions generated in the semiconductor body.
Bei einem anderen bekannten Verfahren geht man nicht von einem Basiskörper, sondern von einemAnother known method does not start with a base body, but with one
Verfahren zum Herstellen eines TransistorsMethod of manufacturing a transistor
Anmelder:
TelefunkenApplicant:
Telefunken
Patentverwertungsgesellschaft m. b. H.,
7900 Ulm, Elisabethenstr. 3Patentverwertungsgesellschaft mb H.,
7900 Ulm, Elisabethenstr. 3
Als Erfinder benannt:Named as inventor:
Reinhold Kaiser, 7100 HeilbronnReinhold Kaiser, 7100 Heilbronn
Kollektorkörper aus und versieht diesen Halbleiterkörper auf der Emitterseite mit Ätzvertiefungen. Im Anschluß an die Herstellung der Ätzvertiefungen erfolgt eine Basisdiffusion zur Herstellung der Basis-Collector body and provides this semiconductor body with etching depressions on the emitter side. in the Following the production of the etching depressions, a base diffusion takes place to produce the base
ao zone, wobei jedoch derjenige Teil der dabei entstehenden Diffusionsschicht, der sich auf der Kollektorseite befindet, nachträglich wieder entfernt wird. An die Basisdiffusion schließt sich die Emitterdiffusion an, bei der die Emitterzone entsteht. Der auf derao zone, but that part of the diffusion layer that is created in the process that is on the collector side is located, is subsequently removed again. The emitter diffusion follows the base diffusion where the emitter zone arises. The one on the
as Kollektorseite in den Kollektorkörper eindiffundierte Teil der Emitterdiffusionsschicht stört nicht, da er denselben Leitungstyp wie die Kollektorseite aufweist. Die Kontaktierung des Transistors erfolgt durch einen allseitig aufgebrachten Metallbelag, von dem nachträglich wieder Teile entfernt werden, um einen Kurzschluß zwischen den einzelnen Halbleiterzonen zu vermeiden.The collector side diffused into the collector body Part of the emitter diffusion layer does not interfere because it has the same conductivity type as the collector side. The transistor is contacted by a metal coating applied on all sides, of which Parts are subsequently removed again to avoid a short circuit between the individual semiconductor zones to avoid.
Die Erfindung wird im folgenden am Beispiel eines Planartransistors näher erläutert.The invention is explained in more detail below using the example of a planar transistor.
Die F i g. 1 zeigt die Herstellung der Basiszone 1 des Planartransistors, die in bekannter Weise mit Hilfe der Oxydmaske 2 in einen begrenzten Bereich eines Halbleiterkörpers 3 vom Leitungstyp der Kollektorzone eindiffundiert wird. Zur Herstellung der Emitterzone wird die Halbleiteroberfläche nach der F i g. 2 erneut oxydiert und in die dabei entstehende Oxydschicht 4 ein Fenster 5 eingeätzt. Im Gegensatz zur bekannten Planartechnik wird jedoch bei dieser Ätzung nicht nur die Oxydschicht, sondern auch dei Halbleiterkörper geätzt, so daß innerhalb der Basiszone 1 die Ätzgrube 6 entsteht. Durch die Wand dieser Ätzgrube wird nun gemäß der F i g. 3 in die Basiszone 1 eine Zone 7 vom Leitungstyp der Basiszone eindiffundiert, die naturgemäß niederohmiger als die Basiszone ist. Die Zone7 ist in der Fig. 3 durch die genannte Basiszone 1 hindurch bis zum Kollektor diffundiert. Die Emitterzone 8 entsteht nach derThe F i g. 1 shows the production of the base zone 1 of the planar transistor, which in a known manner with Using the oxide mask 2 in a limited area of a semiconductor body 3 of the conductivity type of the collector zone is diffused. To produce the emitter zone, the semiconductor surface is after F i g. 2 is oxidized again and a window 5 is etched into the resulting oxide layer 4. In contrast the known planar technique, however, is used in this etching not only the oxide layer, but also the The semiconductor body is etched so that the etched pit 6 is created within the base zone 1. Through the wall of this Etching pit is now shown in FIG. 3 in the base zone 1 is a zone 7 of the conductivity type of the base zone diffused in, which is naturally lower than the base zone. Zone 7 is through in FIG. 3 said base zone 1 diffuses through to the collector. The emitter zone 8 arises after
809 628/1548809 628/1548
F i g. 4 dadurch, daß Störstellen, die im Halbleiterkörper den Leitungstyp der Emitterzone erzeugen, ebenfalls durch die Wand der Ätzgrube 6 in den niederohmigen Bereich 7 vom Leitungstyp der Basiszone eindiffundiert werden. Die Emitterdiffusion kann gleichzeitig mit der Diffusion der Zone 7 vom Leitungstyp der Basiszone oder im Anschluß daran durchgeführt werden. Bei gleichzeitiger Eindiffusion dieser beiden Zonen muß die Bedingung erfüllt sein, daß die Diffusionskonstante der Emitterstörstellen kleiner ist als die Diffusionskonstante derjenigen Störstellen, die die Zone vom Leitungstyp der Basiszone erzeugen.F i g. 4 in that impurities that produce the conduction type of the emitter zone in the semiconductor body, likewise through the wall of the etching pit 6 into the low-resistance region 7 of the conductivity type of the base zone are diffused. The emitter diffusion can simultaneously with the diffusion of the zone 7 from Conductor type of the base zone or in connection with it. With simultaneous diffusion of these two zones, the condition must be met that the diffusion constant of the emitter impurities is smaller than the diffusion constant of those impurities that make up the zone of the conductivity type of the base zone produce.
Zur Kontaktierung der Emitterzone 8 ist in die Ätzgrube 6 sowie in die Öffnung 5 der Oxydschicht nach der Fi g. 5 schließlich noch das Kontaktierungsmaterial 9 eingebracht. Die Kontaktierung der Basiszone erfolgt durch eine öffnung in der Oxydschicht mit Hilfe der Elektrode10.In order to make contact with the emitter zone 8, the etching pit 6 and the opening 5 of the oxide layer are located according to Fig. 5 finally the contacting material 9 is introduced. Contacting the base zone takes place through an opening in the oxide layer with the aid of the electrode10.
2020th
Claims (4)
Deutsche Auslegeschrift Nr. 1 024 640;
USA.-Patentschrift Nr. 3 022 568.Considered publications:
German Auslegeschrift No. 1 024 640;
U.S. Patent No. 3,022,568.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1965T0029434 DE1281037B (en) | 1965-09-18 | 1965-09-18 | Method of manufacturing a transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1965T0029434 DE1281037B (en) | 1965-09-18 | 1965-09-18 | Method of manufacturing a transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1281037B true DE1281037B (en) | 1968-10-24 |
Family
ID=7554882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1965T0029434 Withdrawn DE1281037B (en) | 1965-09-18 | 1965-09-18 | Method of manufacturing a transistor |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE1281037B (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1024640B (en) * | 1953-07-22 | 1958-02-20 | Int Standard Electric Corp | Process for the production of crystallodes |
| US3022568A (en) * | 1957-03-27 | 1962-02-27 | Rca Corp | Semiconductor devices |
-
1965
- 1965-09-18 DE DE1965T0029434 patent/DE1281037B/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1024640B (en) * | 1953-07-22 | 1958-02-20 | Int Standard Electric Corp | Process for the production of crystallodes |
| US3022568A (en) * | 1957-03-27 | 1962-02-27 | Rca Corp | Semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2729171C2 (en) | Process for manufacturing an integrated circuit | |
| DE2915024C2 (en) | Method of manufacturing a MOS transistor | |
| DE2312413A1 (en) | PROCESS FOR PRODUCING MATRIX CIRCUITS WITH GATES CONNECTED IN SERIES | |
| DE2351437B2 (en) | Method for producing semiconductor components with at least two layers of electrically conductive material | |
| DE2249832C3 (en) | Method for producing a wiring layer and application of the method for producing multilayer wiring | |
| DE3039009C2 (en) | Junction field effect transistor | |
| DE1614827C2 (en) | Method of manufacturing a transistor | |
| DE2024822C3 (en) | Method for producing masks for the production of microcomponents | |
| DE1281037B (en) | Method of manufacturing a transistor | |
| EP0157226A1 (en) | Method of making a field-effect transistor | |
| DE2219696A1 (en) | Procedure for creating isolation areas | |
| DE2532608C2 (en) | Planar diffusion process for manufacturing a monolithic integrated circuit | |
| DE1218618B (en) | Diffusion process for manufacturing a transistor | |
| DE1464921B2 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT | |
| DE1071846B (en) | ||
| DE1514939C3 (en) | Method for manufacturing a semiconductor device | |
| DE2405067C2 (en) | Method for manufacturing a semiconductor device | |
| DE1232269B (en) | Diffusion process for manufacturing a semiconductor component with emitter, base and collector zones | |
| DE1544327C3 (en) | ||
| DE1614877C3 (en) | ||
| DE1439739B2 (en) | Method for manufacturing a semiconductor device | |
| DE1514875C3 (en) | Transistor and process for its manufacture | |
| DE1564849C3 (en) | Method for producing a protective layer on a semiconductor body | |
| DE1514853C3 (en) | High frequency transistor and process for its manufacture | |
| DE1564427C3 (en) | Method for manufacturing a high frequency transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E77 | Valid patent as to the heymanns-index 1977 | ||
| 8339 | Ceased/non-payment of the annual fee |