DE1614877C3 - - Google Patents
Info
- Publication number
- DE1614877C3 DE1614877C3 DE1967T0035057 DET0035057A DE1614877C3 DE 1614877 C3 DE1614877 C3 DE 1614877C3 DE 1967T0035057 DE1967T0035057 DE 1967T0035057 DE T0035057 A DET0035057 A DE T0035057A DE 1614877 C3 DE1614877 C3 DE 1614877C3
- Authority
- DE
- Germany
- Prior art keywords
- diffusion
- base
- zone
- emitter
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009792 diffusion process Methods 0.000 claims description 71
- 230000002401 inhibitory effect Effects 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000010802 sludge Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
5555
Die Erfindung betrifft ein Verfahren zum Herstellen eines Planartransistors mit einer Kollektor-, einer Basis- und einer Emitterzone, bei dem auf einem Halbleiterkörper vom Leitungstyp der Kollektorzone eine diffusionshemmende Schicht gebildet und in diese Schicht eine für die Eindiffusion der Basiszone vorgesehene öffnung eingebracht wird, wobei im Bereich der Basis-Diffusionsöffnung über einem an die vorgesehene Emitterzone angrenzenden Bereich ein solcher Teil der diffusionshemmenden Schicht belassen wird, daß bei der Eindiffusion der Basiszone unter diesem Teil der diffusionshemmenden Schicht ein Oberflächenbereich vom Leitungstyp der Basiszone entsteht, dessen Störstellenkonzentration kleiner ist als die Störstellenkonzentration in dem nicht von der diffusionshemmenden Schicht bedeckten Oberflächenbereich der Basiszone.The invention relates to a method for producing a planar transistor with a collector, a base and an emitter zone, in which on a semiconductor body of the conductivity type of the collector zone one Diffusion-inhibiting layer formed and in this layer one for the diffusion of the base zone provided opening is introduced, wherein in the area of the base diffusion opening above a provided emitter zone adjacent area leave such a part of the diffusion-inhibiting layer becomes that during the diffusion of the base zone under this part of the diffusion-inhibiting layer Surface area of the conductivity type of the base zone arises, the impurity concentration of which is smaller than the concentration of impurities in the surface area not covered by the diffusion-inhibiting layer the base zone.
Aus der FR-PS 14 52 662 ist ein derartiges Herstellungsverfahren für Transistoren bekannt, bei dem zur Herstellung des Basis-Diffusionsfensters in eine diffusionshemmende Schicht zwei parallel zueinander verlaufende, durch einen Steg voneinander getrennnte öffnungen eingebracht werden. In diese beiden öffnungen wird das die Basiszone erzeugende Störstellenmaterial so eindiffundiert, daß sich unter dem Zwischensteg die Diffusionsfronten überlappen. Nach der Erzeugung der Basiszone wird eine der beiden Öffnungen wieder mit einem diffusionshemmenden Material verschlossen, während durch die verbliebene öffnung in der diffusionshemmenden Schicht die Emitterzone eindiffundiert wird.From FR-PS 14 52 662 such a manufacturing process is known for transistors, in which to produce the base diffusion window in a diffusion-inhibiting Layer two running parallel to each other, separated from each other by a web openings are introduced. The impurity material producing the base zone is placed in these two openings diffused in such a way that the diffusion fronts overlap under the intermediate web. To the creation of the base zone is one of the two openings again with a diffusion-inhibiting Material closed, while through the remaining opening in the diffusion-inhibiting layer the Emitter zone is diffused.
Es hat sich bei Untersuchungen gezeigt, daß bei Planartransistoren besonders die Bereiche der Basiszone, die unmittelbar an die in die Basiszone eingelassene Emitterzone angrenzen, den wesentlichen Anteil des Oberflächenrauschens und damit eine unerwünscht hohe Rauschzahl verursachen. Der Erfindung liegt nun die Erkenntnis zugrunde, daß besonders zur Herabsetzung der Rauschzahl bei Niederfrequenztransistoren die Oberflächenrekoinbination in der Umgebung der Emitterzone, besonders in dem Oberflächenbereich der Basiszone der unmittelbar an die Emitterzone angrenzt, klein gehalten werden muß. Dem erfindungsgemäßen Herstellungsverfahren liegt daher die Aufgabe zugrunde, die Störstellenkonzentration in dem an die Emitterzone angrenzenden Oberflächenbereich der Basiszone niedrig, jedoch überall gleich groß zu halten, während die Slörstellenkonzentration in den übrigen Oberflächenbereichen der Basiszone zur Erzielung eines niederen Basisbahnwiderstandes erheblich größer sein soll.Investigations have shown that with planar transistors, especially the areas of the base zone, which directly adjoin the emitter zone let into the base zone, the essential part of the Cause surface noise and thus an undesirably high noise figure. The invention now lies based on the knowledge that especially to reduce the noise figure in low-frequency transistors the surface recombination in the vicinity of the emitter zone, especially in the surface area of the The base zone, which is directly adjacent to the emitter zone, must be kept small. The invention The manufacturing process is therefore based on the task of reducing the concentration of impurities in the The surface area of the base zone adjacent to the emitter zone should be kept low, but the same size everywhere, while the sludge concentration in the remaining surface areas of the base zone to achieve a lower base resistance should be considerably greater.
Diese gestellte Aufgabe wird bei dem eingangs beschriebenen Verfahren erfindungsgemäß dadurch gelöst, daß innerhalb der Basis-Diffusionsöffnung ein ringförmiger Teil der diffusionshemmenden Schicht, dessen Breite höchstens doppelt so groß ist wie die vorgesehene Basisdiffusionstiefe, belassen wird, durch dessen Innenrand die für die Eindiffusion der Emitterzone erforderliche Öffnung in einer nach der Basisdiffusion erneut gebildeten, die Oberfläche des Halbleiterkörpers bedeckenden, diffusionshemmenden Schicht bestimmt wird. Zur Herstellung der Basiszone wird trotz der geforderten unterschiedlichen Störstellenkonzentration an der Oberfläche der Basiszone nur ein einziger Diffusionsprozess erforderlich.This object is achieved according to the invention in the method described at the outset solved that within the base diffusion opening an annular part of the diffusion-inhibiting layer, whose width is at most twice as large as the intended base diffusion depth, is left through the inner edge of which the opening required for the diffusion of the emitter zone in one after the base diffusion again formed, the surface of the semiconductor body covering, diffusion-inhibiting layer is determined. Despite the different concentration of impurities required, the base zone is produced only a single diffusion process is required on the surface of the base zone.
Die Breite des Ringes aus diffusionshemmendem Material darf höchstens doppelt so groß sein wie die Basisdiffusionstiefe im Halbleiterkörper, da sonst die Basiszone unter dem Ring aus diffusionshemmendem Material unterbrochen wird. Wird jedoch die genannte Bemessungsvorschrift für den Ring aus diffusionshemmendem Material eingehalten, so diffundieren bei der Bildung der Basiszone Störstellen auch seitlich unter den im Basisdiffusionsfenster verbliebenen Ring aus diffusionshemmendem Material, und es bildet sich innerhalb des Basisdiffusionsfensters eine zusammenhängende Basiszone aus, deren .Störstellenkonzentration an der Oberfläche unterhalb des Ringes aus diffusionshemmendem Material jedoch wesentlich kleiner ist als in den übrigen, von der diffusionshemmenden Schicht unbedeckt gebliebenen Bereichen der Halb-The width of the ring made of diffusion-inhibiting material must not be more than twice as large as that Base diffusion depth in the semiconductor body, otherwise the base zone under the ring of diffusion-inhibiting Material is interrupted. However, if the specified design rule for the ring is made of diffusion-inhibiting Material adhered to, so when the base zone is formed, imperfections also diffuse laterally underneath the ring of diffusion-inhibiting material remaining in the base diffusion window, and it is formed within the base diffusion window from a coherent base zone whose .Interference concentration however, much smaller on the surface below the ring made of diffusion-inhibiting material than in the other areas of the semi-detached
leiteroberfläche.ladder surface.
Bei der sich anschließenden Eindiffusion der Emitterzone ist nun wesentlich, daß die Emitterdiffusionstiefe so gewählt wird, daß die Basis-Emitter-Sperrschicht in dem Basisoberflächenbereich geringster Störstellenkonzentration an die Halbleiteroberfläche tritt.In the subsequent diffusion of the emitter zone, it is now essential that the emitter diffusion depth is chosen so that the base-emitter barrier layer in the base surface region of the lowest impurity concentration occurs on the semiconductor surface.
In einer vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens wird die diffusionshemmende Schicht auch auf dem für die Kontaktierung der Basiszone vorgesehenen Oberflächenbereich in dem Basisdiffusionsfenster belassen, so daß sich bei der Eindiffusion der Basiszone auch an dieser Stelle ein Oberflächenbereich mit kleinerer Störstellenkonzentration als in den übrigen Oberflächenbereichen der Basiszone ergibt. Auch dieser trägt wesentlich zur Herabsetzung der Rauschzahl bei.In an advantageous development of the invention The diffusion-inhibiting layer is also applied to the process for making contact with the Leave the surface area provided in the base zone in the base diffusion window, so that the Diffusion of the base zone also at this point a surface area with a smaller concentration of impurities than in the remaining surface areas of the base zone. This also contributes significantly to Reduction of the noise figure at.
Das erfindungsgemäße Verfahren soll im folgenden noch anhand eines Ausführungsbeispiels näher erläutert werden.The method according to the invention is to be explained in more detail below with the aid of an exemplary embodiment will.
Fig. 1 zeigt in einer perspektivischen Ansicht einen Halbleiterkörper, in dessen diffusionshemmende Schicht auf der Halbleiteroberfläche ein Basisdiffusionsfenster eingebracht wurde.Fig. 1 shows a perspective view Semiconductor body in whose diffusion-inhibiting layer on the semiconductor surface a base diffusion window was introduced.
F i g. 2 zeigt im Schnitt die Halbleiteranordnung nach der Eindiffusion der Basiszone, während inF i g. 2 shows in section the semiconductor arrangement according to FIG the diffusion of the base zone, while in
F i g. 3 gleichfalls im Schnitt der Transistor nach der Eindiffusion der Emitterzone dargestellt ist. Anhand der Fig.4, die den Halbleiterkörper wiederum in einer perspektivischen Ansicht darstellt, wird eine vorteilhafte Weiterbildung des erfindungsgemäßen Verfahrens erläutert.F i g. 3 is also shown in section the transistor after the diffusion of the emitter zone. Based on 4, which in turn shows the semiconductor body in a perspective view, is an advantageous one Further development of the method according to the invention explained.
Der in F i g. 1 dargestellte Halbleiterkörper 1 hat den Leitungstyp der Kollektorzone und besteht beispielsweise aus einkristallinem Silizium. An der Oberfläche des Halbleiterkörpers wurde eine diffusionshemmende Schicht 2 aus Siliziumdioxyd gebildet, in die mit Hilfe des bekannten Photolackprozesses eine Basis-Diffusionsöffnung 3 eingebracht wurde. Innerhalb der Öffnung 3 wurde durch entsprechende Wahl der Photolackmaske bei der Ausätzung der Diffusionsöffnung ein ringförmiger Teil 4 der Siliziumdioxydschicht belassen. Dieser Ring aus Siliziumdioxyd, der beispielsweise kreisring- oder rahmenförmig ausgebildet sein kann, weist etwa eine Breite von 4μιη auf.The in F i g. 1 shown semiconductor body 1 has the conductivity type of the collector zone and consists for example made of single crystal silicon. A diffusion-inhibiting was applied to the surface of the semiconductor body Layer 2 is formed from silicon dioxide, into which a base diffusion opening is made with the aid of the known photoresist process 3 was introduced. Within the opening 3, a suitable choice of the photoresist mask during the etching of the diffusion opening was made leave an annular part 4 of the silicon dioxide layer. This ring made of silicon dioxide, for example Can be designed in the shape of a circular ring or frame, has a width of approximately 4μιη.
Nach Fig. 2 wird nun durch die Basis-Diffusionsöffnung 3 in den Halbleiterkörper vom Leitungstyp der Kollektorzone das den Leitungstyp der Basiszone 5 erzeugende Störstellenmaterial eindiffundiert. Hierbei diffundieren die Störstellen ins Innere des Halbleiterkörpers und seitlich unter den SKVRing 4, wobei die Basis-Diffusionstiefe und damit die Diffusionsdauer mindestens so gewählt werden muß, daß die eindiffundierten Störstellen unter dem SiO2-Ring einen zusammenhängenden Basisbereich 6 erzeugen, dessen Störstellenkonzentration an der Halbleiteroberfläche unter dem Isolierring jedoch wesentlich geringer ist als in den vom SiO2-Material unbedeckten Bereichen der Basis-Diffusionsöffnung. Im Zentrum des Bereiches 6 der Basiszone soll die Störstellenkonzentration mindestens um eine Größenordnung kleiner sein als in den übrigen Oberflächenbereichen der Basiszone.According to FIG. 2, the impurity material producing the conductivity type of the base zone 5 is now diffused through the base diffusion opening 3 into the semiconductor body of the conductivity type of the collector zone. Here, the impurities diffuse into the interior of the semiconductor body and laterally under the SKVRing 4, the base diffusion depth and thus the diffusion time must be selected at least so that the diffused impurities under the SiO 2 ring create a coherent base region 6, the concentration of impurities at the However, the semiconductor surface under the insulating ring is significantly smaller than in the areas of the base diffusion opening that are not covered by the SiO 2 material. In the center of the area 6 of the base zone, the impurity concentration should be at least one order of magnitude smaller than in the other surface areas of the base zone.
Anschließend wird nach F i g. 3 die SiOi-Schicht 2 auf der Halbleiteroberfläche wieder vollständig und in diese eine Emitter-Diffusionsöffnung 7 eingebracht, deren Ausdehnung durch den Innenrand des SiOrRinges 4 (Fig. 2) bestimmt wird. In diese Öffnung 7 werden nun die die Emitterzone 8 erzeugenden Störstellen eindiffundiert, wobei die Emitterdiffusionstiefe vorteilhafterweise halb so groß gewählt wird wie der SiO2-Ring 4 breit ist. Wenn also der SKVRing 4 4μηι breit gewählt wird, wird die Eindringtiefe der Emitterzone in der 'Basiszone etwa 2μπι betragen. Hierdurch wird gewährleistet, daß die Basis-Emitter-Sperrschicht 9 etwa in der Mitte unterhalb des Oxydringes 4 und damit an der Stelle kleinster Störstellenkonzentration an die Halbleiteroberfläche tritt.Subsequently, according to FIG. 3 the SiOi layer 2 on the semiconductor surface again completely and an emitter diffusion opening 7 is introduced into it, the extent of which is determined by the inner edge of the SiO r ring 4 (FIG. 2). The impurities generating the emitter zone 8 are now diffused into this opening 7, the emitter diffusion depth advantageously being selected to be half as large as the SiO2 ring 4 is wide. So if the SKVRing 4 4μηι is chosen to be wide, the penetration depth of the emitter zone in the 'base zone will be about 2μπι. This ensures that the base-emitter barrier layer 9 occurs approximately in the middle below the oxide ring 4 and thus at the point of the smallest concentration of impurities on the semiconductor surface.
In Fig.4 ist nochmals der Halbleiterkörper mit der Basis-Diffusionsöffnung 3 in der Oxydschicht 2 dargestellt, wobei in einer Weiterbildung des erfindungsgemäßen Verfahrens neben dem Oxydring 4 innerhalb der Basisdiffusionsöffnung ein Oxydsteg 10 belassen wird. Dieser Steg ist über der für die Kontaktierung der Basiszone vorgesehenen Stelle angeordnet und etwa so breit wie der Oxydring 4. Hierdurch erhält man einen Transistor, dessen Basiszone im Oberflächenbereich des metallischen Basiskontaktes eine kleinere Störstellenkonzentration als in den übrigen Oberflächenbereichen der Basiszone aufweist. Auch durch diese Maßnahme wird die Rauschzahl des fertiggestellten Transistors wesentlich herabgesetzt.In Figure 4, the semiconductor body is again with the Base diffusion opening 3 shown in the oxide layer 2, wherein in a further development of the invention In addition to the oxide ring 4, an oxide web 10 is left within the base diffusion opening. This web is arranged over the point provided for making contact with the base zone and roughly like this as wide as the oxide ring 4. This results in a transistor whose base zone is in the surface area of the metallic base contact has a smaller concentration of impurities than in the other surface areas the base zone. This measure also increases the noise figure of the completed transistor substantially reduced.
Bei Durchführung des erfindungsgemäßen Verfahrens erhält man einen durch Diffusion hergestellten Planartransistor, dessen in die Basiszone eingelassene Emitterzone an der Halbleiteroberfläche unmittelbar an einen Bereich der Basiszone angrenzt, dessen Störstellenkonzentration von einem maximalen Wert am Außenrand dieses Oberflächenbereiches bis zur Emitter-Basis-Sperrschicht stetig abnimmt. Die Dotierungsdifferenz zwischen dem Außenrand des ringförmigen Teils der diffusionshemmenden Schicht in der Basiszone und der Stelle, an der die Emitter-Basis-Sperrschicht an die Halbleiteroberfläche tritt, soll mindestens eine Größenordnung betragen.When the method according to the invention is carried out, one obtained by diffusion Planar transistor, the emitter zone of which is embedded in the base zone directly on the semiconductor surface a region of the base zone adjoins the impurity concentration of which has a maximum value am The outer edge of this surface area decreases steadily up to the emitter-base barrier layer. The doping difference between the outer edge of the ring-shaped Part of the diffusion-inhibiting layer in the base zone and the point where the emitter-base barrier layer is attached the semiconductor surface should be at least one order of magnitude.
Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1967T0035057 DE1614877B2 (en) | 1967-10-19 | 1967-10-19 | METHOD OF MANUFACTURING A PLANAR TRANSISTOR |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1967T0035057 DE1614877B2 (en) | 1967-10-19 | 1967-10-19 | METHOD OF MANUFACTURING A PLANAR TRANSISTOR |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE1614877A1 DE1614877A1 (en) | 1970-12-23 |
| DE1614877B2 DE1614877B2 (en) | 1978-02-02 |
| DE1614877C3 true DE1614877C3 (en) | 1978-10-19 |
Family
ID=7558944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1967T0035057 Granted DE1614877B2 (en) | 1967-10-19 | 1967-10-19 | METHOD OF MANUFACTURING A PLANAR TRANSISTOR |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE1614877B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2417854A1 (en) * | 1978-02-21 | 1979-09-14 | Radiotechnique Compelec | TRANSISTOR WITH AN INTEGRATED RESISTIVE ZONE IN ITS ISSUING REGION |
-
1967
- 1967-10-19 DE DE1967T0035057 patent/DE1614877B2/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE1614877B2 (en) | 1978-02-02 |
| DE1614877A1 (en) | 1970-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2238450C3 (en) | Method for manufacturing an integrated semiconductor device | |
| DE1808928C2 (en) | Semiconductor component with polycrystalline regions and method of manufacturing | |
| DE1614929B2 (en) | SEMICONDUCTOR COMPONENT | |
| DE3022122C2 (en) | ||
| EP0095658A2 (en) | Planar semiconductor device and method of making the same | |
| DE3039009C2 (en) | Junction field effect transistor | |
| DE1614827C2 (en) | Method of manufacturing a transistor | |
| DE1614877C3 (en) | ||
| EP0028786A1 (en) | Ion implantations method | |
| DE2107671A1 (en) | Semiconductor component and method for its manufacture | |
| DE2532608C2 (en) | Planar diffusion process for manufacturing a monolithic integrated circuit | |
| EP0270703A1 (en) | Method of producing a monolithic integrated circuit comprising at least one bipolar planar transistor | |
| DE2245368A1 (en) | SEMICONDUCTOR MANUFACTURING PROCESS | |
| DE1514656A1 (en) | Method for manufacturing semiconductor bodies | |
| DE3132955A1 (en) | Field-effect transistor and method for manufacturing it | |
| DE1514912C3 (en) | Method of manufacturing a transistor | |
| DE1948923C3 (en) | Method for manufacturing semiconductor components | |
| DE2855768C3 (en) | Monolithic integrated circuit | |
| DE1439618C3 (en) | Method for manufacturing a semiconductor diode or a transistor | |
| DE1564427C3 (en) | Method for manufacturing a high frequency transistor | |
| DE1514865C (en) | Method for manufacturing a semiconductor device | |
| DE2711657C2 (en) | Planar diffusion process with at least two successive diffusion processes | |
| DE1514853C3 (en) | High frequency transistor and process for its manufacture | |
| DE2851186A1 (en) | MESA TYPE TRANSISTOR AND PROCESS FOR MANUFACTURING THIS TRANSISTOR | |
| DE1564887A1 (en) | Method of manufacturing a transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| EHJ | Ceased/non-payment of the annual fee |