DE3132955A1 - Field-effect transistor and method for manufacturing it - Google Patents

Field-effect transistor and method for manufacturing it

Info

Publication number
DE3132955A1
DE3132955A1 DE19813132955 DE3132955A DE3132955A1 DE 3132955 A1 DE3132955 A1 DE 3132955A1 DE 19813132955 DE19813132955 DE 19813132955 DE 3132955 A DE3132955 A DE 3132955A DE 3132955 A1 DE3132955 A1 DE 3132955A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
insulating layer
conductivity type
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813132955
Other languages
German (de)
Other versions
DE3132955C2 (en
Inventor
Josef Dipl.-Phys. 7101 Massenbachhausen Wolf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Electronic GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19813132955 priority Critical patent/DE3132955A1/en
Publication of DE3132955A1 publication Critical patent/DE3132955A1/en
Application granted granted Critical
Publication of DE3132955C2 publication Critical patent/DE3132955C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

In a field-effect transistor having a groove in the semiconductor body, the groove is laterally surrounded by a semiconductor zone of the first type of conduction whilst the semiconductor zone of the first type of conduction is surrounded by a semiconductor zone of the second type of conduction, in which the channel zone is located. Furthermore, one surface side of the semiconductor body, with the exception of the groove, is covered with an insulating layer above which a layer is located which is used as gate. The gate electrode is attached to this layer whilst the drain electrode is located on the underside of the semiconductor body.

Description

Feldeffekttransistor und Verfahren zu seiner Field effect transistor and method for its

Herstellung Als Feldeffekttransistor für höhere Leistung werden heute neben D-MOS-Transistoren V-MOS- oder U-MOS-Transistoren verwendet, die eine V- oder U-förmige Nut aufweisen, der die Source- sowie die Kanalzone vorgelagert sind. Die Drainelektrode befindet sich auf der der Source- und der Gateelektrode gegenüberliegenden Seite (Unterseite) des Halbleiterkörpers. Manufacture As field effect transistor for higher power are used today in addition to D-MOS transistors, V-MOS or U-MOS transistors that have a V or Have a U-shaped groove, which is upstream of the source and channel zones. the The drain electrode is on the opposite side of the source and gate electrodes Side (underside) of the semiconductor body.

Der Erfindung liegt die Aufgabe zugrunde, einen neuen Feldeffekttransistor mit einer Nut im Halbleiterkörper anzugeben, der eine Kanalzone aufweist, die derart angeordnet ist, daß die auf ihr befindliche Gate-Isolierschicht eben verläuft und dadurch eine möglichst gute Spannungsfestigkeit aufweist. Diese Aufgabe wird bei einem Feldeffekttransistor mit einer Nut in einem Halbleiterkörper vom ersten Leitungstyp nach der Erfindung dadurch gelöst, daß die Nut seitlich von einer Halbleiterzone vom ersten Leitungstyp, die als Sourcezone dient, umgeben ist, daß die Halbleiterzone vom ersten Leitungstyp von einer Halbleiterzone vom zweiten Leitungstyp umgeben ist, die außerdem an den Boden der Nut grenzt und in der sich die Kanalzone befindet, daß die eine Oberflächenseite des Halbleiterkörpers mit Ausnahme des Bereichs der Nut mit einer Isolierschicht als Gate-Isolierschicht bedeckt ist, daß sich über dieser Isolierschicht eine Schicht befindet, die als Gate Verwendung findet, daß an dieser Schicht eine Gateelektrode und an der Unterseite des Halbleiterkörpers eine Drainelektrode angebracht sind, daß die Sourceelektrode im Bereich der Nut angebracht ist und daß die Halbleiterzonen vom ersten und zweiten Leitungstyp durch die Sourceelektrode miteinander kurzgeschlossen sind.The invention is based on the object of a new field effect transistor to indicate with a groove in the semiconductor body which has a channel zone which is in such a way is arranged that the gate insulating layer located on it runs flat and thus has the best possible dielectric strength. This task is carried out at a field effect transistor with a groove in a semiconductor body of the first conductivity type solved according to the invention in that the groove is laterally of a semiconductor zone is surrounded by the first conductivity type, which serves as a source zone, that the semiconductor zone from the first conductivity type from a semiconductor zone of the second conductivity type is surrounded, which also adjoins the bottom of the groove and in which the channel zone is that the one surface side of the semiconductor body except for the area the groove is covered with an insulating layer as a gate insulating layer that extends over This insulating layer is a layer that is used as a gate that a gate electrode on this layer and on the underside of the semiconductor body a drain electrode are attached that the source electrode in the area of the groove is attached and that the semiconductor zones of the first and second conductivity type through the source electrodes are short-circuited with each other.

Verläuft die Hauptfläche, auf der sich die Gate-lsolierschicht befindet, in einer loo-Kristallebenet so hat der Feldeffekttransistor nach der Erfindung den weiteren Vorteil, daß seine Schwellspannungswerte geringere Streuungen aufweisen und die Dichte der Oberflächenzustände im Bereich der Kanalzone um den Faktor io geringer ist als bei bekannten V- und U-MOS-Typen. Bei einem solchen Feldeffekttransistor können Maßnahmen zur Kompensation der geladenen Oberflächenzustände wie z.B. eine zusätzliche Dotierung entfallen.If the main surface on which the gate insulating layer is located runs, in a loo crystal plane, the field effect transistor according to the invention has the further advantage that its threshold voltage values have less scatter and the density of the surface conditions in the area of the channel zone by the factor io is lower than with known V and U MOS types. With such a field effect transistor measures to compensate for the charged surface conditions such as a additional doping is not required.

Beim Feldeffekttransistor nach der Erfindung ist vorzugsweise eine zweite Isolierschicht vorgesehen, die die auf der ersten Isolierschicht befindliche Halbleiterschicht bedeckt. Diese zweite Isolierschicht ist vorzugsweise mit einer Öffnung zur Kontaktierung der Halbleiterschicht versehen. Die die Halbleiterzonen vom ersten und zweiten Leitungstyp kontaktierende Elektrode erstreckt sich vorzugsweise von der Nut heraus auf die zweite Isolierschicht. Die Schicht, die als Gate Verwendung findet, besteht beispielsweise aus einem Metallsilicid oder aus Halbleitermaterial wie z.B. polykristallinem Silizium.When the field effect transistor according to the invention is preferably one second insulating layer provided, which is located on the first insulating layer Semiconductor layer covered. This second insulating layer is preferably with a Provided opening for contacting the semiconductor layer. The semiconductor zones Electrode contacting the first and second conductivity types preferably extends from the groove out onto the second insulating layer. The layer that use as a gate finds, consists for example of a metal silicide or of semiconductor material such as polycrystalline silicon.

Die Herstellung von V- oder U-MOS-Transistoren bzw. D-MOS-Transistoren nach bekannten Verfahren erfordert eine Vielzahl von kritischen Maskierungsschritten, die zu Justierfehlern führen können. Der erfindungsgemäße Feldeffekttransistor läßt sich demgegenüber nach einem Verfahren herstellen, welches diesen Nachteil nicht aufweist. Dieses Verfahren besteht nach der Erfindung darin, daß auf einen Halbleiterkörper vom ersten Leitungstyp eine Isolierschicht, die als Gate-Isolierschicht verwendet wird, und auf die Isolierschicht eine Halbleiterschicht, die als Gate verwendet wird, aufgebracht werden, die beide mit einer Öffnung versehen werden, die die Halbleiteroberfläche im Öffnungsbereich freilegt. Im Bereich der Öffnung wird in den Halbleiterkörper eine Nut eingebracht. Anschließend wird im Halbleiterkörper eine Halbleiterzone vom ersten Leitungstyp sowie eine Halbleiterzone vom zweiten Leitungstyp hergestellt, und zwar derart, daß die Halbleiterzone vom ersten Leitungstyp an die seitliche Wand der Nut grenzt bzw. dieser vorgelagert ist, während die Halbleiterzone vom zweiten Leitungstyp an die Halbleiterzone vom ersten Leitungstyp sowie an den Boden der Nut grenzt bzw. der Halbleiterzone vom ersten Leitungstyp sowie dem Boden der Nut vorgelagert ist. Schließlich werden noch die Halbleiterzonen vom ersten und zweiten Leitungstyp sowie die auf der Isolierschicht befindliche Halbleiterschicht durch Elektroden kontaktiert.The production of V- or U-MOS transistors or D-MOS transistors according to known methods requires a large number of critical masking steps, which can lead to adjustment errors. The field effect transistor according to the invention can In contrast, produce by a method which does not have this disadvantage having. According to the invention, this method consists in that on a semiconductor body of the first conductivity type, an insulating film used as a gate insulating film is, and on the insulating layer a semiconductor layer, which is used as a gate will be applied, both of which will be provided with an opening that the semiconductor surface exposed in the opening area. In the area of the opening is in the semiconductor body introduced a groove. Then a Semiconductor zone of the first conductivity type and a semiconductor zone of the second conductivity type produced, in such a way that the semiconductor zone of the first conductivity type to the lateral wall of the groove borders or is located in front of it, while the semiconductor zone of the second conductivity type to the semiconductor zone of the first conductivity type and to the The bottom of the groove borders or the semiconductor zone of the first conductivity type and the bottom upstream of the groove. Finally, the semiconductor zones from the first and the second conductivity type and the semiconductor layer located on the insulating layer contacted by electrodes.

Eine auf die Isolierschicht aufgebrachte Halbleiterschicht wird vorzugsweise dotiert. Zu diesem Zweck werden nach ihrem Aufbringen oder während ihres Aufbringens beispielsweise Störstellen in die Halbleiterschicht eingebracht. Dies geschieht beispielsweise durch Diffusion.A semiconductor layer deposited on the insulating layer is preferred endowed. For this purpose, after their application or during their application for example, impurities introduced into the semiconductor layer. this happens for example by diffusion.

Der Halbleiterkörper des Feldeffekttransistors wird vorzugsweise unterschiedlich dotiert, und zwar derart, daß er in dem an die Drainelektrode angrenzenden Bereich niederohmiger ist als in seinem übrigen Bereich. Die niederohmige Grenzschicht zur Drainelektrode sorgt für einen niederohmigen Anschluß der Drainelektrode.The semiconductor body of the field effect transistor is preferably different doped in such a way that it is in the region adjoining the drain electrode is lower than in the rest of the area. The low-resistance boundary layer to the The drain electrode ensures a low-resistance connection of the drain electrode.

Die Wand der in der Isolierschicht und der Halbleiterschicht befindlichen Öffnung wird vorzugsweise mit einer Isolierschicht bedeckt. Diese zweite Isolierschicht darf jedoch die durch die Öffnung freigelegte Halbleiteroberfläche nicht bedecken. Wird die zweite Isolierschicht zunächst ganzflächig aufgebracht, so muß sie über der durch die Öffnung freigelegten Halbleiteroberfläche nachträglich wieder entfernt werden.The wall of those located in the insulating layer and the semiconductor layer Opening is preferably covered with an insulating layer. This second layer of insulation however, must not cover the semiconductor surface exposed through the opening. If the second insulating layer is first applied over the entire surface, it must be over the semiconductor surface exposed through the opening is subsequently removed again will.

Die Erfindung wird im folgenden an einem Ausführungsbeispiel erläutert.The invention is explained below using an exemplary embodiment.

Zur Herstellung eines Feldeffekttransistors nach der Erfindung geht man beispielsweise gemäß der Figur 1 von einem Halbleiterkörper 1 aus, der unterschiedlich dotiert ist und an seiner Unterseite einen Bereich 2 aufweist, der niederohmiger ist als der übrige Bereich 3 des Halbleiterkörpers.To produce a field effect transistor according to the invention goes for example in accordance with FIG. 1 from a semiconductor body 1 which is different is doped and has a region 2 on its underside, which has a lower resistance is than the remaining region 3 of the semiconductor body.

Im Ausführungsbeispiel hat der Halbleiterkörper 1 den n-Leitungstyp und besteht aus Silizium. Auf die eine Hauptfläche des Halbleiterkörpers 1, die in 100-Kristallrichtung orientiert ist, wird gemäß der Figur 1 eine Isolierschicht 4 aufgebracht, die später als Gate-Isolierschicht Verwendung findet und im Ausführungsbeispiel aus SiO2 besteht. Auf die Isolierschicht 4 wird eine Halbleiterschicht 5 aufgebracht, die als Gate Verwendung findet und im Ausführungsbeispiel aus polykristallinem Silizium besteht. Die Halbleiterschicht 5 wird beispielsweise durch pyrolytische Zersetzung von gasförmigen Si-Verbindungen (z.B. SiH4, SiC14) aufgebracht. Nach ihrem Aufbringen wird die Halbleiterschicht 5 dotiert. Dies geschieht beispielsweise durch Diffusion oder durch Ionenimplantation. Die Halbleiterschicht 5 wird vorzugsweise n-leitend dotiert, sie kann jedoch auch p-leitend dotiert werden.In the exemplary embodiment, the semiconductor body 1 has the n-conductivity type and is made of silicon. On one main surface of the semiconductor body 1, which is oriented in the 100 crystal direction, an insulating layer is shown in FIG 4 applied, which is later used as a gate insulating layer and in the exemplary embodiment consists of SiO2. A semiconductor layer 5 is applied to the insulating layer 4, which is used as a gate and in the exemplary embodiment made of polycrystalline Silicon is made of. The semiconductor layer 5 is, for example, by pyrolytic Decomposition of gaseous Si compounds (e.g. SiH4, SiC14) applied. To The semiconductor layer 5 is doped when it is applied. This happens for example by diffusion or by ion implantation. The semiconductor layer 5 is preferred N-type doped, but it can also be doped p-type.

Nach dem Aufbringen und Dotieren der Halbleiterschicht 5 wird in demjenigen Bereich, in dem die Nut im Halbleiterkörper entstehen soll, eine Öffnung in die Halbleiterschicht 5 und die darunter befindliche SiO2-Schicht 4 geätzt, die die Halbleiteroberfläche freilegt. Zu diesem Zweck wird gemäß der Figur 2 eine Fotolackschicht 6 aufgebracht, die strukturiert belichtet und danach mit einer Öffnung versehen wird.After the application and doping of the semiconductor layer 5 is in that Area in which the groove is to be created in the semiconductor body, an opening into the Semiconductor layer 5 and the underlying SiO2 layer 4 etched, which the Exposed semiconductor surface. For this purpose, according to FIG. 2, a photoresist layer is used 6 applied, exposed in a structured manner and then provided with an opening will.

Die mit einer Öffnung versehene Fotolackschicht 6 dient als Ätzmaske zum Ätzen einer Öffnung 7 in die Halbleiterschicht 5 und die darunter befindliche Isolierschicht 4 (Figur 3).The photoresist layer 6 provided with an opening serves as an etching mask for etching an opening 7 in the semiconductor layer 5 and the one below it Insulating layer 4 (Figure 3).

Nach der Herstellung der Öffnung 7, die die Oberfläche des Halbleiterkörpers 1 im Bereich der Öffnung freilegt, wprd die Halbleiterschicht 5 sowie die durch die Öffnung 7 frei gelegte Halbleiteroberfläche oxidiert. Dabei entsteht gemäß der Figur 4 eine die Oberfläche bedeckende Oxydschicht 8 (zweite Isolierschicht), die - was allerdings nicht dargestellt ist - über der Halbleiterschicht 5 wesentlich dicker ist als über der freigelegten Oberfläche des Halbleiterkörpers 1. Die Oxydschicht 8 wird gemäß der Figur 5 anschliessend von der Oberfläche des Halbleiterkörpers 1 wieder entfernt, damit in den Halbleiterkörper 1 gemäß der Figur 6 eine V-förmige Nut 9 eingeätzt werden kann. Die Nut 9 wird beispielsweise mittels eines anisotropen Ätzprozesses in bekannter Weise hergestellt. Bei diesem Ätzprozeß ist der Ätzangriff in die Tiefe wesentlich stärker als seitlich, so daß eine V-förmige Vertiefung entsteht. Ein solcher Ätzprozeß setzt allerdings eine bestimmte Kristallorientierung voraus, und zwar verläuft beispielsweise die Oberfläche des Halbleiterkörpers 1 parallel zur loo-Ebene des Halbleiterkristalls, während die Kanten der Ätzmaske 6 parallel zu den Schnittlinien der 111-Ebenen mit der Oberfläche des Halbleiterkristalls verlaufen.After the production of the opening 7, which is the surface of the semiconductor body 1 exposed in the area of the opening, the semiconductor layer 5 and the through the opening 7 oxidizes exposed semiconductor surface. According to the FIG. 4 shows an oxide layer 8 covering the surface (second insulating layer), which - which, however, is not shown - is essentially above the semiconductor layer 5 is thicker than over the exposed surface of the semiconductor body 1. The oxide layer 8 is then shown in FIG. 5 from the surface of the semiconductor body 1 removed again, so that a V-shaped into the semiconductor body 1 according to FIG Groove 9 can be etched. The groove 9 is for example by means of an anisotropic Etching process produced in a known manner. This etching process is the etching attack much more deeply than laterally, so that a V-shaped depression is created. Such an etching process, however, requires a certain crystal orientation, namely, for example, the surface of the semiconductor body 1 runs parallel to the loo plane of the semiconductor crystal, while the edges of the etching mask 6 are parallel run to the lines of intersection of the 111 planes with the surface of the semiconductor crystal.

Nach der Herstellung der Nut 9 wird in den Halbleiterkörper 1 gemäß der Figur 7 eine Halbleiterzone 10 vom zweiten Leitungstyp eindiffundiert, die im Ausführungsbeispiel eine p-Zone ist. Anschließend wird gemäß der Figur 8 eine Halbleiterzone 11 vom ersten Leitungstyp eindiffundiert, der die Halbleiterzone 10 vorgelagert ist. Sowohl beim Ätzen der Nut 9 als auch beim Eindiffundieren der Halbleiterzonen 10 und 11 dient die Oxydschicht 8 als Maske. Nach der Herstellung der Halbleiterzone 11 wird der parallel zur Halbleiteroberfläche verlaufende Teil der Halbleiterzone 11 wieder entfernt (Figur 9), was beispielsweise durch einen anisotropen Ätzprozeß geschieht. Auf diese Weise entsteht ein ringförmiger Bereich 11 vom ersten Leitungstyp, der von der wannenförmigen Halbleiterzone 10 vom zweiten Leitungstyp seitlich umgeben ist. Die wannenförmige Halbleiterzone 10 vom zweiten Leitungstyp grenzt beim fertigen Feldeffekttransistor gleichzeitig an den Boden der Nut 9.After the groove 9 has been produced, the semiconductor body 1 according to FIG 7, a semiconductor zone 10 of the second conductivity type diffuses in, which in the Embodiment is a p-zone. Then, according to FIG. 8, a semiconductor zone is created 11 of the first conductivity type diffused in front of which the semiconductor zone 10 is located is. Both when etching the groove 9 and when diffusing of the semiconductor zones 10 and 11, the oxide layer 8 serves as a mask. After manufacture of the semiconductor zone 11 becomes the part which runs parallel to the semiconductor surface the semiconductor zone 11 removed again (Figure 9), which is for example by a anisotropic etching process happens. This creates an annular area 11 of the first conductivity type, that of the trough-shaped semiconductor zone 10 of the second Line type is laterally surrounded. The well-shaped semiconductor zone 10 from the second In the finished field effect transistor, the conductivity type also borders the ground the groove 9.

An der Anordnung der Figur 9 werden gemäß der Figur ao noch Elektroden angebracht. Zuvor wird in die zweite Isolierschicht 8 ein Kontaktierungsfenster zur Kontaktierung der Halbleiterschicht 5 eingebracht. Dies geschieht beispielsweise mittels eines Fotomaskierungs- und Ätzprozesses, der relativ unkritisch ist. Zur Herstellung der Elektroden wird auf die eine Oberflächenseite eine Elektrodenschicht aufgebracht, die im Bereich 12 unterbrochen wird. Auf diese Weise ensteht eine auf dem Gate (5) befindliche Gateelektrode 13 sowie eine Elektrode 14, die sowohl die Sourcezone 10 als auch die zwischen Source- und Drainzone liegende Halbleiterzone 11 vom zweiten Leitungstyp kontaktiert. Zur Kontaktierung des als Drainzone dienenden Halbleiterkörpers 1 wird schleßlich noch auf der Unterseite des Halbleiterkörpers 1 eine Drainelektrode 15 angebracht. Der niederohmige Halbleiterbereich 2 auf der Unterseite des Halbleiterkörpers 1 sorgt für einen niederohmigen Anschluß der Drainelektrode 15 an den Halbleiterkörper 1. Die Figur 11 zeigt den fertigen Feldeffekttransistor in Perspektive.Electrodes are also attached to the arrangement of FIG. 9 according to FIG appropriate. Before this, a contact window is made in the second insulating layer 8 introduced for contacting the semiconductor layer 5. This happens for example by means of a photo masking and etching process, which is relatively uncritical. To the Manufacture of the electrodes is an electrode layer on one surface side applied, which is interrupted in area 12. In this way one arises the gate (5) located gate electrode 13 and an electrode 14, which both the Source zone 10 as well as the semiconductor zone located between the source and drain zones 11 contacted by the second line type. For contacting the drain zone Semiconductor body 1 deteriorates still on the bottom of the Semiconductor body 1 a drain electrode 15 attached. The low-resistance semiconductor area 2 on the underside of the semiconductor body 1 ensures a low-resistance connection the drain electrode 15 to the semiconductor body 1. FIG. 11 shows the finished Field effect transistor in perspective.

Wie das oben beschriebene Herstellungsverfahren beweist, ist zur Herstellung des Feldeffekttransistors nach der Erfindung nur ein einziger wesentlicher Maskierungsschritt erforderlich, und zwar die Maskierung gemäß der Figur 2, die sowohl zur Herstellung der Vertiefung 7 als auch zur Herstellung der Nut 9 dient, durch die die Halbleiterzonen 10 und 11 in den Halbleiterkörper 1 eindiffundiert werden.As the manufacturing method described above proves, is used to manufacture of the field effect transistor according to the invention only a single essential masking step required, namely the masking according to FIG. 2, which is used both for production the recess 7 as well as for producing the groove 9 through which the semiconductor zones 10 and 11 are diffused into the semiconductor body 1.

Der Feldeffekttransistor nach der Erfindung besteht gemäß der Figur 10 aus einem Halbleiterkörper 1 vom ersten Leitungstyp mit einer Nut 9, die seitlich von einer ringförmigen Halbleiterzone 11 vom ersten Leitungstyp (Sourcezone) umgeben ist. Die Halbleiterzone 11 ist von einer wannenförmigen Halbleiterzone 10 vom zweiten Leitungstyp umgeben, die gleichzeitig an den Boden der Nut 9 grenzt. Die Oberfläche des Halbleiterkörpers 1 ist mit Ausnahme des Bereichs der Nut 9 mit einer ersten Isolierschicht (4) als Gate-Isolierschicht bedeckt, über der sich eine Halbleiterschicht 5 als Gate befindet. Die auf der ersten Isolierschicht 4 befindliche Halbleiterschicht 5 ist mit einer zweiten Isolierschicht 8 bedeckt, die eine Öffnung zur Kontaktierung der Halbleiterschicht 5 aufweist. Die Halbleiterzone 11 vom ersten Leitungstyp (Sourcezone) und die Halbleiterzone X vom zweiten Leitungstyp sind miteinander kurzgeschlossen, und zwar durch eine Elektrode 14, die sich innerhalb der Nut 9 befindet. Die Drainelektrode 15 ist an der Unterseite des Halbleiterkörpers 1 angebracht. Die Elektroden bestehen beispielsweise aus Aluminium.The field effect transistor according to the invention consists according to the figure 10 from a semiconductor body 1 of the first conductivity type with a groove 9, the side surrounded by an annular semiconductor zone 11 of the first conductivity type (source zone) is. The semiconductor zone 11 is of a trough-shaped semiconductor zone 10 from the second Surrounding line type, which is adjacent to the bottom of the groove 9 at the same time. The surface of the semiconductor body 1 is with the exception of the region of the groove 9 with a first Insulating layer (4) covered as a gate insulating layer, over which a semiconductor layer 5 as a gate is located. The one located on the first insulating layer 4 Semiconductor layer 5 is covered with a second insulating layer 8 which has an opening for contacting the semiconductor layer 5. The semiconductor zone 11 from the first Conduction type (source zone) and the semiconductor zone X of the second conductivity type are with each other short-circuited, namely by an electrode 14, which is located within the groove 9 is located. The drain electrode 15 is attached to the underside of the semiconductor body 1. The electrodes are made of aluminum, for example.

Die Kanalzone des Feldeffekttransistors nach der Erfindung befindet sich in der Halbleiterzone 11 und verläuft parallel zur einen Hauptfläche des Halbleiterkörpers. Die über der Kanalzone befindliche Gate-Isolierschicht 4 ist eben und deshalb besonders spannungsfest. Da die Kanalzone parallel zur Oberfläche des Halbleiterkörpers verläuft und die Oberfläche des Halbleiterkörpers loo-orientiert ist, ist die Dichte der Oberflächenzustände im Kanalbereich wesentlich geringer als bei bekannten V- oder U-MOS-Transistoren, bei denen die Kanalzone parallel zur Nut verläuft und deshalb eine Oberfläche hat, die in 111-Richtung verläuft.The channel zone of the field effect transistor according to the invention is located located in the semiconductor zone 11 and runs parallel to one main surface of the semiconductor body. The gate insulating layer 4 located above the channel zone is flat and therefore special tension-proof. Since the channel zone runs parallel to the surface of the semiconductor body and the surface of the semiconductor body is loo-oriented, the density is the Surface conditions in the canal area are much lower than with known V or U-MOS transistors in which the channel zone runs parallel to the groove and therefore has a surface running in the 111 direction.

Claims (18)

Patentansprüche (2)1 Feldeffekttransistor mit einer Nut in einem Halbleiterkörper vom ersten Leitungstyp, dadurch gekennzeichnet, daß die Nut seitlich von einer Halbleiterzone vom ersten Leitungstyp, die als Sourcezone dient, umgeben ist, daß die Halbleiterzone vom ersten Leitungstyp von einer Halbleiterzone vom zweiten Leitungstyp umgeben ist, die außerdem an den Boden der Nut grenzt und in der sich die Kanalzone befindet, daß die eine Oberflächenseite des Halbleiterkörpers mit Ausnahme des Bereichs der Nut mit einer Isolierschicht als Gate-Isolierschicht bedeckt ist, daß sich über dieser Isolierschicht eine Schicht befindet, die als Gate Verwendung findet, daß an dieser Schicht eine Gate-Elektrode und an der Unterseite des Halbleiterkörpers eine Drain-Elektrode angebracht sind, daß die Source-Elektrode im Bereich der Nut angebracht ist und daß die Halbleiterzonen vom ersten und zweiten Leitungstyp durch die Source-Elektrode miteinander kurzgeschlossen sind. Claims (2) 1 field effect transistor with a groove in one Semiconductor body of the first conductivity type, characterized in that the groove is laterally surrounded by a semiconductor zone of the first conductivity type, which serves as a source zone is that the semiconductor zone of the first conductivity type of a semiconductor zone from second line type is surrounded, which is also adjacent to the bottom of the groove and in which is the channel zone that one surface side of the semiconductor body except for the area of the groove with an insulating layer as a gate insulating layer is covered that there is a layer above this insulating layer, which as Gate use finds a gate electrode on this layer and on the bottom The semiconductor body has a drain electrode attached to it that the source electrode is attached in the region of the groove and that the semiconductor zones of the first and second Conduction type are short-circuited with one another by the source electrode. 2) Feldeffekttransistor nach Anspruch i, dadurch gekennzeichnet, daß die Schicht, die als Gate Verwendung findet, aus Halbleitermaterial oder aus einem Metallsilicid besteht.2) field effect transistor according to claim i, characterized in that that the layer that is used as a gate is made of semiconductor material or of a Metal silicide. 3) Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine zweite Isolierschicht vorgesehen ist, die die auf der ersten Isolierschicht befindliche Halbleiterschicht bedeckt, und daß die zweite Isolierschicht mit einer Öffnung zur Kontaktierung der Halbleiterschicht versehen ist.3) field effect transistor according to claim 1 or 2, characterized in that that a second insulating layer is provided which is the same as that on the first insulating layer located semiconductor layer covered, and that the second insulating layer with a Opening for contacting the semiconductor layer is provided. 4) Feldeffekttransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß sich die die Halbleiterzonen vom ersten und zweiten Leitungstyp kontaktierende Elektrode auf die zweite Isolierschicht erstreckt.4) field effect transistor according to one of claims 1 to 3, characterized characterized in that the semiconductor zones of the first and second conductivity types contacting electrode extends to the second insulating layer. 5) Feldeffekttransistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Halbleiterkörper unterschiedlich dotiert ist und in dem an seine Unterseite grenzenden Bereich eine höhere Dotierung aufweist als in seinem übrigen Bereich.5) field effect transistor according to one of claims 1 to 4, characterized characterized in that the semiconductor body is doped differently and in which has a higher doping than in his area adjoining its lower side remaining area. 6) Feldeffekttransistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine auf der ersten Isolierschicht befindliche Halbleiterschicht dotiert ist.6) field effect transistor according to one of claims 1 to 5, characterized characterized in that a semiconductor layer located on the first insulating layer is endowed. 7) Feldeffekttransistor nach Anspruch 6, dadurch gekennzeichnet, daß die Halbleiterschicht N-leitend ist.7) field effect transistor according to claim 6, characterized in that the semiconductor layer is N-conductive. 8) Feldeffekttransistor nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Halbleiterschicht eine polykristalline Siliziumschicht ist.8) field effect transistor according to one of claims 1 to 7, characterized characterized in that the semiconductor layer is a polycrystalline silicon layer. 9) Verfahren zum Herstellen eines Feldeffekttransistors nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß auf einen Halbleiterkörper vom ersten Leitungstyp eine Isolierschicht, die als Gate-Isolierschicht verwendet-wird, und auf die Isolierschicht eine Halbleiterschicht, die als Gate verwendet wird, aufgebracht werden, daß die beiden Schichten mit einer Öffnung versehen werden, die die Halbleiteroberfläche im Bereich dieser Öffnung freilegt, daß in den Halbleiterkörper im Bereich der Öffnung eine Nut eingebracht wird und im Halbleiterkörper eine Halbleiterzone vom ersten Leitungstyp und eine Halbleiterzone vom zweiten Leitungstyp derart hergestellt werden, daß die Halbleiterzone vom ersten Leitungstyp an die seitliche Wand der Nut grenzt, während die Halbleiterzone vom zweiten Leitungstyp an die Halbleiterzone vom ersten Leitungstyp sowie an den Boden der Nut grenzt, und daß die Halbleiterzonen vom ersten und zweiten Leitungstyp sowie die auf der Isolierschicht befindliche Halbleiterschicht durch Elektroden kontaktiert werden.9) Method of manufacturing a field effect transistor according to a of claims 1 to 8, characterized in that on a semiconductor body from the first conductivity type is an insulating layer that is used as a gate insulating layer, and on the insulating layer a semiconductor layer, which is used as a gate, be applied so that the two layers are provided with an opening, which exposes the semiconductor surface in the area of this opening that in the semiconductor body a groove is made in the region of the opening and a semiconductor zone is made in the semiconductor body of the first conductivity type and a semiconductor zone of the second conductivity type produced in this way be that the semiconductor zone of the first conductivity type to the side wall of the Groove adjoins, while the semiconductor zone of the second conductivity type on the semiconductor zone of the first conductivity type and adjoins the bottom of the groove, and that the semiconductor zones of the first and second conductivity types as well as that located on the insulating layer Semiconductor layer are contacted by electrodes. 10) Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Halbleiterschicht dotiert wird.10) Method according to claim 9, characterized in that the semiconductor layer is endowed. 11) Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß eine Elektrode auf der den Halbleiterzonen vom ersten und zweiten Leitungstyp gegenüberliegenden Oberflächenseite (Unterseite) des Halbleiterkörpers angebracht wird.11) Method according to claim 9 or 10, characterized in that an electrode on the opposite side of the semiconductor regions of the first and second conductivity types Surface side (underside) of the semiconductor body is attached. 12) Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß die Wand der in der Isolierschicht und der Halbleiterschicht befindlichen Öffnung mit einer (zweiten) Isolierschicht bedeckt wird.12) Method according to one of claims 9 to 11, characterized in that that the wall of the opening located in the insulating layer and the semiconductor layer is covered with a (second) insulating layer. 13) Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß diejenige Oberflächenseite, auf der sich die Halbleiterschicht befindet, nach der Herstellung der Öffnung oxydiert wird und derjenige Teil der Oxydschicht, der die Halbleiteroberfläche im Bereich der Öffnung bedeckt, anschließend wieder entfernt wird.13) Method according to one of claims 1 to 12, characterized in that that that surface side on which the semiconductor layer is located, after the production of the opening is oxidized and that part of the oxide layer which covers the semiconductor surface in the area of the opening, then removed again will. 14) Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Kristallorientierung für den Halbleiterkörper derart gewählt wird, daß bei einem anisotropen Ätzprozeß der Ätzangriff in Richtung senkrecht zur Halbleiteroberfläche größer ist als parallel zur Halbleiteroberfläche 14) Method according to one of claims 1 to 13, characterized in that that the crystal orientation for the semiconductor body is chosen such that at an anisotropic etching process, the etching attack in the direction perpendicular to the semiconductor surface is larger than parallel to the semiconductor surface 15) Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß nach dem Einbringen der Halbleiterzonen vom ersten und zweiten Leitungstyp der parallel zur Halbleiteroberfläche verlaufende Teil der Halbleiterzone vom ersten Leitungstyp entfernt wird.15) Method according to one of the claims 1 to 14, characterized in that that after the introduction of the semiconductor zones of the first and second conductivity type, the one running parallel to the semiconductor surface Part of the semiconductor zone is removed from the first conductivity type. 16) Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß die Halbleiterzonen vom ersten und zweiten Leitungstyp durch Diffusion oder durch Ionenimplantat ion hergestellt werden.16) Method according to one of claims 1 to 15, characterized in that that the semiconductor zones of the first and second conductivity type by diffusion or can be produced by ion implantation. 17) Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß zur Herstellung der Gate-Elektrode und der Elektrode für die Halbleiterzonen vom ersten und zweiten Leitungstyp eine Schicht aus dem Elektrodenmaterial aufgebracht wird und daß die aufgebrachte Schicht derart geätzt wird, daß eine Gate-Elektrode entsteht, die von der Source-Elektrode getrennt ist.17) Method according to one of claims 1 to 16, characterized in that that for the production of the gate electrode and the electrode for the semiconductor zones applied a layer of the electrode material of the first and second conductivity type is and that the applied layer is etched in such a way that a gate electrode arises, which is separated from the source electrode. 18) Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß bei Vorhandensein einer zweiten Isolierschicht vor dem Aufbringen der Kontaktierungsschicht ein Kontaktierungsfenster für das Gate in die zweite Isolierschicht eingebracht wird.18) Method according to one of claims 1 to 17, characterized in that that in the presence of a second insulating layer before the application of the contacting layer a contact-making window for the gate is introduced into the second insulating layer will.
DE19813132955 1981-08-20 1981-08-20 Field-effect transistor and method for manufacturing it Granted DE3132955A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813132955 DE3132955A1 (en) 1981-08-20 1981-08-20 Field-effect transistor and method for manufacturing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813132955 DE3132955A1 (en) 1981-08-20 1981-08-20 Field-effect transistor and method for manufacturing it

Publications (2)

Publication Number Publication Date
DE3132955A1 true DE3132955A1 (en) 1983-03-03
DE3132955C2 DE3132955C2 (en) 1987-08-13

Family

ID=6139741

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813132955 Granted DE3132955A1 (en) 1981-08-20 1981-08-20 Field-effect transistor and method for manufacturing it

Country Status (1)

Country Link
DE (1) DE3132955A1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0148595A2 (en) * 1983-12-07 1985-07-17 Acrian, Inc. Method of fabricating mesa mosfet using overhang mask and resulting structure
EP0227894A2 (en) * 1985-12-19 1987-07-08 SILICONIX Incorporated High density vertical DMOS transistor
EP0342952A2 (en) * 1988-05-17 1989-11-23 Advanced Power Technology Inc. Topographic pattern delineated power MOSFET with profile tailored recessed source
US5182234A (en) * 1986-03-21 1993-01-26 Advanced Power Technology, Inc. Profile tailored trench etch using a SF6 -O2 etching composition wherein both isotropic and anisotropic etching is achieved by varying the amount of oxygen
WO2003100864A2 (en) * 2002-05-21 2003-12-04 Rensselaer Polytechnic Institute High-voltage semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2904769A1 (en) * 1978-02-17 1979-08-23 Siliconix Inc METHOD OF MANUFACTURING A V-NUT-MOS FIELD EFFECT TRANSISTOR AND TRANSISTOR OF THIS TYPE
DE3016749A1 (en) * 1980-04-30 1981-11-05 Siemens AG, 1000 Berlin und 8000 München CONTACT FOR MIS SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2904769A1 (en) * 1978-02-17 1979-08-23 Siliconix Inc METHOD OF MANUFACTURING A V-NUT-MOS FIELD EFFECT TRANSISTOR AND TRANSISTOR OF THIS TYPE
DE3016749A1 (en) * 1980-04-30 1981-11-05 Siemens AG, 1000 Berlin und 8000 München CONTACT FOR MIS SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Siemens Forsch.- u. Entwickl.-Ber., Bd. 9, 1980, S. 181, 182 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0148595A2 (en) * 1983-12-07 1985-07-17 Acrian, Inc. Method of fabricating mesa mosfet using overhang mask and resulting structure
EP0148595A3 (en) * 1983-12-07 1987-04-15 Acrian, Inc. Method of fabricating mesa mosfet using overhang mask and resulting structure
EP0227894A2 (en) * 1985-12-19 1987-07-08 SILICONIX Incorporated High density vertical DMOS transistor
EP0227894A3 (en) * 1985-12-19 1988-07-13 SILICONIX Incorporated High density vertical dmos transistor
US5182234A (en) * 1986-03-21 1993-01-26 Advanced Power Technology, Inc. Profile tailored trench etch using a SF6 -O2 etching composition wherein both isotropic and anisotropic etching is achieved by varying the amount of oxygen
EP0342952A2 (en) * 1988-05-17 1989-11-23 Advanced Power Technology Inc. Topographic pattern delineated power MOSFET with profile tailored recessed source
EP0342952A3 (en) * 1988-05-17 1990-07-04 Advanced Power Technology Inc. Topographic pattern delineated power mosfet with profile tailored recessed source
WO2003100864A2 (en) * 2002-05-21 2003-12-04 Rensselaer Polytechnic Institute High-voltage semiconductor device
WO2003100864A3 (en) * 2002-05-21 2004-03-11 Rensselaer Polytech Inst High-voltage semiconductor device

Also Published As

Publication number Publication date
DE3132955C2 (en) 1987-08-13

Similar Documents

Publication Publication Date Title
DE2916364C2 (en)
DE19535140A1 (en) Lateral MOSFET with high withstand voltage
DE4212829A1 (en) Mfg. metal-oxide semiconductor MOSFET - depositing insulating film on substrate of first conductivity type and etching both film part and substrate to preset thickness
DE3901369A1 (en) METHOD FOR PRODUCING A DOUBLE-DIFFUSED METAL-OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR DEVICE AND APPARATUS MANUFACTURED BY THIS METHOD
DE2915024C2 (en) Method of manufacturing a MOS transistor
DE2703877A1 (en) MIS FIELD EFFECT TRANSISTOR WITH SHORT CHANNEL LENGTH
EP0033003B1 (en) Double diffused mos field-effect-transistor and process for its manufacture
DE4208537C2 (en) MOS-FET structure and process for its manufacture
DE2242026A1 (en) MIS FIELD EFFECT TRANSISTOR
DE2404184A1 (en) MIS SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING IT
DE2607203B2 (en) Enrichment type field effect transistor
DE2503864B2 (en) Semiconductor component
DE1564829C3 (en) Method for manufacturing a field effect transistor
DE3940388C2 (en)
DE102017217234A1 (en) SEMICONDUCTOR DEVICE
DE2059072A1 (en) Semiconductor device
DE2954543C2 (en)
DE3421927C2 (en) Vertical MOS transistor and method for its production
DE10261600B4 (en) Semiconductor component and method for its production
DE2729657A1 (en) FIELD EFFECT TRANSISTOR WITH EXTREMELY SHORT CHANNEL LENGTH
DE3132955A1 (en) Field-effect transistor and method for manufacturing it
DE3133759A1 (en) FIELD EFFECT TRANSISTOR
DE2205991A1 (en) Method for manufacturing a semiconductor component
DE2752335B2 (en) Method of manufacturing a junction field effect transistor with a vertical channel
DE19742181B4 (en) Manufacturing method for a semiconductor device

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE

8120 Willingness to grant licences paragraph 23
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee