DE1232269B - Diffusion process for manufacturing a semiconductor component with emitter, base and collector zones - Google Patents
Diffusion process for manufacturing a semiconductor component with emitter, base and collector zonesInfo
- Publication number
- DE1232269B DE1232269B DE1963T0024558 DET0024558A DE1232269B DE 1232269 B DE1232269 B DE 1232269B DE 1963T0024558 DE1963T0024558 DE 1963T0024558 DE T0024558 A DET0024558 A DE T0024558A DE 1232269 B DE1232269 B DE 1232269B
- Authority
- DE
- Germany
- Prior art keywords
- base
- zone
- emitter
- diffusion
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 title claims description 54
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims description 14
- 230000000873 masking effect Effects 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 7
- 230000007547 defect Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
DEUTSCHESGERMAN
PATENTAMTPATENT OFFICE
AUSLEGESCHRIFTEDITORIAL
Int. CL:Int. CL:
HOIlHOIl
Deutsche Kl.: 21g-11/02 German class: 21g-11/02
Nummer: 1232 269Number: 1232 269
Aktenzeichen: T 24558 VIII c/21 gFile number: T 24558 VIII c / 21 g
Anmeldetag; 23. August 1963 Filing date; 23rd August 1963
Auslegetag: 12. Januar 1967Opened on: January 12, 1967
Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelementes mit Emitter-, Basis- und Kollektorzone durch Eindiffusion der Emitter- und Basiszone in die eine Oberflächenseite eines Halbleiterkörpers vom Leitungstyp der Kollektorzone, bei dem eine begrenzte Eindiffusion in den Halbleiterkörper durch Herstellung einer maskierenden Schicht auf der Halbleiteroberfläche und durch Einätzen eines Diffusionsfensters in die maskierende Schicht erzielt wird.The invention relates to a method for producing a semiconductor component with emitter, base and collector zone by diffusion of the emitter and base zones into one surface side of one Semiconductor body of the conductivity type of the collector zone, in which a limited diffusion into the Semiconductor body by producing a masking layer on the semiconductor surface and through Etching a diffusion window into the masking layer is achieved.
Solche Verfahren sind bereits bekannt und finden beispielsweise bei der Herstellung von Planartransistoren Anwendung. Dabei ist es üblich, zunächst die Basiszone und anschließend die Emitterzone in den Halbleiterkörper einzudiffundieren. Der Querschnitt beider Diffusionszonen ist im allgemeinen kleiner als der des Halbleiterkörpers. Zur Begrenzung der Störstellendiffusion sind bekanntlich Diffusionsmasken erforderlich ist, die ein Eindringen der Diffusionsstörstellen in bestimmte Bereiche der Halbleiteroberfläche verhindern. Als Diffusionsmasken finden im allgemeinen Oxydmasken Verwendung.Such methods are already known and are used, for example, in the manufacture of planar transistors Use. It is customary to first place the base zone and then the emitter zone in the Diffuse semiconductor body. The cross section of both diffusion zones is generally smaller than that of the semiconductor body. Diffusion masks are known to be used to limit the diffusion of impurities it is necessary for the diffusion defects to penetrate into certain areas of the semiconductor surface impede. Oxide masks are generally used as diffusion masks.
Bei der Herstellung von Siliziumplanartransistoren wird beispielsweise der Siliziumkörper nach dieser Technik mit einer Siliziumdioxydschicht als Diffusionsmaske versehen, von der ein Teil anschließend wieder in demjenigen Bereich entfernt wird, in dem Störstellen zur Herstellung der Basiszone in den Halbleiterkörper diffundieren sollen. Nach Beendigung der Basisdiffusion wird erneut oxydiert und wieder ein Fenster aus der Oxydschicht herausgeätzt, welches kleiner ist als das Fenster für die Basiszone und dem Querschnitt der Emitterzone entspricht. Die nun folgende Emitterdiffusion erfolgt auf derselben Öberflächenseite wie die Basisdiffusion.In the manufacture of silicon planar transistors, for example, the silicon body is made after this Technique provided with a silicon dioxide layer as a diffusion mask, part of which is then is removed again in that area in which defects for the production of the base zone in the Semiconductor bodies should diffuse. After the end of the basic diffusion, it is oxidized again and Another window etched out of the oxide layer, which is smaller than the window for the base zone and corresponds to the cross section of the emitter zone. The emitter diffusion that now follows takes place on the same Surface side like the base diffusion.
Untersuchungen haben ergeben, daß bei der Emitterdiffusion trotz vorhandener Oxydmaskierung einzelne Störstellen in die bereits diffundierte Basiszone und sogar in den Bereich des kollektorseitigen pn-Überganges gelangen, so daß die am pn-übergang zwischen Basis- und Köllektorzone vor der Emitterdiffusion vorhandene Sperrspannung nach der Emitterdiffusion stark absinkt. Dieses Absinken der Sperrspannung ist im wesentlichen auf undichte Stellen der auf der Oberfläche vorhandenen Öxydmaskierung zurückzuführen. Diese Erscheinung tritt besonders dann auf, wenn als Störstellenmaterial zur Herstellung der Emitterzone Phosphor verwendet wird. Die Sperrspannung am kollektorseitigen pn-Ubergang sinkt in diesem Fall ungefähr von 100 bis 150 auf 30 bis 50 V ab.Investigations have shown that during emitter diffusion, despite the presence of oxide masking, individual Defects in the already diffused base zone and even in the area of the collector-side pn junction arrive so that the reverse voltage present at the pn junction between the base and Köllektorzone before the emitter diffusion after the emitter diffusion drops sharply. This drop in reverse voltage is essentially due to leaks due to the oil masking present on the surface. This phenomenon occurs especially when phosphorus is used as an impurity material for producing the emitter zone will. The reverse voltage at the collector-side pn junction drops in this case approximately from 100 to 150 to 30 to 50 V.
Die unerwünschte Beeinträchtigung der Kollektor-Diffusions-Verfahren
zum Herstellen eines
Halbleiterbauelementes mit Emitter-, Basis- und KöllektorzoneThe undesirable detriment to the collector diffusion process for making a
Semiconductor component with emitter, base and Köllektor zone
Anmelder:
TelefunkenApplicant:
Telefunken
Patentverwertungsgesellschaft m. b. H.,
Ulm/Donau, Elisabethenstr. 3Patentverwertungsgesellschaft mb H.,
Ulm / Danube, Elisabethenstr. 3
Als Erfinder benannt:Named as inventor:
Dr. Friedrich-Wilhelm Dehmelt,Dr. Friedrich-Wilhelm Dehmelt,
Zollikerberg, Zürich (Schweiz)Zollikerberg, Zurich (Switzerland)
Spannung durch die zweite Diffusion tritt dagegen nicht auf, wenn gemäß der Erfindung zuerst die Emitterzone und erst anschließend an die Emitterdiffusion die Basiszone in den Halbleiterkörper diffundiert wird. Erfindungsgemäß wird daher die Emitterzone vor der Basiszone in den Halbleiterkörper emdiffundiert.In contrast, stress through the second diffusion does not occur if, according to the invention, the first Emitter zone and only after the emitter diffusion the base zone diffuses into the semiconductor body will. According to the invention, the emitter zone is therefore inserted into the semiconductor body in front of the base zone emdiffused.
Die Diffusionskonstante der Emitterstörstellen soll dabei kleiner sein als die DifEusionskonstante der Basisstörstellen, während die bei der Diffusionstemperatur vorherrschende Löslichkeit der Emitterstörstellen im Halbleitergrundmaterial größer sein soll als die Löslichkeit der Basisstörstellen.The diffusion constant of the emitter interference should be smaller than the diffusion constant of the Base defects, while the solubility of the emitter defects prevailing at the diffusion temperature should be greater in the semiconductor base material than the solubility of the base defects.
Zur Herstellung des Halbleiterbauelementes nach der Erfindung wird in die eine Oberflächenseite eines Halbleiterkörpers vom Leitungstyp der Kollektorzone zunächst eine Schicht vom Leitungstyp der Emitterzone emdiffundiert. Im Anschluß daran werden diejenigen Teile der eindiffundierten Schicht, die nicht für die Emitterzone vorgesehen sind, abgetragen, worauf die Basiszone in die gleiche Oberflächenseite des Halbleiterkörpers emdiffundiert wird.To produce the semiconductor component according to the invention, one surface side of a Semiconductor body of the conductivity type of the collector zone initially a layer of the conductivity type Emitter zone emdiffused. Subsequently, those parts of the diffused layer that not intended for the emitter zone, removed, whereupon the base zone in the same surface side of the semiconductor body is emdiffused.
Das Abtragen der unerwünschten Teile der Diffusionsschicht vom Leitungstyp der Emitterzone erfolgt im allgemeinen durch Ätzen. Bei der Herstellung der Basiszone wird eine Oxydmaskierung verwendet, die die Eindiffusion der Störstellen auf denjenigen Bereich des Halbleiterkörpers beschränkt, der für die Basiszone vorgesehen ist. Mit der Basisdiffusion wird im allgemeinen eine Oxydation der Halbleiteroberfläche verbunden. Die Kontaktierung der in den Halbleiterkörper diffundierten Zonen erfolgt in Anlehnung an die bekannte Planartechnik durch Herstellung von Kontaktierungsfenstern in der Oxyd-The unwanted parts of the diffusion layer of the conductivity type of the emitter zone are removed generally by etching. Oxide masking is used in the manufacture of the base zone the diffusion of the impurities limited to that area of the semiconductor body, which for the Base zone is provided. With the base diffusion there is generally an oxidation of the semiconductor surface tied together. The contacting of the zones diffused into the semiconductor body is based on this to the well-known planar technology through the production of contacting windows in the oxide
609 757/306609 757/306
schicht und durch Einbringen von Elektrodenmaterial in diese Fenster.layer and by introducing electrode material into these windows.
Die Erfindung soll an einem Ausführungsbeispiel näher erläutert werden.The invention is to be explained in more detail using an exemplary embodiment.
Die F i g. 1 bis 4 betreffen die Herstellung eines Siliziumtransistors, dessen Halbleiterkörper 1 den Leitungstyp und den spezifischen Widerstand der Kollektorzone aufweist. Der Widerstand dieses Grundkörpers beträgt in Übereinstimmung mit dem spezifischen Widerstand der Kollektorzone ungefähr 1 bis 10 Ω cm.The F i g. 1 to 4 relate to the production of a silicon transistor, the semiconductor body 1 of which is the Has conductivity type and the specific resistance of the collector zone. The resistance of this Base body is approximately in accordance with the specific resistance of the collector zone 1 to 10 Ω cm.
In diesen Halbleiterkörper 1 vom n-Leitungstyp wird nun gemäß Fig. 1 auf der Emitterseite eine Arsenschicht 2 eindiffundiert, welche sich zunächst über die gesamte Breite des Halbleiterkörpers erstreckt und später als Emitterzone Verwendung findet. Die Diffusionszeit und Temperatur sind dabei so zu wählen, daß die Diffusionstiefe des Arsens beispielsweise 2 bis 3 μ beträgt. Die Arsenkonzentration soll dabei so hoch sein, daß eine maximale Löslichkeit des Arsens im Silizium erzielt wird.In this semiconductor body 1 of the n-conductivity type is now shown in FIG. 1 on the emitter side Arsenic layer 2 diffused in, which initially extends over the entire width of the semiconductor body and is later used as an emitter zone. The diffusion time and temperature are like this to choose that the diffusion depth of the arsenic is, for example, 2 to 3 μ. The arsenic concentration should be so high that a maximum solubility of the arsenic in silicon is achieved.
Da der Querschnitt der Emitterzone kleiner sein soll als der Querschnitt des Halbleiterkörpers und da die Oberfläche des Halbleiterkörpers bei der Emitterdiffusion nicht maskiert wird, wird die sich zunächst über die gesamte Breite des Halbleiterkörpers erstreckende Emitterzone mit Ausnahme eines mittleren Bereiches wieder abgetragen. Zu diesem Zweck wird auf denjenigen Bereich der emitterseitigen Halbleiteroberfläche, dem die Emitterzone vorgelagert sein soll, eine Fotoresist- oderPizeinschicht3 aufgebracht bzw. aufgesprüht und der außerhalb des Bereiches dieser ätzbeständigen Schicht befindliche Teil der Arsenschicht weggeätzt. Durch diese Ätzung entsteht wie bei der bekannten Mesaätzung nach Fig. 2 ein Tafelberg, dessen Querschnitt dem Querschnitt der nach der Ätzung verbleibenden Emitterzone! entspricht.Since the cross section of the emitter zone should be smaller than the cross section of the semiconductor body and since the surface of the semiconductor body is not masked during the emitter diffusion, the initially over the entire width of the semiconductor body extending emitter zone with the exception of one removed again in the middle area. For this purpose, the area on the emitter side is used Semiconductor surface, which the emitter zone should be in front of, a photoresist or pizein layer 3 applied or sprayed on and that located outside the area of this etch-resistant layer Part of the arsenic layer is etched away. As with the well-known mesa etching, this etching occurs afterwards 2 shows a table mountain, the cross section of which corresponds to the cross section the emitter zone remaining after the etching! is equivalent to.
Nach der Verkleinerung der Emitterzone durch Ätzung wird die emitterseitige Oberflächenseite des Siliziumkörpers gemäß F i g. 2 mit einer Siliziumdioxydschicht 4 überzogen, die beispielsweise die Stärke von 1 μ aufweist. In diese Siliziumdioxydschicht wird nun mit Hilfe des bekannten Fotoresistverfahrens nach Fig. 3 ein Basisdiffusionsfenster 5 eingeätzt, und zwar derart, daß die Emitterzone 2 eine zentrische Lage im Basisfenster 5 einnimmt. In manchen Fällen ist es auch angebracht, das Basisfenster in eine exzentrische Lage zur Emitterzone zu bringen.After the emitter zone has been reduced in size by etching, the emitter-side surface side becomes the Silicon body according to FIG. 2 covered with a silicon dioxide layer 4, for example the Has a thickness of 1 μ. In this silicon dioxide layer is now with the help of the known photoresist process according to Fig. 3, a base diffusion window 5 etched, in such a way that the emitter zone 2 a central position in the base window 5 assumes. In some cases it is also appropriate to use the base window in an eccentric position to the emitter zone.
Die Basiszone des Transistors entsteht nun durch Eindiffusion von Borstörstellen in das Basisfenster. Die Dicke der Basiszone 6 der F i g. 3 beträgt beispielsweise 5 bis 6 μ. Im Gegensatz zu einer Phosphordiffusion reicht die Siliziumoxydmaskierung bei einer Bordiffusion vollkommen aus, um eine exakte Begrenzung der p-leitenden Basiszone 6 gegenüber dem KoUektorgrundkörpermaterial zu garantieren. Andererseits diffundiert das Bor durch die starkdotierte Emitterzone 2 vom n-Leitungstyp hindurch und erzeugt auch in dem der Emitterzone vorgelagerten Bereich des Halbleiter körpers den Leitungstyp der Basiszone. Da im Anschluß an die Basisdiffusion keine Emitterdiffusion mehr stattfindet und da während der Basisdiffusion eine Ausweitung der Arsenzone nur in äußerst geringem Maß erfolgt, lassen sich durch die Doppeldiffusion gemäß dem erfindungsgemäßen Verfahren Transistoren mit den gewünschten geometrischen Abmessungen herstellen.The base zone of the transistor is now created by diffusion of boron impurities into the base window. The thickness of the base zone 6 of FIG. 3 is, for example, 5 to 6 μ. In contrast to a phosphorus diffusion In the case of boron diffusion, the silicon oxide masking is completely sufficient for an exact To guarantee the delimitation of the p-conducting base zone 6 in relation to the KoUektor base body material. On the other hand, the boron diffuses through the heavily doped emitter zone 2 of the n-conductivity type and also generates the conductivity type of the base zone in the region of the semiconductor body upstream of the emitter zone. Since emitter diffusion no longer takes place following the base diffusion and since the arsenic zone is only widened to an extremely small extent during the base diffusion by the double diffusion according to the method according to the invention, transistors with the desired produce geometric dimensions.
Mit der Bordiffusion wird zweckmäßigerweise gemäß F i g. 4 eine Oxydation der Halbleiteroberfläche verbunden, die die bereits vorhandene Oxydschicht verstärkt und auch den Bereich des Basisdiffusionsfensters oxydiert. In die dabei entstehende Oxydschicht 7 werden schließlich noch die Kontaktfenster 8 und 9 geätzt, in die beispielsweise Aluminium zur Herstellung des Emitter- bzw. Basisanschlusses einlegiert wird.With the boron diffusion is expediently shown in FIG. 4 oxidation of the semiconductor surface connected, which reinforces the already existing oxide layer and also the area of the base diffusion window oxidized. Finally, the contact windows are also formed in the oxide layer 7 that is formed in the process 8 and 9 etched into which, for example, aluminum to produce the emitter or base connection is alloyed.
Das erfindungsgemäße Verfahren, welches vorzugsweise dann Anwendung findet, wenn zwei aufeinanderfolgende pn-Ubergänge in einem Halbleiterkörper durch Diffusion hergestellt werden, erfordert trotz Doppeldiffusion nur ein einziges Diffusionsfenster in der Oxydmaskierung und vermeidet außerdem den Nachteil, daß die Basisdiffusion durch eine nachfolgende Emitterdiffusion gestört wird. Eine solche Störung ist bei Anwendung der üblichen Diffusionsverfahren vor allem bei Verwendung von Phosphor- und Bordiffusionsstörstellen gegeben.The inventive method, which is preferably used when two successive pn junctions are produced in a semiconductor body by diffusion, requires in spite of double diffusion only a single diffusion window in the oxide masking and also avoids the disadvantage that the base diffusion is disturbed by a subsequent emitter diffusion. One such disruption occurs when the usual diffusion processes are used, especially when using Phosphorus and boron diffusion impurities given.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1963T0024558 DE1232269B (en) | 1963-08-23 | 1963-08-23 | Diffusion process for manufacturing a semiconductor component with emitter, base and collector zones |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1963T0024558 DE1232269B (en) | 1963-08-23 | 1963-08-23 | Diffusion process for manufacturing a semiconductor component with emitter, base and collector zones |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1232269B true DE1232269B (en) | 1967-01-12 |
Family
ID=7551520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1963T0024558 Pending DE1232269B (en) | 1963-08-23 | 1963-08-23 | Diffusion process for manufacturing a semiconductor component with emitter, base and collector zones |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE1232269B (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1127729A (en) * | 1954-07-19 | 1956-12-24 | Philips Nv | Fusion applied electrode transistor |
| AT204604B (en) * | 1956-08-10 | 1959-08-10 | Philips Nv | Process for producing a semiconducting storage layer system and a semiconducting barrier layer system |
| DE1080697B (en) * | 1957-08-07 | 1960-04-28 | Western Electric Co | Method for the production of semiconductor bodies of a semiconductor arrangement |
| FR1254861A (en) * | 1955-11-04 | 1961-02-24 | Fairchild Semiconductor | Transistor and its manufacturing process |
| DE1101624B (en) * | 1958-06-27 | 1961-03-09 | Ibm Deutschland | Method for producing an alloy electrode on a semiconductor device |
| GB911292A (en) * | 1958-01-16 | 1962-11-21 | Mullard Ltd | Improvements in and relating to semi-conductor devices |
-
1963
- 1963-08-23 DE DE1963T0024558 patent/DE1232269B/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1127729A (en) * | 1954-07-19 | 1956-12-24 | Philips Nv | Fusion applied electrode transistor |
| FR1254861A (en) * | 1955-11-04 | 1961-02-24 | Fairchild Semiconductor | Transistor and its manufacturing process |
| AT204604B (en) * | 1956-08-10 | 1959-08-10 | Philips Nv | Process for producing a semiconducting storage layer system and a semiconducting barrier layer system |
| DE1080697B (en) * | 1957-08-07 | 1960-04-28 | Western Electric Co | Method for the production of semiconductor bodies of a semiconductor arrangement |
| GB911292A (en) * | 1958-01-16 | 1962-11-21 | Mullard Ltd | Improvements in and relating to semi-conductor devices |
| DE1101624B (en) * | 1958-06-27 | 1961-03-09 | Ibm Deutschland | Method for producing an alloy electrode on a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1614283C3 (en) | Method for manufacturing a semiconductor device | |
| DE2915024C2 (en) | Method of manufacturing a MOS transistor | |
| DE2311915A1 (en) | METHOD FOR PRODUCING INTEGRATED MOS CIRCLES | |
| DE2928923C2 (en) | ||
| DE2028146A1 (en) | Transistors and processes for their manufacture | |
| DE3019826A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION | |
| DE1439737B2 (en) | Method for manufacturing a semiconductor device | |
| DE3039009C2 (en) | Junction field effect transistor | |
| DE1614827C2 (en) | Method of manufacturing a transistor | |
| DE2930780C2 (en) | Method of manufacturing a VMOS transistor | |
| DE2219696A1 (en) | Procedure for creating isolation areas | |
| DE2100292A1 (en) | Semiconductor device with relatively small geometrical dimensions and method of manufacturing the same | |
| DE1232269B (en) | Diffusion process for manufacturing a semiconductor component with emitter, base and collector zones | |
| DE1514656A1 (en) | Method for manufacturing semiconductor bodies | |
| DE2107671A1 (en) | Semiconductor component and method for its manufacture | |
| DE1514939C3 (en) | Method for manufacturing a semiconductor device | |
| DE1514912C3 (en) | Method of manufacturing a transistor | |
| DE1614877C3 (en) | ||
| DE1514865C (en) | Method for manufacturing a semiconductor device | |
| DE1439739B2 (en) | Method for manufacturing a semiconductor device | |
| DE1287697B (en) | ||
| DE1564427C3 (en) | Method for manufacturing a high frequency transistor | |
| DE2711657C2 (en) | Planar diffusion process with at least two successive diffusion processes | |
| DE1514875C3 (en) | Transistor and process for its manufacture | |
| DE1439618C3 (en) | Method for manufacturing a semiconductor diode or a transistor |