DE1180781B

DE1180781B - Circuit arrangement for generating a pulse at each of the outputs by marking selectable stages of a chain circuit of bistable stages

Info

Publication number: DE1180781B
Application number: DES86924A
Authority: DE
Inventors: Dipl-Ing Peter Wentzel
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1963-08-27
Filing date: 1963-08-27
Publication date: 1964-11-05
Also published as: GB1070856A

Description

BUNDESREPUBLIK DEUTSCHLANDFEDERAL REPUBLIC OF GERMANY

DEUTSCHESGERMAN

PATENTAMTPATENT OFFICE

AUSLEGESCHRIFTEDITORIAL

Internat. Kl.: H 03 kBoarding school Class: H 03 k

Deutsche Kl.: 21 al - 36/18 German class: 21 al - 36/18

Nummer: 1180 781Number: 1180 781

Aktenzeichen: S 86924 VIII a / 21 alFile number: S 86924 VIII a / 21 al

Anmeldetag: 27. August 1963Filing date: August 27, 1963

Auslegetag: 5. November 1964Opening day: November 5, 1964

Aus der elektronischen Schaltkreistechnik ist es bekannt, mit Hilfe von Kettenschaltungen bistabiler Stufen an verschiedenen Ausgängen nacheinander je einen Impuls zu erzeugen. Dabei können die bistabilen Stufen z. B. aus je zwei gegenseitig rückgekoppelten Verstärkerelementen oder auch aus Magnetkern-Transistorstufen oder ähnlichen Schaltelementen bestehen.From electronic circuit technology, it is known to make bistable circuits with the help of chain circuits Steps to generate a pulse at different outputs one after the other. The bistable Stages z. B. from two mutually fed back amplifier elements or from magnetic core transistor stages or similar switching elements.

Für bestimmte Aufgaben, wie z. B. die Ansteuerung in sogenannten assoziativen Speichern, ist es im Hinblick auf die Arbeitsgeschwindigkeit wünschenswert, nicht an jedem Ausgang einer Kettenschaltung, sondern nur an den Ausgängen bestimmter, durch Markierung wählbarer Stufen je einen Impuls abzugeben. Würde man diese Aufgabe dadurch lösen, daß man zwar von jeder beliebigen Stufe der Kettenschaltung einen Impuls abgeben läßt, aber nur an den gewünschten Stufen eine Weitergabe der abgegebenen Impulse ermöglicht, so würde man hinsichtlich des Zeitaufwandes keine Verbesserung erzielen.For certain tasks, such as B. the control in so-called associative memories, it is in Desirable in terms of working speed, not at every output of a derailleur circuit, but only to emit a pulse at the outputs of certain levels that can be selected by marking. One would solve this problem, that although one of any stage of the chain circuit can emit an impulse, but only a passing on of the emitted at the desired levels If impulses are enabled, no improvement would be achieved in terms of the expenditure of time.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen, bei der an den Ausgängen durch Markierung wählbarer Stufen einer Kettenschaltung je ein Impuls abgegeben wird, ohne daß zwischen zwei aufeinanderfolgenden Impulsen eine größere Impulspause liegt. Erreicht wird dies dadurch, daß mit Ausnahme einer zusätzlichen ersten Stufe jeder Stufe ein im Falle der Markierung der Stufe nicht durchlässiger, im Falle der Nichtmarkierung dagegen durchlässiger Schalter sowie ein dem Schalter parallel geschaltetes und mit dem Eingang der entsprechenden Stufe verbundenes, jeweils entgegengesetzt gesteuertes Element zugeordnet ist, das im Markierungsfall die zugehörige Stufe zur Abgabe eines Imkulses vorbereitet, daß die Schalter in Serie geschaltet und an einen Ausgang der zusätzlichen ersten Stufe angeschlossen sind und daß jeweils der Ausgang einer Stufe, gegebenenfalls über Entkoppelungsmittel, mit dem Verbindungspunkt zwischen dem Schalter der Stufe und dem Schalter der nächsten Stufe verbunden ist, derart, daß jeweils ein bei Abfrage einer markierten Stufe auftretendes Signal ohne Beeinflussung der nichtmarkierten Stufen über deren zugeordnete Schalter bis zur nächsten mar-Schaltungsanordnung zum Erzeugen je eines Impulses an den Ausgängen durch Markierung wählbarer Stufen einer Kettenschaltung bistabiler StufenThe invention is therefore based on the object of creating a circuit arrangement in which on a pulse is given to the outputs by marking selectable levels of a chain circuit, without a longer pulse pause between two successive pulses. Is achieved This is because, with the exception of an additional first stage, each stage has one in the case of marking the level of non-permeable, in the case of non-marking on the other hand permeable switch as well as a connected in parallel to the switch and connected to the input of the corresponding stage, respectively oppositely controlled element is assigned which, in the case of marking, the associated stage for delivery of a pulse prepared that the switches are connected in series and connected to an output of the additional are connected to the first stage and that in each case the output of a stage, if necessary via decoupling means, is connected to the connection point between the switch of the stage and the switch of the next stage, such that each one signal that occurs when a marked level is queried without influencing the non-marked levels via their assigned switches to the next mar circuit arrangement for generating one each Impulse at the outputs by marking selectable levels of a chain connection bistable stages

Anmelder:Applicant:

Siemens & Halske Aktiengesellschaft, Berlin und München,Siemens & Halske Aktiengesellschaft, Berlin and Munich,

München 2, Wittelsbacherplatz 2Munich 2, Wittelsbacherplatz 2

Als Erfinder benannt:Named as inventor:

Dipl.-Ing. Peter Wentzel, MünchenDipl.-Ing. Peter Wentzel, Munich

Stufe der Kettenschaltung kann bei Ausbildung der bistabilen Stufen mit zwei gegenseitig rückgekoppelten Verstärkerelementen dadurch erfolgen, daß jeder Stufe noch ein sogenanntes Sperrgatter zugeordnet ist, dessen Sperreingang gleichzeitig mit der Markierung der Stufe und damit Nichtdurchlässigsteuerung des zugeordneten Schalters aktiviert wird. Der zweite' Eingang eines jeden Sperrgatters liegt dabei am Verbindungspunkt zwischen dem der Stufe zugeordneten Schalter und dem der vorhergehenden Stufe zugeordneten Schalter.Stage of the chain circuit can be used with two mutually fed back stages when the bistable stages are formed Amplifier elements take place in that a so-called blocking gate is also assigned to each stage whose blocking input is simultaneously with the marking of the stage and thus non-permeable control of the assigned switch is activated. The second input of each locking gate is at the connection point between the switch associated with the stage and that associated with the previous stage Counter.

Sind die einzelnen Stufen der Kettenschaltung dagegen aus Magnetkern-Transistor-Baugruppen aufgebaut, so läßt sich eine Vorbereitung der jeweils markierten Stufe dadurch erreichen, daß jeder Magnetkern eine zusätzliche Wicklung trägt, die einerseits an den Markiereingang des zugeordneten Schalters und deren anderes Ende jeweils an den Verbindungspunkt zwischen dem der Stufe zugeordneten Schalter und dem der vorhergehenden Stufe zugeordneten Schalter angeschlossen ist.If, on the other hand, the individual stages of the chain circuit are made up of magnetic core transistor assemblies, in this way a preparation of the respectively marked stage can be achieved by each Magnetic core carries an additional winding that is connected to the marking input of the associated Switch and its other end each to the connection point between the one assigned to the stage Switch and the switch assigned to the previous stage is connected.

Da im Fall der Markierung einer Stufe der der Stufe zugeordnete Schalter nicht durchlässig ist, fließt der durch die Abfrage der vorhergehenden markierten Stufe in der Reihenschaltung der den Stufen zuSince, in the case of a step being marked, the switch assigned to the step is not permeable, flows to the stage marked by the query in the series connection of the stages

geordneten Schalter fließende Strom über die auf dem kierten Stufe geleitet wird und diese für die Abgabe 45 Magnetkern der markierten Stufe angebrachte zudes nächsten Impulses vorbereitet. Durch diese Maß- sätzliche Wicklung und bereitet den Magnetkern nähme wird erreicht, daß Stufen, an deren Ausgängen durch Ummagnetisierung in die andere Remanenzkeine Impulse benötigt werden, überhaupt nicht ab- lage für die Abfrage und damit Erzeugung des nächgefragt, sondern im Abfragezyklus übersprungen
werden. Man spart also die sonst für die Abfrage 50
dieser Stufen erforderliche Zeit ein.
Das Vorbereiten der jeweils nächsten markiertenOrdered switch current flowing through which is conducted on the marked step and this is prepared for the output 45 magnetic core of the marked step attached to the next pulse. This substantial winding and preparation of the magnetic core ensures that stages at the outputs of which no pulses are required due to remagnetization in the other remanence are not at all storage for the interrogation and thus the generation of the next interrogated, but rather skipped in the interrogation cycle
will. So you save the otherwise for query 50
time required for these stages.
Preparing the next marked

sten Ausgangsimpulses vor.first output pulse.

An Hand der F i g. 1 und 2 werden zwei Ausführungsbeispiele der Schaltungsanordnung gemäß der Erfindung sowie ihre Wirkungsweise näher erläutert.On the basis of FIG. 1 and 2 are two exemplary embodiments of the circuit arrangement according to FIG Invention and its mode of action explained in more detail.

409 710/358409 710/358

Die in F i g. 1 dargestellte Schaltungsanordnung besteht im wesentlichen aus den vier bistabilen Kippstufen XO, Kl, K2 und K3, die durch einen gemeinsamen Takt T gesteuert werden. Mit Ausnahme der Kippstufe K1 ist jeder der Kippstufen ein Schalter, im dargestellten Beispiel ein Transistorschalter, zugeordnet. So gehört der Transistorschalter TsI zur Kippstufe Kl, der Transistorschalter Ts2 zur Kippstufe K2 und der Transistorschalter Ts3 zur Kipp-The in F i g. 1 essentially consists of the four bistable multivibrators XO, Kl, K2 and K 3, which are controlled by a common clock T. With the exception of the flip-flop K 1, each of the flip-flops is assigned a switch, in the example shown, a transistor switch. The transistor switch TsI belongs to the flip-flop Kl, the transistor switch Ts2 to the flip-flop K2 and the transistor switch Ts 3 to the flip-flop

dessen gesperrt ist und der Eingang E der Kippstufe Kl nicht für die Umsteuerung in die »Eins«-Lage vorbereitet wird.which is blocked and the input E of the flip-flop Kl is not prepared for reversing into the "one" position.

Die Durchlässigsteuerung der Gatter Gl bis G 3 kann entweder dadurch erfolgen, daß der eine Eingang, da es sich hier um Sperrgatter handelt der sperrende Eingang, mit dem Steuereingang (Basis) des geordneten Transistorschalters oder mit dem VerThe permeability control of the gates Gl to G 3 can be done either by the fact that the one input, since this is a blocking gate, the blocking input, with the control input (base) of the ordered transistor switch or with the Ver

über das Gatter G 3 die Stufe K 3 vor. Der zweite Taktimpuls T stellt nunmehr die Kippstufe K 2 wieder in den Zustand »Null« zurück und bringt die Kippstufe K 3, d. h. die zweite markierte Stufe in den Zustand »Eins«. stage K 3 via gate G 3. The second clock pulse T now sets the flip-flop K 2 back to the “zero” state and brings the flip-flop K 3, ie the second marked step, into the “one” state.

Auf diese Weise wird, wie gewünscht, sowohl von der Kippstufe K 2 als auch von der Kippstufe K 3 nacheinander je ein Ausgangsimpuls abgegeben. Die Kippstufe Kl kann dagegen keinen Impuls abgeben, stufe K 3. Die Transistorschalter Til, Ts 2 und Ts 3 α ο weil der Transistor Ts 1 infolge Nichtmarkierung sind außerdem in Reihe geschaltet, und ihre Reihen- durchlässig und das zugeordnete Gatter G1 infolgeschaltung ist an einen Ausgang der Kippstufe KQ
angeschlossen. Jeder Transistorschalter wird so betrieben, daß er bei Nichtmarkierung durchlässig, bei
Markierung dagegen nicht durchlässig ist. Außer 15
einem Schalter ist, mit Ausnahme der ersten Kippstufe KO, jeder der Kippstufen noch ein Gatter zugeordnet. Das Gatter Gl gehört zur Kippstufe Kl, das
Gatter G 2 zur Kippstufe K 2 und das Gatter G 3 zurIn this way, as desired, an output pulse is emitted one after the other from both the flip-flop K 2 and the flip-flop K 3. The flip-flop Kl cannot emit a pulse, however, stage K 3. The transistor switches Til, Ts 2 and Ts 3 α ο because the transistor Ts 1 due to non-marking are also connected in series, and their series is permeable and the associated gate G1 is connected in series an output of the flip-flop KQ
connected. Each transistor switch is operated in such a way that it is transparent when it is not marked
Marking, however, is not permeable. Except 15
with the exception of the first flip-flop KO, a switch is assigned a gate to each of the flip-flops. The gate Gl belongs to the flip-flop Kl, the
Gate G 2 to flip-flop K 2 and gate G 3 to

Kippstufe K 3. Jedes der Gatter besitzt zwei Ein- 20 bindungspunkt zwischen dem zugeordneten Schalter gänge, wovon z. B. der eine Eingang jeweils an den und dem Schalter der nächsten Stufe verbunden ist. Markierungseingang des zugeordneten Schalters, der Die eine Schaltungsmöglichkeit wurde in der F i g. 1 zweite Eingang dagegen an den Verbindungspunkt durch eine Linie mit kleinen Kreuzen, die andere zwischen dem Schalter der zugeordneten Stufe und Möglichkeit dagegen durch eine gestrichelte Linie dem Schalter der vorhergehenden Stufe angeschlossen 25 dargestellt. Es ist selbstverständlich, daß bei Anwenist. Auf diese Weise wird erreicht, daß ein Gatter dung der einen Verbindung die jeweils andere Verjeweils dann geöffnet ist, wenn die zugehörige Stufe bindung wegfällt.Toggle stage K 3. Each of the gates has two connection points between the associated switch gears, of which z. B. the one input is connected to and the switch of the next stage. Marking input of the assigned switch, the one switching possibility was shown in FIG. 1 second input, on the other hand, is represented at the connection point by a line with small crosses, the other between the switch of the assigned stage and the possibility, on the other hand, by a dashed line connected to the switch of the previous stage. It goes without saying that when applying. In this way it is achieved that a gate formation of one connection, the other Verjeweils is then opened when the associated stage binding is omitted.

mit Hilfe des zugeordneten Schalters für die Abgabe Bei dem in F i g. 2 dargestellten Ausführungsbei-with the help of the assigned switch for the delivery. 2 illustrated embodiments

des nächsten Impulses markiert wird. Die Markie- spiel der Schaltungsanordnung gemäß der Erfindung rung der zugeordneten Kippstufe erfolgt dabei so, 30 sind an Stelle von Kippstufen mit je zwei gegenseitig daß infolge eines von einer vorhergehenden Stufe ab- rückgekoppelten Verstärkerelementen sogenannte gegebenen Ausgangsimpulses und des in diesem Fall Magnetkern-Transistorstufen vorgesehen. Der Mamarkierten, zugeordneten Transistorschalters das gnetkernXO und Transistor TjO bilden die erste Gatter leitend wird und an den Eingang der Kipp- Stufe, der Magnetkern K1 und der Transistor TsI stufe ein solches Potential anlegt, daß diese beim 35 die zweite Stufe usw. Die einzelnen Magnetkern-Auftreten des nächsten Taktimpulses T in die »Eins«- Transistorstufen sind an sich bekannt. Jeder Magnet-Lage gesetzt wird. Damit nun jeweils nach Abgabe kern trägt eine Wicklung Wl zum Rücksetzen, eine eines Ausgangsimpulses von einer Kippstufe die Taktwicklung W 2, eine Wicklung W 3, die mit der nächste markierte Kippstufe für die Abgabe des Steuerelektrode, in diesem Fall der Basiselektrode nächsten Ausgangsimpulses vorbereitet werden kann, 40 des Transistors verbunden ist und eine Rückkoppist jeweils ein Ausgang jeder Kippstufe, mit Aus- lungswicklung W\, die im dargestellten Fall imof the next pulse is marked. The marking of the circuit arrangement according to the invention of the assigned flip-flop is done in this way, instead of flip-flops with two mutually, as a result of a so-called given output pulse and the magnetic core transistor stages in this case as a result of an amplifier element decoupled from a previous stage . The Mamarkierte, assigned transistor switch that gnetkernXO and transistor TjO form the first gate is conductive and at the input of the flip-flop stage, the magnetic core K 1 and the transistor TsI stage such a potential that this at 35 the second stage, etc. The individual Magnetic core occurrence of the next clock pulse T in the "one" transistor stages are known per se. Every magnet location is set. So that after each output core a winding Wl carries to reset, one of an output pulse from a flip-flop the clock winding W 2, a winding W 3, which are prepared with the next marked flip-flop for the output of the control electrode, in this case the base electrode next output pulse can, 40 of the transistor is connected and a feedback is in each case an output of each flip-flop, with Ausausungswickung W \, which in the case shown in the

Emitterkreis des Transistors liegt. Bei der dargestellten Anordnung sind einerseits die Rücksetzwicklungen Wl und andererseits die Taktwicklungen W 2 45 aller Magnetkerne in Reihe geschaltet. Mit Ausnahme der Rücksetzwicklung Wl des Magnetkernes KO haben alle Wicklungen die gleiche Richtung. Die davon abweichende Richtung des Magnetkernes KO bewirkt, daß der Magnetkern KO vor Beginn einesEmitter circuit of the transistor is located. In the arrangement shown, on the one hand the reset windings Wl and on the other hand the clock windings W 2 45 of all magnetic cores are connected in series. With the exception of the reset winding Wl of the magnetic core KO , all windings have the same direction. The different direction of the magnetic core KO has the effect that the magnetic core KO before the start of a

ander je ein Ausgangsimpuls abgegeben werden soll. 50 Zyklus in die »Eins«-Lage, alle anderen Magnetkerne Im Fall des dargestellten Ausführungsbeispiels wer- dagegen in die »Null«-Lage gebracht werden. Mit den vor Beginn mit Ausnahme der ersten Kippstufe Ausnahme der ersten Stufe aus dem Magnetkern KO KO alle Kippstufen in die »Null«-Lage gebracht. Die und dem Transistor TsO ist jeder Stufe ein Schalter dem Zustand »Eins« entsprechende Spannung am zugeordnet. So gehört der Transistor Ts 11 zur Stufe Ausgang Λ der Kippstufe KO wird über den infolge ₅₅ XlTsI, der Transistorschalter Ts 12 zur Stufe K2 der Nichtmarkierung leitenden Transistor TsI der rs 2 und der Transistorschalter Ts 13 zur Stufe Stufe Kl bis an die erste markierte Stufe, in diesem χ3 Ts3. Wie bei dem Ausführungsbeispiel nach Fall die Stufe K2, deren Transistorschalter Ts2 in- Fig. 1 sind diese Transistorschalter in Reihe gefolge der Markierung nicht durchlässig ist, geführt. schaltet und an einen Ausgang der ersten Stufe XO Dadurch wird das Gatter G 2 dieser Stufe durchlässig 60 TsO angeschlossen. Auch im Fall des Ausführungsund die KippstufeX2 durch die jetzt an ihrem Ein- beispiels nach Fig. 2 sind die Schalter markierterthe other is to emit an output pulse. 50 cycle in the "one" position, all other magnetic cores In the case of the illustrated embodiment, on the other hand, are brought into the "zero" position. With the exception of the first flip-flop stage, with the exception of the first stage from the magnetic core KO KO, all flip-flops were brought into the "zero" position before the start. Each stage has a switch associated with the transistor TsO and a voltage corresponding to the "one" state. Thus, the transistor Ts 11 belongs to the output stage Λ of the flip-flop KO is marked via the ₅₅ XlTsI, the transistor switch Ts 12 to the stage K 2 of the non-marking conductive transistor TsI of the rs 2 and the transistor switch Ts 13 to the stage Kl to the first marked Stage, in this case χ3 Ts 3. As in the exemplary embodiment according to the case, stage K2, whose transistor switch Ts2 in FIG. 1, these transistor switches are not permeable in series following the marking. switches and to an output of the first stage XO. As a result, the gate G 2 of this stage is connected to a permeable 60 TsO. Also in the case of the embodiment and the flip-flop stage X2, the switches are more marked in their example according to FIG. 2

Stufen nicht zulässig, während die Schalter nichtmarkierter Stufen durchlässig sind. Damit nun jeweils von einer abgefragten Stufe aus die nächste markierte 65 Stufe zur Abgabe des nächsten Ausgangsimpulses vorbereitet wird, ist einerseits jeweils ein Ausgang jeder Stufe mit dem Verbindungspunkt zwischen dem Schalter dieser Stufe und dem Schalter der nächstenSteps not allowed while the switches of unmarked steps are permeable. So now in each case from a requested level, the next marked 65 level is prepared for the delivery of the next output pulse is, on the one hand, there is an output of each stage with the connection point between the Switch of this stage and the switch of the next

nähme der ersten Kippstufe, über einen Richtleiter mit dem Verbindungspunkt zwischen dem der Stufe zugeordneten Schalter und dem Schalter der nächsten Stufe verbunden.take the first tilting step, via a directional ladder with the connection point between that of the step associated switch and the switch of the next stage connected.

Die in F i g. 1 dargestellte Schaltungsanordnung arbeitet wie folgt:The in F i g. 1 works as follows:

Es wird angenommen, daß im betrachteten Fall an den Ausgängen der Kippstufen X 2 und X 3 nachein-It is assumed that in the case under consideration, subsequent inputs at the outputs of the flip-flops X 2 and X 3

gang E anliegende Spannung vorbereitet. Der erste Taktimpuls T bringt die Kippstufe XO in die »Nulk-Lage und die KippstufeX2, d.h. die erste markierte Stufe in die »Eins«-Lage. Die jetzt am Ausgang A der Kippstufe X 2 auftretende Spannung bereitet nun über den Richtleiter D 2 wegen der Nichtdurchlässigkeit des Transistors Ts 3 infolge Markierung undgear E prepared voltage. The first clock pulse T brings the flip-flop XO into the "nulk" position and the flip-flop X 2, ie the first marked step, into the "one" position. The voltage now occurring at the output A of the flip-flop X 2 is now generated via the directional conductor D 2 because of the impermeability of the transistor Ts 3 as a result of marking and

Stufe verbunden, und außerdem trägt der Magnetkern einer jeden Stufe eine zusätzliche Wicklung W 5, die einerseits an den Verbindungspunkt zwischen dem Schalter der Stufe und dem Schalter der vorhergehenden Stufe und andererseits über einen Riehtleiter an den Markiereingang des zugeordneten Schalters angeschlossen ist. Da die erste Stufe aus dem Magnetkern KO und dem Transistor IsO nicht von einer vorhergehenden Stufe aus vorbereitet werden muß, fehlt bei dieser Stufe sowohl der Schalter als auch die zusätzliche Wicklung W 5. Lediglich ihr Ausgang ist mit der Reihenschaltung der Transistorschalter, insbesondere ihrem Anfang verbunden.Stage connected, and also the magnetic core of each stage carries an additional winding W 5, which is connected on the one hand to the connection point between the switch of the stage and the switch of the previous stage and on the other hand via a straight conductor to the marking input of the associated switch. Since the first stage of the magnetic core KO and the transistor IsO need not be prepared from a preceding stage from missing at this stage both the switch and the additional winding W 5. Only its output is connected to the series circuit of the transistor switch, in particular its initial tied together.

Die in Fig. 2 dargestellte Schaltungsanordnung arbeitet wie folgt:The circuit arrangement shown in FIG works as follows:

Der Rücksetzstrom bringt mit Hilfe der Wicklung Wl den Magnetkern KO in die »Eins«-Lage, alle anderen Kerne dagegen in die »Null«-Lage. Der erste auftretende Taktimpuls T steuert die Kerne etwas in Richtung der »Null«-Lage über die Wicklungen W 2 aus. Dabei entsteht an der Wicklung Wl des Magnetkernes KO ein Spannungsimpuls, der die Rückkopplungsschaltung, bestehend aus der Wicklung W 3, der Wicklung WA und dem Transistor TsO, anstößt. Der Transistor Ti 0 wird dadurch leitend und bleibt in diesem Zustand, bis der Magnetkern KO ganz in die »Null«-Lage geschaltet ist. Wenn, ähnlich wie im Beispiel der Fig. 1, an dem MagnetkernK2 und an dem Magnetkern K 3 nacheinnder je ein Impuls abgegeben werden soll, befindet sich der Transistor TsIl im durchlässigen, die Transistoren Ti 12 und Ts 13 dagegen im nichtdurchlässigen Zustand. Der durch den leitenden Transistor TsO der ersten Stufe verursachte Strom fließt von der Spannungsquelle + U über den Vorwiderstand Rv, den Transistor TjO und die Wicklung W4 des Magnetkernes KO über den durchlässigen Transistor TsIl und durch die Vorbereitungswicklung W 5 der ersten markierten Stufe, d. h. des Magnetkernes K 2, den Richtleiter D 2 und den Markiereingang dieser Stufe nach Erde. Nach Beendigung dieses Stromflusses ist der Magnetkern dieser Stufe, d. h. der Magnetkern K2, als einziger in der »Eins«-Lage und wird vom nächsten Taktimpuls T angestoßen und damit seine Ummagnetisierung eingeleitet.With the help of the winding Wl, the reset current brings the magnetic core KO into the "one" position, while all other cores, however, into the "zero" position. The first clock pulse T that occurs controls the cores somewhat in the direction of the "zero" position via the windings W 2 . This creates a voltage pulse on the winding Wl of the magnetic core KO which triggers the feedback circuit consisting of the winding W 3, the winding WA and the transistor TsO. As a result, the transistor Ti 0 becomes conductive and remains in this state until the magnetic core KO is completely switched to the "zero" position. If, similar to the example in FIG. 1, a pulse is to be delivered to the magnetic core K 2 and to the magnetic core K 3 one after the other, the transistor TsIl is in the permeable state, the transistors Ti 12 and Ts 13, however, in the non-permeable state. The current caused by the conductive transistor TsO of the first stage flows from the voltage source + U via the series resistor Rv, the transistor TjO and the winding W 4 of the magnetic core KO via the permeable transistor TsIl and through the preparatory winding W 5 of the first marked stage, ie of the magnetic core K 2, the directional conductor D 2 and the marking input of this stage to earth. After the end of this current flow, the magnetic core of this stage, ie the magnetic core K2, is the only one in the "one" position and is triggered by the next clock pulse T and thus its remagnetization is initiated.

Ein Abfließen des Vorbereitungsstromes in Richtung der vorhergehenden Stufe wird dabei durch den gesperrten Transistor Ts 12 der schaltenden Stufe verhindert. Sind viele Stufen in ununterbrochener Reihenfolge nicht markiert, so kann die Summe der Basisströme der Transistorschalter bereits in die Größenordnung des Vorbereitungsstromes kommen. Ein hochohmiger Widerstand Rk, der jeweils zwischen den Emitter eines Transistors und eine hohe negative Spannung geschaltet ist, kann in diesem Fall zur Kompensation des Basisstromes einer unmarkierten Stufe vorgesehen werden.A drainage of the preparatory current in the direction of the previous stage is prevented by the blocked transistor Ts 12 of the switching stage. If many stages in uninterrupted order are not marked, the sum of the base currents of the transistor switches can already be in the order of magnitude of the preparation current. A high-value resistor Rk, which is connected between the emitter of a transistor and a high negative voltage, can in this case be provided to compensate for the base current of an unmarked stage.

Durch den bei der Ummagnetisierung des Magnetkernes K 2 im Transistor Ts 2 und in der Wicklung W 4 fließenden Strom, der weiter über die Wicklung WS des Magnetkernes K3 und den Richtleiter D 3 nach Erde fließt, wird der Magnetkern K 3 vorbereitet, d. h. in die »Eins«-Lage gebracht. Der danachfolgende Taktimpuls T bewirkt dann wieder die Ummagnetisierung der Magnetkernes wie vorher diejenige des Magnetkernes K 2 und die Abgabe eines Ausgangsimpulses an einer Ausgangswicklung, die hier bei den Magnetkernen der gezeigten Schaltungsanordnung nicht dargestellt wurde.Through which, in the magnetic reversal of the magnetic core K 2 in the transistor Ts 2 and in the winding W 4 flowing stream continues to flow of the magnetic core K 3 and the isolator D 3 to ground through the winding WS is prepared, the magnetic core K 3, that is in brought the "one" position. The subsequent clock pulse T then causes the magnet core to be remagnetized as before that of the magnet core K 2 and the delivery of an output pulse to an output winding that was not shown here in the magnet cores of the circuit arrangement shown.

Claims

Patent claims:

1. Circuit arrangement for generating an output pulse at each of the outputs by marking selectable stages of a chain circuit controlled by a common clock pulse source bistable stages, characterized in that with the exception of one additional first level of each level a in the case of the marking of the level not permeable, im In the case of non-marking, however, a permeable switch and a switch connected in parallel to the switch and connected to the input of the corresponding stage, in each case oppositely controlled Element is assigned which, in the event of a marking, the associated level for the delivery of a Pulse prepared that the switches are connected in series and connected to an output of the additional first stage are connected and that in each case the output of a stage, possibly via Decoupling means, with the connection point between the switch of the stage and the switch the next stage is connected in such a way that in each case one when interrogating a marked stage Occurring signal without influencing the unmarked levels via their assigned switch to the next marked step and this for the delivery of the next impulse prepared.

2. Circuit arrangement according to claim 1, characterized in that the chain circuit consists of flip-flops with two mutually fed back amplifier elements.

3. Circuit arrangement according to claim 1, characterized in that the chain circuit consists of magnetic core transistor stages.

1 sheet of drawings