DE112021006134T5

DE112021006134T5 - Abschlussimpedanzisolierung für die differenzübertragung und zugehörige systeme, verfahren und vorrichtungen

Info

Publication number: DE112021006134T5
Application number: DE112021006134.8T
Authority: DE
Inventors: Steven Vida; David Gammie
Original assignee: Microchip Technology Inc
Current assignee: Microchip Technology Inc
Priority date: 2020-11-25
Filing date: 2021-11-24
Publication date: 2023-09-07
Also published as: US11996815B2; WO2022115857A1; US20220166411A1; CN116472680A

Abstract

Offenbarte Beispiele schließen eine Vorrichtung ein. Die Vorrichtung kann einen Differenzsignalwegabschnitt, eine erste Schaltung und eine zweite Schaltung einschließen. Die erste Schaltung kann an dem Differenzsignalwegabschnitt angeordnet sein, um eine Differenzimpedanz des Differenzsignalwegabschnitts einzustellen. Die zweite Schaltung kann außerhalb des Differenzsignalwegabschnitts angeordnet sein, um eine Gleichtaktimpedanz des Differenzsignalwegabschnitts niedriger als die Differenzimpedanz einzustellen.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNG
Diese Patentanmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/198,962 , die am 25. November 2020 eingereicht wurde und den Titel „FEEDBACK TO SUPPRESS COMMON-MODE TRANSIENTS ON A DIFFERENTIAL TRANSMISSION LINE“ trägt, deren gesamte Offenbarung hiermit durch diesen Verweis einbezogen wird.
TECHNISCHES GEBIET
Ein oder mehrere Beispiele beziehen sich im Allgemeinen auf die elektronische Kommunikation und im Besonderen auf die Übertragung von Differenzsignalen zur elektronischen Kommunikation. Ein oder mehrere Beispiele beziehen sich im Allgemeinen auf elektronische Systeme und im Besonderen auf elektronische Untersysteme, die innerhalb eines elektronischen Systems unterschiedliche elektrische Umgebungen haben oder von diesen beeinflusst werden.
STAND DER TECHNIK
Differenzsignalübertragung beinhaltet die Übertragung eines elektronischen Signals in Form eines differenziellen Signalpaares. Ein Differenzpaar schließt zwei komplementäre Spannungssignale ein, die jeweils auf einem eigenen Leiter liegen. Nicht einschränkende Beispiele für Leiter schließen miteinander verdrillte Drähte, die ein verdrilltes Paar bilden, oder Leiterbahnen auf einer Leiterplatte ein. Beim Einleiten der Übertragung eines elektronischen Signals trägt in der Regel einer der Leiter das elektronische Signal und der andere Leiter eine invertierte Version des elektronischen Signals.
Der Empfänger gewinnt die Information aus einer Differenz zwischen den an den jeweiligen Leitern gemessenen Signalen (eine solche Differenz wird hier als „Differenzsignal“ bezeichnet). Als ein nicht einschränkendes Bespiel, wenn ein nicht invertiertes Signal höher ist als ein invertiertes Signal, so ist dies ein logisches Hoch oder eine „1“, und wenn ein nicht invertiertes Signal niedriger ist als ein invertiertes Signal, so ist dies ein logisches Tief oder eine „0“.
Differenzsignale sind in der Regel widerstandsfähiger gegen elektromagnetische Störungen (electromagnetic interference, EMI) und Übersprechen im Vergleich zu Single-Ended-Signalen, bei denen ein elektronisches Signal über einen einzelnen Leiter übertragen wird und das Spannungspotenzial auf dem Leiter mit einer Referenzspannung verglichen wird, um das Signal wiederherzustellen. Ein Differenzsignal kann einen niedrigeren Spannungspegel als ein Single-Ended-Signal haben und ein gleiches oder besseres Signal-Rausch-Verhältnis (signal-to-noise ratio, SNR) beibehalten als ein vergleichbares Single-Ended-Signal.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Um die Erörterung eines besonderen Elements oder einer besonderen Handlung leicht zu identifizieren, bezieht/beziehen sich die Hauptziffer(n) in einem Bezugszeichen auf die Figurennummer, in der dieses Element zuerst eingeführt wird.

1 ist ein schematisches Diagramm, das eine Vorrichtung, die als ein Gleichtaktimpedanz-Isolator eines Empfängers eines Differenzübertragungssystems konfiguriert ist, gemäß einem oder mehreren Beispielen darstellt.
2 ist ein schematisches Diagramm, das ein elektronisches System gemäß einem oder mehreren Beispielen darstellt.
3 ist eine schematische Darstellung, das ein Differenzübertragungssystem gemäß einem oder mehreren Beispielen darstellt.
4 ist ein Flussdiagramm, das ein Verfahren zur Unterdrückung des Einflusses von transienten Gleichtakt-Ereignissen auf ein von einem Differenzübertragungssystem gelesenes Signal gemäß einem oder mehreren Beispielen darstellt.
5 ist ein Blockdiagramm einer Schaltlogik, der verwendet werden kann, um verschiedene Funktionen, Operationen, Handlungen, Prozesse und/oder Verfahren zu implementieren, die hierin gemäß einem oder mehreren Beispielen offenbart werden.

ART(EN) ZUM AUSFÜHREN DER ERFINDUNG
In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil dieses Dokuments bilden und in denen zur Veranschaulichung spezifische Beispiele von Beispielen gezeigt sind, in denen die vorliegende Offenbarung praktiziert werden kann. Diese Beispiele sind hinreichend detailliert beschrieben, um es Durchschnittsfachleuten zu ermöglichen, die vorliegende Offenbarung in die Praxis umzusetzen. Allerdings können auch andere Beispiele verwendet werden, und es können strukturelle, materielle und verfahrenstechnische Änderungen vorgenommen werden, ohne vom Schutzumfang der Offenbarung abzuweichen.
Die hierin dargestellten Veranschaulichungen sollen keine tatsächlichen Ansichten eines bestimmten Verfahrens oder Systems oder einer bestimmten Vorrichtung oder Struktur sein, sondern sind lediglich idealisierte Darstellungen, die zum Beschreiben der Beispiele der vorliegenden Offenbarung verwendet werden. Die hierin dargestellten Zeichnungen sind nicht notwendigerweise maßstabsgetreu. Ähnliche Strukturen oder Komponenten in den verschiedenen Zeichnungen können zur Vereinfachung für den Leser die gleiche oder eine ähnliche Nummerierung beibehalten; die Ähnlichkeit in der Nummerierung bedeutet jedoch nicht, dass die Strukturen oder Komponenten notwendigerweise in Größe, Zusammensetzung, Konfiguration oder einer anderen Eigenschaft identisch sind.
Die folgende Beschreibung kann Beispiele einschließen, um es Durchschnittsfachleuten zu ermöglichen, die offenbarten Beispiele auszuüben. Die Verwendung der Begriffe „beispielhaft“, „als Beispiel“ und „zum Beispiel“ bedeutet, dass die zugehörige Beschreibung erläuternd ist, und obwohl der Schutzumfang der Offenbarung die Beispiele und ihre rechtlichen Äquivalente umfassen soll, ist die Verwendung dieser Begriffe nicht dazu bestimmt, den Schutzumfang eines Beispiels oder dieser Offenbarung auf die spezifizierten Komponenten, Schritte, Merkmale, Funktionen oder dergleichen einzuschränken.
Es ist leicht einzusehen, dass die Komponenten der hier allgemein beschriebenen und in der Zeichnung veranschaulichten Beispiele in einer Vielzahl unterschiedlicher Konfigurationen angeordnet und gestaltet werden können. Somit soll die folgende Beschreibung verschiedener Beispiele den Schutzumfang der vorliegenden Offenbarung nicht einschränken, sondern ist lediglich für verschiedene Beispiele repräsentativ. Während die verschiedenen Gesichtspunkte der Beispiele in Zeichnungen vorgelegt werden können, sind die Zeichnungen nicht notwendigerweise maßstabsgetreu gezeichnet, sofern nicht ausdrücklich angegeben.
Des Weiteren sind die gezeigten und beschriebenen spezifischen Implementierungen nur Beispiele und sollten nicht als die einzige Möglichkeit zur Implementierung der vorliegenden Offenbarung ausgelegt werden, sofern hierin nicht anders angegeben. Elemente, Schaltungen und Funktionen können in Blockdiagrammform gezeigt sein, um die vorliegende Offenbarung nicht durch unnötige Details undeutlich werden zu lassen. Umgekehrt sind gezeigte und beschriebene spezifische Implementierungen nur beispielhaft und sollten nicht als die einzige Möglichkeit zur Implementierung der vorliegenden Offenbarung ausgelegt werden, sofern hierin nicht anders angegeben. Außerdem sind Blockdefinitionen und die Aufteilung von Logik zwischen verschiedenen Blöcken beispielhaft für eine spezifische Implementierung. Es ist für den Durchschnittsfachmann ohne Weiteres ersichtlich, dass die vorliegende Offenbarung durch zahlreiche andere Aufteilungslösungen ausgeübt werden kann. Auf Details zu zeitlichen Erwägungen und dergleichen wurde größtenteils verzichtet, soweit solche Details für ein vollständiges Verständnis der vorliegenden Offenbarung nicht erforderlich sind und innerhalb der Fähigkeiten von Durchschnittsfachleuten liegen.
Der Durchschnittsfachmann würde verstehen, dass Informationen und Signale unter Verwendung einer Vielfalt unterschiedlicher Technologien und Techniken dargestellt werden können. Einige Zeichnungen können Signale zur Übersichtlichkeit der Darstellung und Beschreibung als ein einzelnes Signal veranschaulichen. Ein Durchschnittsfachmann wird verstehen, dass das Signal einen Bus von Signalen darstellen kann, wobei der Bus eine Vielfalt von Bitbreiten aufweisen kann und die vorliegende Offenbarung auf einer beliebigen Anzahl von Datensignalen, einschließlich eines einzelnen Datensignals, implementiert werden kann.
Die verschiedenen illustrativen logischen Blöcke, Module und Schaltungen, die im Zusammenhang mit den hier offenbarten Beispielen beschrieben werden, können mit einem Universalprozessor, einem Spezialprozessor, einem digitalen Signalprozessor (DSP), einer integrierten Schaltung (IC), einer anwendungsspezifischen integrierten Schaltung (ASIC), einem feldprogrammierbaren Gate-Array (FPGA) oder einer anderen programmierbaren Logikvorrichtung, einer diskreten Gate- oder Transistorlogik, diskreten Hardwarekomponenten oder einer beliebigen Kombination davon, die zum Durchführen der hierin beschriebenen Funktionen ausgelegt sind, implementiert oder durchgeführt werden. Ein Universalprozessor (der hierin auch als Hostprozessor oder einfach als Host bezeichnet werden kann) kann ein Mikroprozessor sein, aber alternativ kann es sich auch um einen beliebigen herkömmlichen Prozessor, einen Controller, einen Mikrocontroller oder eine Zustandsmaschine handeln. Ein Prozessor kann auch als eine Kombination von Rechenvorrichtungen, wie eine Kombination aus einem DSP und einem Mikroprozessor, eine Vielzahl von Mikroprozessoren, ein oder mehrere Mikroprozessoren in Verbindung mit einem DSP-Kern oder eine beliebige andere derartige Konfiguration implementiert sein. Ein Universalcomputer einschließlich eines Prozessors gilt als ein Spezialcomputer, während der Universalcomputer konfiguriert ist, um Rechenanweisungen (z. B. einen Softwarecode) auszuführen, die sich auf Beispiele der vorliegenden Offenbarung beziehen.
Die Beispiele können in Bezug auf einen Prozess beschrieben sein, der als ein Flussdiagramm, ein Fließschema, ein Strukturdiagramm oder ein Blockdiagramm dargestellt ist. Obwohl ein Flussdiagramm Vorgangshandlungen als einen sequentiellen Prozess beschreiben kann, können viele dieser Handlungen in einer anderen Abfolge, parallel oder im Wesentlichen gleichzeitig durchgeführt werden. Außerdem kann die Reihenfolge der Handlungen geändert werden. Ein Prozess kann einem Verfahren, einem Thread, einer Funktion, einer Prozedur, einer Unterroutine, einem Unterprogramm usw. entsprechen. Weiterhin können die hierin offenbarten Verfahren in Hardware, Software oder beiden implementiert sein. Bei Implementierung in Software können die Funktionen als eine oder mehrere Anweisungen oder als Code auf computerlesbaren Medien gespeichert oder übertragen werden. Computerlesbare Medien schließen sowohl Computerspeichermedien als auch Kommunikationsmedien, einschließlich aller Medien, welche die Übertragung eines Computerprogramms von einem Ort zu einem anderen unterstützen, ein.
Jede Bezugnahme auf ein Element hierin unter Verwendung einer Bezeichnung, wie „erste/r/s“, „zweite/r/s“ usw., schränkt die Menge oder Reihenfolge dieser Elemente nicht ein, es sei denn, eine solche Einschränkung wird ausdrücklich angegeben. Vielmehr können diese Bezeichnungen hierin als ein zweckmäßiges Verfahren zum Unterscheiden zwischen zwei oder mehr Elementen oder Instanzen eines Elements verwendet werden. Eine Bezugnahme auf ein erstes und ein zweites Element bedeutet also nicht, dass dort nur zwei Elemente eingesetzt werden dürfen oder dass das erste Element dem zweiten Element in irgendeiner Art und Weise vorausgehen muss. Außerdem kann ein Satz von Elementen, sofern nicht anders angegeben, ein oder mehrere Elemente umfassen.
Wie hierin verwendet, bedeutet der Begriff „im Wesentlichen“ in Bezug auf einen gegebenen Parameter, eine gegebene Eigenschaft oder eine gegebene Bedingung und schließt in einem für den Durchschnittsfachmann verständlichen Ausmaß ein, dass der gegebene Parameter, die gegebene Eigenschaft oder die gegebene Bedingung mit einem geringen Maß an Varianz, wie zum Beispiel innerhalb annehmbarer Fertigungstoleranzen, erfüllt ist. Beispielhaft kann in Abhängigkeit von dem bestimmten Parameter, der bestimmten Eigenschaft oder der bestimmten Bedingung, der bzw. die im Wesentlichen erfüllt ist, der Parameter, die Eigenschaft oder die Bedingung zu mindestens 90 % erfüllt, zu mindestens 95 % erfüllt oder sogar zu mindestens 99 % erfüllt sein.
In dieser Beschreibung können der Begriff „gekoppelt“ und Derivate davon verwendet werden, um anzugeben, dass zwei Elemente zusammenwirken oder miteinander interagieren. Wenn ein Element als mit einem anderen Element „gekoppelt“ beschrieben wird, können die Elemente in direktem physischem oder elektrischem Kontakt sein oder es können Zwischenelemente oder -schichten vorhanden sein. Wenn dagegen ein Element als mit einem anderen Element „direkt gekoppelt“ bezeichnet wird, sind keine Zwischenelemente oder -schichten vorhanden. Der Begriff „verbunden“ kann in dieser Beschreibung austauschbar mit dem Begriff „gekoppelt“ verwendet werden und hat die gleiche Bedeutung, sofern nicht ausdrücklich etwas anderes angegeben ist oder der Zusammenhang einem Durchschnittsfachmann etwas anderes angeben würde.
Wenn in dieser Offenlegung ein Element (z. B. eine Schaltung, eine elektronische Vorrichtung oder eine elektrische Komponente, ohne Einschränkung) als eine „Impedanz“ aufweisend bezeichnet wird, ist damit die elektrische Impedanz eines Elements gemeint.
In der Theorie ist ein differentielles Signalpaar insofern „ausgeglichen“, als es die gleiche Amplitude und entgegengesetzte Polarität in Bezug auf eine Gleichtaktspannung haben sollte, so dass die mit diesen Spannungen verbundenen Rückströme ebenfalls ausgeglichen sein und sich gegenseitig aufheben sollten, so dass in einem idealisierten Differenzübertragungssystems kein Strom zu einem Erdungsanschluss fließt und daher unterschiedliche Erdungspotentiale an einem Sender und einem Empfänger verwendet werden können.
Die Erfinder der vorliegenden Offenbarung sind sich bewusst, dass es erstrebenswert ist, eine niedrige Gleichtaktimpedanz beizubehalten, um Gleichtakttransienten zu unterdrücken. Die Erfinder der vorliegenden Offenbarung sind sich bewusst, dass es erstrebenswert ist, eine Reihe von elektronischen Untersystemen in ein elektronisches System einzuschließen, wobei die elektronischen Untersysteme unabhängig voneinander arbeiten und/oder sich verhalten können, d.h. unterschiedliche Betriebsbereiche haben und/oder unterschiedlichen elektrischen Umgebungen ausgesetzt sind, ohne sich gegenseitig negativ zu beeinflussen.
1 ist ein schematisches Diagramm, das eine Vorrichtung 100 darstellt, die als ein Gleichtaktimpedanz-Isolator (hier auch als „Gleichtaktimpedanz-Isolator 100“ bezeichnet) gemäß einem oder mehreren Beispielen konfiguriert ist. In zahlreichen Beispielen kann der Gleichtaktimpedanz-Isolator 100 von einem Empfänger eines Differenzübertragungssystems verwendet oder in diesen eingeschlossen werden, um die Gleichtaktimpedanz an den Anschlüssen P1 und P2 zu reduzieren (oder niedriger einzustellen), wie nachstehend erläutert.
Der Gleichtaktimpedanz-Isolator 100 kann einen Differenzsignalwegabschnitt 102, eine erste Schaltung 104 und eine zweite Schaltung 106 einschließen. Der Differenzsignalwegabschnitt 102 kann die Anschlüsse P1 und P2 und einen Abschlussknoten 110 einschließen. Die erste Schaltung 104 kann ein Paar von Widerständen R1 und R2 einschließen. Optional kann der Differenzsignalwegabschnitt 102 die erste Schaltung 104 einschließen. Die zweite Schaltung 106 kann ein Paar von Widerständen R3 und R4, einen Erfassungsknoten 112 und einen Verstärker (Amp) 108 einschließen.
Bei einem oder mehreren Beispielen dient die erste Schaltung 104 dazu, eine Spannung an den Anschlüssen P 1 und P2 zu erzeugen, die zum Lesen eines Differenzsignals geeignet ist. Im spezifischen, nicht einschränkenden Beispiel, das in 1 dargestellt ist, ist der Widerstand R1 der ersten Schaltung 104 zwischen dem Anschluss P1 und dem Abschlussknoten 110 (der einen ersten Komponentenabschnitt bildet) gekoppelt, um dazwischen eine Impedanz bereitzustellen, und der Widerstand R2 der ersten Schaltung 104 ist zwischen dem Anschluss P2 und dem Abschlussknoten 110 (der einen zweiten Komponentenabschnitt bildet) gekoppelt, um dazwischen eine Impedanz bereitzustellen.
Bei einem oder mehreren Beispielen dienen die Widerstände R3/R4 der zweiten Schaltung 106 dazu, eine Gleichtaktspannung VCM am Erfassungsknoten 112 zu erfassen. Der Widerstand R3 ist zwischen dem Anschluss P 1 und dem Erfassungsknoten 112 gekoppelt, und der Widerstand R4 ist zwischen dem Anschluss P2 und dem Erfassungsknoten 112 gekoppelt. Ein Ausgangspunkt des Verstärkers 108 der zweiten Schaltung 106 ist mit dem Abschlussknoten 110 gekoppelt, ein invertierender Eingang des Verstärkers 108 ist gekoppelt, um eine Spannung am Erfassungsknoten 112 zu empfangen (d. h. eine erfasste Spannung, die Gleichtaktspannung VCM), und ein nicht invertierender Eingang des Verstärkers 108 ist gekoppelt, um eine Referenzspannung VREF zu empfangen.
Eine Differenzimpedanz Z_DIFF an den Anschlüssen P 1/P2 wird zumindest teilweise durch die Widerstände R1/R2 eingestellt, die auf einen geeigneten Impedanzwert eingestellt werden, so dass ein Differenzsignal an den Anschlüssen P 1/P2 gelesen werden kann. Als ein nicht einschränkendes Beispiel kann die Differenzimpedanz Z_DIFF auf einen Wert eingestellt werden (über die Widerstandswerte der Widerstände R1/R2), so dass die jeweiligen Spannungen an den Anschlüssen P1 und P2 innerhalb eines Betriebsbereichs eines Empfängers (Empfänger nicht abgebildet) liegen, wie z. B. die Spannungsschienen einer integrierten Schaltung.
Eine Gleichtaktimpedanz Z_CM an den Anschlüssen P1/P2 wird über eine zweite Schaltung 106 (hier auch als „Rückkopplungsschaltung 106“ bezeichnet) eingestellt. In einem oder mehreren Beispielen wird die Gleichtaktimpedanz Z_CM gesteuert, indem die Anschlüsse P 1/P2 über die Widerstände R3/R4 mit dem Erfassungsknoten 112 kurzgeschlossen werden und ein resultierender Wert für die Gleichtaktimpedanz Z_CM wird vom Erfassungsknoten 112 zu Masse gemessen. Bei einem oder mehreren Beispielen befindet sich der Erfassungsknoten 112 an einer Stelle, die außerhalb (d. h. physisch oder elektrisch entfernt) des Differenzsignalwegabschnitts 102 liegt, wie in 1 dargestellt.
Die Gleichtaktspannung V_CM wird über die Widerstände R3/R4 am Erfassungsknoten 112 erfasst, und der Erfassungsknoten 112 wird mit dem invertierenden Eingang des Verstärkers 108 verbunden. Der Verstärker 108 erzeugt eine Gleichtakt-Unterdrückungsspannung V_CMS, die zumindest teilweise auf die Referenzspannung V_REF und die erfasste Gleichtaktspannung V_CM reagiert. Der Verstärker 108 erzeugt eine Gleichtakt-Unterdrückungsspannung V_CMS, zumindest teilweise in Abhängigkeit von einer Differenz zwischen der Gleichtaktspannung V_CM und der Referenzspannung V_REF (z. B. um diese zu verringern, ohne Einschränkung). Mit anderen Wort steuert die Rückkopplungsschaltung 106 die Gleichtaktspannung V_CM so, dass sie der Referenzspannung V_REF folgt.
Während des betrachteten Betriebs des Gleichtaktimpedanz-Isolators 100 sinkt mit abnehmender Gleichtaktspannung V_CM auch die Gleichtaktimpedanz Z_CM an den Anschlüssen P1/P2. Dementsprechend kann sich die Gleichtaktimpedanz Z_CM an den Anschlüssen P1/P2 zumindest teilweise in Abhängigkeit von einer Änderung der Gleichtaktspannung V_CM und dementsprechend auch zumindest teilweise in Abhängigkeit von einer Änderung der Gleichtakt-Unterdrückungsspannung V_CMS ändern.
Bei einem oder mehreren Beispielen kann der Beitrag der jeweiligen Widerstandswerte der Widerstände R3 und R4 und des Verstärkers 108 zur Gleichtaktimpedanz Z_CM kleiner, sogar sehr viel kleiner sein als der Beitrag zur Differenzimpedanz Z_DIFF, da die Gleichtakt-Unterdrückungsspannung V_CMS zumindest teilweise auf einer Verstärkung G des Verstärkers 108 beruht. Je größer die Verstärkung G des Verstärkers 108 ist, desto kleiner kann der Beitrag der Widerstände R3 und R4 (und optional der Beitrag der Widerstände R1 und R2, falls vorhanden) zur Gleichtaktimpedanz Z_CM sein.
Wenn die Gleichtaktimpedanz Z_CM niedriger ist als die Differenzimpedanz Z_DIFF, wird ein an den Anschlüssen P1/P2 anliegendes Lesesignal nicht oder zumindest nur unwesentlich durch ein Gleichtaktsignal (oder zumindest einen unterdrückten Teil eines Gleichtaktsignals, wie z. B. einen Teil, der Gleichtakttransienten entspricht, ohne Einschränkung) beeinflusst.
In dem spezifischen, nicht einschränkenden Beispiel, das in 1 dargestellt ist, wird die Gleichtaktspannung V_CM am Erfassungsknoten 112 an einem invertierenden Eingang des Verstärkers 108 erfasst und eine Referenzspannung, V_REF, wird an einem nicht invertierenden Eingang des Verstärkers 108 erfasst. Der Verstärker 108 erzeugt eine Ausgangsspannung (d.h. V_CMS), die bei Anlegen an den Abschlussknoten 110 einen Spannungspegel aufweist, der geeignet ist, einen Spannungspegel am Erfassungsknoten 112 in Richtung und schließlich im Wesentlichen auf einen Spannungspegel der Referenzspannung V_REF zu steuern. Bei verschiedenen Beispielen kann die Referenzspannung V_REF so gewählt werden, dass ihr Spannungspegel im Wesentlichen der Mitte des Betriebsspannungsbereichs des Übertragungssystems entspricht. Dadurch wird ein möglichst großer Betriebsbereich für Differenzsignale im Übertragungssystem ermöglicht.
Bei einem oder mehreren Beispielen ist der Spannungspegel der Referenzspannung V_REF im Wesentlichen derselbe wie ein Spannungspegel einer von einem Empfänger erzeugten Referenzspannung. Bei einem oder mehreren Beispielen ist der Spannungspegel der Referenzspannung V_REF so eingestellt, dass er in der Mitte des Betriebsbereichs des Empfängers liegt und sich, als nicht einschränkendes Beispiel, gleichermaßen von den Spannungsschienen des Empfängers unterscheidet, um einen großen Bereich für ein Differenzsignal ohne Abschneiden des Differenzsignals zu ermöglichen. Bei einem oder mehreren Beispielen, wenn der Spannungspegel am Erfassungsknoten 112 im Wesentlichen gleich der Referenzspannung V_REF ist, kann üblicherweise ein voller Betriebsbereich für das Differenzsignal realisiert werden.
Im spezifischen, nicht einschränkenden Beispiel, das in 1 dargestellt ist, wird die Differenzimpedanz ZDIFF direkt durch die jeweiligen Impedanzen der Widerstände R1/R2 implementiert. Bei verschiedenen Beispielen sind die Widerstandswerte der Widerstände R3/R4 größer als die Widerstandswerte der Widerstände R1/R2. Da die Widerstände R1/R2 und Widerstände R3/R4 parallel angeordnet sind, tragen die Widerstände R1/R2 primär zur Abschlussimpedanz ZT oder zu den Anschlüssen P1 und P2 bei, wenn die Widerstände R3/R4 » Widerstände R1/R2 sind, und dementsprechend ist die Differenzimpedanz ZDIFF der primäre Beitrag (zwischen ZDIFF und ZCM) zur Abschlussimpedanz ZT.
Bei einem oder mehreren Beispielen haben die Widerstände R3/R4 Widerstandswerte, die so eingestellt sind, dass sie im Wesentlichen ausgeglichen sind (d. h. R3=R4) und viel größer als die Widerstandswerte der Widerstände R1/R2 sind. (d. h., sie sind angemessen größer, um den Einfluss auf die Abschlussimpedanz in den Anschlüssen P1/P2 zu verringern oder zu begrenzen). Bei einem oder mehreren Beispielen können die Widerstandswerte der Widerstände R1/R2 auch so eingestellt werden, dass sie im Wesentlichen ausgeglichen sind (d. h. R1=R2) und viel kleiner als die Widerstandswerte der Widerstände R3/R4 sind.
2 ist ein schematisches Diagramm, das ein elektronisches System 200 zeigt, das ein erstes elektronisches Untersystem 202 und ein zweites elektronisches Untersystem 206 einschließt, die auf einer Trägerstruktur 216 angeordnet sind, die als nicht einschränkendes Beispiel durch eine gedruckte Leiterplatte oder eine mikroelektronische Vorrichtung implementiert ist. Das erste elektronische Untersystem 202 und das zweite elektronische Untersystem 206 sind durch den ersten Isolator 204 elektrisch isoliert, so dass diese Untersysteme in ihren jeweiligen Umgebungen unabhängig arbeiten können. Insbesondere reduziert der erste Isolator 204 den Einfluss der jeweiligen elektrischen Umgebungen des ersten oder zweiten Untersystems 202/206 auf einander. Der erste Isolator 204 kann, als nicht einschränkende Beispiele, ein Isoliermaterial oder eine Isolierschaltung sein oder einschließen.
Im spezifischen, nicht einschränkenden Beispiel, das in 2 dargestellt ist, kann eines oder beide der ersten und zweiten elektronischen Untersysteme 202/204 eine Schaltlogik einschließen, die transiente Gleichtakt-Ereignisse erfährt, die das Differenzübertragungsmedium 212 des Differenzübertragungssystems 214 beeinflussen.
Nur als Beispiel kann das erste elektronische Untersystem 202 eine Hochgeschwindigkeits-Stromumschaltung mit mikroelektronischen Bauelementen wie Bipolartransistoren mit isoliertem Gate oder Feldeffekttransistoren einschließen, die ohne Einschränkung mit Siliziumkarbid (SiC) implementiert sind. Das Ausmaß der Übergangszeit von EIN zu AUS oder AUS zu EIN bei solchen mikroelektronischen Bauelementen kann Spannungsspitzen verursachen, die umso höher sind, je kürzer die Übergangszeit solcher Bauelemente ist. Anders ausgedrückt, je schneller die Umschaltgeschwindigkeit, desto höher sind die Spannungsspitzen, die bei solchen Geräten auftreten können. Transiente Gleichtakt-Ereignisse 218 (z. B. die oben erwähnten Spannungsspitzen, ohne Einschränkung) können einen Anstieg der Gleichtaktspannung (+V_CM) am Differenzübertragungsmedium 212 induzieren.
Weiterhin kann der Empfänger 210 einen zweiten Isolator 220 einschließen, um den Einfluss der elektrischen Umgebung des ersten elektronischen Untersystems 202 (z. B. nur auf ein vom Differenzübertragungssystem 214 übertragenes Signal) zu reduzieren, wenn das erste elektronische Untersystem 202 Schaltlogik einschließt, die transiente Gleichtakt-Ereignisse 218 erfahren. Transiente Gleichtakt-Ereignisse 218 reichen aus, um das Rauschsignal (z. B. +V_CM, ohne Einschränkung) am Differenzübertragungsmedium 212 über einen Schwellenwert (d. h., V_CM > V_T) des zweiten elektronischen Untersystems zu erhöhen.
Der Empfänger 210 kann einen zweiten Isolator 220 (z.B. einen Gleichtaktimpedanz-Isolator 100 von 1, ohne Einschränkung) einschließen, um das Lesen eines Differenzsignals zu ermöglichen, das auf dem Differenzübertragungsmedium 212 durch den Sender 208 übertragen wird, das durch transiente Gleichtakt-Ereignisse 218 beeinträchtigt werden kann, ohne einige oder alle unerwünschten Störungen auf dem Differenzübertragungsmedium 212 zu lesen.
3 ist ein schematisches Diagramm, das ein System 300 darstellt, das als Differenzübertragungssystem konfiguriert ist (hier auch als „Differenzübertragungssystem 300“ bezeichnet), gemäß einem oder mehreren Beispielen. Das Differenzübertragungssystem 300 ist ein spezifisches, nicht einschränkendes Beispiel für ein Differenzübertragungssystem 214 von 2. Das Differenzübertragungssystem 300 kann einen Empfänger 312 und optional einen Sender 308 und einen Isolator 306 einschließen. Der Empfänger 312 kann einen Abschlussabschnitt 310 einer Differenzübertragungsleitung 318 (z. B. eine Differenzübertragungsleitung, die über den Isolator 306 mit dem Sender 308 gekoppelt ist), einen Differenzdetektor 302 und einen Impedanzisolator 304 einschließen oder damit gekoppelt sein.
Bei verschiedenen Beispielen können sich der Sender 308 und der Empfänger 312 in verschiedenen elektronischen Untersystemen befinden, die in unterschiedlichen elektrischen Umgebungen oder unter dem Einfluss unterschiedlicher elektrischer Umgebungen arbeiten, wie z. B. die Untersysteme 202 und 206 von 2, ohne Einschränkung. Solche elektronischen Untersysteme sind durch den Isolator 306 zumindest teilweise isoliert (z. B. vom Einfluss der elektrischen Umgebung des anderen Untersystems, ohne Einschränkung). Ein Signalkoppler 314 zur kapazitiven und/oder induktiven Signalkopplung (in dem in 3 dargestellten spezifischen, nicht einschränkenden Beispiel ein kapazitiver Signalkoppler, ohne Einschränkung) bildet einen Teil des Differenzübertragungsmediums, das sich an einem Isolator 306 befindet, wobei das Differenzübertragungsmedium den Sender 308 und Empfänger 312 kommunikativ koppelt.
Ein derartiges Übertragungsmedium kann Kombinationen und Unterkombinationen von verdrahteten und unverdrahteten Wegen einschließen. Solche Wege können, als nicht einschränkende Beispiele, beliebige Kombinationen und Unterkombinationen von Leitern (z. B. Drähte und Leiterbahnen, ohne Einschränkung) und Signalkopplern (z. B. kapazitive Koppler und induktive Koppler, ohne Einschränkung) einschließen. In dem in 3 dargestellten, nicht einschränkenden Beispiel können ein oder mehrere Signalkoppler 314 die Kommunikation über einen Bereich des Isolators 306 erleichtern und insbesondere die Übertragung von Signalen zwischen Schaltungen des Senders 308, des Empfängers 312 oder des Isolators 306 erleichtern. Bei einem oder mehreren Beispielen können die elektronischen Komponenten eines Signalkopplers 314 in oder nahe einem Bereich des Isolators angeordnet sein.
Der Empfänger 312 kann einen Differenzialdetektor 302 einschließen, der so gekoppelt ist, dass er ein Differenzialsignal 316 an Anschlüssen des Abschlussabschnitts 310 des Differenzialübertragungsmediums misst. Der Empfänger 312 kann einen Impedanzisolator 304 (wie z. B. den Gleichtaktimpedanz-Isolator 100, ohne Einschränkung) einschließen, der so angeordnet ist, dass er eine Differenzimpedanz Z_DIFF und eine Gleichtaktimpedanz Z_CM, isoliert, und insbesondere eine Gleichtaktimpedanz Z_CM an den Anschlüssen des Abschlussabschnitts 310 relativ zu einer Differenzimpedanz Z_DIFF an den Anschlüssen des Abschlussabschnitts 310 reduziert, wie hierin erörtert. Der Gleichtaktimpedanz-Isolator 100 ist ein nicht einschränkendes Beispiel für einen Impedanzisolator 304.
4 ist ein Flussdiagramm, das ein Verfahren 400 zur Isolierung einer Gleichtaktimpedanz und einer Differenzimpedanz gemäß einem weiteren Beispiel darstellt. Die Gleichtaktimpedanz kann relativ zur Differenzimpedanz reduziert werden. Die Reduzierung der Gleichtaktimpedanz relativ zur Differenzimpedanz kann den Einfluss von Gleichtaktsignalen auf Lesesignale relativ zum Einfluss von Differenzsignalen reduzieren, wodurch das Signal-Rausch-Verhältnis (SNR) erhöht und die Erkennung eines als Differenzsignal übertragenen Informationssignals verbessert wird.
Beim Vorgang 402 erfasst der Prozess 400 eine erste Spannung (z. B. Gleichtaktspannung VCM) an einem ersten Knoten (z. B. Erfassungsknoten 112, ohne Einschränkung), der sich außerhalb eines Abschlussabschnitts eines Differenzsignalwegs (z. B. eines Differenzsignalwegabschnitts 102, ohne Einschränkung) befindet. Optional kann der Erfassungsknoten über eine Widerstandsschaltung (z. B. eine Schaltung einschließlich der Widerstände R3 und R4 aus 1, ohne Einschränkung) mit dem Abschlussabschnitt des Differenzsignalwegs gekoppelt sein. In bestimmten Fällen kann die erste Spannung ein Gleichtaktsignal oder eine Komponente desselben sein, das, als nicht einschränkendes Beispiel, durch elektrische Ereignisse wie Spannungsspitzen oder andere Transienten an dem Differenzsignalweg induziert wird.
Beim Vorgang 404 legt der Prozess 400 eine zweite Spannung (z. B. die Gleichtakt-Unterdrückungsspannung VCMS von 1, ohne Einschränkung) an einen zweiten Knoten (z. B. den Abschlussknoten 110 von 1, ohne Einschränkung) an, wobei sich der zweite Knoten im Differenzsignalweg befindet. Gegebenenfalls befindet sich der zweite Knoten am Abschlussabschnitt des Differenzsignalwegs (z. B. am Abschlussknoten 110, ohne Einschränkung). Die zweite Spannung wird optional zumindest teilweise reagierend auf eine Beziehung zwischen der ersten Spannung und einer dritten Spannung (z. B. der Referenzspannung VREF, ohne Einschränkung) eingestellt, wobei die dritte Spannung optional einen vorbestimmten Spannungspegel aufweist. Das Verhältnis zwischen der ersten Spannung und der dritten Spannung kann sich zum Beispiel zumindest teilweise reagierend auf die zweite Spannung ändern.
Beim Vorgang 406 stellt der Prozess 400 einen Spannungspegel ein, der von der zweiten Spannung zumindest teilweise reagierend auf eine Beziehung zwischen der ersten Spannung und einer dritten Spannung (z.B. der Referenzspannung V_REF aus 1, ohne Einschränkung) dargelegt wird. Bei einem oder mehreren Beispielen kann die Beziehung eine Differenz zwischen den jeweiligen Spannungspegeln der ersten Spannung und der dritten Spannung sein (z. B. zwischen der Gleichtaktspannung V_CM und der Referenzspannung V_REF von 1, ohne Einschränkung). Die dritte Spannung kann optional einen vorbestimmten Spannungspegel darlegen. Bei einem oder mehreren Beispielen ändert der Prozess 400 optional einen Spannungspegel, den die zweite Spannung darlegt, in einer Weise, die eine Differenz zwischen der erfassten zweiten Spannung und der dritten Spannung verringert (z. B. verringert er eine Differenz zwischen der Gleichtaktspannung V_CM und der Referenzspannung V_REF, ohne Einschränkung).
Beim optionalen Vorgang 408 liest der Prozess 400 optional ein Differenzsignal aus dem Differenzsignalweg aus. Das Differenzsignal wird gelesen, während die zweite Spannung an den Differenzsignalweg angelegt wird.
Es versteht sich für den Durchschnittsfachmann, dass Funktionselemente von hierin offenbarten Beispielen (z. B. Funktionen, Vorgänge, Handlungen, Prozesse und/oder Verfahren) in jeder geeigneten Hardware, Software, Firmware oder Kombinationen davon implementiert werden können. 5 veranschaulicht nicht einschränkende Beispiele von Implementierungen der hier offenbarten Funktionselemente. In einigen Beispielen können einige oder alle Abschnitte der hierin offenbarten Funktionselemente durch Hardware durchgeführt werden, die speziell zum Ausführen der Funktionselemente konfiguriert ist.
5 ist ein Blockdiagramm einer Schaltlogik 500, die in einigen Beispielen verwendet werden kann, um verschiedene hierin offenbarte Funktionen, Vorgänge, Handlungen, Prozesse und/oder Verfahren zu implementieren. Die Schaltlogik 500 schließt einen oder mehrere Prozessoren 502 (hierin manchmal als „Prozessoren 502“ bezeichnet) ein, die betriebsfähig mit einer oder mehreren Datenspeichervorrichtungen (hierin manchmal als „Speicher 504“ bezeichnet) gekoppelt sind. Der Speicher 504 schließt einen darauf gespeicherten maschinenausführbaren Code 506 ein, und die Prozessoren 502 schließen die Logikschaltlogik 508 ein. Der maschinenausführbare Code 506 schließt Informationen ein, die Funktionselemente beschreiben, die durch die Logikschaltlogik 508 implementiert (z. B. durchgeführt) werden können. Die Logikschaltlogik 508 ist angepasst, um die durch den maschinenausführbaren Code 506 beschriebenen Funktionselemente zu implementieren (z. B. durchzuführen). Die Schaltlogik 500 sollte beim Ausführen der durch den maschinenausführbaren Code 506 beschriebenen Funktionselemente als Spezialhardware betrachtet werden, die zum Ausführen von hierin offenbarten Funktionselementen konfiguriert ist. In einigen Beispielen können die Prozessoren 502 konfiguriert sein, um die durch den maschinenausführbaren Code 506 beschriebenen Funktionselemente sequenziell, gleichzeitig (z. B. auf einer oder mehreren unterschiedlichen Hardwareplattformen) oder in einem oder mehreren parallelen Prozessströmen auszuführen.
Bei der Implementierung durch die Logikschaltlogik 508 der Prozessoren 502 ist der maschinenausführbare Code 506 so konfiguriert, dass er die Prozessoren 502 so anpasst, dass sie Vorgänge von hierin offenbarten Beispielen durchführen, die zum Beispiel in Bezug auf die Vorrichtung 100 von 1, das System 200 von 2, das System 300 von 3 und Kombinationen und Unterkombinationen davon diskutiert werden. Beispielsweise kann der maschinenausführbare Code 506 so konfiguriert sein, dass er die Prozessoren 502 so anpasst, dass sie zumindest einen Teil oder die Gesamtheit der Funktionen ausführen, die für den Differenzsignalwegabschnitt 102, die erste Schaltung 104 oder die zweite Schaltung 106 beschrieben sind; den Empfänger 220 oder zweiten Isolator 210; den Empfänger 312, einen Sender 308 oder einen Isolator 306; den Abschlussabschnitt 310, die Differenzübertragungsleitung 318, einen Differenzdetektor 302 oder den Impedanzisolator 304 beschrieben sind. Beispielsweise kann der maschinenausführbare Code 506 so konfiguriert sein, dass er die Prozessoren 502 so anpasst, dass sie zumindest einen Teil oder die Gesamtheit des Prozesses 400 von 4 durchführen.
Als ein spezifisches, nicht einschränkendes Beispiel kann der maschinenausführbare Code 506 so konfiguriert sein, dass er die Prozessoren 502 so anpasst, dass sie eine Gleichtaktimpedanz von einer Differenzimpedanz isolieren. Als ein weiteres spezifisches, nicht einschränkendes Beispiel kann der maschinenausführbare Code 506 so konfiguriert sein, dass er die Prozessoren 502 so anpasst, dass sie Gleichtaktsignale unterdrücken, die in einem Differenzübertragungssystem induziert werden, einschließlich wenn ein Differenzsignal von Anschlüssen eines Empfängers eines Differenzübertragungssystems gelesen wird.
Die Prozessoren 502 können einen Universalprozessor, einen Spezialprozessor, eine zentrale Verarbeitungseinheit (CPU), einen Mikrocontroller, einen programmierbaren Controller (PLC), einen digitalen Signalprozessor (DSP), eine anwendungsspezifische integrierte Schaltung (ASIC), ein feldprogrammierbares Gate-Array (FPGA) oder eine andere programmierbare Logikvorrichtung, diskrete Gate- oder Transistorlogik, diskrete Hardwarekomponenten, eine andere programmierbare Vorrichtung oder eine beliebige Kombination davon einschließen, die zum Durchführen der hierin offenbarten Funktionen ausgelegt sind. Ein Universalcomputer, einschließlich eines Prozessors, wird als Spezialcomputer angesehen, während der Universalcomputer dazu konfiguriert ist, Funktionselemente entsprechend dem maschinenausführbaren Code 506 (z. B. Softwarecode, Firmwarecode, Hardwarebeschreibungen) auszuführen, der sich auf Beispiele der vorliegenden Offenbarung bezieht. Es sei darauf hingewiesen, dass ein Universalprozessor (der hierin auch als Hostprozessor oder einfach als Host bezeichnet wird) ein Mikroprozessor sein kann, aber alternativ können die Prozessoren 502 jeden herkömmlichen Prozessor, jede herkömmliche Steuerung, jeden herkömmlichen Mikrocontroller oder jede herkömmliche Zustandsmaschine einschließen. Die Prozessoren 502 können auch als eine Kombination von Rechenvorrichtungen, wie eine Kombination aus einem DSP und einem Mikroprozessor, eine Vielzahl von Mikroprozessoren, ein oder mehrere Mikroprozessoren in Verbindung mit einem DSP-Kern oder eine beliebige andere derartige Konfiguration implementiert sein.
In einigen Beispielen schließt der Speicher 504 einen flüchtigen Datenspeicher (z. B. einen Direktzugriffsspeicher (RAM)), einen nichtflüchtigen Datenspeicher (z. B. einen Flash-Speicher, ein Festplattenlaufwerk, ein Solid-State-Laufwerk, einen löschbaren programmierbaren Nur-Lese-Speicher (EPROM) usw.) ein. In einigen Beispielen können die Prozessoren 502 und der Speicher 504 in einer einzelnen Vorrichtung implementiert sein (z. B. einem Halbleitervorrichtungsprodukt, einem System-on-Chip (SOC) usw.). In einigen Beispielen können die Prozessoren 502 und der Speicher 504 in getrennten Vorrichtungen implementiert sein.
In einigen Beispielen kann der maschinenausführbare Code 506 computerlesbare Anweisungen (z. B. Software-Code, Firmware-Code) einschließen. Als nicht einschränkendes Beispiel können die computerlesbaren Anweisungen in dem Speicher 504 gespeichert werden, auf den die Prozessoren 502 direkt zugreifen können und die durch die Prozessoren 502 unter Verwendung mindestens der Logikschaltlogik 508 ausgeführt werden. Ebenfalls als nicht einschränkendes Beispiel können die computerlesbaren Anweisungen auf dem Speicher 504 gespeichert, für die Ausführung an eine Speichervorrichtung (nicht gezeigt) übertragen und von den Prozessoren 502 unter Verwendung mindestens der Logikschaltlogik 508 ausgeführt werden. Dementsprechend schließt die Logikschaltlogik 508 in einigen Beispielen eine elektrisch konfigurierbare Logikschaltlogik 508 ein.
In einigen Beispielen kann der maschinenausführbare Code 506 Hardware (z. B. Schaltlogik) beschreiben, die in der Logikschaltlogik 508 zu implementieren ist, um die Funktionselemente auszuführen. Diese Hardware kann auf einer Vielfalt von Abstraktionsebenen beschrieben werden, von Low-Level-Transistor-Layouts bis hin zu High-Level-Beschreibungssprachen. Auf einer hohen Abstraktionsebene kann eine Hardwarebeschreibungssprache (HDL), wie eine IEEE-Standard-Hardwarebeschreibungssprache (HDL), verwendet werden. Als nicht einschränkende Beispiele können VERILOG oder SYSTEM VERILOG oder Hardwarebeschreibungssprachen (VHDL) mit VLSI (Very Large Scale Integration) verwendet werden.
HDL-Beschreibungen können nach Belieben in Beschreibungen auf einer beliebigen von zahlreichen anderen Abstraktionsebenen umgewandelt werden. Als ein nicht einschränkendes Beispiel kann eine Beschreibung auf hoher Ebene in eine Beschreibung auf Logikebene, wie eine Register-Übertragungssprache (RTL), eine Beschreibung auf Gate-Ebene (GL), eine Beschreibung auf Layoutebene oder eine Beschreibung auf Maskenebene, umgewandelt werden. Als nicht einschränkendes Beispiel können Mikrovorgänge, die durch Hardware-Logikschaltungen (z. B. Gates, Flip-Flops, Register, ohne Einschränkung) der Logikschaltlogik 508 ausgeführt werden sollen, in einer RTL beschrieben und dann durch ein Synthese-Tool in eine GL-Beschreibung umgewandelt werden, und die GL-Beschreibung kann durch ein Platzierungs- und Routing-Tool in eine Beschreibung auf Layout-Ebene umgewandelt werden, die einem physischen Layout einer integrierten Schaltung einer programmierbaren Logikvorrichtung, einer diskreten Gate- oder Transistorlogik, diskreten Hardwarekomponenten oder Kombinationen davon entspricht. Dementsprechend kann in einigen Beispielen der maschinenausführbare Code 506 eine HDL-, eine RTL-, eine GL-Beschreibung, eine Beschreibung auf MaskenEbene, eine andere Hardwarebeschreibung oder eine beliebige Kombination davon einschließen.
In Beispielen, in denen der maschinenausführbare Code 506 eine Hardwarebeschreibung (auf beliebiger Abstraktionsebene) einschließt, kann ein System (nicht gezeigt, aber den Speicher 504 einschließend) dazu konfiguriert sein, die durch den maschinenausführbaren Code 506 beschriebene Hardwarebeschreibung zu implementieren. Als ein nicht einschränkendes Beispiel können die Prozessoren 502 eine programmierbare Logikvorrichtung (z. B. eine FPGA oder eine PLC) einschließen, und die Logikschaltlogik 508 kann elektrisch gesteuert werden, um eine der Hardwarebeschreibung entsprechende Schaltlogik in der Logikschaltlogik 508 zu implementieren. Ebenfalls als nicht einschränkendes Beispiel kann die Logikschaltlogik 508 eine festverdrahtete Logik einschließen, die durch ein Fertigungssystem (nicht gezeigt, aber die Speicherung 504 einschließend) gemäß der Hardwarebeschreibung des maschinenausführbaren Codes 506 gefertigt ist.
Ungeachtet dessen, ob der maschinenausführbare Code 506 computerlesbare Anweisungen oder eine Hardwarebeschreibung einschließt, ist die Logikschaltlogik 508 angepasst, um die durch den maschinenausführbaren Code 506 beschriebenen Funktionselemente durchzuführen, wenn die Funktionselemente des maschinenausführbaren Codes 506 implementiert werden. Es sei darauf hingewiesen, dass, obwohl eine Hardwarebeschreibung Funktionselemente möglicherweise nicht direkt beschreibt, eine Hardwarebeschreibung indirekt Funktionselemente beschreibt, welche die durch die Hardwarebeschreibung beschriebenen Hardwareelemente durchführen können.
Während spezifische Beispiele, die hier erörtert werden, unidirektionale Kommunikation einschließen können, sollte es so verstanden werden, dass bidirektionale Kommunikation und Geräte, die als Sender, Empfänger oder sowohl als Sender als auch als Empfänger konfiguriert werden können, den Schutzumfang dieser Offenbarung nicht überschreiten.
Ein Durchschnittsfachmann, würde viele Vorteile und Anwendungen für die offenbarten Gleichtaktimpedanz-Isolatoren und -empfänger und Übertragungssysteme, die diese implementieren, anerkennen. Als ein nicht einschränkendes Beispiel kann ein Differenzübertragungssystem, das eine Gleichtaktimpedanzisolierung implementiert, bei Vorhandensein von transienten Gleichtakt-Ereignissen arbeiten, ohne dass solche Ereignisse ein Differenzsignal wesentlich verschlechtern. In einer verrauschten Umgebung, wie z. B. einer hierin erörterten Umgebung, in der Hochgeschwindigkeitsumschaltungen implementiert werden, können weniger Fehler in der Signalübertragung auftreten (z. B. weil das Rauschen das Lesesignal nicht dominiert, ohne Einschränkung).
Wie in der vorliegenden Offenbarung verwendet, kann der Begriff „Kombination“ in Bezug auf eine Vielzahl von Elementen eine Kombination aller Elemente oder eine beliebige von verschiedenen unterschiedlichen Unterkombinationen einiger der Elemente einschließen. Zum Beispiel kann die Formulierung „A, B, C, D oder Kombinationen davon“ Bezug nehmen auf eines von A, B, C oder D; die Kombination von jedem von A, B, C und D; und jede Unterkombination von A, B, C oder D, wie A, B und C; A, B und D; A, C und D; B, C und D; A und B; A und C; A und D; B und C; B und D; oder C und D.
Begriffe, die in der vorliegenden Offenbarung und insbesondere in den beiliegenden Ansprüchen (z. B. Hauptteilen der beiliegenden Ansprüche, ohne darauf beschränkt zu sein) verwendet werden, sind allgemein als „offene“ Begriffe gedacht (z. B. sollte der Begriff „einschließlich“ als „einschließlich, ohne darauf beschränkt zu sein“ interpretiert werden, der Begriff „aufweisend“ sollte als „mindestens aufweisend“ interpretiert werden, der Begriff „schließt ein“ sollte als „schließt ein, ohne darauf beschränkt zu sein“ interpretiert werden, ohne darauf beschränkt zu sein). Wie hierin verwendet, bedeutet der Begriff „jedes“ einige oder eine Gesamtheit. Wie hierin verwendet, bedeutet der Begriff „alle“ eine Gesamtheit.
Darüber hinaus wird, wenn eine bestimmte Anzahl von einer eingeführten Anspruchsangabe beabsichtigt ist, diese Absicht ausdrücklich im Anspruch angegeben, und in Ermangelung dieser Nennung liegt keine solche Absicht vor. Als Verständnishilfe können zum Beispiel die folgenden beiliegenden Ansprüche die Verwendung der einleitenden Formulierungen „mindestens eine/r/s“ und „eine/r/s oder mehrere“ zum Einführen von Anspruchsangaben enthalten. Die Verwendung solcher Formulierungen sollte jedoch nicht ausgelegt werden, um zu implizieren, dass die Einführung einer Anspruchsangabe durch die unbestimmten Artikel „ein“ oder „eine“ einen bestimmten Anspruch, der eine solche eingeführte Anspruchsangabe enthält, auf Beispiele beschränkt, die nur eine solche Angabe enthalten, selbst wenn derselbe Anspruch die einleitenden Formulierungen „eine/r/s oder mehrere“ oder „mindestens eine/r/s“ und unbestimmte Artikel, wie „ein“ oder „eine“, einschließt (z. B. soll „ein“ und/oder „eine“ so interpretiert werden, dass es „mindestens eine/r/s“ oder „eine/r/s oder mehrere“ bedeutet, ohne Einschränkung); gleiches gilt für die Verwendung von bestimmten Artikeln, die zur Einführung von Anspruchsangaben verwendet werden.
Auch wenn eine bestimmte Anzahl einer eingeführten Anspruchsangabe explizit angegeben wird, wird der Fachmann zusätzlich erkennen, dass eine solche Angabe dahin gehend interpretiert werden sollte, dass sie mindestens die angegebene Anzahl bedeutet (z. B. bedeutet die bloße Angabe von „zwei Angaben“ ohne andere Modifikatoren mindestens zwei Angaben oder zwei oder mehr Angaben, ohne Einschränkung). Des Weiteren ist in den Fällen, in denen eine Konvention analog zu „mindestens eines von A, B und C usw.“ oder „eines oder mehrere von A, B und C usw.“ verwendet wird, eine solche Konstruktion allgemein A allein, B allein, C allein, A und B zusammen, A und C zusammen, B und C zusammen oder A, B und C zusammen usw. einschließen soll.
Ferner sollte jedes disjunktive Wort oder jede disjunktive Formulierung, das bzw. die zwei oder mehr alternative Begriffe darstellt, sei es in der Beschreibung, den Ansprüchen oder den Zeichnungen, dahingehend verstanden werden, dass die Möglichkeit des Einschließens eines der Begriffe, des einen oder des anderen Begriffs oder beider Begriffe in Betracht gezogen wird. Zum Beispiel sollte die Formulierung „A oder B“ so verstanden werden, dass sie die Möglichkeiten „A“ oder „B“ oder „A und B“ einschließt.
Obwohl die vorliegende Offenbarung hierin in Bezug auf bestimmte veranschaulichte Beispiele beschrieben wurde, wird der Durchschnittsfachmann auf dem Gebiet erkennen und verstehen, dass die vorliegende Erfindung nicht darauf beschränkt ist. Vielmehr können viele Ergänzungen, Weglassungen und Modifikationen an den veranschaulichten und beschriebenen Beispielen vorgenommen werden, ohne vom Schutzumfang der Erfindung, wie er nachfolgend zusammen mit ihren rechtlichen Äquivalenten beansprucht wird, abzuweichen. Darüber hinaus können Merkmale eines Beispiels mit Merkmalen eines anderen Beispiels kombiniert werden, aber dennoch noch innerhalb des Schutzumfangs der Erfindung enthalten sein, der durch den Erfinder in Betracht gezogen wird.
Zusätzliche, nicht einschränkende Beispiele der Offenbarung schließen ein:
Beispiel 1: Eine Vorrichtung, umfassend: einen Differenzsignalwegabschnitt; eine erste Schaltung, die an dem Differenzsignalwegabschnitt angeordnet ist, um eine Differenzimpedanz des Differenzsignalwegabschnitts einzustellen; und eine zweite Schaltung, die außerhalb des Differenzsignalwegabschnitts angeordnet ist, um eine Gleichtaktimpedanz des Differenzsignalwegabschnitts niedriger als die Differenzimpedanz einzustellen.
Beispiel 2: Die Vorrichtung gemäß Beispiel 1, wobei die erste Schaltung umfasst: einen ersten Widerstand, der zwischen einem ersten Anschluss des Differenzsignalwegabschnitts und einem Abschlussknoten gekoppelt ist, um einen ersten Komponentenabschnitt des Differenzsignalwegs zu bilden; und einen zweiten Widerstand, der zwischen einem zweiten Anschluss des Differenzsignalwegabschnitts und dem Abschlussknoten gekoppelt ist, um einen zweiten Komponentenabschnitt des Differenzsignalwegs zu bilden.
Beispiel 3: Die Vorrichtung gemäß den Beispielen 1 und 2, wobei die zweite Schaltung Folgendes umfasst: ein Paar von Widerständen, die zwischen verschiedenen Komponentenabschnitten des Differenzsignalwegabschnitts und einem Erfassungsknoten gekoppelt sind, um den Erfassungsknoten außerhalb des Differenzsignalwegabschnitts anzuordnen.
Beispiel 4: Die Vorrichtung gemäß einem der Beispiele 1 bis 3, wobei die zweite Schaltung umfasst: einen Verstärker, der so gekoppelt ist, dass er eine Spannung am Erfassungsknoten erfasst und eine Spannung an einen Abschlussknoten des Differenzsignalwegabschnitts anlegt, zumindest teilweise reagierend auf eine Beziehung zwischen der erfassten Spannung und einer Referenzspannung.
Beispiel 5: Die Vorrichtung gemäß einem der Beispiele 1 bis 4, wobei die Referenzspannung einen vorbestimmten Spannungspegel aufweist.
Beispiel 6: Eine Vorrichtung, die umfasst: einen Abschlussabschnitt einer Differenzübertragungsleitung; einen Differenzdetektor zum Lesen eines über die Differenzübertragungsleitung empfangenen Signals; und einen Impedanzisolator zum Anlegen einer Abschlussimpedanz an den Abschlussabschnitt der Differenzübertragungsleitung, wobei die Abschlussimpedanz eine Differenzimpedanz und eine Gleichtaktimpedanz umfasst, die sich von der Differenzimpedanz unterscheidet.
Beispiel 7: Die Vorrichtung gemäß Beispiel 6, wobei der Isolator umfasst: eine erste Schaltung, die angeordnet ist, um die Differenzimpedanz an den Abschlussabschnitt der Differenzübertragungsleitung anzulegen; und eine zweite Schaltung, die angeordnet ist, um die Gleichtaktimpedanz an den Abschlussabschnitt der Differenzübertragungsleitung anzulegen.
Beispiel 8: Die Vorrichtung gemäß den Beispielen 6 und 7, wobei die erste Schaltung umfasst: einen ersten Widerstand, der zwischen einem ersten Anschluss des Abschlussabschnitts und einem Abschlussknoten gekoppelt ist, um einen ersten Komponentenabschnitt der Differenzübertragungsleitung zu bilden; und einen zweiten Widerstand, der zwischen einem zweiten Anschluss des Abschlussabschnitts und dem Abschlussknoten gekoppelt ist, um einen zweiten Komponentenabschnitt der Differenzübertragungsleitung zu bilden.
Beispiel 9: Die Vorrichtung gemäß einem der Beispiele 6 bis 8, wobei die zweite Schaltung umfasst: ein Paar von Widerständen, die zwischen verschiedenen Komponentenabschnitten des Abschlussabschnitts und einem Erfassungsknoten gekoppelt sind, um den Erfassungsknoten außerhalb des Abschlussabschnitts anzuordnen.
Beispiel 10: Die Vorrichtung gemäß einem der Beispiele 6 bis 9, wobei die zweite Schaltung umfasst: einen Verstärker, der so gekoppelt ist, dass er eine Spannung am Erfassungsknoten erfasst und eine Spannung an einem Abschlussknoten des Abschlussabschnitts anlegt, zumindest teilweise reagierend auf eine Beziehung zwischen der erfassten Spannung und einer Referenzspannung.
Beispiel 11: Ein Verfahren, das umfasst: Erfassen einer ersten Spannung an einem ersten Knoten, der sich außerhalb eines Abschlussabschnitts eines Differenzsignalwegs befindet; Anlegen einer zweiten Spannung an einen zweiten Knoten, der sich an dem Abschlussabschnitt des Differenzsignalwegs befindet, zumindest teilweise in Abhängigkeit von einer Beziehung zwischen der ersten Spannung und einer dritten Spannung; Einstellen der zweiten Spannung zumindest teilweise reagierend auf eine sich ändernde Beziehung zwischen der ersten Spannung und der dritten Spannung; und Lesen eines Signals aus dem Abschlussabschnitt des Differenzsignalwegs, an dem die eingestellte zweite Spannung angelegt ist.
Beispiel 12: Das Verfahren gemäß Beispiel 11, wobei der erste Knoten mit dem Abschlussabschnitt des Differenzsignalwegs durch eine Widerstandsschaltung gekoppelt ist.
Beispiel 13: Das Verfahren gemäß den Beispielen 11 und 12, wobei der zweite Knoten ein Abschlussknoten des Abschlussabschnitts des Differenzsignalwegs ist.
Beispiel 14: Das Verfahren gemäß einem der Beispiele 11 bis 13, wobei die dritte Spannung einen vorbestimmten Spannungspegel aufweist.
Beispiel 15: Das Verfahren gemäß einem der Beispiele 11 bis 14, wobei die zweite Spannung proportional zu einem Gleichtaktsignal des Differenzsignalwegs ist.
Beispiel 16: Ein System, das umfasst: eine Trägerstruktur; ein erstes elektronisches Untersystem und ein zweites elektronisches Untersystem, die auf der Trägerstruktur angeordnet sind; einen ersten Isolator, der auf der Trägerstruktur an einer Stelle zwischen dem ersten elektronischen Untersystem und dem zweiten elektronischen Untersystem angeordnet ist, wobei der erste Isolator einen Einfluss einer elektrischen Umgebung des ersten oder zweiten elektronischen Untersystems auf einen Betrieb eines anderen des ersten oder zweiten elektronischen Untersystems reduziert; ein Differenzübertragungssystem, das mit dem ersten elektronischen Untersystem und dem zweiten elektronischen Untersystem gekoppelt ist; und einen zweiten Isolator, um den Einfluss der elektrischen Umgebung des ersten elektronischen Untersystems auf ein von dem Differenzübertragungssystem übertragenes Signal zu verringern.
Beispiel 17: Das System gemäß Beispiel 16, wobei die Trägerstruktur dem ersten und zweiten elektronischen Untersystem und dem Isolator eine kontinuierliche elektrische und mechanische Unterstützung bieten soll.
Beispiel 18: Das System gemäß den Beispielen 16 und 17, wobei ein Differenzübertragungsmedium des Differenzübertragungssystems transienten elektrischen Ereignissen ausgesetzt ist, die in der elektrischen Umgebung des ersten elektronischen Untersystems erfahren werden, wobei die transienten elektrischen Ereignisse ausreichen, um die Gleichtaktspannung an dem Differenzübertragungsmedium über einen Schwellenwert des zweiten elektronischen Untersystems zu erhöhen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 63198962 [0001]

Claims

Vorrichtung, umfassend: einen Differenzsignalwegabschnitt; eine erste Schaltung, die an dem Differenzsignalwegabschnitt angeordnet ist, um eine Differenzimpedanz des Differenzsignalwegabschnitts einzustellen; und eine zweite Schaltung, die außerhalb des Differenzsignalwegabschnitts angeordnet ist, um eine Gleichtaktimpedanz des Differenzsignalwegabschnitts niedriger als die Differenzimpedanz einzustellen.
Die Vorrichtung nach Anspruch 1, wobei die erste Schaltung umfasst: einen zweiten Widerstand, der zwischen einem ersten Anschluss des Differenzsignalwegabschnitts und einem Abschlussknoten gekoppelt ist, um einen zweiten Komponentenabschnitt des Differenzsignalwegs zu bilden; und einen zweiten Widerstand, der zwischen einem zweiten Anschluss des Differenzsignalwegabschnitts und dem Abschlussknoten gekoppelt ist, um einen zweiten Komponentenabschnitt des Differenzsignalwegs zu bilden.
Vorrichtung nach Anspruch 1, wobei die zweite Schaltung umfasst: ein Paar von Widerständen, die zwischen verschiedenen Komponentenabschnitten des Differenzsignalwegabschnitts und einem Erfassungsknoten gekoppelt sind, um den Erfassungsknoten außerhalb des Differenzsignalwegabschnitts anzuordnen.
Vorrichtung nach Anspruch 3, wobei die zweite Schaltung umfasst: einen Verstärker, der so gekoppelt ist, dass er eine Spannung am Erfassungsknoten erfasst und eine Spannung an einen Abschlussknoten des Differenzsignalwegabschnitts anlegt, zumindest teilweise reagierend auf eine Beziehung zwischen der erfassten Spannung und einer Referenzspannung.
Vorrichtung nach Anspruch 4, wobei die Referenzspannung einen vorbestimmten Spannungspegel aufweist.
Vorrichtung, umfassend: einen Abschlussabschnitt einer Differenzübertragungsleitung, einen Differenzdetektor zum Lesen eines über die Differenzübertragungsleitung empfangenen Signals; und einen Impedanzisolator zum Anlegen einer Abschlussimpedanz an den Abschlussabschnitt der Differenzübertragungsleitung, wobei die Abschlussimpedanz eine Differenzimpedanz und eine Gleichtaktimpedanz umfasst, die sich von der Differenzimpedanz unterscheidet.
Vorrichtung nach Anspruch 6, wobei der Isolator umfasst: eine erste Schaltung, die angeordnet ist, um die Differenzimpedanz an den Abschlussabschnitt der Differenzübertragungsleitung anzulegen; und eine zweite Schaltung, die angeordnet ist, um die Gleichtaktimpedanz an den Abschlussabschnitt der Differenzübertragungsleitung anzulegen.
Vorrichtung nach Anspruch 7, wobei die erste Schaltung umfasst: einen ersten Widerstand, der zwischen einem ersten Anschluss des Abschlussabschnitts und einem Abschlussknoten gekoppelt ist, um einen ersten Komponentenabschnitt der Differenzübertragungsleitung zu bilden; und einen zweiten Widerstand, der zwischen einem zweiten Anschluss des Abschlussabschnitts und dem Abschlussknoten gekoppelt ist, um einen zweiten Komponentenabschnitt der Differenzübertragungsleitung zu bilden.
Vorrichtung nach Anspruch 7, wobei die zweite Schaltung umfasst: ein Paar von Widerständen, die zwischen verschiedenen Komponentenabschnitten des Abschlussabschnitts und einem Erfassungsknoten gekoppelt sind, um den Erfassungsknoten außerhalb des Abschlussabschnitts anzuordnen.
Vorrichtung nach Anspruch 7, wobei die zweite Schaltung umfasst: einen Verstärker, der so gekoppelt ist, dass er eine Spannung am Erfassungsknoten erfasst und eine Spannung an einen Abschlussknoten des Abschlussabschnitts anlegt, zumindest teilweise reagierend auf eine Beziehung zwischen der erfassten Spannung und einer Referenzspannung.
Verfahren, umfassend: Erfassen einer ersten Spannung an einem ersten Knoten, der sich außerhalb eines Abschlussabschnitts eines Differenzsignalwegs befindet; Anlegen einer zweiten Spannung an einen zweiten Knoten, der sich an dem Abschlussabschnitt des Differenzsignalwegs befindet, zumindest teilweise reagierend auf eine Beziehung zwischen der ersten Spannung und einer dritten Spannung; Einstellen der zweiten Spannung zumindest teilweise reagierend auf eine sich ändernde Beziehung zwischen der ersten Spannung und der dritten Spannung; und Lesen eines Signals aus dem Abschlussabschnitt des Differenzsignalwegs, der die die eingestellte zweite Spannung daran angelegt aufweist.
Verfahren nach Anspruch 11, wobei der erste Knoten mit dem Abschlussabschnitt des Differenzsignalwegs durch eine Widerstandsschaltung gekoppelt ist.
Verfahren nach Anspruch 11, wobei der zweite Knoten ein Abschlussknoten des Abschlussabschnitts des Differenzsignalwegs ist.
Verfahren nach Anspruch 11, wobei die dritte Spannung einen vorbestimmten Spannungspegel aufweist.
Verfahren nach Anspruch 11, wobei die zweite Spannung proportional zu einem Gleichtaktsignal des Differenzsignalwegs ist.
System, umfassend: eine Trägerstruktur; ein erstes elektronisches Untersystem und ein zweites elektronisches Untersystem, die auf der Trägerstruktur angeordnet sind; einen ersten Isolator, der auf der Trägerstruktur an einer Stelle zwischen dem ersten elektronischen Untersystem und dem zweiten elektronischen Untersystem angeordnet ist, wobei der erste Isolator einen Einfluss einer elektrischen Umgebung des ersten oder zweiten elektronischen Untersystems auf einen Betrieb eines anderen des ersten oder zweiten elektronischen Untersystems reduziert; ein Differenzübertragungssystem, das mit dem ersten elektronischen Untersystem und dem zweiten elektronischen Untersystem gekoppelt ist; und einen zweiten Isolator, um den Einfluss der elektrischen Umgebung des ersten elektronischen Untersystems auf ein von dem Differenzübertragungssystem übertragenes Signal zu verringern.
System nach Anspruch 16, wobei die Trägerstruktur dem ersten und zweiten elektronischen Untersystem und dem Isolator eine kontinuierliche elektrische und mechanische Unterstützung bieten soll.
System nach Anspruch 16, wobei ein Differenzübertragungsmedium des Differenzübertragungssystems transienten elektrischen Ereignissen ausgesetzt ist, die in der elektrischen Umgebung des ersten elektronischen Untersystems erfahren werden, wobei die transienten elektrischen Ereignisse ausreichen, um die Gleichtaktspannung an dem Differenzübertragungsmedium über einen Schwellenwert des zweiten elektronischen Untersystems zu erhöhen.