DE112019002322T5 - Package-substratinduktor mit wärmezwischenverbindungsstrukturen - Google Patents

Package-substratinduktor mit wärmezwischenverbindungsstrukturen Download PDF

Info

Publication number
DE112019002322T5
DE112019002322T5 DE112019002322.5T DE112019002322T DE112019002322T5 DE 112019002322 T5 DE112019002322 T5 DE 112019002322T5 DE 112019002322 T DE112019002322 T DE 112019002322T DE 112019002322 T5 DE112019002322 T5 DE 112019002322T5
Authority
DE
Germany
Prior art keywords
inductor
conductive
board
substrate
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019002322.5T
Other languages
English (en)
Inventor
Michael J. Hill
Huong T. Do
Anne AUGUSTINE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112019002322T5 publication Critical patent/DE112019002322T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0207Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0086Printed inductances on semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2809Printed windings on stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672Superposed layout, i.e. in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/1003Non-printed inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10166Transistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10515Stacked components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ausführungsformen umfassen eine mikroelektronische Vorrichtungspackagestruktur, die einen Induktor innerhalb eines Abschnitts eines Substrats aufweist, wobei eine Fläche des Induktors im Wesentlichen koplanar zu einer Fläche des Substrats ist. Eine oder mehrere Wärmezwischenverbindungsstrukturen befinden sich auf der Fläche des Induktors. Ein leitfähiges Element ist innerhalb einer Platine eingebettet, wobei eine Fläche des leitfähigen Elements im Wesentlichen koplanar mit einer Fläche der Platine ist. Eine oder mehrere Wärmezwischenverbindungsstrukturen befinden sich auf der Fläche des leitfähigen Elements der Platine, wobei die Wärmezwischenverbindungsstrukturen einen Wärmepfad zum Kühlen des Induktors bereitstellen.

Description

  • PRIORITÄTSANSPRUCH
  • Diese Anmeldung beansprucht die Priorität der US-Patentanmeldung mit Seriennr. 16/027,737, eingereicht am 5. Juli 2018, mit dem Titel „PACKAGE SUBSTRATE INDUCTOR HAVING THERMAL INTERCONNECT STRUCTURES“, die hierin durch Verweis vollumfänglich eingeschlossen ist.
  • TECHNISCHES GEBIET
  • Ausführungsformen dieser Beschreibung beziehen sich allgemein auf das Feld des mikroelektronischen Packaging und genauer auf mikroelektronische Packages, die Induktoren mit Wärmezwischenverbindungen aufweisen.
  • HINTERGRUND
  • Die Mikroelektronikindustrie strebt ständig danach, immer schnellere, kleinere und dünnere Mikroelektronikpackages zur Verwendung in verschiedenen elektronischen Produkten zu verwenden, einschließlich unter anderem Computerserverprodukten und tragbaren Produkten, wie etwa tragbaren mikroelektronischen Systemen, tragbaren Computern, elektronischen Tablets, Handys, Digitalkameras und so weiter. Mobile Produkte, wie etwa Handys, weisen häufig Mikroelektronikpackages auf, die Hochleistungsvorrichtungen umfassen. Packagestrukturen, die solche Hochleistungsvorrichtungen unterstützen, müssen mechanische und Wärmeeigenschaften besitzen, die in der Lage sind, Hochleistungsvorrichtungsbetriebsanforderungen zu erfüllen. Integrierte Schaltungsdies, die mit Packagestrukturen assoziiert sind, können einen Abschnitt einer Spannungsreglerschaltungsanordnung umfassen, wobei Spannung und Strom genaue Steuerung von Strom und Spannung im Betrieb erfordern. Beispielsweise kann ein Die, wie etwa ein Prozessordie, sich auf/in einem Packagesubstrat befinden und kann elektrisch mit einem eingebetteten Induktor innerhalb eines Packagesubstrats gekoppelt sein.
  • Solche Induktoren, die mit Dieschaltungsanordungen gekoppelt sind, können die Prozessorstrompegelfähigkeiten einschränken, um Schäden an den Induktoren zu vermeiden, die durch Überschreiten von Induktorstromgrenzen ausgelöst sein können. Diese Verringerung der Prozessorstrompegel führt zu einer verringerten Prozessorleistung, weil der Prozessor seinen Strompegel begrenzt, der der Zeit in eine Turbomodus, um die Induktorstromgrenzen zu beachten.
  • Figurenliste
  • Das hierin beschrieben Material ist beispielhaft und nicht einschränkend in den beiliegenden Figuren illustriert. Um der Einfachheit und Klarheit der Illustration Willen sind die in den Figuren illustrierten Elemente nicht notwendigerweise maßstabsgetreu gezeichnet. Beispielsweise können die Abmessungen einiger Elemente im Vergleich zu anderen Elementen um der Klarheit Willen übertrieben sein. Ferner wurden, wenn dies für angemessen gehalten wird, Referenzschilder zwischen den Figuren wiederholt, um entsprechende oder analoge Elemente anzuzeigen. In den Figuren gilt:
    • 1A illustriert eine Querschnittsansicht einer Packagestruktur, die Wärmezwischenverbindungsstrukturen aufweist, nach Ausführungsformen;
    • 1B illustriert eine Querschnittsansicht einer Induktorstruktur nach Ausführungsformen;
    • 1C illustriert eine perspektivische Seitenansicht einer Induktorstruktur nach Ausführungsformen;
    • 1D illustriert eine perspektivische Seitenansicht einer Induktorstruktur nach Ausführungsformen;
    • 1E bis 1F illustrieren Querschnittsansichten einer Packagestruktur, die Wärmezwischenverbindungsstrukturen aufweist, nach Ausführungsformen.
    • 2 ist ein Ablaufdiagramm, das ein Verfahren zum Herstellen von Packagestrukturen, die Wärmezwischenverbindungsstrukturen aufweisen, nach Ausführungsformen illustriert;
    • 3A bis 3G illustrieren Querschnittsansichten von Packagestrukturen, die nach Verfahren von Herstellungspackagestrukturen gebildet sind, die Wärmezwischenverbindungsstrukturen aufweisen, nach Ausführungsformen;
    • 4 ist Funktionsblockdiagramm einer Rechenvorrichtung, die Packagestrukturen, die Wärmezwischenverbindungsstrukturen aufweisen, nach Ausführungsformen einsetzt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Eine oder mehrere Ausführungsformen sind mit Verweis auf die beiliegenden Figuren beschrieben. Während spezifische Konfigurationen und Anordnungen gezeigt und ausführlich erklärt werden, sollte verstanden werden, dass dies rein zu illustrativen Zwecken erfolgt. Fachleute auf dem jeweiligen Gebiet erkennen, dass andere Konfigurationen und Anordnungen möglich sind, ohne vom Geist und Umfang der Beschreibung abzuweichen. Es ist für Fachleute offensichtlich, dass Techniken und/oder Anordnungen wie hierin beschrieben, in einer Vielzahl anderer Systeme und Anwendungen als den hierin ausführlich beschriebenen verwendet werden können.
  • Es wird auf die folgende ausführliche Beschreibung der beiliegenden Zeichnungen verwiesen, die einen Teil hiervon bilden und beispielhafte Ausführungsformen illustrieren. Ferner versteht es sich, dass andere Ausführungsformen eingesetzt und strukturelle und/oder logische Änderungen vorgenommen werden können, ohne von dem Umfang des beanspruchten Inhalts abzuweichen. Es sollte auch angemerkt sein, dass Richtungen und Referenzen, beispielsweise auf, ab, oben, unten und so weiter nur verwendet werden können, um die Beschreibung von Elementen in den Zeichnungen zu erleichtern. Daher erfolgt die folgende ausführliche Beschreibung nicht in einschränkendem Sinne, und der Umfang des beanspruchten Inhalts ist einzig durch die beiliegenden Ansprüche und deren Äquivalente definiert.
  • In der folgenden Beschreibung können zahlreiche Details festgelegt werden. Es wird jedoch für einen Fachmann auf dem Gebiet offensichtlich sein, dass die Ausführungsformen hierin ohne diese spezifischen Details praktiziert werden kann. In einigen Instanzen werden bekannte Verfahren und Vorrichtungen in Form eines Blockdiagramms gezeigt, statt ausführlich, um die Ausführungsformen hierin nicht zu verschleiern. Ein Verweis in der Spezifikation auf „eine Ausführungsform“ oder „einige Ausführungsformen“ bedeutet, dass ein bestimmtes Element, eine Struktur, Funktion oder Eigenschaft, die in Zusammenhang mit der Ausführungsform beschrieben ist, in mindestens einer Ausführungsform hierin umfasst ist. Somit beziehen sich die Vorkommnisse des Ausdrucks „in einer Ausführungsform“ oder „einige Ausführungsformen“ an verschiedenen Stellen durchweg in dieser Spezifikation nicht notwendigerweise auf die gleiche Ausführungsform. Ferner können die bestimmten Merkmale, Strukturen, Funktionen oder Eigenschaften in jeder geeigneten Weise in einer oder mehreren Ausführungsformen kombiniert sein. Beispielsweise kann eine erste Ausführungsform mit einer zweiten Ausführungsform überall verbunden werden, wo die bestimmten Merkmale, Strukturen, Funktionen oder Eigenschaften, die mit den beiden Ausführungsformen assoziiert sind, sich nicht gegenseitig ausschließen.
  • Wie in der Beschreibung und den beiliegenden Ansprüchen verwendet, sollen die Singularformen „ein“, „eine“ und „der/die/das“ auch die Pluralformen umfassen, sofern der Kontext nicht klar etwas anderes verlangt. Es versteht sich, dass der Begriff „und/oder“ wie hierin verwendet, sich auf sämtliche möglichen Kombinationen aus einem oder mehreren der assoziierten aufgeführten Punkte bezieht und diese umfasst.
  • Die Begriffe „gekoppelt“ und „verbunden“, sowie ihre Ableitungen, können hierin verwendet werden, um funktionale oder strukturelle Beziehungen zwischen Komponenten zu beschreiben. Es sollte verstanden werden, dass diese Begriffe nicht als Synonyme füreinander vorgesehen sind. Stattdessen kann in einigen Ausführungsformen „verbunden“ verwendet werden, um anzuzeigen, dass zwei oder mehr Elemente direkt in physischem, optischem oder elektrischem Kontakt miteinander stehen. „Gekoppelt“ kann verwendet werden, um anzuzeigen, dass zwei oder mehr Elemente entweder direkt oder indirekt (mit anderen dazwischenliegenden Elementen zwischen ihnen) in physischem oder elektronischem Kontakt miteinander stehen können und/oder dass die zwei oder mehr Elemente miteinander kooperieren oder interagieren (z. B. wie in einer Ursache-und-Wirkungs-Beziehung).
  • Die Begriffe „über“, „unter“, „zwischen“ und „an“, wie hierin verwendet beziehen sich auf eine relative Position einer Komponente oder eines Materials bezüglich anderer Komponenten oder Materialien, bei denen solche physischen Beziehungen zu beachten sind. Beispielsweise kann in Zusammenhang mit Materialien ein Material oder Material, das über oder unter einem anderen angeordnet ist, direkt in Kontakt stehen oder ein oder mehrere dazwischenliegenden Materialien aufweisen. Weiterhin kann ein Material, das zwischen zwei Materialien oder Materialien angeordnet ist, direkt mit den beiden Schichten in Kontakt stehen oder eine oder mehrere dazwischenliegenden Schichten aufweisen. Im Gegensatz dazu steht ein erstes Material oder Material „auf“ einem zweiten Material oder Material in direktem Kontakt mit dem zweiten Material/Material. Ähnliche Unterschiede sind in Zusammenhang mit Bauteilbaugruppen zu machen.
  • Wie während dieser Beschreibung und in den Ansprüchen verwendet, kann eine Liste von Posten, die mit dem Begriff „mindestens eines aus“ oder „eines oder mehr aus“ jede Kombination der aufgeführten Posten umfassen. Beispielsweise kann die Phrase „mindestens eines aus A, B oder C“ A; B; C; A und B; A und C; B und C; oder A, B und C bedeuten.
  • Der Begriff „Schaltung“ oder „Modul“ kann sich auf eine oder mehrere passive und/oder aktive Komponenten beziehen, die angeordnet sind, miteinander zusammenzuarbeiten, um eine gewünschte Funktion bereitzustellen. Der Begriff „Signal“ kann sich auf mindestens ein Stromsignal, Spannungssignal oder ein Magnetsignal beziehen. Die Begriffe „im Wesentlichen“, „nahe“, „etwa“, „in der Nähe“ und „ca.“ beziehen sich allgemein auf einen Bereich von +/- 10 Prozent einen Zielwert.
  • Verschiedene Umsetzungen der Ausführungsformen hierin können auf einem Substrat gebildet oder ausgeführt werden, wie etwa auf einem Packagesubstrat. In einigen Ausführungsformen kann ein Packagesubstrat einen beliebigen Typ von Substrat umfassen, das in der Lage ist, elektrische Kommunikation zwischen einer elektrischen Komponente, wie etwa einem integrierten Schaltungsdie (IC-Die) und einer Komponente der nächsten Ebene, mit der ein IC-Package gekoppelt sein kann (wie etwa beispielsweise eine Platine) bereitzustellen, umfassen. In anderen Ausführungsformen kann das Substrat jede geeignete Art von Substrat umfassen, das in der Lage ist, eine elektrische Kommunikation zwischen einem IC-Die und einem oberen IC-Package bereitzustellen, das mit einem unteren IC/Diepackage gekoppelt ist, und in einigen Ausführungsformen kann ein Substrat einen geeigneten Typ von Substrat umfassen, das in der Lage ist, elektrische Kommunikation zwischen einem oberen IC-Package und einer Komponente der nächsten Ebene, mit der ein IC-Package gekoppelt ist, bereitzustellen.
  • Ein Substrat kann auch strukturelle Unterstützung für eine Vorrichtung bereitstellen, wie etwa für ein Die. Beispielhaft kann in einigen Ausführungsformen, ein Substrat ein mehrschichtige Substrat umfassen - einschließlich abwechselnder Schichten eines Dielektrikums und Metalls - die um eine Kernschicht aufgebaut sind (entweder ein Dielektrikum oder ein Metallkern), und können Durchkontaktierungsstrukturen umfassen, die sich durch den Kern erstrecken. In anderen Ausführungsformen kann ein Substrat ein kernloses mehrschichtige Substrat umfassen, in welchem Fall Durchkontaktierungsstrukturen fehlen können. Andere Arten von Substraten und Substratmaterialien können ebenfalls in den offenbarten Ausführungsformen (z. B. Keramik, Saphir, Glas usw.) verwendet werden. Ferner kann nach einigen Ausführungsformen ein Substrat abwechselnde Schichten von Dielektrikum und Metall umfassen, die über einem Die selbst aufgebraucht sind. Dieser Prozess wird manchmal als „bumpfreier Aufbauprozess“ bezeichnet. Wenn ein solcher Absatz verwendet wird, können leitfähige Zwischenverbindungen notwendig sein, müssen dies jedoch nicht (da die Aufbauschichten in einigen Fällen direkt über einem Die/einer Vorrichtung angeordnet sein können).
  • Ein Die kann eine Vorderseite und eine gegenüberliegende Rückseite umfassen und kann in einigen Ausführungsformen ein integrierte Schaltungsdie sein und/oder eine integrierte Schaltungsvorrichtung. In einigen Ausführungsformen kann die Vorderseite als die „aktive Fläche“ des Dies bezeichnet sein. Eine Anzahl von Zwischenverbindungen kann sich von der Vorderseite des Dies zu einem darunterliegenden Substrat erstrecken, und die Zwischenverbindungen können elektrisch das Die und das Substrat koppeln. In einigen Fällen kann ein Die direkt mit einer Platine gekoppelt sein, wie etwa einem Motherboard. Zwischenverbindungen/Traces können jede Art von Struktur und Materialien umfassen, die in der Lage sind, elektrische Kommunikation zwischen einem Die und einem Substrat/einer Platine bereitzustellen. In einigen Ausführungsformen kann ein Die auf einem Substrat in einer Flip-Chip-Anordnung angeordnet sein. In einigen Ausführungsformen umfassen Zwischenverbindungen ein elektrisch leitfähiges Terminal an einem Die (z. B. ein Pad, ein Bump, ein Studbump, eine Säule, eine Stange oder eine andere geeignete Struktur oder eine Kombination aus Strukturen) und ein entsprechendes leitfähiges Terminal an dem Substrat (z. B. ein Pad, ein Bump, ein Studbump, eine Säule, eine Stange oder eine andere geeignete Struktur oder eine Kombination aus Strukturen).
  • Lot (z. B. in der Form von Kugeln oder Bumps), kann sich an den Terminals eines Substrats und/oder Dies befinden, und diese Terminals können dann unter Verwendung von beispielsweise einem Lötaufschmelzprozess verbunden werden. Natürlich sollte verstanden werden, dass viele andere Arten von Zwischenverbindungen und Materialien möglich sind (z. B. Drahtverbindungen, die sich zwischen einem Die und einem Substrat erstrecken). In einigen Ausführungsformen hierin kann ein Die durch eine Anzahl von Zwischenverbindungen in einer Flip-Chip-Anordnung mit einem Substrat gekoppelt sein. In anderen Ausführungsformen jedoch können alternative Strukturen und/oder Verfahren verwendet werden, um einen Die mit einem Substrat zu koppeln.
  • Hierin beschrieben sind mikroelektronische Packaging-Strukturen, die einen Induktor aufweisen, der mindestens teilweise in ein Substrat eingebettet ist, und wobei ein Die, der einen integrierten Schaltungsdie umfassen kann, sich auf einer ersten Seite des Substrats befinden kann. Der Induktor kann einen Luftkerninduktor umfassen. In einer Ausführungsform kann der Luftkerninduktor eine Reihe leitfähiger Spulen/Wicklungen umfassen, die ein nichtferromagnetisches Material umgeben, wie etwa ein Dielektrikum, und kein ferromagnetisches Kernmaterial besitzen. Der hierin beschriebene Induktor kann elektrisch mit der Spannungsreglerschaltungsanordnung gekoppelt sein, die sich in dem Die befindet, wobei das Die und die assoziierte Spannungsreglerschaltungsanordnung einen Abschnitt eines Spannungsreglers umfassen können. In einer Ausführungsform kann der Spannungsregler einen vollständig integrierten Spannungsregler (FIVR) umfassen.
  • In einer Ausführungsform ist eine Fläche des Induktors im Wesentlichen koplanar mit einer zweiten Seite des Substrats. Eine Platine, wie etwa ein Motherboard, kann beispielsweise ein oder mehrere leitfähige Platinenelemente umfassen. In einer Ausführungsform ist eine Fläche des leitfähigen Platinenelements im Wesentlichen koplanar mit einer ersten Seite der Platine. Wärmezwischenverbindungsstrukturen, wie etwa Lötkugeln, können thermisch mit einer Fläche des Induktors gekoppelt sein, und können thermisch mit einer Fläche des leitfähigen Platinenelements gekoppelt sein, wobei die Platine thermisch mit dem Substrat gekoppelt ist. In einer Ausführungsform umfasst der Induktor eine Geometrie, die ein Spiegelbild einer Geometrie des leitfähigen Platinenelements ist. Beispielsweise kann ein Abschnitt des Induktors, der thermisch mit einem Abschnitt des leitfähigen Platinenelements gekoppelt ist, eine Länge und eine Breite umfassen. Eine Länge und eine Breite des leitfähigen Platinenelements ist im Wesentlichen gleich der Induktorabschnittslänge und -breite. Durch Einbeziehen der Wärmezwischenverbindungsstrukturen zwischen dem Induktor und den Platinenzwischenverbindungselementen kann eine Temperatur des Induktors abgekühlt werden, um die Abgabe von höheren Strömen und mehr Energie an das Die zu ermöglichen, wenn ein Spitzenstrombedarf auftritt, während die Vorrichtung in Betrieb ist.
  • Einige Ausführungsformen umfassen ein Substrat mit einem Die, das ein integrierte Schaltungsdie sein kann, wobei das Die sich auf einer ersten Seite des Substrats befindet. Ein Induktor kann sich auf einer zweiten Seite des Substrats der ersten Seite des Substrats gegenüber befinden. Der Induktor kann eine Fläche aufweisen, die im Wesentlichen koplanar mit der zweiten Seite des Substrats sein kann, und kann mindestens teilweise in das Substrat eingebettet sein. Eine oder mehrere Wärmezwischenverbindungsstrukturen kann sich auf der Fläche des Induktors befinden. Eine Platine kann physisch und elektrisch mit der zweiten Seite des Substrats sein. Die Platine kann ein oder mehrere leitfähige Platinenelemente umfassen, wobei die leitfähigen Platinenelemente mindestens teilweise in die Platine eingebettet sein können. Eine Fläche eines Abschnitts des leitfähigen Platinenelements kann im Wesentlichen koplanar mit der ersten Seite der Platine sein. Die eine oder die mehreren Wärmezwischenverbindungsstrukturen können sich zwischen der Fläche des Abschnitts des leitfähigen Platinenelements und der Fläche des Induktors befinden.
  • 1A ist eine Querschnittsansicht einer Packagestruktur 100, angeordnet nach einigen Ausführungsformen dieser Offenbarung, die Wärmezwischenverbindungsstrukturen aufweist, die zwischen einem Packagesubstrat und einer Platine angeordnet sind. Die Packagestruktur 100 umfasst einen oder mehrere Dies 116 der/die elektrisch und physisch mit einer ersten Seite 103 eines Abschnitts eines Substrats 102 gekoppelt sind. Das Substrat 102 kann einen Abschnitt eines System-in-Package-Substrats, ein Printed-Circuit-Board oder ein anders geeignetes Substrat nach einer bestimmten Anwendung umfassen. Das Substrat 102 kann solche Materialien wie phenolisches Baumwollpapier (z. B. FR-1), Baumwollpapier und Epoxidmaterialien (z. B. FR-3), gewebte Glasmaterialien, die unter Verwendung eines Epoxidharzes zusammenlaminiert sind (z. B. FR-4), Glas/Papier mit Epoxidharz (z. B. CEM-1), Glasverbundstoff mit Epoxidharz, gewebtes Glastuch mit Polytetrafluoroethylen (z. B. PTFE CCL) oder anderes polytetrafluoroethylenbasiertes Prepreg-Material umfassen.
  • Das Substrat 102 kann in einigen Ausführungsformen leitfähige Zwischenverbindungsstrukturen/Routingschichten (nicht dargestellt) umfassen, die sich innerhalb einer oder mehrerer Dielektrikumschichten befinden, die konfiguriert sein kann, elektrische Signale zwischen einer beliebigen Anzahl des Dies 116 und des Substrats 102 zu routen. Beispielsweise können Zwischenverbindungsstrukturen Routingstrukturen wie Pads oder Traces umfassen, die konfiguriert sind, elektrische Signale an und von Vorrichtungen zu empfangen, die auf oder innerhalb des Substrats 102 vorliegen können. In einigen Ausführungsformen umfassen einzelne der leitfähigen Zwischenverbindungsstrukturen/Routingschichten Gräben, Erdungsebenen, Leistungsebenen, Umverteilungsschichten (RDLs) und/oder alle anderen geeigneten elektrischen Routingelemente. Die Dielektrikumschichten und die leitfähigen Schichten/Strukturen innerhalb und auf den Dielektrikumschichten des Substrats 102 werden manchmal als ein „Packagesubstrat“ bezeichnet. Das Substrat 102 kann auch strukturelle Unterstützung für diskrete Komponenten und/oder jede andere Art von Vorrichtung bereitstellen, die elektrisch mit dem Substrat 102 gekoppelt ist.
  • Verschiedene Arten von Substraten und Substratmaterialien können in den offenbarten Ausführungsformen (z. B. Keramik, Saphir, Glas usw.) verwendet werden. Das Substrat 102 kann ein beliebiges Substrat sein, das als für ein oder mehrere Flip-Chip-Packages (FCBGA), Package-on-Package (PoP), System-in-Package (SiP) oder dergleichen geeignet ist. Das Substrat 102 kann beispielsweise ferner Zwischenverbindungsstrukturen (nicht dargestellt), wie etwa Lötkugeln, auf einer zweiten Seite 105 gegenüber der ersten Seite 101 des Substrats 102 umfassen, die die Packagestruktur 100 mit einem Motherboard 110 koppeln kann, oder jeden anderen geeigneten Typ von Platine.
  • Das Die 116 kann eine integrierte Schaltung oder jede andere Art von geeignetem Die sein. In einigen Ausführungsformen kann das Die 116 jede Art von Die sein, die eine große Menge an Energie verbraucht, wie etwa beispielsweise ein Die, das mehr 1 Watt für den Betrieb benötigt (wie etwa ein System auf einem Chip). Ein solches Die kann eine wesentliche Menge an Hitze erzeugen und kann ausreichende Kühlung verlangen, um eine angemessene Betriebsumgebung zu erhalten, um eine negative Auswirkung auf die Operationen des Dies 116 und möglicherweise ein benachbartes Die/Komponenten zu vermeiden, die dem Die 116 auf dem Substrat 102 benachbart sein können.
  • Das Die 116 kann jede Art von integrierter Vorrichtung oder integrierter Komponente sein, die in einem elektronischen Vorrichtungspackage umfasst sein kann. In einigen Ausführungsformen umfasst das Die 116 ein Verarbeitungssystem (entweder Einzelkern oder Multikern). In einigen Ausführungsformen das Die 116 ein Mikroprozessor, ein Grafikprozessor, ein Signalprozessor, ein Netzwerkprozessor, ein Chipset, eine Speichervorrichtung usw. sein. In einigen Ausführungsformen das Die 116 ein System-on-Chip (SoC) sein, das mehrere funktionale Einheiten aufweist (z. B. eine oder mehrere Verarbeitungseinheiten, eine oder mehrere Kommunikationseinheiten, eine oder mehrere Sicherheitseinheiten usw.). Das Die 116 kann Schaltungsanordnungen umfassen, die mit Spannungsregelung verbunden sind, und kann Schaltungsanordnungen umfassen, um die Steuerspannung, die an die Packagestruktur 100 zugeführt wird, genau zu steuern, und zu erlauben, dass Teile des Dies abgeschaltet werden oder abgedreht werden, um Energie zu sparen und die Erzeugung von Wärme zu verringern.
  • In einigen Ausführungsformen kann das Die 116 an einer ersten Seite 103 des Substrats 102 nach einer Vielzahl geeigneter Konfigurationen befestigt sein, die eine Flip-Chip-Konfiguration oder jede beliebige andere geeignete Befestigungskonfiguration umfasst. In der Flip-Chip-Konfiguration kann eine erste Seite 119 des Dies 116 eine aktive Seite 119 des Dies 116 sein und kann an der ersten Seite 103 des Substrats 102 unter Verwendung von Zwischenverbindungsmerkmalen 106 befestigt sein, die solche leitfähigen Merkmale wie Bumps oder Säulen erzeugen, die dazu dienen, elektrisch Signale wie E/A-, Energie- und/oder Erdungssignale zu routen, die mit der Operation des Dies 116 verbunden sind. In einigen Ausführungsformen können die Drahtverbindung oder die Flip-Chip-Verbindungen leitfähige Materialien wie Kupfer, Gold und Nickel umfassen. Eine zweite Seite 121 des Dies 116 liegt der ersten Seite 119 gegenüber. Die zweite Seite 121 des Dies 116 kann beispielsweise mit einer thermischen Lösung gekoppelt sein, wie etwa einem Wärmeverteiler (nicht dargestellt).
  • In einer Ausführungsform können Lötverbindungen 120, die zu einer Grundfläche 128 des Dies 116 benachbart sind, elektrisch die zweite Seite 105 des Substrats 102 mit einer ersten Seite 109 der Platine 110 koppeln, wobei die Platine 110 ein Motherboard, ein Printed-Circuit-Board oder jede andere geeignete Art von Platinensubstrat 110 sein kann. Ein oder mehrere Induktoren 104 können mindestens teilweise in dem Substrat 102 eingebettet sein und können sich unter dem Dieschatten und innerhalb einer Diegrundfläche 128 befinden. Der Induktor 104 kann eine erste Seite 117 und eine zweite Seite 115 umfassen. Der Induktor 104 kann eine beliebige Anzahl leitfähiger Schichten (Wicklungen) umfassen, wie etwa eine erste leitfähige Schicht 104a und eine zweite leitfähige Schicht 104b. In einer Ausführungsform können die leitfähigen Schichten 104a, 104b des Induktors 104 Kupfer oder ein beliebiges anderes geeignetes leitfähiges Material umfassen. Der Induktor 104 kann in einer Ausführungsform einen Luftkerninduktor (ACI) umfassen und kann beispielsweise einen Abschnitt eines integrierten Spannungsreglers umfassen, wie etwa beispielsweise eines vollständig integrierten Spannungsreglers. Der Induktor 104 kann durch elektrische Traces innerhalb des Dies 116 (nicht dargestellt) elektrisch mit der Spannungsreglerschaltungsanordnung des Dies 116 gekoppelt sein. In einer Ausführungsform kann das Die 114 mindestens einen Kondensator umfassen, der elektrisch mit dem Induktor 104 gekoppelt ist, wobei der Kondensator innerhalb des Dies und der Induktor 104 einen Abschnitt eines FIVR umfassen.
  • 1B zeigt eine Querschnittsansicht eines Induktors 104 in einer Ausführungsform, wobei der Induktor 104 fünf leitfähige Schichten 104a, 104b, 104c, 104d, 104e umfasst. In einer Ausführungsform können die leitfähigen Schichten 104a bis 104e Wicklungen des ACI umfassen, die in Reihe verbunden sein können, sodass die Ausgabe einer Schicht die Eingabe der nächsten ist. Durchkontaktierungen 123 koppeln physisch und elektrisch jede der einzelnen Schichten 104a bis 104e miteinander. In einigen Ausführungsformen kann der Induktor 104 eine beliebige Anzahl von leitfähigen Schichten umfassen und kann eine beliebige Anzahl von Durchkontaktierungen 123 umfassen, die einzelne leitfähige Schichten miteinander koppeln. In einer Ausführungsform kann eine erste Seite 117 der ersten leitfähigen Schicht des Induktors 104a (die eine erste Seite 117 des Induktors 104 umfassen kann) eine Länge 131 und eine Breite 133 umfassen. Die Länge 131 und Breite 133 kann dem speziellen Design des Induktors 104 entsprechend variieren und in einigen Ausführungsformen kann ein bestimmter Induktor 104 eine Vielzahl von Formen umfassen, wie etwa beispielsweise eine runde Form oder eine unregelmäßige Form. 1C zeigt eine perspektivische Seitenansicht einer Ausführungsform eines Induktors 104, wobei die einzelnen Schichten 104a bis 104e jeweils physisch durch die Durchkontaktierungsstrukturen 123 miteinander gekoppelt sind.
  • 1D zeigt eine perspektivische Seitenansicht einer Ausführungsform der Induktorstruktur 104, wobei der Induktor 104 leitfähige Schichten 104a, 104b, 104c umfasst, was Drehungen des Induktors (zum Beispiel Drehung 1, Drehung 2, Drehung 3) umfassen kann. Die leitfähigen Schichten des Induktors 104 können Kupfer, oder jedes geeignete leitfähige Material umfassen, und miteinander durch eine oder mehrere Durchkontaktierungsstrukturen 123 gekoppelt sein, die orthogonal zu der Ebene der leitfähigen Schichten 104a bis 104c stehen. Ein Gleichstrompfad (DC-Strompfad) 125 fließt von einem Schaltknoten, der sich auf dem Die 116 befindet, durch die leitfähigen Schichten 104a bis 104c. Die leitfähige Schicht 104c ist elektrisch mit der Schaltknotenverbindung 127 gekoppelt. Eine Ausgabeebene 129 kann in einigen Ausführungsformen mit dem Induktor 104 durch eine leitfähige Induktorschicht gekoppelt sein, wie etwa durch Schicht 104a, wobei die Ausgabeschicht 129 mit einer beliebigen geeigneten Last verbunden sein kann, wie etwa mit einem Kondensator oder einer anderen Art von ungeeigneter Last. Der Induktor 104 und das Die 116 umfassen Abschnitte einer Spannungsreglerschaltung, wie etwa einer FIVR-Schaltung, in einer Ausführungsform.
  • Erneut mit Blick auf 1A kann die zweite leitfähige Schicht 104b vollständig oder mindestens teilweise in dem Substrat 102 eingebettet sein, während die erste leitfähige Schicht 104a mindestens teilweise der Umgebung ausgesetzt sein kann. Die zweite Seite der ersten leitfähigen Schicht 104a des Induktors 104 kann mindestens teilweise in das Substrat 102 eingebettet sein, während die erste Seite/Fläche 117 der ersten leitfähigen Schicht 104a des Induktors 104a im Wesentlichen koplanar mit der zweiten Seite 105 des Substrats 102 sein kann. In einer Ausführungsform kann der Induktor 104 sich innerhalb der Grundfläche 128 des Dies 116 befinden.
  • In einer Ausführungsform können eine oder mehrere Wärmezwischenverbindungsstrukturen 108 direkt auf der ersten Seite 117 des Induktors 104 befinden (die die offenliegende Seite der ersten Leiterschicht 104a umfassen kann), und kann sich direkt auf offenliegenden Abschnitten eines oder mehrerer leitfähiger Platinenelemente 112 befinden, wobei die offenliegenden Abschnitte/Fläche 118 des einen oder der mehreren leitfähigen Platinenelemente 112 im Wesentlichen koplanar mit der ersten Seite 109 der Platine 110 sind. Die eine oder die mehreren leitfähige Platinenelemente 112 können eine zweite Seite 142 umfassen, die in der Platine 110 eingebettet ist. In einer Ausführungsform können sich die eine oder die mehreren Wärmezwischenverbindungsstrukturen 108 an die Lötkugeln 120 benachbart befinden. In einer Ausführungsform können die eine oder die mehreren Wärmezwischenverbindungsstrukturen 108 ein wärmeleitfähiges Material umfassen, wie etwa ein Material, das eine hohe thermische Leitfähigkeit umfasst. In einer Ausführungsform kann jeder einzelne Induktor 104 des einen oder der mehreren Induktoren 104 thermisch mit einer einzelnen Mehrzahl von Wärmezwischenverbindungsstrukturen 108 gekoppelt sein, oder eine Mehrzahl von Induktoren 104 kann thermisch dieselbe Mehrzahl von Wärmezwischenverbindungsstrukturen 108 teilen. Die Wärmezwischenverbindungsstrukturen 108 besitzen die Fähigkeit, in der Lage zu sein; Wärme von dem einen oder den mehreren Induktoren 104 weg zu ziehen und die Wärme zu den leitfähigen Platinenelementen 112 hin zu lenken, sodass der Induktor 104 abgekühlt wird, und dem Die 116 zu erlauben, bei höheren Strompegeln und/oder für längere Zeiträume zu laufen.
  • In einer Ausführungsform können die Wärmezwischenverbindungsstrukturen 108 mehrere Lötkugeln umfassen und sich innerhalb der Grundfläche 128 des Dies 116 befinden. In einer Ausführungsform können die eine oder die mehreren Wärmezwischenverbindungsstrukturen 108 jede Form umfassen, wie etwa beispielsweise eine rechteckige Form oder eine runde Form. Die Wärmezwischenverbindungsstrukturen 108 können in einigen Ausführungsformen eine Wärmeleitfähigkeit von zwischen ca. 5 W/mK und ca. 2000 W/mK umfassen. Die Wärmezwischenverbindungsstrukturen 108 können in einer Ausführungsform Lötmaterialien umfassen, wie etwa Zinn, Silber, Gold, Lot, Nickel und leitfähige Epoxidmaterialien. In anderen Ausführungsformen können die eine oder die mehreren Wärmezwischenverbindungsstrukturen jedes beliebige Material umfassen, das einen Wärmepfad zum Kühlen des Induktors 104 bereitstellt, womit die Temperatur des Induktors 104 während des Vorrichtungsbetriebs verringert wird.
  • Durch Bereitstellen von Kühlung für den Induktor 104 kann der Induktor mit höheren Strömen verwendet werden, was erlaubt, mehr Energie an das Die 116 zu übertragen (das einen oder mehrere Prozessoren umfassen kann). Höhere betriebliche Strompegel ermöglichen einem Prozessor, wie etwa einer CPU einer mikroelektronischen Vorrichtung, die Leistung zu erhöhen. Der Gesamtstrom, der durch einen Induktor geleitet werden kann, wie hierin beschrieben, wird damit durch die Umsetzung der Wärmezwischenverbindungsstrukturen erhöht und der Induktor wird vor Schaden durch übermäßige Hitze geschützt.
  • Die hierin beschriebenen Ausführungsformen erlauben der CPU einer Vorrichtung, das Drosseln durch Verringern des Strombedarfs zu vermeiden, und/oder zu vermeiden, die Zeit zu begrenzen, die die CPU im hohen Stromzustand verbringt. Diese beiden Bedingungen, das Drosseln oder Beschränken der Zeit, führen zu Verringerungen der Produktleistung, weil die CPU ihren Strom oder die Zeit im Turbomodus begrenzt, beispielsweise um die Induktorstromgrenzen zu erfüllen. Die verschiedenen Ausführungsformen, die hierin enthalten sind, ermöglichen es, die Induktortemperatur während Spitzenstrombedarf bei annehmbaren Pegeln zu halten.
  • Die eine oder die mehreren Wärmezwischenverbindungsstrukturen 108 können elektrisch und thermisch die offenliegende Fläche 117 des einen oder der mehreren Induktoren 104 koppeln, die sich unter dem Dieschatten befindet, wobei sich leitfähige Spiegelbild-Platinenelemente 112 in der Platine 110 befinden und sich auch innerhalb des Dieschattens (innerhalb der Grundfläche 128 des Dies 116) befinden. In einer Ausführungsform sind eine oder mehrere leitfähige Platinenelemente 112 mindestens teilweise in die Platine 110 eingebettet. In einer Ausführungsform können einzelne aus den einen oder mehreren leitfähigen Platinenelemente 112 eine oder mehrere leitfähige Platinenschichten umfassen, wie etwa beispielsweise eine erste 112a, eine zweite 112b und eine dritte 112c leitfähige Schicht. In einer Ausführungsform kann ein Abschnitt/eine Fläche der leitfähigen Platinenschicht 112a kann im Wesentlichen koplanar mit der ersten Fläche 109 der Platine 110 sein. Die zweite leitfähige Platinenschicht 112b ist in der Platine 110 eingebettet und befindet sich unter der ersten Fläche 109 der Platine 110 und befindet sich unter der ersten leitfähige Platinenschicht 112a. In einer Ausführungsform kann die dritte leitfähige Platinenschicht 112c in die Platine 110 eingebettet sein und kann sich unter der zweiten leitfähigen Platinenschicht 112b befinden.
  • Die ersten, die zweiten und die dritten leitfähigen Platinenschichten 112a, 112b, 112c, sind physisch und elektrisch miteinander durch vertikale Durchkontaktierungsstrukturen 113 gekoppelt. Die eine oder die mehreren leitfähigen Platinenelemente 112 können leitfähige Materialien umfassen, wie etwa beispielsweise unter anderem eines oder mehrere aus Kupfer, Gold, Blei, Zinn, Nickel oder Silber. In einigen Ausführungsformen können die leitfähigen Platinenelemente 112 wärmeleitfähige Materialien umfassen. In einer Ausführungsform ist eine erste Seite 118 des leitfähigen Platinenelements 112 (die die erste Seite der ersten leitfähigen Platinenschicht 112a umfassen kann), direkt physisch und thermisch mit der einen oder den mehreren Wärmezwischenverbindungsstrukturen 108 gekoppelt. In einer Ausführungsform ist die erste Seite 118 der ersten leitfähigen Platinenschicht 112a im Wesentlichen koplanar mit der ersten Seite 109 der Platine 110 sein. Eine zweite Seite 142 der ersten leitfähigen Platinenschicht 112a ist in der Platine 110 eingebettet.
  • Die Form der offenliegenden Fläche des Induktors 104 und die Form des offenliegenden leitfähigen Platinenelements 112 teilen sich in einer Ausführungsform im Wesentlichen dieselben physischen Abmessungen. Beispielsweise umfasst in 1E und Induktor 104 eine erste leitfähige Schicht 104a und eine zweite leitfähige Schicht 104b, wobei die erste leitfähige Schicht und die zweite leitfähige Schicht, 104a, 104b physisch und elektrisch miteinander durch Durchkontaktierungsstrukturen (nicht dargestellt) gekoppelt sind. Leitfähige Platinenelemente 112 können eine erste, eine zweite und eine dritte leitfähige Platinenschichten 112a, 112b und 112c umfassen, die sich innerhalb der Platine 110 befinden. Eine oder mehrere Wärmezwischenverbindungsstrukturen 108 sind in einer Ausführungsform zwischen der ersten leitfähigen Schicht 104a des Induktors 104 und der ersten leitfähigen Platinenschicht 112a angeordnet. Die erste leitfähige Platinenschicht 112a ist in einer Ausführungsform ein Spiegelbild der ersten leitfähigen Induktorschicht 104a, die durch eine zentrale Ebene 130 der Wärmezwischenverbindungsstrukturen 108 gespiegelt ist. In einigen Ausführungsformen können die erste leitfähige Platinenschicht 112a und die erste leitfähige Induktorschicht 104a jede geeignete Form und/oder Materialien umfassen, die jedoch Spiegelbilder zueinander sind.
  • In einer Ausführungsform ist eine rechteckige Länge 131 und eine Breite 133 (Dicke) der ersten leitfähigen Schicht 104a des Induktors 104 im Wesentlichen dieselbe wie eine rechteckige Länge 131 und Breite (Dicke) 133 der ersten leitfähigen Platinenschicht 112a. In einer Ausführungsform können die Wärmezwischenverbindungsstrukturen 108 eine sphärische Geometrie umfassen, wie dargestellt. In einigen Ausführungsformen kann mindestens eine Seitenwand der leitfähigen Schichten des Induktors 104 an mindestens einer Seitenwand der leitfähigen Platinenelemente 112 ausgerichtet sein. Beispielsweise kann eine Seitenwand 137 der ersten leitfähigen Induktorschicht 104a an einer Seitenwand 139 der ersten leitfähigen Platinenschicht 112a ausgerichtet sein.
  • Der Induktor 104 ist thermisch durch die Wärmezwischenverbindungsstrukturen 108 mit den leitfähigen Platinenelementen 112 gekoppelt, wobei die Wärmezwischenverbindungsstrukturen 108 einen Wärmepfad an die leitfähigen Platinenelemente 112 bereitstellen, der eine Kühlung für den Induktor 104 bereitstellt. Durch Bereitstellen von Kühlung für den Induktor 104 kann der Induktor 104 mit einem höheren Strom verwendet werden, was erlaubt, mehr Energie an das Die/den Prozessor zu übertragen und damit die CPU-Leistung zu erhöhen.
  • 1F zeigt eine andere Ausführungsform, wobei die eine oder die mehreren Wärmezwischenverbindungsstrukturen 108 eine rechteckige Form umfassen. In einer Ausführungsform kann das leitfähige Platinenelement 112 eine erste leitfähige Schicht 112a umfassen, die eine erste Breite 133a und eine erste Länge 131a umfasst, eine zweite leitfähige Schicht 112b, die eine zweite Breite 133b und eine zweite Länge 131b umfasst, und eine dritte leitfähige Schicht 112c, die eine dritte Breite 133c und eine dritte Länge 131c umfasst, wobei die einzelnen leitfähigen Schichten physisch und elektrisch miteinander durch Durchkontaktierungsstrukturen 113 gekoppelt sind. In einer Ausführungsform kann der Induktor 104 eine erste leitfähige Schicht 104a umfassen, die eine erste Breite 133a und eine erste Länge 131a umfasst, und eine zweite leitfähige Schicht 104b, die eine zweite Breite 133b und eine zweite Länge 131b umfasst. Die Form (wie etwa eine Länge und/oder eine Breite) der ersten Induktorschicht 104a ist ein Spiegelbild der Form der ersten leitfähigen Platinenschicht 112a, wie durch eine Mittelebene 130 der einen oder mehreren Wärmeverbindungsstrukturen 108 gespiegelt.
  • In einer Ausführungsform können die Wärmezwischenverbindungsstrukturen 108 ein oder mehrere leitfähige Materialien umfassen, wie etwa unter anderem in einigen Ausführungsformen jedes geeignete Lötmaterial, Kupfer, Zinn, Gold oder Nickel, sowie wärmeleitfähige Materialien umfassend. In einer Ausführungsform können die leitfähigen Induktorschichten und die leitfähigen Platinenschichten ein oder mehrere leitfähige Materialien umfassen, wie etwa beispielsweise unter anderem Kupfer, Zinn, Gold oder Nickel.
  • Die Wärmezwischenverbindungsstrukturen, die hierin bereitgestellt sind, verstärken die Wärmeabgabe innerhalb des Packagesubstrats 102. Die Ausführungsformen hierin stellen weitere Wärmeabgabe für eine CPU bereit, und stellen außerdem eine Verringerung des DC-Widerstands des Induktors bereit, was die Leistung der CPU verbessert. In einer Ausführungsform sind die Induktorstrukturen 104 in der Lage, eine erhöhte Menge an Strom zu führen und erhöhte Strompegel an die CPU abzugeben, was wiederum die CPU-Leistung erhöht. Die Ausführungsformen hierin umfassen das Hinzufügen von Wärmezwischenverbindungsstrukturen, die jede geeignete Form oder Größe umfassen können, wie etwa runde Formen, rechteckige Formen, die beliebige geeignete wärmeleitfähige Materialien umfassen können, zwischen einer oder mehreren Induktorstrukturen und einer Platine. Die hierin beschriebenen Wärmezwischenverbindungsstrukturen befinden sich in dem Substrat parallel zu dem Induktorstromfluss, sodass die wärmeleitfähigen Zwischenverbindungsstrukturen einen Gleichstromwiderstand (DC-Widerstand) des Induktors verringern aber die Gesamtleitfähigkeit des Induktors nicht drastisch verändern. Die Wärmezwischenverbindungsstrukturen, die hierin bereitgestellt sind, stellen eine Wärmeleitung weg von dem Induktor bereit und verringern damit die Gesamtinduktortemperatur und erhöhen die Induktorstromkapazität.
  • 2 zeigt ein Ablaufdiagramm einer Ausführungsform eines Verfahrens 200 zum Bilden von Wärmezwischenverbindungsstrukturen zwischen einem Induktor, der innerhalb eines Packagesubstrats angeordnet ist, und einer Platine. Die Wärmezwischenverbindungsstrukturen stellen thermische Kühlung für den Induktor und damit für die Spannungsreglerschaltungsanordnung bereit, die mit einem Die verbunden ist, das auf dem Packagesubstrat angeordnet sein kann. Das Verfahren 200 kann beliebige oder alle Eigenschaften mit beliebigen anderen Verfahren teilen, die hierin erklärt sind, wie etwa unter anderem den Verfahren, die in 3A bis 3G offenbart sind. Beispielsweise können 3A bis 3G Querschnittsansichten von Strukturen zeigen, die beliebige der Operationen einsetzen, die in Verfahren 200 beschrieben sind. Es sollte angemerkt werden, dass die Reihenfolge der Operationen von Verfahren 200 verändert einer bestimmten Anwendung entsprechend verändert werden kann.
  • In Operation 202 ist ein Induktor innerhalb eines Substrats gebildet, in dem eine Fläche des Induktors im Wesentlichen koplanar mit der ersten Seite des Substrats ist. Der Induktor kann innerhalb eines Ausschnitts des Substrats gebildet sein. Ein Die wie ein Prozessordie kann (anfänglich oder nachfolgend) an einer ersten Seite des Substrats einer zweiten Seite des Substrats gegenüber befestigt werden. Das Die kann eine beliebige Art von Die umfassen, wie etwa beispielsweise ein Prozessordie oder ein Speicherdie, und kann eine Spannungsreglerschaltungsanordnung umfassen. Ein Ausschnitt kann in der zweiten Seite des Substrats gebildet werden. Der Ausschnitt kann durch Nutzen eines Dielektrikumsätzens gebildet sein, wobei ein Abschnitt des Packagesubstrats entfernt werden kann, um die Abmessungen des Induktors aufzunehmen. Jeder geeignete Entfernungsprozess kann verwendet werden, um den Ausschnitt zu bilden, wie etwa beispielsweise ein Ätzprozess. Ein Induktor kann in dem Ausschnitt der zweiten Seite des Substrats gebildet werden. Der Induktor kann in einer Ausführungsform leitfähige Wicklungen/Schichten umfassen.
  • In einer Ausführungsform kann der Induktor gebildet sein, eine beliebige Anzahl von leitfähigen Schichten zu umfassen, wobei die Schichten aus leitfähigem Material innerhalb der Ausschnitte gebildet sind. Die leitfähigen Schichten des Induktors können unter Verwendung solcher Prozesse wie etwa beispielsweise einem Plattierungsprozess und/oder physischen Gasphasenabscheidungsprozessen gebildet sein. Das leitfähige Material kann unter Verwendung beliebiger geeigneter lithographischer Techniken strukturiert und geätzt werden, wie etwa beispielsweise Laserätzen oder Bohrprozessen.
  • Durchkontaktierungsstrukturen können zwischen jeder aufeinanderfolgenden leitfähigen Schicht gebildet sein und können jede Induktorschicht elektrisch-physisch mit einander koppeln. Eine erste Fläche des Induktors ist so gebildet, dass sie im Wesentlichen koplanar mit der zweiten Seite des Substrats ist, sodass die erste Schicht des Induktors offengelegt ist und sich teilweise außerhalb des Packagesubstrats befindet. Eine zweite Fläche des Induktors ist mindestens teilweise in dem Packagesubstratmaterial eingebettet. Die leitfähigen Schichten des Induktors können ein leitfähiges Material wie etwa ein Metall umfassen und können beispielsweise Kupfer, Aluminium oder Gold umfassen, und können in einigen Fällen in der Form von Säulen oder Landungen vorliegen. Mehrere Zwischenverbindungselemente können an den Induktor benachbart auf der zweiten Fläche des Substrats gebildet sein. Die mehreren Zwischenverbindungselemente können in einigen Ausführungsformen leitfähige Bumps umfassen, wie etwa C4-Bumps oder Kugeln, oder Drahtstrukturen. Die mehreren Zwischenverbindungselemente können in einer beliebigen Vielzahl von Weisen gebildet sein, wie etwa beispielsweise, aber nicht beschränkt auf, Plattierungprozesse, Druck- und Aufschmelzprozesse und Drahtverbindung.
  • Der Induktor kann in einer Ausführungsform ein ACI-Induktor sein, und in anderen Ausführungsformen kann der Induktor jede geeignete Art von Induktor für eine bestimmte Anwendung umfassen. Leitfähige Traces können innerhalb des Packagesubstrats gebildet sein, mit dem der Induktor mit dem Die gekoppelt werden soll. In einigen Ausführungsformen können mehr als ein Die an der ersten Seite des Substrats befestigt sein. Die leitfähigen Traces können den Induktor mit Abschnitten der Spannungsreglerschaltungsanordnung koppeln, die sich innerhalb des Dies befinden kann. Der Induktor kann einen Abschnitt der Spannungsreglerschaltungsanordnung umfassen. Der Induktor kann einen Abschnitt einer FIVR-Schaltungsanordnung umfassen.
  • In Operation 204 können eine oder mehrere Wärmezwischenverbindungsstrukturen auf einer offenliegenden Fläche des Induktors gebildet werden. Die eine oder die mehreren Wärmezwischenverbindungsstrukturen können durch Verwendung eines beliebigen geeigneten Metallisierungsprozesses gebildet sein, wie etwa beispielsweise Plattieren oder physische Gasphasenabscheidung. Die Wärmezwischenverbindungsstrukturen können in einem Beispiel eine Dicke zwischen ca. 100 und ca. 800 Mikron umfassen. Die Wärmezwischenverbindungsstrukturen sind innerhalb einer Grundfläche des Dies gebildet. Die Wärmezwischenverbindungsstrukturen können aus beliebigen geeigneten wärmeleitfähigen Materialien gebildet sein, wie etwa Kupfer, Nickel, Lot oder leitfähige Epoxidmaterialien, und können in einigen Fällen eine Wärmeleitfähigkeit zwischen ca. 5 W/mK und ca. 2000 W/mK aufweisen. Die Wärmezwischenverbindungsstrukturen können jede beliebige geeignete Form aufweisen, wie etwa beispielsweise eine runde Lötkugelform, oder können eine rechteckige Form umfassen, wie etwa beispielsweise, aber nicht beschränkt auf eine Säulenform. Die Wärmezwischenverbindungsstrukturen können an der Induktorfläche in einer beliebigen Vielzahl von Weisen befestigt werden. Beispielsweise können die Wärmezwischenverbindungsstrukturen durch Nutzung eines Lötaufschmelzprozesses befestigt werden, wobei die Wärmezwischenverbindungsstrukturen in einigen Ausführungsformen unter Verwendung von Masseaufschmelzen oder thermischer Kompressionsverbindung aufgeschmolzen werden können.
    In Operation 206 können ein oder mehrere leitfähige Elemente innerhalb einer Platine gebildet werden, wie etwa beispielsweise einem Printed-Circuit-Board oder einem Motherboard. Ein Ausschnitt kann anfänglich in der Platine gebildet werden, wo die leitfähigen Platinenelemente gebildet werden sollen. Jeder geeignete Bildungsprozess kann verwendet werden, um die leitfähigen Strukturen innerhalb der Platine zu bilden, wie etwa physische Gasphasenabscheidung, und/oder viele geeignete Plattierungsprozess, wie etwa ein Elektroplattierungsprozess. Die leitfähigen Platinenelemente können aus beliebigen geeigneten wärmeleitfähigen und/oder elektrisch leitfähigen Materialien gebildet sein, wie etwa Kupfer, Nickel, Gold, Lot und/oder leitfähige Epoxidmaterialien, und können in einigen Fällen eine Wärmeleitfähigkeit zwischen ca. 5 W/mK und ca. 2000 W/mK aufweisen.
  • Die leitfähigen Platinenelemente können jede geeignete Form umfassen, wie etwa beispielsweise eine rechteckige Form. Die leitfähigen Platinenelemente sind so gebildet, dass die Geometrie der leitfähigen Platinenstrukturen ein Spiegelbild der Geometrie des Induktors darstellt. Beispielsweise kann der Induktor eine erste Schicht mit einer Länge und Breite umfassen, die eine rechteckige Form umfassen kann. Das leitfähige Platinenelement kann eine erste Schicht umfassen, die im Wesentlichen dieselbe Länge und Dicke aufweist, wie die Dicke und Länge der ersten Schicht des Induktors.
  • In einer Ausführungsform kann eine erste leitfähige Platinenschicht innerhalb des Platinenausschnitts gebildet sein, und alle weiteren Schichten/Strukturen können auf der ersten Platinenschicht gebildet sein. Durchkontaktierungsstrukturen können gebildet sein, um einzelne leitfähige Platinenschichten miteinander zu koppeln und können vertikal zwischen den verschiedenen leitfähigen Platinenschichten angeordnet sein. In einer Ausführungsform kann eine erste Schicht des leitfähigen Platinenelements im Wesentlichen koplanar mit einer Fläche der Platine sein.
  • In Operation 208 kann das Substrat physisch an der Platine befestigt sein, wo die Wärmezwischenverbindungsstrukturen auf der Fläche der leitfähigen Platinenelemente platziert ist. Zwischenverbindungsstrukturen. Die Wärmezwischenverbindungsstrukturen und die Platinenzwischenverbindungsstrukturen befinden sich innerhalb der Grundfläche des Dies. Der Induktor befindet sich ebenfalls innerhalb der Grundfläche des Dies. Mehrere Zwischenverbindungsstrukturen können an die Wärmezwischenverbindungsstrukturen zur zweiten Fläche des Substrats benachbart sein und elektrisch das Substrat mit der Platine koppeln. Optional kann Die nach der Befestigung der Platine an dem Substrat befestigt werden. Das Die kann eine Schaltungsanordnung für die Spannungsregelung umfassen, wo der Induktor einen Abschnitt der Spannungsreglerschaltungsanordnung umfasst.
  • Die eine oder die mehreren Wärmezwischenverbindungsstrukturen stellen thermische Kühlung für eine Spannungsreglerschaltung eines Prozessordies bereit, das an dem Substrat befestigt ist. Das Die kann eine erste Seite und eine gegenüberliegende zweite Seite umfassen, wobei die zweite Seite des Dies an der ersten Seite des Substrats dem Induktor gegenüber befestigt sein kann. Das befestigte Die kann in einigen Ausführungsformen mehrere Zwischenverbindungselemente aufweisen, wie etwa mehrere Lötkugeln, auf der zweiten Seite des Dies, die eine aktive Seite des Dies sein kann. Die mehreren Zwischenverbindungselemente können Metalle umfassen, wie etwa beispielsweise Kupfer, Lot, Aluminium und/oder Gold, und können in einigen Fällen in der Form von Säulen oder Landungen vorliegen. Die mehreren Zwischenverbindungselemente können in einigen Ausführungsformen leitfähige Bumps sein, wie etwa C4-Bumps oder Kugeln, oder Drahtstrukturen. Die mehreren Zwischenverbindungselemente können in einer beliebigen Vielzahl von Weisen gebildet sein, wie etwa beispielsweise, aber nicht beschränkt auf, Plattierungprozesse, Druck- und Aufschmelzprozesse und Drahtverbindung.
  • Durch Bilden der Wärmezwischenverbindungsstrukturen zwischen dem Substrat und der Platine unter der Diegrundfläche wird ein Wärmepfad für die Kühlung des Induktors erzeugt, sodass ein befestigtes Die, das eine Spannungsreglerschaltungsanordnung umfasst, bei höheren Strompegeln und/oder längeren Zeitdauern bei höheren Strompegeln laufen kann. So ermöglichen hierin umfasste Ausführungsformen es einem Induktor, wie etwa einem ACI, mit höheren Strömen verwendet zu werden, sodass mehr Leistung an die CPU übertragen werden kann, was zu einer erhöhten CPU-Leistung führt. Der Gesamtstrom der CPU kann erhöht werden und die Notwendigkeit des Begrenzens des CPU-Stroms oder der Zeit im Turbomodus kann beispielsweise verringert werden.
  • 3A bis 3F zeigen Querschnittsansichten von Strukturen, die durch Einsetzen eines Prozesses zur Herstellung von Packagevorrichtungsstrukturen gebildet werden, die Wärmezwischenverbindungsstrukturen zwischen einem eingebetteten Induktor und einer gebildet werden, wie etwa beispielsweise ein Motherboard. Die Wärmezwischenverbindungsstrukturen stellen eine Kühlung für den Induktor bereit, die einen Betrieb mit höherem Strom für ein Die/einen Prozessor ermöglicht, das/der an der Packagestruktur befestigt ist. In 3A ist ein Abschnitt eines Substrats dargestellt. In einer Ausführungsform kann das Substrat 102 eine erste Seite 103 und eine zweite Seite 105 umfassen. Das Substrat 102 kann in einer Ausführungsform ein Packagesubstrat umfassen. Das Substrat 102 kann ein Dielektrikum umfassen, in dem eine beliebige Anzahl von leitfähigen Schaltungstraces eingebettet ist. Ein Ausschnitt (nicht dargestellt) kann an der zweiten Seite 105 des Substrats 102 durch Verwendung eines beliebigen geeigneten Ätzprozesses gebildet werden, wie etwa beispielsweise eines Ätzprozesses und/oder eines Bohrprozesses.
  • In 3B kann ein Induktor 104 innerhalb des Substrats 102 gebildet sein. Eine Fläche/erste Seite 117 des Induktors 104 kann offengelegt sein und kann im Wesentlichen koplanar mit der zweiten Seite 105 des Substrats sein. Eine zweite Seite 115 des Induktors 104 kann in das Substrat 102 eingebettet sein. In einer Ausführungsform umfasst der Induktor 104 eine erste leitfähige Schicht 104a und eine zweite leitfähige Schicht 104b. Die leitfähigen Schichten 104a, 104b des Induktors 104 können durch physische Abscheidung und/oder einen beliebigen geeigneten Plattierungsprozess gebildet sein, wie etwa beispielsweise einem Elektroplattierungsprozess. Die erste leitfähige Schicht 104a kann eine Dicke und eine Breite umfassen, die der bestimmten Anwendung entsprechend variieren können. Die zweite leitfähige Schicht 104b kann eine Dicke und eine Breite umfassen, die dieselbe Dicke und Breite ist wie die erste leitfähige Schicht 104a des Induktors 104. In anderen Ausführungsformen können die erste and zweite Schicht 104a, 104b eine unterschiedliche Dicke und Breite aufweisen. In anderen Ausführungsformen kann der Induktor 104 eine beliebige Anzahl von leitfähigen Schichten umfassen.
  • Durchkontaktierungsstrukturen wie etwa beispielsweise die in 1B dargestellt, können die leitfähigen Schichten 104a, 104b physisch und elektrisch miteinander koppeln. In einer Ausführungsform kann der Induktor 104 einen ACI-Induktor umfassen und ein Abschnitt einer Spannungsreglerschaltungsanordnung sein, die elektrisch durch Traces (nicht dargestellt), die sich innerhalb des Packagesubstrats 102 befinden, an die Spannungsreglerschaltungsanordnung gekoppelt ist, die sich innerhalb eines Dies befindet, das nachfolgend an der ersten Seite 103 des Substrats 102 (nicht dargestellt) befestigt sein kann. Der Induktor 104 kann sich innerhalb der Grundfläche eines Dies befinden, wie etwa beispielsweise dem Die in 1A.
  • In 3C können eine oder mehrere Wärmezwischenverbindungsstrukturen 108 auf der Fläche des Induktors 104 gebildet werden. Die Wärmezwischenverbindungsstrukturen 108 können in einer Ausführungsform durch Verwendung von Lötmaterialien gebildet werden, wie etwa beispielsweise Zinn, Silber, Gold, Nickel. Andere wärmeleitfähigen Materialien können verwendet werden, um die Wärmezwischenverbindungsstrukturen 108 zu bilden. Die Wärmezwischenverbindungsstrukturen 108 können die jede Form umfassen, wie etwa beispielsweise eine kugelförmige Form oder eine rechteckige Form. Die Wärmezwischenverbindungsstrukturen 108 können unter Verwendung von Metallisierungsverarbeitung gebildet werden, wie etwa physischer Gasphasenabscheidung oder Plattierungsverarbeitung. Die Wärmezwischenverbindungsstrukturen 108 können eine Dicke zwischen ca. X und ca. Y umfassen. Die Wärmezwischenverbindungsstrukturen 108 befinden sich innerhalb einer Grundfläche eines Dies, das auf der ersten Seite 103 des Substrats 102 montiert werden soll. Die Wärmezwischenverbindungsstrukturen 108 befinden sich ebenfalls innerhalb einer Grundfläche 141 des Induktors 104. Lötzwischenverbindungsstrukturen 120 sind beispielsweise durch Verwendung eines Lötaufschmelzprozesses an die Wärmezwischenverbindungsstrukturen 108 benachbart an der zweiten Seite 105 des Substrats 102 befestigt.
  • In 3D ist eine Platine 110 bereitgestellt, wobei die Platine 110 beispielsweise ein Motherboard oder ein Printed Circuit Board umfassen kann. Die Platine 110 kann jedes beliebige geeignete Substrat sein, mit dem das Packagesubstrat 102 daran befestigt werden kann, wie für bestimmte Designanforderungen erforderlich. Ein Prozess 140 kann auf die Platine angewendet werden, wobei der Prozess 140 das Bilden eines Ausschnitts (nicht dargestellt) an einer ersten Seite 109 der Platine 110 umfassen kann. Leitfähige Platinenelemente können innerhalb des Ausschnitts gebildet werden.
  • 3E zeigt die leitfähigen Platinenelemente 112 wie innerhalb der Platine 110 gebildet, und kann eine erste Seite 118 und eine zweite Seite 142 umfassen. Das eine oder die mehreren leitfähigen Platinenelemente 112 sind mindestens teilweise in die Platine 110 eingebettet. Die leitfähigen Platinenelemente 112 können in einer Ausführungsform eine beliebige Anzahl leitfähiger Platinenschichten 112a, 112b, 112c umfassen. Ein erstes leitfähiges Platinenelement 112a kann gebildet sein, sodass eine Fläche 118 der ersten leitfähigen Platinenschicht 112a (die eine erste Seite/Fläche des leitfähigen Platinenelements 112) umfassen kann, im Wesentlichen koplanar mit der ersten Seite 109 der Platine 110 ist. Das leitfähige Platinenelement 112 kann eine Länge und eine Breite umfassen und in einer Ausführungsform kann die erste leitfähige Schicht 112a des leitfähigen Platinenelements 112 eine Länge und eine Breite umfassen, wobei die Länge und Breite der ersten leitfähigen Platinenschicht 112a im Wesentlichen dieselbe ist wie die Länge und die Breite der ersten Induktorschicht 104a. Die leitfähigen Platinenschichten 112 sind Spiegelbilder in einer Ausführungsform der leitfähigen Induktorschichten 104a.
  • Die leitfähigen Platinenelemente 112 können unter Verwendung von physischer Gasphasenabscheidung oder Plattierungsprozessen gebildet werden, wie für bestimmten Designregeln verlangt. Die leitfähigen Platinenelemente 112 können aus allen geeigneten leitfähigen Materialien und/oder wärmeleitfähigen Materialien gebildet werden. Die leitfähigen Platinenelemente 112 können innerhalb der Grundfläche eines Dies gebildet sein, das auf der ersten Fläche 103 des Packagesubstrats 102 angeordnet ist, wie in 1A gezeigt. Jedes der einzelnen leitfähigen Platinenelemente ist physisch und elektrisch mit jedem anderen durch Durchkontaktierungsstrukturen 113 gekoppelt. Die Durchkontaktierungsstrukturen 113 können durch Nutzung beliebiger geeigneter Strukturierungs- und Abscheidungstechniken gebildet werden, die auf dem Gebiet bekannt sind.
  • 3F zeigt die Packagestruktur 100, die an der Platine 110 befestigt ist. Die Wärmezwischenverbindungsstrukturen 108 sind direkt auf der offenliegenden Fläche 118 der leitfähigen Platinenelemente 112 platziert. Die Lötzwischenverbindungsstrukturen 120, die sich auf der zweiten Seite 105 des Substrats 102 befinden, sind durch Verwendung eines beliebigen geeigneten Befestigungsprozesses auf der ersten Seite 109 der Platine 110 an die Wärmezwischenverbindungsstrukturen 108 benachbart platziert.
  • 3G zeigt eine erste Seite 119 eines Dies 116, die an der ersten Seite 103 des Substrats 102, befestigt ist, kann das Die 116 in einer Ausführungsform eine integrierte Schaltung umfassen. Das Die 116 kann verschiedene Typen von Materialien umfassen, wie etwa leitfähige, dielektrische und Halbleitermaterialien. Das Die 116 kann eine beliebige Anzahl von Schaltungselementen umfassen, wie etwa jede beliebige Art von Transistorelementen und/oder passiven Elementen. Das einzelne Die 116 kann n- und/oder p-Transistoren umfassen, die Materialien wie etwa beispielsweise Silizium, Germanium, Indium, Antimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid umfassen. Das einzelne Die kann Strukturen wie planare Transistoren und/oder nichtplanare Transistoren umfassen, wie etwa FinFET-Transistoren, Nanodrahttransistoren oder Nanobandtransistoren.
  • Der Befestigungsprozess 150 kann jeden geeigneten Diebefestigungsprozess umfassen, wobei mehrere Zwischenverbindungselemente 106 auf der ersten Seite 119 des Dies 116 mit Zwischenverbindungselementen/Pads (nicht dargestellt) befestigt sein können, die sich an der ersten Seite 103 des Substrats 102 befinden. Aktive Flächen des Dies 116 können an der ersten Seite 103 des Substrats 102 befestigt sein, wobei leitfähige Kontakte der verschiedenen integrierten Schaltungsvorrichtungen, wie etwa beispielsweise Transistorvorrichtungen, zur Verbindung mit dem Packagesubstrat 102 zur Verfügung stehen können. Der Induktor 104, Wärmezwischenverbindungsstrukturen 108 und die leitfähige Platinenelemente 112 befinden sich in einer Ausführungsform alle unter der Grundfläche des Dies 116.
  • 4 ist ein Schema einer Rechnervorrichtung 400, die umgesetzt werden kann, das die Packagestrukturen einschließt, die in einer der Ausführungsformen hierin beschrieben sind, umfassend Wärmezwischenverbindungsstrukturen, die thermisch zwischen einem Packageinduktor und leitfähigen Platinenelementen auf einer Platine gekoppelt sind, wie beispielsweise den in 1A gezeigten. In einer Ausführungsform nimmt die Vorrichtung 400 beinhaltet eine Platine 402, wie etwa beispielsweise ein Motherboard 402. Die Platine 402 kann eine Anzahl von Komponenten enthalten, einschließlich, aber nicht beschränkt auf einen Prozessor 404, einen On-Die-Speicher 406 und mindestens einen Kommunikationschip 408. Der Prozessor 404 kann physisch und elektrisch mit der Platine 402 gekoppelt sein. In einigen Umsetzungen kann der mindestens eine Kommunikationschip 408 physisch und elektrisch mit dem einen oder der Platine 402 gekoppelt sein. In weiteren Umsetzungen ist der Kommunikationschip 408 Teil des Prozessors 404.
  • Abhängig von ihren Anwendungen kann die Rechnervorrichtung 400 Komponenten umfassen, die physisch und elektrisch mit der Platine 402 gekoppelt sein können, aber nicht müssen, und die kommunikativ miteinander gekoppelt sein können aber nicht müssen. Diese anderen Komponenten umfassen, sind aber nicht beschränkt auf flüchtigen Speicher (z. B. DRAM) 409, nichtflüchtigen Speicher (z. B. ROM) 410, Flashspeicher (nicht dargestellt), eine Grafikprozessoreinheit (GPU) 412, ein Chipset 414, eine Antenne 416, eine Anzeige 418 wie etwa eine Touchscreenanzeige, einen Touchscreencontroller 420, eine Batterie 422, einen Audiocodec (nicht dargestellt), einen Videocodec (nicht dargestellt), eine globale Positionierungssystemvorrichtung (GPS-Vorrichtung) 426, einen integrierten Sensor 428, einen Lautsprecher 430, eine Kamera 432, einen Verstärker (nicht dargestellt), eine Compact Disk (CD) (nicht dargestellt), eine Digital Versatile Disk (DVD) (nicht dargestellt) und so weiter). Diese Komponenten können mit der Systemplatine 402 verbunden, die an der Systemplatine montiert oder mit einer der anderen Komponenten kombiniert ist.
  • Der Kommunikationschip 408 ermöglicht die drahtlose und/oder verkabelte Kommunikation für die Übertragung von Daten an die und von der Rechnervorrichtung 400. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium kommunizieren. Der Begriff impliziert nicht, dass assoziierte Vorrichtungen keine Drähte umfassen, wobei dies jedoch in einigen Ausführungsformen der Fall sein kann. Der Kommunikationschip 408 kann jeden aus einer Reihe von Drahtlosstandards oder -protokollen umsetzen, einschließlich, aber nicht beschränkt auf Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ethernetableitungen davon sowie viele andere Drahtlosprotokolle, die als 3G, 4G, 5G, und so weiter bezeichnet werden.
  • Die Rechnervorrichtung 400 kann mehrere Kommunikationschips 408 umfassen. Beispielsweise kann ein erster Kommunikationschip für Drahtloskommunikationen mit kürzerer Reichweite vorgesehen sein, wie etwa Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip kann für Drahtloskommunikationen wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere vorgesehen sein. Der Begriff „Prozessor“ kann sich auf alle Vorrichtungen oder Abschnitte einer Vorrichtung beziehen, die elektronische Daten von Registern und/oder Speichern verarbeiten, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder Speichern gespeichert werden können.
  • In verschiedenen Umsetzungen kann die Computervorrichtung 400 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein Personal Digital Assistant (PDA), ein ultramobiler PC, ein Mobiltelefon, eine tragbare Vorrichtung, ein Mobiltelefon, ein Desktopcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. In weiteren Umsetzungen kann die Computervorrichtung 400 jede andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Ausführungsformen der Vorrichtungsstrukturen, die hierin beschrieben sind, können als ein Teil einer oder mehrerer Speicherchips, Controller, CPUs (zentrale Prozessoreinheit), Mikrochips oder integrierte Schaltungen umgesetzt sein, die unter Verwendung eines Motherboards, einer anwendungsspezifisch integrierten Schaltung (ASIC), und/oder einem im Feld programmierbaren Gatearray (FPGA) verbunden sind.
  • Während bestimmte hierin festgelegte Merkmale mit Verweis auf verschiedene Umsetzungen beschrieben sind, soll diese Beschreibung nicht ein einem einschränkenden Sinn ausgelegt werden. So werden verschiedene Modifikationen der hierin beschriebenen Umsetzungen, sowie andere Umsetzungen, die für Fachleute auf dem Gebiet offensichtlich sind, auf das sich diese Offenbarung bezieht, als in den Geist und Umfang dieser Offenbarung fallend betrachtet.
  • Es wird erkannt, dass die Ausführungsformen hierin nicht auf die so beschriebenen Ausführungsformen beschränkt sind, sondern mit Modifikation und Änderung ohne Abweichen von dem Umfang der beiliegenden Anhänge ausgeübt werden können.
  • Die obigen Ausführungsformen sind jedoch nicht diesbezüglich beschränkt und in verschiedenen Umsetzungen können die obigen Ausführungsformen das Ausführen von nur einem Untersatz solcher Merkmale umfassen, das Ausführen einer anderen Reihenfolge solcher Merkmale, das Ausführen einer anderen Kombination solcher Merkmale und/oder das Ausführen weiterer Merkmale als der ausdrücklich aufgebrachten Merkmale. Der Umfang der Ausführungsformen hierin sollte daher mit Verweis auf die beiliegenden Ansprüche bestimmt werden, zusammen mit dem vollen Umfang der Äquivalente, zu denen solche Ansprüche berechtigt sind.

Claims (20)

  1. Mikroelektronische Packagestruktur, umfassend: ein Substrat; ein Die an einer ersten Seite des Substrats, das Die umfassend eine integrierte Schaltung; einen Induktor, wobei der Induktor eine erste Seite und eine zweite Seite umfasst, die der ersten Seite gegenübersteht, wobei die zweite Seite mindestens teilweise in das Substrat eingebettet ist, und wobei die erste Seite des Induktors im Wesentlichen koplanar mit einer Fläche der zweiten Seite des Substrats ist, eine Platine, wobei eine erste Seite der Platine physisch und elektrisch mit der zweiten Seite des Substrats gekoppelt ist; ein leitfähiges Platinenelement, wobei eine erste Seite des leitfähigen Platinenelements im Wesentlichen koplanar mit der ersten Seite der Platine ist und wobei eine zweite Seite des leitfähigen Platinenelements mindestens teilweise in die Platine eingebettet ist; und eine oder mehrere Wärmezwischenverbindungsstrukturen zwischen der ersten Seite des Induktors und der ersten Seite des leitfähigen Platinenelements, wobei der Induktor thermisch mit dem leitfähigen Platinenelement gekoppelt ist.
  2. Mikroelektronische Vorrichtungspackagestruktur aus Anspruch 1, wobei der Induktor eine oder mehrere leitfähige Schichten umfasst, die miteinander durch eine leitfähige Durchkontaktierungsstruktur gekoppelt sind.
  3. Mikroelektronische Vorrichtungspackagestruktur aus Anspruch 2, wobei der Induktor eine erste leitfähige Schicht über einer zweiten leitfähigen Schicht umfasst, und wobei das leitfähige Platinenelement eine erste leitfähige Platinenschicht über einer zweiten leitfähigen Platinenschicht umfasst, wobei die erste leitfähige Schicht des Induktors im Wesentlichen koplanar zu der zweiten Seite des Substrats ist und wobei die erste leitfähige Platinenschicht im Wesentlichen koplanar zu der ersten Seite der Platine ist, und wobei eine Dicke der ersten leitfähigen Schicht des Induktors im Wesentlichen gleich einer Dicke der ersten leitfähigen Platinenschicht ist.
  4. Mikroelektronische Vorrichtungspackagestruktur aus Anspruch 3, wobei die erste leitfähige Schicht des Induktors und die erste leitfähige Platinenschicht innerhalb einer Grundfläche des Dies liegen.
  5. Mikroelektronische Packagestruktur aus Anspruch 3, wobei die erste leitfähige Schicht des Induktors eine Länge umfasst, die im Wesentlichen gleich einer Länge der ersten leitfähigen Platinenschicht ist.
  6. Mikroelektronische Packagestruktur aus Anspruch 3, wobei die erste leitfähige Platinenschicht ein Spiegelbild der ersten leitfähigen Schicht des Induktors ist, wobei das Spiegelbild eine Reflektion durch einen zentralen Abschnitt der einen oder der mehreren Wärmezwischenverbindungsstrukturen ist.
  7. Mikroelektronische Packagestruktur aus Anspruch 3, wobei eine Seitenwand der ersten leitfähigen Schicht des Induktors an einer Seitenwand der ersten leitfähigen Platinenschicht ausgerichtet ist.
  8. Mikroelektronische Packagestruktur aus Anspruch 1, wobei das Die einen Abschnitt eines Spannungsreglers umfasst und wobei der Induktor elektrisch mit dem Spannungsregler gekoppelt ist.
  9. Mikroelektronische Packagestruktur aus Anspruch 1, wobei die eine oder die mehreren Wärmezwischenverbindungsstrukturen innerhalb einer Grundfläche des Dies liegen.
  10. Baugruppe, umfassend: eine Platine, die Platine umfassend ein leitfähiges Platinenelement, wobei eine Fläche des leitfähigen Platinenelements koplanar zu einer Fläche der Platine ist; ein mikroelektronisches Vorrichtungspackage, das elektrisch mit der Platine gekoppelt ist, das mikroelektronische Vorrichtungspackage umfassend: ein Substrat; einen Induktor, wobei eine Fläche des Induktors im Wesentlichen koplanar mit einer Fläche des Substrats ist, und eine oder mehrere Wärmezwischenverbindungsstrukturen zwischen der Fläche des Induktors und der Fläche des leitfähigen Platinenelements.
  11. Baugruppe aus Anspruch 10, wobei der Induktor thermisch mit dem leitfähigen Platinenelement gekoppelt ist.
  12. Baugruppe aus Anspruch 11, wobei eine oder mehrere Lötkugeln zwischen dem Substrat und der Platine platziert sind und zu einer Grundfläche des Dies benachbart sind.
  13. Baugruppe aus Anspruch 11, wobei mindestens ein Abschnitt des leitfähigen Platinenelements ein Spiegelbild von mindestens einem Abschnitt des Induktors ist, wobei das Spiegelbild eine Reflektion durch einen mittleren Abschnitt der einen oder der mehreren Wärmezwischenverbindungsstrukturen ist.
  14. Baugruppe aus Anspruch 10, wobei das Die einen Prozessor umfasst, wobei der Prozessor eine Spannungsreglerschaltungsanordnung umfasst und wobei der Induktor elektrisch mit der Spannungsreglerschaltungsanordnung gekoppelt ist.
  15. Baugruppe aus Anspruch 10, wobei der Induktor einen Luftkerninduktor umfasst.
  16. Baugruppe aus Anspruch 10, wobei sich der Induktor innerhalb der Grundfläche des Dies befindet.
  17. Verfahren zum Herstellen einer mikroelektronischen Packagestruktur, umfassend: Bilden eines Induktors innerhalb eines Abschnitts eines Substrats, wobei eine Fläche des Induktors im Wesentlichen koplanar zu einer Fläche des Substrats ist; Befestigen einer oder mehrerer Wärmezwischenverbindungsstrukturen auf der Fläche des Induktors; Bilden eines leitfähigen Elements innerhalb einer Platine, wobei eine Fläche des leitfähigen Elements im Wesentlichen koplanar mit einer Fläche der Platine ist; und Platzieren der einen oder der mehreren Wärmezwischenverbindungsstrukturen auf der Fläche des leitfähigen Elements der Platine.
  18. Verfahren zum Herstellen der mikroelektronischen Packagestruktur aus Anspruch 17, wobei das Bilden des Induktors das Bilden mehrerer leitfähiger Induktorschichten innerhalb des Substrats umfasst, wobei einzelne leitfähige Schichten miteinander mittels einer oder mehrerer Durchkontaktierungsstrukturen gekoppelt sind.
  19. Verfahren zum Herstellen der mikroelektronischen Packagestruktur aus Anspruch 17, ferner umfassend Befestigen eines Dies auf einer Seite des Substrats dem Induktor gegenüber, wobei das Die einen Abschnitt eines Spannungsreglers umfasst und wobei der Spannungsregler elektrisch mit dem Induktor gekoppelt ist.
  20. Verfahren zum Herstellen der mikroelektronischen Struktur aus Anspruch 19, wobei das Befestigen des Dies das Befestigen des Dies über dem Induktor umfasst, wobei sich eine Grundfläche des leitfähigen Elements innerhalb einer Grundfläche des Dies befindet und wobei eine Länge der Fläche des leitfähigen Elements im Wesentlichen gleich einer Länge der Fläche des Induktors ist.
DE112019002322.5T 2018-07-05 2019-06-03 Package-substratinduktor mit wärmezwischenverbindungsstrukturen Pending DE112019002322T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/027,737 US11357096B2 (en) 2018-07-05 2018-07-05 Package substrate inductor having thermal interconnect structures
US16/027,737 2018-07-05
PCT/US2019/035120 WO2020009765A1 (en) 2018-07-05 2019-06-03 Package substrate inductor having thermal interconnect structures

Publications (1)

Publication Number Publication Date
DE112019002322T5 true DE112019002322T5 (de) 2021-02-18

Family

ID=69059184

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019002322.5T Pending DE112019002322T5 (de) 2018-07-05 2019-06-03 Package-substratinduktor mit wärmezwischenverbindungsstrukturen

Country Status (4)

Country Link
US (2) US11357096B2 (de)
CN (1) CN111971790A (de)
DE (1) DE112019002322T5 (de)
WO (1) WO2020009765A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935076B1 (en) * 2015-09-30 2018-04-03 Apple Inc. Structure and method for fabricating a computing system with an integrated voltage regulator module
US11437346B2 (en) * 2018-07-02 2022-09-06 Intel Corporation Package structure having substrate thermal vent structures for inductor cooling
US11335618B2 (en) * 2018-07-09 2022-05-17 Intel Corporation Thermals for packages with inductors
US11335620B2 (en) * 2018-07-13 2022-05-17 Intel Corporation Package inductor having thermal solution structures
US11310907B2 (en) * 2019-11-27 2022-04-19 Intel Corporation Microelectronic package with substrate-integrated components
US11769752B2 (en) * 2020-07-24 2023-09-26 Micron Technology, Inc. Stacked semiconductor die assemblies with substrate heat sinks and associated systems and methods

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6809416B1 (en) 2002-05-28 2004-10-26 Intersil Corporation Package for integrated circuit with thermal vias and method thereof
TWI264021B (en) * 2005-10-20 2006-10-11 Via Tech Inc Embedded inductor and the application thereof
JP5827476B2 (ja) * 2011-03-08 2015-12-02 株式会社東芝 半導体モジュール及びその製造方法
US8907756B2 (en) 2012-06-28 2014-12-09 Intel Corporation Semiconductor package with air core inductor (ACI) having a metal-density layer unit of fractal geometry
US10096534B2 (en) 2012-11-09 2018-10-09 Nvidia Corporation Thermal performance of logic chip in a package-on-package structure
US10431564B2 (en) 2014-01-27 2019-10-01 Mediatek Inc. Structure and formation method of chip package structure
US9693461B2 (en) 2014-04-16 2017-06-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Magnetic-core three-dimensional (3D) inductors and packaging integration
TWI571979B (zh) * 2014-11-25 2017-02-21 彭賢斌 整合式被動模組、半導體裝置及其製作方法
US10431508B2 (en) * 2015-07-19 2019-10-01 Vq Research, Inc. Methods and systems to improve printed electrical components and for integration in circuits
US10321575B2 (en) * 2015-09-01 2019-06-11 Qualcomm Incorporated Integrated circuit (IC) module comprising an integrated circuit (IC) package and an interposer with embedded passive components
US9515003B1 (en) * 2015-12-08 2016-12-06 Intel Corporation Embedded air core inductors for integrated circuit package substrates with thermal conductor
KR101963282B1 (ko) 2016-12-16 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
WO2019146252A1 (ja) * 2018-01-23 2019-08-01 株式会社村田製作所 基板接合構造、および基板の接合方法

Also Published As

Publication number Publication date
US11357096B2 (en) 2022-06-07
US11690165B2 (en) 2023-06-27
US20200015348A1 (en) 2020-01-09
WO2020009765A1 (en) 2020-01-09
CN111971790A (zh) 2020-11-20
US20220240370A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
DE112019002322T5 (de) Package-substratinduktor mit wärmezwischenverbindungsstrukturen
US11984439B2 (en) Microelectronic assemblies
US20210111156A1 (en) Microelectronic assemblies
US20200098692A1 (en) Microelectronic assemblies having non-rectilinear arrangements
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE112016005617B4 (de) Eingebettete Luftkerninduktivitäten für IC-Gehäusesubstrate mit Wärmeableiter
US11862552B2 (en) Methods of embedding magnetic structures in substrates
DE112017008313T5 (de) Mikroelektronische anordnungen
US11335620B2 (en) Package inductor having thermal solution structures
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE102012215438A1 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE112013006978T5 (de) Integrierte thermoelektrische Kühlung
DE102019106317A1 (de) Wärmeableitvorrichtung mit einer thermisch leitfähigen struktur und einer thermischen isolierstruktur in der thermisch leitfähigen struktur
EP3506347A1 (de) Magnetische induktorstrukturen für verpackungsvorrichtungen
DE102021132253A1 (de) Hybride Herstellung für integrierte Schaltkreisvorrichtungen und -baugruppen
US20200119250A1 (en) In-situ formation of a thermoelectric device in a substrate packaging
DE102020129253A1 (de) Rekonstituierte Waferbaugruppe
US11437346B2 (en) Package structure having substrate thermal vent structures for inductor cooling
DE102020110857A1 (de) Thermische lösungen für multi-package-anordnungen
DE102022130062A1 (de) Wärmeableitung von einem Prozessor in einer gestapelten PCB-Konfiguration
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE102018129869A1 (de) Gestapelte Halbleiter-Architekturen umfassend Halbleiter-Dies und thermische Verteiler auf einem Basis-Die
DE102020132540A1 (de) Struktur mit hoher wärmeleitfähigkeit und hohem modul in einer vergussmaterialschicht eines integrierte-schaltung-gehäuses
DE102018203990A1 (de) Mikroelektronikgehäuse, das eine erhöhte Speicherkomponentendichte bereitstellt