DE112018000861T5

DE112018000861T5 - Abbildungssystem und abbildungsvorrichtung

Info

Publication number: DE112018000861T5
Application number: DE112018000861.4T
Authority: DE
Inventors: Naoki Kawazu; Atsushi Suzuki; Junichiro Azami; Yuichi Motohashi
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2017-02-16
Filing date: 2018-01-17
Publication date: 2019-11-07
Also published as: CN110291784A; US10785435B2; JP6748622B2; US20190379853A1; JP2018133794A; CN110291784B

Abstract

Das Abbildungssystem gemäß der vorliegenden Offenbarung umfasst: eine Abbildungsvorrichtung, die in einem Fahrzeug montiert ist und Bilder von dem Bereich einer Peripherie des Fahrzeugs aufnimmt, um ein Bild zu erzeugen; und eine Verarbeitungsvorrichtung, die eine Verarbeitung auf der Basis des Bildes ausführt, die sich auf eine Funktion zum Steuern des Fahrzeugs bezieht. Die Abbildungsvorrichtung umfasst: erste Pixel; zweite Pixel; eine erste Signalleitung, die mit den ersten Pixeln gekoppelt ist; eine zweite Signalleitung, die sich von der ersten Signalleitung unterscheidet und mit den zweiten Pixeln gekoppelt ist; erste Latches, die mit der ersten Signalleitung gekoppelt sind und einen ersten digitalen Code speichern; zweite Latches, die mit der zweiten Signalleitung gekoppelt sind, zu den ersten Latches benachbart sind und einen zweiten digitalen Code speichern; Übertragungseinheiten, die digitale Codes übertragen, die von den ersten Latches und von den zweiten Latches ausgegeben werden; und eine Diagnoseeinheit, die eine Diagnoseverarbeitung auf der Basis der von den ersten Latches und den zweiten Latches übertragenen digitalen Codes durchführt. Die Verarbeitungsvorrichtung beschränkt die Funktion zum Steuern des Fahrzeugs auf der Basis des Ergebnisses der Diagnoseverarbeitung.

Description

Technisches Gebiet
Die vorliegende Offenbarung bezieht sich auf ein Abbildungssystem und eine Abbildungsvorrichtung, die jeweils ein Bild erfassen.
Stand der Technik
Im Allgemeinen sind in Abbildungsvorrichtungen Pixel, die jeweils eine Photodiode enthalten, in einer Matrix angeordnet, und jedes der Pixel erzeugt ein elektrisches Signal, das einer empfangenen Lichtmenge entspricht. Danach setzt beispielsweise eine A/D-Umsetzerschaltung (ein Analog/Digital-Umsetzer) das in jedem der Pixel erzeugte elektrische Signal (ein analoges Signal) in ein digitales Signal um. PTL 1 offenbart eine Abbildungsvorrichtung, die ein aus der Pixelmatrix gelesenes Signal zufällig anordnet (z. B. PTL 1).
Entgegenhaltungsliste
Patentdokument(e)
PTL 1: Ungeprüfte US-Patentoffenlegungsschrift 2014/0078364
Zusammenfassung der Erfindung
Es ist wünschenswert, dass Abbildungsvorrichtungen eine Selbstdiagnose durch eine BIST-Funktion (einen eingebauten Selbsttest) durchführen, um das Vorhandensein oder Nichtvorhandensein einer Fehlfunktion zu diagnostizieren.
Es ist wünschenswert, ein Abbildungssystem und eine Abbildungsvorrichtung bereitzustellen, die ermöglichen, eine Selbstdiagnose durchzuführen.
Ein Abbildungssystem gemäß einer Ausführungsform der vorliegenden Offenbarung umfasst eine Abbildungsvorrichtung und eine Verarbeitungsvorrichtung. Die Abbildungsvorrichtung ist in einem Fahrzeug montiert und erfasst und erzeugt ein Bild eines Peripheriebereichs des Fahrzeugs. Die Verarbeitungsvorrichtung ist in dem Fahrzeug montiert und führt eine Verarbeitung auf der Basis des Bildes aus, die sich auf eine Funktion zum Steuern des Fahrzeugs bezieht. Die Abbildungsvorrichtung umfasst ein erstes Pixel, ein zweites Pixel, eine erste Signalleitung, eine zweite Signalleitung, ein erstes Latch, ein zweites Latch, einen Übertragungsabschnitt und einen Diagnoseabschnitt. Die erste Signalleitung ist mit dem ersten Pixel gekoppelt. Die zweite Signalleitung ist mit dem zweiten Pixel gekoppelt und unterscheidet sich von der ersten Signalleitung. Das erste Latch ist mit der ersten Signalleitung gekoppelt und speichert einen ersten digitalen Code. Das zweite Latch ist mit der zweiten Signalleitung gekoppelt, ist zu dem ersten Latch benachbart und speichert einen zweiten digitalen Code. Der Übertragungsabschnitt überträgt digitale Codes, die von dem ersten Latch und von dem zweiten Latch ausgegeben werden. Der Diagnoseabschnitt führt eine Diagnoseverarbeitung auf der Basis der von dem ersten Latch und dem zweiten Latch übertragenen digitalen Codes durch. Die Verarbeitungsvorrichtung beschränkt die Funktion des Steuerns des Fahrzeugs auf der Basis eines Ergebnisses der Diagnoseverarbeitung.
Eine erste Abbildungsvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung umfasst ein erstes Pixel, ein zweites Pixel, eine erste Signalleitung, eine zweite Signalleitung, ein erstes Latch, ein zweites Latch, einen Übertragungsabschnitt und einen Diagnoseabschnitt. Die erste Signalleitung ist mit dem ersten Pixel gekoppelt. Die zweite Signalleitung ist mit dem zweiten Pixel gekoppelt und unterscheidet sich von der ersten Signalleitung. Das erste Latch ist mit der ersten Signalleitung gekoppelt und speichert einen ersten digitalen Code. Das zweite Latch ist mit der zweiten Signalleitung gekoppelt, ist zu dem ersten Latch benachbart und speichert einen zweiten digitalen Code. Der Übertragungsabschnitt überträgt digitale Codes, die von dem ersten Latch und dem zweiten Latch ausgegeben werden. Der Diagnoseabschnitt führt eine Diagnoseverarbeitung auf der Basis der von dem ersten Latch und dem zweiten Latch übertragenen digitalen Codes durch.
Eine zweite Abbildungsvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung umfasst mehrere Signalleitungen, mehrere Pixel, mehrere Umsetzer, einen Prozessor und einen Übertragungsabschnitt. Die mehreren Pixel legen jeweils eine Pixelspannung an die mehreren Signalleitungen an. Die mehreren Umsetzer sind entsprechend den mehreren Signalleitungen bereitgestellt, führen jeweils eine A/D-Umsetzung auf der Basis einer Spannung einer entsprechenden Signalleitung der mehreren Signalleitungen durch, um einen digitalen Code zu erzeugen und den digitalen Code auszugeben, und setzen den digitalen Code, der in einer ersten Periode ausgegeben werden soll, auf einen vorgegebenen digitalen Code. Der Prozessor führt eine vorbestimmte Verarbeitung auf der Basis des digitalen Codes durch und führt eine Diagnoseverarbeitung in der ersten Periode durch. Der Übertragungsabschnitt überträgt den von jedem der mehreren Umsetzer ausgegebenen digitalen Code an den Prozessor.
In einem ersten Abbildungssystem und der ersten Abbildungsvorrichtung gemäß den Ausführungsformen der vorliegenden Offenbarung überträgt der Übertragungsabschnitt den digitalen Code, der von dem ersten Latch ausgegeben wird, das den ersten digitalen Code speichert, und überträgt den digitalen Code, der von dem zweiten Latch ausgegeben wird, das den zweiten digitalen Code speichert. Danach führt der Diagnoseabschnitt die Diagnoseverarbeitung auf der Basis der von dem ersten Latch und dem zweiten Latch übertragenen digitalen Codes durch.
In der zweiten Abbildungsvorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung führt jeder der mehreren Umsetzer eine A/D-Umsetzung auf der Basis der Spannung der entsprechenden Signalleitung durch, um den digitalen Code zu erzeugen. Danach überträgt der Übertragungsabschnitt den von jedem der mehreren Umsetzer ausgegebenen digitalen Code an den Prozessor. Jeder der Umsetzer setzt den digitalen Code, der in der ersten Periode ausgegeben werden soll, auf den vorbestimmten digitalen Code.
Gemäß dem ersten Abbildungssystem und der ersten Abbildungsvorrichtung gemäß den Ausführungsformen der vorliegenden Offenbarung werden die digitalen Codes übertragen, die von dem ersten Latch, das den ersten digitalen Code speichert, und dem zweiten Latch, das den zweiten digitalen Code speichert, ausgegeben werden, was ein Durchführen einer Selbstdiagnose ermöglicht.
Gemäß der zweiten Abbildungsvorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung wird der digitale Code, der von jedem der Umsetzer in der ersten Periode ausgegeben werden soll, auf den vorbestimmten digitalen Code gesetzt, was es ermöglicht, eine Selbstdiagnose durchzuführen. Es ist zu beachten, dass die hier beschriebenen Wirkungen nicht notwendigerweise beschränkt sind und beliebige der in der vorliegenden Offenbarung beschriebenen Wirkungen umfassen können.
Figurenliste

1 ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Abbildungsvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
2 ist ein Schaltdiagramm, das ein Konfigurationsbeispiel einer Pixelmatrix, die in 1 gezeigt ist, zeigt.
3 ist ein weiteres Schaltdiagramm, das ein Konfigurationsbeispiel der Pixelmatrix, die in 1 gezeigt ist, zeigt.
4 ist ein weiteres Schaltdiagramm, das ein Konfigurationsbeispiel der Pixelmatrix, die in 1 gezeigt ist, zeigt.
5 ist ein weiteres Schaltdiagramm, das ein Konfigurationsbeispiel der Pixelmatrix, die in 1 gezeigt ist, zeigt.
6 ist ein Schaltdiagramm, das ein Konfigurationsbeispiel eines Spannungsgenerators, der in 4 gezeigt ist, zeigt.
7A ist ein Schaltdiagramm, das ein Konfigurationsbeispiel eines Ausleseabschnitts, der in 4 gezeigt ist, zeigt.
7B ist ein Schaltdiagramm, das ein Konfigurationsbeispiel eines weiteren Ausleseabschnitts, der in 4 gezeigt ist, zeigt.
8 ist ein Blockdiagramm, das ein Anordnungsbeispiel eines Signalprozessors, der in 1 gezeigt ist, zeigt.
9 ist eine erläuternde Darstellung, die ein Konfigurationsbeispiel der in 1 gezeigten Abbildungsvorrichtung zeigt.
10 ist ein Zeitdiagramm, das ein Betriebsbeispiel der in 1 gezeigten Abbildungsvorrichtung zeigt.
11 ist ein Wellenform-Zeitdiagramm, das ein Betriebsbeispiel der in 1 gezeigten Abbildungsvorrichtung zeigt.
12 ist ein weiteres Wellenform-Zeitdiagramm, das ein Betriebsbeispiel der in 1 gezeigten Abbildungsvorrichtung zeigt.
13A ist eine erläuternde Darstellung, die ein Betriebsbeispiel des Ausleseabschnitts, der in 7A gezeigt ist, zeigt.
13B ist eine erläuternde Darstellung, die ein Betriebsbeispiel des Ausleseabschnitts, der in 7B gezeigt ist, zeigt.
14 ist ein Zeitdiagramm, das ein Betriebsbeispiel der in 13A und 13B gezeigten Ausleseabschnitte zeigt.
15 ist ein weiteres Zeitdiagramm, das ein Betriebsbeispiel der in 13A und 13B gezeigten Ausleseabschnitte zeigt.
16 ist eine erläuternde Darstellung, die ein Betriebsbeispiel der in 1 gezeigten Abbildungsvorrichtung zeigt.
17 ist ein weiteres Wellenform-Zeitdiagramm, das ein Betriebsbeispiel der in 1 gezeigten Abbildungsvorrichtung zeigt.
18 ist ein weiteres Wellenform-Zeitdiagramm, das ein Betriebsbeispiel der in 1 gezeigten Abbildungsvorrichtung zeigt.
19 ist ein weiteres Wellenform-Zeitdiagramm, das ein Betriebsbeispiel der in 1 gezeigten Abbildungsvorrichtung zeigt.
20 ist ein weiteres Wellenform-Zeitdiagramm, das ein Betriebsbeispiel der in 1 gezeigten Abbildungsvorrichtung zeigt.
21 ist ein weiteres Wellenform-Zeitdiagramm, das ein Betriebsbeispiel der in 1 gezeigten Abbildungsvorrichtung zeigt.
22 ist ein weiteres Wellenform-Zeitdiagramm, das ein Betriebsbeispiel der in 1 gezeigten Abbildungsvorrichtung zeigt.
23A ist eine weitere erläuternde Darstellung, die ein Betriebsbeispiel des Ausleseabschnitts, der in 7A gezeigt ist, zeigt.
23B ist eine weitere erläuternde Darstellung, die ein Betriebsbeispiel des Ausleseabschnitts, der in 7B gezeigt ist, zeigt.
24 ist ein Zeitdiagramm, das ein Betriebsbeispiel der in 23A und 23B gezeigten Ausleseabschnitte zeigt.
25A ist eine weitere erläuternde Darstellung, die ein Betriebsbeispiel des Ausleseabschnitts, der in 7A gezeigt ist, zeigt.
25B ist eine weitere erläuternde Darstellung, die ein Betriebsbeispiel des Ausleseabschnitts, der in 7B gezeigt ist, zeigt.
26 ist ein Zeitdiagramm, das ein Betriebsbeispiel der in 25A und 25B gezeigten Ausleseabschnitte zeigt.
27A ist eine weitere erläuternde Darstellung, die ein Betriebsbeispiel des Ausleseabschnitts, der in 7A gezeigt ist, zeigt.
27B ist eine weitere erläuternde Darstellung, die ein Betriebsbeispiel des Ausleseabschnitts, der in 7B gezeigt ist, zeigt.
28 ist ein Zeitdiagramm, das ein Betriebsbeispiel der in 27A und 27B gezeigten Ausleseabschnitte zeigt.
29 ist ein Schaltdiagramm, das ein Konfigurationsbeispiel einer Pixelmatrix gemäß einem Abwandlungsbeispiel zeigt.
30 ist ein Schaltdiagramm, das ein Konfigurationsbeispiel einer Pixelmatrix gemäß einem weiteren Abwandlungsbeispiel zeigt.
31A ist eine erläuternde Darstellung, die ein Betriebsbeispiel eines Ausleseabschnitts gemäß einem weiteren Abwandlungsbeispiel zeigt.
31B ist eine weitere erläuternde Darstellung, die ein Betriebsbeispiel eines Ausleseabschnitts gemäß einem weiteren Abwandlungsbeispiel zeigt.
32 ist ein Zeitdiagramm, das ein Betriebsbeispiel der in 31A und 31B gezeigten Ausleseabschnitte zeigt.
33A ist eine erläuternde Darstellung, die ein Betriebsbeispiel eines Ausleseabschnitts gemäß einem weiteren Abwandlungsbeispiel zeigt.
33B ist eine weitere erläuternde Darstellung, die ein Betriebsbeispiel eines Ausleseabschnitts gemäß einem weiteren Abwandlungsbeispiel zeigt.
34 ist ein Zeitdiagramm, das ein Betriebsbeispiel der in 33A und 33B gezeigten Ausleseabschnitte zeigt.
35 ist ein Blockdiagramm, das ein Beispiel einer schematischen Konfiguration eines Fahrzeugsteuersystems darstellt.
36 ist eine Hilfsdarstellung zum Erklären eines Beispiels der Installationspositionen eines Detektionsabschnitt für fahrzeugexterne Informationen und eines Abbildungsabschnitts.
37 ist eine erläuternde Darstellung, die ein Konfigurationsbeispiel einer Abbildungsvorrichtung gemäß einem weiteren Abwandlungsbeispiel zeigt.
38 ist eine erläuternde Darstellung, die ein Beispiel von Schaltungsgestaltungen in einem oberen Substrat und einem unteren Substrat zeigt.

Arten des Ausführens der Erfindung
Einige Ausführungsformen der Offenbarung werden nachstehend unter Bezugnahme auf die Zeichnungen im Einzelnen beschrieben. Es ist zu beachten, dass die Beschreibung in der folgenden Reihenfolge gegeben wird.

1. Ausführungsform
2. Anwendungsbeispiel

<Ausführungsform>
[Konfigurationsbeispiel]
1 zeigt ein Konfigurationsbeispiel einer Abbildungsvorrichtung (einer Abbildungsvorrichtung1) gemäß einer Ausführungsform. Die Abbildungsvorrichtung 1 umfasst eine Pixelmatrix 10, einen Abtaster 21, Signalgeneratoren 22 und 23, einen Ausleseabschnitt 40 (Ausleseabschnitte 40S und 40N), einen Controller 50 und einen Signalprozessor 60.
Die Pixelmatrix 10 enthält mehrere Pixel P, die in einer Matrix angeordnet sind. Die mehreren Pixel P umfassen mehrere Pixel P1, mehrere lichtgeschützte Pixel P2, mehrere Dummy-Pixel P3 und mehrere Dummy-Pixel P4. Die Pixel P1 enthalten jeweils eine Photodiode und erzeugen eine Pixelspannung Vpix, die einer empfangenen Lichtmenge entspricht. Die lichtgeschützten Pixel P2 enthalten jeweils ein Pixel, das lichtgeschützt ist, und detektieren einen Dunkelstrom einer Photodiode, wie es später beschrieben ist. Die Dummy-Pixel P3 und P4 enthalten jeweils ein Pixel, das keine Photodiode enthält. Die Pixelmatrix 10 hat einen normalen Pixelbereich R1, lichtgeschützte Pixelbereiche R21 und R22 und Dummy-Pixelbereiche R3 und R4. Die mehreren Pixel P1 sind in dem normalen Pixelbereich R1 angeordnet. Die mehreren lichtgeschützten Pixel P2 sind in den lichtgeschützten Pixelbereichen R21 und R22 angeordnet. Die mehreren Dummy-Pixel P3 sind in dem Dummy-Pixelbereich R3 angeordnet. Die mehreren Dummy-Pixel P4 sind in dem Dummy-Pixelbereich R4 angeordnet. In diesem Beispiel sind in der Pixelmatrix 10 der Dummy-Pixelbereich R4, der Dummy-Pixelbereich R3, der lichtgeschützte Pixelbereich R21, der lichtgeschützte Pixelbereich R22 und der normale Pixelbereich R1 in dieser Reihenfolge von oben nach unten in vertikaler Richtung (Längsrichtung in 1) angeordnet.
Die Pixelmatrix 10 enthält mehrere Signalleitungen SGL (in diesem Beispiel 4096 Signalleitungen SGL (0) bis SGL (4095)), die sich in der vertikalen Richtung (der Längsrichtung in 1) erstrecken. Die mehreren Signalleitungen SGL sind so angeordnet, dass sie den normalen Pixelbereich R1, die lichtgeschützten Pixelbereiche R21 und R22 und die Dummy-Pixelbereiche R3 und R4 durchdringen. In diesem Beispiel sind eine Spalte von Pixeln P und zwei Signalleitungen SGL abwechselnd in einer horizontalen Richtung (einer Querrichtung in 1) angeordnet. Die geradzahligen Signalleitungen SGL (SGL(0), SGL(2), ...) sind mit dem Ausleseabschnitt 40S gekoppelt und die ungeradzahligen Signalleitungen SGL (SGL(1), SGL(3), ...) sind mit dem Ausleseabschnitt 40N gekoppelt.
Der normale Pixelbereich R1, die lichtgeschützten Pixelbereiche R21 und R22 und die Dummy-Pixelbereiche R3 und R4 werden nachstehend beschrieben.
2 zeigt ein Konfigurationsbeispiel des normalen Pixelbereichs R1. Die Pixelmatrix 10 enthält mehrere Steuerleitungen TGL, mehrere Steuerleitungen SLL und mehrere Steuerleitungen RSTL in dem normalen Pixelbereich R1. Die Steuerleitungen TGL erstrecken sich in horizontaler Richtung (einer Querrichtung in 2), und ein Steuersignal TG wird von dem Abtaster 21 an die Steuerleitungen TGL angelegt. Die Steuerleitungen SLL erstrecken sich in horizontaler Richtung und ein Steuersignal SL wird von dem Abtaster 21 an die Steuerleitungen SLL angelegt. Die Steuerleitungen RSTL erstrecken sich in horizontaler Richtung und ein Steuersignal RST wird von dem Abtaster 21 an die Steuerleitungen RSTL angelegt.
Die mehreren Pixel P1 umfassen mehrere Pixel P1A und mehrere Pixel P1B. Die Pixel P1A und die Pixel P1B haben Schaltungskonfigurationen, die einander gleichen. Die Pixel P1A und P1B sind abwechselnd in der vertikalen Richtung (der Längsrichtung in 2) angeordnet.
Die Pixel P1 (die Pixel P1A und P1B) enthalten jeweils eine Photodiode 11 und Transistoren 12 bis 15. Die Transistoren 12 bis 15 umfassen in diesem Beispiel jeweils einen N-Typ-MOS-Transistor (N-Typ-Metall-Oxid-Halbleiter-Transistor).
Die Photodiode 11 dient als photoelektrischer Umsetzer, der eine Ladungsmenge erzeugt, die der empfangenen Lichtmenge entspricht, und die Ladungen in sich ansammelt. Die Photodiode 11 hat eine Anode, die an Masse angelegt ist, und eine Kathode, die mit einer Source des Transistors 12 gekoppelt ist.
Der Transistor 12 hat ein Gate, das mit einer entsprechenden der Steuerleitungen TGL verbunden ist, eine Source, die mit der Kathode der Photodiode 11 verbunden ist, und einen Drain, der mit einer schwebenden Diffusion FD verbunden ist. Das Gate des Transistors 12 des Pixels P1A und das Gate des Transistors 12 des Pixels P1B, das unterhalb des Pixels P1A angeordnet ist, sind mit der gleichen Steuerleitung TGL gekoppelt.
Bei dieser Konfiguration wird in den Pixeln P1 der Transistor 12 auf der Basis des Steuersignals TG in einen EIN-Zustand geschaltet und die in der Photodiode 11 des Pixels P1 erzeugten Ladungen werden auf die schwebende Diffusion FD übertragen (eine Ladungsübertragungsoperation).
Der Transistor 13 hat ein Gate, das mit einer entsprechenden der Steuerleitungen RSTL gekoppelt ist, einen Drain, der mit einer Versorgungsspannung VDD versorgt wird, und eine Source, die mit der schwebenden Diffusion FD verbunden ist. Das Gate des Transistors 13 des Pixels P1A und das Gate des Transistors 13 des Pixels P1B, das unterhalb des Pixels P1A angeordnet ist, sind mit derselben Steuerleitung RSTL gekoppelt.
Bei dieser Konfiguration wird in den Pixeln P1 der Transistor 13 auf der Basis des Steuersignals RST in den EIN-Zustand geschaltet, bevor Ladungen von der Photodiode 11 auf die schwebende Diffusion FD übertragen werden, und die Leistungsquellenspannung VDD wird an die schwebende Diffusion FD geliefert. Dies bewirkt, dass eine Spannung der schwebenden Diffusion FD in dem Pixel P1 zurückgesetzt wird (eine Rücksetzoperation).
Der Transistor 14 hat ein Gate, das mit der schwebenden Diffusion FD gekoppelt ist, einen Drain, der mit der Leistungsquellenspannung VDD versorgt wird, und eine Source, die mit einem Drain des Transistors 15 gekoppelt ist.
Der Transistor 15 hat ein Gate, das mit einer entsprechenden der Steuerleitungen SLL gekoppelt ist, den Drain, der mit der Source des Transistors 14 gekoppelt ist, und eine Source, die mit einer entsprechenden der Signalleitungen SGL gekoppelt ist. Die Source des Transistors 15 des Pixels P1A ist mit einer geradzahligen Signalleitung SGL (z. B. der Signalleitung SGL(0)) gekoppelt und die Source des Transistors 15 des Pixels P1B ist mit einer ungeradzahligen Signalleitung SGL (z. B. der Signalleitung SGL(1)) gekoppelt.
Bei dieser Konfiguration wird in den Pixeln P1 (den Pixeln P1A und P1B) der Transistor 15 in den EIN-Zustand geschaltet, was bewirkt, dass der Transistor 14 mit einer Stromquelle 44 (die später beschrieben wird) des Ausleseabschnitts 40 gekoppelt wird. Dies bewirkt, dass der Transistor 14 als sogenannter Sourcefolger arbeitet und als Signal SIG eine Spannung, die der Spannung der schwebenden Diffusion FD entspricht, durch den Transistor 15 an die Signalleitung SGL ausgibt. In einer P-Phasen-Periode (Vorladephasen-Periode) PP nach Zurücksetzen der Spannung der schwebenden Diffusion FD gibt der Transistor 14 als Signal SIG eine Rücksetzspannung Vreset aus, die der Spannung der schwebenden Diffusion FD zu diesem Zeitpunkt entspricht. Darüber hinaus gibt der Transistor 14 in einer D-Phasen-Periode (Datenphasen-Periode) PD nach Übertragen der Ladungen von der Photodiode 11 auf die schwebende Diffusion FD als Signal SIG die Pixelspannung Vpix aus, die der Menge des empfangenen Lichts entspricht. Die Pixelspannung Vpix entspricht der Spannung der schwebenden Diffusion FD zu diesem Zeitpunkt.
Als Nächstes werden die lichtgeschützten Pixelbereiche R21 und R22 beschrieben. Wie es in 1 gezeigt ist, sind zwei Zeilen der lichtgeschützten Pixel P2 in dem lichtgeschützten Pixelbereich R21 angeordnet und zwei Zeilen der lichtgeschützten Pixel P2 sind in dem lichtgeschützten Pixelbereich R22 angeordnet. Eine Konfiguration des lichtgeschützten Pixelbereichs R22 ist einer Konfiguration des lichtgeschützten Pixelbereichs R21 ähnlich und der lichtgeschützte Pixelbereich R21 wird daher nachstehend als Beispiel beschrieben.
3 zeigt ein Konfigurationsbeispiel des lichtgeschützten Pixelbereichs R21. Es ist zu beachten, dass 3 zudem den Abtaster 21 zusätzlich zu dem lichtgeschützten Pixelbereich R21 der Pixelmatrix 10 zeigt. Die Pixelmatrix 10 enthält die Steuerleitung TGL, die Steuerleitung SLL und die Steuerleitung RSTL in dem lichtgeschützten Pixelbereich R21. Die Steuerleitung TGL verläuft in horizontaler Richtung (einer Querrichtung in 3) und das Steuersignal TG wird von dem Abtaster 21 an die Steuerleitung TGL angelegt. Die Steuerleitung SLL verläuft in horizontaler Richtung und das Steuersignal SL wird von dem Abtaster 21 an die Steuerleitung SLL angelegt. Die Steuerleitung RSTL verläuft in horizontaler Richtung und das Steuersignal RST wird von dem Abtaster 21 an die Steuerleitung RSTL angelegt.
Die mehreren lichtgeschützten Pixel P2 umfassen mehrere lichtgeschützte Pixel P2A und mehrere lichtgeschützte Pixel P2B. Die lichtgeschützten Pixel P2A und die lichtgeschützten Pixel P2B weisen Schaltungskonfigurationen auf, die einander gleichen. Die lichtgeschützten Pixel P2A umfassen Pixel in einer oberen Zeile der beiden Zeilen der lichtgeschützten Pixel P2 und die lichtgeschützten Pixel P2B umfassen Pixel in einer unteren Zeile der beiden Zeilen der lichtgeschützten Pixel P2.
Die lichtgeschützten Pixel P2 (die lichtgeschützten Pixel P2A und P2B) enthalten jeweils die Photodiode 11 und die Transistoren 12 bis 15. Die lichtgeschützten Pixel P2 haben die gleiche Schaltungskonfiguration wie die Pixel P1 (2) und unterscheiden sich von den Pixeln P1 darin, dass Licht abgeschirmt wird, so dass es nicht in die Photodiode 11 eintritt.
Bei dieser Konfiguration wird in den lichtgeschützten Pixeln P2 (den lichtgeschützten Pixeln P2A und P2B) wie bei den Pixeln P1 der Transistor 15 in den EIN-Zustand geschaltet, was bewirkt, dass der Transistor 14 das Signal SIG, das der Spannung der schwebenden Diffusion FD entspricht, durch den Transistor 15 an die Signalleitung SGL ausgibt. Die lichtgeschützten Pixel P2 sind lichtgeschützt; daher wird die Spannung der schwebenden Diffusion FD in der D-Phasen-Periode PD zu einer Spannung, die einem Dunkelstrom der Photodiode 11 entspricht. Dementsprechend gibt der Transistor 14 als Signal SIG in der D-Phasen-Periode PD die dem Dunkelstrom entsprechende Pixelspannung Vpix aus.
Als Nächstes werden die Dummy-Pixelbereiche R3 und R4 beschrieben. Wie es in 1 gezeigt ist, sind zwei Zeilen der Dummy-Pixel P3 in dem Dummy-Pixelbereich R3 angeordnet und zwei Zeilen der Dummy-Pixel P4 in dem Dummy-Pixelbereich R4 angeordnet.
4 zeigt ein Konfigurationsbeispiel des Dummy-Pixelbereichs R3. Es ist zu beachten, dass 4 zudem den Abtaster 21 und den Signalgenerator 22 zusätzlich zu dem Dummy-Pixelbereich R3 der Pixelmatrix 10 zeigt. Die Pixelmatrix 10 enthält die Steuerleitung SLL, eine Steuerleitung VMAL und eine Steuerleitung VMBL in dem Dummy-Pixelbereich R3. Die Steuerleitung SLL verläuft in der horizontalen Richtung (eine Querrichtung in 4) und das Steuersignal SL wird von dem Abtaster 21 an die Steuerleitung SLL angelegt. Die Steuerleitung VMAL verläuft in horizontaler Richtung und ein Steuersignal VMA wird von einem Spannungsgenerator 30A (der später beschrieben wird) des Signalgenerators 22 an die Steuerleitung VMAL angelegt. Die Steuerleitung VMBL verläuft in horizontaler Richtung und ein Steuersignal VMB wird von einem Spannungsgenerator 30B (der später beschrieben wird) des Signalgenerators 22 an die Steuerleitung VMBL angelegt.
Die mehreren Dummy-Pixel P3 umfassen mehrere Dummy-Pixel P3A und mehrere Dummy-Pixel P3B. Die Dummy-Pixel P3A und die Dummy-Pixel P3B weisen Schaltungskonfigurationen auf, die einander gleichen. Die Dummy-Pixel P3A umfassen Pixel in einer oberen Zeile der beiden Zeilen der Dummy-Pixel P3 und die Dummy-Pixel P3B umfassen Pixel in einer unteren Zeile der beiden Zeilen der Dummy-Pixel P3.
Die Dummy-Pixel P3 (die Dummy-Pixel P3A und P3B) weisen jeweils die Transistoren 14 und 15 auf. Mit anderen Worten entsprechen die Dummy-Pixel P3 jeweils dem Pixel P1 (2), aus dem die Photodiode 11 und die Transistoren 12 und 13 entfernt sind.
In den Dummy-Pixeln P3A hat der Transistor 14 das Gate, das mit der Steuerleitung VMAL gekoppelt ist, den Drain, der mit der Versorgungsspannung VDD versorgt wird, und die Source, die mit dem Drain des Transistors 15 gekoppelt ist. Der Transistor 15 hat das Gate, das mit der Steuerleitung SLL gekoppelt ist, den Drain, der mit der Source des Transistors 14 gekoppelt ist, und die Source, die mit einer geradzahligen Signalleitung SGL (z. B. der Signalleitung SGL(0)) gekoppelt ist.
In den Dummy-Pixeln P3B hat der Transistor 14 das Gate, das mit der Steuerleitung VMBL gekoppelt ist, den Drain, der mit der Versorgungsspannung VDD versorgt wird, und die Source, die mit dem Drain des Transistors 15 gekoppelt ist. Der Transistor 15 hat das Gate, das mit der Steuerleitung SLL gekoppelt ist, den Drain, der mit der Source des Transistors 14 gekoppelt ist, und die Source, die mit einer ungeradzahligen Signalleitung SGL (z. B. der Signalleitung SGL(1)) gekoppelt ist.
Bei dieser Konfiguration wird in den Dummy-Pixeln P3A der Transistor 15 in den EIN-Zustand geschaltet, was bewirkt, dass der Transistor 14 das Signal SIG, das einer Spannung des Steuersignals VMA entspricht, in der P-Phasen-Periode PP und der D-Phasen-Periode PD über den Transistor 15 an die Signalleitung SGL ausgibt. In ähnlicher Weise wird in den Dummy-Pixeln P3B der Transistor 15 in den EIN-Zustand geschaltet, was bewirkt, dass der Transistor 14 das Signal SIG, das einer Spannung des Steuersignals VMB entspricht, in der P-Phasen-Periode PP und der D-Phasen-Periode PD über den Transistor 15 an die Signalleitung SGL ausgibt.
5 zeigt ein Konfigurationsbeispiel des Dummy-Pixelbereichs R4. Es ist zu beachten, dass 5 zudem den Abtaster 21 und den Signalgenerator 23 zusätzlich zu dem Dummy-Pixelbereich R4 der Pixelmatrix 10 zeigt. Die Pixelmatrix 10 enthält die Steuerleitung SLL und eine Steuerleitung SUNL in dem Dummy-Pixelbereich R4. Die Steuerleitung SLL verläuft in horizontaler Richtung (einer Querrichtung in 5) und das Steuersignal SL wird von dem Abtaster 21 an die Steuerleitung SLL angelegt. Die Steuerleitung SUNL verläuft in horizontaler Richtung und ein Steuersignal SUN wird von dem Signalgenerator 23 an die Steuerleitung SUNL angelegt.
Die mehreren Dummy-Pixel P4 umfassen mehrere Dummy-Pixel P4A und mehrere Dummy-Pixel P4B. Die Dummy-Pixel P4A und die Dummy-Pixel P4B weisen Schaltungskonfigurationen auf, die einander gleichen. Die Dummy-Pixel P4A umfassen Pixel in einer oberen Zeile der beiden Zeilen der Dummy-Pixel P4 und die Dummy-Pixel P4B umfassen Pixel in einer unteren Zeile der beiden Zeilen der Dummy-Pixel P4.
Die Dummy-Pixel P4 (die Dummy-Pixel P4A und P4B) enthalten jeweils die Transistoren 14 und 15. Die Dummy-Pixel P4 haben die gleiche Schaltungskonfiguration wie die Dummy-Pixel P3 (4). Das Gate des Transistors 14 ist mit der Steuerleitung SUNL gekoppelt, der Drain wird mit der Versorgungsspannung VDD versorgt und die Source ist mit dem Drain des Transistors 15 gekoppelt. Das Gate des Transistors 15 ist mit der Steuerleitung SLL gekoppelt, der Drain ist mit der Source des Transistors 14 gekoppelt und die Source ist mit der Signalleitung SGL gekoppelt. Die Source des Transistors 15 des Dummy-Pixels P4A ist mit einer geradzahligen Signalleitung SGL (z. B. der Signalleitung SGL(0)) gekoppelt und die Source des Transistors 15 des Dummy-Pixels P4B ist mit einer ungeradzahligen Signalleitung SGL (z. B. der Signalleitung SGL(1)) gekoppelt.
In den Dummy-Pixeln P4 wird, wie es später beschrieben wird, in einem Fall, in dem die Pixel P1 in dem normalen Pixelbereich R1, die lichtgeschützten Pixel P2 in den lichtgeschützten Pixelbereichen R21 und R22 und die Dummy-Pixel P3 in dem Dummy-Pixelbereich R3 als Ausleseziele ausgewählt sind, der Transistor 15 in den EIN-Zustand geschaltet. Danach geben beispielsweise in einem Fall, in dem die Abbildungsvorrichtung 1 ein Bild eines extrem hellen Objekts aufnimmt, die Dummy-Pixel P4 jeweils eine Spannung, die einer Spannung des Steuersignals SUN entspricht, in einer vorbestimmten Periode vor der P-Phasen-Periode PP über den Transistor 15 an die Signalleitung SGL aus. Somit begrenzen in einem Fall, in dem das Bild eines extrem hellen Objekts aufgenommen wird, wie es später beschrieben wird, die Dummy-Pixel P4 jeweils die Spannung des Signals SIG, um zu verhindern, dass die Spannung des Signals SIG in der vorbestimmten Periode vor der P-Phasen-Periode PP zu niedrig wird.
Der Abtaster 21 (1) steuert auf der Basis eines Befehls von dem Controller 50 aufeinanderfolgend die mehreren Pixel P1 in dem normalen Pixelbereich R1 an und enthält beispielsweise ein Schieberegister, einen Adressendecodierer usw. Insbesondere legt der Abtaster 21 aufeinanderfolgend das Steuersignal RST an die mehreren Steuerleitungen RSTL in dem normalen Pixelbereich R1 an, legt aufeinanderfolgend das Steuersignal TG an die mehreren Steuerleitungen TGL an und legt aufeinanderfolgend das Steuersignal SL an die mehreren Steuerleitungen SLL an.
Darüber hinaus hat der Abtaster 21, wie es später beschrieben wird, auch die Funktion, die mehreren lichtgeschützten Pixel P2 in den lichtgeschützten Pixelbereichen R21 und R22 und die mehreren Dummy-Pixel P3 in dem Dummy-Pixelbereich R3 in einer Austastperiode P20 anzusteuern.
Ferner hat der Abtaster 21, wie es später beschrieben wird, in einem Fall, in dem die Pixel P1 in dem normalen Pixelbereich R1, die lichtgeschützten Pixel P2 in den lichtgeschützten Pixelbereichen R21 und R22 und die Dummy-Pixel P3 in dem Dummy-Pixelbereich R3 als Ausleseziele ausgewählt sind, auch die Funktion, die Dummy-Pixel P4 in dem Dummy-Pixelbereich R4 anzusteuern.
Auf der Basis eines Befehls von dem Controller 50 legt der Signalgenerator 22 das Steuersignal VMA an die Steuerleitung VMAL in der Pixelmatrix 10 an und legt das Steuersignal VMB an die Steuerleitung VMBL an. Wie es in 4 gezeigt ist, enthält der Signalgenerator 22 zwei Spannungsgeneratoren 30 (die Spannungsgeneratoren 30A und 30B). Der Spannungsgenerator 30A und der Spannungsgenerator 30B weisen Schaltungskonfigurationen auf, die einander gleichen, und der Spannungsgenerator 30A wird daher nachstehend als Beispiel beschrieben.
6 zeigt ein Konfigurationsbeispiel des Spannungsgenerators 30A. Der Spannungsgenerator 30A enthält einen Widerstandsschaltungsabschnitt 31, einen Wähler 32, einen Temperatursensor 33 und einen Wähler 34. Der Widerstandsschaltungsabschnitt 31 enthält mehrere in Reihe geschaltete Widerstände und teilt die Stromquellenspannung VDD auf, um mehrere von Spannungen erzeugen. Der Wähler 32 wählt eine unter den mehreren Spannungen aus, die von dem Widerstandsschaltungsabschnitt 31 erzeugt werden, auf der Basis eines Steuersignals, das von dem Controller 50 geliefert wird, aus und gibt die ausgewählte Spannung aus. Der Temperatursensor 33 detektiert eine Temperatur und erzeugt eine Spannung Vtemp, die der detektierten Temperatur entspricht. Der Wähler 34 wählt die von dem Wähler 32 gelieferte Spannung oder die von dem Temperatursensor 33 gelieferte Spannung Vtemp auf der Basis eines von dem Controller 50 gelieferten Steuersignals aus und gibt die ausgewählte Spannung als Steuersignal VMA aus.
Der Spannungsgenerator 30A und der Spannungsgenerator 30B werden getrennt von dem Controller 50 mit einem Steuersignal beliefert. Dies ermöglicht es den Spannungsgeneratoren 30A und 30B, die gleichen Steuersignale VMA und VMB zu erzeugen oder voneinander verschiedene Steuersignale VMA und VMB zu erzeugen.
Der Signalgenerator 23 legt das Steuersignal SUN auf der Basis eines Befehls von dem Controller 50 an die Steuerleitung SUNL in der Pixelanordnung 10 an. Wie es später beschrieben wird, begrenzt das Steuersignal SUN in einem Fall, in dem die Abbildungsvorrichtung 1 ein Bild eines extrem hellen Objekts erfasst, die Spannung des Signals SIG, um zu verhindern, dass die Spannung des Signals SIG in einer vorbestimmten Periode vor der P-Phasen-Periode PP zu niedrig wird.
Der Ausleseabschnitt 40 (die Ausleseabschnitte 40S und 40N) führt eine A/D-Umsetzung auf der Basis des Signals SIG durch, das von der Pixelmatrix 10 über die Signalleitung SGL geliefert wird, um ein Bildsignal DATAO (Bildsignale DATAOS und DATAON) zu erzeugen. Der Ausleseabschnitt 40S ist mit den geradzahligen Signalleitungen SGL (den Signalleitungen SGL(0), SGL(2), SGL (4), ...) verbunden und in diesem Beispiel in vertikaler Richtung (der Längsrichtung in 1) unterhalb des Pixelmatrix 10 angeordnet. Der Ausleseabschnitt 40N ist mit den ungeradzahligen Signalleitungen SGL (den Signalleitungen SGL(1), SGL(3), SGL(5), ...) gekoppelt und in diesem Beispiel in vertikaler Richtung über der Pixelmatrix 10 angeordnet.
7A zeigt ein Konfigurationsbeispiel des Ausleseabschnitts 40S. 7B zeigt ein Konfigurationsbeispiel des Ausleseabschnitts 40N. Es ist zu beachten, dass 7A zudem den Controller 50 und den Signalprozessor 60 zusätzlich zu dem Ausleseabschnitt 40S zeigt. Ebenso zeigt 7B zudem den Controller 50 und den Signalprozessor 60 zusätzlich zu dem Ausleseabschnitt 40N.
Der Ausleseabschnitt 40 (die Ausleseabschnitte 40S und 40N) enthält mehrere A/D-Umsetzer (Analog/Digital-Umsetzer) ADC (A/D-Umsetzer ADC(0), ADC(1), ADC(2), ...). mehrere Schaltabschnitte SW (Schaltabschnitte SW(0), SW(1), SW(2), ...) und eine Busverdrahtungsleitung 100 (Busverdrahtungsleitungen 100S und 100N).
Die A/D-Umsetzer ADC führen jeweils eine A/D-Umsetzung auf der Basis des von der Pixelmatrix 10 gelieferten Signals SIG durch, um die Pixelspannung Vpix in einen digitalen Code CODE umzuwandeln. Die mehreren A/D-Umsetzer ADC sind den mehreren Signalleitungen SGL entsprechend bereitgestellt. Insbesondere ist in dem Ausleseabschnitt 40S (7A) ein nullter A/D-Umsetzer ADC (0) entsprechend einer nullten Signalleitung SGL(0) bereitgestellt, ein zweiter A/D-Umsetzer ADC(2) entsprechend einer zweiten Signalleitung SGL(2) bereitgestellt und ein vierter A/D-Umsetzer ADC(4) entsprechend einer vierten Signalleitung SGL(4) bereitgestellt. Ebenso ist in dem Ausleseabschnitt 40N (7B) ein erster A/D-Umsetzer ADC(1) entsprechend einer ersten Signalleitung SGL(2) bereitgestellt, ein dritter A/D-Umsetzer ADC(3) entsprechend einer dritten Signalleitung SGL(3) bereitgestellt und ein fünfter A/D-Umsetzer ADC (5) entsprechend einer fünften Signalleitung SGL(5) bereitgestellt.
Die A/D-Umsetzer ADC enthalten jeweils kapazitive Elemente 41 und 42, die Stromquelle 44, einen Komparator 45 und einen Zähler 46. Das kapazitive Element 41 wird an einem Ende mit einem Referenzsignal REF versorgt, das von dem Controller 50 geliefert wird, und ist an einem anderen Ende mit einem positiven Eingangsanschluss des Komparators 45 gekoppelt. Das Referenzsignal REF weist eine sogenannte Rampenwellenform auf, bei der ein Spannungspegel im Lauf der Zeit in der P-Phasen-Periode PP und der D-Phasen-Periode PD allmählich abnimmt. Das kapazitive Element 42 hat ein Ende, das mit der Signalleitung SGL gekoppelt ist, und ein anderes Ende, das mit einem negativen Eingangsanschluss des Komparators 45 gekoppelt ist. Die Stromquelle 44 leitet einen Strom mit einem vorbestimmten Stromstärkewert von der Signalleitung SGL zu Masse. Der Komparator 45 führt einen Vergleich zwischen einer Eingangsspannung an dem positiven Eingangsanschluss und einer Eingangsspannung an dem negativen Eingangsanschluss durch und gibt ein Ergebnis des Vergleichs als das Signal CMP aus. Der Komparator 45 hat den positiven Eingangsanschluss, der über das kapazitive Element 41 mit dem Referenzsignal REF versorgt wird, und den negativen Eingangsanschluss, der über das kapazitive Element 42 mit dem Signal SIG versorgt wird. Der Komparator 45 hat zudem die Funktion, eine Nulleinstellung durchzuführen, die bewirkt, dass der positive Eingangsanschluss und der negative Eingangsanschluss in einer vorgegebenen Periode vor der P-Phasen-Periode PP elektrisch miteinander gekoppelt werden. Der Zähler 46 führt einen Zählbetrieb auf der Basis des von dem Komparator 45 gelieferten Signals CMP und eines Taktsignals CLK und eines von dem Controller 50 gelieferten Steuersignals CC durch. Bei dieser Konfiguration führen die A/D-Umsetzer ADC jeweils eine A/D-Umsetzung auf der Basis des Signals SIG aus und geben einen Zählwert CNT des Zählers 46 als einen digitalen Code CODE mit mehreren Bits (in diesem Beispiel 13 Bits) aus.
Die Schaltabschnitte SW liefern jeweils den digitalen Code CODE, der von einem entsprechenden der A/D-Umsetzer ADC ausgegeben wird, auf der Basis des von dem Controller 50 gelieferten Steuersignals SEL an die Busverdrahtungsleitung 100. Die mehreren Schaltabschnitte SW sind den mehreren A/D-Umsetzern ADC entsprechend bereitgestellt. Insbesondere ist in dem Ausleseabschnitt 40S (7A) ein nullter Schaltabschnitt SW(0) bereitgestellt, der dem nullten A/D-Umsetzer ADC(0) entspricht, ein zweiter Schaltabschnitt SW(2) bereitgestellt, der dem zweiten A/D-Umsetzer ADC(2) entspricht, und ein vierter Schaltabschnitt SW(4) bereitgestellt, der dem vierten A/D-Umsetzer ADC(4) entspricht. In gleicher Weise ist in dem Ausleseabschnitt 40N (7B) ein erster Schaltabschnitt SW(1) bereitgestellt, der dem ersten A/D-Umsetzer ADC(1) entspricht, ein dritter Schaltabschnitt SW(3) bereitgestellt, der dem dritten A/D-Umsetzer ADC(3) entspricht, und ein fünfter Schaltabschnitt SW(5) bereitgestellt, der dem fünften A/D-Umsetzer ADC(5) entspricht.
Die Schaltabschnitte SW sind in diesem Beispiel jeweils mit der gleichen Anzahl (in diesem Beispiel dreizehn) von Transistoren wie der Anzahl von Bits in dem digitalen Code CODE ausgebildet. Diese Transistoren werden auf der Basis der jeweiligen Bits (Steuersignale SEL[0] bis SEL[4095]) des von dem Controller 50 gelieferten Steuersignals SEL einer EIN/AUS-Steuerung unterzogen. Insbesondere werden beispielsweise die jeweiligen Transistoren auf der Basis des Steuersignals SEL[0] in den EIN-Zustand geschaltet, was den nullten Schaltabschnitt SW (SW(0)) (7A) dazu veranlasst, den von dem nullten A/D-Umsetzer ADC(0) ausgegebenen digitalen Code CODE an die Busverdrahtungsleitung 100S zu liefern. Ebenso werden beispielsweise die jeweiligen Transistoren auf der Basis des Steuersignals SEL[1] in den EIN-Zustand geschaltet, was veranlasst, dass der erste Schaltabschnitt SW (SW(1)) (7B) den digitalen Code CODE, der von dem ersten A/D-Umsetzer ADC(1) ausgegeben wird, an die Busverdrahtungsleitung 100N liefert. Gleiches gilt für die anderen Schaltabschnitte SW.
Die Busverdrahtungsleitung 100S (7A) enthält mehrere (in diesem Beispiel dreizehn) Verdrahtungsleitungen und überträgt die von den A/D-Umsetzern ADC des Ausleseabschnitts 40S ausgegebenen digitalen Codes CODE. Der Ausleseabschnitt 40S liefert dem Signalprozessor 60 die mehreren digitalen Codes CODE als das Bildsignal DATAOS, das von den A/D-Umsetzern ADC des Ausleseabschnitts 40S unter Verwendung der Busverdrahtungsleitung 100S geliefert wird.
Ebenso enthält die Busverdrahtungsleitung 100N (7B) mehrere (in diesem Beispiel dreizehn) Verdrahtungsleitungen und überträgt die von den A/D-Umsetzern ADC des Ausleseabschnitts 40N ausgegebenen digitalen Codes CODE. Der Ausleseabschnitt 40N liefert dem Signalprozessor 60 die mehreren digitalen Codes CODE als das Bildsignal DATA0N, das von den A/D-Umsetzern ADC des Ausleseabschnitts 40N unter Verwendung der Busverdrahtungsleitung 100N geliefert wird.
Der Controller 50 (1) liefert ein Steuersignal an den Abtaster 21, die Signalgeneratoren 22 und 23, den Ausleseabschnitt 40 (die Ausleseabschnitte 40S und 40N) und den Signalprozessor 60 und steuert den Betrieb dieser Schaltungen. wodurch ein Betrieb der Abbildungsvorrichtung 1 gesteuert wird.
Der Controller 50 enthält einen Referenzsignalgenerator 51. Der Referenzsignalgenerator 51 erzeugt das Referenzsignal REF. Das Referenzsignal REF weist eine sogenannte Rampenwellenform auf, bei der der Spannungspegel im Lauf der Zeit in der P-Phasen-Periode PP und der D-Phasen-Periode PD allmählich abnimmt. Der Referenzsignalgenerator 51 kann einen Gradienten der Rampenwellenform in dem Referenzsignal REF und einen Spannungsversatzbetrag OFS ändern. Danach liefert der Referenzsignalgenerator 51 das erzeugte Referenzsignal REF an die A/D-Umsetzer ADC des Ausleseabschnitts 40 (der Ausleseabschnitte 40S und 40N).
Bei dieser Konfiguration führt der Controller 50 beispielsweise eine Steuerung durch, indem er ein Steuersignal an den Abtaster 21 liefert, durch das der Abtaster 21 dazu veranlasst wird, die mehreren Pixel P1 in dem normalen Pixelbereich R1 aufeinanderfolgend anzusteuern und die mehreren lichtgeschützten Pixel P2 in den lichtgeschützten Pixelbereichen R21 und R22 und die mehreren Dummy-Pixel P3 in dem Dummy-Pixelbereich R3 in der Austastperiode P20 anzusteuern. Darüber hinaus führt der Controller 50 beispielsweise eine Steuerung durch, indem er ein Steuersignal an den Abtaster 21 liefert, durch das der Abtaster 21 in einem Fall, in dem die Pixel P1 in dem normalen Pixelbereich R1, die lichtgeschützten Pixel P2 in den lichtgeschützten Pixelbereichen R21 und R22 und die Dummy-Pixel P3 in dem Dummy-Pixelbereich R3 als Ausleseziele ausgewählt sind, dazu veranlasst wird, die Dummy-Pixel P4 in dem Dummy-Pixelbereich R4 anzusteuern.
Darüber hinaus führt der Controller 50 eine Steuerung durch, indem er ein Steuersignal an den Signalgenerator 22 liefert, durch das der Signalgenerator 22 dazu veranlasst wird, das Steuersignal VMA an die Steuerleitung VMAL in dem Dummy-Pixelbereich R3 anzulegen und das Steuersignal VMB an die Steuerleitung VMBL anzulegen. Ferner führt der Controller 50 eine Steuerung durch, indem er ein Steuersignal an den Signalgenerator 23 liefert, durch das der Signalgenerator 23 dazu veranlasst wird, das Steuersignal SUN an die Steuerleitung SUNL in dem Dummy-Pixelbereich R4 anzulegen.
Ferner führt der Controller 50 eine Steuerung durch, indem er das Referenzsignal REF, das Taktsignal CLK, das Steuersignal CC und das Steuersignal SEL (die Steuersignale SEL[0] bis SEL[4095]) an den Ausleseabschnitt 40 (die Ausleseabschnitte 40S und 40N) liefert, wodurch der Ausleseabschnitt 40 dazu veranlasst wird, das Bildsignal DATAO (die Bildsignale DATAOS und DATAON) auf der Basis des Signals SIG zu erzeugen.
Darüber hinaus liefert der Controller 50 ein Steuersignal an den Signalprozessor 60, um einen Betrieb des Signalprozessors 60 zu steuern.
8 zeigt ein Konfigurationsbeispiel des Signalprozessors 60. Der Signalprozessor 60 führt eine vorbestimmte Signalverarbeitung auf der Basis des Bildsignals DATAO (der Bildsignale DATAOS und DATAON) durch, das von dem Ausleseabschnitt 40 geliefert wird, um ein signalverarbeitetes Bildsignal als ein Bildsignal DATA auszugeben. Darüber hinaus hat der Signalprozessor 60 auch Funktionen, eine Diagnoseverarbeitung auf der Basis des Bildsignals DATAO (der Bildsignale DATAOS und DATAON) durchzuführen und ein Diagnoseergebnis RES auszugeben. Der Signalprozessor 60 enthält Prozessoren 70 und 80 und einen Diagnoseabschnitt 61.
Der Prozessor 70 führt eine Dunkelstromkorrektur auf der Basis des Bildsignals DATAO (der Bildsignale DATAOS und DATAON) durch. Bei der Dunkelstromkorrektur wird ein Beitragsanteil eines Dunkelstroms der Photodiode 11 von den in dem Bildsignal DATAO enthaltenen digitalen Codes CODE subtrahiert. Der Prozessor 70 enthält einen Durchschnittswertberechnungsabschnitt 71, einen Versatzbetragsberechnungsabschnitt 72, einen Durchschnittswertberechnungsabschnitt 73, einen Korrekturwertberechnungsabschnitt 74 und einen Korrekturabschnitt 75.
Der Durchschnittswertberechnungsabschnitt 71 bestimmt einen Durchschnittswert der digitalen Codes CODE, die sich auf die mehreren lichtgeschützten Pixel P2 in dem lichtgeschützten Pixelbereich R21 beziehen und die in dem Bildsignal DATAO enthalten sind, auf der Basis eines Befehls von dem Controller 50. Mit anderen Worten bestimmt der Durchschnittswertberechnungsabschnitt 71 in einem Fall, in dem die digitalen Codes CODE erzeugt werden, indem die mehreren lichtgeschützten Pixeln P2 in dem lichtgeschützten Pixelbereich R21 durch den Abtaster 21 angesteuert werden und eine A/D-Umsetzung durch den Ausleseabschnitt 40 auf der Basis des Signals SIG durchgeführt wird, den Durchschnittswert dieser digitalen Codes CODE.
Der Versatzbetragsberechnungsabschnitt 72 berechnet einen Spannungsversatzbetrag OFS des Referenzsignals REF in der D-Phasen-Periode PD auf der Basis eines Ergebnisses der Berechnung durch den Durchschnittswertberechnungsabschnitt 71. Danach liefert der Versatzbetragsberechnungsabschnitt 72 ein Ergebnis einer solchen Berechnung an den Controller 50. Der Controller 50 speichert den Spannungsversatzbetrag OFS in einem Register und der Referenzsignalgenerator 51 des Controllers 50 erzeugt das Referenzsignal REF auf der Basis des Spannungsversatzbetrags OFS. Somit erzeugt der Referenzsignalgenerator 51 danach in der D-Phasen-Periode PD das Referenzsignal REF, dessen Spannung um den Spannungsversatzbetrag OFS verschoben ist. Danach steuert der Abtaster 21 die mehreren lichtgeschützten Pixeln P2 in dem lichtgeschützten Pixelbereich R22 an und der Ausleseabschnitt 40 führt eine A/D-Umsetzung unter Verwendung des Referenzsignals REF auf der Basis des Signals SIG durch, wodurch die digitalen Codes CODE erzeugt werden.
Der Durchschnittswertberechnungsabschnitt 73 bestimmt einen Durchschnittswert der digitalen Codes CODE, die sich auf die mehreren lichtgeschützten Pixel P2 in dem lichtgeschützten Pixelbereich R22 beziehen und die in dem Bildsignal DATAO enthalten sind, auf der Basis eines Befehls von dem Controller 50. Die digitalen Codes CODE werden in der D-Phasen-Periode PD durch den Ausleseabschnitt 40 unter Verwendung des Referenzsignals REF erzeugt, dessen Spannung um den Spannungsversatzbetrag OFS verschoben ist. Der Durchschnittswertberechnungsabschnitt 73 bestimmt einen Durchschnittswert der so erzeugten digitalen Codes CODE.
Der Korrekturwertberechnungsabschnitt 74 berechnet einen Korrekturwert der digitalen Codes CODE auf der Basis eines Berechnungsergebnisses des Durchschnittswertberechnungsabschnitts 73.
Der Korrekturabschnitt 75 korrigiert die digitalen Codes CODE, die sich auf die mehreren Pixel P1 in dem normalen Pixelbereich R1 beziehen und die in dem Bildsignal DATAO enthalten sind, unter Verwendung des durch den Korrekturwertberechnungsabschnitt 74 berechneten Korrekturwerts.
Bei dieser Konfiguration bestimmt der Prozessor 70 einen Einfluss des Dunkelstroms der Photodiode 11, der auf die digitalen Codes CODE ausgeübt wird, auf der Grundlage der digitalen Codes CODE, die sich auf die mehreren lichtgeschützten Pixeln P2 in den lichtgeschützten Pixelbereichen R21 und R22 beziehen, und subtrahiert einen Beitragsanteil des Dunkelstroms von den digitalen Codes CODE, die sich auf die mehreren Pixel P1 in dem normalen Pixelbereich R1 beziehen.
In einem Fall, in dem beispielsweise die Pixel P1 in einer Zeile oder die Pixel P1 in einer Spalte nicht richtig arbeiten, wodurch ein linearer Streifen in einem Bild verursacht wird, führt der Prozessor 80 eine Korrekturverarbeitung an dem Bild durch. Der Prozessor 80 enthält einen Zeilendurchschnittswertberechnungsabschnitt 81, einen Bestimmungsabschnitt 82, einen Horizontalstreifenkorrekturabschnitt 83, einen Bestimmungsabschnitt 84, einen Vertikalstreifenkorrekturabschnitt 85, einen Auswahlcontroller 86 und einen Wähler 87.
Der Zeilendurchschnittswertberechnungsabschnitt 81 berechnet einen Durchschnittswert der digitalen Codes CODE, die sich auf die Pixel P1 in einer Zeile in dem normalen Pixelbereich R1 beziehen, auf der Basis des von dem Prozessor 70 gelieferten Bildsignals.
Der Bestimmungsabschnitt 82 bestimmt auf der Basis eines Durchschnittswerts der digitalen Codes CODE in mehreren Zeilen, der von dem Zeilendurchschnittswertberechnungsabschnitt 81 geliefert wird, ob ein linearer Streifen, der sich in der horizontalen Richtung erstreckt, erzeugt wird oder nicht. Beispielsweise bestimmt der Bestimmungsabschnitt 82 speziell in einem Fall, in dem eine Differenz zwischen einem Durchschnittswert der digitalen Codes CODE, die sich auf die Pixel P1 in einer Zielzeile beziehen, und einem Durchschnittswert der digitalen Codes CODE, die sich auf die Pixel P1 in einer Zeile über der Zielzeile beziehen, größer als ein vorbestimmter Wert ist und eine Differenz zwischen dem Durchschnittswert der digitalen Codes CODE, die sich auf die Pixel P1 in der Zielzeile beziehen, und einem Durchschnittswert der digitalen Codes CODE, die sich auf die Pixel P1 in einer Zeile unter der Zielzeile beziehen, größer als ein vorbestimmter Wert ist, dass ein linearer Streifen in der Zielzeile erzeugt wird. Danach liefert der Bestimmungsabschnitt 82 ein Ergebnis einer solchen Bestimmung an den Auswahlcontroller 86.
Der Horizontalstreifenkorrekturabschnitt 83 berechnet die digitalen Codes CODE, die sich auf die Pixel P1 in der Zielzeile beziehen, auf der Basis der digitalen Codes CODE, die sich auf das Pixel P1 in der Zeile über der Zielzeile beziehen, und der digitalen Codes CODE, die sich auf die Pixel P1 in der Zeile unterhalb der Zielzeile beziehen. Insbesondere bestimmt der Horizontalstreifenkorrekturabschnitt 83 beispielsweise einen Durchschnittswert des digitalen Codes CODE, der sich auf das Pixel P1 über einem Zielpixel P1 bezieht, und des digitalen Codes, der sich auf das Pixel P1 unter dem Zielpixel P1 bezieht, um den digitalen Code CODE zu bestimmen, der sich auf das Zielpixel P1 bezieht.
Der Bestimmungsabschnitt 84 bestimmt auf der Basis des digitalen Codes CODE, der sich auf das Zielpixel P1 bezieht, des digitalen Codes CODE, der sich auf das Pixel P1 auf der linken Seite des Zielpixels P1 bezieht, und des digitalen Codes CODE, der sich auf das Pixel P1 auf der rechten Seite des Zielpixels P1 bezieht, die in dem von dem Prozessor 70 gelieferten Bildsignal enthalten sind, ob vielleicht ein linearer Streifen, der sich in der vertikalen Richtung erstreckt, erzeugt wird oder nicht. Speziell bestimmt der Bestimmungsabschnitt 84 beispielsweise in einem Fall, in dem eine Differenz zwischen dem digitalen Code CODE, der sich auf das Zielpixel P1 bezieht, und dem digitalen Code CODE, der sich auf das Pixel P1 links von dem Zielpixel P1 bezieht, größer als ein vorbestimmter Wert ist und eine Differenz zwischen dem digitalen Code CODE, der sich auf das Zielpixel P1 bezieht, und dem digitalen Code CODE, der sich auf das Pixel P1 rechts von dem Zielpixel P1 bezieht, größer als ein vorbestimmter Wert ist, dass möglicherweise ein linearer Streifen in einer Spalte erzeugt wird, die das Zielpixel P1 enthält. Danach liefert der Bestimmungsabschnitt 84 ein Ergebnis einer solchen Bestimmung an den Auswahlcontroller 86.
Beispielsweise bestimmt der Vertikalstreifenkorrekturabschnitt 85 einen Durchschnittswert des digitalen Codes CODE, der sich auf das Pixel P1 rechts von dem Zielpixel P1 bezieht, und des digitalen Codes CODE, der sich auf das Pixel P1 links von dem Zielpixel P1 bezieht, um den digitalen Code CODE zu bestimmen, der sich auf das Zielpixel P1 bezieht.
Der Auswahlcontroller 86 erzeugt auf der Basis der Ergebnisse der Bestimmung durch die Bestimmungsabschnitte 82 und 84 ein Auswahlsignal, das verwendet wird, um den unter dem vom Prozessor 70 gelieferten digitalen Code CODE, dem von dem Horizontalstreifenkorrekturabschnitt 83 gelieferten digitalen Code CODE und dem von dem Vertikalstreifenkorrekturabschnitt 85 gelieferten digitalen Code CODE auszuwählenden digitalen Code CODE anzugeben.
Der Wähler 87 wählt auf der Basis des von dem Auswahlcontroller 86 gelieferten Auswahlsignals den von dem Prozessor 70 gelieferten digitalen Code CODE, den von dem Horizontalstreifenkorrekturabschnitt 83 gelieferten digitalen Code CODE oder den CODE von dem Vertikalstreifenkorrekturabschnitt 85 gelieferten digitalen Code und gibt den ausgewählten digitalen Code CODE aus.
Bei dieser Konfiguration detektiert der Prozessor 80 einen linearen Streifen auf der Basis des von dem Prozessor 70 gelieferten Bildsignals und korrigiert den digitalen Code CODE, um den linearen Streifen weniger auffällig zu machen. Danach gibt der Prozessor 80 das so verarbeitete Bildsignal als das Bildsignal DATA aus. Es ist zu beachten, dass in diesem Beispiel der Prozessor 80 in der Abbildungsvorrichtung 1 bereitgestellt ist, dies jedoch nicht einschränkend ist. Der Prozessor 80 ist möglicherweise nicht in der Abbildungsvorrichtung 1 bereitgestellt und ein von der Abbildungsvorrichtung 1 verschiedener Signalprozessor kann eine Verarbeitung des Prozessors 80 durchführen.
Es ist zu beachten, dass in diesem Beispiel in einem Fall, in dem die Pixel P1 in einer Zeile oder die Pixel P1 in einer Spalte nicht richtig arbeiten, wodurch die Erzeugung eines linearen Streifens in einem Bild verursacht wird, der Prozessor 80 die digitalen Codes CODE korrigiert, um den linearen Streifen weniger auffällig zu machen, aber dies ist nicht einschränkend. Beispielsweise können in einem Fall, in dem die Pixel P1 in zwei benachbarten Zeilen nicht richtig arbeiten, was die Erzeugung eines linearen Streifens in dem Bild verursacht, die digitalen Codes CODE auf ähnliche Weise korrigiert werden.
Der Diagnoseabschnitt 61 führt eine Diagnoseverarbeitung auf der Basis des Bildsignals DATAO (der Bildsignale DATAOS und DATAON) durch. Insbesondere führt der Diagnoseabschnitt 61 eine Diagnoseverarbeitung durch, indem er bestätigt, ob die in dem Bildsignal DATAO enthaltenen digitalen Codes CODE vorgegebenen Spezifikationen entsprechen, und gibt das Diagnoseergebnis RES aus.
In der Abbildungsvorrichtung 1 können die in 1 dargestellten Blöcke in einem Halbleitersubstrat ausgebildet sein. Darüber hinaus können die in 1 dargestellten Blöcke kann in mehreren Halbleitersubstraten ausgebildet sein. Insbesondere können die jeweiligen Blöcke in der Abbildungsvorrichtung 1, wie es beispielsweise in 9 gezeigt ist, separat in zwei Halbleitersubstraten (einem oberen Substrat 201 und einem unteren Substrat 202) ausgebildet sein. In diesem Beispiel sind das obere Substrat 201 und das untere Substrat 202 gestapelt und über mehrere Durchkontaktierungen 203 miteinander gekoppelt. Beispielsweise ist es möglich, die Pixelmatrix 10, die Steuerleitungen TGL, SLL, RSTL, VMAL, VMBL und SUNL, die Signalleitungen SGL, den Abtaster 21 und die Signalgeneratoren 22 und 23 in dem oberen Substrat 201 auszubilden. Darüber hinaus ist es möglich, den Ausleseabschnitt 40 (die Ausleseabschnitte 40S und 40N), den Controller 50 und den Signalprozessor 60 in dem unteren Substrat 202 auszubilden. Insbesondere sind die Signalleitungen SGL in dem oberen Substrat 201 über mehrere Durchkontaktierungen 203A (einen ersten Kopplungsabschnitt) der mehreren Durchkontaktierungen 203 mit dem Ausleseabschnitt 40 in dem unteren Substrat 202 gekoppelt. Es ist zu beachten, dass die Gestaltung der jeweiligen Schaltungen nicht darauf beschränkt ist und beispielsweise die Signalgeneratoren 22 und 23 in dem unteren Substrat 202 ausgebildet sein können. In diesem Fall sind die mehreren Steuerleitungen VMAL, VMBL und SUNL in dem oberen Substrat 201 mit den Signalgeneratoren 22 und 23 in dem unteren Substrat 202 über mehrere Durchkontaktierungen 203B (einen zweiten Kopplungsabschnitt) der mehreren Durchkontaktierungen 203 gekoppelt. Eine solche gestapelte Konfiguration ermöglicht eine vorteilhafte Gestaltung in Bezug auf Layout. Darüber hinaus ist es in der Abbildungsvorrichtung 1 beispielsweise möglich, diese Fehlfunktionen auch dann zu diagnostizieren, wenn ein Kurzschluss zwischen benachbarten Durchkontaktierungen 203, ein Fixieren einer Spannung usw. auftritt.
38 zeigt ein Beispiel für Schaltungsgestaltungen in dem oberen Substrat 201 und in dem unteren Substrat 202.
In diesem Beispiel ist die Pixelmatrix 10 in dem oberen Substrat 201 ausgebildet. Mit anderen Worten sind die mehreren Pixel P1 (Pixel P1A und P1B), die mehreren lichtgeschützten Pixel P2 (lichtgeschützten Pixel P2A und P2B), die mehreren Dummy-Pixel P3 (Dummy-Pixel P3A und P3B), die mehreren Dummy-Pixel P4 (Dummy-Pixel P4A und P4B), die Steuerleitungen TGL, SLL, RSTL, VMAL, VMBL und SUNL und die Signalleitung SGL in dem oberen Substrat 201 ausgebildet.
Darüber hinaus sind Elektrodenbereiche 201A, 201B und 201C in dem oberen Substrat 20 bereitgestellt. Der Elektrodenbereich 201A ist an einer unteren Seite des oberen Substrats 201 bereitgestellt, der Elektrodenbereich 201B ist an einer oberen Seite des oberen Substrats 201 bereitgestellt und der Elektrodenbereich 201C ist auf einer linken Seite des oberen Substrats 201 bereitgestellt. Mehrere Elektroden sind in dem Elektrodenbereich 201A ausgebildet und die mehreren Elektroden sind beispielsweise mit mehreren geradzahligen Signalleitungen SGL in der Pixelmatrix 10 über eine Durchkontaktierung wie beispielsweise eine TCV (Chipdurchkontaktierung) gekoppelt. Mehrere Elektroden sind in dem Elektrodenbereich 201B ausgebildet und mehreren Elektroden sind beispielsweise mit mehreren ungeradzahligen Signalleitungen SGL in der Pixelmatrix 10 über eine Durchkontaktierung wie z. B. eine TCV gekoppelt. In dem Elektrodenbereich 201C sind mehrere Elektroden ausgebildet und diese Elektroden sind beispielsweise mit den Steuerleitungen TGL, SLL, RSTL, VMAL und VMBL in der Pixelmatrix 10 über eine Durchkontaktierung wie etwa eine TCV gekoppelt.
In diesem Beispiel sind der Abtaster 21, die Ausleseabschnitte 40S und 40N, der Referenzsignalgenerator 51 und der Prozessor 209 in dem unteren Substrat 202 ausgebildet. Hierbei entspricht der Prozessor 209 anderen Schaltungen als dem Referenzsignalgenerator in dem Controller 50, den Signalgeneratoren 22 und 23 und dem Signalprozessor 60. Der Prozessor 209 ist in 38 um eine Mitte in einer Aufwärts-Abwärts-Richtung angeordnet. Der Abtaster 21 ist auf einer linken Seite des Prozessors 209 angeordnet. Der Referenzsignalgenerator 51 ist auf einer rechten Seite des Prozessors 209 angeordnet. Der Ausleseabschnitt 40S ist unterhalb des Prozessors 209 angeordnet. Der Ausleseabschnitt 40N ist oberhalb angeordnet. Die Referenzsignale REF, die von dem Referenzsignalgenerator 51 an die zwei Ausleseabschnitte 40S und 40N geliefert werden, haben wünschenswerterweise in den beiden Ausleseabschnitten 40S und 40N die gleiche Wellenform. Daher ist ein Abstand von dem Referenzsignalgenerator 51 zu dem Ausleseabschnitt 40S wünschenswerterweise gleich einem Abstand von dem Referenzsignalgenerator 51 zu dem Ausleseabschnitt 40N. Es ist zu beachten, dass in diesem Beispiel ein Referenzsignalgenerator 51 bereitgestellt ist, dies ist jedoch nicht einschränkend. Beispielsweise können zwei Referenzsignalgeneratoren 51 (Referenzsignalgeneratoren 51S und 51N) bereitgestellt sein und das von dem Referenzsignalgenerator 51S erzeugte Referenzsignal REF kann an den Ausleseabschnitt 40S geliefert werden und das von dem Referenzsignalgenerator 51N erzeugte Referenzsignal kann an den Ausleseabschnitt 40N geliefert werden.
Darüber hinaus sind Elektrodenbereiche 202A, 202B und 202C in dem unteren Substrat 202 bereitgestellt. Der Elektrodenbereich 202A ist benachbart zu dem Ausleseabschnitt 40S auf einer unteren Seite des unteren Substrats 202 bereitgestellt. Der Elektrodenbereich 202B ist benachbart zu dem Ausleseabschnitt 40N auf einer oberen Seite des unteren Substrats 202 bereitgestellt. Der Elektrodenbereich 202C ist benachbart zu dem Abtaster 21 auf einer linken Seite des unteren Substrats 202 bereitgestellt. Mehrere Elektroden sind in dem Elektrodenbereich 202A ausgebildet und die mehreren Elektroden sind beispielsweise über eine Durchkontaktierung wie eine TCV mit dem Ausleseabschnitt 40S gekoppelt. Mehrere Elektroden sind in dem Elektrodenbereich 202B ausgebildet und die mehreren Elektroden sind beispielsweise über eine Durchkontaktierung wie eine TCV mit dem Ausleseabschnitt 40N gekoppelt. Mehrere Elektroden sind in dem Elektrodenbereich 202C ausgebildet und die mehreren Elektroden sind beispielsweise über eine Durchkontaktierung wie eine TCV mit dem Abtaster 21 und den Signalgeneratoren 22 und 23 in dem Prozessor 209 gekoppelt.
In der Abbildungsvorrichtung 1 sind das obere Substrat 201 und das untere Substrat 202 miteinander verbunden. Somit sind die mehreren Elektroden in dem Elektrodenbereich 201A des oberen Substrats 201 mit den mehreren Elektroden in dem Elektrodenbereich 202A des unteren Substrats 202 elektrisch gekoppelt, die mehreren Elektroden in dem Elektrodenbereich 201B des oberen Substrats 201 mit den mehreren Elektroden in dem Elektrodenbereich 202B des unteren Substrats 202 elektrisch gekoppelt und die mehreren Elektroden in dem Elektrodenbereich 201C des oberen Substrats 201 sind mit den mehreren Elektroden in dem Elektrodenbereich 202C des unteren Substrats 202 elektrisch gekoppelt.
Bei dieser Konfiguration liefern der Abtaster 21 und die Signalgeneratoren 22 und 23 in dem unteren Substrat 202 die Steuersignale TG, SL, RST, VMA, VMB und SUN über mehrere Elektroden in den Elektrodenbereichen 201C und 202C an die Pixelmatrix 10 in dem oberen Substrat 201. Die Pixelmatrix 10 in dem oberen Substrat 201 liefert das Signal SIG über die mehreren Elektroden in den Elektrodenbereichen 201A und 202A und die mehreren Elektroden in den Elektrodenbereichen 201B und 202B an die Ausleseabschnitte 40S und 40N in dem unteren Substrat 202. Die Ausleseabschnitte 40S und 40N in dem unteren Substrat 202 führen eine A/D-Umsetzung auf der Basis des Signals SIG durch, um das Bildsignal DATAO (die Bildsignale DATAOS und DATAON) zu erzeugen. Der Signalprozessor 60 in dem unteren Substrat 202 führt eine Diagnoseverarbeitung auf der Basis des Bildsignals DATAO durch und gibt das Diagnoseergebnis RES aus. Somit ist es in der Abbildungsvorrichtung 1, wie es später beschrieben wird, beispielsweise auch in einem Fall, in dem ein Kurzschluss zwischen benachbarten Signalleitungen SGL in der Pixelmatrix 10 vorliegt, ein Kurzschluss zwischen benachbarten Elektroden oder benachbarten Durchkontaktierungen um die Elektrodenbereiche 201A, 201B, 201C, 202A, 202B und 202C herum oder das Fixieren einer Spannung in den Signalleitungen SGL und den Elektroden usw. auftritt, möglich, diese Fehlfunktionen zu diagnostizieren.
Darüber hinaus ermöglicht es das Anordnen der Pixelmatrix 10 hauptsächlich in dem oberen Substrat 201 auf eine solche Weise, das obere Substrat 201 unter Verwendung eines Halbleiterherstellungsprozesses herzustellen, der für Pixel spezifisch ist. Mit anderen Worten enthält das obere Substrat 201 außer der Pixelmatrix 10 keinen Transistor; daher wird beispielsweise auch in einem Fall, in dem ein Glühprozess bei 1000 Grad durchgeführt wird, kein Einfluss auf andere Schaltungen als die Pixelmatrix 10 ausgeübt. Dementsprechend ist es bei der Herstellung des oberen Substrats 201 möglich, z. B. einen Hochtemperaturprozess als Maßnahme gegen weiße Flecken einzuführen, und dadurch ist es möglich, Eigenschaften in der Abbildungsvorrichtung 1 zu verbessern.
Hierbei entspricht die Signalleitung SGL einem spezifischen Beispiel einer „Signalleitung“ in der vorliegenden Offenbarung. Das Pixel P1 entspricht einem spezifischen Beispiel eines „Pixels“ in der vorliegenden Offenbarung. Der A/D-Umsetzer ADC entspricht einem spezifischen Beispiel eines „ersten Latch“ und eines „zweiten Latch“ in der vorliegenden Offenbarung. Die mehreren Schaltabschnitte SW und die Busverdrahtungsleitungen 100S und 100N entsprechen einem spezifischen Beispiel eines „Übertragungsabschnitts“ in der vorliegenden Offenbarung.
[Betrieb und Funktionsweise]
Als Nächstes wird eine Beschreibung eines Betriebs und einer Funktionsweise der Abbildungsvorrichtung 1 gemäß der vorliegenden Ausführungsform gegeben.
(Zusammenfassung des Gesamtbetriebs)
Zunächst wird eine Zusammenfassung eines Gesamtbetriebs der Abbildungsvorrichtung 1 unter Bezugnahme auf 1 beschrieben. Der Signalgenerator 22 erzeugt die Steuersignale VMA und VMB. Der Signalgenerator 23 erzeugt das Steuersignal SUN. Der Abtaster 21 steuert aufeinanderfolgend die mehreren Pixel P1 in dem normalen Pixelbereich R1 an. Die Pixel P1 in dem normalen Pixelbereich R1 geben die Rücksetzspannung Vreset als das Signal SIG in der P-Phasen-Periode PP aus und geben die Pixelspannung Vpix, die der Menge an empfangenem Licht entspricht, in der D-Phasen-Periode PD als das Signal SIG aus. Darüber hinaus steuert der Abtaster 21 die mehreren lichtgeschützten Pixel P2 in den lichtgeschützten Pixelbereichen R21 und R22 und die mehreren Dummy-Pixel P3 in dem Dummy-Pixelbereich R3 in der Austastperiode P20 an. Die lichtgeschützten Pixel P2 in den lichtgeschützten Pixelbereichen R21 und R22 geben die Rücksetzspannung Vreset als das Signal SIG in der P-Phasen-Periode PP aus und geben die dem Dunkelstrom entsprechende Pixelspannung Vpix in der D-Phasen-Periode PD als das Signal SIG aus. Das Dummy-Pixel P3A in dem Dummy-Pixelbereich R3 gibt das Signal SIG, das der Spannung des Steuersignals VMA entspricht, in der P-Phasen-Periode PP und der D-Phasen-Periode PD aus und das Dummy-Pixel P3B gibt das Signal SIG, das der Spannung des Steuersignals VMB entspricht, aus. Darüber hinaus steuert der Abtaster 21 in einem Fall, in dem die Pixel P1 in dem normalen Pixelbereich R1, die lichtgeschützten Pixel P2 in den lichtgeschützten Pixelbereichen R21 und R22 und die Dummy-Pixel P3 in dem Dummy-Pixelbereich R3 als Ausleseziele ausgewählt sind, die Dummy-Pixel P4 in dem Dummy-Pixelbereich R4 an.
Der Ausleseabschnitt 40 (die Ausleseabschnitte 40S und 40N) führt eine A/D-Umsetzung auf der Basis des Signals SIG durch, um das Bildsignal DATAO (die Bildsignale DATAOS und DATAON) zu erzeugen. Der Signalprozessor 60 führt eine vorbestimmte Signalverarbeitung auf der Basis des Bildsignals DATAO durch, um ein signalverarbeitetes Bildsignal als Bildsignal DATA auszugeben, und führt eine Diagnoseverarbeitung auf der Basis des Bildsignals DATAO durch, um das Diagnoseergebnis RES auszugeben. Der Controller 50 liefert das Steuersignal an den Abtaster 21, die Signalgeneratoren 22 und 23, den Ausleseabschnitt 40 (die Ausleseabschnitte 40S und 40N) und den Signalprozessor 60, um den Betrieb dieser Schaltungen zu steuern und dadurch den Betrieb der Abbildungsvorrichtung 1 zu steuern.
(Detaillierter Betrieb)
In der Abbildungsvorrichtung 1 sammeln die mehreren Pixel P1 in dem normalen Pixelbereich R1 Ladungen gemäß der empfangenen Lichtmenge und geben die der empfangenen Lichtmenge entsprechende Pixelspannung Vpix als Signal SIG aus. Dieser Betrieb wird nachstehend im Einzelnen beschrieben.
10 zeigt ein Beispiel eines Betriebs zum Abtasten der Pixel P1 in dem normalen Pixelbereich R1. 11 zeigt ein Betriebsbeispiel der Abbildungsvorrichtung 1, wobei (A) eine Wellenform eines Horizontalsynchronisationssignals XHS anzeigt, (B) eine Wellenform eines Steuersignals RST(n-1) in einer (n-1)-ten Steuerleitung RSTL(n-1) anzeigt, (C) zeigt Wellenform eines Steuersignals TG(n-1) in einer (n-1)-ten Steuerleitung TGL(n-1) anzeigt, (D) eine Wellenform eines Steuersignals SL(n-1) in einer (n-1) -ten Steuerleitung SLL(n-1) anzeigt, (E) eine Wellenform eines Steuersignals RST(n) in einer n-ten Steuerleitung RSTL(n) anzeigt, (F) eine Wellenform eines Steuersignals TG(n) in einer n-ten Steuerleitung TGL(n) anzeigt, (G) eine Wellenform eines Steuersignals SL(n) in einer n-ten Steuerleitung SLL(n) anzeigt, (H) eine Wellenform eines Steuersignals RST(n+1) in einer (n+1)-ten Steuerleitung RSTL(n+1) anzeigt, (I) eine Wellenform eines Steuersignals TG(n+1) in einer (n+1)-ten Steuerleitung TGL(n+1) anzeigt und (J) eine Wellenform eines Steuersignals SL(n+1) in einer (n+1)-ten Steuerleitung SLL(n+1) anzeigt.
Wie es in 10 gezeigt ist, führt die Abbildungsvorrichtung 1 in einer Periode von einer Zeitvorgabe t0 bis zu einer Zeitvorgabe t1 eine Sammelstartansteuerung D1 an den Pixeln P1 in dem normalen Pixelbereich R1 in der Reihenfolge von oben in der vertikalen Richtung aus durch.
Insbesondere erzeugt der Abtaster 21 beispielsweise, wie es in 11 gezeigt ist, in einer Horizontalperiode H beginnend mit einer Zeitvorgabe t21 die Steuersignale RST(n-1) und TG(n-1), die jeweils eine Pulswellenform ((B) und (C) von 11) aufweisen. Insbesondere ändert der Abtaster 21 die Spannungen des Steuersignals RST(n-1) und des Steuersignals TG(n-1) zu einer Zeitvorgabe t22 von einem niedrigen Pegel auf einen hohen Pegel und ändert die Spannungen des Steuersignals RST(n-1) und des Steuersignals TG(n-1) zu einer Zeitvorgabe t23 von dem hohen Pegel auf den niedrigen Pegel. In dem Pixel P1, an den die Steuersignale RST(n-1) und TG(n-1) geliefert werden, werden beide Transistoren 12 und 13 zu der Zeitvorgabe t22 in den EIN-Zustand geschaltet. Dies bewirkt, dass die Spannung der schwebenden Diffusion FD und die Spannung der Kathode der Photodiode 11 auf die Leistungsquellenspannung VDD gesetzt werden. Danach werden beide Transistoren 12 und 13 zu der Zeitvorgabe t23 in den AUS-Zustand geschaltet. Dies bewirkt, dass die Photodiode 11 beginnt, Ladungen entsprechend der empfangenen Lichtmenge zu sammeln. Somit beginnt eine Sammelperiode P10 in dem Pixel P1.
Als Nächstes erzeugt der Abtaster 21 in der Horizontalperiode H beginnend mit einer Zeitvorgabe t24 die Steuersignale RST(n) und TG(n), die jeweils eine Pulswellenform ((E) und (F) von 11) aufweisen. Dies bewirkt, dass das Pixel P1, an das die Steuersignale RST(n) und TG(n) geliefert werden, zu einer Zeitvorgabe t26 beginnt, Ladungen entsprechend der empfangenen Lichtmenge zu sammeln.
Als Nächstes erzeugt der Abtaster 21 in der Horizontalperiode H beginnend mit einer Zeitvorgabe t27 die Steuersignale RST(n+1) und TG(n+1), die jeweils eine Pulswellenform haben ((H) und (I) von 11). Dies bewirkt, dass das Pixel P1, das mit den Steuersignalen RST(n+1) und TG(n+1) beliefert wird, zu einer Zeitvorgabe t29 beginnt, Ladungen entsprechend der empfangenen Lichtmenge zu sammeln.
Der Abtaster 21 führt die Sammelstartansteuerung D1 auf eine solche Weise durch, dass das Sammeln von Ladungen in den Pixeln P1 aufeinanderfolgend gestartet wird. Danach werden in den jeweiligen Pixeln P1 Ladungen in einer Sammelperiode P10 gesammelt, bis eine Ausleseansteuerung D2 durchgeführt wird.
Danach führt der Abtaster 21, wie es in 10 dargestellt ist, in einer Periode von einer Zeitvorgabe t10 bis zu einer Zeitvorgabe t11 die Ausleseansteuerung D2 an den Pixeln P1 in dem normalen Pixelbereich R1 in der Reihenfolge von oben ab in der vertikalen Richtung durch.
Insbesondere erzeugt der Abtaster 21 beispielsweise, wie es in 11 dargestellt ist, in der Horizontalperiode H ab einer Zeitvorgabe t31 die Steuersignale RST(n-1), TG(n-1) und SL(n-1), die jeweils eine Pulswellenform haben ((B) bis (D) von 11). Dies bewirkt, dass das mit den Steuersignalen RST(n-1), TG(n-1) und SL(n-1) belieferte Pixel P1 das Signal SIG ausgibt, wie es später beschrieben wird. Insbesondere gibt dieses Pixel P1 die Rücksetzspannung Vreset als das Signal SIG in der P-Phasen-Periode PP aus und gibt die Pixelspannung Vpix als das Signal SIG in der D-Phasen-Periode PD aus. Danach führt der Ausleseabschnitt 40 (die Ausleseabschnitte 40S und 40D) eine A/D-Umsetzung auf der Basis des Signals SIG durch, um den digitalen Code CODE zu erzeugen.
Als Nächstes erzeugt der Abtaster 21 in der Horizontalperiode H beginnend mit einer Zeitvorgabe t32 die Steuersignale RST(n), TG(n) und SL(n), die jeweils eine Pulswellenform aufweisen ((E) bis (G) von 11). Dies bewirkt, dass das mit den Steuersignalen RST(n), TG(n) und SL(n) belieferte Pixel P1 das Signal SIG ausgibt und der Ausleseabschnitt 40 führt eine A/D-Umsetzung auf der Basis des Signals SIG durch, um den digitalen Code CODE zu erzeugen.
Als Nächstes erzeugt der Abtaster 21 in der Horizontalperiode H beginnend mit einer Zeitvorgabe t33 die Steuersignale RST(n+1), TG(n+1) und SL(n+1), die jeweils eine Pulswellenform haben ((H) bis (J) von 11). Dies veranlasst das mit den Steuersignalen RST(n+1), TG(n+1) und SL(n+1) belieferte Pixel P1, das Signal SIG auszugeben, und der Ausleseabschnitt 40 führt eine A/D-Umsetzung auf der Basis des Signals SIG durch, um den digitalen Code CODE zu erzeugen.
Wie es oben beschrieben ist, führt die Abbildungsvorrichtung 1 die Ausleseansteuerung D2 durch, wodurch aufeinanderfolgend eine A/D-Umsetzung auf der Basis der Signale SIG (der Rücksetzspannung Vreset und der Pixelspannung Vpix) aus den Pixeln P1 durchgeführt wird.
Die Abbildungsvorrichtung 1 wiederholt eine solche Sammelstartansteuerung D1 und eine solche Ausleseansteuerung D2. Insbesondere führt der Abtaster 21, wie es in 10 gezeigt ist, die Sammelstartansteuerung D1 in einer Periode von der Zeitvorgabe t2 bis zu der Zeitvorgabe t3 durch und führt die Ausleseansteuerung D2 in einer Periode von der Zeitvorgabe t12 bis zu der Zeitvorgabe t13 durch. Darüber hinaus führt der Abtaster 21 die Sammelstartansteuerung D1 in einer Periode von der Zeitvorgabe t4 bis zu der Zeitvorgabe t5 durch und führt die Ausleseansteuerung D2 in einer Periode von der Zeitvorgabe t14 bis zu der Zeitvorgabe t15 durch.
Als Nächstes wird die Ausleseansteuerung D2 im Einzelnen beschrieben.
12 zeigt ein Betriebsbeispiel der Ausleseansteuerung D2 in dem Zielpixel P1, wobei (A) die Wellenform des Horizontalsynchronisationssignals XHS anzeigt, (B) eine Wellenform des Steuersignals RST anzeigt, (C) eine Wellenform des Steuersignals TG anzeigt, (D) eine Wellenform des Steuersignals SL anzeigt, (E) eine Wellenform des Referenzsignals REF anzeigt, (F) eine Wellenform des Signals SIG anzeigt, (G) eine Wellenform des Signals CMP anzeigt, das von dem Komparator 45 des A/D-Umsetzers ADC ausgegeben wird, (H) eine Wellenform des Taktsignals CLK anzeigt, und (I) den Zählwert CNT in dem Zähler 46 des A/D-Umsetzers ADC anzeigt. Hierbei sind in (E) und (F) von 12 die Wellenformen der jeweiligen Signale auf derselben Spannungsachse aufgetragen. Das Referenzsignal REF in (E) von 12 zeigt eine Wellenform an dem positiven Eingangsanschluss des Komparators 45 an und das Signal SIG in (F) von 12 zeigt eine Wellenform an dem negativen Eingangsanschluss des Komparators 45 an.
In der Abbildungsvorrichtung 1 führt der Abtaster 21 in einer bestimmten Horizontalperiode (H) zuerst eine Rücksetzoperation an dem Pixel P1 durch und der A/D-Umsetzer ADC führt eine A/D-Umsetzung auf der Basis der Rücksetzspannung Vreset, die von dem Pixel P1 in der folgenden P-Phasen-Periode PP ausgegeben wird, durch. Danach führt der Abtaster 21 eine Ladungsübertragungsoperation an den Pixeln P1 durch und der A/D-Umsetzer ADC führt eine A/D-Umsetzung auf der Basis der Pixelspannung Vpix, die von dem Pixel P1 in der D-Phasen-Periode PD ausgegeben wird, durch. Dieser Betrieb wird nachstehend ausführlich beschrieben.
Zuerst beginnt die Horizontalperiode H zu einer Zeitvorgabe t41 und dann ändert der Abtaster 21 die Spannung des Steuersignals SL zu einer Zeitvorgabe t42 von dem niedrigen Pegel auf den hohen Pegel ((D) von 12). Dementsprechend wird in dem Pixel P1 der Transistor 15 in den EIN-Zustand geschaltet und das Pixel P1 wird elektrisch mit der Signalleitung SGL gekoppelt.
Als Nächstes ändert der Abtaster 21 zu einer Zeitvorgabe t43 die Spannung des Steuersignals RST von dem niedrigen Pegel auf den hohen Pegel ((B) von 12). Dementsprechend wird in dem Pixel P1 der Transistor 13 in den EIN-Zustand geschaltet und die Spannung der schwebenden Diffusion FD wird auf die Leistungsquellenspannung VDD gesetzt (die Rücksetzoperation). Darüber hinaus führt der Komparator 45 in einer Periode von einer Zeitvorgabe t43 bis zu einer Zeitvorgabe t45 eine Nullpunkteinstellung durch, die bewirkt, dass der positive Eingangsanschluss und der negative Eingangsanschluss miteinander gekoppelt werden.
Als Nächstes ändert der Abtaster 21 zu einer Zeitvorgabe t44 die Spannung des Steuersignals RST von dem hohen Pegel auf den niedrigen Pegel ((B) von 12). Dementsprechend wird in dem Pixel P1 der Transistor 13 in den AUS-Zustand geschaltet. Danach gibt das Pixel P1 ab der Zeitvorgabe t44 eine Spannung (die Rücksetzspannung Vreset) aus, die der Spannung der schwebenden Diffusion FD zu dieser Zeitvorgabe entspricht ((F) von 12).
Als Nächstes beendet der Komparator 45 zu der Zeitvorgabe t45 die Nullpunkteinstellung und trennt den positiven Eingangsanschluss und den negativen Eingangsanschluss elektrisch voneinander. Danach ändert der Referenzsignalgenerator 51 zu dieser Zeitvorgabe t45 die Spannung des Referenzsignals REF auf eine Spannung V1 ((E) von 12).
Als Nächstes führt der Ausleseabschnitt 40 in einer Periode von einer Zeitvorgabe t46 bis zu einer Zeitvorgabe t48 (der P-Phasen-Periode PP) eine A/D-Umsetzung auf der Basis der Rücksetzspannung Vreset durch. Insbesondere beginnt der Controller 50 zunächst zu der Zeitvorgabe t46 eine Erzeugung des Taktsignals CLK ((H) von 12). Gleichzeitig beginnt der Referenzsignalgenerator 51 des Controllers 50, die Spannung des Referenzsignals REF von der Spannung V1 um einen vorbestimmten Änderungsgrad (ein Änderungsmuster) zu verringern ((E) von 12). Dementsprechend startet der Zähler 46 des A/D-Umsetzers ADC einen Zählvorgang, um den Zählwert CNT sequentiell zu ändern ((I) von 12).
Danach fällt zu der Zeitvorgabe t47 die Spannung des Referenzsignals REF unter die Spannung (die Rücksetzspannung Vreset) des Signals SIG ((E) und (F) von 12). Dementsprechend ändert der Komparator 45 des A/D-Umsetzers ADC die Spannung des Signals CMP von dem hohen Pegel zu dem niedrigen Pegel ((G) von 12). Infolgedessen stoppt der Zähler 46 den Zählvorgang ((I) von 12).
Als Nächstes stoppt der Controller 50 zu der Zeitvorgabe t48 die Erzeugung des Taktsignals CLK in Verbindung mit dem Ende der P-Phasen-Periode PP ((H) von 12). Gleichzeitig damit stoppt der Referenzsignalgenerator 51 die Änderung der Spannung des Referenzsignals REF und ändert die Spannung des Referenzsignals REF zu der folgenden Zeitvorgabe t49 zu einer Spannung V2 ((E) von 12). Dementsprechend übersteigt die Spannung des Referenzsignals REF die Spannung (die Rücksetzspannung Vreset) des Signals SIG ((E) und (F) von 12), was bewirkt, dass der Komparator 45 des A/D-Umsetzers ADC die Spannung des Signals CMP von dem niedrigen Pegel zu dem hohen Pegel ändert ((G) von 12).
Als Nächstes kehrt der Zähler 46 des A/D-Umsetzers ADC zu einer Zeitvorgabe t50 die Polarität des Zählwerts CNT auf der Basis des Steuersignals CC um ((I) von 12).
Als Nächstes ändert der Abtaster 21 zu einer Zeitvorgabe t51 die Spannung des Steuersignals TG von dem niedrigen Pegel auf den hohen Pegel ((C) von 12). Dementsprechend wird in dem Pixel P1 der Transistor 12 in den EIN-Zustand geschaltet, und infolgedessen werden Ladungen, die in der Photodiode 11 erzeugt werden, zu der schwebenden Diffusion FD übertragen (der Ladungsübertragungsvorgang). Dementsprechend wird die Spannung des Signals SIG verringert ((F) von 12).
Danach ändert der Abtaster 21 zu einer Zeitvorgabe t52 die Spannung des Steuersignals TG von dem hohen Pegel auf den niedrigen Pegel ((C) von 12). Dementsprechend wird in dem Pixel P1 der Transistor 12 in den AUS-Zustand geschaltet. Danach gibt das Pixel P1 ab der Zeitvorgabe t52 eine Spannung (die Pixelspannung Vpix) aus, die der Spannung der schwebenden Diffusion FD zu dieser Zeitvorgabe entspricht ((F) von 12).
Als Nächstes führt der Ausleseabschnitt 40 in einer Periode von einer Zeitvorgabe t53 bis zu einer Zeitvorgabe t55 (der D-Phasen-Periode PD) eine A/D-Umsetzung auf der Basis der Pixelspannung Vpix durch. Insbesondere beginnt der Controller 50 zuerst zu der Zeitvorgabe t53 mit der Erzeugung des Taktsignals CLK ((H) von 12). Gleichzeitig beginnt der Referenzsignalgenerator 51 des Controllers 50, die Spannung des Referenzsignals REF von der Spannung V2 um einen vorbestimmten Änderungsgrad (ein Änderungsmuster) zu verringern ((E) von 12). Dementsprechend startet der Zähler 46 des A/D-Umsetzers ADC den Zählvorgang, um den Zählwert CNT sequentiell zu ändern ((I) von 12).
Danach fällt zu der Zeitvorgabe t54 die Spannung des Referenzsignals REF unter die Spannung (die Pixelspannung Vpix) des Signals SIG ((E) und (F) von 12). Dementsprechend ändert der Komparator 45 des A/D-Umsetzers ADC die Spannung des Signals CMP von dem hohen Pegel auf den niedrigen Pegel ((G) von 12). Infolgedessen stoppt der Zähler 46 den Zählvorgang ((I) von 12). Somit erhält der A/D-Umsetzer ADC den Zählwert CNT, der einer Differenz zwischen der Pixelspannung Vpix und der Rücksetzspannung Vreset entspricht. Danach gibt der A/D-Umsetzer ADC den Zählwert CNT als den digitalen Code CODE aus.
Als Nächstes stoppt der Controller 50 zu der Zeitvorgabe t55 die Erzeugung des Taktsignals CLK in Verbindung mit dem Ende der D-Phasen-Periode PD ((H) von 12). Gleichzeitig damit stoppt der Referenzsignalgenerator 51 die Änderung der Spannung des Referenzsignals REF und ändert die Spannung des Referenzsignals REF zu der folgenden Zeitvorgabe t56 auf eine Spannung V3 ((E) von 12). Dementsprechend übersteigt die Spannung des Referenzsignals REF die Spannung (die Pixelspannung Vpix) des Signals SIG ((E) und (F) von 12), was bewirkt, dass der Komparator 45 des A/D-Umsetzers ADC die Spannung des Signals CMP von dem niedrigen Pegel auf den hohen Pegel ändert ((G) von 12).
Als Nächstes ändert der Abtaster 21 zu einer Zeitvorgabe t57 die Spannung des Steuersignals SL von dem hohen Pegel auf den niedrigen Pegel ((D) von 12). Dementsprechend wird in dem Pixel P1 der Transistor 15 in den AUS-Zustand geschaltet und das Pixel P1 wird elektrisch von der Signalleitung SGL getrennt.
Danach setzt der Zähler 46 des A/D-Umsetzers ADC zu einer Zeitvorgabe t58 den Zählwert CNT auf der Basis des Steuersignals CC auf „0“ zurück ((I) von 12).
Wie es oben beschrieben ist, wird in der Abbildungsvorrichtung 1 der Zählvorgang auf der Basis der Rücksetzspannung Vreset in der P-Phasen-Periode PP durchgeführt und nach Umkehren der Polarität des Zählwerts CTN wird der Zählvorgang in der D-Phasen-Periode PD auf der Basis der Pixelspannung Vpix durchgeführt. Dies ermöglicht es der Abbildungsvorrichtung 1, den digitalen Code CODE zu erhalten, der einer Spannungsdifferenz zwischen der Pixelspannung Vpix und der Rücksetzspannung Vreset entspricht. In der Abbildungsvorrichtung 1 wird eine solche korrelierte Doppelabtastung durchgeführt, die es ermöglicht, eine in der Pixelspannung Vpix enthaltene Rauschkomponente zu entfernen, und im Ergebnis ist es möglich, die Bildqualität eines aufgenommenen Bildes zu verbessern.
Der Ausleseabschnitt 40 (die Ausleseabschnitte 40S und 40N) liefert als das Bildsignal DATAO (die Bildsignale DATAOS und DATAON) die von den mehreren A/D-Umsetzern ADC ausgegebenen digitalen Codes CODE über die Busverdrahtungsleitung 100 (die Busverdrahtungsleitungen 100S und 100N). Als Nächstes wird dieser Datenübertragungsvorgang im Einzelnen beschrieben.
13A zeigt schematisch ein Beispiel des Datenübertragungsvorgangs in dem Ausleseabschnitt 40S. 13B zeigt schematisch ein Beispiel des Datenübertragungsvorgangs in dem Ausleseabschnitt 40N. In 13A und 13B gibt eine dicke Linie eine Busverdrahtungsleitung für mehrere Bits (in diesem Beispiel 13 Bits) an. In 13A und 13B gibt beispielsweise „0“ in dem A/D-Umsetzer ADC den nullten A/D-Umsetzer ADC(0) an und „1“ den ersten A/D-Umsetzer ADC(1) an.
14 zeigt ein Zeitdiagramm der in 13A und 13B dargestellten Datenübertragungsvorgänge. (A) zeigt die Wellenform des Horizontalsynchronisationssignals XHS an, (B) zeigt gerade Bits des Steuersignals SEL an und (C) zeigt ungerade Bits des Steuersignals SEL an. In (B) von 14 gibt beispielsweise „0“ an, dass nur ein „0“-tes Bit (das Steuersignal SEL[0]) von geraden Bits (der Steuersignale SEL[0], SEL[2], SEL[4], ...) des Steuersignals SEL aktiv ist und die anderen Bits inaktiv sind. Ebenso gibt in (C) von 14 beispielsweise „1“ an, dass nur ein „erstes“ Bit (das Steuersignal SEL[1]) von ungeraden Bits (der Steuersignale SEL[1], SEL[3], SEL[5], ...) des Steuersignals SEL aktiv ist und die anderen Bits inaktiv sind.
Wie es in (B) von 14 gezeigt ist, werden die geraden Bits des Steuersignals SEL in der Reihenfolge des Steuersignals SEL[0], des Steuersignals SEL[2] und des Steuersignals SEL[4] aktiv. Daher wird in dem Ausleseabschnitt 40S (13A) zuerst der digitale Code CODE des nullten A/D-Umsetzers ADC(0) an die Busverdrahtungsleitung 100S geliefert. Anschließend wird der digitale Code CODE des zweiten A/D-Umsetzers ADC(2) an die Busverdrahtungsleitung 100S geliefert. Anschließend wird der digitale Code CODE des vierten A/D-Umsetzers ADC(4) an die Busverdrahtungsleitung 100S geliefert. Auf diese Weise werden die digitalen Codes CODE als das Bildsignal DATAOS in Reihenfolge von dem A/D-Umsetzer ADC auf der linken Seite (in der Übertragungsreihenfolge F) an den Signalprozessor 60 übertragen.
Ebenso ist werden, wie es in (C) von 14 gezeigt ist, die ungeraden Bits des Steuersignals SEL in der Reihenfolge des Steuersignals SEL[1], des Steuersignals SEL[3] und des Steuersignals SEL[5] aktiv. Daher wird in dem Ausleseabschnitt 40N (13B) zuerst der digitale Code CODE des ersten A/D-Umsetzers ADC(1) an die Busverdrahtungsleitung 100N geliefert. Anschließend wird der digitale Code CODE des dritten A/D-Umsetzers ADC(3) an die Busverdrahtungsleitung 100N geliefert. Anschließend wird der digitale Code CODE des fünften A/D-Umsetzers ADC(5) an die Busverdrahtungsleitung 100N geliefert. Auf diese Weise werden die digitalen Codes CODE als das Bildsignal DATA0N in Reihenfolge von dem A/D-Umsetzer ADC auf der linken Seite (in Übertragungsreihenfolge F) an den Signalprozessor 60 übertragen.
15 zeigt ein weiteres Betriebsbeispiel des Datenübertragungsvorgangs, wobei (A) die Wellenform des Horizontalsynchronisationssignals XHS anzeigt, (B) gerade Bits des Steuersignals SEL anzeigt und (C) ungerade Bits des Steuersignals SEL anzeigt.
Wie es in (B) von 15 dargestellt ist, werden die geraden Bits des Steuersignals SEL in der Reihenfolge des Steuersignals SEL[4094], des Steuersignals SEL[4092] und des Steuersignals SEL[4090] aktiv. Daher wird in dem Ausleseabschnitt 40S zuerst der digitale Code CODE eines 4094. A/D-Umsetzers ADC(4094) an die Busverdrahtungsleitung 100S geliefert. Anschließend wird der digitale Code CODE eines 4092. A/D-Umsetzers ADC(4092) an die Busverdrahtungsleitung 100S geliefert. Anschließend wird der digitale Code CODE eines 4090. A/D-Umsetzers ADC(4090) an die Busverdrahtungsleitung 100S geliefert. Auf diese Weise werden die digitalen Codes CODE als Bildsignal DATAOS in der richtigen Reihenfolge von dem A/D-Umsetzer ADC auf der rechten Seite an den Signalprozessor 60 übertragen.
Ebenso werden, wie es in (C) von 15 gezeigt ist, die ungeraden Bits des Steuersignals SEL in der Reihenfolge des Steuersignals SEL[4095], des Steuersignals SEL[4093] und des Steuersignals SEL[4091] aktiv. Daher wird in dem Ausleseabschnitt 40N zuerst der digitale Code CODE eines 4095. A/D-Umsetzers ADC(4095) an die Busverdrahtungsleitung 100N geliefert. Anschließend wird der digitale Code CODE eines 4093. A/D-Umsetzers ADC(4093) an die Busverdrahtungsleitung 100N geliefert. Anschließend wird der digitale Code CODE eines 4091. A/D-Umsetzers ADC(4091) an die Busverdrahtungsleitung 100N geliefert. Auf diese Weise werden die digitalen Codes CODE als das Bildsignal DATA0N in der richtigen Reihenfolge von dem A/D-Umsetzer ADC auf der rechten Seite an den Signalprozessor 60 übertragen.
Wie es oben beschrieben ist, ist es in der Abbildungsvorrichtung 1 möglich, die Reihenfolge der Übertragung der digitalen Codes CODE von den mehreren A/D-Umsetzern ADC an den Signalprozessor 60 zu ändern. Dies ermöglicht es der Abbildungsvorrichtung 1, auf einfache Weise ein erfasstes Bild zu erhalten, das spiegelverkehrt ist.
(Zur Selbstdiagnose)
In 10 dient beispielsweise die Periode von der Zeitvorgabe t11 bis zu der Zeitvorgabe t12 als eine sogenannte Austastperiode P20 (eine Vertikalaustastperiode), in der die Abbildungsvorrichtung 1 die Ausleseansteuerung D2 nicht ausführt. Mit anderen Worten übertragen in dieser Periode die Signalleitungen SGL nicht die Rücksetzspannung Vreset und die Pixelspannung Vpix, die sich auf die Pixel P1 in dem normalen Pixelbereich R1 bezieht. Die Abbildungsvorrichtung 1 führt eine Selbstdiagnose unter Verwendung der Austastperiode P20 durch. Einige Selbstdiagnosen werden im Folgenden als Beispiele beschrieben. Es ist zu beachten, dass es für die Abbildungsvorrichtung 1 möglich ist, eine der nachstehend beschriebenen Selbstdiagnosen in einer Austastperiode P20 durchzuführen und für jede Austastperiode P20 eine jeweils andere Selbstdiagnose durchzuführen. Darüber hinaus kann die Abbildungsvorrichtung 1 in einer Austastperiode P20 mehrere Selbstdiagnosen der Selbstdiagnosen durchführen, die nachstehend beschrieben werden.
(Selbstdiagnose A1)
In einer Selbstdiagnose A1 wird zusammen mit einer Grundoperation des A/D-Umsetzers ADC hauptsächlich diagnostiziert, ob es für die Signalleitungen SGL möglich ist, das Signal SIG richtig zu übertragen oder nicht. Insbesondere legen die Spannungsgeneratoren 30A und 30B des Signalgenerators 22 das Steuersignal VMA an die Steuerleitung VMAL an und legen das Steuersignal VMB an die Steuerleitung VMBL an. Danach geben die Dummy-Pixel P3 jeweils das Signal SIG, das den Spannungen der Steuersignale VMA und MVB entspricht, in der Austastperiode P20 an die Signalleitung SGL aus. Der Ausleseabschnitt 40 führt eine A/D-Umsetzung auf der Basis des Signals SIG durch, um den digitalen Code CODE zu erzeugen. Danach führt der Diagnoseabschnitt 61 eine Diagnoseverarbeitung auf der Basis des digitalen Codes CODE durch. Dieser Betrieb wird nachstehend ausführlich beschrieben.
16 zeigt ein Beispiel der Selbstdiagnose A1. Bei der Selbstdiagnose A1 erzeugt der Spannungsgenerator 30A des Signalgenerators 22 eine Spannung V10 in der P-Phasen-Periode PP und erzeugt eine Spannung V11, die niedriger als die Spannung V10 ist, in der D-Phasen-Periode PD, wodurch das Steuersignal VMA erzeugt wird. Darüber hinaus erzeugt der Spannungsgenerator 30B die Spannung V10 in der P-Phasen-Periode PP und erzeugt eine Spannung V12, die niedriger als die Spannung V11 ist, in der D-Phasen-Periode PD, wodurch das Steuersignal VMB erzeugt wird. Somit erzeugen die Spannungsgeneratoren 30A und 30B Spannungen, die sich in der D-Phasen-Periode PD voneinander unterscheiden. In der P-Phasen-Periode PP und der D-Phasen-Periode PD gibt das Dummy-Pixel P3A in dem Dummy-Pixelbereich R3 das Signal SIG, das der Spannung des Steuersignals VMA entspricht, an eine geradzahlige Signalleitung SGL (z. B. die Signalleitung SGL(0) ) aus und das Dummy-Pixel P3B gibt das Signal SIG, das der Spannung des Steuersignals VMB entspricht, an eine ungeradzahlige Signalleitung SGL (z. B. die Signalleitung SGL(1)) aus. Daher unterscheiden sich in der D-Phasen-Periode PD die Spannung der geradzahligen Signalleitung SGL (z. B. der Signalleitung SGL(0)) und die Spannung der ungeradzahligen Signalleitung SGL (z. B. der Signalleitung SGL(1)), die zu dieser geradzahligen Signalleitung SGL benachbart ist, voneinander.
Der Ausleseabschnitt 40 (die Ausleseabschnitte 40S und 40N) führt eine A/D-Umsetzung auf der Basis des Signals SIG zum Erzeugen des Bildsignals DATA0 (der Bildsignale DATAOS und DATAON) durch und der Diagnoseabschnitt 61 des Signalprozessors 60 führt eine Diagnoseverarbeitung auf der Basis des Bildsignals DATA0 durch und gibt das Diagnoseergebnis RES aus.
Die Selbstdiagnose A1 wird nachstehend mit Fokus auf das Dummy-Pixel P3 (das Dummy-Pixel P3A), das mit der nullten Signalleitung SGL(0) gekoppelt ist, und das Dummy-Pixel P3 (das Dummy-Pixel P3B), das mit der ersten Signalleitung SGL(1) gekoppelt ist, beschrieben.
17 zeigt einen Betrieb der Selbstdiagnose A1, wobei (A) die Wellenform des Horizontalsynchronisationssignals XHS anzeigt, (B) die Wellenform des Steuersignals SL anzeigt, (C) eine Wellenform des Steuersignals VMA anzeigt, (D) eine Wellenform des Steuersignals VMB an zeigt, (E) die Wellenform des Referenzsignals REF anzeigt, (F) eine Wellenform des Signals SIG (des Signals SIG(0)) in der Signalleitung SGL(0) anzeigt, (G) eine Wellenform des Signals SIG (des Signals SIG(1)) in der ersten Signalleitung SGL(1) anzeigt, (H) die Wellenform des Taktsignals CLK anzeigt, (I) den Zählwert (den Zählwert CNT(0)) in dem Zähler 46 des nullten A/D-Umsetzers ADC(0) anzeigt und (J) den Zählwert (den Zählwert CNT(1)) in dem Zähler 46 des ersten A/D-Umsetzers ADC(1) anzeigt. Hierbei sind in (C) und (D) von 17 die Wellenformen der jeweiligen Signale auf derselben Spannungsachse aufgetragen. Ebenso sind in (E) bis (G) von 17 sind die Wellenformen der jeweiligen Signale auf derselben Spannungsachse aufgetragen.
Zuerst beginnt die Horizontalperiode H innerhalb der Austastperiode P20 zu einer Zeitvorgabe t61 und dann ändert der Abtaster 21 die Spannung des Steuersignals SL von dem niedrigen Pegel auf den hohen Pegel zu einer Zeitvorgabe t62 ((B) von 17). Dementsprechend werden in den Dummy-Pixeln P3A und P3B die Transistoren 15 in den EIN-Zustand geschaltet, was bewirkt, dass das Dummy-Pixel P3A mit der Signalleitung SGL(0) elektrisch gekoppelt wird, und bewirkt, dass das Dummy-Pixel P3B mit der Signalleitung SGL(1) elektrisch gekoppelt wird. Daher gibt das Dummy-Pixel P3A ab dieser Zeitvorgabe t62 als das Signal SIG(0) eine Spannung, die der Spannung (der Spannung V10) des Steuersignals VMA ((C) und (F) von 17 entspricht, aus und das Dummy-Pixel P3B als Signal SIG(1) eine Spannung, die der Spannung (der Spannung V10) des Steuersignals VMB ((D) und (G) von 17) entspricht, aus.
Danach führt der Komparator 45 eine Nulleinstellung durch, die bewirkt, dass der positive Eingangsanschluss und der negative Eingangsanschluss in einer Periode von einer Zeitvorgabe t63 bis zu einer Zeitvorgabe t64 elektrisch miteinander gekoppelt werden.
Als Nächstes beendet der Komparator 45 zu der Zeitvorgabe t64 die Nulleinstellung, um den positiven Eingangsanschluss und den negativen Eingangsanschluss elektrisch voneinander zu trennen. Danach ändert der Referenzsignalgenerator 51 zu der Zeitvorgabe t64 die Spannung des Referenzsignals REF auf die Spannung V1.
Als Nächstes führt der Ausleseabschnitt 40 in einer Periode von einer Zeitvorgabe t65 bis zu einer Zeitvorgabe t67 (der P-Phasen-Periode PP) eine A/D-Umsetzung durch. Insbesondere beginnt der Controller 50 zuerst zu der Zeitvorgabe t65 mit der Erzeugung des Taktsignals CLK ((H) von 17). Gleichzeitig damit beginnt der Referenzsignalgenerator 51 des Controllers 50 damit, die Spannung des Referenzsignals REF von der Spannung V1 um einen vorbestimmten Änderungsgrad zu verringern ((E) von 17). Der Zähler 46 des A/D-Umsetzers ADC(0) startet den Zählvorgang und ändert sequentiell den Zählwert CNT(0) ((I) von 17). In gleicher Weise startet der Zähler 46 des A/D-Umsetzers ADC(1) den Zählvorgang und ändert sequentiell den Zählwert CNT(1) ((J) von 17).
Danach stoppt der Zähler 46 des A/D-Umsetzers ADC(0) zu einer Zeitvorgabe t66 in einem Fall, in dem die Spannung des Referenzsignals REF unter die Spannung des Signals SIG(0) fällt ((E) und (F) von 17), den Zählvorgang auf der Basis des Signals CMP ((I) von 17). Ebenso stoppt der Zähler 46 des A/D-Umsetzers ADC(1) zu dieser Zeitvorgabe t66 in einem Fall, in dem die Spannung des Referenzsignals REF unter die Spannung des Signals SIG (1) fällt ((E) und (G) von 17), den Zählvorgang auf der Basis des Signals CMP ((J) von 17).
Als Nächstes stoppt der Controller 50 zu der Zeitvorgabe t67 die Erzeugung des Taktsignals CLK in Verbindung mit dem Ende der P-Phasen-Periode PP ((H) von 17). Gleichzeitig damit stoppt der Referenzsignalgenerator 51 die Änderung der Spannung des Referenzsignals REF und ändert die Spannung des Referenzsignals REF zu der folgenden Zeitvorgabe t68 auf die Spannung V2 ((E) von 17).
Als Nächstes kehrt der Zähler 46 des A/D-Umsetzers ADC(0) zu einer Zeitvorgabe t69 die Polarität des Zählwerts CNT(0) auf der Basis des Steuersignals CC um ((I) von 17) und der Zähler 46 des A/D-Umsetzers ADC(1) kehrt die Polarität des Zählwerts CNT(1) auf der Basis des Steuersignals CC auf ähnliche Weise um ((J) von 17).
Als Nächstes ändert der Spannungsgenerator 30A des Signalgenerators 22 zu einer Zeitvorgabe t70 die Spannung des Steuersignals VMA auf die Spannung V11 ((C) von 17) und der Spannungsgenerator 30B ändert die Spannung des Steuersignals VMB auf die Spannung V12 ((D) von 17). Dementsprechend werden die Spannungen der Signale SIG(0) und SIG(1) verringert ((F) und (G) von 17).
Als Nächstes führt der Ausleseabschnitt 40 in einer Periode von einer Zeitvorgabe t71 bis zu einer Zeitvorgabe t74 (der D-Phasen-Periode PD) eine A/D-Umsetzung durch. Insbesondere beginnt der Controller 50 zuerst zu der Zeitvorgabe t71 mit der Erzeugung des Taktsignals CLK ((H) von 17). Gleichzeitig damit beginnt der Referenzsignalgenerator 51 des Controllers 50, die Spannung des Referenzsignals REF von der Spannung V2 um einen vorbestimmten Änderungsgrad zu verringern ((E) von 17). Dementsprechend startet der Zähler 46 des A/D-Umsetzers ADC(0) den Zählvorgang, um sequentiell den Zählwert CNT(0) zu ändern ((I) von 17), und der Zähler 46 des A/D-Umsetzers ADC(1) startet den Zählvorgang, um sequentiell den Zählwert CNT(1) auf ähnliche Weise zu ändern ((J) von 17).
Danach stoppt der Zähler 46 des A/D-Umsetzers ADC(0) zu der Zeitvorgabe t72 in einem Fall, in dem die Spannung des Referenzsignals REF unter die Spannung des Signals SIG(0) fällt ((E) und (F) von 17), den Zählvorgang ((I) von 17). Danach gibt der A/D-Umsetzer ADC(0) den Zählwert CNT(0) als den digitalen Code CODE aus.
Darüber hinaus stoppt der Zähler 46 des A/D-Umsetzers ADC(1) zu der Zeitvorgabe t73 in einem Fall, in dem die Spannung des Referenzsignals REF unter die Spannung des Signals SIG(1) fällt ((E) und (G) von 17), den Zählvorgang ((J) von 17). Danach gibt der A/D-Umsetzer ADC(1) den Zählwert CNT(1) als den digitalen Code CODE aus.
Als Nächstes stoppt der Controller 50 zu der Zeitvorgabe t74 die Erzeugung des Taktsignals CLK in Verbindung mit dem Ende der D-Phasen-Periode PD ((H) von 17). Gleichzeitig damit stoppt der Referenzsignalgenerator 51 die Änderung der Spannung des Referenzsignals REF und ändert die Spannung des Referenzsignals REF zu der folgenden Zeitvorgabe t75 auf die Spannung V3 ((E) von 17).
Als Nächstes ändert der Abtaster 21 zu einer Zeitvorgabe t76 die Spannung des Steuersignals SL von dem hohen Pegel auf den niedrigen Pegel ((B) von 17). Dementsprechend werden in den Dummy-Pixeln P3A und P3B die Transistoren 15 in den AUS-Zustand geschaltet, was bewirkt, dass das Dummy-Pixel P3A von der Signalleitung SGL(0) elektrisch getrennt wird, und bewirkt, dass das Dummy-Pixel P3B von der Signalleitung SGL(1) elektrisch getrennt wird.
Danach setzt der Zähler 46 des A/D-Umsetzers ADC(0) zu einer Zeitvorgabe t77 den Zählwert CNT(0) auf der Basis des Steuersignals CC auf „0“ zurück ((I) von 17) und der Zähler 46 des A/D-Umsetzers ADC(1) setzt den Zählwert CNT(1) auf der Basis des Steuersignals CC auf ähnliche Weise auf „0“ zurück ((J) von 17).
Der Ausleseabschnitt 40 (die Ausleseabschnitte 40S und 40N) erzeugt das Bildsignal DATA0 (die Bildsignale DATA0S und DATA0N), das die durch A/D-Umwandlung erzeugten digitalen Codes CODE enthält, und der Diagnoseabschnitt 61 des Signalprozessors 60 führt eine Diagnoseverarbeitung auf der Basis des Bildsignals DATA0 durch.
Es ist für den Diagnoseabschnitt 61 beispielsweise möglich, auf der Basis der digitalen Codes CODE zu diagnostizieren, ob die Signalleitung SGL in der Pixelmatrix 10 ausgefallen ist oder nicht. Insbesondere ist es für den Diagnoseabschnitt 61 möglich, zu diagnostizieren, ob die Signalleitung SGL ausgefallen ist oder nicht, indem er beispielsweise bestätigt, ob ein Wert des erzeugten digitalen Codes CODE in einen vorbestimmten Bereich fällt, der den Spannungen V11 und V12 entspricht, die feste Spannungswerte aufweisen, die sich voneinander unterscheiden. Wie es insbesondere in 9 gezeigt ist, ist es für den Diagnoseabschnitt 61 in einem Fall, in dem das obere Substrat 201, in dem die Pixelmatrix 10 ausgebildet ist, und das untere Substrat 202, in dem der Ausleseabschnitt 40 ausgebildet ist, über die Durchkontaktierungen 203 miteinander gekoppelt sind, möglich, auf der Basis der digitalen Codes CODE zu diagnostizieren, ob eine schlechte Kopplung durch die Durchkontaktierungen 203 auftritt oder nicht.
Darüber hinaus kann der Diagnoseabschnitt 61 beispielsweise auf der Basis der digitalen Codes CODE diagnostizieren, ob ein Kurzschluss zwischen benachbarten Signalleitungen SGL auftritt oder nicht. Insbesondere setzt der Signalgenerator 22 die Spannungen der Steuersignale VMA und VMB auf Spannungen, die sich in der D-Phasen-Periode PD voneinander unterscheiden, was bewirkt, dass die Spannung einer geradzahligen Signalleitung SGL (beispielsweise der Signalleitung SGL(0)) und die Spannung einer ungeradzahligen Signalleitung SGL (beispielsweise der Signalleitung SGL(1)), die zu dieser geradzahligen Signalleitung SGL benachbart ist, unterschiedlich sind. Dementsprechend werden beispielsweise in einem Fall, in dem ein Kurzschluss zwischen diesen Signalleitungen SGL auftritt, die digitalen Codes CODE gleich. Es ist dem Diagnoseabschnitt 61 möglich, auf der Basis der digitalen Codes CODE zu diagnostizieren, ob ein Kurzschluss zwischen den benachbarten Signalleitungen SGL auftritt oder nicht.
Ferner ist es für den Diagnoseabschnitt 61 beispielsweise möglich, auf der Basis der digitalen Codes CODE zu diagnostizieren, ob ein Kurzschluss zwischen der Signalleitung SGL und einer anderen Verdrahtungsleitung wie beispielsweise einer Leistungsquellenleitung oder einer Masseleitung vorliegt oder nicht. Mit anderen Worten wird in einem Fall, in dem ein solcher Kurzschluss auftritt, die Spannung der Signalleitung SGL auf eine Spannung fixiert, die gleich einer vorbestimmten Spannung in der kurzgeschlossenen Verdrahtungsleitung (wie etwa der Leistungsquellenleitung) ist, was bewirkt, dass der digitale Code CODE einen Wert aufweist, der der vorbestimmten Spannung entspricht. Es ist dem Diagnoseabschnitt 61 möglich, auf der Basis der digitalen Codes CODE zu diagnostizieren, ob ein Kurzschluss zwischen der Signalleitung SGL und einer anderen Verdrahtungsleitung auftritt oder nicht.
Weiterhin ist es für den Diagnoseabschnitt 61 möglich, auf der Basis der digitalen Codes CODE zu diagnostizieren, ob die Stromquelle 44 mit der Signalleitung SGL gekoppelt ist oder ob ein Kurzschluss zwischen der Stromquelle 44 und einer anderen Verdrahtungsleitung vorliegt oder nicht.
Darüber hinaus ist es für den Diagnoseabschnitt 61 möglich, einen Dynamikbereich der Abbildungsvorrichtung 1 zu diagnostizieren, beispielsweise durch geeignetes Einstellen der Spannungen V11 und V12. Insbesondere ist es beispielsweise für den Diagnoseabschnitt 61 möglich, die Spannung V12 auf eine Spannung einzustellen, die einer Hochbelichtung entspricht.
Ferner ist es für den Diagnoseabschnitt 61 möglich, Eigenschaften des A/D-Umsetzers ADC auf der Basis der digitalen Codes CODE zu diagnostizieren. Insbesondere ist es beispielsweise für den Diagnoseabschnitt 61 möglich zu diagnostizieren, ob eine A/D-Umsetzung in der P-Phasen-Periode PP durchführbar ist oder nicht. Mit anderen Worten hat die P-Phasen-Periode PP eine kürzere Zeitlänge als die D-Phasen-Periode PD; daher ist der Betriebsspielraum gering. Demgemäß ist es für den Diagnoseabschnitt 61 möglich, den Betriebsspielraum in der P-Phasen-Periode zu diagnostizieren, indem er beispielsweise in einem Fall, in dem die Spannung V10 auf verschiedene Spannungen eingestellt wird, den Zählwert CNT(0) nach dem Ende der P-Phasen-Periode PP bestätigt.
(Selbstdiagnose A2)
Um ein Bild eines dunklen Objekts oder eines hellen Objekts zu erfassen, ändert die Abbildungsvorrichtung 1 einen Änderungsgrad (ein Änderungsmuster) der Spannung des Referenzsignals REF, um eine Umsetzungsverstärkung in dem A/D-Umsetzer ADC zu ändern. In einer Selbstdiagnose A2 wird diagnostiziert, ob der Referenzsignalgenerator 51 den Änderungsgrad der Spannung des Referenzsignals REF ändern darf oder nicht. Insbesondere ändert der Referenzsignalgenerator 51 in der Austastperiode P20 den Änderungsgrad der Spannung des Referenzsignals REF in der P-Phasen-Periode PP und der D-Phasen-Periode PD. In diesem Beispiel erzeugt der Signalgenerator 22 die Steuersignale VMA und VMB, die einander gleichen. Danach gibt das Dummy-Pixel P3 das Signal SIG, das den Spannungen der Steuersignale VMA und VMB entspricht, in der Austastperiode P20 an die Signalleitung SGL aus. Der Ausleseabschnitt 40 führt eine A/D-Umsetzung auf der Basis des Signals SIG unter Verwendung des Referenzsignals REF mit einem geänderten Änderungsgrad durch, um den digitalen Code CODE zu erzeugen. Danach führt der Diagnoseabschnitt 61 eine Diagnoseverarbeitung auf der Basis des digitalen Codes CODE durch. Dieser betrieb wird nachstehend ausführlich beschrieben.
18 zeigt ein Betriebsbeispiel der Selbstdiagnose A2, wobei (A) die Wellenform des Horizontalsynchronisationssignals XHS anzeigt, (B) die Wellenform des Steuersignals SL anzeigt, (C) die Wellenform des Steuersignals VMA anzeigt, (D) die Wellenform des Referenzsignals REF anzeigt, (E) die Wellenform des Signals SIG (des Signals SIG(0)) in der Signalleitung SGL(0) anzeigt, (F) die Wellenform des Taktsignals CLK anzeigt und (G) den Zählwert CNT (den Zählwert CNT(0)) in dem Zähler 46 des nullten A/D-Umsetzers (0) anzeigt.
In diesem Beispiel erzeugt der Referenzsignalgenerator 51 das Referenzsignal REF mit einem kleineren Spannungsänderungsgrad als dem bei der Selbstdiagnose A1. Es ist zu beachten, dass in 18 zur Vereinfachung der Beschreibung das Referenzsignal REF bei der Selbstdiagnose A1 durch eine gestrichelte Linie angegeben ist.
Zuerst beginnt zu der Zeitvorgabe t61 die Horizontalperiode H innerhalb der Austastperiode P20 und dann ändert der Abtaster 21 die Spannung des Steuersignals SL zu der Zeitvorgabe t62 von dem niedrigen Pegel auf den hohen Pegel ((B) von 18). Dies bewirkt, dass das Dummy-Pixel P3A als das Signal SIG(0) eine Spannung ausgibt, die der Spannung (der Spannung V10) des Steuersignals VMA ab der Zeitvorgabe t62 entspricht ((C) und (E) von 18).
Als Nächstes führt der Komparator 45 eine Nulleinstellung durch, die bewirkt, dass der positive Eingangsanschluss und der negative Eingangsanschluss in der Zeitspanne von der Zeitvorgabe t63 bis zu der Zeitvorgabe t64 elektrisch miteinander gekoppelt werden. Danach ändert der Referenzsignalgenerator 51 zu der Zeitvorgabe t64 die Spannung des Referenzsignals REF auf eine Spannung V4 ((D) von 18).
Danach führt der Ausleseabschnitt 40 in der Periode von der Zeitvorgabe t65 bis zu der Zeitvorgabe t67 (der P-Phasen-Periode PP) eine A/D-Umwandlung durch. Zu der Zeitvorgabe t65 beginnt der Referenzsignalgenerator 51 des Controllers 50, die Spannung des Referenzsignals REF von der Spannung V4 um einen vorbestimmten Änderungsgrad zu verringern ((D) von 18). Der Zähler 46 des A/D-Umsetzers ADC(0) startet den Zählvorgang zu der Zeitvorgabe t65 und stoppt den Zählvorgang zu der Zeitvorgabe t66 ((G) von 18).
Als Nächstes stoppt der Referenzsignalgenerator 51 die Änderung der Spannung des Referenzsignals REF zu der Zeitvorgabe t67 und ändert die Spannung des Referenzsignals REF zu der folgenden Zeitvorgabe t68 auf die Spannung V5 ((D) von 18). Danach kehrt der Zähler 46 des A/D-Umsetzers ADC(0) zu der Zeitvorgabe t69 die Polarität des Zählwerts CNT(0) auf der Basis des Steuersignals CC um ((G) von 18).
Als Nächstes ändert der Spannungsgenerator 30A des Signalgenerators 22 zu der Zeitvorgabe t70 die Spannung des Steuersignals VMA auf eine Spannung V13 ((C) von 18). Dementsprechend wird die Spannung des Signals SIG(0) verringert ((E) von 18).
Als Nächstes führt der Ausleseabschnitt 40 in der Periode von der Zeitvorgabe t71 bis zu der Zeitvorgabe t74 (der D-Phasen-Periode PD) eine A/D-Umwandlung durch. Zu der Zeitvorgabe t71 beginnt der Referenzsignalgenerator 51 des Controllers 50, die Spannung des Referenzsignals REF von der Spannung V5 um einen vorbestimmten Änderungsgrad zu verringern ((D) von 18). Der Zähler 46 des A/D-Umsetzers ADC(0) startet den Zählvorgang zu der Zeitvorgabe t71 und stoppt den Zählvorgang zu der Zeitvorgabe t72 ((G) von 18). Danach gibt der A/D-Umsetzer ADC(0) den Zählwert CNT(0) als den digitalen Code CODE aus.
Als Nächstes stoppt der Referenzsignalgenerator 51 die Änderung der Spannung des Referenzsignals REF zu der Zeitvorgabe t74 und ändert die Spannung des Referenzsignals REF zu der folgenden Zeitvorgabe t75 auf eine Spannung V6 ((D) von 18).
Danach ändert der Abtaster 21 zu der Zeitvorgabe t76 die Spannung des Steuersignals SL von dem hohen Pegel auf den niedrigen Pegel ((B) von 18). Danach setzt der Zähler 46 des A/D-Umsetzers ADC(0) zu der Zeitvorgabe t77 den Zählwert CNT(0) auf der Basis des Steuersignals CC auf „0“ zurück ((G) von 18).
Der Ausleseabschnitt 40 (die Ausleseabschnitte 40S und 40N) erzeugt das Bildsignal DATA0 (die Bildsignale DATA0S und DATA0N), das die durch A/D-Umwandlung erzeugten digitalen Codes CODE enthält, und der Diagnoseabschnitt 61 des Signalprozessors 60 führt eine Diagnoseverarbeitung auf der Basis des Bildsignals DATA0 durch.
Es ist für den Diagnoseabschnitt 61 möglich, auf der Basis der digitalen Codes CODE beispielsweise zu diagnostizieren, ob der Referenzsignalgenerator 51 einen Gradientengrad des Referenzsignals REF ändern darf oder nicht. Mit anderen Worten wird in der Abbildungsvorrichtung 1 beispielsweise der Gradientengrad des Referenzsignals REF geändert, um ein Bild eines hellen Objekts oder eines dunklen Objekts erfassen zu können. Insbesondere verringert die Abbildungsvorrichtung 1 in einem Fall, in dem ein Bild eines dunklen Objekts erfasst wird, den Gradientengrad des Referenzsignals REF, wodurch die Umsetzungsverstärkung in dem A/D-Umsetzer ADC erhöht wird. Beispielsweise ist es möglich, dass die Umsetzungsverstärkung in dem Fall, in dem das Bild des dunklen Objekts erfasst wird, um 30 [dB] höher ist als die Umsetzungsverstärkung in einem Fall, in dem ein Bild eines hellen Objekts erfasst wird. Es ist für den Diagnoseabschnitt 61 beispielsweise in einem Fall, in dem der Gradientengrad des Referenzsignals REF geändert wird, möglich, auf der Basis des erzeugten digitalen Codes CODE zu diagnostizieren, ob der Referenzsignalgenerator 51 den Gradientengrad des Referenzsignals REF ändern darf oder nicht.
Darüber hinaus ist es wie bei der Selbstdiagnose A1 möglich, dass der Diagnoseabschnitt 61 beispielsweise den Betriebsspielraum in der P-Phasen-Periode diagnostiziert, indem er beispielsweise in einem Fall, in dem der Gradientengrad des Referenzsignals REF auf verschiedene Werte eingestellt wird, den Zählwert CNT(0) nach dem Ende der P-Phasen-Periode PP bestätigt.
(Selbstdiagnose A3)
Die Abbildungsvorrichtung 1 passt den Spannungsversatzbetrag OFS des Referenzsignals REF in der D-Phasen-Periode PD an, um einen Beitragsanteil des Dunkelstroms der Photodiode 11 zu subtrahieren. In einer Selbstdiagnose A3 wird diagnostiziert, ob der Referenzsignalgenerator 51 die Spannung des Referenzsignals REF in der D-Phasen-Periode PD ändern darf oder nicht. Insbesondere ändert der Referenzsignalgenerator 51 in der Austastperiode P20 den Spannungsversatzbetrag OFS des Referenzsignals REF in der D-Phasen-Periode PD. In diesem Beispiel erzeugt der Signalgenerator 22 die Steuersignale VMA und VMB, die einander gleichen. Danach gibt das Dummy-Pixel P3 das Signal SIG, das den Spannungen der Steuersignale VMA und VMB entspricht, in der Austastperiode P20 an die Signalleitung SGL aus. Der Ausleseabschnitt 40 führt eine A/D-Umsetzung auf der Basis des Signals SIG unter Verwendung des Referenzsignals REF mit einem geänderten Änderungsgrad durch, um den digitalen Code CODE zu erzeugen. Danach führt der Diagnoseabschnitt 61 eine Diagnoseverarbeitung auf der Basis des digitalen Codes CODE durch. Dieser Betrieb wird nachstehend ausführlich beschrieben.
19 zeigt ein Betriebsbeispiel der Selbstdiagnose A3, wobei (A) die Wellenform des Horizontalsynchronisationssignals XHS anzeigt, (B) die Wellenform des Steuersignals SL anzeigt, (C) die Wellenform des Steuersignals VMA anzeigt, (D) die Wellenform des Referenzsignals REF anzeigt, (E) die Wellenform des Signals SIG (des Signals SIG(0)) in der Signalleitung SGL(0) anzeigt, (F) die Wellenform des Taktsignals CLK anzeigt und (G) den Zählwert CNT (den Zählwert CNT(0)) in dem Zähler 46 des nullten A/D-Umsetzers ADC(0) anzeigt.
In diesem Beispiel verringert der Referenzsignalgenerator 51 den Spannungspegel des Referenzsignals REF in der D-Phasen-Periode PD auf einen niedrigeren Pegel als den bei der Selbstdiagnose A1. Es ist zu beachten, dass in 19 zur Vereinfachung der Beschreibung das Referenzsignal REF bei der Selbstdiagnose A1 durch eine gestrichelte Linie angegeben ist.
Zuerst beginnt zu der Zeitvorgabe t61 die Horizontalperiode H innerhalb der Austastperiode P20 und dann ändert der Abtaster 21 die Spannung des Steuersignals SL zu der Zeitvorgabe t62 von dem niedrigen Pegel auf den hohen Pegel ((B)) von 19). Dies bewirkt, dass das Dummy-Pixel P3A als das Signal SIG(0) ab der Zeitvorgabe t62 eine Spannung ausgibt, die der Spannung (der Spannung V10) des Steuersignals VMA entspricht ((C) und (E) von 19) .
Als Nächstes führt der Komparator 45 eine Nulleinstellung durch, die bewirkt, dass der positive Eingangsanschluss und der negative Eingangsanschluss in der Periode von der Zeitvorgabe t63 bis zu der Zeitvorgabe t64 elektrisch miteinander gekoppelt werden. Danach ändert der Referenzsignalgenerator 51 zu der Zeitvorgabe t64 die Spannung des Referenzsignals REF auf die Spannung V4 ((D) von 18).
Danach führt der Ausleseabschnitt 40 in der Periode von der Zeitvorgabe t65 bis zu der Zeitvorgabe t67 (der P-Phasen-Periode PP) eine A/D-Umsetzung durch. Zu der Zeitvorgabe t65 beginnt der Referenzsignalgenerator 51 des Controllers 50, die Spannung des Referenzsignals REF von der Spannung V1 um einen vorbestimmten Änderungsgrad zu verringern ((D) von 19). Der Zähler 46 des A/D-Umsetzers ADC(0) startet den Zählvorgang zu der Zeitvorgabe t65 und stoppt den Zählvorgang zu der Zeitvorgabe t66 ((G) von 19).
Als Nächstes stoppt der Referenzsignalgenerator 51 die Änderung der Spannung des Referenzsignals REF zu der Zeitvorgabe t67 und ändert die Spannung des Referenzsignals REF zu der folgenden Zeitvorgabe t68 auf eine Spannung V7 ((D) von 19). Danach kehrt der Zähler 46 des A/D-Umsetzers ADC(0) zu der Zeitvorgabe t69 die Polarität des Zählwerts CNT(0) auf der Basis des Steuersignals CC um ((G) von 19).
Als Nächstes ändert der Spannungsgenerator 30A des Signalgenerators 22 zu der Zeitvorgabe t70 die Spannung des Steuersignals VMA auf eine Spannung V14 ((C) von 19). Dementsprechend wird die Spannung des Signals SIG(0) verringert ((E) von 19).
Als Nächstes führt der Ausleseabschnitt 40 in der Periode von der Zeitvorgabe t71 bis zu der Zeitvorgabe t74 (der D-Phasen-Periode PD) eine A/D-Umsetzung durch. Zu der Zeitvorgabe t71 beginnt der Referenzsignalgenerator 51 des Controllers 50, die Spannung des Referenzsignals REF von der Spannung V7 um einen vorbestimmten Änderungsgrad zu verringern ((D) von 19). Der Zähler 46 des A/D-Umsetzers ADC(0) startet den Zählvorgang zu der Zeitvorgabe t71 und stoppt den Zählvorgang zu der Zeitvorgabe t72 ((G) von 19). Danach gibt der A/D-Umsetzer ADC(0) den Zählwert CNT(0) als den digitalen Code CODE aus.
Als Nächstes stoppt der Referenzsignalgenerator 51 die Änderung der Spannung des Referenzsignals REF zu der Zeitvorgabe t74 und ändert die Spannung des Referenzsignals REF zu der folgenden Zeitvorgabe t75 auf die Spannung V3 ((D) von 19).
Danach ändert der Abtaster 21 zu der Zeitvorgabe t76 die Spannung des Steuersignals SL von dem hohen Pegel auf den niedrigen Pegel ((B) von 19). Danach setzt der Zähler 46 des A/D-Umsetzers ADC(0) zu der Zeitvorgabe t77 den Zählwert CNT(0) auf der Basis des Steuersignals CC auf „0“ zurück ((G) von 19).
Der Ausleseabschnitt 40 (die Ausleseabschnitte 40S und 40N) erzeugt das Bildsignal DATA0 (die Bildsignale DATA0S und DATA0N), das die durch A/D-Umsetzung erzeugten digitalen Codes CODE enthält, und der Diagnoseabschnitt 61 des Signalprozessors 60 führt eine Diagnoseverarbeitung auf der Basis des Bildsignals DATA0 durch.
Es ist für den Diagnoseabschnitt 61 möglich, auf der Basis des digitalen Codes CODE beispielsweise zu diagnostizieren, ob der Referenzsignalgenerator 51 die Spannung des Referenzsignals REF in der D-Phasen-Periode PD ändern darf oder nicht. Die Abbildungsvorrichtung 1 passt den Spannungsversatzbetrag OFS des Referenzsignals REF in der D-Phasen-Periode PD an, um einen Beitragsanteil des Dunkelstroms der Photodiode 11 zu subtrahieren. Insbesondere erhöht die Abbildungsvorrichtung 1 den Spannungsversatzbetrag OFS in einem Fall, in dem eine Stärke des Dunkelstroms groß ist. Es ist für den Diagnoseabschnitt 61 beispielsweise in einem Fall, in dem die Spannung des Referenzsignals REF in der D-Phasen-Periode PD geändert wird, möglich, auf der Basis des erhaltenen digitalen Codes CODE zu diagnostizieren, ob der Referenzsignalgenerator 51 die Spannung des Referenzsignals RED in der D-Phasen-Periode PD ändern darf oder nicht.
(Selbstdiagnose A4)
In einem Fall, in dem ein Bild eines extrem hellen Objekts erfasst wird, begrenzt die Abbildungsvorrichtung 1 die Spannung des Signals SIG unter Verwendung des Dummy-Pixels P4, um zu verhindern, dass die Spannung des Signals SIG in einer vorgegebenen Periode vor der P-Phasen-Periode PP zu niedrig wird. Dieser Betrieb wird nachstehend beschrieben.
20 zeigt ein Betriebsbeispiel der Ausleseansteuerung D2 in dem Zielpixel P1, wobei (A) die Wellenform des Horizontalsynchronisationssignals XHS anzeigt, (B) eine Wellenform des Steuersignals SUN anzeigt, (C) die Wellenform des Steuersignals RST anzeigt, (D) die Wellenform des Steuersignals TG anzeigt, (E) die Wellenform des Steuersignals SL anzeigt, (F) die Wellenform des Referenzsignals REF (der Referenzsignale REF1, REF2 und REF3) anzeigt und (G) die Wellenform des Signals SIG (der Signale SIG1, SIG2 und SIG3) anzeigt. Hierbei sind in (F) und (G) von 20 die Wellenformen der jeweiligen Signale auf derselben Spannungsachse aufgetragen. In (F) und (G) von 20 geben das Referenzsignal REF1 und das Signal SIG1 das Referenzsignal REF und das Signal SIG in einem Fall an, in dem ein Bild eines Objekts mit normaler Helligkeit erfasst wird. Mit anderen Worten sind das Referenzsignal REF1 und das Signal SIG1 die gleichen wie die in 12 dargestellten. Das Referenzsignal REF2 und das Signal SIG2 geben das Referenzsignal REF und das Signal SIG in einem Fall, in dem ein Bild eines extrem hellen Objekts erfasst wird, sowie Signale in einem Fall, in dem das Dummy-Pixel P4 nicht funktioniert, an. Das Referenzsignal REF3 und das Signal SIG3 geben das Referenzsignal REF und das Signal SIG in einem Fall, in dem ein Bild eines extrem hellen Objekts erfasst wird, sowie Signale in einem Fall, in dem das Dummy-Pixel P4 funktioniert, an.
In dem Fall, in dem das Bild des Objekts mit normaler Helligkeit erfasst wird, wie in dem in 12 gezeigten Fall, führt der A/D-Umsetzer ADC auf der Basis des Signals SIG1 unter Verwendung des Referenzsignals REF1 eine A/D-Umsetzung in der P-Phasen-Periode PP durch und führt eine A/D-Umsetzung in der D-Phasen-Periode PD durch. Danach gibt der A/D-Umsetzer ADC den Zählwert CNT als den digitalen Code CODE aus, genau wie bei dem in 12 dargestellten Fall.
Im Gegensatz dazu werden in dem Fall, in dem das Bild des extrem hellen Objekts erfasst wird, Elektronen von den Photodioden 11 der peripheren Pixel P1 zu der schwebenden Diffusion FD des Zielpixels P1 abgeführt, was bewirkt, dass das Signal SIG2 von der Zeitvorgabe t44 an niedriger wird ((G) von 20). Der Komparator 45 führt eine Nulleinstellung durch, was bewirkt, dass der positive Eingangsanschluss und der negative Eingangsanschluss in der Periode von der Zeitvorgabe t43 bis zu der Zeitvorgabe t45 elektrisch miteinander gekoppelt werden, wodurch bewirkt wird, dass das Referenzsignal REF2 ebenfalls entsprechend dem Signal SIG2 niedriger wird ((F) von 20). Danach führt der A/D-Umsetzer ADC eine A/D-Umsetzung in der P-Phasen-Periode PP und eine A/D-Umsetzung in der D-Phasen-Periode PD durch. In diesem Fall ist das Signal SIG2 jedoch zu niedrig, wodurch es gesättigt ist; daher wird das Signal SIG2 ab der Zeitvorgabe t51 nicht geändert ((G) von 20). Dementsprechend gibt der A/D-Umsetzer ADC einen Wert nahe „0“ als den digitalen Code CODE aus. Mit anderen Worten wird der digitale Code CODE trotz des extrem hellen Objekts ein Wert nahe „0“.
Daher wird in der Abbildungsvorrichtung 1 die Spannung des Signals SIG in einer vorbestimmten Periode vor der P-Phasen-Periode PP unter Verwendung des Dummy-Pixels P4 begrenzt. Insbesondere setzt der Signalgenerator 23 das Steuersignal SUN in der Periode von der Zeitvorgabe t43 bis zu der Zeitvorgabe t45 auf eine hohe Spannung ((B) von 20). Das Dummy-Pixel P4 gibt in der Periode von der Zeitvorgabe t43 bis zu der Zeitvorgabe t45 eine Spannung, die diesem Steuersignal SUN entspricht, an die Signalleitung SGL aus. Dementsprechend wird in der Periode von der Zeitvorgabe t43 bis zu der Zeitvorgabe t45 eine Abnahme der Spannung des Signals SIG3 unterdrückt. Somit wird die Spannung des Signals SIG3 auf eine Spannung begrenzt, die der Spannung des Steuersignals SUN entspricht. Der Komparator 45 führt eine Nulleinstellung durch, die bewirkt, dass der positive Eingangsanschluss und der negative Eingangsanschluss in dieser Periode von der Zeitvorgabe t43 bis zu der Zeitvorgabe t45 elektrisch miteinander gekoppelt werden, wodurch bewirkt wird, dass das Referenzsignal REF3 ebenfalls höher als das Referenzsignal REF2 wird. Danach wird zu der Zeitvorgabe t45 in einem Fall, in dem die Spannung des Steuersignals SUN niedriger wird ((B) von 20), die Spannung des Signals SIG3 auf einen Pegel verringert, der im Wesentlichen gleich der Spannung des Signals SIG2 ist. Die Spannung des Signals SIG3 ist in der P-Phasen-Periode PP immer niedriger als die des Referenzsignals REF2. Dementsprechend setzt der Zähler 46 des A/D-Umsetzers ADC den Zählvorgang in der P-Phasen-Periode PP fort und erreicht zu der Zeitvorgabe t48, zu der die Erzeugung des Taktsignals CLK gestoppt wird, einen vorbestimmten Zählwert (einen vollen Zählwert). In einem Fall, in dem der volle Zählwert in der P-Phasen-Periode PP erreicht wird, setzt der Zähler 46 den Zählvorgang in der folgenden D-Phasen-Periode PD unabhängig von dem von dem Komparator 45 ausgegebenen Signal CMP fort. Trotz des extrem hellen Objekts verhindert die Abbildungsvorrichtung 1, dass der digitale Code CODE einen Wert nahe „0“ annimmt.
Wie es oben beschrieben ist, begrenzt die Abbildungsvorrichtung 1 in dem Fall, in dem das Bild des extrem hellen Objekts erfasst wird, die Spannung des Signals SIG unter Verwendung des Dummy-Pixels P4 in der vorbestimmten Periode vor der P-Phasen-Periode PP, um zu verhindern, dass die Spannung des Signals SIG zu niedrig wird. Bei der Selbstdiagnose A4 wird diagnostiziert, ob eine solche Funktion zum Begrenzen der Spannung des Signals SIG funktioniert oder nicht. Insbesondere setzt der Signalgenerator 22 die Steuersignale VMA und VMB auf eine niedrige Spannung. In diesem Beispiel erzeugt der Signalgenerator 22 die Steuersignale VMA und VMB, die einander gleichen. Danach gibt das Dummy-Pixel P3 das Signal SIG, das den Spannungen der Steuersignale VMA und VMB entspricht, in der Austastperiode P20 an die Signalleitung SGL aus. Der Ausleseabschnitt 40 führt eine A/D-Umsetzung auf der Basis des Signals SIG durch, um den digitalen Code CODE zu erzeugen. Danach führt der Diagnoseabschnitt 61 eine Diagnoseverarbeitung auf der Basis des digitalen Codes CODE durch. Dieser Betrieb wird nachstehend ausführlich beschrieben.
21 zeigt ein Betriebsbeispiel der Selbstdiagnose A4, wobei (A) die Wellenform des Horizontalsynchronisationssignals XHS anzeigt, (B) die Wellenform des Steuersignals SL anzeigt, (C) die Wellenform des Steuersignals SUN anzeigt, (D) zeigt die Wellenform des Steuersignals VMA anzeigt, (E) die Wellenform des Referenzsignals REF anzeigt, (F) die Wellenform des Signals SIG (des Signals SIG(0)) in der Signalleitung SGL(0) anzeigt und (G) die Wellenform des Taktsignals CLK anzeigt.
Zuerst beginnt die Horizontalperiode H innerhalb der Austastperiode P20 zu der Zeitvorgabe t61 und dann ändert der Abtaster 21 die Spannung des Steuersignals SL zu der Zeitvorgabe t62 von dem niedrigen Pegel auf den hohen Pegel ((B) von 21).
Danach ändert der Signalgenerator 22 zu der Zeitvorgabe t63 die Spannung des Steuersignals VMA auf eine niedrige Spannung V15 ((D) von 21). Dementsprechend wird auch das Signal SIG(0) verringert ((F) von 21). Darüber hinaus ändert der Signalgenerator 23 zu der Zeitvorgabe t63 die Spannung des Steuersignals SUN auf eine hohe Spannung. Dementsprechend wird eine Abnahme des Signals SIG(0) unterdrückt ((F) von 21). Der Komparator 45 führt eine Nulleinstellung durch, die bewirkt, dass der positive Eingangsanschluss und der negative Eingangsanschluss in der Periode von der Zeitvorgabe t63 bis zu der Zeitvorgabe t64 elektrisch miteinander gekoppelt werden.
Als Nächstes ändert der Signalgenerator 23 zu der Zeitvorgabe t64 die Spannung des Steuersignals SUN auf eine niedrige Spannung ((C) von 21). Dementsprechend wird das Signal SIG(0) verringert ((F) von 21).
Danach führt der Ausleseabschnitt 40 in der Periode von der Zeitvorgabe t65 bis zu der Zeitvorgabe t67 (der P-Phasen-Periode PP) eine A/D-Umsetzung durch. Der Referenzsignalgenerator 51 des Controllers 50 beginnt zu der Zeitvorgabe t65 ((E) von 21), die Spannung des Referenzsignals REF von der Spannung V1 um einen vorbestimmten Änderungsgrad zu verringern. Der Zähler 46 des A/D-Umsetzers ADC(0) startet den Zählvorgang zu der Zeitvorgabe t65. Die Spannung des Signals SIG(0) ist jedoch in der P-Phasen-Periode PP immer niedriger als die des Referenzsignals REF; daher setzt der Zähler 46 des A/D-Umsetzers ADC(0) den Zählvorgang in der P-Phasen-Periode PP fort und erreicht einen vorbestimmten Zählwert (einen Zählwert CNTF1) zu der Zeitvorgabe t67, zu der eine Erzeugung des Taktsignals CLK gestoppt wird. Dementsprechend bestimmt der Zähler 46, ob der Zählvorgang in der nächsten D-Phasen-Periode PD ungeachtet des von dem Komparator 45 ausgegebenen Signals CMP fortgesetzt werden soll oder nicht.
Der Referenzsignalgenerator 51 stoppt die Änderung der Spannung des Referenzsignals REF zu der Zeitvorgabe t67 und ändert die Spannung des Referenzsignals REF zu der folgenden Zeitvorgabe t68 auf die Spannung V2 ((E) von 21). Danach kehrt der Zähler 46 des A/D-Umsetzers ADC(0), obwohl dies nicht dargestellt ist, die Polarität des Zählwerts CNT(0) auf der Basis des Steuersignals CC um.
Als Nächstes führt der Ausleseabschnitt 40 in der Periode von der Zeitvorgabe t71 bis zu der Zeitvorgabe t74 (der D-Phasen-Periode PD) eine A/D-Umsetzung durch. Der Referenzsignalgenerator 51 des Controllers 50 beginnt zu der Zeitvorgabe t71, die Spannung des Referenzsignals REF von der Spannung V2 um einen vorbestimmten Änderungsgrad zu verringern ((E) von 21). Der Zähler 46 des A/D-Umsetzers ADC(0) startet den Zählvorgang zu der Zeitvorgabe t71. Danach setzt der Zähler 46 den Zählvorgang in der D-Phasen-Periode PD unabhängig von dem von dem Komparator 45 ausgegebenen Signal CMP fort. Dementsprechend erreicht der Zähler 46 zu der Zeitvorgabe t74, zu der die Erzeugung des Taktsignals CLK gestoppt wird, einen vorbestimmten Zählwert (einen Zählwert CNTF2). Danach gibt der A/D-Umsetzer ADC(0) den Zählwert CNT(0) als den digitalen Code CODE aus.
Der Referenzsignalgenerator 51 stoppt die Änderung der Spannung des Referenzsignals REF zu der Zeitvorgabe t74 und ändert die Spannung des Referenzsignals REF zu der folgenden Zeitvorgabe t75 auf die Spannung V3 ((E) von 21).
Danach ändert der Abtaster 21 zu der Zeitvorgabe t76 die Spannung des Steuersignals SL von dem hohen Pegel auf den niedrigen Pegel ((B) von 21). Danach setzt der Zähler 46, obwohl dies nicht dargestellt ist, den Zählwert CNT(0) auf der Basis des Steuersignals CC auf „0“ zurück.
Der Ausleseabschnitt 40 (die Ausleseabschnitte 40S und 40N) erzeugt das Bildsignal DATA0 (die Bildsignale DATA0S und DATA0N), das die durch A/D-Umsetzung erzeugten digitalen Codes CODE enthält, und der Diagnoseabschnitt 61 des Signalprozessors 60 führt eine Diagnoseverarbeitung auf der Basis des Bildsignals DATA0 durch.
Der Diagnoseabschnitt 61 diagnostiziert auf der Basis des digitalen Codes CODE, ob die Funktion zum Begrenzen der Spannung des Signals SIG funktioniert oder nicht. Insbesondere ist es für den Diagnoseabschnitt 61 möglich zu diagnostizieren, dass die Funktion zum Begrenzen der Spannung des Signals SIG funktioniert, indem er beispielsweise bestätigt, dass der digitale Code CODE ein vorbestimmter Zählwert (der Zählwert CNTF2) wird.
Darüber hinaus ist es dem Diagnoseabschnitt 61 möglich, einen Betrieb des Zählers 46 auf der Basis des digitalen Codes CODE zu bestätigen. Insbesondere diagnostiziert der Diagnoseabschnitt 61 bei diesem Vorgang, ob der Zähler 46 den Zählvorgang ordnungsgemäß durchführt oder nicht, indem er den Zählwert CNT(0) nach dem Ende der P-Phasen-Periode PP und den Zählwert CNT(0) nach dem Ende der D-Phasen-Periode PD unter Verwendung der Fortsetzung des Zählvorgangs durch den Zähler 46 bestätigt. Außerdem ist es dem Diagnoseabschnitt 61 möglich zu bestätigen, ob der Zähler 46 die Polarität des Zählwerts CNT umkehrt oder nicht, indem er den Zählwert CNT(0) nach Ende der P-Phasen-Periode PP und den Zählwert CNT(0) vor Beginn der D-Phasen-Periode PD bestätigt. Ferner kann der Diagnoseabschnitt 61 auf der Basis des digitalen Codes CODE bestätigen, ob der Zähler 46 den Zählwert CNT nach der D-Phasen-Periode PD auf „0“ zurücksetzen darf oder nicht.
(Selbstdiagnose A5)
In der Abbildungsvorrichtung 1 enthält jeder der zwei Spannungsgeneratoren 30A und 30B den Temperatursensor 33. Dies ermöglicht es der Abbildungsvorrichtung 1, eine Temperatur zu detektieren. Bei einer Selbstdiagnose A5 wird diagnostiziert, ob der Temperatursensor 33 eine der Temperatur entsprechende Spannung Vtemp erzeugen darf oder nicht. Insbesondere gibt der Signalgenerator 22 die von dem Temperatursensor 33 ausgegebene Spannung Vtemp als Steuersignale VMA und VMB in der D-Phasen-Periode PD innerhalb der Austastperiode P20 aus. In diesem Beispiel erzeugt der Signalgenerator 22 die Steuersignale VMA und VMB, die einander gleichen. Danach gibt das Dummy-Pixel P3 das Signal SIG, das den Spannungen der Steuersignale VMA und MVB entspricht, in der Austastperiode P20 an die Signalleitung SGL aus. Der Ausleseabschnitt 40 führt eine Wechselstromumsetzung auf der Basis des Signals SIG durch, um den digitalen Code CODE zu erzeugen. Danach führt der Diagnoseabschnitt 61 eine Diagnoseverarbeitung auf der Basis des digitalen Codes CODE durch. Dieser Betrieb wird nachstehend ausführlich beschrieben.
22 zeigt ein Betriebsbeispiel der Selbstdiagnose A5, wobei (A) die Wellenform des Horizontalsynchronisationssignals XHS anzeigt, (B) die Wellenform des Steuersignals SL anzeigt, (C) die Wellenform des Steuersignals VMA anzeigt, (D) die Wellenform des Steuersignals VMB anzeigt, (E) die Wellenform des Referenzsignals REF anzeigt, (F) die Wellenform des Signals SIG (des Signals SIG(0)) in der Signalleitung SGL(0) anzeigt, (G) die Wellenform des Signals SIG (des Signals SIG(1)) in der Signalleitung SGL(1) anzeigt, (H) die Wellenform des Taktsignals CLK anzeigt, (I) den Zählwert CNT (d. h den Zählwert CNT(0)) in dem Zähler 46 des nullten A/D-Umsetzers ADC(0) anzeigt und (J) den Zählwert CNT (den Zählwert CNT(1)) in dem Zähler des ersten A/D-Umsetzers ADC(1) anzeigt.
Zuerst beginnt die Horizontalperiode H innerhalb der Austastperiode P20 zu der Zeitvorgabe t61 und dann ändert der Abtaster 21 die Spannung des Steuersignals SL zu der Zeitvorgabe t62 von dem niedrigen Pegel auf den hohen Pegel ((B) von 22). Dementsprechend gibt das Dummy-Pixel P3A ab der Zeitvorgabe t62 als Signal SIG(0) eine Spannung aus, die der Spannung (der Spannung V10) des Steuersignals VMA entspricht ((C) und (F) von 22) und das Dummy-Pixel P3B gibt als Signal SIG(1) eine Spannung aus, die der Spannung (der Spannung V10) des Steuersignals VMB entspricht ((D) und (G) von 22).
Als Nächstes führt der Komparator 45 eine Nulleinstellung durch, die bewirkt, dass der positive Eingangsanschluss und der negative Eingangsanschluss in der Periode von der Zeitvorgabe t63 bis zu der Zeitvorgabe t64 elektrisch miteinander gekoppelt werden. Danach ändert der Referenzsignalgenerator 51 zu der Zeitvorgabe t64 die Spannung des Referenzsignals REF auf die Spannung V1 ((E) von 22).
Danach führt der Ausleseabschnitt 40 in der Periode von der Zeitvorgabe t65 bis zu der Zeitvorgabe t67 (der P-Phasen-Periode PP) eine A/D-Umsetzung durch. Zu der Zeitvorgabe t65 beginnt der Referenzsignalgenerator 51 des Controllers 50, die Spannung des Referenzsignals REF von der Spannung V1 um einen vorbestimmten Änderungsgrad zu verringern ((E) von 22). Der Zähler 46 des A/D-Umsetzers ADC(0) startet den Zählvorgang zu der Zeitvorgabe t65 und stoppt den Zählvorgang zu der Zeitvorgabe t66 ((I) von 22). In gleicher Weise startet der Zähler 46 des A/D-Umsetzers ADC(1) den Zählvorgang zu der Zeitvorgabe t65 und stoppt den Zählvorgang zu der Zeitvorgabe t66 ((J) von 22).
Als Nächstes stoppt der Referenzsignalgenerator 51 die Änderung der Spannung des Referenzsignals REF zu der Zeitvorgabe t67 und ändert die Spannung des Referenzsignals REF zu der folgenden Zeitvorgabe t68 auf die Spannung V2 ((E) von 22).
Als Nächstes kehrt der Zähler 46 des A/D-Umsetzers ADC(0) zu der Zeitvorgabe t69 die Polarität des Zählwerts CNT(0) auf der Basis des Steuersignals CC um ((I) von 22) und der Zähler 46 des A/D-Umsetzers ADC(1) kehrt die Polarität des Zählwerts CNT(1) auf der Basis des Steuersignals CC auf ähnliche Weise um ((J) von 22).
Als Nächstes gibt der Spannungsgenerator 30A des Signalgenerators 22 zu der Zeitvorgabe t70 als Steuersignal VMA die von dem Temperatursensor 33 des Spannungsgenerators 30A ausgegebene Spannung Vtemp aus ((C) von 22) und der Spannungsgenerator 30B gibt auf ähnliche Weise als Steuersignal VMB die von dem Temperatursensor 33 des Spannungsgenerators 30B ausgegebene Spannung Vtemp aus ((D) von 22). Dementsprechend werden die Spannungen der Signale SIG(0) und SIG(1) verringert ((F) und (G) von 22).
Als Nächstes führt der Ausleseabschnitt 40 in der Periode von der Zeitvorgabe t71 bis zu der Zeitvorgabe t74 (der D-Phasen-Periode PD) eine A/D-Umsetzung durch. Zu der Zeitvorgabe t71 beginnt der Referenzsignalgenerator 51 des Controllers 50, die Spannung des Referenzsignals REF von der Spannung V2 um einen vorbestimmten Änderungsgrad zu verringern ((E) von 22). Der Zähler 46 des A/D-Umsetzers ADC(0) startet den Zählvorgang zu der Zeitvorgabe t71 und stoppt den Zählvorgang zu der Zeitvorgabe t72 ((I) von 22). Danach gibt der A/D-Umsetzer ADC(0) den Zählwert CNT(0) als den digitalen Code CODE aus. In gleicher Weise startet der Zähler 46 des A/D-Umsetzers ADC(1) den Zählvorgang zu der Zeitvorgabe t71 und stoppt den Zählvorgang zu der Zeitvorgabe t72 ((J) von 22). Danach gibt der A/D-Umsetzer ADC(1) den Zählwert CNT(1) als den digitalen Code CODE aus.
Als Nächstes stoppt der Referenzsignalgenerator 51 die Änderung der Spannung des Referenzsignals REF zu der Zeitvorgabe t74 und ändert die Spannung des Referenzsignals REF zu der folgenden Zeitvorgabe t75 auf die Spannung V3 ((E) von 22).
Danach ändert der Abtaster 21 zu der Zeitvorgabe t76 die Spannung des Steuersignals SL von dem hohen Pegel auf den niedrigen Pegel ((B) von 22). Danach setzt der Zähler 46 des A/D-Umsetzers ADC(0) zu der Zeitvorgabe t77 den Zählwert CNT(0) auf der Basis des Steuersignals CC auf „0“ zurück ((I) von 22). Der Zähler 46 des A/D-Umsetzers ADC(1) setzt den Zählwert CNT(1) auf der Basis des Steuersignals CC auf ähnliche Weise auf „0“ zurück ((J) von 22).
Der Ausleseabschnitt 40 (die Ausleseabschnitte 40S und 40N) erzeugt das Bildsignal DATA0 (die Bildsignale DATA0S und DATA0N), das die durch A/D-Umsetzung erzeugten digitalen Codes CODE enthält, und der Diagnoseabschnitt 61 des Signalprozessors 60 führt eine Diagnoseverarbeitung auf der Basis des Bildsignals DATA0 durch.
Es ist für den Diagnoseabschnitt 61 beispielsweise möglich, auf der Basis des digitalen Codes CODE zu diagnostizieren, ob die Temperatursensoren 33 der Spannungsgeneratoren 30A und 30B jeweils die der Temperatur entsprechende Spannung Vtemp erzeugen dürfen oder nicht. Insbesondere ist es für den Diagnoseabschnitt 61 möglich zu diagnostizieren, ob die Temperatursensoren 33 jeweils die der Temperatur entsprechende Spannung Vtemp erzeugen dürfen oder nicht, indem er bestätigt, ob der Wert des erzeugten digitalen Codes CODE in einen vorbestimmten Bereich fällt oder nicht. Darüber hinaus enthalten in der Abbildungsvorrichtung 1 die Spannungsgeneratoren 30A und 30B die Temperatursensoren 33 mit der gleichen Schaltungskonfiguration; daher sind die von dem Temperatursensor 33 des Spannungsgenerators 30A erzeugte Spannung Vtemp und die von dem Temperatursensor 33 des Spannungsgenerators 30B erzeugte Spannung Vtemp im Wesentlichen gleich. Infolgedessen sind die Spannung einer geradzahligen Signalleitung SGL (beispielsweise der Signalleitung SGL(0)) und die Spannung einer ungeradzahligen Signalleitung SGL (beispielsweise der Signalleitung SGL(1)), die zu dieser geradzahligen Signalleitung SGL benachbart ist, im Wesentlichen gleich. Beispielsweise sind in einem Fall, in dem einer der beiden Temperatursensoren 33 eine Störung aufweist, die digitalen Codes CODE verschieden, was es dem Diagnoseabschnitt 61 ermöglicht, auf der Basis der digitalen Codes CODE zu diagnostizieren, ob die Temperatursensoren 33 eine Fehlfunktion haben oder nicht.
(Selbstdiagnose A6)
Bei einer Selbstdiagnose A6 wird diagnostiziert, ob es möglich ist, die von den mehreren A/D-Umsetzern ADC ausgegebenen digitalen Codes CODE über die Busverdrahtungsleitung 100 (die Busverdrahtungsleitungen 100S und 100N) an den Signalprozessor 60 zu liefern. Insbesondere geben nicht dargestellte Latches, die in Ausgabeabschnitten der mehreren A/D-Umsetzer ADC bereitgestellt sind, die digitalen Codes CODE mit einem vorbestimmten Bitmuster auf der Basis des Steuersignals CC in der Austastperiode P20 aus. Danach erzeugt der Controller 50 das Steuersignal SEL und die mehreren Schaltabschnitte SW des Ausleseabschnitts 40S übertragen aufeinanderfolgend auf der Basis des Steuersignals SEL die von den A/D-Umsetzern ADC des Ausleseabschnitts 40S ausgegebenen digitalen Codes CODE als das Bildsignal DATAOS an den Signalprozessor 60 und die mehreren Schaltabschnitte SW des Ausleseabschnitts 40N übertragen aufeinanderfolgend auf der Basis des Steuersignals SEL die von den A/D-Umsetzern ADC des Ausleseabschnitts 40N ausgegebenen digitalen Codes CODE als Bildsignal DATA0N an den Signalprozessor 60. Danach führt der Diagnoseabschnitt 61 eine Diagnoseverarbeitung auf der Basis der digitalen Codes CODE durch. In der Abbildungsvorrichtung 1 werden diese Vorgänge unter Änderung eines Bitmusters oder einer Übertragungsreihenfolge mehrere Male ausgeführt. Der A/D-Umsetzer ADC (z. B. der A/D-Umsetzer ADC(0)) entspricht einem spezifischen Beispiel eines „ersten Latches“ in der vorliegenden Offenbarung. Der A/D-Umsetzer ADC (z. B. der A/D-Umsetzer ADC(2)) entspricht einem spezifischen Beispiel eines „zweiten Latches“ in der vorliegenden Offenbarung. Dieser Betrieb wird nachstehend ausführlich beschrieben.
23A und 23B zeigen schematisch ein Beispiel eines Datenübertragungsbetriebs in einer ersten Diagnose A61 der Selbstdiagnose A6. 23A zeigt einen Betrieb in dem Ausleseabschnitt 40S. 23B zeigt einen Betrieb in dem Ausleseabschnitt 40N. In 23A und 23B geben nicht schattierte A/D-Umsetzer ADC (z. B. A/D-Umsetzer ADC(0), ADC(1), ADC(4), ADC(5), ...) der mehreren A/D-Umsetzer ADC jeweils auf der Basis des Steuersignals CC den digitalen Code CODE aus, in dem alle Bits „0“ sind. Darüber hinaus geben schattierte A/D-Umsetzer ADC (z. B. A/D-Umsetzer ADC (2), ADC (3), ADC (6), ADC (7), ...) jeweils auf der Basis des Steuersignals CC den digitalen Code CODE aus, in dem alle Bits „1“ sind.
24 zeigt ein Zeitdiagramm des Datenübertragungsbetriebs, der in 23A und 23B dargestellt ist, wobei (A) die Wellenform des Horizontalsynchronisationssignals XHS anzeigt, (B) gerade Bits des Steuersignals SEL anzeigt, (C) ungerade Bits des Steuersignals SEL anzeigt, (D) das Bildsignal DATAOS anzeigt und (E) das Bildsignal DATA0N anzeigt. In (D) und (E) von 24 gibt ein nicht schattierter Abschnitt, der mit „L“ bezeichnet ist, den digitalen Code CODE an, in dem alle Bits „0“ (ein erster logischer Wert) sind, und ein schattierter Abschnitt, der mit „H“ bezeichnet ist, den digitalen Code CODE an, in dem alle Bits „1“ (ein zweiter logischer Wert) sind.
Die geraden Bits des Steuersignals SEL werden in der Reihenfolge des Steuersignals SEL[0], des Steuersignals SEL[2] und des Steuersignals SEL[4] aktiv, wie es in (B) von 24 dargestellt ist. Daher wird in dem Ausleseabschnitt 40S zunächst der Digitalcode CODE des nullten A/D-Umsetzers ADC(0) an die Busverdrahtungsleitung 100S geliefert. Der A/D-Umsetzer ADC(0) gibt den digitalen Code CODE aus, in dem alle Bits „0“ sind (23A), was bewirkt, dass alle Bits des Bildsignals DATAOS zu dieser Zeit „0“ werden ((D) von 24). Als Nächstes wird der digitale Code CODE des zweiten A/D-Umsetzers ADC(2) an die Busverdrahtungsleitung 100S geliefert. Der A/D-Umsetzer ADC(2) gibt den digitalen Code CODE aus, in dem alle Bits „1“ sind (23). Als Nächstes wird der digitale Code CODE des vierten A/D-Umsetzers ADC(4) an die Busverdrahtungsleitung 100S geliefert. Der A/D-Umsetzer ADC(4) gibt den digitalen Code CODE aus, in dem alle Bits „0“ sind (23A), was bewirkt, dass alle Bits des Bildsignals DATAOS zu dieser Zeit „0“ werden ((D) von 24). Somit werden der digitale Code CODE, in dem alle Bits „0“ sind, und der digitale Code CODE, in dem alle Bits „1“ sind, abwechselnd als das Bildsignal DATAOS in der Reihenfolge von dem A/D-Umsetzer ADC auf der linken Seite (in der Übertragungsreihenfolge F) an den Signalprozessor 60 übertragen (23A und (D) von 24).
Dasselbe gilt für den Betrieb des Ausleseabschnitts 40N, und der digitale Code CODE, in dem alle Bits „0“ sind, und der digitale Code CODE, in dem alle Bits „1“ sind, werden abwechselnd als das Bildsignal DATAOS in der Reihenfolge von dem A/D-Umsetzer ADC auf der linken Seite (in der Übertragungsreihenfolge F) an den Signalprozessor 60 übertragen (23A und (D) von 24).
Der Diagnoseabschnitt 61 des Signalprozessors 60 führt eine Diagnoseverarbeitung durch Durchführen eines Vergleichs zwischen jedem der in dem Bildabschnitt DATA0 enthaltenen Bits des digitalen Codes CODE und einem erwarteten Wert auf der Basis des Bildsignals DATA0 (der Bildsignale DATAOS und DATAON) durch. Insbesondere sind bei der ersten Diagnose A61 die digitalen Codes CODE, die sich auf benachbarte A/D-Umsetzer ADC beziehen, voneinander verschieden, was es beispielsweise ermöglicht zu diagnostizieren, ob ein Kurzschluss zwischen den Busverdrahtungsleitungen, die sich auf die benachbarten A/D-Umsetzer ADC beziehen, vorliegt oder nicht. Insbesondere ist es beispielsweise möglich, dass der Diagnoseabschnitt 61 diagnostiziert, ob in dem Ausleseabschnitt 40S (23A) ein Kurzschluss zwischen einer Verdrahtungsleitung in der Nähe des A/D-Umsetzers ADC(2) der Busverdrahtungsleitungen, die den nullten A/D-Umsetzer ADC(0) und die Busverdrahtungsleitung 100S miteinander koppeln, und eine Verdrahtungsleitung in der Nähe des A/D-Umsetzers ADC(0) der Busverdrahtungsleitungen, die den zweiten A/D-Umsetzer ADC(2) und die Busverdrahtungsleitung 100S miteinander koppeln, auftritt oder nicht.
25A und 25B zeigen schematisch ein Beispiel des Datenübertragungsbetriebs in einer zweiten Diagnose A62 der Selbstdiagnose A6. 25A zeigt einen Betrieb in dem Ausleseabschnitt 40S. 25B zeigt einen Betrieb in dem Ausleseabschnitt 40N. 26 zeigt ein Zeitdiagramm des Datenübertragungsbetriebs, der in 25A und 25B dargestellt ist. Wie es in 25A und 25B gezeigt ist, unterscheidet sich das Bitmuster des von jedem der A/D-Umsetzer ADC ausgegebenen digitalen Codes CODE von dem Bitmuster in der ersten Diagnose A61 (23A und 23B). Insbesondere geben beispielsweise die A/D-Umsetzer ADC(0), ADC(1), ADC(4), ADC(5) usw. in der ersten Diagnose A61 jeweils den digitalen Code CODE aus, in dem alle Bits „0“ sind (23A und 23B), und in der zweiten Diagnose A62 den digitalen Code CODE aus, in dem alle Bits „1“ sind. Ebenso geben die A/D-Umsetzer ADC(2), ADC(3), ADC(6), ADC(7) usw. jeweils beispielsweise in der ersten Diagnose A61 den digitalen Code CODE aus, in dem alle Bits „1“ sind (23A und 23B), und in der zweiten Diagnose A62 den digitalen Code CODE aus, in dem alle Bits „0“ sind.
In dem Ausleseabschnitt 40S wird zuerst der digitale Code CODE des nullten A/D-Umsetzers ADC(0) an die Busverdrahtungsleitung 100S geliefert ((B) von 26). Der A/D-Umsetzer ADC(0) gibt den digitalen Code CODE aus, in dem alle Bits „1“ sind (25A), was bewirkt, dass alle Bits des Bildsignals DATAOS zu dieser Zeit „1“ werden ((D) von 26). Als Nächstes wird der digitale Code CODE des zweiten A/D-Umsetzers ADC(2) an die Busverdrahtungsleitung 100S geliefert ((B) von 26). Der A/D-Umsetzer ADC(2) gibt den digitalen Code CODE aus, in dem alle Bits „0“ sind (25A), was bewirkt, dass alle Bits des Bildsignals DATAOS zu dieser Zeit „0“ werden ((D) von 26). Als Nächstes wird der digitale Code CODE des vierten A/D-Umsetzers ADC(4) an die Busverdrahtungsleitung 100S geliefert ((B) von 26). Der A/D-Umsetzer ADC(4) gibt den digitalen Code CODE aus, in dem alle Bits „1“ sind (25A), was bewirkt, dass alle Bits des Bildsignals DATAOS zu dieser Zeit „0“ werden ((D) von 26). Somit werden der digitale Code CODE, in dem alle Bits „1“ sind, und der digitale Code CODE, in dem alle Bits „0“ sind, abwechselnd in der Reihenfolge von dem A/D-Umsetzer ADC auf der linken Seite (in der Übertragungsreihenfolge F) als das Bildsignal DATAOS an den Signalprozessor 60 übertragen (25A und (D) von 26).
Dasselbe gilt für den Betrieb des Ausleseabschnitts 40N und der digitale Code CODE, in dem alle Bits „1“ sind, und der digitale Code CODE, in dem alle Bits „0“ sind, werden abwechselnd in der Reihenfolge von dem A/D-Umsetzer ADC auf der linken Seite (in der Übertragungsreihenfolge F) als das Bildsignal DATA0N an den Signalprozessor 60 übertragen (25B und (E) von 26).
Der Diagnoseabschnitt 61 des Signalprozessors 60 führt zusätzlich zu der ersten Diagnose A61 (23A, 23B und 24) die zweite Diagnose A62 (25A, 25B und 26) durch, was es ermöglicht zu diagnostizieren, ob ein Kurzschluss zwischen der Busverdrahtungsleitung, die sich auf den A/D-Umsetzer ADC bezieht, und einer weiteren Verdrahtungsleitung wie etwa einer Leistungsquellenleitung oder einer Masseleitung auftritt oder nicht. Mit anderen Worten wird in einem Fall, in dem ein solcher Kurzschluss auftritt, eine Spannung einer kurzgeschlossenen Verdrahtungsleitung der Busverdrahtungsleitung fixiert. In dem Diagnoseabschnitt 61 unterscheidet sich das von jedem der A/D-Umsetzer ADC ausgegebene Bitmuster des digitalen Codes CODE zwischen der ersten Diagnose A61 und der zweiten Diagnose A62, was es möglich macht, zu detektieren, ob eine solche Fixierung der Spannung auftritt oder nicht. Infolgedessen kann der Diagnoseabschnitt 61 diagnostizieren, ob ein Kurzschluss zwischen der Busverdrahtungsleitung, die sich auf den A/D-Umsetzer ADC bezieht, und einer weiteren Verdrahtungsleitung auftritt oder nicht.
27A und 27B zeigen schematisch ein Beispiel eines Datenübertragungsbetriebs in einer dritten Diagnose A63 der Selbstdiagnose A6. 27A zeigt einen Betrieb in dem Ausleseabschnitt 40S. 27B zeigt einen Betrieb in dem Ausleseabschnitt 40N. 28 zeigt ein Zeitdiagramm des Datenübertragungsbetriebs, der in 27A und 27B dargestellt ist. Bei der dritten Diagnose A63 unterscheidet sich die Übertragungsreihenfolge F von der bei der ersten Diagnose A61.
Gerade Bits des Steuersignals SEL werden in der Reihenfolge des Steuersignals SEL[4094], des Steuersignals SEL[4092] und des Steuersignals SEL[4090] aktiv, wie es in (B) von 28 dargestellt ist. Dementsprechend wird in dem Ausleseabschnitt 40S zunächst der digitale Code CODE des 4094. A/D-Umsetzers ADC(4094) an die Busverdrahtungsleitung 100S geliefert. Der A/D-Umsetzer ADC(4094) gibt den digitalen Code CODE aus, in dem alle Bits „1“ sind, was bewirkt, dass alle Bits des Bildsignals DATAOS zu dieser Zeit „1“ werden ((D) von 28). Als Nächstes wird der digitale Code CODE des 4092. A/D-Umsetzers ADC(4092) an die Busverdrahtungsleitung 100S geliefert ((B) von 28). Der A/D-Umsetzer ADC(4092) gibt den digitalen Code CODE aus, in dem alle Bits „0“ sind, was bewirkt, dass alle Bits des Bildsignals DATAOS zu dieser Zeit „0“ werden ((D) von 28). Als Nächstes wird der digitale Code CODE des 4090. A/D-Umsetzers ADC(4090) an die Busverdrahtungsleitung 100S geliefert ((B) von 28). Der A/D-Umsetzer ADC(4090) gibt den digitalen Code CODE aus, in dem alle Bits „1“ sind, was bewirkt, dass alle Bits des Bildsignals DATAOS zu dieser Zeit „1“ werden ((D) von 28). Somit werden der digitale Code CODE, in dem alle Bits „1“ sind, und der digitale Code CODE, in dem alle Bits „0“ sind, abwechselnd in der Reihenfolge von dem A/D-Umsetzer ADC auf der rechten Seite (in der Übertragungsreihenfolge F) als das Bildsignal DATAOS an den Signalprozessor 60 übertragen (27A und (D) von 28).
Dasselbe gilt für den Betrieb des Ausleseabschnitts 40N, und der digitale Code CODE, in dem alle Bits „1“ sind, und der digitale Code CODE, in dem alle Bits „0“ sind, werden abwechselnd als das Bildsignal DATA0N in der Reihenfolge ab dem A/D-Umsetzer ADC auf der rechten Seite (in der Übertragungsreihenfolge F) an den Signalprozessor 60 übertragen (27B und (E) von 28).
Der Diagnoseabschnitt 61 des Signalprozessors 60 führt die dritte Diagnose A63 durch, die es ermöglicht zu diagnostizieren, ob die Übertragungsreihenfolge bei der Übertragung der digitalen Codes CODE von den mehreren A/D-Umsetzern ADC an den Signalprozessor 60 veränderbar ist oder nicht.
Wie es oben beschrieben ist, wird in der Abbildungsvorrichtung 1 die Selbstdiagnose in der Austastperiode P20 durchgeführt, was es ermöglicht, das Vorhandensein oder Nichtvorhandensein einer Fehlfunktion in der Abbildungsvorrichtung 1 zu diagnostizieren, während ein Abbildungsvorgang durchgeführt wird, in dem ein Bild eines Objekts erfasst wird, ohne dass dies einen Einfluss auf den Abbildungsvorgang hat.
In der Abbildungsvorrichtung 1 erzeugt der Signalgenerator 22 in der Austastperiode P20 die Steuersignale VMA und VMB und die mehreren Dummy-Pixel P3 in dem Dummy-Pixelbereich R3 geben das Signal SIG, das den Steuersignalen VMA und VMB entspricht, an die Signalleitung SGL aus, was es möglich macht, eine Fehlfunktion wie beispielsweise eine Unterbrechung in der Signalleitung SGL, der in der Pixelmatrix 10 auftritt, zu diagnostizieren. Darüber hinaus sind in der Abbildungsvorrichtung 1 die Spannungen der Steuersignale VMA und VMB auf verschiedene Spannungen einstellbar, was es möglich macht, verschiedene Vorgänge in der Abbildungsvorrichtung 1 zu diagnostizieren. Dies ermöglicht es, die Diagnosefähigkeit zu verbessern.
Ferner geben bei der Abbildungsvorrichtung 1 die mehreren A/D-Umsetzer ADC in der Austastperiode P20 die digitalen Codes CODE mit einem vorbestimmten Bitmuster auf der Basis des Steuersignals CC aus, wodurch es möglich wird, den Datenübertragungsbetrieb aus den mehreren A/D-Umsetzern ADC an den Signalprozessor 60 zu diagnostizieren. Insbesondere sind bei der Abbildungsvorrichtung 1 die Bitmuster der von dem A/D-Umsetzer ADC ausgegebenen digitalen Codes CODE und die Übertragungsreihenfolge änderbar, was es möglich macht, die Diagnosefähigkeit zu verbessern.
Es ist zu beachten, dass in der vorliegenden Ausführungsform durch Detektieren einer Differenz zwischen dem von jedem der A/D-Umsetzer ADC umgesetzten digitalen Code und dem an den Diagnoseabschnitt 61 übertragenen digitalen Code diagnostiziert wird, ob ein Kurzschluss in der Signalleitung SG1 oder der Busverdrahtungsleitung 100S auftritt oder nicht; die vorliegende Ausführungsform ist jedoch nicht darauf beschränkt. Zum Beispiel kann eine Konfiguration verwendet werden, bei der ein digitaler Diagnosecode zwangsweise in ein Latch, das auf einer nachgeschalteten Seite jedes der A/D-Umsetzer ADC bereitgestellt ist, durch einen nicht dargestellten Einspeisungsabschnitt für digitalen Diagnosecode eingespeist wird. Insbesondere wird in der Austastperiode P20 der digitale Code, in dem alle Bits „0“ sind, zwangsweise in ein erstes Latch, das auf einer nachgeschalteten Seite eines ersten A/D-Umsetzers vorgesehen ist, eingespeist und der digitale Code, in dem alle Bits „1“ sind, wird zwangsweise in ein zweites Latch, das auf einer nachgeschalteten Seite eines zweiten A/D-Umsetzers vorgesehen ist, der zu dem ersten A/D-Umsetzer benachbart ist, eingespeist. Danach erzeugt der Controller 50 das Steuersignal SEL und die mehreren Schaltabschnitte SW des Ausleseabschnitts 40S übertragen aufeinanderfolgend die digitalen Codes CODE, die von den jeweiligen Latches auf der Basis des Steuersignals SEL an den Diagnoseabschnitt 61 des Signalprozessors 60 ausgegeben werden.
Der Diagnoseabschnitt 61 diagnostiziert in einem Fall, in dem der Diagnoseabschnitt 61 bestimmt, dass der von dem ersten Latch übertragene digitale Code der digitale Code ist, in dem alle Bits „0“ sind, und der von dem zweiten Latch übertragene digitale Code der digitale Code ist, in dem alle Bits „1“ sind, dass die Busverdrahtungsleitung 100S keine Fehlfunktion aufweist (nicht kurzgeschlossen ist).
Im Gegensatz dazu diagnostiziert der Diagnoseabschnitt 61 in einem Fall, in dem der Diagnoseabschnitt 61 bestimmt, dass der von dem ersten Latch übertragene digitale Code nicht der digitale Code ist, in dem alle Bits „0“ sind, oder in einem Fall, in dem der Diagnoseabschnitt 61 bestimmt, dass der von dem zweiten Latch übertragene digitale Code nicht der digitale Code ist, in dem alle Bits „1“ sind, dass die Signalleitung SGL oder die Busverdrahtungsleitung 100S eine Fehlfunktion aufweist (kurzgeschlossen ist).
Darüber hinaus ermöglicht es die Ausführung der oben beschriebenen Diagnose in einem Fall, in dem die Pixelmatrix 10 und die Ausleseabschnitte 40S und 40N in dem oberen Substrat 201 ausgebildet sind und der Diagnoseabschnitt 61 in dem unteren Substrat 202 ausgebildet ist, eine Fehlfunktion in den Durchkontaktierungen 203 zwischen den Ausleseabschnitten 40S und 40N und dem Diagnoseabschnitt 61 zusätzlich zu der in den Busverdrahtungsleitungen 100S und 100N zu diagnostizieren.
[Wirkungen]
Wie es oben beschrieben ist, erzeugt in der vorliegenden Ausführungsform der Signalgenerator 22 in der Austastperiode die Steuersignale VMA und VMB und die mehreren Dummy-Pixel P3 in dem Dummy-Pixelbereich R3 geben das den Steuersignalen VMA und VMB entsprechende Signal an die Signalleitung aus, wodurch beispielsweise eine in der Pixelmatrix auftretende Fehlfunktion diagnostiziert werden kann.
In der vorliegenden Ausführungsform geben die mehreren A/D-Umsetzer in der Austastperiode digitale Codes mit einem vorbestimmten Bitmuster aus, was es möglich macht, den Datenübertragungsbetrieb aus den mehreren A/D-Umsetzern an den Signalprozessor zu diagnostizieren.
[Abwandlungsbeispiel 1]
In der vorstehenden Ausführungsform sind beispielsweise zwei Pixel P1 (die Pixel P1A und P1B), die zueinander in der vertikalen Richtung (der Längsrichtung in 1) in dem normalen Pixelbereich R1 der Pixelmatrix 10 benachbart sind, mit denselben Steuerleitungen TGL, SLL und RSTL gekoppelt; dies ist jedoch nicht einschränkend. Das vorliegende Abwandlungsbeispiel wird nachstehend unter Bezugnahme auf einige Beispiele beschrieben.
29 zeigt ein Beispiel des normalen Pixelbereichs R1 in einer Pixelmatrix 10A einer Abbildungsvorrichtung 1A gemäß dem vorliegenden Abwandlungsbeispiel. In diesem Beispiel sind in der horizontalen Richtung (einer Querrichtung in 29) abwechselnd eine Spalte von Pixeln P1 und vier Signalleitungen SGL angeordnet. Die geradzahlige Signalleitung SGL (SGL(0), SGL(2), ...) ist mit dem Ausleseabschnitt 40S gekoppelt und die ungeradzahlige Signalleitung SGL (SGL(1), SGL(3), ...) ist mit dem Ausleseabschnitt 40N gekoppelt. Die mehreren Pixel P1 umfassen mehrere Pixel P1A, mehrere Pixel P1B, mehrere Pixel P1C und mehrere Pixel P1D. Die Pixel P1A bis P1D weisen gleiche Schaltungskonfigurationen auf. Die Pixel P1A, P1B, P1C und P1D sind in dieser Reihenfolge in vertikaler Richtung (einer Längsrichtung in 29) zyklisch angeordnet. Die Pixel P1A, P1B, P1C und P1D sind mit denselben Steuerleitungen TGL, SLL und RSTL gekoppelt. Das Pixel P1A ist beispielsweise mit der Signalleitung SGL(0) gekoppelt, das Pixel P1B beispielsweise mit der Signalleitung SGL(1) gekoppelt, das Pixel P1C beispielsweise mit der Signalleitung SGL(2) gekoppelt und das Pixel P1D beispielsweise mit der Signalleitung SGL(3) gekoppelt. Es ist zu beachten, dass, obwohl eine Beschreibung unter Bezugnahme auf den normalen Pixelbereich R1 als Beispiel gegeben wurde, diese auch für die lichtgeschützten Pixelbereiche R21 und R22 und die Dummy-Pixelbereiche R3 und R4 gilt.
30 zeigt ein Beispiel eines normalen Pixelbereichs in einer Pixelmatrix 10B einer weiteren Abbildungsvorrichtung 1B gemäß dem vorliegenden Abwandlungsbeispiel. In diesem Beispiel sind in der horizontalen Richtung (einer Querrichtung in 30) abwechselnd eine Spalte der Pixel P1 und eine Signalleitung SGL angeordnet. Die geradzahligen Signalleitungen SGL (SGL(0), SGL(2), ...) sind mit dem Ausleseabschnitt 40S gekoppelt und die ungeradzahligen Signalleitungen SGL (SGL(1), SGL(3), ...) sind mit dem Ausleseabschnitt 40N gekoppelt. Die in vertikaler Richtung (einer Längsrichtung in 30) nebeneinander angeordneten Pixel P1 sind mit voneinander verschiedenen Steuerleitungen TGL, SLL und RSTL gekoppelt. Es ist zu beachten, dass, obwohl eine Beschreibung unter Bezugnahme auf den normalen Pixelbereich R1 als Beispiel gegeben wurde, diese auch für die lichtgeschützten Pixelbereiche R21 und R22 und die Dummy-Pixelbereiche R3 und R4 gilt.
[Abwandlungsbeispiel 2]
In der vorhergehenden Ausführungsform ist eine Busverdrahtungsleitung 100S in dem Ausleseabschnitt 40S bereitgestellt und eine Busverdrahtungsleitung 100N in dem Ausleseabschnitt 40N bereitgestellt; dies ist jedoch nicht einschränkend. Alternativ können beispielsweise mehrere Busverdrahtungsleitungen in jedem der Ausleseabschnitte 40S und 40N bereitgestellt sein. Das vorliegende Abwandlungsbeispiel wird nachstehend ausführlich beschrieben.
31A und 31B zeigen schematisch ein Konfigurationsbeispiel eines Ausleseabschnitts 40C (von Ausleseabschnitten 40SC und 40NC) einer Abbildungsvorrichtung 1C gemäß dem vorliegenden Abwandlungsbeispiel. 31A zeigt ein Beispiel des Ausleseabschnitts 40SC. 31B zeigt ein Beispiel des Ausleseabschnitts 40NC.
Der Ausleseabschnitt 40SC enthält vier Busverdrahtungsleitungen 100S0, 100S1, 100S2 und 100S3, wie es in 31A dargestellt ist. Die Busverdrahtungsleitung 100S0 liefert mehrere digitale Codes CODE als Bildsignal DATAOS an den Signalprozessor 60. Die Busverdrahtungsleitung 100S1 liefert mehrere digitale Codes CODE als Bildsignal DATA1S an den Signalprozessor 60. Die Busverdrahtungsleitung 100S2 liefert mehrere digitale Codes CODE als Bildsignal DATA2S an den Signalprozessor 60. Die Busverdrahtungsleitung 100S3 liefert mehrere digitale Codes CODE als Bildsignal DATA3S an den Signalprozessor 60.
In dem Ausleseabschnitt 40SC (31A) sind die A/D-Umsetzer ADC(0), ADC(2), ADC(4) und ADC(6) der Busverdrahtungsleitung 100SO zugewiesen. Insbesondere liefern die A/D-Umsetzer ADC(0), ADC(2), ADC(4) und ADC(6) in einem Fall, in dem ein entsprechender Schaltabschnitt SW in dem EIN-Zustand ist, jeweils den digitalen Code CODE an die Busverdrahtungsleitung 100SO. Ebenso sind die A/D-Umsetzer ADC(8), ADC(10), ADC(12) und ADC(14) der Busverdrahtungsleitung 100S1 zugewiesen, die A/D-Umsetzer ADC(16), ADC(18), ADC(20) und ADC(22) der Busverdrahtungsleitung 100S2 zugewiesen und die A/D-Umsetzer ADC(24), ADC(26), ADC(28) und ADC(30) der Busverdrahtungsleitung 100S3 zugewiesen. Darüber hinaus sind die A/D-Umsetzer ADC(32), ADC(34), ADC(36) und ADC(38) der Busverdrahtungsleitung 100SO zugewiesen, die A/D-Umsetzer ADC(40), ADC(42), ADC(44) und ADC(46) der Busverdrahtungsleitung 100S1 zugewiesen, die A/D-Umsetzer ADC(48), ADC(50), ADC(52) und ADC(54) der Busverdrahtungsleitung 100S2 zugewiesen und die A/D-Umsetzer ADC(56), ADC(58), ADC(60) und ADC(62) der Busverdrahtungsleitung 100S3 zugewiesen. Gleiches gilt für den A/D-Umsetzer ADC(64) und nachfolgende geradzahlige A/D-Umsetzer ADC.
Der Ausleseabschnitt 40NC enthält vier Busverdrahtungsleitungen 100N0, 100N1, 100N2 und 100N3, wie es in 31B dargestellt ist. Die Busverdrahtungsleitung 100N0 liefert mehrere digitale Codes CODE als Bildsignal DATA0N an den Signalprozessor 60. Die Busverdrahtungsleitung 100N1 liefert mehrere digitale Codes CODE als Bildsignal DATA1N an den Signalprozessor 60. Die Busverdrahtungsleitung 100N2 liefert mehrere digitale Codes CODE als Bildsignal DATA2N an den Signalprozessor 60. Die Busverdrahtungsleitung 100N3 liefert mehrere digitale Codes CODE als Bildsignal DATA3N an den Signalprozessor 60.
In dem Ausleseabschnitt 40NC (31B) sind die A/D-Umsetzer ADC(1), ADC(3), ADC(5) und ADC(7) der Busverdrahtungsleitung 100N0 zugewiesen. Insbesondere liefern die A/D-Umsetzer ADC(1), ADC(3), ADC(5) und ADC(7) in einem Fall, in dem ein entsprechender Schaltabschnitt SW in dem EIN-Zustand ist, jeweils den digitalen Code CODE an die Busverdrahtungsleitung 100N0. Ebenso sind die A/D-Umsetzer ADC(9), ADC(11), ADC(13) und ADC(15) der Busverdrahtungsleitung 100N1, zugewiesen, die A/D-Umsetzer ADC(17), ADC(19), ADC(21) und ADC(23) der Busverdrahtungsleitung 100N2 zugewiesen und die A/D-Umsetzer ADC(25), ADC(27), ADC(29) und ADC(31) der Busverdrahtungsleitung 100N3 zugewiesen. Darüber hinaus sind die A/D-Umsetzer ADC(33), ADC(35), ADC(37) und ADC(39) der Busverdrahtungsleitung 100N0 zugewiesen, die A/D-Umsetzer ADC(41), ADC(43), ADC(45) und ADC(47) der Busverdrahtungsleitung 100N1 zugewiesen, die A/D-Umsetzer ADC(49), ADC(51), ADC(53) und ADC(55) der Busverdrahtungsleitung 100N2 zugewiesen und die A/D-Umsetzer ADC(57), ADC(59), ADC(61) und ADC(63) der Busverdrahtungsleitung 100N3 zugewiesen. Gleiches gilt für den A/D-Umsetzer ADC(65) und nachfolgende ungeradzahlige A/D-Umsetzer ADC.
Wie es oben beschrieben ist, sind in der Abbildungsvorrichtung 1C die mehreren Busverdrahtungsleitungen in jedem der Ausleseabschnitte 40SC und 40NC bereitgestellt, was es möglich macht, eine Datenübertragungszeit von den mehreren A/D-Umsetzern ADC an den Signalprozessor 60 zu reduzieren.
In einem Fall, in dem die Selbstdiagnose durchgeführt wird, geben nichtschattierte A/D-Umsetzer ADC (z. B. die A/D-Umsetzer ADC(0), ADC(1), ADC(4), ADC(5), ...) der mehreren A/D-Umsetzen ADC in der Austastperiode P20 auf der Basis des Steuersignals CC den digitalen Code CODE aus, in dem alle Bits „0“ sind. Darüber hinaus geben schattierte A/D-Umsetzer ADC (z. B. die A/D-Umsetzer ADC(2), ADC(3), ADC(6), ADC(7), ...) in der Austastperiode P20 auf der Basis des Steuersignals CC den digitalen Code CODE aus, in dem alle Bits „1“ sind.
32 zeigt ein Zeitdiagramm eines Datenübertragungsbetriebs gemäß dem vorliegenden Abwandlungsbeispiel, wobei (A) die Wellenform des Horizontalsynchronisationssignals XHS anzeigt, (B) gerade Bits des Steuersignals SEL anzeigt, (C) ungerade Bits des Steuersignals SEL anzeigt, (D) bis (G) jeweils die Bildsignale DATAOS, DATAIS, DATA2S und DATA3S anzeigen und (H) bis (K) jeweils die Bildsignale DATAON, DATA1N, DATA2N und DATA3N anzeigen.
Bei den geraden Bits des Steuersignals SEL werden, wie es in (B) von 32 dargestellt ist, zuerst die Steuersignale SEL[0], SEL[8], SEL[16] und SEL[24] aktiv. Dementsprechend wird in dem Ausleseabschnitt 40SC der digitale Code CODE des A/D-Umsetzers ADC(0) an die Busverdrahtungsleitung 100S0 geliefert, der digitale Code CODE des A/D-Umsetzers ADC(8) an die Busverdrahtungsleitung 100S1 geliefert, der digitale Code CODE des A/D-Umsetzers ADC(16) an die Busverdrahtungsleitung 100S2 geliefert und der digitale Code CODE des A/D-Umsetzers ADC(24) an die Busverdrahtungsleitung 100S3 geliefert. Jeder der A/D-Umsetzer ADC(0), ADC(8), ADC(16) und ADC(24) gibt den digitalen Code CODE aus, in dem alle Bits „0“ sind (31A), was bewirkt, dass alle Bits der Bildsignale DATAOS, DATAIS, DATA2S und DATA3S zu dieser Zeit „0“ werden ((D) bis (G) von 32).
Als Nächstes werden bei den geraden Bits des Steuersignals SEL die Steuersignale SEL[2], SEL[10], SEL[18] und SEL[26] aktiv ((B) von 32). Dementsprechend wird in dem Ausleseabschnitt 40SC der digitale Code CODE des A/D-Umsetzers ADC(2) an die Busverdrahtungsleitung 100SO geliefert, der digitale Code CODE des A/D-Umsetzers ADC(10) an die Busverdrahtungsleitung 100S1 geliefert, der digitale Code CODE des A/D-Umsetzers ADC(18) an die Busverdrahtungsleitung 100S2 geliefert und der digitale Code CODE des A/D-Umsetzers ADC(26) an die Busverdrahtungsleitung 100S3 geliefert. Jeder der A/D-Umsetzer ADC(2), ADC(10), ADC(18) und ADC(26) gibt den digitalen Code CODE aus, in dem alle Bits „1“ sind (31A), was bewirkt, dass alle Bits des Bildsignale DATAOS, DATAIS, DATA2S und DATA3S zu dieser Zeit „1“ werden ((D) bis (G) von 32).
Somit werden der digitale Code CODE, in dem alle Bits „0“ sind, und der digitale Code CODE, in dem alle Bits „1“ sind, abwechselnd als das Bildsignal DATAOS an den Signalprozessor 60 übertragen ((D) von 32). Gleiches gilt für die Bildsignale DATAIS, DATA2S und DATA3S ((E) bis (G) von 32) und Gleiches gilt für die Bildsignale DATAON, DATA1N, DATA2N und DATA3N ((I) bis (K) von 32).
[Abwandlungsbeispiel 3]
In der vorhergehenden Ausführungsform sind alle Bits des digitalen Codes CODE „0“ oder „1“; dies ist jedoch nicht einschränkend. Das vorliegende Abwandlungsbeispiel wird nachstehend ausführlich beschrieben.
33A und 33B zeigen schematisch ein Konfigurationsbeispiel eines Ausleseabschnitts 40D (von Ausleseabschnitten 40SD und 40ND) einer Abbildungsvorrichtung 1D gemäß dem vorliegenden Abwandlungsbeispiel. 33A zeigt ein Beispiel des Ausleseabschnitts 40SD. 33B zeigt ein Beispiel des Ausleseabschnitts 40ND.
Der Ausleseabschnitt 40SD enthält vier Busverdrahtungsleitungen 100S0, 100S1, 100S2 und 100S3, wie es in 33A dargestellt ist. In diesem Beispiel sind die A/D-Umsetzer ADC(0), ADC(2) und ADC(4) der Busverdrahtungsleitung 100SO zugewiesen, die A/D-Umsetzer ADC(6), ADC(8) und ADC(10) der Busverdrahtungsleitung 100S1 zugewiesen, die A/D-Umsetzer ADC(12), ADC(14) und ADC(16) der Busverdrahtungsleitung 100S2 zugewiesen und die A/D-Umsetzer ADC(18), ADC(20) und ADC(22) der Busverdrahtungsleitung 100S3 zugewiesen. Darüber hinaus sind die A/D-Umsetzer ADC(24), ADC(26) und ADC(28) der Busverdrahtungsleitung 100SO zugewiesen, die A/D-Umsetzer ADC(30), ADC(32) und ADC(34) der Busverdrahtungsleitung 100S1zugewiesen, die A/D-Umsetzer ADC(36), ADC(38) und ADC(40) der Busverdrahtungsleitung 100S2 zugewiesen und die A/D-Umsetzer ADC(42), ADC(44) und ADC(46) der Busverdrahtungsleitung 100S3 zugewiesen. Gleiches gilt für den A/D-Umsetzer ADC(48) und nachfolgende geradzahlige A/D-Umsetzer ADC.
Der Ausleseabschnitt 40ND enthält vier Busverdrahtungsleitungen 100N0, 100N1, 100N2 und 100N3, wie es in 33B dargestellt ist. In diesem Beispiel sind die A/D-Umsetzer ADC(1), ADC(3) und ADC(5) der Busverdrahtungsleitung 100N0 zugewiesen, die A/D-Umsetzer ADC(7), ADC(9) und ADC(11) der Busverdrahtungsleitung 100N1 zugewiesen, die A/D-Umsetzer ADC(13), ADC(15) und ADC(17) der Busverdrahtungsleitung 100N2 zugewiesen und die A/D-Umsetzer ADC(19), ADC(21) und ADC(23) der Busverdrahtungsleitung 100N3 zugewiesen. Darüber hinaus sind die A/D-Umsetzer ADC(25), ADC(27) und ADC(29) der Busverdrahtungsleitung 100N0 zugewiesen, die A/D-Umsetzer ADC(31), ADC(33) und ADC(35) der Busverdrahtungsleitung 100N1 zugewiesen, die A/D-Umsetzer ADC(37), ADC(39) und ADC(41) der Busverdrahtungsleitung 100N2 zugewiesen und die A/D-Umsetzer ADC(43), ADC(45) und ADC(47) der Busverdrahtungsleitung 100N3 zugewiesen. Gleiches gilt für den A/D-Umsetzer ADC(49) und nachfolgende ungeradzahlige A/D-Umsetzer ADC.
In einem Fall, in dem die Selbstdiagnose durchgeführt wird, geben nicht schattierte A/D-Umsetzer ADC (z. B. die A/D-Umsetzer ADC(0), ADC(1), ADC(4), ADC(5), ...) der mehreren A/D-Umsetzen ADC in der Austastperiode P20 auf der Basis des Steuersignals CC den digitalen Code CODE mit einem Bitmuster A (= 0101010101010b) aus. Darüber hinaus geben schattierte A/D-Umsetzer ADC (z. B. die A/D-Umsetzer ADC(2), ADC(3), ADC(6), ADC(7), ...) in der Austastperiode P20 auf der Basis des Steuersignals CC den digitalen Code CODE mit einem Bitmuster B (= 1010101010101b) aus. Die Bitmuster A und B sind 1/0-Wechselmuster sowie zueinander umgekehrte Muster.
34 zeigt ein Zeitdiagramm des Datenübertragungsbetriebs gemäß dem vorliegenden Abwandlungsbeispiel, wobei (A) die Wellenform des Horizontalsynchronisationssignals XHS anzeigt, (B) gerade Bits des Steuersignals SEL anzeigt, (C) ungerade Bits des Steuersignals SEL anzeigt, (D) bis (G) jeweils die Bildsignale DATAOS, DATAIS, DATA2S und DATA3S anzeigen und (H) bis (K) jeweils die Bildsignale DATAON, DATA1N, DATA2N und DATA3N anzeigen. In (D) bis (K) von 34 gibt ein nicht schattierter Abschnitt, der mit „A“ bezeichnet ist, den digitalen Code CODE mit dem Bitmuster A (= 01010101010b) an, und ein schattierter Abschnitt, der mit „B“ bezeichnet ist, den digitalen Code CODE mit dem Bitmuster B (= 10101010101b) an.
Bei geraden Bits des Steuersignals SEL werden, wie es in (B) von 34 gezeigt ist, zuerst die Steuersignale SEL[0], SEL[6], SEL[12] und SEL[18] aktiv. Dementsprechend wird in dem Ausleseabschnitt 40SD der digitale Code CODE des A/D-Umsetzers ADC(0) an die Busverdrahtungsleitung 100S0 geliefert, der digitale Code CODE des A/D-Umsetzers ADC(6) an die Busverdrahtungsleitung 100S1 geliefert, der digitale Code CODE des A/D-Umsetzers ADC(12) an die Busverdrahtungsleitung 100S2 geliefert und der digitale Code CODE des A/D-Umsetzers ADC(18) an die Busverdrahtungsleitung 100S3 geliefert. Jeder der A/D-Umsetzer ADC(0) und ADC(12) gibt den digitalen Code CODE mit dem Bitmuster A (33A) aus, der bewirkt, dass der digitale Code CODE der Bildsignale DATAOS und DATA2S zu dieser Zeit das Bitmuster A aufweist ((D) und (F) von 34). Darüber hinaus gibt jeder der A/D-Umsetzer ADC(6) und ADC(18) den digitalen Code CODE mit dem Bitmuster B (33A) aus, der bewirkt, dass der digitale Code CODE der Bildsignale DATA1S und DATA3S zu dieser Zeit das Bitmuster B aufweist ((E) und (G) von 34).
Als Nächstes werden bei geraden Bits des Steuersignals SEL die Steuersignale SEL[2], SEL[8], SEL[14] und SEL[20] aktiv ((B) von 34). Dementsprechend wird in dem Ausleseabschnitt 40SD der digitale Code CODE des A/D-Umsetzers ADC(2) an die Busverdrahtungsleitung 100S0 geliefert, der digitale Code CODE des A/D-Umsetzers ADC(8) an die Busverdrahtungsleitung 100S1 geliefert, der digitale Code CODE des A/D-Umsetzers ADC(14) an die Busverdrahtungsleitung 100S2 geliefert und der digitale Code CODE des A/D-Umsetzers ADC(20) an die Busverdrahtungsleitung 100S3 geliefert. Jeder der A/D-Umsetzer ADC(2) und ADC(14) gibt den digitalen Code CODE mit dem Bitmuster B (33A) aus, der bewirkt, dass der digitale Code CODE der Bildsignale DATA0S und DATA2S zu dieser Zeit das Bitmuster B aufweist ((D) und (F) von 34). Darüber hinaus gibt jeder der A/D-Umsetzer ADC(8) und ADC(20) den digitalen Code CODE mit dem Bitmuster A (33A) aus, der bewirkt, dass der digitale Code CODE der Bildsignale DATA1S und DATA3S zu dieser Zeit das Bitmuster A aufweist ((E) und (G) von 34).
Somit werden der digitale Code CODE mit dem Bitmuster A und der digitale Code CODE mit dem Bitmuster B abwechselnd als das Bildsignal DATA0S an den Signalprozessor 60 übertragen ((D) von 34). Gleiches gilt für die Bildsignale DATA2S, DATA0N und DATA2N ((F), (H) und (J) von 34). Darüber hinaus werden der digitale Code CODE mit dem Bitmuster B und der digitale Code CODE mit dem Bitmuster A abwechselnd als das Bildsignal DATA01S an den Signalprozessor 60 übertragen ((E) von 34). Gleiches gilt für die Bildsignale DATA3S, DATA1N und DATA3N ((G), (I) und (K) von 34).
Wie es oben beschrieben ist, ist in der Abbildungsvorrichtung 1D das Bitmuster des digitalen Codes CODE das 1/0-Wechselmuster, das es beispielsweise ermöglicht zu diagnostizieren, ob ein Kurzschluss zwischen benachbarten Verdrahtungsleitungen der Busverdrahtungsleitungen, die sich auf die jeweiligen A/D-Umsetzer ADC beziehen, auftritt oder nicht. Insbesondere ist es für den Diagnoseabschnitt 61 beispielsweise möglich zu diagnostizieren, ob in dem Ausleseabschnitt 40SD (33A) ein Kurzschluss zwischen einander benachbarten Verdrahtungsleitungen der Busverdrahtungsleitungen, die den nullten A/D-Umsetzer ADC(0) und die Busverdrahtungsleitung 100S0 miteinander koppeln, auftritt oder nicht.
[Andere Abwandlungsbeispiele]
Darüber hinaus können zwei oder mehr dieser Abwandlungsbeispiele kombiniert werden.
<Anwendungsbeispiel>
Als Nächstes wird ein Anwendungsbeispiel der in den vorstehenden Ausführungsbeispielen und Abwandlungsbeispielen beschriebenen Abbildungsvorrichtungen beschrieben.
Die Technologie gemäß der vorliegenden Offenbarung ist auf verschiedene Produkte anwendbar. Zum Beispiel kann die Technologie gemäß der vorliegenden Offenbarung in der Form einer Vorrichtung erzielt werden, die an einer mobilen Karosserie beliebiger Art wie etwa einem Automobil, einem Elektrofahrzeug, einem Hybridelektrofahrzeug, einem Motorrad, einem Fahrrad, einem Rad, einer persönlichen Mobilitätsvorrichtung, einem Flugzeug, einer Drohne, einem Schiff, einem Roboter, einer Baumaschine, einer Landmaschine (einem Traktor) usw. montiert werden soll.
35 ist ein Blockdiagramm, das ein Beispiel einer schematischen Konfiguration eines Fahrzeugsteuersystems 7000 als ein Beispiel eines Steuersystems einer mobilen Karosserie darstellt, auf das die Technologie gemäß einer Ausführungsform der vorliegenden Offenbarung angewendet werden kann. Das Fahrzeugsteuersystem 7000 weist mehrere elektronische Steuereinheiten auf, die über ein Kommunikationsnetz 7010 miteinander verbunden sind. In dem in 35 gezeigten Beispiel weist das Fahrzeugsteuersystem 7000 eine Antriebssystemsteuereinheit 7100, eine Karosseriesystemsteuereinheit 7200, eine Batteriesteuereinheit 7300, eine Detektionseinheit für fahrzeugexterne Informationen 7400, eine Detektionseinheit für fahrzeuginterne Informationen 7500 und eine integrierte Steuereinheit 7600 auf. Das Kommunikationsnetz 7010, das die mehreren Steuereinheiten miteinander verbindet, kann beispielsweise ein am Fahrzeug angebrachtes Kommunikationsnetz sein, das einem beliebigen Standard wie beispielsweise Controllerbereichsnetz (CAN), lokalem Zwischenverbindungsnetz (LIN), lokalem Netz (LAN), FlexRay oder dergleichen entspricht.
Jede der Steuereinheiten weist Folgendes auf: einen Mikrocomputer, der eine arithmetische Verarbeitung gemäß verschiedenen Arten von Programmen durchführt; einen Speicherabschnitt, der die durch den Mikrocomputer ausgeführten Programme, für verschiedene Arten von Operationen verwendete Parameter oder dergleichen speichert; und eine Ansteuerschaltung, die verschiedene Arten von Steuerzielvorrichtungen ansteuert. Jede der Steuereinheiten weist ferner Folgendes auf: eine Netzschnittstelle (Netz-I/F) zum Durchführen einer Kommunikation mit anderen Steuereinheiten über das Kommunikationsnetz 7010; und eine Kommunikations-I/F zum Durchführen einer Kommunikation mit einer Vorrichtung, einem Sensor oder dergleichen innerhalb und außerhalb des Fahrzeugs über drahtgebundene Kommunikation oder Funkkommunikation. Eine funktionale Konfiguration der in 35 dargestellten integrierten Steuereinheit 7600 weist einen Mikrocomputer 7610, eine Allzweckkommunikations-I/F 7620, eine Spezialkommunikations-I/F 7630, einen Positionsbestimmungsabschnitt 7640, einen Bakenempfangsabschnitt 7650, eine Schnittstelle für fahrzeuginterne Vorrichtungen 7660, einen Ton-/Bildausgabeabschnitt 7670, eine fahrzeugmontierte Netz-I/F 7680 und einen Speicherabschnitt 7690 auf. Die anderen Steuereinheiten weisen in ähnlicher Weise einen Mikrocomputer, eine Kommunikations-I/F, einen Speicherabschnitt und dergleichen auf.
Die Antriebssystemsteuereinheit 7100 steuert den Betrieb von Vorrichtungen in Zusammenhang mit dem Antriebssystem des Fahrzeugs gemäß verschiedenen Arten von Programmen. Zum Beispiel dient die Antriebssystemsteuereinheit 7100 als eine Steuervorrichtung für eine Antriebskrafterzeugungsvorrichtung zum Erzeugen der Antriebskraft des Fahrzeugs wie beispielsweise eine Brennkraftmaschine, einen Antriebsmotor oder dergleichen, einen Antriebskraftübertragungsmechanismus zum Übertragen der Antriebskraft auf Räder, einen Lenkmechanismus zum Anpassen des Lenkwinkels des Fahrzeugs, eine Bremsvorrichtung zum Erzeugen der Bremskraft des Fahrzeugs und dergleichen. Die Antriebssystemsteuereinheit 7100 kann eine Funktion als eine Steuervorrichtung eines Antiblockiersystems (ABS), einer elektronischen Stabilitätssteuerung (ESC) oder dergleichen haben.
Die Antriebssystemsteuereinheit 7100 ist mit einem Fahrzeugzustandsdetektionsabschnitt 7110 verbunden. Der Fahrzeugzustandsdetektionsabschnitt 7100 weist beispielsweise einen Gyrosensor, der die Winkelgeschwindigkeit einer axialen Drehbewegung einer Fahrzeugkarosserie detektiert, einen Beschleunigungssensor, der die Beschleunigung des Fahrzeugs detektiert, und/oder Sensoren zum Detektieren eines Betätigungsbetrags eines Bremspedals, des Lenkwinkels eines Lenkrads, einer Kraftmaschinendrehzahl oder der Drehzahl von Rädern und dergleichen auf. Die Antriebssystemsteuereinheit 7100 führt eine arithmetische Verarbeitung unter Verwendung einer Signaleingabe von dem Fahrzeugzustandsdetektionsabschnitt 7110 durch und steuert die Brennkraftmaschine, den Antriebsmotor, eine elektrische Servolenkvorrichtung, die Bremsvorrichtung und dergleichen.
Die Karosseriesystemsteuereinheit 7200 steuert den Betrieb verschiedener Arten von Vorrichtungen, die an der Fahrzeugkarosserie bereitgestellt sind, gemäß verschiedenen Arten von Programmen. Zum Beispiel dient die Karosseriesystemsteuereinheit 7200 als eine Steuervorrichtung für ein schlüsselloses Zugangssystem, ein intelligentes Schlüsselsystem, eine elektrische Fenstervorrichtung oder verschiedene Arten von Leuchten wie beispielsweise einen Scheinwerfer, eine Rückfahrleuchte, eine Bremsleuchte, einen Blinker, eine Nebelleuchte oder dergleichen. In diesem Fall können von einer mobilen Vorrichtung als Alternative zu einem Schlüssel übertragene Funkwellen oder Signale verschiedener Arten von Schaltern in die Karosseriesystemsteuereinheit 7200 eingegeben werden. Die Karosseriesystemsteuereinheit 7200 empfängt die eingegebenen Funkwellen oder Signale und steuert eine Türverriegelungsvorrichtung, den elektrischen Fensterheber, die Leuchten oder dergleichen des Fahrzeugs.
Die Batteriesteuereinheit 7300 steuert eine Sekundärbatterie 7310, die eine Leistungsversorgungsquelle für den Antriebsmotor ist, gemäß verschiedenen Arten von Programmen. Zum Beispiel erhält die Batteriesteuereinheit 7300 Informationen über eine Batterietemperatur, eine Batterieausgangsspannung, einen Restladezustand der Batterie oder dergleichen von einer Batterievorrichtung, die die Sekundärbatterie 7310 enthält. Die Batteriesteuereinheit 7300 führt eine arithmetische Verarbeitung unter Verwendung der Signale durch und führt eine Steuerung zum Regeln der Temperatur der Sekundärbatterie 7310 durch oder steuert eine an der Batterievorrichtung bereitgestellte Kühlvorrichtung oder dergleichen.
Die Detektionseinheit für fahrzeugexterne Informationen 7400 detektiert Informationen über den Außenbereich des Fahrzeugs einschließlich des Fahrzeugsteuersystems 7000. Zum Beispiel ist die Detektionseinheit für fahrzeugexterne Informationen 7400 mit mindestens einem Abbildungsabschnitt 7410 und/oder einem Detektionsabschnitt für fahrzeugexterne Informationen 7420 verbunden. Der Abbildungsabschnitt 7410 umfasst eine Laufzeit-Kamera (ToF-Kamera), eine Stereokamera, eine Monokularkamera, eine Infrarotkamera und/oder andere Kameras. Der Detektionsabschnitt für fahrzeugexterne Informationen 7420 umfasst beispielsweise einen Umgebungssensor zum Detektieren aktueller Atmosphärenbedingungen und/oder Wetterbedingungen und/oder einen Peripherieinformationsdetektionssensor zum Detektieren weiterer Fahrzeuge, eines Hindernisses, eines Fußgängers oder dergleichen in der Peripherie des Fahrzeugs einschließlich des Fahrzeugsteuersystems 7000.
Der Umgebungssensor kann beispielsweise mindestens ein Regen detektierender Regentropfensensor, ein Nebel detektierender Nebelsensor, ein den Sonneneinstrahlungsgrad messender Sonnenscheinsensor und/oder ein Schneefall detektierender Schneesensor sein. Der Peripherieinformationsdetektionssensor kann ein Ultraschallsensor, eine Radarvorrichtung und/oder eine LIDAR-Vorrichtung (Lichtdetektions- und Entfernungsmessungsvorrichtung oder Laserabbildungsdetektions- und Entfernungsmessungsvorrichtung). Der Abbildungsabschnitt 7410 und der Detektionsabschnitt für fahrzeugexterne Informationen 7420 können jeweils als unabhängige/r Sensor oder Vorrichtung bereitgestellt sein oder können als eine Vorrichtung, in die mehrere Sensoren oder Vorrichtungen integriert sind, bereitgestellt sein.
36 zeigt ein Beispiel von Einbaupositionen des Abbildungsabschnitts 7410 und des Detektionsabschnitts für fahrzeugexterne Informationen 7420. Abbildungsabschnitte 7910, 7912, 7914, 7916 und 7918 sind beispielsweise an mindestens einer der folgenden Positionen angeordnet: Frontnase, Seitenspiegel, Heckstoßstange und Heckklappe des Fahrzeugs 7900 und einer Position an einem oberen Abschnitt einer Windschutzscheibe innerhalb des Innenraums des Fahrzeugs. Der Abbildungsabschnitt 7910, der an der Frontnase vorgesehen ist, und der Abbildungsabschnitt 7918, der an dem oberen Abschnitt der Windschutzscheibe innerhalb des Innenraums des Fahrzeugs vorgesehen ist, erhalten hauptsächlich ein Abbild der Vorderseite des Fahrzeugs 7900. Die Abbildungsabschnitte 7912 und 7914, die an den Seitenspiegeln vorgesehen sind, erhalten hauptsächlich ein Bild der Seiten des Fahrzeugs 7900. Der Abbildungsabschnitt 7916, der an der Heckstoßstange oder der Heckklappe vorgesehen ist, erhält hauptsächlich ein Bild der Rückseite des Fahrzeugs 7900. Der Abbildungsabschnitt, der an dem oberen Abschnitt der Windschutzscheibe innerhalb des Innenraums des Fahrzeugs vorgesehen ist, wird hauptsächlich dazu verwendet, ein vorausfahrendes Fahrzeug, einen Fußgänger, ein Hindernis, eine Ampel, ein Verkehrsschild, eine Straße oder dergleichen zu detektieren.
Im Übrigen zeigt 36 ein Beispiel der Fotografierbereiche der jeweiligen Abbildungsabschnitte 7910, 7912, 7914 und 7916. Ein Abbildungsbereich a stellt hier den Abbildungsbereich des Abbildungsabschnitts 7910, der an der Frontnase vorgesehen ist, dar. Die Abbildungsbereiche b und c stellen jeweils die Abbildungsbereiche der Abbildungsabschnitte 7912 und 7914, die an den Seitenspiegeln vorgesehen sind, dar. Ein Abbildungsbereich d stellt den Abbildungsbereich des Abbildungsabschnitts 7916 dar, der an der Heckstoßstange oder der Heckklappe vorgesehen ist. Ein Bild aus der Vogelperspektive des Fahrzeugs 7900, wie es von oben gesehen wird, kann beispielsweise durch Überlagern der Bilddaten, die durch die Abbildungsabschnitte 7910, 7912, 7914 und 7916 abgebildet werden, erhalten werden.
Die Detektionsabschnitte für fahrzeugexterne Informationen 7920, 7922, 7924, 7926, 7928 und 7930, die vorne, hinten, seitlich und an den Ecken des Fahrzeugs 7900 und an dem oberen Abschnitt der Windschutzscheibe innerhalb des Innenraums des Fahrzeugs vorgesehen sind, können beispielsweise ein Ultraschallsensor oder eine Radarvorrichtung sein. Die Detektionsabschnitte für fahrzeugexterne Informationen 7920, 7926 und 7930, die an der Frontnase des Fahrzeugs 7900, der Heckstoßstange, der Heckklappe des Fahrzeugs 7900 und dem oberen Abschnitt der Windschutzscheibe innerhalb des Innenraums des Fahrzeugs vorgesehen sind, können beispielsweise eine LIDAR-Vorrichtung sein. Die Detektionsabschnitte für fahrzeugexterne Informationen 7920 bis 7930 werden hauptsächlich dazu verwendet, ein vorausfahrendes Fahrzeug, einen Fußgänger, ein Hindernis oder dergleichen zu detektieren.
Unter erneuter Bezugnahme auf 35 wird die Beschreibung fortgeführt. Die Detektionseinheit für fahrzeugexterne Informationen 7400 veranlasst den Abbildungsabschnitt 7410 dazu, ein Bild der Umgebung des Fahrzeugs aufzunehmen, und empfängt die aufgenommenen Bilddaten. Zusätzlich empfängt die Detektionseinheit für fahrzeugexterne Informationen 7400 Detektionsinformationen aus dem Detektionsabschnitt für fahrzeugexterne Informationen 7420, der mit der Detektionseinheit für fahrzeugexterne Informationen 7400 verbunden ist. In einem Fall, in dem der Detektionsabschnitt für fahrzeugexterne Informationen 7420 ein Ultraschallsensor, eine Radarvorrichtung oder eine LIDAR-Vorrichtung ist, übermittelt die Detektionseinheit für fahrzeugexterne Informationen 7400 eine Ultraschallwelle, eine elektromagnetische Welle oder dergleichen und empfängt Informationen einer empfangenen reflektierten Welle. Auf der Basis der empfangenen Informationen kann die Detektionseinheit für fahrzeugexterne Informationen 7400 eine Detektionsverarbeitung an einem Objekt wie einem Menschen, einem Fahrzeug, einem Hindernis, einem Zeichen, einem Buchstaben auf einer Straßenfläche oder dergleichen oder eine Verarbeitung zum Detektieren einer Entfernung davon durchführen. Die Detektionseinheit für fahrzeugexterne Informationen 7400 kann eine Umgebungserkennungsverarbeitung durchführen, um Regenfall, Nebel, Straßenflächenbedingungen oder dergleichen auf der Basis der empfangenen Informationen zu erkennen. Die Detektionseinheit für fahrzeugexterne Informationen 7400 kann eine Entfernung zu einem Objekt außerhalb des Fahrzeugs auf der Basis der empfangenen Informationen berechnen.
Zusätzlich kann die Detektionseinheit für fahrzeugexterne Informationen 7400 auf der Basis der empfangenen Bilddaten eine Bilderkennungsverarbeitung zum Erkennen eines Menschen, eines Fahrzeugs, eines Hindernisses, eines Zeichens, eines Buchstabens auf der Straßenfläche oder dergleichen oder eine Verarbeitung zum Detektieren einer Entfernung davon durchführen. Die Detektionseinheit für fahrzeugexterne Informationen 7400 kann die empfangenen Bilddaten einer Verarbeitung wie etwa einer Verzerrungskorrektur, Ausrichtung oder dergleichen unterziehen und die Bilddaten, die von mehreren verschiedenen Abbildungsabschnitten 7410 aufgenommen werden, kombinieren, um eine Vogelperspektivenbild oder ein Panoramabild zu erzeugen. Die Detektionseinheit für fahrzeugexterne Informationen 7400 kann eine Blickpunktumwandlungsverarbeitung unter der Verwendung von Bilddaten, die von dem Abbildungsbereich 7410 aufgenommen werden und die verschiedene Abbildungsteile enthalten, durchführen.
Die Detektionseinheit für fahrzeuginterne Informationen 7500 detektiert Informationen über den Innenraum des Fahrzeugs. Die Detektionseinheit für fahrzeuginterne Informationen 7500 ist beispielsweise mit einem Fahrerzustandsdetektionsabschnitt 7510 verbunden, der den Zustand eines Fahrers detektiert. Der Fahrerzustandsdetektionsabschnitt 7510 kann eine Kamera, die den Fahrer aufnimmt, einen Biosensor, der die biologischen Informationen des Fahrers detektiert, ein Mikrofon, das Geräusche innerhalb des Innenraums des Fahrzeugs sammelt, oder dergleichen umfassen. Der Biosensor ist beispielsweise auf einer Sitzfläche, dem Lenkrad oder dergleichen angeordnet und detektiert biologische Informationen eines Insassen, der in einem Sitz sitzt, oder des Fahrers, der das Lenkrad lenkt. Auf der Basis der detektierten Informationen, die von dem Fahrerzustandsdetektionsabschnitts 7510 eingegeben werden, kann die Detektionseinheit für fahrzeuginterne Informationen 7500 ein Ausmaß an Erschöpfung des Fahrers oder ein Ausmaß an Konzentration des Fahrers berechnen oder kann bestimmen, ob der Fahrer döst. Die Detektionseinheit für fahrzeuginterne Informationen 7500 kann ein Audiosignal, das durch Sammeln der Geräusche erhalten wird, einer Verarbeitung wie einer Rauschunterdrückung oder dergleichen unterziehen.
Die integrierte Steuereinheit 7600 steuert den allgemeinen Betrieb innerhalb des Fahrzeugsteuersystems 7000 gemäß verschiedenen Arten von Programmen. Die integrierte Steuereinheit 7600 ist mit einem Eingabeabschnitt 7800 verbunden. Der Eingabeabschnitt 7800 ist durch eine Vorrichtung implementiert, die zu Eingabeoperationen von einem Insassen in der Lage ist, wie beispielsweise ein Berührungsfeld, einen Knopf, ein Mikrofon, einen Schalter, einen Hebel oder dergleichen. Die integrierte Steuereinheit 7600 kann mit Daten gefüttert werden, die durch Stimmerkennung einer Stimme, die durch das Mikrofon eingegeben wird, erhalten werden. Der Eingabeabschnitt 7800 kann beispielsweise eine entfernte Steuervorrichtung, die Infrarotstrahlen oder andere Funkwellen verwendet, oder eine Außenverbindungsvorrichtung wie ein Mobiltelefon, ein persönlicher digitaler Assistent (PDA) oder dergleichen, die den Betrieb des Fahrzeugsteuersystems 7000 unterstützt, sein. Der Eingabeabschnitt 7800 kann beispielsweise eine Kamera sein. In diesem Fall kann ein Insasse Informationen durch Gesten eingeben. Alternativ können Daten eingegeben werden, die durch Detektieren der Bewegung einer tragbaren Vorrichtung erhalten werden, die ein Insasse trägt. Ferner kann der Eingabeabschnitt 7800 beispielsweise eine Eingabesteuerschaltung oder dergleichen umfassen, die ein Eingabesignal auf der Basis der Informationen, die von dem Insassen oder dergleichen unter Verwendung des vorstehend beschriebenen Eingabeabschnitts 7800 eingegeben werden, erzeugt und die das erzeugte Eingabesignal an die integrierte Steuereinheit 7600 ausgibt. Ein Insasse oder dergleichen gibt verschiedene Arten von Daten ein oder gibt durch Betreiben des Eingabeabschnitts 7800 Befehle für den Verarbeitungsbetrieb an das Fahrzeugsteuersystem 7000.
Der Speicherabschnitt 7690 kann einen Nur-LeseSpeicher (ROM), der verschiedene Arten von Programmen speichert, die von dem Mikrocomputer ausgeführt werden, und einen Direktzugriffsspeicher (RAM), der verschiedene Arten von Parametern, Operationsergebnissen, Sensorwerten oder dergleichen speichert, umfassen. Zusätzlich kann der Speicherabschnitt 7690 durch eine magnetische Speichervorrichtung wie ein Festplattenlaufwerk (HDD) oder dergleichen, eine Halbleiterspeichervorrichtung, eine optische Speichervorrichtung, eine magnetooptische Speichervorrichtung oder dergleichen implementiert sein.
Die Allzweck-Kommunikations-I/F 7620 ist eine Kommunikations-I/F, die weit verbreitet ist. Diese Kommunikations-I/F vermittelt Kommunikation mit verschiedenen Einrichtungen, die in einer Außenumgebung 7750 vorhanden sind. Die Mehrzweck-Kommunikations-I/F 7620 kann ein Mobilfunkkommunikationsprotokoll wie ein globales System für mobile Kommunikationen (GSM), weltweite Interoperabilität für Mikrowellenzugang (WiMAX), langfristige Entwicklung (LTE), fortgeschrittene LTE (LTE-A) oder dergleichen sein oder ein anderes drahtloses Kommunikationsprotokoll wie drahtloses LAN (auch als Wireless Fidelity (Wi-Fi) bezeichnet), Bluetooth oder dergleichen implementieren. Die Allzweck-Kommunikations-I/F 7620 kann beispielsweise eine Einrichtung (z. B. einen Anwendungsserver oder einen Steuerserver), die in einem externen Netz (z. B. Internet, Cloud-Netz oder einem betriebsinternen Netz) vorhanden ist, über eine Basisstation oder einen Zugriffspunkt anschließen. Zusätzlich kann die Allzweck-Kommunikations-I/F 7620 beispielsweise ein Endgerät, das sich in der Nähe des Fahrzeugs befindet, (dieses Endgerät ist z. B. ein Endgerät des Fahrers, eines Fußgängers oder eines Geschäfts oder ein Endgerät für maschinenartige Kommunikation (MTC-Endgerät)) unter Verwendung von Peerzu-Peer-Technologie (P2P-Technologie) anschließen.
Die Spezialkommunikations-I/F 7630 ist eine Kommunikations-I/F, die ein Kommunikationsprotokoll, das zum Gebrauch in Fahrzeugen entwickelt wurde, unterstützt. Die Spezialkommunikations-I/F 7630 kann ein Standardprotokoll wie z. B. einen drahtlosen Zugang in einer Fahrzeugumgebung (WAVE), der eine Kombination aus IEEE (Institute of Electrical and Electronical Engineers) 802.11p als untere Schicht und IEEE 1609 als obere Schicht ist, dedizierte Kurzstreckenkommunikation (DSRC) oder ein Mobilfunkprotokoll implementieren. Die Spezialkommunikations-I/F 7630 führt typischerweise V2X-Kommunikation als Konzept aus, das Kommunikation zwischen einem Fahrzeug und einem Fahrzeug (Fahrzeug-zu-Fahrzeug), Kommunikation zwischen einer Straße und einem Fahrzeug (Fahrzeug-zu-Infrastruktur), Kommunikation zwischen einem Fahrzeug und einem Haus (Fahrzeug-zu-Haus) und/oder Kommunikation zwischen einem Fußgänger und einem Fahrzeug (Fahrzeug-zu-Fußgänger) umfasst.
Der Positionsbestimmungsabschnitt 7640 führt beispielsweise eine Positionsbestimmung durch Empfangen eines Signals aus einem globalen Navigationssatellitensystem (GNSS) von einem GNSS-Satelliten (z. B. ein GPS-Signal von einem Satelliten eines globalen Positionsbestimmungssystems (GPS)) durch und erzeugt Positionsinformationen, die den Breitengrad, den Längengrad und die Höhe des Fahrzeugs umfassen. Im Übrigen kann der Positionsbestimmungsabschnitt 7640 eine aktuelle Position durch Austauschen von Signalen mit einem drahtlosen Zugriffspunkt identifizieren oder kann die Positionsinformationen von einem Anschluss wie einem Mobiltelefon, einem persönlichen Mobiltelefonsystem (PHS) oder einem Smartphone, das eine Positionsbestimmungsfunktion aufweist, erhalten.
Der Bakenempfangsabschnitt 7650 empfängt beispielsweise eine Funkwelle oder eine elektromagnetische Welle, die von einer Funkstation, die auf der Straße oder dergleichen installiert ist, übermittelt wird und erhält dabei Informationen über die aktuelle Position, Stau, gesperrte Straßen, erforderliche Zeit oder dergleichen. Im Übrigen kann die Funktion des Bakenempfangsabschnitts 7650 in der oben beschriebenen Spezialkommunikations-I/F 7630 enthalten sein.
Die Schnittstelle für fahrzeuginterne Vorrichtungen 7660 ist eine Kommunikationsschnittstelle, die die Verbindung zwischen dem Mikrocomputer 7610 und verschiedenen fahrzeuginternen Vorrichtungen 7760, die innerhalb des Fahrzeugs vorhanden sind, vermittelt. Die Schnittstelle für fahrzeuginterne Vorrichtungen 7660 kann eine drahtlose Verbindung unter Verwendung eines drahtlosen Kommunikationsprotokolls wie drahtlosem LAN, Bluetooth, Nahfeldkommunikation (NFC) oder drahtlosem universellen seriellen Bus (WUSB) aufbauen. Zusätzlich kann die Schnittstelle für fahrzeuginterne Vorrichtungen 7660 eine drahtgebundene Verbindung durch einen universellen seriellen Bus (USB), eine Hochauflösungs-Multimedia-Schnittstelle (HDMI), eine mobile Hochauflösungs-Verbindung (MHL) oder dergleichen über einen Kommunikationsanschluss (und wenn nötig ein Kabel), der nicht in den Figuren gezeigt wird, herstellen. Die fahrzeuginternen Vorrichtungen 7760 können beispielsweise eine Mobilvorrichtung, eine am Körper tragbare Vorrichtung, die ein Insasse besitzt, und/oder eine Informationsvorrichtung, die in oder an dem Fahrzeug befestigt ist, umfassen. Die fahrzeuginternen Vorrichtungen 7760 können zudem eine Navigationsvorrichtung umfassen, die nach einem Weg oder einer beliebigen Ziel sucht. Die Schnittstelle für fahrzeuginterne Vorrichtungen 7660 tauscht mit diesen fahrzeuginternen Vorrichtungen 7660 Steuersignale oder Datensignale aus.
Die fahrzeugmontierte Netz-I/F 7680 ist eine Schnittstelle, die Kommunikation zwischen dem Mikrocomputer 7610 und dem Kommunikationsnetz 7010 vermittelt. Die fahrzeugmontierte Netz-I/F 7680 übermittelt und empfängt Signale oder dergleichen gemäß einem vorbestimmten Protokoll, das von dem Kommunikationsnetz 7010 unterstützt wird.
Der Mikrocomputer 7610 der integrierten Steuereinheit 7600 steuert das Fahrzeugsteuersystem 7000 gemäß verschiedenen Programmen auf der Basis von Informationen, die über die Allzweck-Kommunikations-I/F 7620, die Spezialkommunikations-I/F 7630, den Positionsbestimmungsabschnitt 7640, den Bakenempfangsabschnitt 7650, die Schnittstelle für fahrzeuginterne Vorrichtungen 7660 und/oder die fahrzeugmontierten Netz-I/F 7680 erhalten werden. Zum Beispiel kann der Mikrocomputer 7610 einen Steuerzielwert für die Antriebskrafterzeugungsvorrichtung, den Lenkmechanismus oder die Bremsvorrichtung auf der Basis der erhaltenen Informationen über den Innenraum und Außenbereich des Fahrzeugs berechnen und einen Steuerbefehl an die Antriebssystemsteuereinheit 7100 ausgeben. Zum Beispiel kann der Mikrocomputer 7610 eine kooperative Steuerung durchführen, die dazu gedacht ist, Funktionen eines fortgeschrittenen Fahrassistenzsystems (ADAS) zu implementieren, dessen Funktionen Kollisionsvermeidung oder Stoßdämpfung für das Fahrzeug, Folgefahrt basierend auf einem Folgeabstand, Fahren bei gleichbleibender Fahrzeuggeschwindigkeit, Warnen bei Kollision des Fahrzeugs, Warnen bei Abweichung des Fahrzeugs von der Fahrspur oder dergleichen umfassen. Zusätzlich kann der Mikrocomputer 7610 auf der Basis der erhaltenen Informationen über die Umgebung des Fahrzeugs eine kooperative Steuerung durchführen, die für eine automatische Fahrt gedacht ist, bei der das Fahrzeug autonom ohne entsprechende Bedienung des Fahrers oder dergleichen durch Steuern der Antriebskrafterzeugungsvorrichtung, des Lenkmechanismus, der Bremsvorrichtung oder dergleichen fährt.
Der Mikrocomputer 7610 kann dreidimensionale Abstandsinformationen zwischen dem Fahrzeug und einem Objekt wie einer umgebenden Struktur, einer Person oder dergleichen erzeugen und lokale Karteninformationen einschließlich Informationen über die Umgebung der aktuellen Position des Fahrzeugs auf der Basis der Informationen erzeugen, die über die Allzweck-Kommunikations-I/F 7620, Spezialkommunikations-I/F 7630, den Positionsbestimmungsabschnitt 7640, den Bakenempfangsabschnitt 7650, die Schnittstelle für fahrzeuginterne Vorrichtungen 7660 und die fahrzeugmontierte Netz-I/F 7680 erhalten werden. Zusätzlich kann der Mikrocomputer 7610 eine Gefahr wie eine Kollision des Fahrzeugs, eine Annäherung eines Fußgängers oder dergleichen, eine Einfahrt in eine gesperrte Straße oder dergleichen auf der Basis der erhaltenen Informationen vorhersagen und ein Warnsignal erzeugen. Das Warnsignal kann z. B. ein Signal zum Erzeugen eines Warntons oder Beleuchten einer Warnlampe sein.
Der Ton-/Bildausgabeabschnitt 7670 übermittelt ein Ausgabesignal aus einem Ton oder einem Bild an eine Ausgabevorrichtung, die in der Lage ist, für einen Insassen eines Fahrzeugs oder die Umgebung des Fahrzeugs Informationen visuell oder akustisch bemerkbar zu machen. In dem Beispiel von 35 sind ein Lautsprecher 7710, ein Anzeigeabschnitt 7720 und eine Instrumententafel 7730 als die Ausgabevorrichtung gezeigt. Der Anzeigeabschnitt 7720 kann z. B. eine bordinterne Anzeige und/oder eine Frontscheibenanzeige umfassen. Der Anzeigeabschnitt 7720 kann eine Anzeigefunktion für erweiterte Realität (AR-Anzeigefunktion) aufweisen. Die Ausgabevorrichtung kann sich von diesen Vorrichtungen unterscheiden und kann eine weitere Vorrichtung wie Kopfhörer, eine tragbare Vorrichtung wie eine Anzeige vom Typ einer Brille, die von dem Insassen oder dergleichen getragen wird, ein Projektor, eine Leuchte oder dergleichen sein. In einem Fall, in dem die Ausgabevorrichtung eine Anzeigevorrichtung ist, zeigt die Anzeigevorrichtung die Ergebnisse, die von den verschiedenen von dem Mikrocomputer 7610 durchgeführten Prozessen erhalten wurden, oder Informationen, die aus einer weiteren Steuereinheit empfangen werden, visuell in verschiedenen Formen wie als Text, Bild, Tabelle, Graph oder dergleichen. In einem Fall, in dem die Ausgabevorrichtung eine Audioausgabevorrichtung ist, setzt die Audioausgabevorrichtung ein Audiosignal, das aus wiedergegebenen Audiodaten oder Tondaten oder dergleichen besteht, in ein analoges Signal um und gibt das analoge Signal hörbar aus.
Im Übrigen können mindestens zwei Steuereinheiten, die über das Kommunikationsnetz 7010 in dem in 35 gezeigten Beispiel miteinander verbunden sind, in eine Steuereinheit integriert sein. Alternativ kann jede einzelne Steuereinheit mehrere Steuereinheiten umfassen. Ferner kann das Fahrzeugsteuersystem 7000 eine weitere Steuereinheit aufweisen, die nicht in den Figuren gezeigt ist. Zudem können ein Teil oder die Gesamtheit der Funktionen, die durch eine der Steuereinheiten in der obigen Beschreibung durchgeführt werden, einer anderen Steuereinheit zugewiesen werden. Das heißt, die vorbestimmte arithmetische Verarbeitung kann durch eine beliebige der Steuereinheiten durchgeführt werden, solange Informationen über das Kommunikationsnetz 7010 übertragen und empfangen werden. Gleichermaßen kann ein Sensor oder eine Vorrichtung, der oder die mit einer der Steuereinheiten verbunden ist, mit einer anderen Steuereinheit verbunden sein und mehrere Steuereinheiten können untereinander Detektionsinformationen über das Kommunikationsnetz 7010 übertragen und empfangen.
Bei dem vorstehend beschriebenen Fahrzeugsteuersystem 7000 ist die Abbildungsvorrichtung 1 gemäß der vorliegenden Ausführungsform, die unter Verwendung von 1 beschrieben ist, auf den Abbildungsabschnitt 7410 in einem weiteren Anwendungsbeispiel, das in 35 dargestellt ist, anwendbar. Dementsprechend ermöglicht es das Durchführen einer Selbstdiagnose in dem Fahrzeugsteuersystem 7000, zu diagnostizieren, ob der Abbildungsabschnitt 7410 richtig arbeitet oder nicht. Danach wird beispielsweise in einem Fall, in dem der Abbildungsabschnitt 7410 eine Fehlfunktion aufweist, dem Mikrocomputer 7610 ein Ergebnis der Diagnose mitgeteilt, was es dem Fahrzeugsteuersystem 7000 ermöglicht, zu erfassen, dass der Abbildungsabschnitt 7410 eine Fehlfunktion aufweist. Dementsprechend ist es bei dem Fahrzeugsteuersystem 7000 beispielsweise möglich, eine geeignete Verarbeitung durchzuführen, also beispielsweise die Aufmerksamkeit des Fahrers zu erregen, was es möglich macht, die Zuverlässigkeit zu verbessern. Darüber hinaus ist es bei dem Fahrzeugsteuersystem 7000 möglich, eine Funktion der Steuerung eines Fahrzeugs auf der Basis eines Ergebnisses der Diagnoseverarbeitung einzuschränken. Spezifische Beispiele der Funktion der Steuerung des Fahrzeugs umfassen eine Funktion der Kollisionsvermeidung oder Stoßminderung für das Fahrzeug, eine Funktion des Verfolgens der Folgefahrt basierend auf einem Folgeabstand, eine Funktion des Aufrechterhaltens der Fahrzeuggeschwindigkeit, eine Funktion einer Warnung vor einer Kollision des Fahrzeugs, eine Funktion einer Warnung vor einer Abweichung des Fahrzeugs von einer Fahrspur usw. In einem Fall, in dem als Ergebnis der Diagnoseverarbeitung bestimmt wird, dass der Abbildungsabschnitt 7410 eine Fehlfunktion aufweist, ist es möglich, die Funktion der Steuerung des Fahrzeugs zu beschränken oder zu deaktivieren. Dementsprechend ist es in dem Fahrzeugsteuersystem 7000 möglich, einen Unfall zu verhindern, der aus einem Detektionsfehler aufgrund der Fehlfunktion in dem Abbildungsabschnitt 7410 resultiert.
Obwohl die vorliegende Technologie vorstehend unter Bezugnahme auf die Ausführungsform, Abwandlungsbeispiele und spezifische Anwendungsbeispiele davon beschrieben wurde, ist die vorliegende Technologie nicht auf diese Ausführungsform usw. beschränkt und kann auf verschiedene Arten abgewandelt werden.
Zum Beispiel sind in der vorhergehenden Ausführungsform die mehreren Pixel P1A, die nebeneinander in der vertikalen Richtung (der Längsrichtung in 2) angeordnet sind, mit einem A/D-Umsetzer ADC gekoppelt; dies ist jedoch nicht einschränkend. Alternativ können beispielsweise wie bei einer in 37 dargestellten Abbildungsvorrichtung 1E mehrere Pixel P, die zu einem Bereich AR gehören, mit einem A/D-Umsetzer ADC gekoppelt sein. Die Abbildungsvorrichtung 1E ist separat in zwei Halbleitersubstraten (einem oberen Substrat 211 und einem unteren Substrat 212) ausgebildet. Die Pixelmatrix 10 ist in dem oberen Substrat 211 ausgebildet. Die Pixelmatrix 10 ist in mehrere (in diesem Beispiel neun) Bereiche AR unterteilt und jeder der Bereiche AR enthält mehrere Pixel P. Der Ausleseabschnitt 40 ist in dem unteren Substrat 212 ausgebildet. Insbesondere enthält in dem unteren Substrat 212 ein Bereich, der einem der Bereiche AR des oberen Substrats 211 entspricht, den A/D-Umsetzer ADC, der mit den mehreren Pixeln P gekoppelt ist, die zu diesem Bereich AR gehören. Das obere Substrat 211 und das untere Substrat 212 sind beispielsweise durch Cu-Cu-Bonden elektrisch miteinander gekoppelt. Es ist zu beachten, dass in diesem Beispiel die Pixelmatrix 10 in neun Bereiche AR unterteilt ist; dies ist jedoch nicht einschränkend. Alternativ kann die Pixelmatrix 10 beispielsweise in acht oder weniger oder zehn oder mehr Bereiche AR unterteilt sein.
Es ist zu beachten, dass die hier beschriebenen Wirkungen lediglich veranschaulichend und nicht einschränkend sind und andere Wirkungen vorhanden sein können.
Es ist zu beachten, dass die vorliegende Technologie die folgenden Konfigurationen aufweisen kann.

(1) Abbildungsvorrichtung, die Folgendes umfasst:
- mehrere Signalleitungen;
- mehrere Pixel, die jeweils eine Pixelspannung an die mehreren Signalleitungen anlegen;
- mehrere Umsetzer, die entsprechend den mehreren Signalleitungen bereitgestellt sind, jeweils eine A/D-Umsetzung auf der Basis einer Spannung einer entsprechenden Signalleitung der mehreren Signalleitungen durchführen, um einen digitalen Code zu erzeugen und den digitalen Code auszugeben, und denen es möglich ist, den digitalen Code, der in einer ersten Periode ausgegeben werden soll, auf einen vorgegebenen digitalen Code zu setzen;
- einen Prozessor, der eine vorbestimmte Verarbeitung auf der Basis des digitalen Codes durchführt und eine Diagnoseverarbeitung in der ersten Periode durchführt; und
- einen Übertragungsabschnitt, der den von jedem der mehreren Umsetzer ausgegebenen digitalen Code an den Prozessor überträgt.
(2) Abbildungsvorrichtung nach (1), wobei der vorgegebene digitale Code einen ersten Code und einen zweiten Code umfasst, die mehreren Umsetzer die digitalen Codes von Umsetzern, die zueinander benachbart sind, unter den mehreren Umsetzern auf Codes aus dem ersten Code und dem zweiten Code, die sich voneinander unterscheiden.
(3) Abbildungsvorrichtung nach (2), wobei jeweilige Bits des ersten Codes auf einen ersten logischen Wert gesetzt werden, und jeweilige Bits des zweiten Codes auf einen zweiten logischen Wert gesetzt werden.
(4) Abbildungsvorrichtung gemäß (2), in welcher jeweilige Bits des ersten Codes abwechselnd auf einen ersten Logikwert und einen zweiten Logikwert gesetzt werden, und jeweilige Bits des zweiten Codes auf invertierte Bits der jeweiligen Bits des ersten Codes gesetzt werden.
(5) Abbildungsvorrichtung nach einem der Punkte (2) bis (4), wobei der Übertragungsabschnitt abwechselnd den digitalen Code, der von dem Umsetzer der mehreren Umsetzer ausgegeben wird, dessen digitaler Code auf den ersten Code gesetzt ist, und den digitalen Code, der von dem Umsetzer der mehreren Umsetzer ausgegeben wird, dessen digitaler Code auf den zweiten Code gesetzt ist, überträgt.
(6) Abbildungsvorrichtung nach einem der Punkte (1) bis (5), wobei der Übertragungsabschnitt in einem Fall, in dem der von jedem der mehreren Umsetzer ausgegebene digitale Code übertragen wird, die Übertragungsreihenfolge ändern kann.
(7) Abbildungsvorrichtung nach einem der Punkte (1) bis (6), wobei die erste Periode eine Periode innerhalb einer Austastperiode enthält.
(8) Abbildungsvorrichtung nach einem der Punkte (1) bis (7), wobei die mehreren Umsetzer den in einer zweiten Periode, die von der ersten Periode verschieden ist, erzeugten digitalen Code ausgibt.
(9) Abbildungsvorrichtung nach einem der Punkte (1) bis (8), wobei der Übertragungsabschnitt Folgendes umfasst:
- eine Busverdrahtungsleitung,
- mehrere Schaltabschnitte, die entsprechend den mehreren Umsetzern bereitgestellt sind und jeweils in einen EIN-Zustand versetzt werden, wodurch der von einem entsprechenden Umsetzer der mehreren Umsetzer ausgegebene digitale Code an die Busverdrahtungsleitung geleitet wird.
(10) Abbildungsvorrichtung nach einem der Punkte (1) bis (8), wobei der Übertragungsabschnitt Folgendes umfasst:
- mehrere Busverdrahtungsleitungen,
- mehrere Schaltabschnitte, die entsprechend den mehreren Umsetzern bereitgestellt sind und jeweils in einen EIN-Zustand versetzt werden, wodurch der von einem entsprechenden Umsetzer der mehreren Umsetzer ausgegebene digitale Code an eine beliebige der mehreren Busverdrahtungsleitungen geliefert wird.

Diese Anmeldung beansprucht den Vorteil der japanischen Prioritätspatentanmeldung JP2017-026824 , die am 16. Februar 2017 beim Japanischen Patentamt eingereicht wurde, und der japanischen Prioritätspatentanmeldung JP2017-197508 , die am 11. Oktober 2017 beim Japanischen Patentamt eingereicht wurde, deren jeweiliger Inhalt hier durch Bezugnahme vollständig mit aufgenommen ist.
Fachleute sollten verstehen, dass verschiedene Abwandlungen, Kombinationen, Unterkombinationen und Änderungen erfolgen können, die den Konstruktionsanforderungen und anderen Faktoren entsprechen, sofern sie im Umfang der beigefügten Ansprüche oder deren Äquivalenten liegen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2017026824 [0307]
JP 2017197508 [0307]

Claims

Abbildungssystem, das Folgendes umfasst: eine Abbildungsvorrichtung, die in einem Fahrzeug montiert ist und ein Bild eines Peripheriebereichs des Fahrzeugs erfasst und erzeugt; und eine Verarbeitungsvorrichtung, die in dem Fahrzeug montiert ist und eine Verarbeitung auf der Basis des Bildes ausführt, die sich auf eine Funktion zum Steuern des Fahrzeugs bezieht, wobei die Abbildungsvorrichtung Folgendes umfasst: ein erstes Pixel, ein zweites Pixel, eine erste Signalleitung, die mit dem ersten Pixel gekoppelt ist, eine zweite Signalleitung, die mit dem zweiten Pixel gekoppelt ist und sich von der ersten Signalleitung unterscheidet, ein erstes Latch, das mit der ersten Signalleitung gekoppelt ist und einen ersten digitalen Code speichert, ein zweites Latch, das mit der zweiten Signalleitung gekoppelt ist, zu dem ersten Latch benachbart ist und einen zweiten digitalen Code speichert, einen Übertragungsabschnitt, der digitale Codes überträgt, die von dem ersten Latch und von dem zweiten Latch ausgegeben werden, und einen Diagnoseabschnitt, der eine Diagnoseverarbeitung auf der Basis der von dem ersten Latch und dem zweiten Latch übertragenen digitalen Codes durchführt, und wobei die Verarbeitungsvorrichtung die Funktion des Steuerns des Fahrzeugs auf der Basis eines Ergebnisses der Diagnoseverarbeitung beschränkt.
Abbildungssystem nach Anspruch 1, wobei der erste digitale Code und der zweite digitale Code auf voneinander verschiedene digitale Codes gesetzt sind, und der Diagnoseabschnitt in einem Fall, in dem sich der aus dem ersten Latch übertragene digitale Code von dem ersten digitalen Code unterscheidet, diagnostiziert, dass ein Störungszustand auftritt, und in einem Fall, in dem sich der aus dem zweiten Latch übertragene digitale Code von dem zweiten digitalen Code unterscheidet, diagnostiziert, dass der Störungszustand auftritt.
Abbildungssystem nach Anspruch 2, wobei jeweilige Bits des ersten digitalen Codes auf einen ersten logischen Wert gesetzt sind, und jeweilige Bits des zweiten digitalen Codes auf einen zweiten logischen Wert gesetzt sind.
Abbildungssystem nach Anspruch 2, wobei jeweilige Bits des ersten digitalen Codes abwechselnd auf einen ersten logischen Wert und einen zweiten logischen Wert gesetzt sind, und jeweilige Bits des zweiten digitalen Codes auf invertierte Bits der jeweiligen Bits des ersten digitalen Codes gesetzt sind.
Abbildungssystem nach Anspruch 2, wobei die Abbildungsvorrichtung mehrere Latches einschließlich des ersten Latches und des zweiten Latches enthält, zueinander benachbarte Latches der mehreren Latches voneinander verschiedene digitale Codes aus dem ersten digitalen Code und dem zweiten digitalen Code speichern, und der Übertragungsabschnitt abwechselnd den digitalen Code, der von dem Latch ausgegeben wird, das den ersten digitalen Code speichert, und den digitalen Code, der von dem Latch ausgegeben wird, das den zweiten digitalen Code speichert, überträgt.
Abbildungssystem nach Anspruch 2, wobei der Übertragungsabschnitt in einem Fall, in dem der von dem ersten Latch ausgegebene digitale Code und der von dem zweiten Latch ausgegebene digitale Code übertragen werden, die Übertragungsreihenfolge ändern darf.
Abbildungssystem nach Anspruch 1, wobei der Diagnoseabschnitt die Diagnoseverarbeitung in einer Austastperiode durchführt.
Abbildungssystem nach Anspruch 1, wobei die Abbildungsvorrichtung ferner Folgendes umfasst: einen ersten A/D-Umsetzer, der zwischen dem ersten Pixel und dem ersten Latch bereitgestellt ist, und einen zweiten A/D-Umsetzer, der zwischen dem zweiten Pixel und dem zweiten Latch bereitgestellt ist, wobei der erste digitale Code von dem ersten A/D-Umsetzer erzeugt wird, und der zweite digitale Code von dem zweiten A/D-Umsetzer erzeugt wird.
Abbildungssystem nach Anspruch 8, wobei der erste A/D-Umsetzer einen ersten Zähler enthält, der zweite A/D-Umsetzer einen zweiten Zähler enthält, der erste digitale Code durch Steuern des ersten Zählers erzeugt wird, und der zweite digitale Code durch Steuern des zweiten Zählers erzeugt wird.
Abbildungssystem nach Anspruch 1, wobei der Übertragungsabschnitt Folgendes umfasst: eine Busverdrahtungsleitung, einen ersten Schaltabschnitt, der entsprechend dem ersten Latch bereitgestellt ist und in einen EIN-Zustand geschaltet wird, wodurch der von dem ersten Latch ausgegebene digitale Code an die Busverdrahtungsleitung geliefert wird, und einen zweiten Schaltabschnitt, der entsprechend dem zweiten Latch bereitgestellt ist und in den EIN-Zustand geschaltet wird, wodurch der von dem zweiten Latch ausgegebene digitale Code an die Busverdrahtungsleitung geliefert wird.
Abbildungssystem nach Anspruch 1, wobei der Übertragungsabschnitt Folgendes umfasst: mehrere Busverdrahtungsleitungen, einen ersten Schaltabschnitt, der entsprechend dem ersten Latch bereitgestellt ist und in einen EIN-Zustand geschaltet wird, wodurch der von dem ersten Latch ausgegebene digitale Code an eine der mehreren Busverdrahtungsleitungen geliefert wird, und einen zweiten Schaltabschnitt, der entsprechend dem zweiten Latch bereitgestellt ist und in den EIN-Zustand geschaltet wird, wodurch der von dem zweiten Latch ausgegebene digitale Code an eine der mehreren Busverdrahtungsleitungen geliefert wird.
Abbildungssystem nach Anspruch 1, wobei die Abbildungsvorrichtung ferner einen ersten Kopplungsabschnitt umfasst, die erste Signalleitung und das erste Pixel in einem ersten Substrat ausgebildet sind, der Diagnoseabschnitt in einem zweiten Substrat ausgebildet ist, das auf dem ersten Substrat gestapelt ist, der erste Kopplungsabschnitt die erste Signalleitung in dem ersten Substrat und den Diagnoseabschnitt in dem zweiten Substrat elektrisch miteinander koppelt, und der Diagnoseabschnitt eine Diagnoseverarbeitung in Bezug auf den ersten Kopplungsabschnitt durchführt.
Abbildungsvorrichtung, die Folgendes umfasst: ein erstes Pixel; ein zweites Pixel; eine erste Signalleitung, die mit dem ersten Pixel gekoppelt ist; eine zweite Signalleitung, die mit dem zweiten Pixel gekoppelt ist und sich von der ersten Signalleitung unterscheidet; ein erstes Latch, das mit der ersten Signalleitung gekoppelt ist und einen ersten digitalen Code speichert; ein zweites Latch, das mit der zweiten Signalleitung gekoppelt ist, dem ersten Latch benachbart ist und einen zweiten digitalen Code speichert; einen Übertragungsabschnitt, der von dem ersten Latch und dem zweiten Latch ausgegebene digitale Codes überträgt; und einen Diagnoseabschnitt, der eine Diagnoseverarbeitung auf der Basis der von dem ersten Latch und dem zweiten Latch übertragenen digitalen Codes durchführt.
Abbildungsvorrichtung nach Anspruch 13, wobei der erste digitale Code und der zweite digitale Code auf voneinander verschiedene digitale Codes gesetzt sind, und der Diagnoseabschnitt in einem Fall, in dem sich der aus dem ersten Latch übertragene digitale Code von dem ersten digitalen Code unterscheidet, diagnostiziert, dass ein Störungszustand auftritt, und in einem Fall, in dem sich der aus dem zweiten Latch übertragene digitale Code von dem zweiten digitalen Code unterscheidet, diagnostiziert, dass der Störungszustand auftritt.
Abbildungsvorrichtung nach Anspruch 14, wobei jeweilige Bits des ersten digitalen Codes auf einen ersten logischen Wert gesetzt sind, und jeweilige Bits des zweiten digitalen Codes auf einen zweiten logischen Wert gesetzt sind.
Abbildungsvorrichtung nach Anspruch 14, wobei jeweilige Bits des ersten digitalen Codes abwechselnd auf einen ersten logischen Wert und einen zweiten logischen Wert gesetzt sind, und jeweilige Bits des zweiten digitalen Codes auf invertierte Bits der jeweiligen Bits des ersten digitalen Codes gesetzt sind.
Abbildungsvorrichtung nach Anspruch 14, die mehrere Latches einschließlich des ersten Latches und des zweiten Latches umfasst, wobei zueinander benachbarte Latches der mehreren Latches voneinander verschiedene digitale Codes aus dem ersten digitalen Code und dem zweiten digitalen Code speichern, und der Übertragungsabschnitt abwechselnd den digitalen Code, der von dem Latch ausgegeben wird, das den ersten digitalen Code speichert, und den digitalen Code, der von dem Latch ausgegeben wird, das den zweiten digitalen Code speichert, überträgt.
Abbildungsvorrichtung nach Anspruch 14, wobei der Übertragungsabschnitt in einem Fall, in dem der von dem ersten Latch ausgegebene digitale Code und der von dem zweiten Latch ausgegebene digitale Code übertragen werden, die Übertragungsreihenfolge ändern darf.
Abbildungsvorrichtung nach Anspruch 13, wobei der Diagnoseabschnitt die Diagnoseverarbeitung in einer Austastperiode durchführt.
Abbildungsvorrichtung nach Anspruch 13, die ferner Folgendes umfasst: einen ersten A/D-Umsetzer, der zwischen dem ersten Pixel und dem ersten Latch bereitgestellt ist, und einen zweiten A/D-Umsetzer, der zwischen dem zweiten Pixel und dem zweiten Latch bereitgestellt ist, wobei der erste digitale Code von dem ersten A/D-Umsetzer erzeugt wird, und der zweite digitale Code von dem zweiten A/D-Umsetzer erzeugt wird.
Abbildungsvorrichtung nach Anspruch 20, wobei der erste A/D-Umsetzer einen ersten Zähler enthält, der zweite A/D-Umsetzer einen zweiten Zähler enthält, der erste digitale Code durch Steuern des ersten Zählers erzeugt wird, und der zweite digitale Code durch Steuern des zweiten Zählers erzeugt wird.
Abbildungsvorrichtung nach Anspruch 13, wobei der Übertragungsabschnitt Folgendes umfasst: eine Busverdrahtungsleitung, einen ersten Schaltabschnitt, der entsprechend dem ersten Latch bereitgestellt ist und in einen EIN-Zustand geschaltet wird, wodurch der von dem ersten Latch ausgegebene digitale Code an die Busverdrahtungsleitung geliefert wird, und einen zweiten Schaltabschnitt, der entsprechend dem zweiten Latch bereitgestellt ist und in den EIN-Zustand geschaltet wird, wodurch der von dem zweiten Latch ausgegebene digitale Code an die Busverdrahtungsleitung geliefert wird.
Abbildungsvorrichtung nach Anspruch 13, wobei der Übertragungsabschnitt Folgendes umfasst: mehrere Busverdrahtungsleitungen, einen ersten Schaltabschnitt, der entsprechend dem ersten Latch bereitgestellt ist und in einen EIN-Zustand geschaltet wird, wodurch der von dem ersten Latch ausgegebene digitale Code an eine der mehreren Busverdrahtungsleitungen geliefert wird, und einen zweiten Schaltabschnitt, der entsprechend dem zweiten Latch bereitgestellt ist und in den EIN-Zustand geschaltet wird, wodurch der von dem zweiten Latch ausgegebene digitale Code an eine der mehreren Busverdrahtungsleitungen geliefert wird.
Abbildungsvorrichtung nach Anspruch 13, die ferner einen ersten Kopplungsabschnitt umfasst, wobei die erste Signalleitung und das erste Pixel in einem ersten Substrat ausgebildet sind, der Diagnoseabschnitt in einem zweiten Substrat ausgebildet ist, das auf dem ersten Substrat gestapelt ist, der erste Kopplungsabschnitt die erste Signalleitung in dem ersten Substrat und den Diagnoseabschnitt in dem zweiten Substrat elektrisch miteinander koppelt, und der Diagnoseabschnitt eine Diagnoseverarbeitung in Bezug auf den ersten Kopplungsabschnitt durchführt.
Abbildungsvorrichtung, die Folgendes umfasst: mehrere Signalleitungen; mehrere Pixel, die jeweils eine Pixelspannung an die mehreren Signalleitungen anlegen; mehrere Umsetzer, die entsprechend den mehreren Signalleitungen bereitgestellt sind, jeweils eine A/D-Umsetzung auf der Basis einer Spannung einer entsprechenden Signalleitung der mehreren Signalleitungen durchführen, um einen digitalen Code zu erzeugen und den digitalen Code auszugeben, und den digitalen Code, der in einer ersten Periode ausgegeben werden soll, auf einen vorgegebenen digitalen Code setzen; einen Prozessor, der eine vorbestimmte Verarbeitung auf der Basis des digitalen Codes durchführt und eine Diagnoseverarbeitung in der ersten Periode durchführt; und einen Übertragungsabschnitt, der den von jedem der mehreren Umsetzer ausgegebenen digitalen Code an den Prozessor überträgt.