DE112017006498T5

DE112017006498T5 - Entfernung eines deterministischen jitters unter verwendung eines geschlossener regelschleifen-digital-analog-mechanismuses

Info

Publication number: DE112017006498T5
Application number: DE112017006498.8T
Authority: DE
Inventors: Gil Horovitz; Elan Banin; Igal Kushnir; Aryeh Farber; Ran Krichman; Ofir Degani; Rotem Banin
Original assignee: Intel IP Corp
Current assignee: Intel IP Corp
Priority date: 2016-12-23
Filing date: 2017-11-14
Publication date: 2019-09-12
Also published as: WO2018118274A1; US9923563B1

Abstract

Eine Vorrichtung oder ein System einer digitalen Phasenregelschleife (DPLL) kann betrieben werden, um einen deterministischen Jitter in dem digitalen Bereich zu analysieren und zu schätzen, während er in dem analogen Bereich korrigiert wird. Ein Referenzoszillator kann der DPLL über einen Referenzpfad ein analoges Referenzsignal bereitstellen. Ein Former des Referenzpfades kann das analoge Referenzsignal verarbeiten und ein digitales Signal an eine Verdopplerkomponente bereitstellen, die die Frequenz für ein digitales Referenzsignal verdoppelt. Die Verdopplerkomponente selbst kann dem Rauschen des digitalen Referenzsignals, das sie an die DPLL bereitstellt, deterministischen Jitter hinzufügen. Eine Schätzung der DPLL führt verschiedene Kalibrierungsprozesse durch, um den deterministischen Jitter in dem digitalen Bereich zu bestimmen und der Signalformerkomponente ein analoges Vorspannungssignal zur Korrektur des deterministischen Jitters bereitzustellen, das sie bei etwa Null hält.

Description

Diese Anmeldung beansprucht die Priorität der US-Patentanmeldung Nr. 15/389.520 , eingereicht am 23. Dezember 2016, deren Inhalte hierin durch Bezugnahme aufgenommen sind.
GEBIET
Die vorliegende Offenbarung betrifft einen deterministischen Jitter und insbesondere ein Entfernen eines deterministischen Jitters mit geschlossenen Regelschleifen-Digital-Analog-Mechanismen.
STAND DER TECHNIK
Die Phasenregelschleifen (PLLs) können eine präzise Erzeugung und Abgleichung einer Zeitsteuerung für eine Vielzahl von Anwendungen, wie etwa zur Takterzeugung oder Taktdatenwiederherstellung, bereitstellen. Digitale Phasenregelschleifen (DPLLs) sind eine tragfähige Alternative zu traditionellen PLLs, bei denen ein digitaler Regelschleifenfilter verwendet werden kann, um analoge Komponenten zu ersetzen. Zum Beispiel können DPLLs eine Lösung mit niedrigem Leistungsverbrauch und kleinem Platzbedarf relativ zu analogen PLLs bereitstellen. In einer DPLL kann der Phasenversatz zwischen einem Lokaloszillator (LO) und einem Referenztakt durch einen Analog-Digital-Wandler gemessen werden, der als Zeit-Digital-Wandler (TDC) betrachtet werden kann. Die gemessene Phase wird dann mit der erforderlichen / angestrebten Phase verglichen werden und das Ergebnis kann verwendet werden, um die LO-Frequenz zu korrigieren. In DPLL-Geräten kann der Referenztakt verwendet werden, um einen schnelleren Takt zu steuern, um ein Taktsignal zu erzeugen, das rauscht. Der schnelle Takt kann ein LO, wie etwa ein spannungsgesteuerter Oszillator (VCO), sein und der Referenztakt kann ein Kristall (z. B. ein Kristalloszillator) sein, um den LO zu überwachen und zu steuern. Ein Erhöhen des Referenzsignals entlang eines Referenzpfades, das durch den Referenztakt erzeugt wird, kann jedoch das Rauschen im Band erhöhen, wie etwa einen deterministischen Jitter. Da der Oszillator eine wichtige Komponente ist, die am Abstimmen der DPLL beteiligt ist, wozu eine Grobabstimmung und Feinabstimmung von Operationen gehören kann, kann ein Eliminieren oder Mindern des deterministischen Jitters den Betrieb und die Effizienz der DPLL verbessern.
Figurenliste

1 stellt ein Blockdiagramm dar, das eine beispielhafte digitale Phasenregelschleife (DPLL) gemäß verschiedenen Aspekten oder Ausführungsbeispielen darstellt.
2 stellt ein anderes Blockdiagramm dar, das eine Beispiel-DPLL gemäß verschiedenen Aspekten oder Ausführungsbeispielen darstellt.
3 stellt ein Beispiel für unterschiedliche Signalstufen der DPLL-Systeme gemäß verschiedenen Aspekten oder Ausführungsbeispielen dar.
4 stellt ein anderes Blockdiagramm dar, das eine Beispiel-DPLL gemäß verschiedenen Aspekten oder Ausführungsbeispielen darstellt.
5 stellt einen Beispielprozessablauf zum Entfernen eines deterministischen Jitters in DPLL-Systemen gemäß verschiedenen Aspekten oder Ausführungsbeispielen dar.
6 stellt ein Beispiel für gerade und ungerade Harmonische eines deterministischen Jitters oder das Leck, das dadurch entsteht, gemäß verschiedenen Aspekten oder Ausführungsbeispielen dar.
7 stellt ein Beispiel für eine Entfernung des deterministischen Jitters gemäß verschiedenen Aspekten oder Ausführungsbeispielen dar.
8 stellt ein mobiles Beispielgerät mit einem DPLL-System zum Eliminieren eines deterministischen Jitters gemäß verschiedenen Aspekten oder Ausführungsbeispielen dar.

DETAILLIERTE BESCHREIBUNG
Die vorliegende Offenbarung wird nun Bezug nehmend auf die beiliegenden gezeichneten Figuren beschrieben, wobei gleiche Bezugszeichen verwendet werden, um durchgehend auf gleiche Elemente Bezug zu nehmen, und wobei die dargestellten Strukturen und Vorrichtungen nicht notwendigerweise maßstabsgetreu gezeichnet sind. Gemäß der hiesigen Verwendung sollen sich die Begriffe „Komponente“, „System“, „Schnittstelle“ und dergleichen auf eine computerbezogene Entität, Hardware, Software (z. B. in Ausführung) und/oder Firmware beziehen. Zum Beispiel kann eine Komponente ein Prozessor, ein auf einem Prozessor laufender Prozess, eine Steuerung, eine Schaltung, eine Schaltungsanordnung oder ein Schaltungselement, ein Objekt, ein ausführbares Programm, ein Programm, eine Speichervorrichtung, ein Computer, ein Tablet-PC und/oder ein Mobiltelefon mit einer Verarbeitungsvorrichtung sein. Zur Veranschaulichung können eine Anwendung, die auf einem Server läuft, und der Server ebenfalls eine Komponente sein. Eine oder mehrere Komponenten können innerhalb eines Prozesses vorliegen und eine Komponente kann auf einem Computer angeordnet sein und/oder zwischen zwei oder mehr Computern verteilt sein. Eine Menge von Elementen oder eine Menge von anderen Komponenten kann hierin beschrieben sein, wobei der Begriff „Menge“ als „ein oder mehrere“ ausgelegt werden kann.
Ferner können diese Komponenten von verschiedenen computerlesbaren Speichermedien ausführen, die verschiedene Datenstrukturen aufweisen, die darauf gespeichert sind, wie zum Beispiel mit einem Modul. Die Komponenten können über lokale oder entfernte Prozesse kommunizieren, wie zum Beispiel gemäß einem Signal, das ein oder mehrere Datenpakete aufweist (z.B. Daten von einer Komponente, die mit einer anderen Komponente in einem lokalen System, verteilten System und/oder über ein Netzwerk, wie zum Beispiel das Internet, ein lokales Netz, ein weites Netz oder ein ähnliches Netz mit anderen Systemen über das Signal interagiert).
Als ein anderes Beispiel kann eine Komponente eine Vorrichtung mit einer spezifischen Funktionalität sein, die durch mechanische Teile bereitgestellt wird, die durch eine elektrische oder elektronische Schaltungsanordnung betrieben wird, wobei die elektrische oder elektronische Schaltungsanordnung durch eine Software-Anwendung oder eine Firmware-Anwendung betrieben werden kann, die durch einen oder mehrere Prozessoren ausgeführt wird. Der eine oder die mehreren Prozessoren können intern oder extern im Hinblick auf die Vorrichtung sein und können zumindest einen Teil der Software- oder Firmware-Anwendung ausführen. Als wiederum anderes Beispiel kann eine Komponente eine Vorrichtung sein, die eine spezifische Funktionalität durch elektronische Komponenten oder Elemente ohne mechanische Teile bereitstellt; die elektronischen Komponenten können einen oder mehrere Prozessoren darin umfassen, um Software und/oder Firmware auszuführen, die zumindest teilweise die Funktionalität der elektronischen Komponenten aufweist.
Die Verwendung des Wortes beispielhaft soll Konzepte auf konkrete Weise darlegen. Gemäß der Verwendung in dieser Anwendung ist der Begriff „oder“ als ein einschließendes „oder“ anstatt eines ausschließenden „oder“ zu verstehen. Das heißt, außer anderweitig angegeben oder aus dem Kontext offensichtlich soll „X verwendet A oder B“ jegliche der natürlichen inklusiven Permutationen umfassen. D.h., wenn X verwendet A; X verwendet B; oder X verwendet sowohl A als auch B, dann ist „X verwendet A oder B“ unter jeglichen der vorangehenden Fälle erfüllt. Zusätzlich sind die unbestimmten Artikel „einer, eine, eines“ gemäß der Verwendung in dieser Anmeldung und den beigefügten Ansprüchen im Allgemeinen als „ein oder mehrere“ zu verstehen, sofern dies nicht anderweitig angegeben ist oder aus dem Zusammenhang eindeutig hervorgeht, dass sie auf eine Singularform gerichtet sind. Ferner, insoweit die Ausdrücke „umfassen“, „umfasst“, „haben“, „hat“, „mit“ oder Varianten derselben entweder in der detaillierten Beschreibung und den Ansprüchen verwendet werden, sollen solche Ausdrücke umfassend sein, auf eine Weise ähnlich zu dem Ausdruck „aufweisen“.
ÜBERSICHT
Unter Berücksichtigung der zuvor beschriebenen Unzulänglichkeiten werden verschiedene Komponenten und Techniken offenbart, die eine Schätzung des deterministischen Jitters innerhalb einer DPLL in einem digitalen Bereich und eine Korrektur des deterministischen Jitters in einem analogen Bereich ermöglichen. Analoge Beeinträchtigungen können die Quelle von zumindest einem Teil des deterministischen Jitters sein, der ein DPLL-System beeinflusst, und können in dem analogen Bereich schwer vollständig gemessen werden. Diese Beeinträchtigungen können entlang eines Referenzpfades zu einer DPLL von verschiedenen Quellen, einschließlich Komponenten in dem digitalen Bereich, erzeugt werden und sie können mit einem Rückkopplungsregelkreis erfasst / gemessen werden, der mit einem digitalen Bereichsabschnitt eines Referenzpfades der DPLL und einer Komponente (z. B. einer Signalformerkomponente) des analogen Bereichsabschnitts des Referenzpfades verbunden ist.
Ein Hauptfaktor bei der Schätzung des deterministischen Jitters kann eine ganzzahlige Ambiguität sein, bei der nur der Bruchteil der Phasendifferenzen zwischen den zwei Takten (z. B. dem LO- / VCO-Takt und dem Referenztakt) erfasst werden kann und jegliche Ganzzahldifferenz unerfasst durchgehen kann. Diese unerfasste Differenz außerhalb des Bereichs (z. B. über 360 Grad) kann eine ganzzahlige Ambiguität darstellen oder als diese bezeichnet werden, welche eine Quelle eines deterministischen Jitters sein kann, und sie kann ein Rauschen oder weiteres Leck vom Referenzpfad zu einem Antennen-Port eines drahtlosen Systems oder Geräts das die DPLL nutzt, erzeugen.
Da der digitale Bereich durch die ganzzahlige Ambiguität begrenzt ist, wenn der deterministische Jitter geschätzt wird, können einige offenbarte Ausführungsbeispiele Komponenten (z. B. eine Schätzkomponente mit einem TDC) benutzen, um erste Messungen oder Schätzungen in mehreren unterschiedlichen Frequenzen des LO oder VCO zu erzeugen. Diese ersten Messungen können zum Beispiel innerhalb eines Kalibrierungsmodus bei der Herstellung oder zum Beispiel während einer Boot-Up- oder Hochfahrphase der DPLL stattfinden, die vor einer operativen Übertragungsphase liegen. Diese operative Übertragungsphase kann eine aktive Übertragung oder ein aktiver Empfang über den Antennen-Port sein oder, nachdem die DPLL auf einer bestimmten Frequenz, die für die Übertragung / den Empfang von drahtlosen Daten spezifisch ist, in einem frequenzgesperrten Zustand oder Modus gesperrt ist, stattfinden. Dadurch kann ein Kalibrierungsprozessablauf die Unzulänglichkeit des digitalen Bereichs schätzen und dann eine deterministische Jitterquelle in dem analogen Bereich basierend auf der Schätzung in dem digitalen Bereich eliminieren.
In einem Aspekt kann eine Korrektur oder eine Eliminierung des deterministischen Jitters durch Ändern eines Vorspannungspunktes (z. B. eine Spannungsvorspannung) einer Komponente (z. B. eines Formers) entlang des Referenzpfades in dem analogen Bereich durchgeführt werden. Dies kann auch eine Korrektur des deterministischen Jitters ermöglichen, der von digitalen Komponenten, wie etwa der Verdopplerkomponente, die selbst eine Quelle oder Ursache eines deterministischen Jitters sein kann, ausgeht oder dadurch verursacht wird. Die Korrektur kann zum Beispiel eine digitale Korrektur sein, die in eine analoge Korrektur (eine analoge Vorspannung) umgewandelt wird, die eine Tastgrad-Korrektur an dem Ausgang der Komponente (z. B. am Formerausgang) auf einen Tastgradwert verursacht. Die Tastgrad-Korrektur kann den Tastgrad der Signalformerkomponente ändern, um zum Beispiel einen deterministischen Jitter bei fast Null an der DPLL zu erzeugen. Der Korrekturwert (Tastgradwert) beträgt aufgrund der Verdopplereigenschaften und anderen Quellen einer Vorspannung oder eines deterministischen Jitters, die ebenso zum Rauschen, deterministischen Jitter oder Leck zu einem Antennen-Port in dem digitalen Bereich des Systems beitragen können, nicht notwendigerweise 50 %. Im Folgenden werden zusätzliche Aspekte und Einzelheiten der Offenbarung ferner unter Bezugnahme auf die Figuren beschrieben.
1 stellt ein Beispiel für eine Referenztakterzeugung dar, die mit oder in einem Phasenregelschleife-Gerät gemäß offenbarten Ausführungsbeispielen oder Aspekten eingesetzt wird. Ein PLL-System, wie etwa ein DPLL-System 100, kann eine Referenztaktkomponente 112 mit einem Kristalloszillator / Kristalltakt, der mit einer Signalformerkomponente 104 gekoppelt ist, aufweisen. Die Signalformerkomponente 104 ist ferner mit einer Verdopplerkomponente 106 und einer DPLL-Komponente 108 gekoppelt, die ein Lokaloszillatorsignal von einem Lokaloszillator (LO) 110 (z.B. einem spannungsgesteuerten Oszillator (VCO)) aufweisen kann. Das System 100 kann gemäß verschiedenen Ausführungsbeispielen / Aspekten hierin betrieben werden, um einen deterministischen Jitter zu korrigieren und Störungen zu reduzieren, um die Leistung und Übertragungen effizienter zu gestalten, indem eine Korrektur in dem analogen Bereich basierend auf einer Schätzung oder Messung eines deterministischen Jitters, der Signalstörungen oder anderen Unzulänglichkeiten in dem digitalen Bereich, die einen deterministischen Jitter ermöglichen, bereitgestellt wird.
Der Referenzpfad 112 kann in dem analogen Bereich 114 liegen und der digitale Bereich 116 beginnt in dem Eingang der DPLL 108 zum Beispiel mit dem Verdopplerausgang 122 daran. Zur Korrektur in dem analogen Bereich entlang des analogen Bereichspfades / -abschnitts 114 des Referenzpfades 112 basierend auf Messungen in dem digitalen Bereichspfad 116 kann der deterministische Jitter durch Verändern eines Formervorspannungspunktes der Signalformerkomponente 104 geregelt werden. Zum Beispiel kann durch Steuern des Eingangsstufen-Vorspannungspunktes oder Verändern der Betriebsspannung zur Signalformerkomponente 104 ein Versatz oder eine Modifizierung durch ein Korrektursignal festgelegt werden, das den deterministischen Jitter berücksichtigen kann, der sich auf die DPLL 108 von dem digitalen Bereichspfad 116 auswirkt. Der deterministische Jitter kann zum Beispiel von der Verdopplerkomponente 106 oder anderen Quellen abgeleitet werden und in dem analogen Bereich nicht erfasst und durch Auswirkungen auf die Signalformerkomponente 104 in dem analogen Bereich, wie etwa durch Ändern eines Tastgrads des Betriebs der Signalformerkomponente, korrigiert werden.
Die Signalformerkomponente 104 kann zum Erzeugen eines Rechtecksignals (wie dargestellt) durch Vergleichen seines sinusförmigen Ausgangs (Kristallausgang) mit einer Schwelle (z. B. einer Vorspannungsschwelle, einer V-Vorspannung oder anderen Schwelle) und Durchführen einer Kürzung / Verstärkung des Signals ausgebildet sein. Ein Verändern einer Spannungsvorspannung oder V-Vorspannung kann zum Beispiel diese Schwelle beeinflussen und ferner den Tastgrad des Formerausgangs 118 verändern, welcher zum Beispiel nicht 50% oder null Prozent betragen kann.
Die Verdopplerkomponente 106 kann ausgebildet sein, um die fallenden Flanken zu nutzen, um neue steigende Flanken zu erzeugen, was zu einer doppelten Frequenz im Signalausgang 122 zu der DPLL 108 führt. Indem der Tastgrad der Signalformerkomponente durch einen Regelkreis von der DPLL 108 zu dem Former 104 verändert wird, kann der Abstand zwischen geraden und ungeraden steigenden Flanken an dem Ausgang des Vedopplers sowie der Tastgrad an dem Ausgang 118 des Formers gesteuert werden, und damit kann ein Betrag eines Phasenfehlers, der in dem digitalen Bereich auftritt, auch in dem analogen Bereich entlang des Referenzpfades 112 zu der DPLL berücksichtigt werden.
In dem DPLL-System 100 kann ein Phasenversatz zwischen einem LO 110 mit dem Referenztakt 102 durch die DPLL 108 gemessen werden (z. B. mit einem Analog-Digital-Wandler (z. B. einem TDC)). Die Phasen der digitalen Signale des Referenzpfades können relativ zu dem LO 110 gemessen werden (z. B. einem spannungsgesteuerten Oszillator oder anderen Lokaloszillator). Die gemessene(n) Phase(n) kann (können) mit einer erforderlichen / angestrebten Phase verglichen und korrigiert werden. Anschließend kann das Ergebnis dann verwendet werden, um das digitale Referenzsignal zu der DPLL 108 zu korrigieren, um die LO-Frequenz für verschiedene Anwendungen (z. B. drahtlose Kommunikation über eine Antenne oder einen Antennen-Port), bei denen ein Phasendrift erfasst wird, effizient zu steuern oder zu modulieren.
Ein Betrag eines Phasenfehlers, der größer ist als ein/e LO-Signalperiode oder -zyklus, kann eine ganzzahlige Ambiguität angeben, die von einer anderen Kompensation nicht berücksichtigt wird, und eine Amplitude oder ein Wert des geschätzten deterministischen Jitters kann basierend auf diesen Kalibrierungsprozessen bestimmt werden, die bei mehreren unterschiedlichen Frequenzen des LO 110 durchgeführt werden. Nachdem er in den Betriebsmodus übergegangen ist, kann der LO jedoch nicht geändert werden und somit wird die ganzzahlige Ambiguität nicht berücksichtigt, selbst wenn ein Online-Verfolgen und eine Korrektur des deterministischen Jitters weiter durchgeführt werden kann, um Auswirkungen von Spannungs-, Zeit- oder Prozessvariationen des Systems zu korrigieren.
Das integrierte Phasenrauschen (IPN) kann insbesondere durch das LO- / CVO-Phasenrauschen und das Referenztaktpfadrauschen des Referenzpfadgrundrauschens von dem Referenzpfad 112 dominiert werden. Dieses Grundrauschen kann durch Erhöhen der Abtastrate entlang des Referenzpfades 112 verbessert werden. Zum Beispiel kann die Kristalltaktrate des Kristalltaktes 102 durch die Verdopplerkomponente 106 erhöht werden, die ausgebildet ist, um fallende Flanken des Signals entlang des Referenzpfades in neue steigende Flanken umzuwandeln und die Frequenz effizient zu verdoppeln.
Eine Operation der Verdopplerkomponente 106 kann zum Beispiel aufgrund einer Asymmetrie zwischen geraden und ungeraden Flanken an dem Ausgang der Verdopplerkomponente 106 Nebenproduktstörungen verursachen. Eine symmetrische Rechteckwelle an einem Eingang 120 des Verdopplers 106 könnte zum Beispiel nur ungerade Harmonische enthalten, während eine asymmetrische Welle auch gerade Harmonische enthält. Daher könnte die Verdopplerkomponente 106 zum Beispiel selbst ungewollte Störungen erzeugen und eine Quelle von zumindest einem Teil des deterministischen Jitters sein, der in oder an der DPLL 108 entlang des Referenzpfades 112 erfasst wird, welcher andernfalls unerfasst durchgehen würde. Diese Beeinträchtigungen, die von verschiedenen Quellen entlang des Referenzpfades 112 sowie anderen Quellen des Systems 100 stammen können, können als deterministischer Jitter bezeichnet werden. Der deterministische Jitter kann sich aus mehr als einer Quelle als nur dem Verdoppler 106 in dem PLL-System 100 ergeben. Quellen von Signalstörungen als Teil des deterministischen Jitters können sich weiter auf die Funktionalität der DPLL 108 auswirken (möglicherweise den Verlust einer PLL-Frequenzsperre in einem aktiven Übertragungs- oder Betriebsmodus eines Kommunikations- / mobilen Geräts verursachen) und die Phasenrauschleistung verschlechtern, wobei ebenso die Fehler-Vektor-Größe (EVM) eines Senders / Empfängers des Systems 100 beeinflusst wird. Ferner, wenn die Referenztaktkomponente 102 verteilt ist, können diese Unzulänglichkeiten eine andere Kommunikation oder auch Kommunikationsfunktionen, wie etwa in oder über ein Netzwerk oder eine zellulare Kommunikation, beeinflussen. Demnach besteht ein Bedarf daran, starke und effiziente DPLL-Signale zu erzeugen, die sich nicht auf den Antennen-Port der Kommunikationsvorrichtung (Sender Tx / Empfänger Rx) auswirken.
Der Referenzpfad 112 kann in vielen der Systemmodi mit niedrigerem Leistungsverbrauch aktiv gehalten werden (aufgrund langer Aufwachzeiten des Kristalls 102 und der Tatsache, dass in einigen Fällen das System ein Referenztaktsignal selbst in einem Bereitschaftsmodus oder Schlafmodus eines Betriebs verwenden könnte), wodurch eine hohe Motivation besteht, den Leistungsverbrauch dieser Komponenten (z. B. der Signalformerkomponente 104, der Verdopplerkomponente 106) entlang des Referenzpfades 112 zu senken. Eine Möglichkeit, die Leistung zu senken und damit den deterministischen Jitter, ist der Entwurf einendiger CMOS-Blöcke mit niedrigem Leistungsverbrauch (z. B. Kristall / Referenzkomponente, Former und Verdoppler). Diese Schaltungen können unter damit verbundenen Versätzen leiden, die ein Phasendriften im Betrieb verursachen können, wodurch der deterministische Jitter erzeugt oder hinzugefügt wird, der in der DPLL 108 wahrgenommen wird.
In DPLL-Systemen können verschiedene Anwendungen die Erzeugung eines Taktsignals verlangen, das ein hohes Rauschen aufweist, und einen Referenztakt erfordern, um einen schnellen Takt zu steuern. Der schnelle Takt kann der LO 110 (oder der VCO) sein und der Kristalltakt 102 (oder der Referenztakt) kann verwendet werden, um die LO-Signale von dem LO 110 zu überwachen, zu steuern oder zu modulieren. Die Frequenz der Referenztaktkomponente 102 (als langsamerer Takt im Vergleich zu dem LO / VCO 110) kann verwendet werden, um den schnelleren Takt (z. B. den LO 110) zu steuern und das Rauschen im Band zu bestimmen, oder das Rauschen in der niedrigeren Frequenz. Ein schnellerer Referenztakt kann das Rauschen im Band verbessern. Zum Beispiel kann eine Verbesserung des Rauschens im Band von 3 dB durch Verdoppeln des Kristalls oder des Referenztaktes 102 erhalten werden.
In einem Beispiel kann die Referenztaktkomponente 102 eine Frequenz von etwa 38,4 MHz sein und durch ihr Verdoppeln (z. B. über eine Verdopplerkomponente 106) unter Verwendung (einer) steigender (steigenden) Flanke(n) und (einer) fallender (fallenden) Flanke(n) des Kristalltaktes 102 kann die Verdopplerkomponente 106 eine Taktfrequenz erhöhen (z. B. unter Verwendung der älteren fallenden Flanken, um neuere erzeugte steigende Flanken der neuen geraden steigenden Flanken zu sein), ohne zu dem Jitterrauschen beizutragen. Zum Beispiel kann die Verdopplerkomponente 106 ein Frequenzsignal von etwa 76,8 MHz aus dem Rechteckwellensignal von etwa 38,4 MHz an dem Ausgang der Signalformerkomponente 104 erzeugen. Die Verdopplerkomponente 106 oder ihre Operationen können jedoch ein deterministisches Rauschen, oder einen deterministischen Jitter, zufügen, das/der etwa die Hälfte der Frequenz des neuen Taktsignals oder der Frequenz des vorherigen Taktsignals beträgt. Der Verdoppler selbst könnte einen deterministischen Jitter erzeugen, da er eingebettet ist, oder aus internen Mechanismen des Verdopplers selbst. Wenn es einen Tastgrad in dem ursprünglichen Taktsignal gibt, kann dies auch zu einem Jitter in dem neuen Taktsignal führen.
Die analogen Beeinträchtigungen aus dem analogen Bereichspfad 114 des Referenzpfades 112, der der Grund für den deterministischen Jitter sein kann, können in dem analogen Bereich schwer gemessen werden. Diese analogen Beeinträchtigungen in dem Referenzpfad 112 des DPLL-Systems 100 erzeugen Beeinträchtigungen innerhalb der DPLL 108, die einfacher erfasst und gemessen werden können. Demnach können die DPLL 108 oder Komponenten des Systems 100 eine Schätzung der Auswirkung des deterministischen Jitters innerhalb der DPLL 108 in dem digitalen Bereichspfad 116 erzeugen und eine Korrektur der Ursache des Problems in dem analogen Bereichspfad 114 bereitstellen. Auf diese Weise kann die Schätzung einfacher und genauer sein und die Kompensation kann mit einer einzigen analogen Korrektur für die Summe der analogen Beeinträchtigungen, die den deterministischen Jitter verursachen, und der zugeordneten Auswirkungen im gesamten System durchgeführt werden.
Der digitale Bereichspfad 116 oder digitale Signale des Referenzpfades 112 können durch eine ganzzahlige Ambiguität begrenzt werden, wenn der deterministische Jitter geschätzt wird. Demnach kann die DPLL 108 erste Messungen unter mehreren unterschiedlichen Frequenzen des LO 110 oder VCO in dem digitalen Bereich erzeugen und diese Messungen für Korrekturen innerhalb des analogen Bereichspfades aus einem Regelkreis / Pfad verwenden. Ein Kalibrierungsprozessablauf durch die DPLL 108 kann die Beeinträchtigung in dem digitalen Bereichspfad 116 schätzen und ihre Quelle in dem analogen Bereich eliminieren. Zum Beispiel kann die Korrektur durch Verändern des Formervorspannungspunktes der Signalformerkomponente 104 ausreichend durchgeführt werden, um jeglichen deterministischen Jitter zu kompensieren, der durch die Verdopplerkomponente 106 oder entlang des Referenzpfades 112 erzeugt wird, basierend auf den deterministischen Jitter-Schätzungen. Dies kann es dem Former 104 ermöglichen, den Tastgrad an dem Ausgang des Formers auf den Wert festzulegen, der null deterministischen Jitter an der DPLL 108 erzeugt, den Tastgrad zu versetzen, um die Auswirkung der Verdopplerkomponente auf den deterministischen Jitter zu korrigieren, und einen Phasendrift / Fehler zu korrigieren, der zwischen den Signalkomponenten des digitalen Referenzsignals in dem Referenzpfad 112 auftritt. Der Tastgrad könnte zum Beispiel auf einen Betrag festgelegt werden, der nicht notwendigerweise 50 % ist, aufgrund der Eigenschaften des Verdopplers 106 und anderen Vorspannungsquellen, könnte jedoch zum Beispiel auf einen Betrag zwischen 0 % und 49 % oder 51 % und weniger als 100 % festgelegt werden.
Bezugnehmend auf 2 ist ein Beispiel-DPLL-System 200 dargestellt, das einen deterministischen Jitter über einen geschlossenen Regelkreis oder Rückkopplungspfad in einem DPLL-Gerät eliminiert. Der Verdopplerkomponentenausgang 122 kann ein Signal (z. B. ein digitales Referenzsignal) mit einer erhöhten (z. B. nahezu verdoppelten) Frequenz aus dem Signalausgang 118 durch die Signalformerkomponente 104 an den Verdopplereingang 120 bereitstellen. Eine Schätzkomponente 208 der DPLL 108 kann das digitale Referenzsignal von dem Verdopplerausgang 122 empfangen und Phasen in Bezug auf das Oszillatorsignal des LO 110 schätzen / vergleichen. Basierend auf den Phasen des digitalen Referenzsignals und einer Phase oder einem Zyklus des LO 110 kann die Schätzkomponente 208 ein Korrektursignal erzeugen. Diese Korrektur kann dann an eine Komponente (z. B. die Signalformerkomponente 104) des analogen Bereichspfades des Referenzpfades 112 bereitgestellt werden, um einen deterministischen Jitter in dem System 200 zu mindern oder zu eliminieren.
In einem Beispiel kann die Schätzkomponente 208 einen Zeit-Digital-Wandler (TDC) aufweisen, der ausgebildet ist, um den einen oder die mehreren Kalibrierungsprozesse durch Vergleichen der Phasen zwischen Signalkomponenten oder Flanken des digitalen Referenzsignals basierend auf einer Phase des Oszillatorsignals des Oszillators durchzuführen. 110 Die Schätzkomponente 208 kann dann eine Amplitude / einen Wert des deterministischen Jitters basierend auf einem Grad einer Differenz (oder eines Versatzes) zwischen diesen Phasen in Bezug auf den / die VCO- / LO-Zyklus / -periode infolge eines Phasendrifts oder Phasenfehlers von einer oder mehreren Quellen entlang des Referenzpfades 112 bestimmen. Dieser Prozessablauf oder diese Kalibrierung kann durch die Schätzkomponente 208 durchgeführt werden, die eine Schätzung des deterministischen Jitters und einen Amplitudenwert basierend auf den Schätzungen bei mehreren Frequenzen erzeugt, um die ganzzahlige Ambiguität zu kompensieren oder zu berücksichtigen, die zum deterministischen Jitter beiträgt, vor einem operativen Übertragungsmodus oder frequenzgesperrten Zustand der DPLL. Die Schätzkomponente 208 erzeugt dann das Korrektursignal, stellt es an einen Digital-Analog-Wandler (DAC) 204 als Rückmeldungskomponente entlang eines Regelkreispfades / eines Rückkopplungspfades 202 bereit, die zum Beispiel in einem geschlossenen Regelkreis an den Former 104 an einem Zufuhr-Vorspannungsanschluss 206 zurückgegeben werden kann.
Die Korrektur kann auf der Amplitude des deterministischen Jitters, der aus den Schätzungen berechnet wird, basieren / eine Funktion davon sein und dann in eine analoge Vorspannung durch den DAC 204 umgewandelt werden. Der Rückkopplungspfad 202 stellt dann ferner die analoge Vorspannung basierend auf der Amplitude des deterministischen Jitters, der in dem digitalen Bereich bestimmt wurde, an die Signalformerkomponente 206 in dem analogen Bereich bereit, in dem ein DAC 204 eine digitale Korrektur in eine analoge Vorspannung für den Former basierend auf den Kalibrierungs- oder Schätzungsprozessen in der DPLL 108 umwandelt.
Die analoge Vorspannung kann eine Spannungszuführvorspannung (V-Vorspannung) als analoge Korrektur sein, die zum Beispiel den Tastgrad des Formers 104 modifiziert, um die Schwelle zu ändern und den Tastgrad basierend auf einer Schätzung des deterministischen Jitters in dem digitalen Bereich zu verändern. Wie zuvor dargelegt wurde, können andere Komponenten (sowie der Verdoppler 106) auch zu einem deterministischen Jitter oder Störungen beitragen, sowie Komponenten in dem analogen Bereichspfad (z. B. 114 von 1), und daher kann anfangs sowie währenddessen eine Kalibrierung im Kalibrierungsmodus (Boot-Up- oder Leistungsmodus/i oder bei der Herstellung) oder in einem operativen Übertragungsmodus zur/m aktiven Übertragung / Empfang von Kommunikationssignalen vorteilhaft sein.
Bei einem oder mehreren Ausführungsbeispielen kann die Schätzkomponente 208 ausgebildet sein, um eine erste deterministische Jitter-Schätzung und auch eine zweite deterministische Jitter-Schätzung bei einer anderen Frequenz des LO 110 zu bestimmen. Jede deterministische Jitter-Schätzung kann zum Beispiel einen Betrag eines Phasendrifts in den Referenzpfad-Signalkomponenten mit einem VCO- / LO-Zyklus bestimmen und kann bei unterschiedlichen Frequenzen des spannungsgesteuerten Oszillatorsignals oder des LO 110 durchgeführt werden. Diese Bestimmungen / Schätzungen können dann verwendet werden, um den Amplitudenwert des deterministischen Jitters zu bestimmen, zu schätzen oder zu überprüfen.
Zum Beispiel kann ein Differenzbetrag zwischen den steigenden Flanken und den fallenden Flanken des digitalen Referenzsignals (als Tastgrad) eine deterministische Jitter-Schätzung bei einer ersten Frequenz zwischen dem digitalen Referenzsignal und dem LO-Signal erzeugen, und dann bei einer anderen Frequenz, wobei das gleiche auch bestimmt werden kann, um einen Versatzgrad zu erstellen, der dann verwendet werden kann, um eine Amplitude des deterministischen Jitters abzuleiten oder mit einer anderen zu vergleichen, um ihre Übereinstimmung zu bestätigen. Diese Messungen entlang unterschiedlicher oder mehrerer Frequenzen können den Amplitudenwert des deterministischen Jitters zur Korrektur bestätigen sowie eine Berechnung davon durchführen. Die Korrekturen wären dann eine Funktion des Versatzgrades, der aus mindestens zwei unterschiedlichen VCO- / LO-Frequenzen bestimmt wird, vor einem operativen Übertragungsmodus oder frequenzgesperrten Modus oder Zustand der DPLL. Zusätzliche Berechnungseinzelheiten werden im Folgenden in der Beschreibung von zum Beispiel 4 dargelegt.
Bei einem anderen Ausführungsbeispiel kann die Schätzkomponente 208 die erste und zweite deterministische Jitter-Schätzung bei unterschiedlichen Frequenzen des Oszillatorsignals während einer Kalibrierung oder in einer Boot-Up-Phase der DPLL 108 und vor einer operativen Übertragung zum Online-Verfolgen bestimmen, welches bei / während einer Übertragung oder eines Empfangs von drahtlosen Signalen an einem Antennen-Port stattfindet, sobald die DPLL 108 bei einer bestimmten Frequenz gesperrt wurde. Wie hierin verwendet, kann sich eine „Boot-Up-Phase“ auf die Initialisierung oder das anfängliche Beginnen eines Hochfahrens einer Phasenregelschleife (z. B. des Systems 100, 200 oder der DPLL 108) beziehen, die auch als Betriebsphase betrachtet wird, bevor die Phasenregelschleife für eine aktive Operation gesperrt wird. Die aktive Operation kann vorliegen, wenn ein vollständiges Hochfahren der Phasenregelschleife stattgefunden hat, wobei eine aktive Übertragung oder ein aktiver Empfang möglich sind oder die DPLL zum Beispiel auf einer bestimmten Frequenz oder einem bestimmten Frequenzbereich zur Übertragung oder zum Empfang gesperrt ist.
Zur digitalen Schätzung in dem digitalen Bereich kann die Schätzkomponente 208 den deterministischen Jitter in dem digitalen Bereich durch einen oder mehrere unterschiedliche Prozesse schätzen, zum Beispiel durch durchschnittliche Phasenfehler über gerade oder ungerade Takte separat, zum Beispiel mit unterschiedlichen VCO- / LO-Frequenzen. Diese Schätzungen können bei unterschiedlichen Frequenzen (z. B. einer ersten und einer zweiten Frequenz mit einer etwa 10%igen Differenz oder einem anderen Anteil von weniger als 100 %) durchgeführt werden. Die Schätzung kann dann ferner verwendet werden, um die Störung(en) in dem analogen Bereich über den Rückkopplungspfad / geschlossenen Regelkreispfad 202 durch Steuern des Tastgrades von stromabwärtigen Komponenten (z. B. des Formers 104) in dem analogen Bereich zu entfernen.
Die DPLL 108 kann den digitalen Bereich verwenden, um die VCO-Phase (oder LO-Phase) relativ zu dem Referenztaktsignal bei 122 zu messen, um den deterministischen Jitter und Faktor in der ganzzahligen Ambiguität, wie hierin bezeichnet, zu messen, vor einem operativen Übertragungsmodus. Eine deterministische Jitter-Schätzung kann dann die VCO-Phasenmessung verwenden, um zum Beispiel die deterministische Jitter-Amplitude zu berechnen. Dies begrenzt den Bereich der Beeinträchtigungssichtbarkeit für einen VCO-Zyklus. Zum Beispiel, wenn die VCO-Zykluszeit 200 ps beträgt, ist es nicht möglich, zwischen einem deterministischen Jitter von 5 p und 205 ps zu unterschieden, wobei der VCO-Zyklus außerhalb oder unter dem VCO-Zyklus liegt (oder Ganzzahl / Bereich eines Vergleichs / einer Erfassung). Diese ganzzahlige Ambiguität kann durch Messen eines DJ in mehreren VCO-Frequenzen während einer anfänglichen Kalibrierung oder anfänglichen Kalibrierungs- / Boot-Up-Phasen der DPLL 108 (wieder) gelöst werden und den / die VCO-Zyklus oder -Periode berücksichtigen. Daher kann der deterministische Jitter von der Verdopplerkomponente 106, die die Frequenz (z. B. von 40 MHz auf 80 MHz) verdoppelt, bei der Korrektur berücksichtigt werden, die durch die Schätzung der Schätzkomponente 208 erzeugt wird.
Nun bezugnehmend auf 3, ist ein Beispiel für eine Korrektur zu sehen, die durch die V-Vorspannung bereitgestellt wird, um den deterministischen Jitter der Systeme zu mindern, die in Verbindung mit 1 und 2 beschrieben wurden. Die Signale in der linken Spalte 302 stellen Signale an Stufen / Komponenten entlang des Referenzpfades 112 mit einem Tastgrad dar. Die Signale in der rechten Spalte 304 stellen Signale an Stufen / Komponenten entlang des Referenzpfades 112 ohne einen Tastgradfehler dar.
Signale 320 jeder Spalte 302, 304 können analoge Signale in einem analogen Bereichseingang zu der Signalformerkomponente 104 von der Referenztaktkomponente 102 darstellen, mit und ohne einem Tastgradfehler, der gemäß einem Schwellenpegel, wie etwa einem V-Vorspannungspegel, definiert werden kann. Signale 330 jeder Spalte 302, 304 können digitale Signale in dem digitalen Bereichsausgang durch die Signalformerkomponente 104 zu dem Formerausgang 118 darstellen, zum Beispiel mit und ohne einem Tastgrad. Signale 340 jeder Spalte 302, 304 können ferner digitale Signale in dem digitalen Bereichsausgang durch die Verdopplerkomponente 106 und dem Eingang zu der DPLL 108 zum Verarbeiten durch die Schätzkomponente 208 darstellen.
Die Signalformerkomponente 104 kann Sinussignale verstärken / sättigen / kürzen, um entsprechende Signale ähnlich zu einer Rechteckwelle zu erzeugen. Somit kann zum Beispiel unter der Schwelle die Spannung null betragen und darüber eins, als eine V-Vorspannung oder Spannungspegelvorspannung, oder einen anderen Pegel. Wenn die Schwelle zu hoch wäre, würde in diesem Beispiel die hohe Pegeldauer kürzer sein als der niedrige Pegel, wie es in den Signalen 320 in der Spalte 302 für das digitale Signal ähnlich ist. Wenn die Schwelle in dem korrekten Pegel ist, wie in der rechten Spalte, kann der Tastgradfehler nicht vorliegen oder fehlerfrei sein.
In einem Beispiel kann ein Tastgrad an Signalen 302 bedeuten, dass anstatt der gleichen Zeit (z. B. 12,5 Nanosekunden) zwischen zwei Flanken in einem 40 MHz Taktzyklus ein leicht unterschiedlicher Zeitwert vorliegt. Zum Beispiel kann die Zeit zwischen einer steigenden Flanke und einer fallenden Flanke 306 etwa 12 Nanosekunden betragen, während die Zeit zwischen der fallenden Flanke und einer steigenden Flanke 308 etwa 30 Nanosekunden (oder eine andere Beispielzeitvarianz) betragen kann, sodass der Durchschnitt weiterhin bei 40 MHz für einen gegebenen operativen Frequenzzyklus sein könnte, selbst wenn ein derartiger Drift stattfindet. Dieses Phänomen kann als „Tastgradfehler“ bezeichnet werden, bei dem Differenzen (z. B. der Länge, Zeit oder einer anderen Eigenschaft) zwischen steigenden und fallenden Flanken nicht gleich wie zwischen den fallenden und steigenden Flanken sind.
Ferner zeigen Signale 340 mit neuen steigenden Flanken nach einem Verdoppeln der Frequenz an der Verdopplerkomponente 106 einen deterministischen Jitter oder Phasenfehler, wobei eine Flanke verzögert sein kann, zum Beispiel um eine halbe Nanosekunde, und die Nächste kann um eine halbe Nanosekunde zu früh sein, was als der deterministische Jitter bezeichnet werden kann. Dies ist das deterministische Jitter-Problem, das durch hierin beschriebene Systeme einer DPLL eliminiert werden kann, die eine bessere Leistungs- und Kommunikationseffizienz infolge der Kalibrierungsprozesse zum Erhalten einer Korrektur ermöglichen.
Ein einfaches Einstellen der V-Vorspannung, um einen Null-Tastgrad in der Signalformerkomponente 104 zu ermöglichen, eliminiert nicht notwendigerweise den deterministischen Jitter, der in Komponenten stromaufwärts entlang des Referenzpfades 112 auftritt oder zu einem Antennen-Port leckt, was eine Kommunikation beeinflusst, da auch verschiedene interne Mechanismen eine Quelle für einen deterministischen Jitter sein können. Das heißt, dass es eine Art von interner Determinante / Quelle in der Verdopplerkomponente 106 oder einer anderen Quelle gibt, der Tastgrad könnte zum Beispiel (z. B. an dem Former 104 in dem analogen Bereich) durch eine Korrektur der Schwelle oder des Tastgrades auf einen Betrag ungleich null festgelegt werden und leicht positiv oder negativ sein, um die internen Auswirkungen zu berücksichtigen / korrigieren, die durch andere Komponenten / Operationen (z. B. die Verdopplerkomponente 106) durch einen Tastgradversatz verursacht werden. Daher könnte ein Korrigieren eines deterministischen Jitters vollständig in der analogen Lösung durch Ermöglichen eines Null-Taktgradfehlers nicht notwendigerweise einen deterministischen Null-Jitter ergeben.
Ferner könnte ein Kompensieren (Löschen oder Bereitstellen eines Löschsignals) des deterministischen Jitters und nicht Korrigieren (Anpassen einer Komponentenoperation) in dem digitalen Bereich den deterministischen Jitter auch nicht eliminieren. Wenn die DPLL 108 Phasenmessungen erzeugt, kann sie die LO-Phasen des LO 110 mit Referenzphasen eines digitalen Referenzsignals 122 vergleichen. Die DPLL 108 vergleicht die LO-Phase mit der (den) digitalen Referenzsignalphase(n) und, wenn die Referenzphase den deterministischen Jitter aufweist, kann er durch die Schätzkomponente 208 erfasst werden. Der deterministische Jitter kann auch in dem digitalen Bereich mit einer Kompensation (z. B. einem invertierten Signal, Löschung oder dergleichen) korrigiert werden, der Ausgang der Verdopplerkomponente 106 oder ein Leck zu dem Antennen-Port könnte jedoch weiter vorliegen, wie etwa ein Leck zu dem analogen Bereich, selbst wenn die DPLL diesem entgegenwirkt. Daher kann es vorteilhaft sein, für den analogen Bereichsteil mit einer V-Vorspannung basierend auf Schätzungen des deterministischen Jitters in dem digitalen Bereich Abhilfe zu schaffen.
Bezugnehmend auf 4, ist ein anderes Beispielsystem dargestellt, das einen deterministischen Jitter gemäß verschiedenen Aspekten oder Ausführungsbeispielen entfernen kann. Das System 400 kann, ähnlich wie die anderen hierin beschriebenen Systeme, betrieben werden, um das integrierte Phasenrauschen der DPLL 108 zu verbessern und ungewollte Störungen zu eliminieren, die für einen Empfänger / Sender (RX / TX) 410 schädlich sein können. Diese Systeme können auch ein Reduzieren des Leistungsverbrauchs des Referenzpfades 112 durch Konfigurieren von einendigen CMOS-Schaltungen mit niedrigem Leistungsverbrauch ermöglichen. Da die DPLL für die Funkleistung wesentlich ist und eine beträchtliche Auswirkung auf das Signal-zu-Rauschen-Verhältnis (SNR) / die EVM hat, kann ein Verbessern der DPLL 108 in Kommunikationssystemen zum Verbessern einer Kommunikations- und Leistungseffizienz entscheidend sein.
Daher kann das System 400 zum Beispiel einen deterministischen Jitter in dem analogen Bereich über die Rückkopplung / den geschlossenen Regelkreis 202 korrigieren und eine Schätzung des deterministischen Jitters (z. B. einer Amplitude des deterministischen Jitters) in dem digitalen Bereich durchführen, um einen Anstieg des SNR zu ermöglichen und die EVM zu senken. Dies kann sowohl die Vorteile einer hohen Auflösung in der digitalen Bereichsschätzung bereitstellen als auch alle der anderen Determinanten oder Quellen eines deterministischen Jitters (z. B. die Verdopplerkomponente 106) in der Schätzung durch die Schätzkomponente 208 aufweisen, die von dem analogen Bereich allein nicht umfasst oder berücksichtigt werden können.
In einem Beispiel können die Korrektur- und Schätzoperationen bei einer ersten Kalibrierung bei der Herstellung oder während einer Boot-Up- oder Hochfahrphase vor einer Sperrphase / einem Sperren der DPLL 108 auf einer bestimmten Frequenz während einer aktiven Übertragung durchgeführt werden. Ferner kann der Regelkreis 202 im Falle von deterministischen Jittern, die sich durch Temperaturänderungen oder andere Prozessvariationen (z. B. den Former 104, den Verdoppler 106 oder den Kristall 102) aus Spannungs-, Temperatur- oder Prozessvariationen im Laufe der Zeit ergeben, die Veränderungen verfolgen und sie bei Erfassung an der Schätzkomponente 208 in einer operativen Übertragung im praktischen Einsatz korrigieren.
Das System 400 stellt das Leck 412 dar, das sich aus dem deterministischen Jitter ergibt, der an dem TDC 402 wahrgenommen wird. Der TDC 402, der als Teil der Schätzkomponente 208 umfasst ist, kann einen oder mehrere Kalibrierungsprozesse durch Vergleichen von Phasen zwischen dem digitalen Referenzsignal und dem Oszillatorsignal (z. B. VCO-Signal) des Oszillators durchführen. Verschiedene andere Komponenten, einschließlich Regler 404 und 408 mit niedriger Abfallspannung und des Gleichstrom-Gleichstrom-Wandlers 406 (DC-DC-Wandlers), können auch innerhalb der Übertragungs- / Empfangspfade vorliegen, sowie andere Komponenten des Systems 400. Die LDOs 404 und 408 können dazu dienen, einen Gleichspannungsausgang von der DPLL 108 sowie des DC-DC-Wandlers 406 zu regeln, wobei eine Amplitude des DC-Signals verändert wird.
Der TDC 108 kann eine Amplitude des deterministischen Jitters basierend auf einem Grad einer Differenz zwischen den Phasen bestimmen, bei einer Vielzahl von Frequenzen, und die analoge Vorspannung basierend auf der Amplitude des deterministischen Jitters erzeugen. Daher ist die Schätzkomponente 208 ferner ausgebildet, um den deterministischen Jitter basierend auf einer ganzzahligen Ambiguität zu schätzen, die eine Funktion eines Phasendrifts zwischen dem digitalen Referenzsignal und einem Oszillatorsignal eines spannungsgesteuerten Oszillators ist.
Zum Beispiel kann die Schätzkomponente 208 mit dem TDC 402 einen ersten deterministischen Jitter basierend auf Phasen des digitalen Referenzsignals und des Oszillatorsignals schätzen, und einen zweiten deterministischen Jitter basierend auf Phasen zwischen dem digitalen Referenzsignal und dem Oszillatorsignal, wobei jede Schätzung bei einer unterschiedlichen Frequenz des spannungsgesteuerten Oszillatorsignals oder des LO sein kann. Dies kann zusätzliche Daten bereitstellen, um den Phasendrift oder den Betrag einer ganzzahligen Ambiguität zu bestimmen. Ein durchschnittlicher Phasendrift oder ein Grad eines Phasendrifts kann daher zum Beispiel zum Erzeugen eines digitalen Vorspannungssignals entlang des Rückkopplungspfades 202 bestimmt werden, der in den DAC 204 einspeist, als eine Regelkreiskomponente zum Erzeugen / Bereitstellen einer analogen Vorspannung an den Former durch einen Regelkreis eines Rückkopplungspfades.
Die Schätzkomponente 208 ist ferner ausgebildet, um ungerade Harmonische-Störsignale zu eliminieren, die ein Leck zu dem Antennen-Port als Leck 412 verursachen, indem der deterministische Jitter eliminiert wird, der sich aus der Verdopplerkomponente 106 entlang des Referenzpfades 112 in dem analogen Bereich ergibt. Daher kann der deterministische Jitter durch Einstellen einer vorherigen Komponente (z. B. Former 104) stromaufwärts von der Verdopplerkomponente 106 und der damit verbundene Tastgrad korrigiert werden.
Die DPLL 108 misst im digitalen Bereich die VCO-Phase relativ zu dem Referenztakt der Referenz / des Kristalls 102 mit dem TDC 402. Eine deterministische Jitter-Schätzung durch die DPLL 108 kann die VCO-Phase / den VCO-Zyklus verwenden, um die deterministische Jitter-Amplitude zu berechnen. Dies kann den Bereich der Sichtbarkeit von Beeinträchtigungen auf einen VCO-Zyklus oder einen Bereich des VCO in einer Periode begrenzen. Zum Beispiel, wenn die VCO-Zykluszeit etwa 200 ps beträgt, könnte ein Unterscheiden zwischen einem deterministischen Jitter und einem 5 ps Versatz (unter oder innerhalb des VCO-Zyklus) und einer Amplitude (z. B. 205 ps) schwierig sein, da 200 ps die beobachtbare Ganzzahl oder der Bereich eines gegebenen Zyklus ist. Diese Ambiguität oder ganzzahlige Ambiguität, wie sie hierin bezeichnet wird, kann jedoch durch Messen / Schätzen eines deterministischen Jitters in mehreren VCO-Frequenzen und Faktorisieren in die Schätzung eines Phasendrifts gelöst werden.
In einem Aspekt können diese Phasenmessungen bei unterschiedlichen Frequenzen während einer anfänglichen Kalibrierung durchgeführt werden, wie etwa bei der Herstellung oder vor einer aktiven Übertragung über den Antennen-Port oder die Kommunikationskomponente 410 eines Betriebs im praktischen Einsatz (z. B. bei einem anfänglichen Boot-Up / Hochfahren oder vor einer operativen Übertragung im praktischen Einsatz, wobei die DPLL 108 frequenzgesperrt wird, damit eine drahtlose Übertragung stattfindet), während zusätzliche Ausführungsbeispiele ein Online-Verfolgen in einem operativen Übertragungsmodus oder nach einem Frequenzsperren der DPLL im praktischen Einsatz aufweisen können. Die folgenden Gleichungen stellen die Schätzoperationen dar: $\hat{D} J_{1} = m o d (D J, T_{c 1}); T_{c 1} ≜ \frac{1}{f_{c 1}};$
$\hat{D} J_{2} = m o d (D J, T_{c 2}); T_{c 2} ≜ \frac{1}{f_{c 2}};$
$D J = \hat{D} J_{1} + K \cdot T_{c 1} = \hat{D} J_{2} + K \cdot T_{c 2};$
wobei K eine gemeinsame Konstante für beide Frequenzen des LO / VCO (z. B. LO 110) ist, solange diese Frequenzen nicht extrem weit auseinander liegen oder größer als die Spanne des LO- /VCO-Zyklus sind. D̂J₁, kann der deterministische Jitter sein, der bei einer ersten Frequenz entlang eines ersten Zeitraums (oder einer Periode eines Frequenzträgers (f_c) basierend auf oder als eine Funktion einer Modulo-Funktion oder eines Modulo-Operators (z. B. mod(DJ, T_c1)) gemessen oder geschätzt wird, und D̂J₂ kann der deterministische Jitter sein, der bei einer zweiten, unterschiedlichen Frequenz basierend auf oder als eine Funktion einer Modulo-Funktion / - Operators bei einer unterschiedlichen LO- / VCO-Frequenz gemessen oder geschätzt wird. Der DJ dieser Darstellungen oder Gleichungen kann ein gemessener Wert sein. Die Amplitude des deterministischen Jitters kann dann bestimmt / geschätzt werden, indem Operationen bei unterschiedlichen Frequenzen mit diesen mathematischen Darstellungen berücksichtigt werden. Ein zusätzliches Umhüllen oder Überlappen von zusätzlichen Zyklen kann auch einfach erfasst und berücksichtigt werden. Die Schätzung von K kann auch verbessert werden, indem mehrere oder zwei oder mehr unterschiedliche Frequenzen verwendet werden, wie durch die folgende Darstellung gezeigt wird: $\hat{K} = R o u n d (\frac{\hat{D} J_{2} - \hat{D} J_{1}}{T_{c 1} - T_{c 2}}),$
wobei ein Aufrunden durchgeführt werden kann.
Folglich können die hierin beschriebenen Systeme bereitstellen, dass die DPLL 108 Kalibrierungsprozesse für die anfängliche Kalibrierung und im praktischen Einsatz für ein laufendes Online-Verfolgen (im Betriebsmodus) eines deterministischen Jitters und eine Eliminierung eines Lecks 412 zu dem Antennen-Port / Empfänger / Sender 410 erzeugt. Um den deterministischen Jitter in dem Betriebsmodus im praktischen Einsatz oder während aktiver Übertragungsmodi zu verfolgen, können eine anfängliche Schätzung und Korrektur erst, wie hierin dargelegt, erzeugt werden, um das Ambiguitätsproblem während eines späteren Betriebsmodus (in dem die Frequenz nicht geändert werden kann) aufzunehmen oder zu vermeiden.
Während eines Betriebsmodus der DPLL 108 oder des Systems 400 kann sich die Beeinträchtigung durch den deterministischen Jitter verändern, aufgrund zum Beispiel einer Temperaturabweichung, eines Prozesses oder von Spannungsvariationen. Daher können eine Online-Schätzung und -Korrektur als Teil eines Online-Verfolgens zum Entfernen eines deterministischen Jitters / Lecks verwendet werden. Das Rückkopplungssignal von der Schätzung (z. B. digitales Steuersignal für eine digitale Vorspannung) kann einen Regelkreispfad 202 bereitstellen, um den deterministischen Jitter niedrig oder nahe null zu halten. In Bezug auf das Problem der ganzzahligen Ambiguität ist die Veränderung des deterministischen Jitters aufgrund einer Temperatur wahrscheinlich nicht groß genug, um eine Ambiguität wieder einzuführen (nachdem er in der anfänglichen Stufe oder in Kalibrierungsprozessen bei einer/m Inbetriebnahme / Boot-Up / Hochfahren / Herstellung korrigiert wurde).
Wenn versucht wird, den deterministischen Jitter in dem digitalen Bereich zu schätzen, können die Phasenmessungen analysiert oder überprüft oder gemessen werden. Der TDC 402 kann die Phasendifferenz zwischen den VCO- / LO-Komponenten (z. B. 110) mit dem Referenztakt 102 messen. Zum Beispiel kann der Referenztakt 40 MHz betragen und der VCO etwa 4 GHz. Daher könnte jeder Zyklus eines Referenztaktes 102 100 Zyklen eines LO-Taktes betragen. Mit dem Verdoppler 106 könnten es dann 50 Zyklen sein, da die Frequenz verdoppelt und zum Beispiel alle 80 Mhz abgetastet wird. Wenn alle 80 MHz abgetastet wird, anstatt alle 12,5 Nanosekunden (ns) abzutasten, könnte ein deterministischer Jitter von einer halben Nanosekunde vorliegen, wobei dann ein Abtasten alle 12 ns und alle 30 ns durchgeführt werden könnte. Wenn ein 4 GHz Takt mit einem 80 Mht Takt abgetastet wird, wird erwartet, die gleiche Phase zu beobachten, da eine ganzzahlige Anzahl von Zyklen innerhalb eines Referenzzylus oder einer Referenzperiode vorliegen würde. Mit einer ganzzahligen Ambiguität anstelle eines 4 GHz LO-Taktes könnten 4,1 GHz vorliegen, wobei sich die Phase verschieben wird, und dann könnte die Schätzkomponente 208 berechnen, um wie viel sich ein Zyklus der Signale phasenverschieben wird. Wenn ein deterministischer Jitter von 1 Pikosekunde (z. B. 1 ps) vorliegt, bedeutet dies, dass die beobachtete Phase aufzeigen wird, dass sie in dem geraden Takt im Vergleich leicht kleiner sein wird und in dem ungeraden Takt leicht größer sein wird. Dann wird sich ein Versatz von etwa 1 ps zeigen, wobei er für 4 GHz in etwa eine Zehn-Grad-Differenz oder leicht weniger ist. Unabhängig davon kann eine Verschiebung von wenigen Grad nach links und nach rechts beobachtet werden. Der Betrag kann dann aus dem Verschiebungsbetrag bestimmt werden, aus den zehn Grad zum Beispiel, da die Schätzkomponente 208 wissen kann, dass zehn Grad ein Anteil des Zyklus (z. B. des VCO- / LO-Zyklus) ist.
Wenn der gleiche deterministische Jitter mit unterschiedlichen Frequenzen gemessen wird, kann eine Berechnung des rechten deterministischen Jitters durchgeführt werden. Zum Beispiel, wenn der deterministische Jitter etwa 255 ps beträgt, wird zum Beispiel, wenn 4 GHz erzeugt werden, was ein 250-Zyklus sein könnte, 5 ps bestimmt. Wenn der LO-Zyklus auf 260 ps erhöht wird, wird minus fünf bestimmt, und wenn 270 verwendet wird, wird man minus 15 sehen. In diesem Fall kann die Differenz zwischen 5 und 255 bestimmt werden, da, wenn es fünf sind, in allen drei Fällen jedes Mal fünf ps bestimmt werden wird, da, wenn jedes Mal die Modulo-Operation durchgeführt wird, die Differenz bestimmt werden kann, wenn die Periode eine andere ist.
Während die innerhalb dieser Offenbarung beschriebenen Verfahren hierin als eine Reihe von Aktionen oder Ereignissen dargestellt und beschrieben werden, versteht sich, dass die dargestellte Reihenfolge dieser Aktionen oder Ereignisse nicht in einem begrenzenden Sinn auszulegen ist. Zum Beispiel können einige Aktionen in unterschiedlichen Reihenfolgen oder gleichzeitig mit anderen Aktionen oder Ereignissen neben denjenigen stattfinden, die hierin dargestellt und/oder beschrieben werden. Zudem müssen nicht alle dargestellten Aktionen erforderlich sein, um einen oder mehrere Aspekte oder Ausführungsbeispiele der Beschreibung hierin zu implementieren. Des Weiteren können eine oder mehrere der abgebildeten Aktionen in einer oder mehreren separaten Aktionen und/oder Phasen ausgeführt werden.
Bezugnehmend auf 5 ist ein Beispielprozessablauf 500 zum Korrigieren des deterministischen Jitters in einem DPLL-System als Teil einer anfänglichen Korrektur vor einer aktiven Übertragung, um zum Beispiel eine ganzzahlige Ambiguität von der Verdopplerkomponente 106 zu eliminieren, und zum Online-Verfolgen in einem Betriebsmodus dargestellt. Während eines Betriebsmodus kann sich die Beeinträchtigung durch den deterministischen Jitter (DJ) aufgrund einer Temperaturverschiebung oder anderer Variationen verändern. Daher können eine Online-Schätzung und -Korrektur auch verwendet werden, wie in dem Prozessablauf nach den anfänglichen Kalibrierungsprozessen bei 510 gezeigt wird. Daher kann die Rückkopplung (z. B. 202) einen Regelkreis bereitstellen, um den DJ niedrig oder nahe null zu halten, sowohl während einer Kalibrierung als auch dann dynamisch in einem aktiven Modus durch die Prozesse oder Operationen von Prozessablauf 500.
Während eines Kalibrierungsmodus (z. B. eines Schlafmodus, eines Modus mit geringem Leistungsverbrauch usw.) oder vor einem Betriebsmodus, in dem die DPLL gesperrt ist und eine Übertragung / ein Empfang stattfinden kann, kann der DJ bei 502 geschätzt werden, um eine ganzzahlige Ambiguität zu berücksichtigen oder aufzulösen, die sich aus einer Komponente in dem digitalen Bereich (z. B. einer Verdopplerkomponente 106) ergeben kann. Bei 502 wird eine Schätzung oder Bestimmung einer Phase des LO-Signals in Bezug auf einen Referenztakt (z. B. digitales Referenzsignal) erzeugt. Eine Bestimmung von Phasen des LO-Signals in Bezug auf das Referenztaktsignal (digitales Referenzsignal) kann bei unterschiedlichen LO-Frequenzen durchgeführt werden. Bei 504 kann das digitale Referenzsignal (oder Referenztaktsignal, das innerhalb des digitalen Bereichs zu der DPLL verdoppelt wird) mit dem LO-Signal analysiert werden (z. B. durch Schätzkomponente 208). Bei 506 kann / können die Phase oder Phasen dieser Signale analysiert werden, um einen Versatz zwischen benachbarten Flanken des digitalen Referenzsignals an dem Verdopplerausgang 122 zu bestimmen, um den deterministischen Jitter bei jeder Frequenz des LO (z. B. 110) zu schätzen. Von diesem Drift- / Verschiebungsgrad kann die DJ-Amplitude gemäß einem LO-Zyklus bei jeder Frequenz und einem Betrag eines Versatzes, der mit dem Referenztakt innerhalb des LO-Zyklus auftritt, als ein Betrag einer ganzzahligen Ambiguität abgeleitet werden, die verwendet werden kann, um eine Korrektur des Tastgrades an dem Former 104 zu erzeugen. Hier können die Modulo-Funktionen, wie zuvor dargelegt wurde, bei jeder Frequenz auf den geschätzten deterministischen Jitter-Amplituden / -Werten zum Vergleich oder Bestimmen des DJ verwendet werden. Bei 508 kann eine V-Vorspannungsamplitude aus einem digitalen Korrektursignal basierend auf der Schätzung des DJ in dem digitalen Bereich erzeugt werden. Die V-Vorspannung kann ein Spannungsvorspannungssignal sein, das in dem analogen Bereich liegt, zum Modifizieren der Schwelle des Formers 104 in einem geschlossenen Regelkreis und zum Einstellen des Pegels des Tastgrades zwischen unterschiedlichen Flanken in dem digitalen Referenzsignal an die DPLL 108.
Bei 512-516 kann der DJ ferner den praktischen Einsatz (oder Arbeitsbedingungen) berücksichtigen und während eines operativen Übertragungsmodus verfolgt werden. In Bezug auf das Ambiguitätsproblem ist die Veränderung des DJ aufgrund einer Temperatur nicht groß genug, um die ganzzahlige Ambiguität wieder einzuführen oder zu berücksichtigen (nachdem sie in der anfänglichen / Kalibrierungsstufe korrigiert wurde). Daher kann der Prozessablauf 500 für Kalibrierungsprozesse zum Online-Verfolgen fortfahren, umfassend: a) Schätzen, bei 512, eines deterministischen Jitters in 2 (oder mehr) unterschiedlichen VCO- / LO-Frequenzen (z. B. zwei Frequenzen mit einer etwa 10%igen Differenz oder anderen Differenzen, die weniger als 100 % beträgt), dann bei 514, b) Verwenden der Schätzungen, um die „unumhüllte“ DJ-Amplitude oder den deterministischen Jitter bei jeder Frequenz vor einem Durchführen der Modulo-Funktion oder -Operationen zu berechnen, um D̂1₁ and D̂J₂, wie oben dargelegt, zu bestimmen, und dann c) Einstellen, bei 516, der V-Vorspannung an der Signalformerkomponente 104, um den DJ zu korrigieren (geschlossene Regelkreiskorrektur), der zumindest teilweise zum Beispiel durch interne Mechanismen der Verdopplerkomponente 106 erzeugt werden kann oder sich aus der Komponente selbst ergeben kann, die in Reihe mit dem Referenzpfad 112 in dem digitalen Bereich angebracht ist.
Sobald ein Paket im Betriebsmodus übertragen oder empfangen wird, kann die DPLL 108 oder das System 400 zum Beispiel nicht einfach die Frequenz ändern, also kann, um diese anfängliche Kalibrierung durchzuführen, um die Ambiguität zu schätzen, eine anfängliche Messung / anfängliche Kurve / anfängliche Bewertung durchgeführt werden, nur um zu verstehen, wo der deterministische Jitter ist oder während einer aktiven Übertragung vorliegen kann. Des Weiteren kann dann die Schätzkomponente 208, sobald eine Kompensation für das Verfolgen vorliegt und wenn nur ein kleiner deterministischer Jitter übrig ist, zum Beispiel mit dem Verfolgen beginnen und es in einem Online-Modus (operativer Übertragungs- / frequenzgesperrter Modus) durchführen. Während der Übertragung oder des Empfangs kann das System den deterministischen Restjitter bei laufendem Betrieb schätzen und ihn korrigieren, um ihn um einen Zielbetrag oder bei etwa Null zu halten.
Der Prozessablauf kann dann bei 518 mit einem Online-Verfolgen fortfahren, um mit einem Bereitstellen / Erzeugen eines Korrekturwertes analog von dem digitalen Signal für die V-Vorspannung in der Kalibrierungsstufe für ein Betriebsmodus-Verfolgen beginnend bei der Aktion 512 zu starten. Bei 520 umfasst der Prozessablauf ein Verfolgen der DJ-Amplitude und ein Erhöhen oder Verringern des V-Vorspannungswerts gemäß dem aktuell geschätzten DJ (wobei er um null gehalten wird), wobei eine aktuelle Iteration auf einer vorherigen Iteration einer Schätzung basieren kann. Die Schätzkomponente ist ferner ausgebildet, um eine Anpassung der analogen Vorspannung durch Verfolgen einer oder mehrerer Amplituden des deterministischen Jitters während der Betriebssperrphase zu erzeugen, umfassend ein Übertragen oder Empfangen der drahtlosen Signale an dem Antennen-Port und ein Erzeugen einer zweiten analogen Vorspannung basierend auf der Anpassung, um weitere Schätzungen des deterministischen Jitters bei etwa Null zu halten.
Nun bezugnehmend auf 6 ist ein Beispiel für das Leck 412 dargestellt, das den deterministischen Jitter an der DPLL 108 oder das digitale Referenzsignal entlang des Referenzpfades 112 oder digitalen Bereichsabschnitts 116 von dem Ausgang 122 des Verdopplers 106 zu der DPLL 108 umfasst, daraus bestehen oder dadurch verursacht sein kann. Die Leck- / deterministische Jitter-Komponenten 412 können sowohl ungerade als auch gerade Harmonische-Störungen aufweisen, die mit dem Empfänger / Sender / Antennen-Port 410 von 4 koppeln. Diese Harmonische-Komponenten sind in der Betriebsleistung-Spektraldichte (PSD) des TDC dargestellt, die zum Beispiel über die Frequenz in Hertz abgebildet ist.
Eine der Hauptauswirkungen eines deterministischen Jitters kann bezüglich ungerader Referenz-Harmonische-Störungen sein, die mit Komponente 410 gekoppelt sind. Die Kopplung / das Leck 412 kann durch mehrere Mechanismen verursacht werden, wie eine Zuführkopplung oder eine Substratkopplung sowie andere Quellen / Mechanismen. Da die TDC-Abtastrate des TDC 402 der doppelte Takt ist, der von der doppelten Frequenz des digitalen Referenzsignals von dem Verdoppler 106 abgeleitet wird, wird der deterministische Jitter ungerade Harmonische in seinen Zuführsignalen zu dem Rx / Tx / Antennen-Port (mit dem LO moduliert) verursachen. Diese Harmonischen können mit Rx gekoppelt sein und zum Beispiel die EVM und Empfindlichkeit verschlechtern.
Bezugnehmend auf 7 ist ein Beispiel für die PSD über Frequenz des TDC-Zuführsignals dargestellt, wobei der deterministische Jitter entfernt wurde und die Verdopplerkomponente 106 keine Quelle mehr ist, die die Zufuhr nach einer Modulation durch den LO zu dem Sender / Empfänger 410 beeinflusst. Die ungeraden Harmonischen an dem TDC oder in dem digitalen Referenzsignal von der Verdopplerkomponente 106 wurden durch die Erzeugung einer Vorspannung basierend auf den Schätzungs- oder Kalibrierungsprozessen zu dem Former 104 entlang des Rückkopplungspfades 202 und Digital-Analog-Wandlers 204 entfernt.
8 stellt ferner ein Ausführungsbeispiel eines Netzgeräts oder -systems 800 dar, das in einem eNB zu verwenden ist, oder ein anderes Netzgerät, das Signalgebungsmechanismen ermöglicht oder aktiviert, um eine Signalgebung gemäß verschiedenen Aspekten hierin zum Korrigieren oder Eliminieren eines deterministischen Jitters zu verarbeiten oder bereitzustellen sowie um das sich daraus ergebende Leck zu einem Antennen-Port zu reduzieren. System oder Gerät 800 kann eine Basisbandschaltungsanordnung, eine Funkfrequenz(RF)-Schaltungsanordnung oder eine Frontendmodul-Schaltungsanordnung sowie eine Kommunikationskomponente oder Plattform 808 mit Sender-Schaltungsanordnungskomponente(n) / Empfänger-Schaltungsanordnung 810 (z. B. eine Kommunikationskomponente), einen Prozessor 816, Speicher 824 aufweisen, wobei die DPLL 108 und der Referenzpfad 112 andere hierin beschriebene Komponenten, Geräte, Systeme oder Ausführungsbeispiele aufweisen.
In verschiedenen Aspekten kann Gerät 800 innerhalb eines Node B (Evolved Node B, eNodeB oder eNB 102) eines Evolved Universal Terrestrial Radio Access Network (E-UTRAN), einer anderen Basisstation, eines Netzwerk-Zugriffspunkts, eines Sekundärzellen-Netzwerkgeräts (z. B. einer kleinen Zelle oder eines WLAN-Netzgeräts) oder einer/s anderen Zellennetzwerkkomponente / -geräts in einem drahtlosen Kommunikationsnetzwerk umfasst sein. Speicher 824 kann auch Anweisungen aufweisen, die durch Prozessor 816, Sender-Schaltungsanordnung 810 oder Empfänger-Schaltungsanordnung 810 implementiert werden können, um verschiedene hierin beschriebene Aspekte der Ausführungsbeispiele zu implementieren.
Speicher 824 kann ein oder mehrere maschinenlesbare/s Medium / Medien umfassen, das/die Anweisungen aufweisen, die, wenn sie durch eine Maschine oder eine Komponente hierin durchgeführt werden, die Maschine dazu veranlassen, Aktionen des Verfahrens oder einer Vorrichtung oder eines Systems zur gleichzeitigen Kommunikation durchzuführen, unter Verwendung von mehreren Kommunikationstechnologien gemäß hierin beschriebenen Ausführungsbeispielen und Beispielen. Es versteht sich, dass hierin beschriebene Aspekte durch Hardware, Software, Firmware oder jegliche Kombinationen derselben implementiert sein können. Bei Implementierung in Software können Funktionen auf einem computerlesbaren Medium (z. B. dem hierin beschriebenen Speicher oder einer anderen Speichervorrichtung) gespeichert oder auf demselben als eine oder mehrere Anweisungen oder Code übertragen werden. Computerlesbare Medien umfassen sowohl Computerspeichermedien als auch Kommunikationsmedien, einschließlich eines jeden Mediums, das eine Übertragung eines Computerprogramms von einem Ort zu einem anderen ermöglicht. Ein Speichermedium oder ein computerlesbares Speichermedium kann jegliches verfügbare Medium sein, auf das von einem Allzweck- oder Spezialprozessor zugegriffen werden kann. Beispielhaft und nicht einschränkend können solche computerlesbaren Medien RAM, ROM, EEPROM, CD-ROM oder einen anderen optischen Plattenspeicher, magnetischen Plattenspeicher oder andere magnetische Speichervorrichtungen, oder jegliches andere greifbare und/oder nichtflüchtige Medium umfassen, das verwendet werden kann, um erwünschte Informationen oder ausführbare Anweisungen zu tragen oder zu speichern. Ferner wird auch jegliche Verbindung richtig als ein computerlesbares Medium bezeichnet. Wenn Software zum Beispiel von einer Webseite, einem Server oder einer anderen entfernten Quelle unter Verwendung eines Koaxialkabels, eines Glasfaserkabels, eines verdrillten Paares, einer Digital Subscriber Line (DSL; digitaler Teilnehmeranschluss) oder drahtloser Technologien, z. B. Infrarot, Funk und Mikrowellen übertragen wird, dann sind Koaxialkabel, Glasfaserkabel, verdrilltes Paar, DSL oder drahtlose Technologien, z. B. Infrarot, Funk und Mikrowellen, in der Definition von Medium eingeschlossen. Platte (disk, disc) umfasst gemäß hiesiger Verwendung Kompaktplatte (CD, Compact Disc), Laserplatte, optische Platte, Digital Versatile Disc (DVD), Diskette und Blue-Ray-Platte, wobei Platten (disks) normalerweise Daten magnetisch reproduzieren, während Platten (discs) Daten optisch mit Lasern reproduzieren. Kombinationen jeglicher der Obigen sollen auch im Rahmen der computerlesbaren Medien eingeschlossen sein.
Zugriffsausrüstung (z. B. eNB, Netzwerkentität oder dergleichen), UE oder Software in Bezug auf ein Zugreifen auf das Netzgerät 800 kann (ein) Signal(e) von und zu drahtlosen Geräten, drahtlosen Ports, drahtlosen Routern usw. durch Segmente 802₁ -802_B (B ist eine positive Ganzzahl) empfangen und übertragen. Segmente 802₁ -802_B können intern und/oder extern sein, um auf Ausrüstung und/oder Software in Bezug auf ein Zugreifen auf ein Netzwerk zuzugreifen, und sie können durch eine Überwachungskomponente 804 und eine Antennenkomponente 806 gesteuert werden. Überwachungskomponente 804 und Antennenkomponente 806 können mit Kommunikationskomponente 808 koppeln, die elektronische Komponenten und zugeordnete Schaltungsanordnungen aufweisen kann, die ein Verarbeiten und eine Handhabung von (einem) empfangenen Signal(en) und (einem) anderen Signal(en), die zu übertragen sind, bereitstellen.
In einem Aspekt weist Kommunikationskomponente 808 den Empfänger / Sender 810 auf, der analoge Signale in digitale Signale bei Empfang der analogen Signale umwandeln kann und der digitale Signale in analoge Signale bei Übertragung umwandeln kann. Zudem kann Empfänger / Sender 810 einen einzelnen Datenstrom in mehrere, parallele Datenströme aufteilen oder die Reziprokoperation durchführen. Mit Empfänger / Sender 810 kann ein Multiplexer / Demultiplexer 812 gekoppelt sein, der eine Handhabung von Signalen in Zeit und Frequenzraum ermöglichen kann. Multiplexer / Demultiplexer 812 kann Informationen (Daten / Verkehr und Steuerung / Signalgebung) gemäß verschiedenen Multiplexschemata multiplexen, wie etwa ZeitMultiplexen, Frequenz-Multiplexen, orthogonales Frequenz-Multiplexen, Code-Multiplexen, Raum-Multiplexen. Zudem kann Multiplexer- / Demultiplexerkomponente 812 Informationen (z. B. Codes, gemäß im Wesentlichen einem im Stand der Technik bekannten Code, wie Hadamard-Walsh-Codes, Baker-Codes, Kasami-Codes, Polyphasencodes und so weiter) verwürfeln und verteilen.
Ein Modulator / Demodulator 814 kann auch ein Teil einer Kommunikationskomponente / Plattform 808 sein und kann Informationen gemäß mehreren Modulationstechniken modulieren, wie etwa Frequenz-Modulation, Amplituden-Modulation (z. B. M-stufige Quadratur-Amplituden-Modulation, wobei M eine positive Ganzzahl ist); Phasenumtastung und so weiter).
Zugriffsausrüstung oder Software in Bezug auf ein Zugreifen auf ein Netzwerk umfassen auch einen Prozessor 816 (oder eine Prozessorkomponente), der ausgebildet ist, um zumindest teilweise im Wesentlichen jeglicher elektronischen Komponente in der Zugriffsausrüstung / Software eine Funktion zuzuweisen. Insbesondere kann Prozessor 816 eine Konfiguration von Zugriffsausrüstung und/oder Software durch zum Beispiel Überwachungskomponente 804, Antennenkomponente 806 und eine oder mehrere Komponenten darin ermöglichen. Zudem kann Zugriffsausrüstung und/oder Software Anzeigeschnittstelle 818 aufweisen, die Funktionen anzeigen kann, die die Funktionalität von Zugriffsausrüstung und/oder Software steuern oder Betriebsbedingungen davon offenbaren. Zudem kann Anzeigeschnittstelle 818 einen Bildschirm zum Fördern von Informationen an einen Endbenutzer aufweisen. In einem Aspekt kann Anzeigeschnittstelle 818 eine Flüssigkristallanzeige, ein Plasmabildschirm, eine monolithische, auf einem Dünnfilm basierende, elektrochrome Anzeige und so weiter sein. Des Weiteren kann Anzeigeschnittstelle 818 eine Komponente (z. B. einen Lautsprecher) aufweisen, der eine Kommunikation akustischer Angaben ermöglicht, die auch in Verbindung mit Nachrichten verwendet werden kann, die Betriebsanweisungen an einen Endbenutzer fördern. Anzeigeschnittstelle 818 kann auch eine Dateneingabe (z. B. durch eine angeschlossene Tastatur oder durch Berührungsgesten) ermöglichen, die die Zugriffsausrüstung und/oder Software dazu veranlassen kann, externe Befehle zu empfangen (z. B. Neustartoperation).
Breitband-Netzwerkschnittstelle 820 ermöglicht eine Verbindung von Zugriffsausrüstung oder Software mit einem Dienstanbieter-Netzwerk (nicht gezeigt), das eine oder mehrere zellulare Technologien (z. B. Universal Mobile Telecommunications System des Partnerschaftsprojekts der dritten Generation, Global System for Mobile Communication und so weiter) durch (eine) Backhaul-Verbindung(en) (nicht gezeigt) aufweisen kann, die eingehende und ausgehende Datenströme ermöglichen. Breitband-Netzwerkschnittstelle 820 kann zur Zugriffsausrüstung und/oder Software intern oder extern sein und sie kann Anzeigeschnittstelle 818 zur Endbenutzer-Interaktion und Statusinformation-Lieferung verwenden.
Prozessor 816 kann mit Kommunikationsplattform 808 funktionell verbunden sein und Operationen an Daten (z. B. Symbole, Bits oder Chips) zum Multiplexen / Multiplexen ermöglichen, wie etwa direkte und invertierte schnelle Fouriertransformationen, eine Auswahl von Modulationsraten, eine Auswahl von Datenpaketformaten, Zeiten zwischen Paketen und so weiter ermöglichen. Des Weiteren kann Prozessor 816 funktionell durch Daten, ein System oder einen Adressbus 822 mit Anzeigeschnittstelle 818 und Breitband-Netzwerkschnittstelle 820 verbunden sein, um jeder dieser Komponenten zumindest teilweise Funktionen zuzuweisen.
In Zugriffsausrüstung und/oder Softwarespeicher 824 kann (können) (eine) Standort- und/oder Abdeckungsbereich-Zugriffsliste(n) (z. B. Makrosektor, Kennung(en)) enthalten sein, die einen Zugriff auf eine drahtlose Abdeckung durch Nachrichtendienst-Zugriffsausrüstung und/oder - Software autorisiert (autorisieren), die eine Einstufung von Abdeckungsbereichen in der drahtlosen Umgebung von Zugriffsausrüstung und/oder Software, Funkverbindungsqualität und zugeordneter Stärke oder dergleichen aufweisen kann. Speicher 824 kann auch Datenstrukturen, Codeanweisungen und Programmmodule, System- oder Geräteinformationen, Codeabfolgen zum Verwürfeln, Verteilen und zur Pilotübertragung, eine Zugriffspunktkonfiguration und so weiter speichern. Prozessor 816 kann (z. B. durch einen Speicherbus) mit Speicher 824 gekoppelt sein, um Informationen zu speichern und abzurufen, die verwendet werden, um den Komponenten, der Plattform und Schnittstelle, die innerhalb einer Zugriffsausrüstung und/oder Software liegen, Funktionen zuzuweisen.
Das Netzgerät 800, das System, die Komponente oder das Gerät hierin können in einem eNB, einem UE oder einem anderen Typ von elektronischem Gerät gemäß verschiedenen Ausführungsbeispielen integriert oder auf andere Weise ein Teil davon sein. Insbesondere kann das hierin beschriebene elektronische Gerät oder die Komponenten oder Schnittstellen eine Logik und/oder Schaltungsanordnung sein, die zumindest teilweise in einer oder mehreren von Hardware, Software oder Firmware implementiert ist. Bei einigen Ausführungsbeispielen kann die elektronische Gerätelogik eine Funkübertragungslogik aufweisen und eine Logik (z. B. 810) empfangen, die mit einer Steuerlogik (z. B. Prozessor 816) gekoppelt ist. Zudem oder alternativ kann eine Übertragungs- / Empfangslogik Elemente oder Module einer Sendeempfängerlogik 810 umfassen. Das elektronische Gerät, die Komponente(n), die Schaltungsanordnung oder Schnittstellen eines derartigen elektronischen Geräts können ausgebildet sein, um Operationen ähnlich zu denjenigen durchzuführen, die an anderer Stelle in dieser Offenbarung beschrieben werden.
Wie hierin verwendet, kann der Begriff „Schaltungsanordnung“ auf eine anwendungsspezifische integrierte Schaltung (ASIC), eine elektronische Schaltung, einen Prozessor (gemeinsam genutzt, dediziert oder Gruppe) und/oder einen Speicher (gemeinsam genutzt, dediziert oder Gruppe), der ein oder mehrere Software- oder Firmwareprogramme ausführt, eine kombinierende Logikschaltung und/oder andere geeignete Hardwarekomponente, die die beschriebene Funktionalität bereitstellt, verweisen, ein Teil davon sein oder diese aufweisen. Bei einigen Ausführungsbeispielen kann die Schaltungsanordnung oder Funktionen, die der Schaltungsanordnung zugeordnet sind, in einem oder mehreren Software- oder Firmwaremodulen implementiert sein. Bei einigen Ausführungsbeispielen kann die Schaltung eine Logik aufweisen, die zumindest teilweise in Hardware betrieben werden kann.
Wie er in der Gegenstandsspezifikation verwendet wird, kann der Begriff „Prozessor“ auf ein/e im Wesentlichen beliebige/s Datenverarbeitungseinheit oder -gerät verweisen, die/das Einkernprozessoren, Einzelprozessoren mit Software-Multithread-Ausführungsfähigkeit, Mehrkernprozessoren, Mehrkernprozessoren mit Software-Multithread-Ausführungsfähigkeit, Mehrkernprozessoren mit Hardware-Multithread-Technologie, parallele Plattformen und parallele Plattformen mit verteiltem gemeinsam genutzten Speicher aufweist, jedoch nicht darauf beschränkt ist. Zudem kann ein Prozessor auf eine integrierte Schaltung, eine anwendungsspezifische integrierte Schaltung, einen digitalen Signalprozessor, ein feldprogrammierbares Gate-Array, eine programmierbare Logiksteuerung, eine komplexe programmierbare Logikvorrichtung, eine diskrete Gate- oder eine Transistorlogik, diskrete Hardwarekomponenten oder eine beliebige Kombination daraus, die ausgebildet ist, um die hierin beschriebenen Funktionen und/oder Prozesse durchzuführen, verweisen. Prozessoren können nanoskalige Architekturen nutzen, wie etwa, jedoch nicht darauf beschränkt auf, molekular- und quantenpunktbasierte Transistoren, Switches und Gates, um eine Raumnutzung zu optimieren und die Leistung von mobilen Geräten zu verbessein. Ein Prozessor kann auch als eine Kombination aus Datenverarbeitungseinheiten implementiert sein.
In der Gegenstandspezifikation verweisen Begriffe, wie etwa „Speicher“, „Datenspeicher“, „Datenbank“ und im Wesentlichen jegliche andere Informationsspeicherkomponente, die für den Betrieb und die Funktionalität einer Komponente und/oder eines Prozesses relevant ist, auf „Speicherkomponenten“ oder Entitäten, die in einem „Speicher“ ausgeführt sind, oder Komponenten, die den Speicher aufweisen. Es wird angemerkt, dass die hierin beschriebenen Speicherkomponenten entweder flüchtige Speicher oder nichtflüchtige Speicher sein können oder sowohl einen flüchtigen als auch nichtflüchtigen Speicher aufweisen können.
Zur Veranschaulichung und nicht zur Begrenzung kann ein nichtflüchtiger Speicher zum Beispiel von einem Speicher, nichtflüchtigen Speicher (siehe unten), Plattenspeicher (siehe unten) und Arbeits-/Massenspeicher (siehe unten) umfasst sein. Ferner kann ein nichtflüchtiger Speicher von einem Festwertspeicher, programmierbaren Festwertspeicher, elektrisch programmierbaren Festwertspeicher, elektrisch löschbaren programmierbaren Festwertspeicher oder Flash-Speicher umfasst sein. Ein flüchtiger Speicher kann einen Direktzugriffspeicher aufweisen, der als externer Zwischenspeicher wirkt. Zur Veranschaulichung und nicht zur Begrenzung ist ein Direktzugriffspeicher in vielen Formen verfügbar, wie etwa als synchroner Direktzugriffspeicher, dynamischer Direktzugriffspeicher, synchroner dynamischer Direktzugriffspeicher, synchroner dynamischer Direktzugriffspeicher mit doppelter Datenrate, erweiterter synchroner dynamischer Direktzugriffspeicher, dynamischer Synchlink-Direktzugriffspeicher und direkter Rambus-Direktzugriffspeicher. Zudem sind die offenbarten Speicherkomponenten von Systemen oder Verfahren hierin ausgelegt, um diese und jegliche anderen geeigneten Typen von Speicher zu umfassen, sind jedoch nicht darauf beschränkt.
Beispiele können den Gegenstand aufweisen, wie etwa ein Verfahren, Mittel zum Durchführen von Schritten oder Blöcken des Verfahrens, mindestens ein maschinenlesbares Medium, das Anweisungen aufweist, die, wenn sie durch eine Maschine durchgeführt werden, die Maschine dazu veranlassen, Schritte des Verfahrens oder einer Vorrichtung oder eines Systems für eine gleichzeitige Kommunikation unter Verwendung mehrerer Kommunikationstechnologien gemäß hierin beschriebenen Ausführungsbeispielen und Beispielen durchzuführen.
Beispiel 1 ist eine Vorrichtung, die in einem mobilen Gerät mit einer digitalen Phasenregelschleife eingesetzt wird, umfassend: eine Referenztaktkomponente, die einen Kristall umfasst, der ausgebildet ist, um ein analoges Referenzsignal an einen Referenzpfad in einem analogen Bereich bereitzustellen, eine Signalformerkomponente, die ausgebildet ist, um das analoge Referenzsignal in ein Rechtecksignal zu formen und das Rechtecksignal in einem digitalen Bereich an einen Formerausgang des Referenzpfades bereitzustellen; eine Verdopplerkomponente, die ausgebildet ist, um das Rechtecksignal ungefähr zu verdoppeln, um ein digitales Referenzsignal zu erzeugen, und das digitale Referenzsignal an einem Verdopplerausgang des Referenzpfades bereitzustellen, um den deterministischen Jitter basierend auf einem Lokaloszillatorsignal eines Lokaloszillators und dem digitalen Referenzsignal zu schätzen; und einen Regelkreis, der einen digitalen Bereichsabschnitt des Referenzpfades mit einem analogen Bereichsabschnitt des Referenzpfades mit einem Rückkopplungspfad koppelt, um ein analoges Vorspannungssignal in dem analogen Bereich an den Former bereitzustellen und den deterministischen Jitter in dem digitalen Bereich mit dem analogen Vorspannungssignal zu eliminieren.
Beispiel 2 umfasst den Gegenstand gemäß Beispiel 1, ferner umfassend: eine Schätzkomponente, die ausgebildet ist, um eine Schätzung des deterministischen Jitters zu erzeugen, eine digitale Korrektur basierend auf der Schätzung zu erzeugen und die digitale Korrektur an den Rückkopplungspfad bereitzustellen, um einen Tastgrad am Formerausgang der Signalformerkomponente mit dem analogen Vorspannungssignal basierend auf der digitalen Korrektur zu korrigieren.
Beispiel 3 umfasst den Gegenstand gemäß einem der Beispiele 1-2, als optional umfassend oder weglassend jeglicher Elemente, wobei die Schätzkomponente ferner ausgebildet ist, um den Tastgrad des Formers so zu modifizieren, dass er weniger als etwa 50% und mehr als etwa 0% oder mehr als etwa 50% und weniger als etwa 100% basierend auf der digitalen Korrektur beträgt.
Beispiel 4 umfasst den Gegenstand gemäß einem der Beispiele 1-3, als optional umfassend oder weglassend jeglicher Elemente, wobei die Schätzkomponente ferner ausgebildet ist, um den deterministischen Jitter an dem Verdopplerausgang basierend auf einer ganzzahligen Ambiguität in Phasenzyklen zwischen dem digitalen Referenzsignal und dem Lokaloszillatorsignal bei verschiedenen Frequenzpegeln des Lokaloszillators zu schätzen.
Beispiel 5 umfasst den Gegenstand gemäß einem der Beispiele 1-4, als optional umfassend oder weglassend jeglicher Elemente, wobei die Schätzkomponente ferner ausgebildet ist, um ein Leck von ungeraden Signal-Harmonischen an einem gekoppelten Antennen-Port zu eliminieren, der mit der DPLL gekoppelt ist.
Beispiel 6 umfasst den Gegenstand gemäß einem der Beispiele 1-5, als optional umfassend oder weglassend jeglicher Elemente, wobei die Schätzkomponente ferner ausgebildet ist, um die digitale Korrektur während einer Bootphase oder einer anfänglichen Kalibrierungsphase der digitalen Phasenregelschleife zu erzeugen, die vor einer operativen Übertragungsphase zum Senden oder Empfangen von drahtlosen Signalen liegt, und eine Anpassung an das analoge Vorspannungssignal durch Verfolgen einer oder mehrerer Amplituden des deterministischen Jitters während einer operativen Übertragungsphase zu erzeugen, um eine zweite digitale Korrektur basierend auf der Anpassung zu erzeugen, um weitere Schätzungen des deterministischen Jitters während des Sendens oder Empfangens bei etwa Null zu halten.
Beispiel 7 umfasst den Gegenstand gemäß einem der Beispiele 1-6, als optional umfassend oder weglassend jeglicher Elemente, ferner umfassend: einen Zeit-Digital-Wandler (TDC), der ausgebildet ist, um Phasen des digitalen Referenzsignals und des Lokaloszillatorsignals des Lokaloszillators bei verschiedenen Frequenzen des Lokaloszillators zu vergleichen; und eine Schätzkomponente, die ausgebildet ist, um eine Amplitude des deterministischen Jitters basierend auf einem Grad einer Differenz zwischen den Phasen zu bestimmen und die digitale Korrektur des Rückkopplungspfades zu erzeugen; wobei der Regelkreis einen Digital-Analog-Wandler umfasst, der ausgebildet ist, um das analoge Vorspannungssignal basierend auf der digitalen Korrektur zu erzeugen, um eine ganzzahlige Ambiguität basierend auf dem Grad der Differenz zu korrigieren.
Beispiel 8 umfasst den Gegenstand gemäß einem der Beispiele 1-7, als optional umfassend oder weglassend jeglicher Elemente, wobei die Verdopplerkomponente ferner ausgebildet ist, um mindestens einen Teil des deterministischen Jitters an dem Verdopplerausgang zu erzeugen.
Beispiel 9 ist ein System für eine digitale Phasenregelschleife, umfassend: einen Kristalloszillator, der mit einer Signalformerkomponente gekoppelt ist, wobei die Signalformerkomponente ausgebildet ist, um eine Rechteckwelle an einem Formerausgang bereitzustellen, basierend auf einem analogen Signal von dem Kristalloszillator in einem analogen Bereich entlang eines analogen Abschnitts eines Referenzsignalwegs; eine Verdopplerkomponente, die mit der Signalformerkomponente nachgeschaltet zu dem Referenzsignalpfad gekoppelt ist, die ausgebildet ist, um ein digitales Referenzsignal an einen Verdopplerausgang in einem digitalen Bereich entlang eines digitalen Abschnitts des Referenzsignalpfades an die DPLL bereitzustellen, indem sie eine Rechteckwellenfrequenz der Rechteckwelle ungefähr verdoppelt; und eine Schätzkomponente, die ausgebildet ist, um eine Schätzung eines deterministischen Jitters in dem digitalen Bereich zu erzeugen und eine digitale Korrektur, die auf der Schätzung in dem digitalen Bereich basiert, zu einem Rückkopplungspfad bereitzustellen, einen Regelkreis, der den Rückkopplungspfad mit der digitalen Phasenregelschleife und der Signalformerkomponente koppelt, der ausgebildet ist, um eine analoge Vorspannung an die Signalformerkomponente in dem analogen Bereich basierend auf der digitalen Korrektur aus der Schätzung des deterministischen Jitters in dem digitalen Bereich bereitzustellen und den deterministischen Jitter an dem Verdopplerausgang mit der analogen Vorspannung in dem analogen Bereich zu eliminieren.
Beispiel 10 umfasst den Gegenstand gemäß Beispiel 9, als optional umfassend oder weglassend jeglicher Elemente, wobei ein Digital-Analog-Wandler des Regelkreises ausgebildet ist, um einen Tastgrad an dem Formerausgang der Signalformerkomponente einzustellen und den deterministischen Jitter zu eliminieren, der in dem digitalen Bereich geschätzt wird, indem die analoge Vorspannung an die Signalformerkomponente in dem analogen Bereich bereitgestellt wird.
Beispiel 11 umfasst den Gegenstand gemäß einem der Beispiele 9-10, als optional umfassend oder weglassend jeglicher Elemente, wobei die Schätzkomponente ferner ausgebildet ist, um die Schätzung des deterministischen Jitters basierend auf einem oder mehreren Kalibrierungsprozessen zu erzeugen, die eine ganzzahlige Ambiguität bei Phasenmessungen des digitalen Referenzsignals und eines Oszillatorsignals von einem Oszillator berücksichtigen, und ferner die Signalformerkomponente mit einem Spannungsvorspannungssignal als analoge Vorspannung zu kalibrieren.
Beispiel 12 umfasst den Gegenstand gemäß einem der Beispiele 9-11, als optional umfassend oder weglassend jeglicher Elemente, wobei die Schätzkomponente einen Zeit-Digital-Wandler (TDC) umfasst, der ausgebildet ist, um den einen oder die mehreren Kalibrierungsprozesse durchzuführen, durch Vergleichen von Phasen des digitalen Referenzsignals basierend auf dem Oszillatorsignal des Oszillators, Bestimmen einer Amplitude des deterministischen Jitters basierend auf einem Versatz zwischen den Phasen des digitalen Referenzsignals und einem Zyklus des Oszillatorsignals, bei einer Vielzahl von Frequenzen, und Erzeugen der analogen Vorspannung basierend auf der Amplitude des deterministischen Jitters.
Beispiel 13 umfasst den Gegenstand gemäß einem der Beispiel 9-12, als optional umfassend oder weglassend jeglicher Elemente, wobei die Schätzkomponente ferner ausgebildet ist, um eine Bestimmung zu erzeugen, ob eine Phasendrift zwischen Phasen des digitalen Referenzsignals eine ganzzahlige Ambiguität in Bezug auf ein Oszillatorsignal eines spannungsgesteuerten Oszillators verursacht, und den deterministischen Jitter zu schätzen.
Beispiel 14 umfasst den Gegenstand gemäß einem der Beispiele 9-13, als optional umfassend oder weglassend jeglicher Elemente, wobei die Schätzkomponente ferner ausgebildet ist, um eine erste deterministische Jitter-Schätzung des digitalen Referenzsignals basierend auf dem Oszillatorsignal und eine deterministische Jitter-Schätzung des digitalen Referenzsignals basierend auf dem Oszillatorsignal bei verschiedenen Frequenzen des spannungsgesteuerten Oszillators zu bestimmen.
Beispiel 15 umfasst den Gegenstand gemäß einem der Beispiele 9-14, als optional umfassend oder weglassend jeglicher Elemente, wobei die Schätzkomponente ferner ausgebildet ist, um die erste deterministische Jitter-Schätzung und die zweite deterministische Jitter-Schätzung während einer Bootphase oder einer Kalibrierungsphase der digitalen Phasenregelschleife zu bestimmen, die vor einer operativen Übertragungsphase für das aktive Senden oder Empfangen von drahtlosen Signalen liegt.
Beispiel 16 umfasst den Gegenstand gemäß einem der Beispiele 9-15, als optional umfassend oder weglassend jeglicher Elemente, wobei die Schätzkomponente ferner ausgebildet ist, um ungerade Harmonische-Störsignale an die digitale Phasenregelschleife über den Regelkreis zu eliminieren.
Beispiel 17 umfasst den Gegenstand gemäß einem der Beispiel 9 -16, als optional umfassend oder weglassend jeglicher Elemente, worin die Schätzkomponente ferner ausgebildet ist, um eine Anpassung der analogen Vorspannung durch Verfolgen einer oder mehrerer Amplituden des deterministischen Jitters während der operativen Übertragungsphase zu erzeugen und eine weitere analoge Vorspannung basierend auf der Anpassung zu ermöglichen, um weitere Schätzungen des deterministischen Jitters bei etwa Null zu halten.
Beispiel 18 umfasst den Gegenstand gemäß einem der Beispiel 9-17, als optional umfassend oder weglassend jeglicher Elemente, wobei die Verdopplerkomponente ferner ausgebildet ist, um fallende Flanken der Rechteckwelle in steigende Flanken umzuwandeln, um das digitale Referenzsignal an dem Verdopplerausgang durch Verdoppelung der Rechteckwellenfrequenz der Rechteckwelle zu erzeugen und zumindest einen Teil des deterministischen Jitters an dem Verdopplerausgang zu erzeugen.
Beispiel 19 ist ein System, das in einem mobilen Gerät verwendet wird, umfassend: einen Referenzoszillator, der ausgebildet ist, um ein analoges Referenzsignal entlang eines Referenzpfades zu erzeugen; eine digitale Phasenregelschleife (DPLL), die mit einem Lokaloszillator und dem Referenzoszillator gekoppelt ist und ausgebildet ist zum: Bestimmen einer Amplitude eines deterministischen Jitters in einem digitalen Bereich von einem Verdopplerausgang einer Verdopplerkomponente, die über einen digitalen Bereichsabschnitt des Referenzpfades mit der DPLL gekoppelt ist; Durchführen einer digitalen Korrektur basierend auf der Amplitude an einem Regelkreis eines Rückkopplungspfades von der DPLL zu einer Signalformerkomponente; eine Regelkreiskomponente, die ausgebildet ist, um eine analoge Vorspannung basierend auf der digitalen Korrektur bereitzustellen, um einen Tastgrad der Signalformerkomponente in dem analogen Bereich zu modifizieren und den deterministischen Jitter an dem Verdopplerausgang mit der analogen Vorspannung basierend auf der digitalen Korrektur zu eliminieren.
Beispiel 20 umfasst den Gegenstand gemäß einem der Beispiele 19, als optional umfassend oder weglassend jeglicher Elemente, wobei zumindest ein Teil des deterministischen Jitters durch die Verdopplerkomponente erzeugt wird.
Beispiel 21 umfasst den Gegenstand gemäß einem der Beispiele 19-20, als optional umfassend oder weglassend jeglicher Elemente, wobei die DPLL ferner ausgebildet ist zum: Messen von Phasen eines digitalen Referenzsignals, das von der Verdopplerkomponente erzeugt wird, basierend auf einer Phase eines spannungsgesteuerten Oszillatorsignals des Lokaloszillators; und Bestimmen eines Versatzgrades zwischen den Phasen des digitalen Referenzsignals und der Phase des spannungsgesteuerten Oszillatorsignals bei einer Mehrzahl von verschiedenen Frequenzen, die dem Lokaloszillator zugeordnet sind, wobei das Bestimmen der Amplitude des deterministischen Jitters auf dem Versatzgrad basiert.
Beispiel 22 umfasst den Gegenstand gemäß einem der Beispiele 19-21, als optional umfassend oder weglassend jeglicher Elemente, wobei die DPLL ferner ausgebildet ist zum: Erzeugen der digitalen Korrektur, um eine ganzzahlige Ambiguität bei Phasenmessungen des digitalen Referenzsignals und eines spannungsgesteuerten Oszillatorsignals des Lokaloszillators basierend auf einer Phasenverschiebung zwischen dem digitalen Referenzsignal und dem spannungsgesteuerten Oszillatorsignal zu berücksichtigen.
Beispiel 23 umfasst den Gegenstand gemäß einem der Beispiele 19-22, als optional umfassend oder weglassend jeglicher Elemente, wobei die DPLL ferner ausgebildet ist zum: Bestimmen einer ersten deterministischen Jitter-Schätzung bei einer ersten Frequenz des Lokaloszillators während einer Boot-Phase oder einer Kalibrierungsphase der DPLL, die vor einer operativen Übertragungsphase liegt, in der die DPLL frequenzgesperrt ist; und Bestimmen einer zweiten deterministischen Jitter-Schätzung bei einer zweiten Frequenz des Lokaloszillators während der Bootphase der DPLL und vor der operativen Übertragungsphase.
Beispiel 24 umfasst den Gegenstand gemäß einem der Beispiele 19-23, als optional umfassend oder weglassend jeglicher Elemente, wobei die DPLL ferner ausgebildet ist zum: Eliminieren von ungeraden Harmonische-Störsignalen, die aus dem Referenzpfad oder der DPLL zu einem Antennenport lecken.
Beispiel 25 umfasst den Gegenstand gemäß einem der Beispiel 19-24, als optional umfassend oder weglassend jeglicher Elemente, wobei die DPLL ferner ausgebildet ist zum: Erzeugen einer weiteren Anpassung der analogen Vorspannung durch Verfolgen einer oder mehrerer Amplituden des deterministischen Jitters während der operativen Übertragungsphase und Bereitstellen einer unterschiedlichen digitalen Korrektur für die Regelkreiskomponente, um eine zweite analoge Vorspannung basierend auf der weiteren Anpassung zu erzeugen und den deterministischen Jitter bei etwa Null zu halten.
Beispiel 26 ist ein Verfahren für ein System einer digitalen Phasenregelschleife (DPLL), umfassend: Bestimmen einer Amplitude eines deterministischen Jitters in einem digitalen Bereich von einem Verdopplerausgang einer Verdopplerkomponente, die über einen digitalen Bereichsabschnitt eines Referenzpfades mit einer DPLL gekoppelt ist; Bereitstellen einer digitalen Korrektur basierend auf der Amplitude an einer Regelkreiskomponente eines Rückkopplungspfades von der DPLL zu einer Formerkomponente; und Bereitstellen, durch die Regelkreiskomponente, einer analogen Vorspannung basierend auf der digitalen Korrektur, um einen Tastgrad der Signalformerkomponente in dem analogen Bereich zu modifizieren und den deterministischen Jitter an dem Verdopplerausgang mit der analogen Vorspannung zu eliminieren.
Beispiel 27 umfasst den Gegenstand gemäß Beispiel 26, als optional umfassend oder weglassend jeglicher Elemente, ferner umfassend: Messen von Phasen eines digitalen Referenzsignals, das von der Verdopplerkomponente erzeugt wird, basierend auf einer Phase eines spannungsgesteuerten Oszillatorsignals eines Lokaloszillators; und Bestimmen eines Versatzgrades zwischen den Phasen des digitalen Referenzsignals und der Phase des spannungsgesteuerten Oszillatorsignals bei einer Mehrzahl von verschiedenen Frequenzen, die dem Lokaloszillator zugeordnet sind, wobei das Bestimmen der Amplitude des deterministischen Jitters auf dem Versatzgrad basiert.
Beispiel 28 umfasst den Gegenstand gemäß einem der Beispiele 26-27, als optional umfassend oder weglassend jeglicher Elemente, ferner umfassend: Erzeugen der digitalen Korrektur, um eine ganzzahlige Ambiguität bei Phasenmessungen des digitalen Referenzsignals und eines spannungsgesteuerten Oszillatorsignals eines Lokaloszillators basierend auf einer Phasenverschiebung zwischen dem digitalen Referenzsignal und dem spannungsgesteuerten Oszillatorsignal zu berücksichtigen.
Beispiel 29 umfasst den Gegenstand gemäß einem der Beispiele 26-28, als optional umfassend oder weglassend jeglicher Elemente, ferner umfassend: Bestimmen einer ersten deterministischen Jitter-Schätzung bei einer ersten Frequenz des Lokaloszillators während einer Boot-Phase oder einer Kalibrierungsphase der DPLL, die vor einer operativen Übertragungsphase liegt, in der die DPLL frequenzgesperrt ist; und Bestimmen einer zweiten deterministischen Jitter-Schätzung bei einer zweiten Frequenz des Lokaloszillators während der Bootphase der DPLL und vor der operativen Übertragungsphase.
Beispiel 30 umfasst den Gegenstand gemäß einem der Beispiele 26-29, als optional umfassend oder weglassend jeglicher Elemente, ferner umfassend: Eliminieren von ungeraden Harmonische-Störsignalen, die aus dem Referenzpfad, der mit der DPLL gekoppelt ist, zu einem Antennenport lecken.
Beispiel 31 umfasst den Gegenstand gemäß einem der Beispiel 26-30, als optional umfassend oder weglassend jeglicher Elemente, ferner umfassend: Erzeugen einer weiteren Anpassung der analogen Vorspannung durch Verfolgen einer oder mehrerer Amplituden des deterministischen Jitters während der operativen Übertragungsphase und Bereitstellen einer unterschiedlichen digitalen Korrektur für die Regelkreiskomponente, um eine zweite analoge Vorspannung basierend auf der weiteren Anpassung zu erzeugen und den deterministischen Jitter bei etwa Null zu halten.
Beispiel 32 ist ein System für eine digitale Phasenregelschleife (DPLL), umfassend: Mittel zum Bestimmen einer Amplitude eines deterministischen Jitters in einem digitalen Bereich von einem Verdopplerausgang einer Verdopplerkomponente, die über einen digitalen Bereichsabschnitt eines Referenzpfades mit einer DPLL gekoppelt ist; Mittel zum Bereitstellen einer digitalen Korrektur basierend auf der Amplitude an einer Regelkreiskomponente eines Rückkopplungspfades von der DPLL zu einer Formerkomponente; und Mittel zum Bereitstellen, durch die Regelkreiskomponente, einer analogen Vorspannung basierend auf der digitalen Korrektur, um einen Tastgrad der Signalformerkomponente in dem analogen Bereich zu modifizieren und den deterministischen Jitter an dem Verdopplerausgang mit der analogen Vorspannung zu eliminieren.
Beispiel 33 umfasst den Gegenstand gemäß Beispiel 32, als optional umfassend oder weglassend jeglicher Elemente, ferner umfassend: Mittel zum Messen von Phasen eines digitalen Referenzsignals, das von der Verdopplerkomponente erzeugt wird, basierend auf einer Phase eines spannungsgesteuerten Oszillatorsignals eines Lokaloszillators; und Mittel zum Bestimmen eines Versatzgrades zwischen den Phasen des digitalen Referenzsignals und der Phase des spannungsgesteuerten Oszillatorsignals bei einer Mehrzahl von verschiedenen Frequenzen, die dem Lokaloszillator zugeordnet sind, wobei das Bestimmen der Amplitude des deterministischen Jitters auf dem Versatzgrad basiert.
Beispiel 34 umfasst den Gegenstand gemäß einem der Beispiele 32-33, als optional umfassend oder weglassend jeglicher Elemente, ferner umfassend: Mittel zum Erzeugen der digitalen Korrektur, um eine ganzzahlige Ambiguität bei Phasenmessungen des digitalen Referenzsignals und eines spannungsgesteuerten Oszillatorsignals eines Lokaloszillators basierend auf einer Phasenverschiebung zwischen dem digitalen Referenzsignal und dem spannungsgesteuerten Oszillatorsignal zu berücksichtigen.
Beispiel 35 umfasst den Gegenstand gemäß einem der Beispiele 32-34, als optional umfassend oder weglassend jeglicher Elemente, ferner umfassend: Mittel zum Bestimmen einer ersten deterministischen Jitter-Schätzung bei einer ersten Frequenz des Lokaloszillators während einer Boot-Phase oder einer Kalibrierungsphase der DPLL, die vor einer operativen Übertragungsphase liegt, in der die DPLL frequenzgesperrt ist; und Mittel zum Bestimmen einer zweiten deterministischen Jitter-Schätzung bei einer zweiten Frequenz des Lokaloszillators während der Bootphase der DPLL und vor der operativen Übertragungsphase.
Beispiel 36 umfasst den Gegenstand gemäß einem der Beispiele 32-35, als optional umfassend oder weglassend jeglicher Elemente, ferner umfassend: Mittel zum Eliminieren von ungeraden Harmonische-Störsignalen, die aus dem Referenzpfad, der mit der DPLL gekoppelt ist, zu einem Antennenport lecken.
Beispiel 37 umfasst den Gegenstand gemäß einem der Beispiel 32-36, als optional umfassend oder weglassend jeglicher Elemente, ferner umfassend: Mittel zum Erzeugen einer weiteren Anpassung der analogen Vorspannung durch Verfolgen einer oder mehrerer Amplituden des deterministischen Jitters während der operativen Übertragungsphase und Bereitstellen einer unterschiedlichen digitalen Korrektur für die Regelkreiskomponente, um eine zweite analoge Vorspannung basierend auf der weiteren Anpassung zu erzeugen und den deterministischen Jitter bei etwa Null zu halten.
Beispiel 38 umfasst den Gegenstand gemäß einem der Beispiele 32-37, als optional umfassend oder weglassend jeglicher Elemente, wobei zumindest ein Teil des deterministischen Jitters durch die Verdopplerkomponente erzeugt wird.
Es versteht sich, dass hierin beschriebene Aspekte durch Hardware, Software, Firmware oder jegliche Kombination derselben implementiert sein können. Bei Implementierung in Software können Funktionen auf einem computerlesbaren Medium gespeichert oder auf demselben als eine oder mehrere Anweisungen oder Code übertragen werden. Computerlesbare Medien umfassen sowohl Computerspeichermedien als auch Kommunikationsmedien, einschließlich eines jeden Mediums, das eine Übertragung eines Computerprogramms von einem Ort zu einem anderen ermöglicht. Ein Speichermedium oder ein computerlesbares Speichermedium kann jegliches verfügbare Medium sein, auf das von einem Allzweck- oder Spezialprozessor zugegriffen werden kann. Beispielhaft und nicht einschränkend können solche computerlesbaren Medien RAM, ROM, EEPROM, CD-ROM oder einen anderen optischen Plattenspeicher, magnetischen Plattenspeicher oder andere magnetische Speichervorrichtungen, oder jegliches andere greifbare und/oder nichtflüchtige Medium umfassen, das verwendet werden kann, um erwünschte Informationen oder ausführbare Anweisungen zu tragen oder zu speichern. Ferner wird auch jegliche Verbindung richtig als ein computerlesbares Medium bezeichnet. Wenn Software zum Beispiel von einer Website, einem Server oder einer anderen entfernten Quelle unter Verwendung eines Koaxialkabels, eines Glasfaserkabels, eines verdrillten Paares, einer Digital Subscriber Line (DSL; digitaler Teilnehmeranschluss) oder drahtloser Technologien, z. B. Infrarot, Funk und Mikrowellen übertragen wird, dann sind Koaxialkabel, Glasfaserkabel, verdrilltes Paar, DSL oder drahtlose Technologien, z. B. Infrarot, Funk und Mikrowellen, in der Definition von Medium eingeschlossen. Platte (disk, disc) umfasst gemäß hiesiger Verwendung Kompaktplatte (CD, Compact Disc), Laserplatte, optische Platte, Digital Versatile Disc (DVD), Diskette und Blue-Ray-Platte, wobei Platten (disks) normalerweise Daten magnetisch reproduzieren, während Platten (discs) Daten optisch mit Lasern reproduzieren. Kombinationen jeglicher der Obigen sollen auch im Rahmen der computerlesbaren Medien eingeschlossen sein.
Verschiedene veranschaulichende Logiken, Logikblöcke, Module und Schaltungen, die hier in Verbindung mit offenbarten Aspekten beschrieben sind, können mit einem Allzweckprozessor, einem Digitalsignalprozessor (DSP) einer anwendungsspezifischen integrierten Schaltung (ASIC; ASIC = application specific integrated circuit), einem feldprogrammierbaren Gate-Array (FPGA; FPGA = field programmable gate array) oder einer anderen programmierbaren Logikvorrichtung, einer diskreten Gate- oder Transistor-Logik, diskreten Hardwarekomponenten oder jeglicher Kombination derselben, entworfen, um die hier beschriebenen Funktionen durchzuführen, implementiert oder durchgeführt werden. Ein Allzweckprozessor kann ein Mikroprozessor sein, aber alternativ kann der Prozessor auch jeglicher konventionelle Prozessor, Steuerung, Mikrokontroller oder Zustandsmaschine sein. Ein Prozessor kann auch als eine Kombination von Rechnern implementiert sein, z. B. eine Kombination eines DSP und eines Mikroprozessors, einer Mehrzahl von Mikroprozessoren, eines oder mehrerer Mikroprozessoren in Verbindung mit einem DSP-Kern oder jegliche andere solche Konfiguration. Zusätzlich kann zumindest ein Prozessor ein oder mehrere Module umfassen, die wirksam sind zum Ausführen eines oder mehrerer der hierin beschriebenen Schritte und/oder Aktionen.
Für eine Softwareimplementierung können hier beschriebene Techniken mit Modulen (z. B. Prozeduren, Funktionen usw.) implementiert sein, die hier beschriebene Funktionen ausführen. Softwarecodes können in Speichereinheiten gespeichert und von Prozessoren ausgeführt werden. Eine Speichereinheit kann innerhalb eines Prozessors oder außerhalb eines Prozessors implementiert sein, in welchem Fall die Speichereinheit mit dem Prozessor durch verschiedene, im Stand der Technik bekannte Mittel kommunikativ gekoppelt sein kann. Ferner kann zumindest ein Prozessor ein oder mehrere Module umfassen, die wirksam sind zum Ausführen von hier beschriebenen Funktionen.
Hier beschriebene Techniken können für verschiedene drahtlose Kommunikationssysteme, z. B. CDMA, TDMA, FDMA, OFDMA, SC-FDMA, und andere Systeme verwendet werden. Die Begriffe „System“ und „Netzwerk“ werden oft synonym verwendet. Ein CDMA-System kann eine Funktechnologie implementieren, z. B. Universeller, Terrestrischer Funkzugriff (Universal Terrestrial Radio Access, UTRA), CDMA1800 etc. UTRA umfasst Breitband-CDMA (Wideband-CDMA, W-CDMA) und andere Varianten von CDMA. Ferner deckt CDMA1800 IS-1800-, IS-95- und IS-856-Standards ab. Ein TDMA-System kann eine Funktechnologie, z. B. Globales System für Mobilkommunikation (Global System for Mobile Communications, GSM), implementieren. Ein OFDMA-System kann eine Funktechnologie, z. B. Entwickeltes UTRA (Evolved UTRA, E-UTRA), Ultra Mobiles Breitband (Ultra Mobile Broadband, UMB), IEEE 802.11 (Wi-Fi), IEEE 802.16 (WiMAX), IEEE 802.18, Flash-OFDM etc., implementieren. UTRA und E-UTRA sind Teil des Universellen Mobiltelekommunikationssystems (Universal Mobile Telecommunication System, UMTS). 3GPP Langzeitentwicklung (Long Term Evolution, LTE) ist ein Release von UMTS, der E-UTRA verwendet, der OFDMA auf Abwärtsstrecke (Downlink-Strecke) und SC-FDMA auf Aufwärtsstrecke (Uplink-Strecke) einsetzt. UTRA, E-UTRA, UMTS, LTE und GSM sind in Dokumenten von einer Organisation namens „3rd Generation Partnership Project“ (3GPP; Partnerschaftsprojekt der 3. Generation) beschrieben. Zusätzlich sind CDMA1800 und UMB in Dokumenten von einer Organisation namens „3rd Generation Partnership Project 2“ (3GPP2, Partnerschaftsprojekt der 3. Generation 2) beschrieben. Ferner können drahtlose Kommunikationssysteme zusätzlich Peer-to-Peer- (z. B. Mobil-zu-Mobil-) Adhoc-Netzwerksysteme umfassen, die häufig ungepaarte unlizenzierte Spektren, 802.xx-Drahtlos-LAN, BLUETOOTH und andere Kurz- oder Langbereich-Drahtlos-Kommunikationstechniken verwenden.
Einzelträger-Frequenzmultiplexzugriff (Single Carrier Frequency Division Multiple Access, SC-FDMA), der eine Einzelträgermodulation und Frequenzbereichsentzerrung nutzt, ist eine Technik, die mit den offenbarten Aspekten verwendet werden kann. SC-FDMA weist eine ähnliche Performance und im Wesentlichen eine ähnliche Gesamtkomplexität auf wie diejenigen eines OFDMA-Systems. Ein SC-FDMA-Signal weist aufgrund seiner inhärenten Einzelträgerstruktur ein geringeres Spitze-zu-Durchschnitt-Leistungsverhältnis (PARP, Peak-to-Average Power Ratio) auf. SC-FDMA kann bei der Aufwärtsstrecken-Kommunikation verwendet werden, wo ein geringeres PARP einem mobilen Anschluss hinsichtlich der Sendeleistungseffizienz nutzen kann.
Weiterhin können verschiedene, hierin beschriebene Aspekte oder Merkmale als ein Verfahren, Vorrichtung oder Herstellungsartikel unter Verwendung von Standard-Programmierungs- und/oder Konstruktions-Techniken implementiert sein. Der Ausdruck „Herstellungsartikel“, wie er hierin verwendet wird, soll ein Computerprogramm einschließen, das von jeglicher computerlesbaren Vorrichtung, einem Träger oder Medium aus lesbar ist. Zum Beispiel können computerlesbare Medien magnetische Speichervorrichtungen (z. B. Festplatte, Diskette, Magnetstreifen etc.), optische Platten (z. B. kompakte Platte (CD), Digital Versatile Disk (DVD) etc.), Smart-Karten und Flash-Speichervorrichtungen (z. B. EPROM, Karte, Stecker (stick), Schlüssel-Laufwerk etc.) umfassen, ohne darauf beschränkt zu sein. Zusätzlich können verschiedene, hier beschriebene Speichermedien eine oder mehrere Vorrichtungen und/oder andere maschinenlesbare Medien zum Speichern von Information repräsentieren. Der Begriff „maschinenlesbares Medium“ kann drahtlose Kanäle und verschiedene anderen Medien fähig zum Speichern, Enthalten und/oder Tragen von (einer) Anweisung(en) und/oder Daten umfassen, ohne darauf beschränkt zu sein. Zusätzlich kann ein Computerprogrammprodukt ein computerlesbares Medium mit einer oder mehreren Anweisungen oder Codes umfassen, die wirksam sind, um einen Computer dazu zu veranlassen, hier beschriebene Funktionen auszuführen.
Kommunikationsmedien verkörpern computerlesbare Anweisungen, Datenstrukturen, Programmmodule oder andere strukturierte oder unstrukturierte Daten in einem Datensignal, w einem modulierten Datensignal, z. B. einer Trägerwelle oder einem anderen Transportmechanismus, und umfassen jegliche informationsliefernde oder Transport-Medien. Der Begriff „moduliertes Datensignal“ oder Signale steht für ein Signal, bei dem eines oder mehrere seiner Charakteristika auf solche Weise eingestellt oder geändert werden, dass Information in dem einen oder den mehreren Signalen codiert wird. Beispielhaft und nicht einschränkend umfassen Kommunikationsmedien schnurgebundene Medien, z. B. ein schnurgebundenes Netz oder eine direktschnurgebundene Verbindung, und drahtlose Medien, z. B. akustische, RF-, Infrarot- und andere drahtlose Medien.
Ferner können die Aktionen eines in Verbindung mit hier offenbarten Aspekten beschriebenen Verfahrens oder Algorithmus direkt in Hardware, in einem durch einen Prozessor ausgeführten Softwaremodul oder einer Kombination derselben verkörpert sein. Ein Softwaremodul kann in einem RAM-Speicher, Flash-Speicher, ROM-Speicher, EPROM-Speicher, EEPROM-Speicher, Registern, einer Festplatte, einer entfernbaren Platte, einer CD-ROM oder jeglicher Form von im Stand der Technik bekanntem Speichermedium vorliegen. Ein beispielhaftes Speichermedium kann mit einem Prozessor gekoppelt sein, derart, dass der Prozessor Information von dem Speichermedium lesen und Information auf dasselbe schreiben kann. Alternativ kann ein Speichermedium integral für einen Prozessor sein. Bei einigen Aspekten können Prozessor und Speichermedium ferner in einer ASIC vorliegen. Zusätzlich kann eine ASIC in einem Benutzerendgerät vorliegen. Alternativ können Prozessor und Speichermedium als diskrete Komponenten in einem Benutzerendgerät vorliegen. Bei einigen Aspekten können die s und/oder Aktionen eines Verfahrens oder Algorithmus zusätzlich als eine oder jegliche Kombination oder Menge von Codes und/oder Anweisungen auf einem maschinenlesbaren Medium und/oder computerlesbaren Medium vorliegen, die in ein Computerprogrammprodukt inkorporiert sein können.
Die obige Beschreibung von dargestellten Ausführungsbeispielen der Gegenstandsoffenbarung, umfassend was in der Zusammenfassung beschrieben ist, soll nicht erschöpfend sein oder die offenbarten Ausführungsbeispiele auf die offenbarten genauen Formen begrenzen. Während bestimmte Ausführungsbeispiele und Beispiele hier zu Veranschaulichungszwecken beschrieben sind, sind verschiedene Modifikationen möglich, die als im Rahmen solcher Ausführungsbeispiele und Beispiele gelten, wie der Fachmann erkennen kann.
In dieser Hinsicht versteht es sich, dass, während der offenbarte Gegenstand in Verbindung mit verschiedenen Ausführungsbeispielen und gegebenenfalls entsprechenden Figuren beschrieben worden ist, andere ähnliche Ausführungsbeispiele verwendet werden können oder Modifikationen an und Zufügungen zu den beschriebenen Ausführungsbeispielen vorgenommen werden können zum Ausführen der gleichen, ähnlichen, alternativen oder ersetzenden Funktion des offenbarten Gegenstandes ohne von demselben abzuweichen. Daher sollte der offenbarte Gegenstand nicht auf ein einzelnes, hier beschriebenes Ausführungsbeispiel begrenzt sein, sondern stattdessen hinsichtlich Breite und Rahmen gemäß den unten angehängten Ansprüchen ausgelegt werden.
Unter besonderer Hinsicht auf die verschiedenen Funktionen, die durch die oben beschriebenen Komponenten ausgeführt werden (Anordnungen, Vorrichtungen, Schaltungen, Systeme, etc.), sollen die Ausdrücke (einschließlich einer Bezugnahme auf ein „Mittel“), die verwendet werden, um solche Komponenten zu beschreiben, außer anderweitig angegeben jeglicher Komponente oder Struktur entsprechen, die die spezifizierte Funktion der beschriebenen Komponente ausführt (z.B. die funktional äquivalent ist), obwohl sie nicht strukturell äquivalent zu der offenbarten Struktur ist, die die Funktion in den hierin dargestellten examplarischen Implementierungen der Offenbarung ausführt. Zusätzlich dazu, während ein bestimmtes Merkmal möglicherweise im Hinblick auf nur eine von mehreren Implementierungen offenbart wurde, kann ein solches Merkmal mit einem oder mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden, wie es für jegliche gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 15389520 [0001]

Claims

Eine Vorrichtung, die in einem mobilen Gerät mit einer digitalen Phasenregelschleife verwendet wird, umfassend: eine Referenztaktkomponente, die einen Kristall umfasst, der ausgebildet ist, um ein analoges Referenzsignal an einen Referenzpfad in einem analogen Bereich bereitzustellen, eine Signalformerkomponente, die ausgebildet ist, um das analoge Referenzsignal in ein Rechtecksignal zu formen, und das Rechtecksignal in einem digitalen Bereich an einen Formerausgang des Referenzpfades bereitzustellen, eine Verdopplerkomponente, die ausgebildet ist, um das Rechtecksignal ungefähr zu verdoppeln, um ein digitales Referenzsignal zu erzeugen, und das digitale Referenzsignal an einem Verdopplerausgang des Referenzpfades bereitzustellen, um den deterministischen Jitter basierend auf einem Lokaloszillatorsignal eines Lokaloszillators und dem digitalen Referenzsignal zu schätzen; und einen Regelkreis, der einen digitalen Bereichsabschnitt des Referenzpfades mit einem analogen Bereichsabschnitt des Referenzpfades mit einem Rückkopplungspfad koppelt, um ein analoges Vorspannungssignal in dem analogen Bereich an den Former bereitzustellen und den deterministischen Jitter in dem digitalen Bereich mit dem analogen Vorspannungssignal zu eliminieren.
Die Vorrichtung gemäß Anspruch 1, ferner umfassend: eine Schätzkomponente, die ausgebildet ist, um eine Schätzung des deterministischen Jitters zu erzeugen, eine digitale Korrektur basierend auf der Schätzung zu erzeugen und die digitale Korrektur an den Rückkopplungspfad bereitzustellen, um einen Tastgrad am Formerausgang der Signalformerkomponente mit dem analogen Vorspannungssignal basierend auf der digitalen Korrektur zu korrigieren.
Die Vorrichtung gemäß Anspruch 2, wobei die Schätzkomponente ferner ausgebildet ist, um den Tastgrad des Formers so zu modifizieren, dass er weniger als etwa 50% und mehr als etwa 0% oder mehr als etwa 50% und weniger als etwa 100% basierend auf der digitalen Korrektur beträgt.
Die Vorrichtung gemäß Anspruch 2, wobei die Schätzkomponente ferner ausgebildet ist, um den deterministischen Jitter an dem Verdopplerausgang basierend auf einer ganzzahligen Ambiguität in Phasenzyklen zwischen dem digitalen Referenzsignal und dem Lokaloszillatorsignal bei verschiedenen Frequenzpegeln des Lokaloszillators zu schätzen.
Die Vorrichtung gemäß Anspruch 2, wobei die Schätzkomponente ferner ausgebildet ist, um ein Leck von ungeraden Signal-Harmonischen an einem gekoppelten Antennen-Port zu eliminieren, der mit der digitalen Phasenregelschleife gekoppelt ist.
Die Vorrichtung gemäß Anspruch 2, wobei die Schätzkomponente ferner ausgebildet ist, um die digitale Korrektur während einer Bootphase oder einer anfänglichen Kalibrierungsphase der digitalen Phasenregelschleife zu erzeugen, die vor einer operativen Übertragungsphase zum Senden oder Empfangen von drahtlosen Signalen liegt, und eine Anpassung an das analoge Vorspannungssignal durch Verfolgen einer oder mehrerer Amplituden des deterministischen Jitters während einer operativen Übertragungsphase zu erzeugen, um eine zweite digitale Korrektur basierend auf der Anpassung zu erzeugen, um weitere Schätzungen des deterministischen Jitters während des Sendens oder Empfangens bei etwa Null zu halten.
Die Vorrichtung gemäß einem der Ansprüche 1 bis 6, ferner umfassend: einen Zeit-Digital-Wandler (TDC), der ausgebildet ist, um Phasen des digitalen Referenzsignals und des Lokaloszillatorsignals des Lokaloszillators bei verschiedenen Frequenzen des Lokaloszillators zu vergleichen; und eine Schätzkomponente, die ausgebildet ist, um eine Amplitude des deterministischen Jitters basierend auf einem Grad einer Differenz zwischen den Phasen zu bestimmen und die digitale Korrektur des Rückkopplungspfades zu erzeugen; wobei der Regelkreis einen Digital-Analog-Wandler umfasst, der ausgebildet ist, um das analoge Vorspannungssignal basierend auf der digitalen Korrektur zu erzeugen, um eine ganzzahlige Ambiguität basierend auf dem Grad der Differenz zu korrigieren.
Die Vorrichtung gemäß einem der Ansprüche 1 bis 7, wobei die Verdopplerkomponente ferner ausgebildet ist, um mindestens einen Teil des deterministischen Jitters an dem Verdopplerausgang zu erzeugen.
Ein System für eine digitale Phasenregelschleife, umfassend: einen Kristalloszillator, der mit einer Signalformerkomponente gekoppelt ist, wobei die Signalformerkomponente ausgebildet ist, um eine Rechteckwelle an einem Formerausgang bereitzustellen, basierend auf einem analogen Signal von dem Kristalloszillator in einem analogen Bereich entlang eines analogen Abschnitts eines Referenzsignalwegs; eine Verdopplerkomponente, die mit der Signalformerkomponente nachgeschaltet zu dem Referenzsignalpfad gekoppelt ist, die ausgebildet ist, um ein digitales Referenzsignal an einen Verdopplerausgang in einem digitalen Bereich entlang eines digitalen Abschnitts des Referenzsignalpfades an die DPLL bereitzustellen, indem sie eine Rechteckwellenfrequenz der Rechteckwelle ungefähr verdoppelt; und eine Schätzkomponente, die ausgebildet ist, um eine Schätzung eines deterministischen Jitters in dem digitalen Bereich zu erzeugen und eine digitale Korrektur, die auf der Schätzung in dem digitalen Bereich basiert, an einen Rückkopplungspfad bereitzustellen, einen Regelkreis, der den Rückkopplungspfad mit der digitalen Phasenregelschleife und der Signalformerkomponente koppelt, der ausgebildet ist, um eine analoge Vorspannung an die Signalformerkomponente in dem analogen Bereich basierend auf der digitalen Korrektur aus der Schätzung des deterministischen Jitters in dem digitalen Bereich bereitzustellen und den deterministischen Jitter an dem Verdopplerausgang mit der analogen Vorspannung in dem analogen Bereich zu eliminieren.
Das System gemäß Anspruch 9, wobei ein Digital-Analog-Wandler des Regelkreises ausgebildet ist, um einen Tastgrad an dem Formerausgang der Signalformerkomponente einzustellen und den deterministischen Jitter zu eliminieren, der in dem digitalen Bereich geschätzt wird, indem die analoge Vorspannung an die Signalformerkomponente in dem analogen Bereich bereitgestellt wird.
Das System gemäß einem der Ansprüche 9-10, wobei die Schätzkomponente ferner ausgebildet ist, um die Schätzung des deterministischen Jitters basierend auf einem oder mehreren Kalibrierungsprozessen zu erzeugen, die eine ganzzahlige Ambiguität bei Phasenmessungen des digitalen Referenzsignals und eines Oszillatorsignals von einem Oszillator berücksichtigen, und ferner die Signalformerkomponente mit einem Spannungsvorspannungssignal als analoge Vorspannung zu kalibrieren.
Das System gemäß Anspruch 11, wobei die Schätzkomponente einen Zeit-Digital-Wandler (TDC) umfasst, der ausgebildet ist, um den einen oder die mehreren Kalibrierungsprozesse durchzuführen, durch Vergleichen von Phasen des digitalen Referenzsignals basierend auf dem Oszillatorsignal des Oszillators, Bestimmen einer Amplitude des deterministischen Jitters basierend auf einem Versatz zwischen den Phasen des digitalen Referenzsignals und einem Zyklus des Oszillatorsignals, bei einer Vielzahl von Frequenzen, und Erzeugen der analogen Vorspannung basierend auf der Amplitude des deterministischen Jitters.
Das System gemäß einem der Ansprüche 9-12, wobei die Schätzkomponente ferner ausgebildet ist, um eine Bestimmung zu erzeugen, ob eine Phasendrift zwischen Phasen des digitalen Referenzsignals eine ganzzahlige Ambiguität in Bezug auf ein Oszillatorsignal eines spannungsgesteuerten Oszillators verursacht, und den deterministischen Jitter zu schätzen.
Das System gemäß Anspruch 13, wobei die Schätzkomponente ferner ausgebildet ist, um eine erste deterministische Jitter-Schätzung des digitalen Referenzsignals basierend auf dem Oszillatorsignal und eine deterministische Jitter-Schätzung des digitalen Referenzsignals basierend auf dem Oszillatorsignal bei verschiedenen Frequenzen des spannungsgesteuerten Oszillators zu bestimmen.
Das System gemäß Anspruch 14, wobei die Schätzkomponente ferner ausgebildet ist, um die erste deterministische Jitter-Schätzung und die zweite deterministische Jitter-Schätzung während einer Bootphase oder einer Kalibrierungsphase der digitalen Phasenregelschleife zu bestimmen, die vor einer operativen Übertragungsphase für das aktive Senden oder Empfangen von drahtlosen Signalen liegt.
Das System gemäß Anspruch 15, wobei die Schätzkomponente ferner ausgebildet ist, um ungerade Harmonische-Störsignale an die digitale Phasenregelschleife über den Regelkreis zu eliminieren.
Das System gemäß Anspruch 15, worin die Schätzkomponente ferner ausgebildet ist, um eine Anpassung der analogen Vorspannung durch Verfolgen einer oder mehrerer Amplituden des deterministischen Jitters während der operativen Übertragungsphase zu erzeugen und eine weitere analoge Vorspannung basierend auf der Anpassung zu ermöglichen, um weitere Schätzungen des deterministischen Jitters bei etwa Null zu halten.
Das System gemäß einem der Ansprüche 9-17, wobei die Verdopplerkomponente ferner ausgebildet ist, um fallende Flanken der Rechteckwelle in steigende Flanken umzuwandeln, um das digitale Referenzsignal an dem Verdopplerausgang durch Verdoppelung der Rechteckwellenfrequenz der Rechteckwelle zu erzeugen und zumindest einen Teil des deterministischen Jitters an dem Verdopplerausgang zu erzeugen.
Ein System, das in einem mobilen Gerät verwendet wird, umfassend: einen Referenzoszillator, der ausgebildet ist, um ein analoges Referenzsignal entlang eines Referenzpfades zu erzeugen; eine digitale Phasenregelschleife (DPLL), die mit einem Lokaloszillator und dem Referenzoszillator gekoppelt ist und ausgebildet ist zum: Bestimmen einer Amplitude eines deterministischen Jitters in einem digitalen Bereich von einem Verdopplerausgang einer Verdopplerkomponente, die über einen digitalen Bereichsabschnitt des Referenzpfades mit der DPLL gekoppelt ist; Durchführen einer digitalen Korrektur basierend auf der Amplitude an einem Regelkreis eines Rückkopplungspfades von der DPLL zu einer Signalformerkomponente; eine Regelkreiskomponente, die ausgebildet ist, um eine analoge Vorspannung basierend auf der digitalen Korrektur bereitzustellen, um einen Tastgrad der Signalformerkomponente in dem analogen Bereich zu modifizieren und den deterministischen Jitter an dem Verdopplerausgang mit der analogen Vorspannung basierend auf der digitalen Korrektur zu eliminieren.
Das System gemäß Anspruch 19, wobei zumindest ein Teil des deterministischen Jitters durch die Verdopplerkomponente erzeugt wird.
Das System gemäß einem der Ansprüche 19-20, wobei die DPLL ferner ausgebildet ist zum: Messen von Phasen eines digitalen Referenzsignals, das von der Verdopplerkomponente erzeugt wird, basierend auf einer Phase eines spannungsgesteuerten Oszillatorsignals des Lokaloszillators; und Bestimmen eines Versatzgrades zwischen den Phasen des digitalen Referenzsignals und der Phase des spannungsgesteuerten Oszillatorsignals bei einer Mehrzahl von verschiedenen Frequenzen, die dem Lokaloszillator zugeordnet sind, wobei das Bestimmen der Amplitude des deterministischen Jitters auf dem Versatzgrad basiert.
Das System gemäß einem der Ansprüche 19-21, wobei die DPLL ferner ausgebildet ist zum: Erzeugen der digitalen Korrektur, um eine ganzzahlige Ambiguität bei Phasenmessungen des digitalen Referenzsignals und eines spannungsgesteuerten Oszillatorsignals des Lokaloszillators basierend auf einer Phasenverschiebung zwischen dem digitalen Referenzsignal und dem spannungsgesteuerten Oszillatorsignal zu berücksichtigen.
Das System gemäß Anspruch 22, wobei die DPLL ferner ausgebildet ist zum: Bestimmen einer ersten deterministischen Jitter-Schätzung bei einer ersten Frequenz des Lokaloszillators während einer Boot-Phase oder einer Kalibrierungsphase der DPLL, die vor einer operativen Übertragungsphase liegt, in der die DPLL frequenzgesperrt ist; und Bestimmen einer zweiten deterministischen Jitter-Schätzung bei einer zweiten Frequenz des Lokaloszillators während der Bootphase der DPLL und vor der operativen Übertragungsphase.
Das System gemäß Anspruch 23, wobei die DPLL ferner ausgebildet ist zum: Eliminieren von ungeraden Harmonische-Störsignalen, die aus dem Referenzpfad oder der DPLL zu einem Antennenport lecken.
Das System gemäß Anspruch 23, wobei die DPLL ferner ausgebildet ist zum: Erzeugen einer weiteren Anpassung der analogen Vorspannung durch Verfolgen einer oder mehrerer Amplituden des deterministischen Jitters während der operativen Übertragungsphase und Bereitstellen einer unterschiedlichen digitalen Korrektur für die Regelkreiskomponente, um eine zweite analoge Vorspannung basierend auf der weiteren Anpassung zu erzeugen und den deterministischen Jitter bei etwa Null zu halten.