-
Priorität
-
Diese Anmeldung beansprucht Priorität gegenüber der indischen Patentanmeldung Nr. 4060/CHE/2014, angemeldet am 20. August 2014 mit dem Titel „Storage Module and Method for Using Healing Effects of a Quarantine Process“, deren gesamte Offenbarung hier durch Bezugnahme eingebunden ist.
-
Stand der Technik
-
Eine in einem Dielektrikum einer Speicherzelle gefangene Ladung kann die Fähigkeit der Speicherzelle reduzieren, Daten zu halten, da die gefangene Ladung es schwer oder unmöglich macht, den tatsächlichen Wert der in der Speicherzelle gespeicherten Daten zu lesen. Einige Speichermodule versuchen, dieses Problem zu bewältigen, indem sie die Anzahl der Programmier-Lösch-Zyklen einschränken. Dies kann jedoch die Verwendung des Speichers übermäßig einschränken. Andere Speichermodule versuchen, dieses Problem zu bewältigen, indem sie die Lese-Bereinigungs-Fehler-Schwellenwerte senken, Leseschwellenwerte verschieben oder dynamische Lesevorgänge oder CVD-Nachverfolgung durchführen, um Verteilungen zu verfolgen, wenn sich sowohl die oberen als auch unteren Ränder nach unten verschieben. Während diese Techniken beim Lesen des echten Werts von Daten hilfreich sein können, die in einer Speicherzelle mit einer gefangenen Ladung gespeichert sind, können die niedrigeren Schwellenwerte, die von diesen Techniken verwendet werden, jedoch Fehler beim Lesen von Speicherzellen einführen, die keine gefangenen Ladungen aufweisen.
-
Übersicht
-
Ausführungsformen der vorliegenden Erfindung werden durch die Ansprüche definiert und nichts in diesem Abschnitt sollte als eine Einschränkung dieser Ansprüche angesehen werden.
-
Einleitend betreffen die Ausführungsformen unten ein Speichermodul und Verfahren zum Einsatz von Heilwirkungen eines Quarantäneprozesses. In einer Ausführungsform wird ein Speichermodul bereitgestellt, das eine Steuereinrichtung und einen Speicher umfasst. Die Steuereinrichtung ist konfiguriert, einen Satz von Speicherzellen im Speicher zu identifizieren, der eine Bitfehlerrate über einem Schwellenwert beinhaltet, wobei die Bitfehlerrate aufgrund von in Dielektrika der Speicherzellen gefangener Ladung über dem Schwellenwert liegt. Die Steuereinrichtung ist auch konfiguriert, den Satz von Speicherzellen für einen Zeitraum unter Quarantäne zu stellen, wobei, während der Satz von Speicherzellen unter Quarantäne gestellt ist, vom Speichermodul generierte Hitze den Satz von Speicherzellen ausheilt, um die gefangene Ladung zumindest teilweise zu entfernen.
-
Andere Ausführungsformen sind möglich und jede der Ausführungsformen kann alleine oder zusammen in Kombination verwendet werden. Dementsprechend werden nun verschiedene Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
-
Kurzbeschreibung der Zeichnungen
-
1 ist ein Blockdiagramm eines beispielhaften Speichermoduls einer Ausführungsform.
-
2A ist ein Blockdiagramm eines Hosts einer Ausführungsform, wobei das beispielhafte Speichermodul von 1 im Host eingebettet ist.
-
2B ist ein Blockdiagramm des beispielhaften Speichermoduls von 1, das entfernbar mit einem Host verbunden ist, wobei das Speichermodul und der Host trennbare, entfernbare Einrichtungen sind.
-
3 ist ein Blockdiagramm einer Steuereinrichtung und eines Flash-Pakets einer Ausführungsform.
-
4 ist ein Diagramm, das die Heilwirkungen eines Quarantäneprozesses einer Ausführungsform illustriert.
-
5 ist ein Ablaufdiagramm eines Verfahrens einer Ausführungsform zum Unter-Quarantäne-Stellen von Wortleitungen.
-
6 ist eine Illustration einer unter Quarantäne gestellten Wortleitung einer Ausführungsform.
-
7 ist ein Ablaufdiagramm eines Verfahrens einer Ausführungsform zum Unter-Quarantäne-Stellen von Blöcken.
-
8 ist eine Illustration eines unter Quarantäne gestellten Blocks einer Ausführungsform.
-
Ausführliche Beschreibung der derzeit bevorzugten Ausführungsformen
-
Wie im Abschnitt zum Stand der Technik erwähnt, kann eine in einem Dielektrikum einer Speicherzelle gefangene Ladung die Fähigkeit der Speicherzelle reduzieren, Daten zu halten. Die folgenden Ausführungsformen stellen ein Speichermodul bereit, das die Heilwirkungen eines Quarantäneprozesses verwendet, um die gefangene Ladung freizusetzen, um eine Lebensdauer zu verbessern und die Anzahl der gekippten Bitzahlen (FBCs) zu reduzieren, die vom Speichermodul durchgeführt wird. Im Allgemeinen kann ein Unter-Quarantäne-Stellen der Speicherzellen für einen Zeitraum die Datenhaltungseigenschaften der Speicherzellen durch natürliches Ausheilen der Speicherzellen verbessern, sodass sie eine in ihren Dielektrika gefangene Ladung ausstoßen. Bevor wir uns diesen und anderen Ausführungsformen zuwenden, stellen die folgenden Absätze eine Besprechung von beispielhaften Speichermodulen bereit, die mit diesen Ausführungsformen verwendet werden können. Natürlich sind dies nur Beispiele und andere geeignete Arten von Speichermodulen können verwendet werden.
-
Wie in 1 illustriert, umfasst ein Speichermodul 100 einer Ausführungsform eine Speichersteuereinrichtung 110 und ein nichtflüchtiges Speicherpaket 120, das eine Vielzahl von Speicherchips beinhaltet (Chip 0 bis Chip N). Obwohl nur ein nichtflüchtiges Speicherpaket in 1 gezeigt wird, sollte klar sein, dass das Speichermodul 100 mehr als ein nichtflüchtiges Speicherpaket aufweisen kann. Die Speichersteuereinrichtung 110 umfasst eine Speicherschnittstelle 111 zum Ankoppeln an das nichtflüchtige Speicherpaket 120 und eine Host-Schnittstelle 112 zum Platzieren des Speichermoduls 100 wirksam in Kommunikation mit einer Host-Steuereinrichtung. Wie hier verwendet, könnte der Ausdruck „wirksam in Kommunikation mit“ direkt in Kommunikation mit oder indirekt in (verdrahteter oder drahtloser) Kommunikation mit einer oder mehreren Komponenten bedeuten, die hier gezeigt oder beschrieben werden können oder auch nicht.
-
Wie in 2A gezeigt, kann das Speichermodul 100 in einem Host 210 eingebettet werden, der eine Host-Steuereinrichtung 220 aufweist. Das heißt, der Host 210 bildet die Host-Steuereinrichtung 220 und das Speichermodul 100 aus, sodass die Host-Steuereinrichtung 220 an das eingebettete Speichermodul 100 ankoppelt, um seine Vorgänge zu verwalten. Das Speichermodul 100 kann zum Beispiel die Form eines iNANDTM eSD/eMMC-eingebetteten Flashlaufwerks von SanDisk Corporation, Speichereinrichtungen, die NVMe-, SAS- und SATA-Hostschnittstellen verwenden, oder allgemeiner, einer beliebigen Art von Festkörperlaufwerk (SSD) (z. B. einer Unternehmens-Festkörperspeichereinrichtung), einer Hybrid-Steuereinrichtung (die sowohl ein Festplattenlaufwerk als auch ein Festkörperlaufwerk aufweist) und eines Speicher-Zwischenspeichersystems annehmen. Die Host-Steuereinrichtung 220 kann an das eingebettete Speichermodul 100 unter Verwendung beispielsweise einer eMMC-Host-Schnittstelle oder einer UFS-Schnittstelle ankoppeln. Der Host 210 kann eine beliebige Form annehmen, wie ein Mobiltelefon, ein Tablet-Computer, ein digitaler Medienplayer, eine Spieleinrichtung, ein Organizer (PDA), ein mobiler (z. B. Notebook, Laptop) Personalcomputer (PC) oder ein Buchlesegerät, aber nicht darauf beschränkt. Wie in 2A gezeigt, kann der Host 210 optionale andere Funktionalitätsmodule 230 beinhalten. Wenn der Host 210 beispielsweise ein Mobiltelefon ist, können die anderen Funktionalitätsmodule 230 Hardware- und/oder Softwarekomponenten beinhalten, um Telefonanrufe zu machen und zu tätigen. Als ein weiteres Beispiel, wenn der Host 210 Netzwerkverbindungsfähigkeiten aufweist, können die anderen Funktionalitätsmodule 230 eine Netzwerkschnittstelle beinhalten. Natürlich sind dies nur einige Beispiele und andere Implementierungen können verwendet werden. Außerdem kann der Host 210 andere Komponenten beinhalten (z. B. eine Audioausgabe, Eingabe-Ausgabe-Anschlüsse usw.), die nicht in 2A gezeigt werden, um die Zeichnung zu vereinfachen. Es sollte angemerkt werden, dass, obwohl die Host-Steuereinrichtung 220 das Speichermodul 100 steuern kann, das Speichermodul 100 seine eigene Steuereinrichtung aufweisen kann, um seine internen Speichervorgänge zu steuern. Im Allgemeinen kann eine Host-Steuereinrichtung auch eine beliebige Steuereinrichtung sein, die fähig ist, an das Speichermodul anzukoppeln, egal ob es sich um eine Steuereinrichtung in monolithischer Form, eine gesamte Steuereinrichtung oder ein separates Funktionalitätsmodul handelt.
-
Wie in 2B gezeigt, anstatt eine eingebettete Einrichtung in einem Host zu sein, kann das Speichermodul 100 physische und elektrische Anschlussteile aufweisen, die dem Speichermodul 100 erlauben, entfernbar über Gegenanschlussteile mit einem Host 240 verbunden zu sein (der eine Host-Steuereinrichtung 245 aufweist). Als solches ist das Speichermodul 100 eine separate Einrichtung vom Host 240 (und ist nicht in diesen eingebettet). In diesem Beispiel kann das Speichermodul 100 eine tragbare, entfernbare Speichereinrichtung sein, wie eine sichere digitale Speicherkarte (SD-Speicherkarte), eine microSD-Speicherkarte, eine CompactFlash-Speicherkarte (CF-Speicherkarte), eine Universal-Serial-Bus-Einrichtung (USB-Einrichtung) (mit einer USB-Schnittstelle zum Host) oder ein Festkörperlaufwerk (SSD), und der Host 240 ist eine separate Einrichtung, wie zum Beispiel ein Mobiltelefon, ein Tablet-Computer, ein digitaler Medienplayer, eine Spieleeinrichtung, ein Organizer (PDA), ein mobiler (z. B. Notebook, Laptop) Personalcomputer (PC) oder ein Buchlesegerät.
-
In den 2A und 2B ist das Speichermodul 100 über die in 1 gezeigte Host-Schnittstelle 112 in Kommunikation mit einer Host-Steuereinrichtung 220 oder einem Host 240. Die Host-Schnittstelle 112 kann eine beliebige geeignete Form annehmen, wie eine eMMC-Host-Schnittstelle, eine UFS-Schnittstelle und eine USB-Schnittstelle, aber nicht darauf beschränkt. Die Host-Schnittstelle 110 im Speichermodul 110 übermittelt Speicherverwaltungsbefehle von der Host-Steuereinrichtung 220 (2A) oder dem Host 240 (2B) an die Speichersteuereinrichtung 110 und übermittelt auch Speicherantworten von der Speichersteuereinrichtung 110 an die Host-Steuereinrichtung 220 (2A) oder den Host 240 (2B). Außerdem sollte angemerkt werden, dass, wenn das Speichermodul 110 im Host 210 eingebettet ist, einige oder alle der hier als von der Speichersteuereinrichtung 110 im Speichermodul 100 durchgeführt beschriebenen Funktionen stattdessen von der Host-Steuereinrichtung 220 durchgeführt werden können.
-
Zu 1 zurückkehrend, umfasst die Speichersteuereinrichtung 110 eine Zentralprozessoreinheit (CPU) 113, ein Fehlerkorrekturcode-Modul (ECC-Modul) 114, das betrieben werden kann, ein ECC-Codewort mit Daten und Syndrombits zu kodieren und/oder dekodieren, Speicher mit wahlfreiem Zugriff (RAM) 215, schreibgeschützten Speicher (ROM) 116, der Firmware für die grundlegenden Vorgänge des Speichermoduls 100 speichern kann, und einen nichtflüchtigen Speicher (NVM) 117, der einen einrichtungsspezifischen Schlüssel speichern kann, der für Verschlüsselungs-/Entschlüsselungsvorgänge verwendet wird, wenn diese verwendet werden. Die Speichersteuereinrichtung 110 kann auf eine beliebige geeignete Weise implementiert werden. Die Speichersteuereinrichtung 110 kann zum Beispiel die Form von einem Mikroprozessor oder Prozessor und einem computerlesbaren Medium annehmen, das computerlesbaren Programmcode speichert (z. B. Software oder Firmware), der zum Beispiel vom (Mikro-)Prozessor, logischen Gattern, Switches, einem anwendungsspezifischen integrierten Schaltkreis (ASIC), einer speicherprogrammierbaren Steuerung und einem eingebetteten Mikrocontroller ausführbar ist. Geeignete Steuereinrichtungen sind von SanDisk oder anderen Anbietern erhältlich. Die Speichersteuereinrichtung 110 kann mit Hardware und/oder Software konfiguriert werden, um die verschiedenen, unten beschriebenen und in den Ablaufdiagrammen gezeigten Funktionen durchzuführen. Außerdem können einige der als intern zur Speichersteuereinrichtung 110 gezeigten Komponenten auch extern zur Speichersteuereinrichtung 110 gespeichert werden und andere Komponenten können verwendet werden. Das RAM 115 (oder eine zusätzliche RAM-Einheit) kann beispielsweise außerhalb des Steuereinrichtungschips angeordnet sein und als ein Seitenpuffer für Daten verwendet werden, die aus dem Speicherpaket 120 gelesen werden und/oder in dieses geschrieben werden.
-
Die Speicherchips im nichtflüchtigen Speicherpaket 120 können auch eine beliebige geeignete Form annehmen. In einer Ausführungsform nimmt bzw. nehmen zum Beispiel einer oder mehrere der Speicherchips die Form eines Festkörperspeichers (z. B. Flashspeichers) an und kann bzw. können einmal programmierbar, wenige Male programmierbar oder viele Male programmierbar sein. Die Speicherchips können auch Single-Level-Cell-(SLC-), Multi-Level-Cell-(MLC-), Triple-Level-Cell-Speichertechnologien (TLC-Speichertechnologien) oder andere Speichertechnologien verwenden, nun bekannt oder später entwickelt. Außerdem können die Speicherchips ein zweidimensionaler Speicher oder ein dreidimensionaler Speicher sein.
-
Nun wieder auf die Zeichnungen Bezug nehmend, ist 3 ein Diagramm einiger der Komponenten der Steuereinrichtung 110 und des Speicherpakets 120 einer Ausführungsform. Dies ist nur ein Beispiel und andere Komponenten können verwendet werden. Wie in 3 gezeigt, nimmt das nichtflüchtige Speicherpaket 120 in dieser Ausführungsform die Form eines Flash-Pakets mit einer Vielzahl von Flashchips an, wobei jeder Flashchip eine Vielzahl von Ebenen aufweist, jede mit einer Vielzahl von Blöcken mit einer Vielzahl von Wortleitungen. Die Speicherschnittstelle 111 der Steuereinrichtung 110 nimmt in diesem Beispiel die Form einer NAND-Schnittstelle an und die Hostschnittstelle 112 in der Steuereinrichtung 110 kommuniziert mit einer Hostschnittstelle 320 eines Hosts. Ein Flashbus 300 verbindet die NAND-Schnittstelle 111 der Steuereinrichtung 110 mit dem Speicherpaket 120. Die Speichersteuereinrichtung 110 weist auch einen Puffer 310 zwischen der Hostschnittstelle 112 und der ECC-Engine 114 auf. Die ECC-Engine 114 kann auf eine beliebige geeignete Weise unter Verwendung einer geeigneten Fehlerkorrekturcode-Technik implementiert werden. In dieser bestimmten Ausführungsform implementiert die ECC-Engine 114 eine Paritätsprüfung geringer Dichte (LDPC). LDPC ist ein Beispiel einer „Soft-Input-ECC“, bei der einem ECC-Dekoder Wahrscheinlichkeitsinformationen in Bezug auf Datenbits bereitgestellt werden, die dekodiert werden, und der ECC-Dekoder die Wahrscheinlichkeitsinformationen verwendet, um die wahrscheinlichste Lösung zu finden. Eine solche Soft-Input-Dekodierung kann beispielsweise in Ladungsspeichern verwendet werden, indem ein Lesevorgang mit hoher Auflösung verwendet wird, um nicht nur den Speicherzustand einer bestimmten Speicherzelle, sondern auch die Zuverlässigkeit der gelesenen Daten aufzulösen. Die Zuverlässigkeit kann durch verschiedene Metriken gemessen werden, wobei eine der häufig verwendeten Metriken das logarithmische Wahrscheinlichkeitsverhältnis (LLR) ist. In einer anderen Ausführungsform implementiert die ECC-Engine 114 einen BCH-Code. Natürlich sind dies nur Beispiele und andere geeignete Arten von ECC-Techniken können verwendet werden.
-
Wie oben angemerkt, kann eine in einem Dielektrikum einer Speicherzelle gefangene Ladung die Fähigkeit der Speicherzelle reduzieren, Daten zu behalten, da die gefangene Ladung es schwer oder unmöglich macht, den echten Wert der in der Speicherzelle gespeicherten Daten zu lesen. Frühere Speichermodule versuchen, dieses Problem zu bewältigen, indem sie die Anzahl der Programmier-Lösch-Zyklen einschränken oder Leseschwellen verschieben. Diese früheren Ansätze schränken jedoch entweder die Verwendung des Speichers übermäßig ein oder führen Fehler durch Lesen von Speicherzellen ein, die keine gefangene Ladung aufweisen.
-
Um das Problem von gefangenen Ladungen besser zu bewältigen und die Lebensdauer und Datenhaltung zu erhöhen, nutzen die folgenden Ausführungsformen die innerhalb des Speichermoduls 100 während seines normalen Betriebs erzeugte Hitze, um einen Satz von Speicherzellen auszuheilen, um zumindest teilweise die gefangene Ladung zu entfernen. Wie hierin verwendet, kann ein „Satz“ ein oder mehr als ein Mitglied aufweisen und Ausheilen bezeichnet einen Wärmebehandlungsprozess, der die physikalischen und/oder chemischen Eigenschaften eines Materials verändert, um seine Merkmale zu ändern. Sobald Speicherzellen schlechte Datenhaltung (z. B. wie durch eine hohe Bitfehlerrate erkannt) zeigen, ist es im Allgemeinen sehr wahrscheinlich, dass die Speicherzellen auf die gleiche schlechte Weise funktionieren, wenn sie erneut programmiert werden. Testergebnisse zeigen jedoch, dass, wenn die Speicherzellen für einen Zeitraum isoliert werden, bevor sie wieder zyklisch durchlaufen (d. h. gelöscht und programmiert) werden, sie bessere Datenhaltungseigenschaften zeigen. Diese Isolierung muss nicht mit jedem Lösch-Programmier-Zyklus erfolgen, sondern kann stattdessen periodisch erfolgen (z. B. nach Hunderten oder Tausenden von Zyklen).
-
4 illustriert die Heilwirkungen dieses Quarantäneprozesses. Wie im rechten Teil von 4 gezeigt, wird die Speicherzelle nach mehreren Lösch-Programmier-Zyklen aufgrund der durch eine in der Speicherzelle gefangene Ladung verursachte Schwellenwertdrift schwerer genau zu lesen. Dies kann zum Beispiel auftreten, (a) wenn ein kleiner Bestand von Single-Level-Zellen (SLC) wiederholt verwendet wird, (b) wenn die Einrichtung an der Kapazitätsgrenze (oder vorab aufbereitet) ist und der Host fortlaufend einen kleinen Bereich beschreibt, was einen bestimmten Satz von Blöcken dazu zwingt, heiß zu werden, oder (c) wenn ein Block oder eine Reihe von Blöcken beginnt, eine höhere BER zu zeigen. Wenn die Speicherzellen jedoch „ausgebacken“ (ausgeheilt) werden, werden zumindest einige der gefangenen Ladungen entfernt und die Schwellenwertdrift wird verbessert. Der linke Teil von 4 zeigt Daten, die in einem Versuch für den im rechten Teil von 4 gezeigten Zellenverlauf gesammelt wurden. Bei diesem Versuch wird angenommen, dass die Datenhaltungseigenschaften wiederholbar (oder zumindest sehr korreliert) sind. Deshalb weisen die Speicher, die eine hohe Bitfehlerrate (BER) nach Ausbacken A aufweisen, wahrscheinlich eine hohe BER nach Ausbacken B auf. Der Speicher in diesem Beispiel ist ein 24-nm-X2-Speicher, der mit 8 k zyklisch durchlaufen wird. Die Prüfung begann mit einer relativ großen Gruppe von Einheiten, die zyklisch durchlaufen und zur Datenhaltung eingebrannt wurden. Nachdem weitere Zyklen hinzugefügt wurden, wurde die Datenhaltung erneut getestet. Die Bedingungen in diesem spezifischen Beispiel waren folgendermaßen:
Zyklus A: 8 k bei 40 °C (wobei die letzten 3,2 k ~800 Sek. Relaxation aufweisen).
Ausbacken A: 12 Std. bei 85 °C, danach Messen der Sektorausfallrate (SFR) gegenüber der gekippten Bitanzahl (FBC)/Sektor.
Zyklus A und Ausbacken A wurden bereits als Teil der Komponentenqualifizierung abgeschlossen.
Zyklus B: 500 bei 55 °C mit ~200 Sek. Relaxation.
Ausbacken B: 12 Std. bei 85 °C, danach Messen von SFR gegenüber der FBC/Sektor.
-
Die Bedingungen des Zyklus B wurden hauptsächlich aufgrund von Zweckmäßigkeit ausgewählt, um den Versuch in einer angemessenen Zeit abzuschließen und da ein zyklisches Durchlaufen von 5 % bis 10 % eine angemessene Periodizität für DR-Korrelationsprüfungen ist.
-
Die experimentelle Prozedur fügt effektiv ein Freisetzungs-Ausbacken (Ausbacken A) zwischen den 8k (Zyklus A) und 500 Zyklen (Zyklus B) ein. Dieses Ausbacken dient dazu, viele der Elektronen freizusetzen, die während Zyklus A gefangen wurden. Wenn diese Fallen während Zyklus B nicht vollständig wieder eingefangen werden, dann realisiert der Versuch auch ohne Korrelationsfiltern einen Vorteil für das Datenhaltungsverhalten bei hohen Temperaturen (HTDR-Verhalten). Die grafische Darstellung in 4 zeigt die Sektor-Ausfallrate nach 8k Zyklen und einem Ausbacken bei 85 °C/für 12 Std. und danach wiederum nach den nachfolgenden 500 Zyklen und einem weiteren Ausbacken bei 85 °C/für 12 h. Die HTDR-Ausfallrate hat sich auch mit den zusätzlichen 500 Zyklen verbessert (insgesamt 8,5k), da das Ausbacken A ein ausreichend langes Ausheilen war. In der Praxis können lange Ausheil-Ausbackvorgänge eine größere übermäßige Rückstellung erfordern. Ferner kann eine kürzere Zeit für das „Ausbacken A“ einen Freisetzungsvorteil bereitstellen.
-
Nun, da die Theorie erläutert ist, beschreiben die folgenden Absätze, wie das Speichermodul 100 diese Heilwirkungen nutzen kann. Im Allgemeinen identifiziert die Steuereinrichtung 100 einen Satz von Speicherzellen im Speicher, der eine Bitfehlerrate über einem Schwellenwert beinhaltet und danach den Satz von Speicherzellen für einen Zeitraum unter Quarantäne stellt. Wie hier verwendet ist ein Satz von Speicherzellen „unter Quarantäne gestellt“, wenn er für einen Zeitraum ungestört bleibt (z. B. nicht programmiert/gelöscht und/oder gelesen wird). Während der Satz von Speicherzellen unter Quarantäne gestellt wird, heilt vom Speichermodul 100 erzeugte Hitze den Satz von Speicherzellen aus, um zumindest teilweise die in Dielektrika gefangene Ladung der Speicherzellen zu entfernen. In einer Ausführungsform wird die im Ausheilprozess verwendete Hitze vom Speichermodul 100 in seinem normalen Betrieb erzeugt.
-
5–8 illustrieren einige Ausführungsbeispiele dieser Technik und verschiedene Implementierungen der Prozesse zum Erkennen, Nachverfolgen und Isolieren, erneuten Testen und zyklischen Durchlaufen/Rotieren von Speicherzellen. In diesen Beispielen bildet der Satz von Speicherzellen eine Wortleitung in einem Speicherblock. Im Beispiel in den 5 und 6 wird nur die schlechte Wortleitung im Block unter Quarantäne gestellt und mindestens einige der anderen Wortleitungen im Block werden weiterhin für Benutzerdaten verwendet (d. h., der Block wird „im Leerlauf betrieben“). Im Gegensatz dazu wird im Beispiel in den 7 und 8 der gesamte Block unter Quarantäne gestellt (d. h., der Block wird „beiseitegeschoben“). Natürlich sind dies nur Beispiele und andere Implementierungen können verwendet werden.
-
Zuerst auf 5 Bezug nehmend, ist 5 ein Ablaufdiagramm eines Verfahrens 500 einer Ausführungsform zum Unter-Quarantäne-Stellen von Wortleitungen. Wie in 5 gezeigt, führt die Steuereinrichtung 110, nachdem der Quarantäneprozess beginnt (Handlung 505), eine Ermittlung von Ausreißer-Wortleitungen durch (Handlung 510). Im Allgemeinen ist ein Problem mit gefangenen Ladungen wahrscheinlich vorhanden, wenn Wortleitungen im Vergleich zu umgebenden Daten (die andere Blöcke mit ähnlichem Alter enthalten) wesentlich hohe BERs zeigen.
-
In dieser Ausführungsform verwendet die Steuereinrichtung 110 einen Schwellenwert, um zu ermitteln, ob irgendwelche der Wortleitungen in einem Block eine Bitfehlerrate (BER) (z. B. eine gekippte Bitanzahlrate (FBC-Rate)) über einem Schwellenwert aufweisen (Handlung 515). Der Schwellenwert kann dynamisch an den Verschleiß des Speichers 120 angepasst werden. In einer Ausführungsform ist der Schwellenwert hoch genug gesetzt, sodass zu einem bestimmten Zeitpunkt nur x % der Wortleitungen (wobei x viel kleiner als die Zyklus-Gruppengröße ist) für diese spezielle Quarantäneprozedur ausgewählt werden und nur eine Teilmenge der Gruppengröße unter Quarantäne gestellt wird. Die Speicherzellen, die als gut erkannt werden, werden zurück in den freien Bestand gegeben. Anders ausgedrückt identifiziert diese bestimmte Ausführungsform nur einen kleinen Teil von Speicherzellen, wobei die Speicherzellen, die die schlechtesten Zellen sind, diesen Prozess durchlaufen. Ein anderes Verfahren zur Erkennung von Ladungsfallen könnte sein, die BER sofort nach der Programmierung zu prüfen und die Ergebnisse wieder mit Blöcken gleichen Alters zu vergleichen. Die Korrelation kann ohne einen Datenhaltungsfaktor weniger aussagekräftig sein. Die Steuereinrichtung 110 gibt diese Wortleitung dann auf eine Quarantäne-Nachverfolgungsliste (z. B. im RAM 115) (Handlung 525). Dadurch, dass sie auf der Quarantäne-Nachverfolgungsliste ist, wird die Wortleitung für einen Zeitraum nicht gestört, um ein Ausheilen der Speicherzellen in der Wortleitung zu ermöglichen.
-
Der Ausheilprozess kann besser funktionieren, wenn die Speicherzellen mit Daten programmiert werden (in einem beliebigen, vom gelöschten Zustand verschiedenen Zustand), bevor die Speicherzellen unter Quarantäne gestellt werden. Deshalb werden die Speicherzellen in einer Ausführungsform programmiert, bevor sie unter Quarantäne gestellt werden. Während die Speicherzellen mit Benutzerdaten programmiert werden können, kann ein Verwenden von normalen Benutzerdaten nicht so wirksam zum Ausstoßen der gefangenen Ladungen wie andere zu beschreibende Verfahren sein und kann auch den Datenhaltungsalgorithmus der Firmware verkomplizieren, da es auf das Setzen von gültigen Daten in Speicherzellen beruht, von denen bekannt ist, dass sie Datenhaltungsprobleme aufweisen. Außerdem, falls die Speicherzellen mehrere Bits pro Zelle speichern, kann der Ausheilungsprozess besser funktionieren, wenn alle Bits der Speicherzelle in der als Ziel gesetzten Wortleitung in einen „hohen“ programmierten Zustand (wie dem Zustand B oder C in X2-Speicher oder dem Zustand F oder G im X3-Speicher) gesetzt werden (Handlung 520).
-
In dieser Ausführungsform können die anderen Wortleitungen im Block (d. h. die Wortleitungen im Block, die keine hohe Bitfehlerrate aufweisen) verwendet werden, um Daten zu speichern. Deshalb ist es nur die Wortleitung mit den Fehlerproblemen, die unter Quarantäne gestellt wird – nicht der gesamte Block. (Obwohl in einer anderen Ausführungsform, die unten in Verbindung mit den 7 und 8 besprochen wird, der gesamte Block, der die Wortleitung beinhaltet, unter Quarantäne gestellt wird.) Während die anderen Wortleitungen verwendet werden können, um Benutzerdaten zu speichern, werden in einer Ausführungsform eine oder mehrere Wortleitungen, die die unter Quarantäne gestellte Wortleitung umgeben, mit Platzhalterdaten (z. B. zufälligen Daten) als ein Schutzband zwischen der unter Quarantäne gestellten Wortleitung und Benutzerdaten programmiert, um sicherzustellen, dass keine Störungseffekte zwischen dem programmierten hohen Zustand (wie B/C oder F/G) und den Benutzerdaten auftreten (siehe 6). Eine Tabelle in Firmware kann verwendet werden, um diese unter Quarantäne gestellten gelöschten Wortleitungen nachzuverfolgen, um sicherzustellen, dass die Wortleitungen nicht als ein Schreibabbruch im Fall eines Scans beim Hochfahren erkannt werden oder als ein Fehler während eines Bereinigungsscans erkannt werden.
-
Wieder auf 5 Bezug nehmend, verwendet die Steuereinrichtung 110 während des nächsten Programmier-/Löschzyklus die Wortleitung wieder und prüft die FBC-Anzahl, um zu ermitteln, ob sich die FBC verbessert hat (Handlungen 535 und 540). Wenn sich die FBC verbessert hat, fährt der Quarantäneprozess fort (Handlung 545). Wenn sich die FBC nicht verbessert hat, wird die Wortleitung aus der Quarantäne-Nachverfolgungsliste entfernt (Handlung 550) und die Steuereinrichtung 110 ermittelt, ob die FBC weiterhin über dem Schwellenwert liegt (Handlung 560). Wenn sie es ist und wenn weiterhin Platz in der Ausnahmetabelle ist, kann die Steuereinrichtung 100 den Rest des Blocks betrachten und die Verwendung der Wortleitung einstellen (Handlung 565). Anders ausgedrückt kann die Steuereinrichtung 110 die Wortleitung testen, um zu sehen, ob es eine Verbesserung in der Bitfehlerrate gibt. Wenn es eine Verbesserung gibt, aber die Bitfehlerrate weiterhin nicht unter dem Schwellenwert ist, kann die Steuereinrichtung 110 mit der Quarantäne der Wortleitung fortfahren. Wenn eine ausreichende Verbesserung erfolgt ist, kann die Quarantäne vollständig enden. Wenn es jedoch keine Verbesserung in der Bitfehlerrate gibt, kann die Steuereinrichtung 100 die Wortleitung dauerhaft unter Quarantäne stellen (oder einen größeren Satz der Wortleitungen oder den Block, der die schlechte Wortleitung enthält).
-
Im obigen Beispiel wurde nur die schlechte Wortleitung im Block unter Quarantäne gestellt und mindestens einige der anderen Wortleitungen im Block wurden weiterhin verwendet, um Benutzerdaten zu speichern. Wie oben erwähnt wird in einer anderen Ausführungsform der gesamte Block, der die Wortleitung beinhaltet, unter Quarantäne gestellt. Diese Alternative wird nun in Verbindung mit den 7 und 8 besprochen.
-
Wie im Ablaufdiagramm 700 in 7 gezeigt, ermittelt die Steuereinrichtung 100 zuerst Ausreißer-Blöcke (Handlung 705). Die Steuereinrichtung 110 ermittelt die Menge von offenen Blöcken (OP-Blöcken), die für den Quarantäneprozess aufgegeben werden können (Handlung 710). Da nicht alle Blöcke in einer Ausführungsform gleichzeitig den Ausheilprozess durchlaufen können, kann die Gesamtkapazität in kleine Untergruppen aufgeteilt werden. Diese Gruppen können zur Verdichtungszeit ausgesondert werden und danach für diesen Prozess beiseitegelegt werden. Die Zeit, die dieser Prozess dauert, kann mithilfe des folgenden Algorithmus berechnet werden: Ausheilzeit = (Temp * –7) + 610, wobei die Ausheilzeit in Stunden ist und Temp in Grad Celsius ist. Das zyklische Durchlaufen von und Rotieren durch Gruppen kann ein Mindestausmaß an übermäßiger Block-Rückstellung erfordern.
-
Die Steuereinrichtung 110 wählt dann sofort nach der Programmierung die Blöcke mit der höchsten gekippten Bitanzahl (FBC) aus (Handlung 715). Wenn eine Sentinelpfad-Technik verwendet wird, vermeidet die Steuereinrichtung 110 beim nächsten Programmier-/Löschzyklus den Löschschritt und erlaubt, dass der Block aus dem reservierten/freien Bestand beiseitegelegt wird (Handlung 720). Sentinelpfad-Techniken werden genauer in „Temperature Accelerated Stress Time in a Memory Device“, US-Patentanmeldung Nr. ___ (Anwaltsaktenzeichen SDA-2151-US), beschrieben, die hiermit am gleichen Tag eingereicht wird und hierdurch durch Bezugnahme aufgenommen wird. Wenn die Sentinelpfad-Technik nicht verwendet wird, programmiert die Steuereinrichtung 110 den Block in einen Hochspannungszustand, wie im vorigen Beispiel oben besprochen (Handlung 725).
-
In beiden Fällen misst die Steuereinrichtung 110 die Zeit und die Temperatur, um zu ermitteln, wann der Block wieder geprüft werden soll (Handlung 730). Der Zeitraum, für den der Satz von Speicherzellen unter Quarantäne gestellt ist und ausgeheilt wird, kann von einer Temperatur im Speichermodul 100 abhängen. Im Allgemeinen funktioniert der Ausheilprozess bei höheren Temperaturen besser. Je höher deshalb die Temperatur im Speichermodul 100 ist, desto kürzer die Zeit, für die der Satz von Speicherzellen unter Quarantäne gestellt werden muss. In einer Ausführungsform wird die Temperatur im Speichermodul 100 durch einen Temperatursensor im Speichermodul 100 ermittelt und der Zeitraum, während dem der Satz von Speicherzellen unter Quarantäne gestellt ist, wird durch ein Taktsignal in der Steuereinrichtung 110 ermittelt. Alternativ können die Temperatur und die Zeit unter Verwendung einer Spannungsdrift einer Sentinelzelle abgeschätzt werden, wie in „Temperature Accelerated Stress Time in a Memory Device“, US-Patentanmeldung Nr. ___ (Anwaltsaktenzeichen SDA-2151-US), beschrieben, die hiermit am gleichen Tag eingereicht wird und hierdurch durch Bezugnahme aufgenommen wird.
-
Zurück zu 7 kehrend, löscht die Steuereinrichtung 110 dann den Block, programmiert den Block neu und prüft die FBC, um zu sehen, ob der Block Anzeichen einer Verbesserung zeigt (Handlungen 735 und 740). Wenn es keine Anzeichen einer Verbesserung gibt und wenn die maximale Quarantänezeit erreicht wurde (Handlung 745), entfernt die Steuereinrichtung 110 den Block aus der Quarantäneliste, löscht ihn und stellt in zurück in die freie Liste (Handlung 750). Der Prozess endet dann (Handlung 755). 8 zeigt diesen Prozess des Unter-Quarantäne-Stellens eines Blocks.
-
Es sollte angemerkt werden, dass die obigen Abbildungen lediglich Beispiele waren und andere Implementierungen verwendet werden können. In einer alternativen Ausführungsform kann die Steuereinrichtung 100 beispielsweise, anstatt den Block vollständig aus dem Verkehr zu ziehen, die Zirkulation des unter Quarantäne stehenden Blocks verlangsamen, um ausreichend Zeit zu erlauben, damit die vom Speichermodul 100 erzeugte Hitze die Speicherzellen ausheilen und die gefangenen Ladungen freisetzen kann, während die Kenntnis gewahrt wird, dass der Block problematisch ist. Es sollte auch angemerkt werden, dass in einer Ausführungsform, wenn die Blöcke aus dem Umlauf entfernt werden, nur die physischen Blöcke aus dem Umlauf entfernt werden – nicht die Metablöcke. Die guten Blöcke im Metablock können wieder verknüpft werden, wodurch die Kapazitätsmenge verringert wird, die isoliert ist. Dies wird als „temporäre Quarantäne physischer Blöcke“ bezeichnet.
-
In noch einer anderen Ausführungsform kann das Speichermodul 100 mit einem Heizmodul versehen werden, das zusätzliche Hitze bereitstellt, anstatt die vom Speichermodul 100 bei seinem normalen Betrieb erzeugte Hitze zum Ausheilen zu nutzen, oder zusätzlich dazu. Da diese Ausführungsform jedoch nicht versucht, physische Schäden in der Speicherzelle zu heilen, sondern nur Ladungen freizusetzen, wird keine hohe Temperatur benötigt, deshalb ist kein bestimmtes Heizelement erforderlich. Die bloße Handlung des Betreibens der Speicherzellen im Leerlauf reicht aus, um eine wesentliche Verbesserung bereitzustellen.
-
Schlussendlich kann wie oben erwähnt ein beliebiger geeigneter Speichertyp verwendet werden. Halbleiter-Speichereinrichtungen beinhalten flüchtige Speichereinrichtungen, wie dynamische Speichereinrichtungen mit wahlfreiem Zugriff („DRAM“) oder statische Speichereinrichtungen mit wahlfreiem Zugriff („SRAM“), nichtflüchtige Speichereinrichtungen, wie resistiven Speicher mit wahlfreiem Zugriff („ReRAM“), elektrisch löschbarer programmierbarer schreibgeschützter Speicher („EEPROM“), Flash-Speicher (der auch als eine Teilmenge von EEPROM angesehen werden kann), ferroelektrischen Speicher mit wahlfreiem Zugriff („FRAM“) und magnetoresistiven Speicher mit wahlfreiem Zugriff („MRAM“) und andere Halbleiterelemente, die Informationen speichern können. Jeder Typ von Speichereinrichtung kann unterschiedliche Konfigurationen aufweisen. Flash-Speichereinrichtungen können zum Beispiel in einer NAND- oder einer NOR-Konfiguration konfiguriert sein.
-
Die Speichereinrichtungen können aus passiven und/oder aktiven Elementen gebildet werden, in beliebigen Kombinationen. Beispielsweise, aber nicht einschränkend, enthalten passive Halbleiter-Speicherelemente ReRAM-Einrichtungselemente, die in manchen Ausführungsformen ein Resistivitäts-umschaltendes Speicherelement enthalten, wie ein Antifuse-Phasenübergangsmaterial usw. und optional ein Leitelement wie eine Diode usw. Ferner enthalten aktive Halbleiter-Speicherelemente beispielsweise, aber nicht einschränkend, EEPROM und Flashspeicher-Einrichtungselemente, die in manchen Ausführungsformen Elemente enthalten, die einen Ladungsspeicherbereich wie ein Floating Gate, leitende Nanopartikel oder ein dielektrisches Ladungsspeichermaterial beinhalten.
-
Mehrere Speicherelemente können so konfiguriert sein, dass sie in Reihe verbunden sind, oder so, dass auf jedes Element einzeln zugegriffen werden kann. Beispielsweise, aber nicht einschränkend beinhalten Flashspeichereinrichtungen in einer NAND-Konfiguration (NAND-Speicher) typischerweise in Reihe geschaltete Speicherelemente. Ein NAND-Speicherarray kann so konfiguriert sein, dass das Array aus mehreren Speicherstrings besteht, in denen ein String aus mehreren Speicherelementen besteht, die sich eine einzige Bitleitung teilen und auf die als eine Gruppe zugegriffen wird. Alternativ können Speicherelemente so konfiguriert sein, dass auf jedes Element einzeln zugegriffen werden kann, z. B. ein NOR-Speicherarray. NAND- und NOR-Speicherkonfigurationen sind beispielhaft und Speicherelemente können anderweitig konfiguriert sein.
-
Die Halbleiter-Speicherelemente, die sich in und/oder auf einem Substrat befinden, können in zwei oder drei Dimensionen angeordnet sein, wie eine zweidimensionale Speicherstruktur oder eine dreidimensionale Speicherstruktur.
-
In einer zweidimensionalen Speicherstruktur sind die Halbleiter-Speicherelemente in einer einzigen Ebene oder einem einzigen Speichereinrichtungsniveau angeordnet. Üblicherweise sind Speicherelemente in einer zweidimensionalen Speicherstruktur in einer Ebene angeordnet (z. B. in einer Ebene in x-z-Richtung), die sich wesentlich parallel zu einer Hauptoberfläche eines Substrats erstreckt, das die Speicherelemente trägt. Das Substrat kann ein Wafer sein, über dem oder in dem die Speicherelemente ausgebildet sind, oder es kann ein Trägersubstrat sein, das an den Speicherelementen angebracht wird, nachdem sie ausgebildet wurden. Als nicht einschränkendes Beispiel kann das Substrat einen Halbleiter wie Silizium enthalten.
-
Die Speicherelemente können im einzelnen Speichereinrichtungsniveau in einem geordneten Array angeordnet sein, wie in einer Vielzahl von Zeilen und/oder Spalten. Die Speicherelemente können jedoch auch in nicht regelmäßigen oder nicht orthogonalen Konfigurationen in Arrays angeordnet sein. Die Speicherelemente können jeweils zwei oder mehr Elektroden oder Kontaktleitungen aufweisen, wie Bitleitungen und Wortleitungen.
-
Ein dreidimensionales Speicherarray ist so angeordnet, dass Speicherelemente mehrere Ebenen oder mehrere Speichereinrichtungsniveaus einnehmen, wodurch eine Struktur in drei Dimensionen gebildet wird (d. h. in den x-, y- und z-Richtungen, wobei die y-Richtung wesentlich senkrecht und die x- und z-Richtungen wesentlich parallel zur Hauptoberfläche des Substrats sind).
-
Als nicht einschränkendes Beispiel kann eine dreidimensionale Speicherstruktur vertikal als ein Stapel von mehreren zweidimensionalen Speichereinrichtungsniveaus angeordnet sein. Als ein weiteres nicht einschränkendes Beispiel kann ein dreidimensionales Speicherarray als mehrere vertikale Spalten (z. B. Spalten, die sich wesentlich senkrecht zur Hauptoberfläche des Substrats erstrecken, d. h. in der y-Richtung), wobei jede Spalte mehrere Speicherelemente in jeder Spalte aufweist, angeordnet sein. Die Spalten können in einer zweidimensionalen Konfiguration angeordnet sein, z. B. in einer x-z-Ebene, was in einer dreidimensionalen Anordnung von Speicherelementen mit Elementen auf mehreren vertikal gestapelten Speicherebenen resultiert. Andere Konfigurationen von Speicherelementen in drei Dimensionen können auch ein dreidimensionales Speicherarray bilden.
-
Als nicht einschränkendes Beispiel können die Speicherelemente in einem dreidimensionalen NAND-Speicherarray aneinander gekoppelt sein, um einen NAND-String in einem einzelnen horizontalen (z. B. x-z-)Speichereinrichtungsniveau zu formen. Alternativ können die Speicherelemente aneinander gekoppelt sein, um einen vertikalen NAND-String zu bilden, der mehrere horizontale Speichereinrichtungsniveaus durchquert. Man kann sich andere dreidimensionale Konfigurationen vorstellen, wobei manche NAND-Strings Speicherelemente in einem einzigen Speicherniveau beinhalten, während andere Strings Speicherelemente beinhalten, die mehrere Speicherniveaus umspannen können. Dreidimensionale Speicherarrays können ebenfalls in einer NOR-Konfiguration und in einer ReRAM-Konfiguration konstruiert werden. Üblicherweise werden in einem monolithischen dreidimensionalen Speicherarray ein oder mehrere Speichereinrichtungsniveaus über einem einzelnen Substrat gebildet. Optional kann das monolithische dreidimensionale Speicherarray auch ein oder mehrere Speicherschichten zumindest teilweise innerhalb des einzelnen Substrats aufweisen. Als nicht einschränkendes Beispiel kann das Substrat einen Halbleiter wie Silizium enthalten. In einem monolithischen dreidimensionalen Array werden die Schichten, die jedes Speichereinrichtungsniveau des Arrays bilden, typischerweise auf den Schichten der zugrunde liegenden Speichereinrichtungsniveaus des Arrays geformt. Schichten von benachbarten Speichereinrichtungsniveaus eines monolithischen dreidimensionalen Speicherarrays können jedoch gemeinsam genutzt werden oder dazwischenliegende Schichten zwischen Speichereinrichtungsniveaus aufweisen.
-
Andererseits können zweidimensionale Arrays getrennt geformt und danach zusammen verpackt werden, um eine nicht monolithische Speichereinrichtung mit mehreren Speicherschichten zu formen. Nicht monolithische gestapelte Speicher können zum Beispiel durch Formen von Speicherniveaus auf getrennten Substraten und danach Stapeln der Speicherniveaus übereinander konstruiert werden. Die Substrate können vor dem Stapeln ausgedünnt oder aus den Speichereinrichtungsniveaus entfernt werden, aber da die Speichereinrichtungsniveaus anfänglich über getrennten Substraten geformt werden, sind die resultierenden Speicherarrays keine monolithischen dreidimensionalen Speicherarrays. Ferner können mehrere zweidimensionale Speicherarrays oder dreidimensionale Speicherarrays (monolithisch oder nicht monolithisch) auf separaten Chips geformt werden und danach zusammen verpackt werden, um eine Speichereinrichtung mit gestapelten Chips zu formen.
-
Assoziierte Verschaltung ist üblicherweise für einen Betrieb der Speicherelemente und zur Kommunikation mit den Speicherelementen erforderlich. Als nicht einschränkende Beispiele, können Speichereinrichtungen Verschaltung aufweisen, die zum Steuern und Antreiben von Speicherelementen verwendet wird, um Funktionen wie Programmierung und Lesen auszuführen. Diese assoziierte Verschaltung kann sich auf dem gleichen Substrat wie die Speicherelemente und/oder auf einem separaten Substrat befinden. Eine Steuereinrichtung für Speicher-Lese-Schreibvorgänge kann beispielsweise auf einem separaten Steuereinrichtungschip und/oder auf dem gleichen Substrat wie die Speicherelemente angeordnet sein.
-
Fachleute werden erkennen, dass diese Erfindung nicht auf die beschriebenen, beispielhaften zweidimensionalen und dreidimensionalen Strukturen beschränkt ist, sondern alle relevanten Speicherstrukturen im Geist und Umfang der Erfindung abdeckt, wie hierin beschrieben und wie durch Fachleute verstanden.
-
Es ist beabsichtigt, dass die vorstehende detaillierte Beschreibung als eine Darstellung von ausgewählten Formen, die die Erfindung annehmen kann, und nicht als Definition der Erfindung verstanden wird. Es sind nur die folgenden Ansprüche, einschließlich aller Äquivalente, die den Umfang der beanspruchten Erfindung definieren sollen. Schließlich ist anzumerken, dass ein beliebiger Aspekt von beliebigen der hierin beschriebenen bevorzugten Ausführungsformen allein oder in Kombination miteinander verwendet werden kann.
