DE112013001486T5 - CHIP RESISTANT FOR EMBEDDING INTO A PCB AND METHOD FOR THE PRODUCTION THEREOF - Google Patents

CHIP RESISTANT FOR EMBEDDING INTO A PCB AND METHOD FOR THE PRODUCTION THEREOF Download PDF

Info

Publication number
DE112013001486T5
DE112013001486T5 DE201311001486 DE112013001486T DE112013001486T5 DE 112013001486 T5 DE112013001486 T5 DE 112013001486T5 DE 201311001486 DE201311001486 DE 201311001486 DE 112013001486 T DE112013001486 T DE 112013001486T DE 112013001486 T5 DE112013001486 T5 DE 112013001486T5
Authority
DE
Germany
Prior art keywords
internal electrode
substrate
internal
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201311001486
Other languages
German (de)
Inventor
c/o Koa Corp. Toyoda Motohisa
c/o Koa Corp. Maeda Yukinori
c/o Koa Corp. Karasawa Hidekazu
c/o Koa Corp. Aruga Katsumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Publication of DE112013001486T5 publication Critical patent/DE112013001486T5/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

Vorgesehen ist ein Chipwiderstand zur Einbettung in eine Platte, der imstande ist, eine Leitungsverdrahtung auf sowohl der vorderen als auch hinteren Oberfläche des Chipwiderstands durch eine Durchkontaktierung zu verbinden. Der Chipwiderstand ist mit Folgendem vorgesehen: einem isolierenden Substrat, ersten internen Elektroden, einem Widerstandsfilm, einem Schutzfilm, zweiten internen Elektroden, die so gebildet sind, dass sie mit einem freigelegten Teil der ersten internen Elektrode verbunden sind, und so dass sie den Endteil des Schutzfilms abdecken, einer dritten internen Elektrode mit der gleichen Größe wie eine interne Elektrode, die aus der ersten internen Elektrode und der zweiten internen Elektrode gebildet wird, eine leitende Endoberflächenschicht, die auf einer Endoberfläche des Substrats gebildet ist, und externe Elektroden zur kontinuierlichen Abdeckung der internen Elektrode, die auf der vorderen Oberfläche gebildet ist, der leitenden Endoberflächenschicht, und der der dritten internen Elektrode, die auf der hinteren Oberfläche gebildet ist; wobei die Länge der internen Elektrode auf der vorderen Oberfläche des Substrats und die Länge der dritten internen Elektrode auf der hinteren Oberfläche 1/3 oder mehr und weniger als 1/2 der Länge des Substrats in seiner Längsrichtung beträgt.A chip resistor for embedding in a plate is provided which is capable of connecting lead wiring on both the front and rear surfaces of the chip resistor through a via. The chip resistor is provided with the following: an insulating substrate, first internal electrodes, a resistance film, a protective film, second internal electrodes, which are formed so as to be connected to an exposed part of the first internal electrode, and so that they form the end part of the Protective film, a third internal electrode of the same size as an internal electrode formed from the first internal electrode and the second internal electrode, a conductive end surface layer formed on an end surface of the substrate, and external electrodes for continuously covering the internal electrode formed on the front surface, the conductive end surface layer, and that of the third internal electrode formed on the rear surface; wherein the length of the internal electrode on the front surface of the substrate and the length of the third internal electrode on the rear surface is 1/3 or more and less than 1/2 of the length of the substrate in its longitudinal direction.

Description

Technisches GebietTechnical area

Die Erfindung bezieht sich auf einen Chipwiderstand, der verwendet werden soll, um in einer Platte, wie beispielsweise einer laminierten Leiterplatte etc. eingebettet zu werden, sowie auf ein Verfahren zu dessen Herstellung.The invention relates to a chip resistor to be used to be embedded in a board such as a laminated circuit board, etc., and to a method of manufacturing the same.

Hintergrund der TechnikBackground of the technique

Zusammen mit der Tendenz zur Verkleinerung elektronischer Ausrüstungen werden elektronische Teile, wie beispielsweise Chipwiderstände etc. nicht nur auf der vorderen Oberfläche oder der hinteren Oberfläche der Leiterplatte angebracht, sondern werden auch innerhalb der Leiterplatte etc. angebracht. Ein Beispiel eines Chipwiderstands wird vorgeschlagen, um auf derartige Anforderungen zur Reduzierung ihrer Dicke zu reagieren (es sei auf die japanische, offengelegte Patentveröffentlichung 2011-91140 Bezug genommen). Der Chipwiderstand ist in eine isolierende Schicht von beispielsweise einer laminierten Leiterplatte eingebettet, einen Durchgangsweg bzw. eine Durchkontaktierung wird durch Ätzen etc. durch Bestrahlung mit einem Laserstrahl etc. gebildet, die Durchkontaktierung wird mit leitendem Material gefüllt, und dann wird der Chipwiderstand durch die Durchkontaktierung mit der Schaltungsverdrahtung verbunden, die auf der vorderen Oberfläche der isolierenden Schicht gebildet ist.Along with the tendency for downsizing electronic equipment, electronic parts such as chip resistors, etc. are not only mounted on the front surface or the back surface of the circuit board, but are also mounted inside the circuit board, etc. An example of a chip resistor is proposed to respond to such requirements for reducing its thickness Japanese Laid-Open Patent Publication 2011-91140 Referred to). The chip resistor is embedded in an insulating layer of, for example, a laminated circuit board, a via is formed by etching, etc. by irradiation with a laser beam, etc., the via is filled with conductive material, and then the chip resistance through the via connected to the circuit wiring formed on the front surface of the insulating layer.

Zusammenfassung der ErfindungSummary of the invention

Technisches ProblemTechnical problem

Der Chipwiderstand, der in der Patentveröffentlichung beschrieben wird, besitzt breite Elektroden auf der vorderen Oberfläche und eine Leitungsverbindung ist durch die Durchkontaktierung möglich. Der Chipwiderstand ist jedoch ohne irgendeine Elektrode auf der hinteren Oberfläche vorgesehen, wodurch die Leitungsverbindung auf der hinteren Oberfläche durch die Durchkontaktierung schwierig ist. Damit der Chipwiderstand innerhalb der laminierten Leiterplatte etc. angebracht werden kann, ist es erforderlich, dass die Leitungsverbindung durch die Durchkontaktierung auf sowohl den vorderen als auch hinteren Oberflächen des Widerstands möglich ist, der innerhalb der leitenden Schicht aus dem Gesichtspunkt einer hochdichten Anbringung eingebettet ist.The chip resistor described in the patent publication has wide electrodes on the front surface and conduction connection is possible through the via. However, the chip resistance is provided without any electrode on the back surface, making the wiring on the back surface through the via difficult. In order for the chip resistor to be mounted within the laminated circuit board, etc., it is required that the wiring be possible through the via on both the front and back surfaces of the resistor embedded within the conductive layer from the viewpoint of high-density mounting.

Die Erfindung wurde angesichts der oben erwähnten Umstände gemacht. Daher ist es ein Ziel der Erfindung einen Chipwiderstand zur Einbettung in einer Platte vorzusehen, der es ermöglicht, dass eine Leitungsverbindung zu sowohl den vorderen als auch hinteren Oberflächen des Widerstands durch die Durchkontaktierung erfolgt.The invention has been made in view of the above-mentioned circumstances. Therefore, it is an object of the invention to provide a chip resistor for embedding in a plate that allows a line connection to both the front and back surfaces of the resistor through the via.

Lösung für das ProblemSolution to the problem

Der Chipwiderstand, der in die Leiterplatte eingebettet werden soll, weist Folgendes auf: ein isolierendes Substrat mit einer vorderen Oberfläche und einer hinteren Oberfläche, ein Paar von ersten internen Elektroden, das auf der vorderen Oberfläche des Substrats gebildet ist; einen Widerstandsfilm, der zwischen dem Paar der ersten internen Elektroden gebildet ist; einen Schutzfilm, der so gebildet ist, dass er einen Bereich abdeckt, wo der Widerstandsfilm gebildet ist und so, dass er zumindest einen Teil der ersten internen Elektrode freilegt; ein Paar von zweiten internen Elektroden, das so gebildet ist, dass es mit dem freigelegten Teil der ersten internen Elektroden verbunden ist, und dass es den Endteil des Schutzfilms abdeckt; ein dritte, interne Elektrode, die auf der hinteren Oberfläche des Substrats gebildet ist, wobei die dritte interne Elektrode die gleiche Größe wie eine interne Elektrode besitzt, die durch die erste interne Elektrode und die zweite interne Elektrode gebildet wird; eine leitende Endoberflächenschicht, die auf der Endoberfläche des Substrats gebildet ist; und eine externe Elektrode zur kontinuierlichen Abdeckung der internen Elektrode, die durch die erste interne Elektrode und die zweite interne Elektrode, die leitende Endoberflächenschicht und die dritte interne Elektrode gebildet wird; wobei die Länge der internen Elektrode auf der vorderen Oberfläche des Substrats und die Länge der dritten internen Elektrode auf der hinteren Oberfläche des Substrats 1/3 oder mehr und weniger als die Hälfte (1/2) der Länge des Substrats in seiner Längsrichtung betragen.The chip resistor to be embedded in the circuit board includes: an insulating substrate having a front surface and a back surface, a pair of first internal electrodes formed on the front surface of the substrate; a resistance film formed between the pair of first internal electrodes; a protective film formed to cover an area where the resistance film is formed and to expose at least a part of the first internal electrode; a pair of second internal electrodes formed to be connected to the exposed part of the first internal electrodes, and to cover the end part of the protection film; a third internal electrode formed on the back surface of the substrate, the third internal electrode having the same size as an internal electrode formed by the first internal electrode and the second internal electrode; a conductive end surface layer formed on the end surface of the substrate; and an external electrode for continuously covering the internal electrode formed by the first internal electrode and the second internal electrode, the conductive end surface layer, and the third internal electrode; wherein the length of the internal electrode on the front surface of the substrate and the length of the third internal electrode on the back surface of the substrate are 1/3 or more and less than half (1/2) of the length of the substrate in its longitudinal direction.

Das Verfahren zur Herstellung eines Chipwiderstands zur Einbettung in einer Platte gemäß der Erfindung weist Folgendes auf: Präparieren eines isolierenden, großformatigen Substrats mit einer vorderen Oberfläche und einer hinteren Oberfläche; Bilden eines Paars von ersten internen Elektroden an jedem Abschnitt der vorderen Oberfläche des Substrats; Bilden eines Paars von dritten internen Elektroden an jedem Abschnitt der hinteren Oberfläche des Substrats, wobei die dritten interne Elektrode eine Länge von 1/3 oder mehr und weniger als die Hälfte (1/2) der Länge des Abschnitts in der Längsrichtung besitzt; Bilden eines Widerstandsfilms bei jedem Abschnitt, um das Paar der ersten internen Elektroden zu verbinden; Bilden eines Schutzfilms, der den Widerstandsfilm abdeckt und zumindest einen Teil der ersten internen Elektrode freilegt; Bilden zweiter interner Elektroden, die mit dem freigelegten Teil der ersten internen Elektrode verbunden sind und die den Endteil des Schutzfilms abdeckt, wobei eine interne Elektrode, die durch die erste interne Elektrode und die zweite interne Elektrode auf der vorderen Oberfläche des Substrats gebildet wird, die gleiche Größe wie die dritte interne Elektrode besitzt; Teilen des großformatigen Substrats und Bilden einer leitenden Endoberflächenschicht auf der unterteilten Endoberfläche; und Bilden einer externen Elektrode, die kontinuierlich die interne Elektrode überdeckt, die durch die erste interne Elektrode und die zweite interne Elektrode, die leitende Endoberflächenschicht und die dritte interne Elektrode gebildet wird.The method of manufacturing a chip resistor for embedding in a plate according to the invention comprises: preparing an insulating large-sized substrate having a front surface and a back surface; Forming a pair of first internal electrodes at each portion of the front surface of the substrate; Forming a pair of third internal electrodes at each portion of the back surface of the substrate, the third internal electrode having a length of 1/3 or more and less than half (1/2) the length of the portion in the longitudinal direction; Forming a resistive film at each portion to connect the pair of first internal electrodes; Forming a protective film which covers the resistive film and exposes at least a part of the first internal electrode; Forming second internal electrodes connected to the exposed part of the first internal electrode and covering the end part of the protective film, wherein an internal electrode formed by the first internal electrode and the second internal electrode on the front surface of the substrate same size as the third internal electrode has; Dividing the large size substrate and forming a conductive end surface layer on the divided end surface; and forming an external electrode that continuously covers the internal electrode formed by the first internal electrode and the second internal electrode, the conductive end surface layer, and the third internal electrode.

Da der Chipwiderstand gemäß der Erfindung mit breiten Elektroden der gleichen Größe auf sowohl den vorderen als auch hinteren Oberflächen des Widerstands vorgesehen ist, wird es möglich, dass Schaltungsverdrahtungsschichten auf den vorderen und hinteren Oberflächen der isolierenden Schicht direkt mit dem Widerstand durch Einbettung des Widerstands innerhalb einer isolierenden Schicht der laminierten Leiterplatte etc., Bilden der Durchkontaktierung durch Ätzen etc., durch Ausstrahlen eines Laserstrahls etc. und durch Füllen von leitendem Material in die Durchkontaktierung verbunden werden können. Daher wird eine hochdichte Anbringung des Chipwiderstands in der laminierten Leiterplatte etc. möglich.Since the chip resistor according to the invention is provided with wide electrodes of the same size on both the front and rear surfaces of the resistor, it becomes possible that circuit wiring layers on the front and back surfaces of the insulating layer directly with the resistor by embedding the resistor within a insulating layer of the laminated circuit board, etc., forming the via by etching, etc., by irradiating a laser beam, etc., and by filling conductive material into the via. Therefore, a high-density mounting of the chip resistance in the laminated circuit board, etc. becomes possible.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

1A ist eine Querschnittansicht eines Chipwiderstands zur Einbettung in einer Platte gemäß dem ersten Ausführungsbeispiel der Erfindung. 1A Fig. 12 is a cross-sectional view of a chip resistor for embedding in a plate according to the first embodiment of the invention.

1B ist eine Querschnittansicht eines Chipwiderstands zur Einbettung in einer Platte gemäß dem zweiten Ausführungsbeispiel der Erfindung. 1B FIG. 12 is a cross-sectional view of a chip resistor for embedding in a plate according to the second embodiment of the invention. FIG.

2 ist eine Querschnittansicht, die den Zustand zeigt, in dem der Widerstand innerhalb einer laminierten Leiterplatte angebracht ist. 2 Fig. 12 is a cross-sectional view showing the state where the resistor is mounted inside a laminated circuit board.

3A–3G zeigen den Herstellungsprozess des Widerstands, wobei (a) die vordere Oberfläche des großformatigen Substrats zeigt, (b) die hintere Oberfläche des großformatigen Substrats zeigt, und (c) einen Querschnitt eines Abschnitts des großformatigen Substrats entlang seiner Längsrichtung zeigt. 3A - 3G show the manufacturing process of the resistor, wherein (a) shows the front surface of the large-sized substrate, (b) shows the rear surface of the large-sized substrate, and (c) shows a cross section of a portion of the large-sized substrate along its longitudinal direction.

3A zeigt die Schritte zur Präparierung eines isolierenden, großformatigen Substrats mit einer vorderen Oberfläche und einer hinteren Oberfläche. 3A shows the steps for preparing an insulating, large-sized substrate having a front surface and a back surface.

3B zeigt den Schritt des Bildens der ersten internen Elektrode auf jedem Abschnitt der vorderen Oberfläche des großformatigen Substrats und des Bildens der dritten internen Elektrode auf jedem Abschnitt der hinteren Oberfläche des Substrats. 3B Fig. 15 shows the step of forming the first internal electrode on each portion of the front surface of the large-sized substrate and forming the third internal electrode on each portion of the back surface of the substrate.

3C zeigt den Schritt, in dem der Widerstandsfilm auf jedem Abschnitt gebildet wird, um mit dem Paar der ersten internen Elektroden verbunden zu werden. 3C Fig. 10 shows the step of forming the resistive film on each portion to be connected to the pair of first internal electrodes.

3D zeigt den Schritt, in dem der Schutzfilm gebildet wird, um den Widerstandsfilm zu bedecken. 3D shows the step in which the protective film is formed to cover the resistive film.

3E zeigt den Schritt, in dem die zweite interne Elektrode so gebildet wird, dass sie mit dem freigelegten Teil der ersten internen Elektrode verbunden ist und den Endteil des Schutzfilms abdeckt. 3E FIG. 15 shows the step in which the second internal electrode is formed so as to be connected to the exposed part of the first internal electrode and cover the end part of the protective film.

3F zeigt den Schritt, in dem die zweite interne Elektrode des zweiten Ausführungsbeispiels gebildet wird. 3F shows the step in which the second internal electrode of the second embodiment is formed.

3G zeigt den Schritt, in dem das großformatige Substrat unterteilt und eine leitende Endoberflächenschicht auf der unterteilten Endoberfläche gebildet wird. 3G shows the step in which the large-sized substrate is divided and a conductive end surface layer is formed on the divided end surface.

3H zeigt den Schritt, in dem die externe Elektrode gebildet wird, um die internen Elektroden, die auf der vorderen Oberfläche des Substrats gebildet sind, die leitende Endoberflächenschicht und die dritte interne Elektrode, die auf der hinteren Oberfläche des Substrats gebildet ist, kontinuierlich abzudecken. 3H FIG. 15 shows the step in which the external electrode is formed to continuously cover the internal electrodes formed on the front surface of the substrate, the conductive end surface layer, and the third internal electrode formed on the back surface of the substrate.

4 ist eine Querschnittansicht, die den Zustand zeigt, in dem der Widerstand der herkömmlichen Technik und ein Widerstand gemäß der Erfindung, die jeweils innerhalb der laminierten Leiterplatte angebracht sind, verglichen werden. 4 Fig. 12 is a cross-sectional view showing the state in which the conventional art resistor and a resistor according to the invention, which are respectively mounted inside the laminated circuit board, are compared.

5 ist eine Querschnittansicht, die den Zustand zeigt, in dem eine Vielzahl von Widerständen der herkömmlichen Technik und eine Vielzahl von Widerständen gemäß der Erfindung, die jeweils innerhalb einer Vielzahl von Schichten in der laminierten Leiterplatte angebracht sind, verglichen werden. 5 Fig. 12 is a cross-sectional view showing the state in which a plurality of resistors of the conventional art and a plurality of resistors according to the invention, each mounted within a plurality of layers in the laminated circuit board, are compared.

Beschreibung der AusführungsbeispieleDescription of the embodiments

Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf 1A bis 5 beschrieben. Gleiche oder entsprechende Teile oder Elemente werden mit den gleichen Bezugszeichen über die Ansichten hinweg bezeichnet und erläutert.Embodiments of the invention will be described below with reference to FIG 1A to 5 described. Like or corresponding parts or elements are designated and illustrated with the same reference numbers throughout the views.

1A zeigt einen Chipwiderstand zur Einbettung in eine Platte gemäß dem ersten Ausführungsbeispiel der Erfindung. Für den Widerstand 10 ist es vorgesehen, dass dieser innerhalb der laminierten Leiterplatte etc. angebracht wird. Daher ist er dadurch gekennzeichnet, dass er extrem dünn ist und breite Elektrodenbereiche auf der vorderen Oberfläche und der hinteren Oberfläche des Substrats besitzt. Beispielsweise wurde eine Gesamtdicke (Höhe) von 0,15 mm in dem Chipwiderstand der 0603-Bauart (0,6 mm × 0,3 mm Größe) etc. erreicht. 1A shows a chip resistor for embedding in a plate according to the first embodiment of the invention. For the resistance 10 it is intended that this is mounted within the laminated circuit board, etc. Therefore, it is characterized by being extremely thin and having wide electrode areas on the front surface and the back surface of the substrate. For example, a total thickness (height) was of 0.15 mm in the chip resistor of the 0603 type (0.6 mm × 0.3 mm size), etc.

Hinsichtlich des isolierenden Substrats 11 mit der vorderen Oberfläche und der hinteren Oberfläche werden Keramiksubstrate aus Aluminiumoxid etc. mit einer Dicke von ungefähr 100 μm verwendet. Ein Paar von ersten internen Elektroden 12 bestehend aus einem leitenden Körper des Ag-Pd-Systems, ist auf der vorderen Oberfläche an beiden Seiten des Substrats 11 gebildet. Ein Paar von dritten internen Elektroden 16, bestehend aus einem leitenden Körper des Ag-Pd-Systems, ist auf der hinteren Oberfläche an beiden Seiten des Substrats 11 gebildet.Regarding the insulating substrate 11 With the front surface and the back surface, ceramic substrates of alumina etc. having a thickness of about 100 μm are used. A pair of first internal electrodes 12 consisting of a conductive body of the Ag-Pd system, is on the front surface on both sides of the substrate 11 educated. A pair of third internal electrodes 16 consisting of a conductive body of the Ag-Pd system, is on the back surface on both sides of the substrate 11 educated.

Ein Widerstandsfilm 13 des Dickfilm-Widerstandskörpers, bestehend aus RuO2 etc. als Hauptkomponente, ist zwischen dem Paar der ersten internen Elektroden 12 gebildet. Und der Schutzfilm 14 ist so gebildet, dass er einen Bereich abdeckt, wo der Widerstandsfilm 13 gebildet ist, und so dass er zumindest einen Teil der ersten internen Elektrode 12 freilegt. Der Schutzfilm 14 ist eine isolierende Schicht aus Glas oder Harz etc. und besitzt einen Aufbau einer einzelnen Schicht oder mehrerer Schichten, die aus Glasschichten und Harzschichten bestehen.A resistance film 13 of the thick film resistor body consisting of RuO 2, etc. as a main component is between the pair of first internal electrodes 12 educated. And the protective film 14 is formed so as to cover an area where the resistance film 13 is formed, and so that he at least part of the first internal electrode 12 exposes. The protective film 14 is an insulating layer of glass or resin, etc., and has a structure of a single layer or multiple layers consisting of glass layers and resin layers.

Der Widerstand ist mit einem Paar von zweiten internen Elektroden 15 vorgesehen, die mit dem freigelegten Teil 12a der ersten internen Elektrode 12 verbunden ist und so gebildet sind, dass sie einen Endteil des Schutzfilms 14 abdecken. Die zweite interne Elektrode 15 wird durch Verwenden des leitenden Harzes gebildet, der ein Ag-Systemmaterial als leitendes Material aufweist. Eine interne Elektrode auf der vorderen Oberfläche des Substrats 11 besteht aus der ersten internen Elektrode 12 un der zweiten internen Elektrode 15. Die Länge der zweiten internen Elektrode 15 in der Längsrichtung des Substrats beträgt 1/3 oder mehr der Länge des Substrats 11 in Längsrichtung. Beispielsweise ist dies mehr als 200 μm bei der 0603-Bauart (0,6 mm × 0,3 mm Größe) und mehr als 333 μm in der 1005-Bauart (1,0 mm × 0,5 mm Größe).The resistor is connected to a pair of second internal electrodes 15 provided with the exposed part 12a the first internal electrode 12 is connected and formed so that it has an end portion of the protective film 14 cover. The second internal electrode 15 is formed by using the conductive resin having an Ag system material as a conductive material. An internal electrode on the front surface of the substrate 11 consists of the first internal electrode 12 and the second internal electrode 15 , The length of the second internal electrode 15 in the longitudinal direction of the substrate is 1/3 or more of the length of the substrate 11 longitudinal. For example, this is more than 200 μm in the 0603 type (0.6 mm × 0.3 mm size) and more than 333 μm in the 1005 type (1.0 mm × 0.5 mm size).

Hier beträgt, wie in 2 gezeigt, im Fall des Einbettens des Widerstands 10 innerhalb der isolierenden Schicht 20 der laminierten Leiterplatte etc. und des Bildens der Durchkontaktierung V durch Ätzen, durch Ausstrahlen eines Laserstrahls etc., der Durchmesser der Durchkontaktierung V ungefähr 100 μm in der 0603-Bauart und ungefähr 150 μm in der 1005-Bauart. Daher tritt selbst bei einer fehlerhaften Positionierung von ungefähr dem Doppelten des Durchmessers der Durchkontaktierung V, kein Problem bei der Verbindung zwischen der internen Elektrode und der Leitungsverdrahtungsschicht gemäß dem Widerstand der Erfindung auf.Here is how in 2 shown in the case of embedding the resistor 10 within the insulating layer 20 of the laminated circuit board, etc., and forming the via V by etching, irradiating a laser beam, etc., the diameter of the via V about 100 μm in the 0603-type, and about 150 μm in the 1005-type. Therefore, even with an incorrect positioning of approximately twice the diameter of the via V, no problem occurs in the connection between the internal electrode and the line wiring layer according to the resistor of the invention.

Ferner ist die maximale Länge der zweiten internen Elektrode 15 in der Längsrichtung des Substrats so gebildet, dass sie weniger als die Hälfte (1/2) des Substrats 11 in seiner Längsrichtung beträgt. Hier ist es notwendig, obwohl die maximale Länge weniger als 1/2 des Substrats 11 beträgt, einen Raum zwischen den Elektroden zu bilden, so dass diese nicht nach dem Bilden der externen Elektrode 18 kurzgeschlossen werden, die die zweite interne Elektrode 15 abdeckt. Es ist bevorzugt, dass die Breite der zweiten internen Elektrode 15 auf der vorderen Oberfläche des Widerstands die volle Breite des Substrats 11 ist. Ferner ist das Substrat 11 rechteckig, wobei die Richtung, in der das Paar der Elektroden angeordnet ist, lang ist und die orthogonale Richtung dazu kurz ist.Further, the maximum length of the second internal electrode 15 in the longitudinal direction of the substrate so as to be less than half (1/2) of the substrate 11 in its longitudinal direction. Here it is necessary, although the maximum length is less than 1/2 of the substrate 11 is to form a space between the electrodes so that they do not form after forming the external electrode 18 be shorted, the second internal electrode 15 covers. It is preferable that the width of the second internal electrode 15 on the front surface of the resistor the full width of the substrate 11 is. Further, the substrate 11 rectangular, wherein the direction in which the pair of electrodes is arranged is long and the orthogonal direction to it is short.

Da die Ag-Systempaste (leitende Harzpaste), die aus Harz besteht, weich ist, wenn die Paste aufgebracht wird, werden Niveaustufen, die durch die erste interne Elektrode 12, den Widerstandsfilm 13, den Schutzfilm 14 etc. auf der vorderen Oberfläche des Substrats gebildet sind, absorbiert, und infolgedessen wird eine breite und flache interne Elektrode 15 zur Durchkontaktierungsverbindung erhalten. Ferner ist es für die dritte interne Elektrode 16, die auf der hinteren Oberfläche des Substrats 11 gebildet ist, bevorzugt, dass die Breite die vollständige Breite des Substrats 11 ist, die Länge in Längsrichtung des Substrats die gleiche wie die zweite interne Elektrode 15 ist, d. h. 1/3 oder mehr und weniger als 1/2 der Länge des Substrats in seiner Längsrichtung. Daher wird eine breite und flache Elektrode 16 erhalten, die für die Durchkontaktierungsverbindung geeignet ist.Since the Ag system paste (conductive resin paste) made of resin is soft when the paste is applied, levels are changed by the first internal electrode 12 , the resistance film 13 , the protective film 14 etc. are formed on the front surface of the substrate, and as a result becomes a wide and flat internal electrode 15 to the via connection. Further, it is for the third internal electrode 16 placed on the back surface of the substrate 11 is formed, it is preferred that the width is the full width of the substrate 11 is the length in the longitudinal direction of the substrate the same as the second internal electrode 15 is, ie 1/3 or more and less than 1/2 of the length of the substrate in its longitudinal direction. Therefore, a wide and flat electrode 16 which is suitable for the via connection.

Eine leitende Endoberflächenschicht 17, die aus einem Ni-Cr-Dünnfilm besteht, der durch Sputtern auf der Endoberfläche an beiden Enden des Substrats 11 gebildet wird, wird so gebildet, dass die interne Elektrode, die aus der ersten internen Elektrode 12 und der zweiten internen Elektrode 15 auf der vorderen Oberfläche besteht, und die dritten interne Elektrode 16 auf der hinteren Oberfläche elektrisch leitend sind.A conductive end surface layer 17 which consists of a Ni-Cr thin film formed by sputtering on the end surface at both ends of the substrate 11 is formed, so that the internal electrode, which consists of the first internal electrode 12 and the second internal electrode 15 on the front surface, and the third internal electrode 16 on the back surface are electrically conductive.

Ferner ist eine externe Elektrode 18 gebildet, die kontinuierlich die zweite interne Elektrode 15, die auf der vorderen Oberfläche des Substrats gebildet ist, die leitende Endoberflächenschicht 17 und die dritte interne Elektrode 16 auf der hinteren Oberfläche des Substrats abdeckt. Die externe Elektrode 18 besteht aus einer einzelnen Schicht einer Cu-plattierten Schicht oder aus einer Ni-plattierten Schicht und einer Cu-plattierten Schicht. Im Hinblick auf die Cu-plattierte Schicht kann eine gute Anschlussfähigkeit mit Cu-plattiertem Füllmaterial erhalten werden, welches zur Durchkontaktierungsfüllverbindung verwendet wird, wenn der Widerstand innerhalb der laminierten Leiterplatte etc. angebracht wird.Further, an external electrode 18 formed, which is continuously the second internal electrode 15 formed on the front surface of the substrate, the conductive end surface layer 17 and the third internal electrode 16 covering on the back surface of the substrate. The external electrode 18 consists of a single layer of a Cu-plated layer or of a Ni-plated layer and a Cu-plated layer. With respect to the Cu-plated layer, good contactability with Cu-plated filler material used for the via fill compound can be obtained when the resistor is mounted inside the laminated circuit board, etc.

Als nächstes wird ein Chipwiderstand des zweiten Ausführungsbeispiels der Erfindung, der in 1B gezeigt ist, erläutert. Obwohl der Grundaufbau des Chipwiderstands der gleich wie der des Chipwiderstands des ersten Ausführungsbeispiels ist, unterscheidet er sich dadurch, dass die zweite interne Elektrode 15a so gebildet ist, dass sie etwas kleiner als die zweite interne Elektrode 15 des ersten Ausführungsbeispiels ist, und der Kantenteil des Substrats (bei der Markierung A gezeigt) der ersten internen Elektrode 12 nicht durch die Elektrode 15a abgedeckt ist. Next, a chip resistor of the second embodiment of the invention shown in FIG 1B is shown explained. Although the basic structure of the chip resistance is the same as that of the chip resistor of the first embodiment, it differs in that the second internal electrode 15a is formed so that it is slightly smaller than the second internal electrode 15 of the first embodiment, and the edge portion of the substrate (shown at the mark A) of the first internal electrode 12 not through the electrode 15a is covered.

Gleich ist wie bei dem ersten Ausführungsbeispiel, dass die Länge der internen Elektrode, die aus der ersten internen Elektrode 12 und der zweiten internen Elektrode 15a besteht, die gleiche wie die Länge der dritten internen Elektrode 16 ist, die auf der hinteren Oberfläche gebildet ist. Da die zweite interne Elektrode 15a so gebildet ist, dass sie den Kantenteil der ersten internen Elektrode 12 freilegt, behindert beim Brechen des großformatigen Substrats, das später erwähnt wird, die zweite interne Elektrode 15a das Brechen des Substrats nicht, wodurch die Brecheigenschaften von diesem verbessert werden.Same as in the first embodiment, that the length of the internal electrode, that of the first internal electrode 12 and the second internal electrode 15a is the same as the length of the third internal electrode 16 is, which is formed on the back surface. Because the second internal electrode 15a is formed so that it the edge portion of the first internal electrode 12 when breaking the large-sized substrate, which will be mentioned later, hinders the second internal electrode 15a the breaking of the substrate not, whereby the breaking properties are improved by this.

Als nächstes wird das Herstellungsverfahren des Chipwiderstands gemäß der Erfindung unter Bezugnahme auf 3A–3H erläutert. Zunächst wird das großformatige Keramiksubstrat 110 aus beispielsweise Aluminiumoxid mit einer vorderen Oberfläche und einer hinteren Oberfläche präpariert (es sei auf 3A Bezug genommen). Das großformatige Substrat besitzt Längsnuten X und Quernuten Y, um später eine Menge von Abschnitten zu erzeugen, die durch Teilen entlang der Längsnuten X und der Quernuten Y gebildet werden, und ein Abschnitt wird ein Substrat 11.Next, the method of manufacturing the chip resistor according to the invention will be described with reference to FIG 3A - 3H explained. First, the large-sized ceramic substrate 110 prepared from, for example, alumina having a front surface and a back surface (be it on 3A Referred to). The large-sized substrate has longitudinal grooves X and transverse grooves Y to later produce a set of portions formed by dividing along the longitudinal grooves X and the transverse grooves Y, and a portion becomes a substrate 11 ,

Als nächstes wird ein Paar von ersten internen Elektroden 12 auf einem Abschnitt auf der vorderen Oberfläche eines großformatigen Substrats 110 durch Siebdrucken einer Ag-Pd-Paste (wobei Ag-Pd-Systemmetallmaterial und Glas gemischt werden) und Brennen gebildet. In ähnlicher Weise wird ein Paar von dritten, internen Elektroden 16 auf jedem Abschnitt auf der hinteren Oberfläche des großformatigen Substrats 110 durch Siebdrucken einer Ad-Pd-Paste (wobei Ag-Pd-Systemmetallmaterial und Glas gemischt wird) und Brennen erzeugt (es sei auf 3B Bezug genommen).Next is a pair of first internal electrodes 12 on a section on the front surface of a large-sized substrate 110 by screen printing Ag-Pd paste (Ag-Pd system metal material and glass are mixed) and firing. Similarly, a pair of third, internal electrodes 16 on each section on the back surface of the large format substrate 110 by screen printing an Ad-Pd paste (blending Ag-Pd system metal material and glass) and firing (be it on 3B Referred to).

Hier ist die Länge der ersten internen Elektrode 12 in der Längsrichtung kürzer als die Länge der zweiten internen Elektrode 15, was später erläutert wird, und die Entfernung zwischen den ersten internen Elektroden wird weitgehend festgelegt, so dass ein breiter Bereich von Widerstandswerten erhalten werden kann. Im Gegensatz dazu wird die Länge der dritten internen Elektrode in der Längsrichtung so gebildet, dass sie 1/3 oder mehr und weniger als 1/2 der Länge eines Abschnitts in der Längsrichtung beträgt (es sei auf 3B(c) Bezug genommen). D. h. die dritte interne Elektrode 16 muss eine breite Elektrode sein, um in geeigneter Weise die Durchkontaktierungsverbindung zu ermöglichen.Here is the length of the first internal electrode 12 shorter in the longitudinal direction than the length of the second internal electrode 15 which will be explained later, and the distance between the first internal electrodes is largely set, so that a wide range of resistance values can be obtained. In contrast, the length of the third internal electrode in the longitudinal direction is formed to be 1/3 or more and less than 1/2 the length of a portion in the longitudinal direction (be it on 3B (c) Referred to). Ie. the third internal electrode 16 must be a wide electrode to suitably facilitate the via connection.

Als nächstes wird ein Widerstandsfilm 13 auf jedem Abschnitt gebildet, um ein Paar von ersten internen Elektroden 12 durch Siebdrucken einer RuO2-Systemwiderstandspaste (RuO2-Systemwiderstandsmaterial und Glas gemischt) und Brennen zu verbinden (es sei auf 3C Bezug genommen). Und der Schutzfilm 14, der aus einer Glasschicht und einer Harzschicht besteht, ist so gebildet, dass er den Widerstandsfilm 1 abdeckt und zumindest einen Teil der ersten internen Elektrode 12 freilegt (es sei auf 3D Bezug genommen).Next is a resistor film 13 formed on each section to a pair of first internal electrodes 12 by screen-printing a RuO 2 system resistor paste (RuO 2 system resistor material and glass mixed) and firing to connect (be it on 3C Referred to). And the protective film 14 consisting of a glass layer and a resin layer is formed so as to form the resistance film 1 covers and at least part of the first internal electrode 12 uncovered (be on 3D Referred to).

Als nächstes wird die zweite interne Elektrode 15 aus Harz gebildet, um mit dem freigelegten Teil 12a der ersten internen Elektrode verbunden zu werden, und um den Endteil des Schutzfilms durch Siebdrucken eines Ag-Systemharzes (leitendes Ag-Systemmaterial und Harz gemischt) und durch Erwärmen zur Aushärtung abzudecken (es sei auf 3E Bezug genommen). Die Länge D der zweiten internen Elektrode 15 ist so gebildet, dass sie der Länge D der dritten internen Elektrode 16 in dem ersten Ausführungsbeispiel entspricht.Next is the second internal electrode 15 Made of resin, with the exposed part 12a the first internal electrode and to cover the end portion of the protective film by screen printing an Ag system resin (mixed Ag system material and resin mixed) and by heating for curing (be 3E Referred to). The length D of the second internal electrode 15 is formed to be the length D of the third internal electrode 16 in the first embodiment corresponds.

In dem zweiten Ausführungsbeispiel ist die zweite interne Elektrode 15a so gebildet, dass sie einen Kantenteil A des Substrats freilegt. Die Länge D der internen Elektrode, die aus dem freigelegten Teil A der ersten internen Elektrode 12 und der zweiten internen Elektrode 15 auf der vorderen Oberfläche des Substrats besteht, ist so gebildet, dass sie der Länge D der dritten internen Elektrode auf der hinteren Oberfläche des Substrats entspricht (es sei auf 3F Bezug genommen). Daher wird die breite externe Elektrode 18, wo die Durchkontaktierungsverbindung weitgehend möglich ist, so gebildet, dass sie auf den vorderen und hinteren Oberflächen des Substrats 11 symmetrisch ist.In the second embodiment, the second internal electrode 15a formed so as to expose an edge part A of the substrate. The length D of the internal electrode, that of the exposed part A of the first internal electrode 12 and the second internal electrode 15 is formed on the front surface of the substrate is formed to correspond to the length D of the third internal electrode on the back surface of the substrate (be 3F Referred to). Therefore, the wide external electrode 18 where the via connection is largely possible, formed to be on the front and back surfaces of the substrate 11 is symmetrical.

Als nächstes wird das großformatige Substrat entlang der Quernut Y (es sei auf 3A Bezug genommen) in einen Streifenzustand unterteilt. Die leitende Endoberflächenschicht 17 wird durch Sputtern von Cr auf die Endoberfläche des unterteilten Streifensubstrats gebildet (es sei auf 3G Bezug genommen). Ferner kann eine leitende Endoberflächenschicht 17 durch Aufbringen einer leitenden Dickfilmpaste und Brennen gebildet werden.Next, the large format substrate along the transverse groove Y (it is on 3A Referred) divided into a strip state. The conductive end surface layer 17 is formed by sputtering Cr on the end surface of the divided strip substrate (be it on 3G Referred to). Furthermore, a conductive end surface layer 17 by applying a thick film conductive paste and firing.

Und das Streifensubstrat wird ferner entlang der Längsnut X in Stücke unterteilt. Im Anschluss wird die externe Elektrode 18, die kontinuierlich den freigelegten Teil der internen Elektrode auf der vorderen Oberfläche des Substrats, die leitende Endoberflächenschicht 17 und die dritte interne Elektrode 16 auf der hinteren Oberfläche des Substrats abdeckt, gebildet (es sei auf 3H Bezug genommen).And the strip substrate is further divided into pieces along the longitudinal groove X. Following is the external electrode 18 continuously drawing the exposed portion of the internal electrode on the front surface of the substrate, the conductive end surface layer 17 and the third internal electrode 16 covering on the back surface of the substrate formed (be it on 3H Referred to).

Es ist bevorzugt, dass die externe Elektrode 18 aus einer einzelnen Schicht einer Cu-plattierten Schicht, oder aus mehreren Schichten einer Ni-plattierten Schicht als unterer Schicht und einer Cu-plattierten Schicht als oberer Schicht besteht.It is preferred that the external electrode 18 consists of a single layer of a Cu-plated layer, or of multiple layers of a Ni-plated layer as the lower layer and a Cu-plated layer as the upper layer.

Infolgedessen kann der Widerstand 10, 10 gemäß der Erfindung fertiggestellt werden.As a result, the resistance can 10 . 10 be completed according to the invention.

Im Hinblick auf den Widerstand 10, 10A, da die Gesamtdicke mit ungefähr 150 μm extrem dünn ist, ist es möglich, dass der Widerstand ausreichen innerhalb einer isolierenden Schicht der laminierten Leiterplatte eingebettet wird. Da der Widerstand 10, 10A mit breiten Elektroden gleicher Größe auf sowohl der vorderen als auch hinteren Oberfläche des Substrats vorgesehen ist, wie in 2 gezeigt, und zwar durch Einbetten des Widerstands 10 innerhalb der isolierenden Schicht 20 der laminierten Leiterplatte, Bilden der Durchkontaktierung V durch Ätzen etc. durch Ausstrahlen eines Laserstrahls etc., Füllen eines leitenden Materials in die Durchkontaktierung V, kann die Leitungsverdrahtung, die auf sowohl der vorderen als auch hinteren Oberfläche der isolierenden Schicht angeordnet ist, mit dem Widerstand 10 durch die Durchkontaktierung V verbunden werden.In terms of resistance 10 . 10A Since the total thickness of about 150 μm is extremely thin, it is possible for the resistor to be sufficiently embedded within an insulating layer of the laminated circuit board. Because the resistance 10 . 10A is provided with wide electrodes of equal size on both the front and rear surfaces of the substrate, as in 2 shown by embedding the resistor 10 within the insulating layer 20 of the laminated circuit board, forming the via V by etching, etc., by irradiating a laser beam, etc., filling a conductive material in the via V, the line wiring disposed on both the front and back surfaces of the insulating layer may be connected to the resistor 10 be connected through the via V.

Als nächstes werden Vorteile unter Bezugnahme auf 4 und 5 erläutert, die durch den Chipwiderstand der Erfindung bewirkt werden. Hier zeigt 4(a) ein Beispiel, in dem der herkömmliche Widerstand 1, der nur mit der vorderen Oberflächenseite verbunden werden kann, in die isolierende Schicht 20 eingebettet wird. In dem Fall ist es notwendig, dass der Bereich La mit der Leitungsverdrahtung auf der vorderen Oberfläche der isolierenden Schicht 21 durch die Durchkontaktierung verbunden wird.Next are advantages with reference to 4 and 5 explained by the chip resistor of the invention. Here shows 4 (a) an example in which the conventional resistance 1 , which can be connected only to the front surface side, in the insulating layer 20 is embedded. In that case, it is necessary that the area La with the lead wiring on the front surface of the insulating layer 21 is connected through the via.

Für die Verbindung eines Anschlusses des Widerstands 1 mit der Verdrahtung 21a auf der hinteren Oberfläche der isolierenden Schicht 20, wird jedoch die Verbindung mit der Durchkontaktierung 22 notwendig, wie in 4(b) gezeigt und ein größerer Bereich Lb ist notwendig. Im Gegensatz dazu ist es durch die Verwendung des Widerstands 10 gemäß der Erfindung möglich, die Elektrode der Rückseite direkt mit der Leitungsverdrahtung 21a auf der hinteren Oberfläche der isolierenden Schicht 20 über eine Durchkontaktierung zu verbinden, wie in 4(c) gezeigt, der Bereich La ist ausreichend und ein Bereich zur Verbindung mit der Durchkontaktierung 22 wird unnötig. D. h. durch Vorsehen mit breiten Elektroden mit denen eine Durchkontaktierungsverbindung möglich ist, wird eine hochdichte Anbringung des Chipwiderstands, der innerhalb der laminierten Leiterplatte etc. eingebettet ist, auf den vorderen und hinteren Oberflächen des Substrats möglich.For the connection of a terminal of the resistor 1 with the wiring 21a on the back surface of the insulating layer 20 However, the connection with the via becomes 22 necessary, as in 4 (b) shown and a larger area Lb is necessary. In contrast, it is through the use of resistance 10 According to the invention possible, the electrode of the back directly to the line wiring 21a on the back surface of the insulating layer 20 to connect through a via, as in 4 (c) shown, the area La is sufficient and an area for connection to the via 22 becomes unnecessary. Ie. By providing with wide electrodes with which a via connection is possible, high-density mounting of the chip resistor embedded within the laminated circuit board, etc. becomes possible on the front and back surfaces of the substrate.

5(a) zeigt ein Beispiel, in dem drei herkömmliche Chipwiderstände 1, die in den drei Schichten 20, 20a, 20b angebracht sind, seriell verbunden sind. In dem Fall, da die Verbindungsdurchkontaktierung 22 notwendig ist, wird der Anbringungsbereich Lc groß. Im Gegensatz dazu zeigt 5(b) ein Beispiel, in dem drei Chipwiderstände 10 gemäß der Erfindung, die in den drei Schichten 20, 20a, 20b angebracht sind, in ähnlicher Weise verbunden werden. Wie in 5(b) gezeigt, da die Verbindungsdurchkontaktierung 22 nicht notwendig ist, wird es möglich, den Anbringungsbereich erheblich auf Ld zu verkleinern. 5 (a) shows an example in which three conventional chip resistors 1 that in the three layers 20 . 20a . 20b are attached, are connected in series. In the case where the connection via 22 is necessary, the attachment area Lc becomes large. In contrast, shows 5 (b) an example in which three chip resistors 10 according to the invention, in the three layers 20 . 20a . 20b attached in a similar way. As in 5 (b) shown because the Verbindungsdurchkontaktierung 22 is not necessary, it becomes possible to considerably reduce the mounting area to Ld.

Obwohl Ausführungsbeispiele der Erfindung erläutert wurden, ist die Erfindung jedoch nicht auf die vorangehenden Ausführungsbeispiele beschränkt, und verschiedene Veränderungen und Modifikationen können innerhalb des Umfangs des technischen Konzepts der Erfindung vorgenommen werden.However, although embodiments of the invention have been explained, the invention is not limited to the foregoing embodiments, and various changes and modifications can be made within the scope of the technical concept of the invention.

Industrielle AnwendbarkeitIndustrial applicability

Die Erfindung kann in geeigneter Weise auf einen Chipwiderstand zur Einbettung in einer Platte, wie beispielsweise einer laminierten Leiterplatte etc. angewendet werden.The invention may be suitably applied to a chip resistor for embedding in a board such as a laminated circuit board, etc.

Claims (5)

Chipwiderstand zur Einbettung in einer Leiterplatte, der Folgendes aufweist: ein isolierendes Substrat (11) mit einer vorderen Oberfläche und einer hinteren Oberfläche; ein Paar von ersten internen Elektroden (12), das auf der vorderen Oberfläche des Substrats gebildet ist; einen Widerstandsfilm (13), der zwischen dem Paar der ersten internen Elektroden gebildet ist; einen Schutzfilm (14), der so gebildet ist, dass er einen Bereich abdeckt, wo der Widerstandsfilm gebildet ist, und so dass zumindest ein Teil der ersten internen Elektrode freigelegt ist; ein Paar von zweiten internen Elektroden (15), das so gebildet ist, dass es mit dem freigelegten Teil der ersten internen Elektrode verbunden ist, und den Endteil des Schutzfilms abdeckt; eine dritte interne Elektrode, die auf der hinteren Oberfläche des Substrats gebildet ist, wobei die dritte interne Elektrode die gleiche Größe wie eine interne Elektrode besitzt, die durch die erste interne Elektrode und die zweite interne Elektrode gebildet wird; eine leitende Endoberflächenschicht (17), die auf der Endoberfläche des Substrats gebildet ist; und eine externe Elektrode (18) zur kontinuierlichen Abdeckung der internen Elektrode, die durch die erste interne Elektrode und die zweite interne Elektrode, die leitenden Endoberflächenschicht und die dritte interne Elektrode gebildet wird; wobei die Länge der internen Elektrode, die durch die erste interne Elektrode und die zweite interne Elektrode gebildet wird, auf der vorderen Oberfläche des Substrats und die Länge der dritten internen Elektrode auf der hinteren Oberfläche des Substrats 1/3 oder mehr und weniger als 1/2 der Länge des Substrats in seiner Längsrichtung beträgt.A chip resistor for embedding in a printed circuit board, comprising: an insulating substrate ( 11 ) having a front surface and a rear surface; a pair of first internal electrodes ( 12 ) formed on the front surface of the substrate; a resistance film ( 13 ) formed between the pair of first internal electrodes; a protective film ( 14 ) formed so as to cover an area where the resistance film is formed and at least a part of the first internal electrode is exposed; a pair of second internal electrodes ( 15 ) formed to be connected to the exposed part of the first internal electrode and to cover the end part of the protective film; a third internal electrode formed on the back surface of the substrate, the third internal electrode having the same size as an internal electrode formed by the first internal electrode and the second internal electrode; a conductive end surface layer ( 17 ) formed on the end surface of the substrate; and an external electrode ( 18 ) for continuously covering the internal electrode passing through the first internal electrode and the second internal electrode, the conductive end surface layer and the third internal electrode are formed; wherein the length of the internal electrode formed by the first internal electrode and the second internal electrode on the front surface of the substrate and the length of the third internal electrode on the back surface of the substrate are 1/3 or more and less than 1 / 2 is the length of the substrate in its longitudinal direction. Chipwiderstand zur Einbettung in eine Platte gemäß Anspruch 1, wobei die externe Elektrode aus einer Cu-plattierten Schicht oder aus einer Ni-plattierten Schicht und einer Cu-plattierten Schicht besteht.A chip resistor for embedding in a plate according to claim 1, wherein the external electrode is made of a Cu-plated layer or a Ni-plated layer and a Cu-plated layer. Verfahren zur Herstellung eines Chipwiderstands zur Einbettung in einer Leiterplatte, das Folgendes aufweist: Präparieren eines isolierenden, großformatigen Substrats (110) mit einer vorderen Oberfläche und einer hinteren Oberfläche; Formen eines Paars von ersten internen Elektroden (12) bei jedem Abschnitt auf der vorderen Oberfläche des Substrats; Bilden eines Paars von internen Elektroden (16) bei jedem Abschnitt auf der hinteren Oberfläche des Substrats, wobei die dritte interne Elektrode eine Länge von 1/3 oder mehr und weniger als 1/2 der Länge des Abschnitts in der Längsrichtung besitzt; Bilden eines Widerstandsfilms (13) bei jedem Abschnitt zur Verbindung mit dem Paar der ersten internen Elektroden; Bilden eines Schutzfilms (14), der den Widerstandsfilm abdeckt und zumindest einen Teil der ersten internen Elektrode freilegt; Bilden einer zweiten internen Elektrode (15), die mit dem freigelegten Teil der ersten internen Elektrode verbunden ist, und die einen Endteil des Schutzfilms abdeckt, wobei eine interne Elektrode, die durch die erste interne Elektrode und die zweite interne Elektrode gebildet wird, auf der vorderen Oberfläche des Substrats die gleiche Größe wie die dritte interne Elektrode besitzt; Teilen des großformatigen Substrats und Bilden einer leitenden Endoberflächenschicht (17) auf der unterteilten Endoberfläche; und Bilden einer externen Elektrode (18), die kontinuierlich die interne Elektrode, die aus der ersten internen Elektrode und der zweiten internen Elektrode gebildet wird, die leitende Endoberflächenschicht und die dritte interne Elektrode abdeckt.A method for producing a chip resistor for embedding in a printed circuit board, comprising: preparing an insulating, large-format substrate ( 110 ) having a front surface and a rear surface; Forming a pair of first internal electrodes ( 12 at each portion on the front surface of the substrate; Forming a pair of internal electrodes ( 16 ) at each portion on the back surface of the substrate, wherein the third internal electrode has a length of 1/3 or more and less than 1/2 the length of the portion in the longitudinal direction; Forming a resistance film ( 13 at each section for connection to the pair of first internal electrodes; Forming a protective film ( 14 ) covering the resistive film and exposing at least a part of the first internal electrode; Forming a second internal electrode ( 15 ), which is connected to the exposed portion of the first internal electrode and covers an end portion of the protective film, wherein an internal electrode formed by the first internal electrode and the second internal electrode are the same size on the front surface of the substrate as the third internal electrode possesses; Dividing the large format substrate and forming a conductive end surface layer ( 17 ) on the divided end surface; and forming an external electrode ( 18 ) continuously covering the internal electrode formed of the first internal electrode and the second internal electrode, the conductive end surface layer, and the third internal electrode. Verfahren zur Herstellung des Chipwiderstands zur Einbettung in die Platte gemäß Anspruch 3, wobei die zweite interne Elektrode (15) durch Siebdrucken einer Ag-Systempaste gebildet wird, die Harz aufweist, sowie Erwärmen zur Aushärtung.A method of manufacturing the chip resistor for embedding in the plate according to claim 3, wherein the second internal electrode ( 15 ) is formed by screen printing an Ag system paste comprising resin, and heating to cure. Verfahren zur Herstellung des Chipwiderstands zur Einbettung in einer Platte gemäß Anspruch 3, wobei die externe Elektrode (18) durch eine Cu-plattierte Schicht oder durch eine Ni-plattierte Schicht in einer unteren Schciht und einer Cu-plattierten Schicht in einer oberen Schicht gebildet wird.A method for producing the chip resistor for embedding in a plate according to claim 3, wherein the external electrode ( 18 ) is formed by a Cu-plated layer or by a Ni-plated layer in a lower layer and a Cu-plated layer in an upper layer.
DE201311001486 2012-03-16 2013-03-13 CHIP RESISTANT FOR EMBEDDING INTO A PCB AND METHOD FOR THE PRODUCTION THEREOF Withdrawn DE112013001486T5 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-059919 2012-03-16
JP2012059919 2012-03-16
PCT/JP2013/057055 WO2013137338A1 (en) 2012-03-16 2013-03-13 Chip resistor for incorporation into substrate, and method for producing same

Publications (1)

Publication Number Publication Date
DE112013001486T5 true DE112013001486T5 (en) 2014-11-27

Family

ID=49161243

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201311001486 Withdrawn DE112013001486T5 (en) 2012-03-16 2013-03-13 CHIP RESISTANT FOR EMBEDDING INTO A PCB AND METHOD FOR THE PRODUCTION THEREOF

Country Status (4)

Country Link
JP (1) JPWO2013137338A1 (en)
CN (1) CN104160459A (en)
DE (1) DE112013001486T5 (en)
WO (1) WO2013137338A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6503943B2 (en) * 2015-07-10 2019-04-24 株式会社村田製作所 Composite electronic component and resistor
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
JPWO2018061961A1 (en) * 2016-09-27 2019-07-11 パナソニックＩｐマネジメント株式会社 Chip resistor
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
JP7209140B2 (en) * 2018-07-05 2023-01-20 パナソニックＩｐマネジメント株式会社 chip resistor
WO2020162266A1 (en) 2019-02-07 2020-08-13 ローム株式会社 Resistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2668375B2 (en) * 1988-01-25 1997-10-27 ティーディーケイ株式会社 Circuit component electrode manufacturing method
JP2545077Y2 (en) * 1991-08-09 1997-08-25 コーア株式会社 Chip type resistor
JPH07169601A (en) * 1993-12-16 1995-07-04 Matsushita Electric Ind Co Ltd Square-shaped chip resistor and its manufacture
JP3967272B2 (en) * 2003-02-25 2007-08-29 ローム株式会社 Chip resistor
JP4295202B2 (en) * 2004-11-30 2009-07-15 太陽社電気株式会社 Chip component and chip component manufacturing method
JP2006186064A (en) * 2004-12-27 2006-07-13 Koa Corp Chip resistor
JP4697037B2 (en) * 2006-05-09 2011-06-08 株式会社デンソー Component built-in board and wiring defect inspection method thereof
JP5261947B2 (en) * 2007-03-02 2013-08-14 パナソニック株式会社 Low resistance chip resistor and manufacturing method thereof
JP5481675B2 (en) * 2009-10-21 2014-04-23 コーア株式会社 Chip resistor for built-in substrate and manufacturing method thereof

Also Published As

Publication number Publication date
CN104160459A (en) 2014-11-19
JPWO2013137338A1 (en) 2015-08-03
WO2013137338A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
DE4135007C2 (en) SMD components with measures against solder bridge formation and thermal cycling
DE112006002516B4 (en) Chip resistor and mounting structure for a chip resistor
DE4310288B4 (en) Surface mountable resistor
DE2553643C3 (en) Thick film hybrid circuit
DE112013001486T5 (en) CHIP RESISTANT FOR EMBEDDING INTO A PCB AND METHOD FOR THE PRODUCTION THEREOF
DE19615395A1 (en) Electrostatic protection device and process for its manufacture
DE112006002517T5 (en) Chip Resistor
DE69935051T2 (en) BGA resistor network with low crosstalk
DE2937886C2 (en)
DE102007058497A1 (en) Laminated multilayer printed circuit board
AT13232U1 (en) METHOD FOR PRODUCING A PCB CONTAINING AT LEAST TWO PCB SURFACES AND PCB
DE2103064A1 (en) Device for the production of modular elements
DE112016002156T5 (en) Chip Resistor
DE10245688A1 (en) Multilayer ceramic electronic component has cover which is secured to electronic component by joining leg of cover to joining electrode located at inner surface of notch formed in electronic component
EP1371273B1 (en) Laminate comprised of flat conductor elements
DE2604111A1 (en) STRIPBAND TRANSMISSION LINE
DE3606690A1 (en) NETWORK RESISTANCE UNIT
DE102018215689A1 (en) Printed Circuit Board and Planner Transformer Area of the Invention
DE3512237A1 (en) MULTILAYER FLEXIBLE CIRCUIT ARRANGEMENT WITH CONNECTING DEVICES BETWEEN THE LAYERS
DE2630237A1 (en) METHOD FOR PRODUCING BETTER TUNABLE THICK FILM RESISTORS
DE112015003374T5 (en) circuitry
DE102011004543B4 (en) Resistor, circuit board and electrical or electronic device
DE3810486C2 (en)
DE112020001355T5 (en) CHIP RESISTOR
DE102012112546A1 (en) Method for manufacturing mixed printed circuit board of measuring device, involves printing stencil with solder paste, and fitting surface mount device components with side of board, where components are soldered during soldering process

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination