DE112012003701B4 - Dynamisches Zuordnen eines Leistungsbudgets über mehrere Domänen eines Prozessors - Google Patents
Dynamisches Zuordnen eines Leistungsbudgets über mehrere Domänen eines Prozessors Download PDFInfo
- Publication number
- DE112012003701B4 DE112012003701B4 DE112012003701.4T DE112012003701T DE112012003701B4 DE 112012003701 B4 DE112012003701 B4 DE 112012003701B4 DE 112012003701 T DE112012003701 T DE 112012003701T DE 112012003701 B4 DE112012003701 B4 DE 112012003701B4
- Authority
- DE
- Germany
- Prior art keywords
- domain
- power
- value
- budget
- power budget
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
Description
- Hintergrund
- Während die Technologie im Gebiet der Halbleiter fortschreitet, werden in Bauteilen, wie beispielsweise Prozessoren, ständig steigende Mengen an Schaltkreisen integriert. Im Verlauf der Zeit haben sich Prozessordesigns von einer Sammlung von unabhängigen integrierten Schaltungen (ICs) zu einer einzelnen integrierten Schaltung zu Mehrkernprozessoren entwickelt, die mehrere Prozessorkerne innerhalb eines einzelnen IC-Pakets umfassen. Mit der Zeit werden immer mehr Kerne und verbundene Schaltkreise in Prozessoren und andere Halbleiter integriert.
- Mehrkernprozessoren werden erweitert, um zusätzliche Funktionalität durch die Einbindung anderer Funktionseinheiten innerhalb des Prozessors einzuschließen. Ein aufkommendes Problem ist, dass die unterschiedlichen Schaltkreise basierend auf ihren Arbeitslasten abweichende Mengen an Leistung verbrauchen können. Jedoch existieren gegenwärtig keine geeigneten Mechanismen, um sicherzustellen, dass diese unterschiedlichen Einheiten ausreichend Leistung haben.
-
DE 10 2007 053 796 A1 offenbart einen integrierten Schaltkreis-Chip und ein Verfahren, um die Stromzufuhr zu einem oder mehreren Bereichen in einem IC auf der Grundlage einer Bestimmung oder einer Anzeige zu justieren. Der Strom, der durch eine oder mehrere Komponenten verbraucht wird, die in jedem Bereich vorhanden sind, kann individuell eingestellt werden. Dabei kann eine Energieverwaltungslogik, anstelle von durch Sensoren detektierten Werten, anhand eines Leistungsbedarfs bestimmen, ob der Stromverbrauch durch die Komponenten jedes der mehreren Bereiche zu modifizieren ist. Der Leistungsbedarf kann dabei durch zuvor festgelegte Schwellwerte konfiguriert werden. -
DE 10 2007 051 841 A1 offenbart eine Vorrichtung mit Prozessorkernen. Über eine Energiesteuerungslogik kann der Energieverbrauch eines ersten Prozessorkerns unabhängig von einem zweiten Prozessorkern gesteuert werden. Hierzu kann die Energiesteuerungslogik den ersten Prozessorkern in einen aus einer Mehrzahl von Energiezuständen versetzen. Ferner kann der Energieverbrauch der Prozessorkerne dadurch gesteuert werden, dass der Takt oder die Betriebsspannung der Prozessorkerne angepasst wird. - Die Erfindung wird durch eine Vorrichtung, ein Verfahren und ein System gemäß dem Hauptanspruch und den nebengeordneten Patentansprüchen definiert. Bevorzugte Ausführungsformen sind in den abhängigen Patentansprüchen definiert.
- Figurenliste
-
-
1 ist ein Flussdiagramm eines Verfahrens auf hoher Ebene zur Durchführung von Leistungsbudget-Zuordnungen zwischen mehreren Domänen gemäß einer Ausführungsform der vorliegenden Erfindung. -
2 ist ein Flussdiagramm eines Verfahrens, das weitere Details bezüglich der Zuordnung eines Packungsleistungsbudgets zwischen mehreren Domänen gemäß einer Ausführungsform der vorliegenden Erfindung beschreibt. -
3 ist eine grafische Veranschaulichung der Zuordnung eines Leistungsbudgets zu mehreren Domänen gemäß einer Ausführungsform der vorliegenden Erfindung. -
4 ist eine grafische Veranschaulichung der Leistungsaufnahme für eine Vielzahl von Arbeitslasten gemäß einer Ausführungsform der vorliegenden Erfindung. -
5 ist eine weitere grafische Veranschaulichung der Leistungsaufnahme für eine Vielzahl von Arbeitslasten gemäß einer Ausführungsform der vorliegenden Erfindung. -
6 ist ein Blockdiagramm eines Prozessors gemäß einer Ausführungsform der vorliegenden Erfindung. -
7 ist ein Blockdiagramm eines Mehrdomänen-Prozessors gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. -
8 ist ein Blockdiagramm eines Systems gemäß einer Ausführungsform der vorliegenden Erfindung. - Ausführliche Beschreibung
- Bei verschiedenen Ausführungsformen kann ein Leistungsbudget eines Prozessors, der mehrere Domänen umfasst, dynamisch während der Laufzeit zugeteilt werden. Wie hierin verwendet wird der Begriff „Domäne“ gebraucht, um eine Sammlung von Hardware und/oder Logik, die bei der gleichen Spannung und dem gleichen Frequenzpunkt arbeitet, zu bezeichnen. Als ein Beispiel kann ein Mehrkernprozessor weiter andere Nichtkernverarbeitungsengines wie beispielsweise feste Funktionseinheiten, Grafik-Engines und so weiter umfassen. Solch ein Prozessor kann mindestens zwei unabhängige Domänen umfassen. Eine, die mit den Kernen verbunden ist (hier bezeichnet als eine Kerndomäne) und eine, die mit einer Grafik-Engine verbunden ist (hier bezeichnet als eine Grafikdomäne). Obwohl viele Implementierungen eines Mehrdomänen-Prozessors auf einer einzelnen Halbleiter-Chiplage gebildet werden können, können andere Implementierungen durch ein Multichip-Paket realisiert werden, wobei unterschiedliche Domänen auf unterschiedlichen Halbleiter-Chiplagen eines einzelnen Paketes vorhanden sein können.
- Bei einem Mehrdomänen-Prozessor teilen sich die mehreren Domänen gemeinsam ein einzelnes Leistungsbudget. Je höher die Frequenz ist, bei der beispielsweise die Kerndomäne arbeitet, desto höher ist dementsprechend die von der Kerndomäne verbrauchte Leistung. Und je höher wiederum die von der Kerndomäne verbrauchte Leistung ist, desto geringer ist die übrig gelassene verbrauchbare Leistung für die Grafikdomäne und umgekehrt. Bei Arbeitslasten, die sowohl einen oder mehrere Kerne einer Kerndomäne als auch eine Grafik-Engine einer Grafikdomäne verwenden, können Ausführungsformen während der Laufzeit dynamisch neu zuweisen, wie ein Paket- Leistungsbudget zwischen diesen Domänen aufgeteilt wird. Somit stellen Ausführungsformen einen Leistungsausgleichsmechanismus bereit, der zwischen den unterschiedlichen Domänen eines Mehrkernprozessors implementiert werden kann. Zur Erleichterung der Erörterung beziehen sich hier beschriebene Ausführungsformen auf einen Mehrdomänen-Prozessor einschließlich einer Kerndomäne und einer Grafikdomäne, die sich ein Leistungsbudget teilen können. Jedoch ist der Umfang der vorliegenden Erfindung in dieser Hinsicht nicht begrenzt, und zusätzliche Domänen können vorhanden sein. Als ein weiteres Beispiel kann jeder Kern einer unterschiedlichen Domäne zugeordnet sein, und jede der Domänen kann mit einer dynamisch neu unterteilbaren Menge eines Leistungsbudgets bereitgestellt werden. Darüber hinaus können zusätzlich zu Kerndomänen und Grafikdomänen zusätzliche Domänen vorhanden sein. Zum Beispiel kann eine andere Domäne aus anderen Prozessoren wie beispielsweise festen Funktionseinheiten, Beschleunigern usw. gebildet sein. Und noch eine weitere Domäne kann für bestimmte Management-Agenten eines Prozessors bereitgestellt werden, die einen festen Anteil eines Gesamtleistungsbudgets erhalten können.
- Bei verschiedenen Ausführungsformen kann ein Leistungsbudget-Management-(PBM) -Algorithmus durch Logik, wie beispielsweise Logik einer Leistungssteuereinheit (PCU) eines Prozessors ausgeführt werden, um die Leistung eines gesamten Prozessors oder einer individuellen Domäne bezüglich einer konfigurierten Leistungsgrenze zu steuern. Solch ein Algorithmus kann teilweise auf verschiedenen Prozessor-Parametern basieren. Ein solcher Parameter ist eine garantierte Frequenz (
P1 ), welche eine Frequenz ist, bei der garantiert ist, dass eine Domäne bei dieser Frequenz arbeitet und die Leistung oder thermischen Spezifikationen des Produktes nicht überschritten werden. Ein Prozessor kann beispielsweise während der Fertigung getestet werden, um diese garantierte Frequenz zu bestimmen, die in einem nichtflüchtigen Speicher oder einem anderen Mechanismus des Prozessors gespeichert werden kann. Bei verschiedenen Ausführungsformen kann eine solche garantierte Frequenz auf einer Pro-Domänen-Basis eingestellt sein. Diese garantierte Frequenz kann bei der Herstellung festgelegt und nicht verändert werden, oder sie kann bei bestimmten Ausführungsformen dynamisch aktualisiert werden, wie beispielsweise während ein Prozessor aufgrund von verschiedenen Abbaumechanismen des Halbleiterproduktes altert. Bei verschiedenen Ausführungsformen können alle Leistungsdomänen eines Prozessors bei ihrer jeweiligen garantierten Frequenz gleichzeitig ausgeführt werden, und der Prozessor sollte die Leistung oder thermischen Spezifikationen nicht überschreiten. - Zu beachten ist, dass diese garantierte Frequenz einem Leistungszustand eines Prozessors, das heißt, einem PI-Prozessorzustand, entsprechen kann. Gemäß einem Betriebssystem (OS)-basierten Mechanismus, namentlich dem erweiterten Konfigurations- und Plattformschnittstellen- (ACPI) -Standard (z. B. Rev. 3.0b, veröffentlicht am 10. Oktober 2006) kann ein Prozessor bei verschiedenen Leistungszuständen oder Ebenen, d. h., von P0 bis PN, arbeiten. Im Allgemeinen kann der
P1 -Leistungszustand dem höchsten garantierten Leistungszustand entsprechen, der von einem OS angefordert werden kann. Zusätzlich zu diesem Pl-Zustand kann das OS weiter einen höheren Leistungszustand anfordern, d. h., einen P0-Zustand. DieserP0 -Zustand kann somit ein opportunistischer Zustand sein, bei dem Prozessor-Hardware den Prozessor oder mindestens Teile davon konfigurieren kann, bei einer höheren als der garantierten Frequenz zu arbeiten, wenn Leistung und/oder ein thermisches Budget verfügbar ist. Bei vielen Implementierungen kann ein Prozessor mehrere sogenannte Bin-Frequenzen oberhalb dieserP1 -Frequenz umfassen. - Ein anderer Parameter, der in einem PBM-Algorithmus zu verwenden ist, ist eine maximale Turbofrequenz (
P0 ), was die höchste Frequenz ist, bei der eine Domäne arbeiten kann. Diese maximale Turbofrequenz ist somit das höchste Ende von mehreren Bin-Frequenzen, die größer sind als die PI-Frequenz, und sie entspricht einem maximalen nicht garantierten höchsten Leistungsniveau, das erzielt werden kann. Zu beachten ist, dass es bei dieser Frequenz keine Garantien gibt, ob die Domäne die Leistung oder die thermischen Spezifikationen des Prozessors überschreitet. In vielen Situationen kann die Bauteilcharakterisierung während der Fertigung eines Prozessors verwendet werden, um eine maximale Turbofrequenz einzustellen, die auf einer Pro-Domänen-Basis eingestellt werden kann. Bin-Frequenzen bis hinauf zur maximalen Turbofrequenz können in einem nichtflüchtigen Speicher oder einem anderen Mechanismus eines Prozessors gespeichert werden. Zu beachten ist, dass es nicht garantiert ist, dass ein Prozessor mit mehr als einer Domäne fähig ist, gleichzeitig alle Domänen bei ihren jeweiligen maximalen Turbofrequenzen auszuführen. Es ist ebenfalls nicht garantiert, dass eine gegebene Domäne bei ihrer maximalen Turbofrequenz ausführen kann, während andere Domänen bei ihren jeweiligen garantierten Frequenzen ausführen. - Ausführungsformen können dynamisch ein Paket-Leistungsbudget berechnen, was eine Metrik ist, die die verfügbare Leistungsreserve für den Prozessor für ein gegebenes Zeitintervall misst. Abhängig von diesem Leistungsbudget können eine oder mehrere Domänen gesteuert werden, sodass sie in einen Turbo-Modus eintreten, in dem eine Frequenz über die garantierte Frequenz angehoben werden kann.
-
- En= Energiebudget für den aktuellen (N-ten) Bewertungszeitpunkt (das in Joule gemessen werden kann);
- En-1= Energiebudget vorgetragen vom vorherigen Bewertungszeitpunkt (das in Joule gemessen werden kann);
- Power_limit = Schwellenwertleistungspegel, für den der Prozessor konfiguriert ist, ihn aufrechtzuerhalten, und der einer thermischen Auslegungsleistung entsprechen kann (TDP). Diese thermische Auslegungsleistung kann somit ein Maß einer durchschnittlichen Leistung sein, bei der der Prozessor arbeiten kann. Bei vielen Implementierungen kann diese TDP in Leistungseinheiten, das heißt, Watt (W), gemessen werden. Zum Beispiel kann ein Prozessor für eine TDP von 40 W ausgelegt sein. Dies bedeutet, dass der Prozessor durchschnittlich einem Leistungsaufnahmepegel von 40 W standhalten kann. Aber zu einem beliebigen Zeitpunkt kann sein Augenblicksleistungsverbrauch höher oder niedriger sein als dieser TDP-Pegel.
- deltaT = Auswertungsintervall, bei dem ein Leistungsbudget berechnet wird, was bei einer Ausführungsform ungefähr 1 Millisekunde (ms) sein kann;
- Energie = verbrauchte Energie während des vorherigen Auswertungsintervalls, welche in Joule gemessen werden kann. Bei einer Ausführungsform kann Energie basierend auf Zählern, die verschiedene mikroarchitektonische Aktivität verfolgen, eingeschätzt werden. Zum Beispiel kann ein Energiewert mit jeder Mikrobetrieb-Rückordnung oder jedem Cache-Zugriff verbunden sein. Dann kann basierend auf diesen Ereignissen, die über das Zeitintervall auftreten, verbrauchte Energie bestimmt werden. Bei einer weiteren Ausführungsform kann die Energie kann vom Lesen externer Strom- und Spannungsüberwachungssensoren, wie beispielsweise in einem Spannungsregler implementierte Stromüberwachungsschaltkreise, erhalten werden; und
- Alpha = Rate des Leistungsbudget-Abbaus, was eine Funktion des Wärmewiderstandes einer Wärmesenke und der Kühllösung der Plattform sein kann. Im Allgemeinen kann ein Alphawert mit dem ausgewählten deltaT invers variieren. Wo das deltaT relativ klein ist, wie beispielsweise 1ms, kann der Alphawert höher sein und umgekehrt.
- Bei verschiedenen Ausführungsformen kann einem Benutzer ein Steuerelement bereitgestellt werden, wie beispielsweise durch Benutzerebenen-Software, um der Software zu ermöglichen, zu bestimmen, wie ein Paket- Leistungsbudget zwischen unterschiedlichen Domänen aufgeteilt wird. Bei einer Ausführungsform kann dieses Steuerelement mittels Konfigurationsinformation exponiert werden, die von einer solchen Software eingestellt werden kann, wie beispielsweise als Einträge in einem oder mehreren Konfigurationsregistern. Bei einer bestimmten Ausführungsform eines Prozessors, der eine erste Domäne und eine zweite Domäne (die auch als „Ebenen“ bezeichnet werden) aufweist, können zwei solche Konfigurationsregister wie folgt in Tabelle 1 bereitgestellt sein: TABELLE 1
Primärebenen-Turboleistungsrichtlinie [31.5] [4.0] Reserviert POLICY_FIRST Sekundärebenen-Turboleistungsrichtlinie [31.5] [4.0] Reserviert POLICY_SECOND - Diese zwei Werte, welche als Richtlinienwerte bezeichnet werden (und im Beispiel von Tabelle 1 5-Bit-Werte sein können), können verwendet werden, um zu bestimmen, wie ein Paket-Leistungsbudget zwischen diesen zwei Domänen geteilt werden soll. Zum Zwecke der Erörterung wird angenommen, dass diese zwei Domänen eine Kerndomäne und eine Grafikdomäne sind. Darüber hinaus wird die Kerndomäne hierin auch als eine „IA“-Domäne bezeichnet, was auf Prozessorkerne gemäß einer Intel Architecture™-Befehlssatzarchitektur (ISA) verweist (obwohl Ausführungsformen im Zusammenhang mit Prozessoren anderer Hersteller und ISAs verwendet werden können), während die Grafikdomäne als eine „GT“-Domäne bezeichnet sein kann, was auf eine eingebettete Grafik-Engine verweist, die auf der gleichen Chiplage wie diese IA-Kerne implementiert sein kann. Bei einer Ausführungsform können die folgenden Gleichungen bestimmen, wie das Paket-Leistungsbudget zwischen Kern- und Grafikdomänen geteilt wird:
- Genereller können für den Fall von N Domänen über die eine Zuordnung eines Paket-Leistungsbudgets auf der Priorität über diese N Domänen basiert, die folgenden Gleichungen verwendet werden:
- Bei einigen Ausführungsformen kann dieses Konfigurationsregister, das Richtlinienwerte speichert, generell als inkrementierende Zähler gesteuert werden. D. h., bei einigen Ausführungsformen kann sowohl ein Betriebssystem oder ein anderer Scheduler für die Kerndomäne als auch ein Grafiktreiber (der Software und/oder Firmware darstellt, die verschiedene Parameter der Grafik-Engine, wie beispielsweise ihre Schalthäufigkeit und so weiter steuert) Anforderungen für eine gegebene Betriebsfrequenz an die PCU stellen. Wenn die gewünschte Frequenz nicht zugelassen ist (z. B. aufgrund von einer Leistungs- oder thermischen Grenze), kann die entsprechende Entität den zugehörigen Richtlinienwert inkrementieren. Somit können im Verlauf der Zeit, während Anforderungen einer gegebenen Entität für eine höhere Frequenz nicht gewährt werden, die Richtlinienwerte angehoben werden. Diese Richtlinienwerte können in ähnlicher Weise dekrementiert werden. Zum Beispiel können Richtlinienwerte beim Zurücksetzen, und wenn eine Domäne die Frequenz erhält, die sie angefordert hat, oder wenn ein Arbeitslast-Profil auf der Domäne sich ändert, dekrementiert werden. Wenn sich beispielsweise die Arbeitslast-Nutzung auf dieser Domäne verringert (z. B. verringert sich C0-Residenz), kann das Betriebssystem oder die Treibersoftware wählen, den Richtlinienwert für diese Domäne zu reduzieren. Dann kann basierend auf diesen Richtlinienwerten und den obigen Gleichungen 2 und 3 ein Prozentsatz des Paket-Budgets, wie beispielsweise gemäß Gleichung 1 bestimmt, zu jeder der Domänen durch Steuern ihrer Frequenz und/oder Spannung dementsprechend zugeordnet werden. Bei verschiedenen Ausführungsformen findet der obige Mechanismus des Aufteilens des Budgets zwischen den Domänen auf einer kontinuierlichen Basis jedes deltaT-Zeitintervall statt.
- In
1 wird ein Flussdiagramm eines Verfahrens auf hoher Ebene zur Durchführung von Leistungsbudget-Zuordnungen zwischen mehreren Domänen gemäß einer Ausführungsform der vorliegenden Erfindung gezeigt. Wie in1 gezeigt, kann Verfahren100 anhand Logik innerhalb eines Prozessors, wie beispielsweise Leistungsaufteilungslogik einer PCU oder einem anderen Leistungscontroller implementiert werden. Wie gezeigt, kann Verfahren100 anhand des Bestimmens eines Paket-Leistungsbudgets für ein aktuelles Intervall beginnen (Block110 ). Bei verschiedenen Ausführungsformen kann diese Bestimmung gemäß obiger Gleichung 1 durchgeführt werden, obwohl andere Arten der Bestimmung eines Paket-Leistungsbudgets für ein gegebenes Intervall auftreten können. - Dann kann bei Block
120 ein Teil dieses unter mehreren Domänen zuzuordnenden Paket-Leistungsbudgets bestimmt werden. Zum Zwecke der Erörterung wird ein Mehrdomänen-Prozessor einschließlich einer Kerndomäne und einer Grafikdomäne angenommen. Unterschiedliche Weisen des Zuordnens oder Teilens eines Leistungsbudgets zwischen diesen Domänen können in unterschiedlichen Ausführungsformen auftreten. Im Allgemeinen können jedoch Informationen bezüglich der Art und Weise, mit der das Teilen durchgeführt werden soll, bei dieser Bestimmung in Betracht gezogen werden, beispielsweise wie innerhalb der Konfigurationsregister angegeben, die durch die Systemebenen- und/oder Benutzerebenen-Software zusätzlich zu irgendwelchen Boden- oder Mindestwerten, die zu den unterschiedlichen Domänen zuzuordnen sind, eingestellt werden können. Dementsprechend bestimmt Block120 die Zuordnung des zu jeder Domäne bereitzustellenden Paket-Leistungsbudgets. Somit geht die Steuerung als nächstes zu Block130 über, wo diese Domänen gemäß dieser Zuordnung gesteuert werden können. Insbesondere kann bei Block130 eine Frequenz und/oder Spannung dieser Domänen basierend auf dem zugewiesenen Teil des Leistungsbudgets aktualisiert werden. Auf diese Weise kann für das gegebene Intervall jede der Domänen Operationen gemäß diesem Budget ausführen. Während er auf diesem hohen Niveau in der Ausführungsform in1 gezeigt wird, ist der Umfang der vorliegenden Erfindung jedoch in dieser Hinsicht in keiner Weise einzuschränken. - Um Fälle zu behandeln, bei denen eine bestimmte Menge an Budget als für eine Domäne zu reservierend gewünscht sein kann, können Ausführungsformen zusätzliche abstimmbare Parameter unterstützen. Diese Parameter, die auch mittels Konfigurationsregister oder in einer anderen Weise exponiert werden können, können eine vorbestimmte Menge an Budget für eine gegebene Domäne reservieren. Bei einer Ausführungsform können diese Parameter als Reservierungswerte bezeichnet und verwendet werden, um ein Mindestleistungsbudget (z. B. in Form von Watt) zu identifizieren, das zu einer gegebenen Domäne zuzuordnen ist. Im beschriebenen Mehrdomänen-Prozessor können diese Parameter wie folgt sein:
- In
2 wird ein Flussdiagramm eines Verfahrens gezeigt, das weitere Details der Zuordnung eines Paket-Leistungsbudgets zwischen mehreren Domänen gemäß einer Ausführungsform der vorliegenden Erfindung beschreibt. Wie in2 gezeigt, kann Verfahren200 in ähnlicher Weise von der Leistungsaufteilungslogik einer PCU oder einem anderen Leistungscontroller eines Prozessors ausgeführt werden. Verfahren200 kann mit dem Erhalten minimaler Reservierungswerte für die Domänen beginnen (Block210 ). Bei der Ausführungsform von1 wird ein Mehrdomänen-Prozessor, der mindestens eine Kerndomäne und eine Grafikdomäne umfasst, angenommen. Diese minimalen Reservierungswerte sind beispielsweise von Konfigurationsregistern, die durch Benutzerebenen-Software eingestellt werden, erhältlich, um ein Bodenniveau entsprechend einem Mindestbetrag des zur gegebenen Domäne zuzuordnenden Leistungsbudgets anzugeben. Natürlich können diese Werte stattdessen durch andere Entitäten wie beispielsweise ein Betriebssystem und/oder Grafiktreiber jeweils für die Kern- und Grafikdomänen eingestellt werden. - Bei Raute
220 kann bestimmt werden, ob das Paket-Leistungsbudget größer ist als der minimale Reservierungswert für die zweite Domäne. Das Paket-Leistungsbudget kann auf unterschiedliche Arten und Weisen berechnet werden, aber zum Zwecke der Erörterung kann angenommen werden, dass es gemäß obiger Gleichung 1 berechnet wird. Wenn das Budget nicht größer ist als dieser minimale Reservierungswert, geht die Steuerung zu Block230 über, wo das gesamte Paket-Leistungsbudget zur zweiten Domäne zugeordnet werden kann. Somit bevorzugt die Ausführungsform, die in2 gezeigt wird, die Leistung an die zweite Domäne (die einer Grafikdomäne entsprechen kann) anstatt der ersten Domäne (die einer Kerndomäne entsprechen kann) bereitzustellen. Obwohl er mit dieser Präferenz in2 gezeigt wird, ist es offensichtlich, dass der Umfang der vorliegenden Erfindung in dieser Hinsicht nicht begrenzt ist. Bei anderen Implementierungen kann die Präferenz in der anderen Richtung liegen. Und es ist zu beachten, dass diese Präferenz basierend auf einer Arbeitslast eines Prozessors (z. B. eine intensive Grafikarbeitslast gegenüber einer intensiven Rechenarbeitslast) dynamisch verändert werden kann. Als ein Beispiel kann eine Präferenz für die Grafikdomäne hardwaremäßig zugeordnet werden, um zuerst zur Grafikdomäne und dann zur Kerndomäne zuzuordnen und um den Rest zwischen Kerndomäne und Grafikdomäne aufzuteilen. Diese Entscheidung kann basierend auf den Werten POLICY FIRST und POLICY_SECOND getroffen werden. Wenn beispielsweise POLICY_FIRST größer ist als POLICY_SECOND, kann die Präferenz sein, zuerst zur Kerndomäne zuzuordnen und dann das verbleibende Budget zur Grafikdomäne zuzuordnen und so weiter. - Wenn stattdessen bei Raute
220 bestimmt wird, dass das Paket-Leistungsbudget größer ist als der minimale Reservierungswert für die zweite Domäne, geht die Steuerung zu Raute240 über, wo bestimmt werden kann, ob das Paket-Leistungsbudget größer ist als dieser minimale Reservierungswert, aber kleiner als die Summe der minimalen Reservierungswerte für die zwei Domänen. Wenn dies der Fall ist, geht die Steuerung zu Block250 über, wo der minimale Reservierungswert zur zweiten Domäne und jedes verbleibende Paket-Leistungsbudget zur ersten Domäne zugeordnet werden kann. Es ist wiederum in Bezug auf diese Zuordnung zu beachten, dass eine Präferenz für die zweite Domäne über die erste Domäne erfolgt. Aber bei einer anderen Implementierung (oder einer unterschiedlichen Arbeitslast) können die Präferenzen in der anderen Richtung liegen. - Wenn das Paket-Leistungsbudget größer ist als die Summe der minimalen Reservierungswerte, geht die Steuerung letztendlich zu Block
260 über, wo die minimalen Reservierungswerte zu den Domänen zugeordnet werden können, und dann kann jedes verbleibende Paket-Leistungsbudget gemäß Teilungsrichtlinienwerten geteilt werden. Diese Teilungsrichtlinienwerte können beispielsweise auch vom Konfigurationsregister der Tabelle 1 erhalten werden. Als ein Beispiel können diese Aufteilungswerte auf gleiche Werte eingestellt werden, sodass das verbleibende Leistungsbudget gleichmäßig zwischen den zwei Domänen zugeordnet werden kann. Jedoch kann bei anderen Beispielen eine der Domänen einen höheren Richtlinien-Aufteilungswert aufweisen und somit mehr vom verfügbaren Leistungsbudget erhalten. Obwohl diese bestimmte Implementierung in der Ausführungsform von2 gezeigt wird, ist der Umfang der vorliegenden Erfindung in dieser Hinsicht nicht eingeschränkt. Zum Beispiel kann bei Produkten, die mehr als zwei Domänen aufweisen, die Analyse in ähnlicher Weise vonstatten gehen, aber das verfügbare Leistungsbudget wird unter den m > 2 Domänen variabler Leistung basierend auf Richtlinienwerten, Reservierungswerten und/oder Präferenzen für jede der Domänen geteilt. - Somit kann es basierend auf den Szenarios in
2 unter Verwendung der programmierbaren Reservierungsparameter vier potenzielle Fälle in Bezug auf das Paket-Budget geben (und unterder Annahme, dass die Grafikdomäne einen höheren Präferenzwert aufveist als die Kerndomäne): - 1. Paket-Budget < Min_reserviert_für_GT. In diesem Fall erhält die Grafikdomäne das gesamte Paket-Budget und die Kerndomäne erhält keinen Teil des Paket-Budgets.
- 2. Min_reserviert_für_IA + min_reserviert_für_GT > Paket-Budget > Min reserviert für GT. In diesem Fall erhält die Grafikdomäne ihren minimalen Reservierungswert und die Kerndomäne erhält das verbleibende Budget (d. h., Paket-Budget - Min. reserviert für GT).
- 3. Paket-Budget > Min_reserviert_für_IA + Min reserviert für GT. In diesem Fall empfängt die Grafikdomäne ihren minimalen Reservierungswert und einen Teil des Budgets, das die Summe der minimalen Reservierungswerte überschreitet. Auf identische Weise empfängt die Kerndomäne ihren minimalen Reservierungswert und einen Teil des Budgets, das die Summe der minimalen Reservierungswerte überschreitet. Die zu den zwei Domänen zugeordneten Teile können wie folgt eine Funktion von POLICY_FIRST und POLICY_SECOND (von Tabelle 1) sein:
- 4. Paket-Budget > Min. reserviert für IA + GT, aber mit einer nicht einheitlichen Aufteilung. In diesem Fall empfängt die Grafikdomäne ihren minimalen Reservierungswert und einen Teil des Budgets, das die Summe der minimalen Reservierungswerte überschreitet. Der Teil des an die Grafikdomäne gegebenen Budgets wird von der oben aufgelisteten Gleichung 7 bestimmt (und der zur Kerndomäne zugeordnete in der Gleichung 6). Basierend auf den POLICY_FIRST- und POLICY_SECOND-Werten kann das überschüssige Leistungsbudget asymmetrisch zwischen den Domänen aufgeteilt werden. Wenn beispielsweise POLICY FIRST
0 ist und POLICY_SECOND ist 16, dann empfängt die Grafikdomäne 75 % des Paket-Budgets und die Kerndomäne empfängt die verbleibenden 25 %.3 ist eine grafische Veranschaulichung der unterschiedlichen Zuordnungskeine für diese vier Fälle, die als Fälle1 -4 in der Veranschaulichung aufgelistet sind. - Um weiter zu veranschaulichen, wie unterschiedliche Domänen ein Leistungsbudget teilen können, und darüber hinaus, wie dieses Leistungsbudget sich basierend auf einer Art der Arbeitslast zwischen den Domänen verschieben kann, kann Bezug genommen werden auf die
4 und5 , die grafische Veranschaulichungen von verschiedenen Zuordnungen eines Leistungsbudgets zwischen mehreren Domänen in unterschiedlichen Arbeitslastumgebungen sind. - Zunächst wird in
4 ein Leistungsaufnahme-Schaubild gezeigt, in dem eine Grafikleistungsaufnahme der Domäne auf der X-Achse und eine Kernleistungsaufnahme der Domäne auf der Y-Achse dargestellt ist. Wie gezeigt kann jede Domäne einen unabhängigen Spezifikations-Leistungspegel aufweisen, der einem P1- oder einem thermischen Auslegungsleistungspegel entsprechen kann, welcher die maximale garantierte Frequenz ist, bei der die Domäne ausführen kann. Zusätzlich können die Domänen bei höheren Leistungspegeln in einem Turbo-Modus ausführen (das heißt, eine höher als garantierte Arbeitsfrequenz entsprechend einem P0-Leistungszustand). Wie gezeigt entspricht eine Linie10 , die die Achsen verbindet, einem Gesamtpaket-Leistungsbudget. Wenn eine kernintensive Arbeitslast ausgeführt wird, kann der Teil des zugewiesenen Gesamtleistungsbudgets zur Kerndomäne höher sein, und wenn wiederum eine grafikintensive Arbeitslast ausgeführt wird, kann der Teil des Gesamtpaket-Leistungsbudgets, das zur Grafikdomäne zugeordnet wird, höher sein. - Wie weiter gezeigt entspricht die Summe der Leistungsbudgets, wenn beide Domänen bei ihrer höchsten garantierten Frequenz ausführen, einer Summe der Budgets der maximalen Leistung bei einem Punkt
20 . Diese Summe kann das Gesamtpaket-Leistungsbudget überschreiten, und somit kann der realistische aktuelle maximale Leistungsaufnahmepegel in einen Bereich zwischen den Punkten30 und40 fallen. Der Betrieb bei den Punkten30 oder40 hängt davon ab, wie das Leistungsbudget zwischen den Kern- und Grafikdomänen aufgeteilt ist. Das Priorisieren in Richtung auf die Grafikdomäne resultiert in einem Betrieb bei Punkt40 und das Priorisieren in Richtung auf die Kerndomäne resultiert in einem Betrieb bei Punkt30 . - Jedoch ist es, wie gezeigt in
5 , möglich, dass beide Domänen bei ihrer garantierten maximalen Arbeitsfrequenz ausführen und sie das Gesamtpaket-Leistungsbudget in einem Turbo-Modus nicht verletzen, da das Gesamtpaket-Leistungsbudget auf einen höheren Pegel15 eingestellt werden kann, wenn der Turbo-Modus verfügbar ist. Somit kann für zumindest kurze Zeiträume ein Turbo-Modus verfügbar sein, wobei beide Domänen mindestens ihre maximale garantierte Arbeitsfrequenz erreichen können. - In
6 wird ein Blockdiagramm eines Prozessors gemäß einer Ausführungsform der Erfindung gezeigt. Wie in6 gezeigt, kann Prozessor300 ein Mehrkernprozessor sein, der eine Vielzahl von Kernen310a -310n umfasst. Bei einer Ausführungsform kann ein jeder solche Kern von einer unabhängigen Leistungsdomäne stammen, und er kann konfiguriert sein, bei einer unabhängigen Spannung und/oder Frequenz zu arbeiten, und er kann in den Turbo-Modus wechseln, wenn eine verfügbare Aussteuerungsreserve existiert. Die mehreren Kerne können über eine Kopplungsstruktur315 mit einem Unkern320 gekoppelt sein, der mehrere Komponenten umfasst. Wie gezeigt kann der Unkern320 einen gemeinsam benutzten Cache330 umfassen, der ein Last-Level-Cache sein kann. Des Weiteren kann der Unkern einen integrierten Memory-Controller340 , mehrere Schnittstellen350 und eine Leistungssteuereinheit355 umfassen. - Bei verschiedenen Ausführungsformen kann die Leistungssteuereinheit
355 eine Leistungsaufteilungslogik359 umfassen, welche eine Logik sein kann, um eine dynamische Steuerung und Neuzuweisung eines verfügbaren Leistungsbudgets zwischen mehreren unabhängigen Domänen des Prozessors durchzuführen. Bei der Ausführungsform von6 kann Logik359 unter der Annahme, dass jeder Kern von einer unabhängigen Leistungsdomäne stammt, ein verfügbares Leistungsbudget für ein gegebenes Zeitintervall berechnen und dynamisch Teile dieses verfügbaren Leistungsbudgets zu den unterschiedlichen Kernen zuordnen. Solche Zuordnungen können gleichberechtigt oder vorrangig für eine oder mehrere der Domänen bestimmt sein. Diese Zuordnungen können somit auf Richtlinienwerten für die unterschiedlichen Domänen, auf minimalen Reservierungswerten für die unterschiedlichen Domänen und Präferenzwerten basieren. Bei einer Ausführungsform können diese Präferenzwerte in einer Rangordnung sein, in der jede Domäne gemäß ihrer Präferenz eingeordnet ist. Zum Beispiel können in einem Zwei-Domänen-System die zwei Domänen als eine höhere und niedrigere Präferenz eingeordnet sein, sodass ein Algorithmus, wie beschrieben in2 , einen minimalen Reservierungswert zur übergeordneten Domäne zuordnen kann, wenn es ein unzureichendes Leistungsbudget für die minimalen Reservierungswerte der beiden Domänen gibt. Und natürlich können solche Rangfolgen auf zusätzliche Domänen erweitert werden. Wie weiter in6 gezeigt, kann eine Leistungsregelungsspeicherung357 weiter innerhalb der PCU355 vorhanden sein, um diese verschiedenen Werte zu speichern, um für die Speicherung von verschiedenen Richtlinienwerten, minimalen Reservierungswerten und Präferenzwerten zu sorgen. Obwohl er an diesem Ort in der Ausführungsform von6 gezeigt wird, ist offensichtlich, dass der Umfang der vorliegenden Erfindung in dieser Hinsicht nicht begrenzt ist und die Speicherung dieser Informationen an anderen Orten, wie beispielsweise Konfigurationsregister, nichtflüchtiger Speicher oder Ähnlichem erfolgen kann. - Unter weiterer Bezugnahme auf
6 kann Prozessor300 mit einem Systemspeicher360 z. B. über einen Speicherbus kommunizieren. Des Weiteren kann anhand der Schnittstellen350 eine Verbindung mit verschiedenen Off-Chip-Komponenten, wie beispielsweise Peripheriegeräten, Massenspeichern und so weiter hergestellt werden. Obwohl diese bestimmte Implementierung in der Ausführungsform von6 beschrieben ist, wird jedoch der Umfang der vorliegenden Erfindung in dieser Hinsicht nicht eingeschränkt. - In
7 wird ein Blockdiagramm eines Prozessors gemäß einer weiteren Ausführungsform der vorliegenden Erfindung gezeigt. Wie bei der Ausführungsform von7 gezeigt, umfasst Prozessor400 mehrere Domänen. Speziell kann eine Kerndomäne410 eine Vielzahl von Kernen410a -410n umfassen, eine Grafikdomäne420 kann eine oder mehrere Grafikengines umfassen und eine Systemagent-Domäne450 kann weiter vorhanden sein. Bei verschiedenen Ausführungsformen kann die Systemagent-Domäne450 bei einer Festfrequenz ausführen und ständig eingeschaltet bleiben, um Leistungsregelungsereignisse und das Power-Management zu behandeln, sodass die Domänen410 und420 gesteuert werden können, um dynamisch in Energiesparzustände einzutreten und diese zu verlassen. Zusätzlich können diese Domänen dynamisch ein Paket-Leistungsbudget gemäß einer Ausführungsform der vorliegenden Erfindung unter sich aufteilen. Jede der Domänen410 und420 kann bei einer unterschiedlichen Spannung und/oder Leistung arbeiten. - Zu beachten ist, dass, obwohl nur drei Domänen gezeigt sind, der Umfang der vorliegenden Erfindung in dieser Hinsicht nicht begrenzt wird und zusätzliche Domänen bei anderen Ausführungsformen vorhanden sein können. Zum Beispiel können Mehrkern-Domänen vorhanden sein, von denen jede mindestens einen Kern umfasst. Auf diese Weise kann eine feinere Steuerung der Anzahl an Prozessorkernen, die bei einer gegebenen Frequenz ausführen können, realisiert werden.
- Generell kann jeder Kern
410 weiter zusätzlich zu verschiedenen Ausführungseinheiten und zusätzlichen Verarbeitungselementen Low-Level-Caches umfassen. Die verschiedenen Kerne können -wiederum miteinander und mit einem gemeinsam benutzten Cache-Speicher gekoppelt sein, der aus einer Vielzahl von Einheiten eines Last-Level-Cache (LLC)4400 -440n gebildet ist. Bei verschiedenen Ausführungsformen kann LLC450 unter den Kernen und der Grafik-Eengine, sowie den verschiedenen Medien-Verarbeitungs-Schaltkreisen aufgeteilt sein. Wie gezeigt koppelt eine Ring-Kopplungsstruktur430 somit die Kerne und stellt eine Verbindung zwischen den Kernen, der Grafikdomäne420 und dem Systemagent-Schaltkreis450 bereit. - Bei der Ausführungsform von
7 kann die Systemagent-Domäne450 den Display-Controller452 umfassen, welcher eine Steuerung von und eine Schnittstelle zu einem zugehörigen Display bereitstellen kann. Wie weiter gezeigt kann Systemagent-Domäne450 eine Leistungssteuereinheit455 umfassen, die gemäß einer Ausführungsform der vorliegenden Erfindung eine Leistungsaufteilungslogik459 umfassen kann. Bei verschiedenen Ausführungsformen kann diese Logik Algorithmen ausführen, wie beispielsweise die, die in den1 und2 gezeigt werden, um somit dynamisch ein verfügbares Paket-Leistungsbudget zwischen der Kerndomäne und der Grafikdomäne zu teilen. - Wie weiter in
7 gezeigt, kann Prozessor400 weiter einen integrierten Memory-Controller (IMC)470 umfassen, der eine Schnittstelle zu einem Systemspeicher, wie beispielsweise ein dynamisches Random Access Memory (DRAM), bereitstellt. Mehrere Schnittstellen4800 -480n können vorhanden sein, um die Verbindung zwischen dem Prozessor und anderen Schaltkreisen zu ermöglichen. Bei einer Ausführungsform können beispielsweise mindestens eine Direct Media Interface- (DMI) -Schnittstelle sowie eine oder mehrere Peripheral Component Interconnect Express- (PCI Express™ (PCIe™)) -Schnittstellen bereitgestellt werden. Weiter können ebenfalls eine oder mehrere Schnittstellen gemäß einem Intel® Direktzugriff-Kopplungsstruktur (QPI) -Protokoll bereitgestellt werden, um Kommunikationen zwischen anderen Agenten, wie beispielsweise zusätzlichen Prozessoren oder anderen Schaltkreisen, bereitzustellen. Obwohl er auf diesem hohen Niveau in der Ausführungsform von7 gezeigt wird, ist der Umfang der vorliegenden Erfindung jedoch in dieser Hinsicht in keiner Weise einzuschränken. - Somit wird bei verschiedenen Ausführungsformen eine Technik bereitgestellt, um die Auswahl dessen zu ermöglichen, wie viel einer gemeinsamen Leistungshüllkurve zu jeder von mehreren unabhängigen Leistungsdomänen eines Halbleiterbauelements zugeordnet werden kann. Zu beachten ist, dass sich diese Leistungsaufteilungsherangehensweise von der konventionellen Power-Management-Steuerung von Verarbeitungsengines unterscheidet, die einfach einen oder mehrere Engines auswählen, die in einen Energiesparzustand zu platzieren sind, aber keine dynamische Leistungsaufteilung eines Leistungsbudgets zwischen Domänen bereitstellen, wie es hier beschrieben wird. D. h., Ausführungsformen stellen einen Mechanismus bereit, um das Leistungsbudget zwischen unterschiedlichen Rechenkomponenten auf der gleichen Chiplage dynamisch zu teilen. Als Resultat kann ein Leistungsbudget oder eine Leistungsreserve zwischen den Kernen und der Grafikengine neu zugewiesen werden, wenn sie beide auf der gleichen Chiplage integriert sind. Obwohl hier beschriebene Ausführungsformen sich auf einen Mehrdomänen-Prozessor beziehen, der mindestens eine Kerndomäne und eine Grafikdomäne aufweist, ist der Umfang der vorliegenden Erfindung nicht derart begrenzt und kann auf jedes integrierte Halbleiterbauelement erweitert werden, bei dem gemeinsame Energieressourcen dynamisch zwischen mehreren Rechenentitäten zugeordnet werden.
- Ausführungsformen können somit dynamisch Leistung zwischen Kerndomäne und Grafikdomäne neu verteilen, was Flexibilität ermöglicht, um verschiedene unterschiedliche Arbeitslastanforderungen zu behandeln.
- Ausführungsformen können in vielen verschiedenen Arten von Systemen implementiert sein. In
8 wird ein Blockdiagramm eines Systems gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht. Wie in8 gezeigt, ist das aus mehreren Prozessoren bestehende System500 ein System mit einer Punkt-zu-Punkt-Kopplungsstruktur. Es umfasst einen ersten Prozessor570 und einen zweiten Prozessor580 , die über eine Punkt-zu-Punkt-Kopplungsstruktur550 gekoppelt sind. Wie in8 gezeigt, kann jeder Prozessor570 und580 ein Mehrkernprozessor sein und einen ersten und zweiten Prozessorkern umfassen (d. h. Prozessorkerne574a und574b und Prozessorkerne584a und584b) , auch wenn potenziell viel mehr Kerne in den Prozessoren vorhanden sein können. Jeder der Prozessoren kann eine PCU oder eine andere Logik umfassen, um eine dynamische Verteilung eines Paket-Leistungsbudgets zwischen mehreren Domänen des Prozessors wie hier beschrieben durchzuführen. - Weiter umfasst der erste Prozes- sor
570 in8 einen Memory-Controller-Hub (MCH)572 und die Punkt-zu-Punkt- (P-P) -Schnittstellen576 und578 . Auf ähnliche Weise umfasst der zweite Prozessor580 einen MCH582 und die P-P-Schnittstellen 586 und588 . Wie in8 gezeigt, koppeln die MCH572 und582 die Prozessoren an die jeweiligen Arbeitsspeicher, namentlich an einen Speicher532 und einen Speicher534 , die Teil eines Hauptspeichers sein können (z. B. DRAM), der lokal an die jeweiligen Prozessoren angeschlossen ist. Der erste Prozessor570 und der zweite Prozessor580 können über P-P-Kopplungsstrukturen552 bzw.554 an einen Chipsatz590 gekoppelt sein. Wie in8 gezeigt, umfasst der Chipsatz590 die P-P-Schnittstellen594 und598 . - Des Weiteren umfasst der Chipsatz
590 eine Schnittstelle592 für die Kopplung von Chipsatz590 mit einer Hochleistungs-Grafikengine538 über eine P-P-Kopplungsstruktur 539. Chipsatz590 kann wiederum über die Schnittstelle596 an einen ersten Bus516 gekoppelt sein. Wie in8 gezeigt, können verschiedene I/O- Geräte514 mit dem ersten Bus516 zusammen mit einer Busbrücke518 , welche den ersten Bus516 mit einem zweiten Bus520 koppelt, gekoppelt sein. Verschiedene Geräte können an den zweiten Bus520 gekoppelt sein, u. a. Tastatur/Maus522 , Kommunikationsgeräte526 und eine Datenspeichereinheit528 , wie z. B. ein Festplattenlaufwerk oder ein anderes Massenspeichergerät, das bei einer Ausführungsform Code530 umfassen kann. Des Weiteren kann ein Audio-I/O524 an den zweiten Bus520 gekoppelt sein. Ausführungsformen können in anderen Arten von Systemen einschließlich mobiler Geräte, wie beispielsweise einem intelligenten Mobiltelefon, Tablet-Computer, Netbook usw., integriert sein. - Ausführungsformen können als Code implementiert und auf einem nichtflüchtigen Speichermedium gespeichert sein, das Anweisungen enthält, die verwendet werden können, um ein System zur Ausführung der Anweisungen zu programmieren. Das Speichermedium kann beinhalten, ist aber nicht beschränkt auf, jede Art Disks, u. a. Floppy Disks, optische Disks, Solid State-Laufwerke (SSDs), Compact Disk Read-Only Memories (CD-ROMs), Compact Disk Rewritables (CD-RWs) und magnetooptische Disks (MO), Halbleiter-Geräte, wie Read-Only Memories (ROMs), Random Access Memories (RAMs), wie Dynamic Random Access Memories (DRAMs), Static Random Access Memories (SRAMs), Erasable Programmable Read-Only Memories (EPROMs), Flash Memories, Electrically Erasable Programmable Read-Only Memories (EEPROMs), magnetische oder optische Karten oder jede andere Art Speichermedium, das sich für das Speichern von elektronischen Befehlen eignet.
Claims (17)
- Vorrichtung, die Folgendes umfasst: einen Mehrdomänen-Prozessor (300), der eine erste Domäne und eine zweite Domäne aufweist, wobei jede der ersten und zweiten Domäne bei einer unabhängigen Spannung und Frequenz arbeitet, und wobei der Mehrdomänen-Prozessor (300) weiter eine erste Logik (359) umfasst, um dynamisch ein Leistungsbudget für den Mehrdomänen-Prozessor (300) zwischen der ersten und zweiten Domäne während der Laufzeit zuzuordnen, und ein erstes Konfigurationsregister, welches ausgebildet ist, einen ersten Teilungsrichtlinienwert für die erste Domäne zu speichern und ein zweites Konfigurationsregister, welches ausgebildet ist, einen zweiten Teilungsrichtlinienwert für die zweite Domäne zu speichern, wobei die erste Logik ausgebildet ist, dynamisch das Leistungsbudget gemäß dem ersten Teilungsrichtlinienwert und dem zweiten Teilungsrichtlinienwert zuzuordnen, und wobei der erste Teilungsrichtlinienwert und der zweite Teilungsrichtlinienwert mittels einer Benutzerebenen-Software steuerbar sind.
- Vorrichtung nach
Anspruch 1 , wobei die erste Logik (359) basierend auf dem ersten Teilungsrichtlinienwert einen Teil des Leistungsbudgets bestimmt, der zur ersten Domäne zuzuordnen ist. - Vorrichtung nach
Anspruch 1 , wobei die erste Logik (359) dynamisch das Leistungsbudget weiter gemäß einem ersten minimalen Reservierungswert für die erste Domäne und einem zweiten minimalen Reservierungswert für die zweite Domäne zuordnet, und wobei der erste und zweite minimale Reservierungswert von der Benutzerebenen-Software steuerbar ist. - Vorrichtung nach
Anspruch 3 , wobei die erste Logik (359) mindestens einen ersten Teil des Leistungsbudgets an die erste Domäne bereitstellt und der erste Teil dem ersten minimalen Reservierungswert entspricht. - Vorrichtung nach
Anspruch 1 , wobei die erste Logik (359) das Leistungsbudget für ein gegenwärtiges Zeitintervall basierend mindestens teilweise auf einem Leistungsbudget von einem vorherigen Zeitintervall, einer verbrauchten Leistung im vorherigen Zeitintervall und einem Leistungsbudget-Abbauwert bestimmt. - Vorrichtung nach
Anspruch 5 , wobei die erste Logik (359) das Leistungsbudget gemäß En = En-1*alpha + (1 - alpha)*(Power_Limit*deltaT - Energie) bestimmt, wobei: En das Leistungsbudget für das gegenwärtige Zeitintervall ist; En-1 ist das vom vorherigen Zeitintervall vorgetragene Leistungsbudget; Power_Limit ist ein Schwellenwertleistungspegel; deltaT ist eine Länge des Zeitintervalls; Energie ist die während des vorherigen Zeitintervalls verbrauchte Leistung; und Alpha ist der Leistungsbudget-Abbau-Wert. - Vorrichtung nach
Anspruch 1 , wobei die erste Logik (359) dynamisch im Wesentlichen alle Leistungsbudgets zur ersten Domäne für eine erste Arbeitslast zuordnet, und dynamisch im Wesentlichen alle Leistungsbudgets zur zweiten Domäne für eine zweite Arbeitslast zuordnet, die nach der ersten Arbeitslast auszuführen ist. - Verfahren (100), das folgende Schritte umfasst: Bestimmen, in einem Leistungscontroller eines Mehrdomänen-Prozessors (300), eines Leistungsbudgets für den Mehrdomänen-Prozessor (300) für ein gegenwärtiges Zeitintervall, wobei der Mehrdomänen-Prozessor (300) mindestens eine erste Domäne und eine zweite Domäne umfasst; Bestimmen (120), im Leistungscontroller, eines Teils des Leistungsbudgets, das zur ersten und zweiten Domäne zuzuordnen ist, aufweisend Zuordnen eines minimalen Reservierungswertes zur ersten Domäne und eines minimalen Reservierungswertes zur zweiten Domäne und Teilen eines verbleibenden Teils des Leistungsbudgets gemäß einem ersten Teilungsrichtlinienwert für die erste Domäne, der in einem ersten Konfigurationsregister gespeichert ist, und einem zweiten Teilungsrichtlinienwert für die zweite Domäne, der in einem zweiten Konfigurationsregister gespeichert ist, wobei der erste Teilungsrichtlinienwert und der zweite Teilungsrichtlinienwert mittels einer Benutzerebenen-Software steuerbar sind; und Steuern (130) einer Frequenz der ersten Domäne und einer Frequenz der zweiten Domäne basierend auf den zugewiesenen Teilen.
- Verfahren (100) nach
Anspruch 8 , wobei das Bestimmen des Teils des Leistungsbudgets, das zur ersten und zweiten Domäne zuzuordnen ist, ein Zuordnen des Leistungsbudgets zur zweiten Domäne und nicht zur ersten Domäne umfasst, wenn das Leistungsbudget geringer als ein minimaler Reservierungswert für die zweite Domäne ist. - Verfahren (100) nach
Anspruch 9 , weiter umfassend Erhalten des minimalen Reservierungswertes für die zweite Domäne von einem von der Benutzerebenen-Software geschriebenen Konfigurationsregister. - Verfahren (100) nach
Anspruch 9 , weiter umfassend Zuordnen des minimalen Reservierungswertes für die zweite Domäne zur zweiten Domäne und Zuordnen eines verbleibenden Teils des Leistungsbudgets zur ersten Domäne, wenn das Leistungsbudget größer als der minimale Reservierungswert für die zweite Domäne, aber kleiner als eine Summe des minimalen Reservierungswertes für die zweite Domäne und eines minimalen Reservierungswertes für die erste Domäne ist. - Verfahren (100) nach
Anspruch 8 , wobei der erste Teilungsrichtlinienwert von der Software steuerbar ist, die auf der ersten Domäne ausführt, und der erste Teilungsrichtlinienwert ist zu inkrementieren, wenn eine Anforderung für eine höhere Frequenz für die erste Domäne nicht gewährt wird, und der zweite Teilungsrichtlinienwert ist von der Software steuerbar, die auf der zweiten Domäne ausführt, wobei der zweite Teilungsrichtlinienwert zu inkrementieren ist, wenn eine Anforderung für eine höhere Frequenz für die zweite Domäne nicht gewährt wird. - System (500), das Folgendes umfasst: einen Mehrkernprozessor (570), der eine erste Domäne (410) aufweist, die eine Vielzahl von Kernen umfasst, eine zweite Domäne (420), die eine Grafik-Engine (538) umfasst, und eine dritte Domäne (450), die Systemagent-Schaltkreise umfasst, wobei die dritte Domäne (450) bei einem festen Leistungsbudget arbeitet und dynamisch ein variables Leistungsbudget zwischen der ersten und zweiten Domäne zuordnet, wobei der Systemagent-Schaltkreis eine Leistungsaufteilungslogik (459) umfasst, um das variable Leistungsbudget für ein gegenwärtiges Zeitintervall zu bestimmen und einen ersten Teil des variablen Leistungsbudgets zur ersten Domäne (410) gemäß einem ersten Leistungsaufteilungswert für die erste Domäne (410), der in einem ersten Konfigurationsregister gespeichert ist, zuzuordnen und einen zweiten Teil des variablen Leistungsbudgets zur zweiten Domäne (420) gemäß einem zweiten Leistungsaufteilungswert für die zweite Domäne (420), der in einem zweiten Konfigurationsregister gespeichert ist, zuzuordnen, und wobei der erste Leistungsaufteilungswert und der zweite Leistungsaufteilungswert mittels einer Benutzerebenen-Software steuerbar sind; und einen dynamischen Random Access Memory (DRAM), der an den Mehrkernprozessor (570) gekoppelt ist.
- System (500) nach
Anspruch 13 , wobei die Leistungsaufteilungslogik (459) dynamisch im Wesentlichen alle variablen Leistungsbudgets zur ersten Domäne (410) für eine erste Arbeitslast zuordnet und dynamisch im Wesentlichen alle variablen Leistungsbudgets zur zweiten Domäne (420) für eine zweite nach der ersten Arbeitslast auszuführende Arbeitslast zuordnet. - System (500) nach
Anspruch 13 , wobei die Leistungsaufteilungslogik (459) den ersten Leistungsaufteilungswert inkrementiert, wenn eine Anforderung für eine höhere Frequenz für die erste Domäne (410) nicht gewährt wird, und den zweiten Leistungsaufteilungswert inkrementiert, wenn eine Anforderung für eine höhere Frequenz für die zweite Domäne (420) nicht gewährt wird. - System (500) nach
Anspruch 13 , wobei die Leistungsaufteilungslogik (459) weiter den ersten Teil des variablen Leistungsbudgets gemäß einem ersten minimalen Reservierungswert für die erste Domäne (410) zuordnet und den zweiten Teil des variablen Leistungsbudgets gemäß einem zweiten minimalen Reservierungswert für die zweite Domäne (420) zuordnet. - System (500) nach
Anspruch 13 , wobei die Leistungsaufteilungslogik (459) weiter das variable Leistungsbudget gemäß einem Präferenzwert zuordnet, und wobei der Präferenzwert die zweite Domäne (420) über die erste Domäne (410) favorisiert.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/225,677 US8769316B2 (en) | 2011-09-06 | 2011-09-06 | Dynamically allocating a power budget over multiple domains of a processor |
US13/225,677 | 2011-09-06 | ||
PCT/US2012/053726 WO2013036497A2 (en) | 2011-09-06 | 2012-09-05 | Dynamically allocating a power budget over multiple domains of a processor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112012003701T5 DE112012003701T5 (de) | 2014-07-17 |
DE112012003701B4 true DE112012003701B4 (de) | 2019-08-01 |
Family
ID=47503438
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112012003701.4T Active DE112012003701B4 (de) | 2011-09-06 | 2012-09-05 | Dynamisches Zuordnen eines Leistungsbudgets über mehrere Domänen eines Prozessors |
DE202012008539U Expired - Lifetime DE202012008539U1 (de) | 2011-09-06 | 2012-09-06 | Dynamisches Zuordnen eines Leistungsbudgets über mehrere Domänen eines Prozessors |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE202012008539U Expired - Lifetime DE202012008539U1 (de) | 2011-09-06 | 2012-09-06 | Dynamisches Zuordnen eines Leistungsbudgets über mehrere Domänen eines Prozessors |
Country Status (4)
Country | Link |
---|---|
US (3) | US8769316B2 (de) |
DE (2) | DE112012003701B4 (de) |
TW (2) | TWI512447B (de) |
WO (1) | WO2013036497A2 (de) |
Families Citing this family (126)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8943334B2 (en) | 2010-09-23 | 2015-01-27 | Intel Corporation | Providing per core voltage and frequency control |
US8793515B2 (en) | 2011-06-27 | 2014-07-29 | Intel Corporation | Increasing power efficiency of turbo mode operation in a processor |
US8661279B2 (en) * | 2011-07-19 | 2014-02-25 | Hewlett-Packard Development Company, L.P. | Power capping using C-states |
US8769316B2 (en) | 2011-09-06 | 2014-07-01 | Intel Corporation | Dynamically allocating a power budget over multiple domains of a processor |
US9074947B2 (en) | 2011-09-28 | 2015-07-07 | Intel Corporation | Estimating temperature of a processor core in a low power state without thermal sensor information |
US9026815B2 (en) | 2011-10-27 | 2015-05-05 | Intel Corporation | Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor |
US8943340B2 (en) | 2011-10-31 | 2015-01-27 | Intel Corporation | Controlling a turbo mode frequency of a processor |
US9052901B2 (en) | 2011-12-14 | 2015-06-09 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including configurable maximum processor current |
US9304570B2 (en) * | 2011-12-15 | 2016-04-05 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including power and performance workload-based balancing between multiple processing elements |
US9372524B2 (en) | 2011-12-15 | 2016-06-21 | Intel Corporation | Dynamically modifying a power/performance tradeoff based on processor utilization |
US8924754B2 (en) * | 2012-02-02 | 2014-12-30 | Empire Technology Development Llc | Quality of service targets in multicore processors |
WO2013137860A1 (en) | 2012-03-13 | 2013-09-19 | Intel Corporation | Dynamically computing an electrical design point (edp) for a multicore processor |
WO2013137859A1 (en) | 2012-03-13 | 2013-09-19 | Intel Corporation | Providing energy efficient turbo operation of a processor |
US9323316B2 (en) | 2012-03-13 | 2016-04-26 | Intel Corporation | Dynamically controlling interconnect frequency in a processor |
CN104204825B (zh) | 2012-03-30 | 2017-06-27 | 英特尔公司 | 动态测量处理器中的功耗 |
US9360909B2 (en) | 2012-04-19 | 2016-06-07 | Intel Corporation | System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time |
US10185566B2 (en) | 2012-04-27 | 2019-01-22 | Intel Corporation | Migrating tasks between asymmetric computing elements of a multi-core processor |
US9037840B2 (en) | 2012-06-29 | 2015-05-19 | Intel Corporation | Mechanism to provide workload and configuration-aware deterministic performance for microprocessors |
US8984313B2 (en) | 2012-08-31 | 2015-03-17 | Intel Corporation | Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator |
US9141426B2 (en) | 2012-09-28 | 2015-09-22 | Intel Corporation | Processor having per core and package level P0 determination functionality |
US9383812B2 (en) | 2012-09-28 | 2016-07-05 | Intel Corporation | Method and apparatus for efficient store/restore of state information during a power state |
US9037889B2 (en) | 2012-09-28 | 2015-05-19 | Intel Corporation | Apparatus and method for determining the number of execution cores to keep active in a processor |
US9075556B2 (en) | 2012-12-21 | 2015-07-07 | Intel Corporation | Controlling configurable peak performance limits of a processor |
US9424620B2 (en) | 2012-12-29 | 2016-08-23 | Intel Corporation | Identification of GPU phase to determine GPU scalability during runtime |
US9367114B2 (en) | 2013-03-11 | 2016-06-14 | Intel Corporation | Controlling operating voltage of a processor |
US9354694B2 (en) | 2013-03-14 | 2016-05-31 | Intel Corporation | Controlling processor consumption using on-off keying having a maximum off time |
US9494996B2 (en) | 2013-03-15 | 2016-11-15 | Intel Corporation | Processor having frequency of operation information for guaranteed operation under high temperature events |
US9395784B2 (en) * | 2013-04-25 | 2016-07-19 | Intel Corporation | Independently controlling frequency of plurality of power domains in a processor system |
US9360906B2 (en) * | 2013-05-01 | 2016-06-07 | Advanced Micro Devices, Inc. | Power management for multiple compute units |
US9766685B2 (en) | 2013-05-15 | 2017-09-19 | Intel Corporation | Controlling power consumption of a processor using interrupt-mediated on-off keying |
US9823719B2 (en) | 2013-05-31 | 2017-11-21 | Intel Corporation | Controlling power delivery to a processor via a bypass |
US9348401B2 (en) | 2013-06-25 | 2016-05-24 | Intel Corporation | Mapping a performance request to an operating frequency in a processor |
US9471088B2 (en) | 2013-06-25 | 2016-10-18 | Intel Corporation | Restricting clock signal delivery in a processor |
US9348407B2 (en) | 2013-06-27 | 2016-05-24 | Intel Corporation | Method and apparatus for atomic frequency and voltage changes |
US9377836B2 (en) | 2013-07-26 | 2016-06-28 | Intel Corporation | Restricting clock signal delivery based on activity in a processor |
US9495001B2 (en) | 2013-08-21 | 2016-11-15 | Intel Corporation | Forcing core low power states in a processor |
US10386900B2 (en) | 2013-09-24 | 2019-08-20 | Intel Corporation | Thread aware power management |
US9405345B2 (en) | 2013-09-27 | 2016-08-02 | Intel Corporation | Constraining processor operation based on power envelope information |
US9594560B2 (en) | 2013-09-27 | 2017-03-14 | Intel Corporation | Estimating scalability value for a specific domain of a multicore processor based on active state residency of the domain, stall duration of the domain, memory bandwidth of the domain, and a plurality of coefficients based on a workload to execute on the domain |
US9494998B2 (en) | 2013-12-17 | 2016-11-15 | Intel Corporation | Rescheduling workloads to enforce and maintain a duty cycle |
US9459689B2 (en) | 2013-12-23 | 2016-10-04 | Intel Corporation | Dyanamically adapting a voltage of a clock generation circuit |
US9342136B2 (en) * | 2013-12-28 | 2016-05-17 | Samsung Electronics Co., Ltd. | Dynamic thermal budget allocation for multi-processor systems |
US9746909B2 (en) | 2014-02-25 | 2017-08-29 | International Business Machines Corporation | Computer program product and a node implementing power management by associated power management controllers based on distributed node power consumption and priority data |
US20150241944A1 (en) * | 2014-02-25 | 2015-08-27 | International Business Machines Corporation | Distributed power management with performance and power boundaries |
US9323525B2 (en) | 2014-02-26 | 2016-04-26 | Intel Corporation | Monitoring vector lane duty cycle for dynamic optimization |
US10108454B2 (en) | 2014-03-21 | 2018-10-23 | Intel Corporation | Managing dynamic capacitance using code scheduling |
US9665153B2 (en) | 2014-03-21 | 2017-05-30 | Intel Corporation | Selecting a low power state based on cache flush latency determination |
US9477279B1 (en) * | 2014-06-02 | 2016-10-25 | Datadirect Networks, Inc. | Data storage system with active power management and method for monitoring and dynamical control of power sharing between devices in data storage system |
US10417149B2 (en) | 2014-06-06 | 2019-09-17 | Intel Corporation | Self-aligning a processor duty cycle with interrupts |
US9760158B2 (en) | 2014-06-06 | 2017-09-12 | Intel Corporation | Forcing a processor into a low power state |
US9513689B2 (en) | 2014-06-30 | 2016-12-06 | Intel Corporation | Controlling processor performance scaling based on context |
US9606602B2 (en) | 2014-06-30 | 2017-03-28 | Intel Corporation | Method and apparatus to prevent voltage droop in a computer |
US9575537B2 (en) | 2014-07-25 | 2017-02-21 | Intel Corporation | Adaptive algorithm for thermal throttling of multi-core processors with non-homogeneous performance states |
US10114438B2 (en) | 2014-08-04 | 2018-10-30 | Dell Products, Lp | Dynamic power budgeting in a chassis |
US9760136B2 (en) | 2014-08-15 | 2017-09-12 | Intel Corporation | Controlling temperature of a system memory |
US9791904B2 (en) | 2014-08-15 | 2017-10-17 | Intel Corporation | Balanced control of processor temperature |
US9671853B2 (en) | 2014-09-12 | 2017-06-06 | Intel Corporation | Processor operating by selecting smaller of requested frequency and an energy performance gain (EPG) frequency |
US10339023B2 (en) | 2014-09-25 | 2019-07-02 | Intel Corporation | Cache-aware adaptive thread scheduling and migration |
US9977477B2 (en) | 2014-09-26 | 2018-05-22 | Intel Corporation | Adapting operating parameters of an input/output (IO) interface circuit of a processor |
US9684360B2 (en) | 2014-10-30 | 2017-06-20 | Intel Corporation | Dynamically controlling power management of an on-die memory of a processor |
US9703358B2 (en) | 2014-11-24 | 2017-07-11 | Intel Corporation | Controlling turbo mode frequency operation in a processor |
US20160147280A1 (en) * | 2014-11-26 | 2016-05-26 | Tessil Thomas | Controlling average power limits of a processor |
US10048744B2 (en) | 2014-11-26 | 2018-08-14 | Intel Corporation | Apparatus and method for thermal management in a multi-chip package |
US9710043B2 (en) | 2014-11-26 | 2017-07-18 | Intel Corporation | Controlling a guaranteed frequency of a processor |
US10620687B2 (en) | 2014-12-22 | 2020-04-14 | Intel Corporation | Hybrid power management approach |
US10101786B2 (en) | 2014-12-22 | 2018-10-16 | Intel Corporation | Holistic global performance and power management |
US9477243B2 (en) | 2014-12-22 | 2016-10-25 | Intel Corporation | System maximum current protection |
US9811143B2 (en) * | 2014-12-23 | 2017-11-07 | Intel Corporation | Systems and methods for dynamic spatial power steering |
US10877530B2 (en) | 2014-12-23 | 2020-12-29 | Intel Corporation | Apparatus and method to provide a thermal parameter report for a multi-chip package |
US20160224098A1 (en) | 2015-01-30 | 2016-08-04 | Alexander Gendler | Communicating via a mailbox interface of a processor |
US9639134B2 (en) | 2015-02-05 | 2017-05-02 | Intel Corporation | Method and apparatus to provide telemetry data to a power controller of a processor |
US9734110B2 (en) | 2015-02-13 | 2017-08-15 | International Business Machines Corporation | Dynamic synchronous to asynchronous frequency transitions in high-performance symmetric multiprocessing |
US10234930B2 (en) | 2015-02-13 | 2019-03-19 | Intel Corporation | Performing power management in a multicore processor |
US9910481B2 (en) | 2015-02-13 | 2018-03-06 | Intel Corporation | Performing power management in a multicore processor |
US9874922B2 (en) | 2015-02-17 | 2018-01-23 | Intel Corporation | Performing dynamic power control of platform devices |
US9842082B2 (en) | 2015-02-27 | 2017-12-12 | Intel Corporation | Dynamically updating logical identifiers of cores of a processor |
US9710054B2 (en) | 2015-02-28 | 2017-07-18 | Intel Corporation | Programmable power management agent |
US9760160B2 (en) | 2015-05-27 | 2017-09-12 | Intel Corporation | Controlling performance states of processing engines of a processor |
US9939867B2 (en) * | 2015-06-29 | 2018-04-10 | International Business Machines Corporation | Handling a failure in a system with distributed control of power and thermal management |
CN105068872B (zh) * | 2015-07-28 | 2018-11-23 | 深圳市万普拉斯科技有限公司 | 运算单元的控制方法和系统 |
US9710041B2 (en) | 2015-07-29 | 2017-07-18 | Intel Corporation | Masking a power state of a core of a processor |
US9952651B2 (en) | 2015-07-31 | 2018-04-24 | International Business Machines Corporation | Deterministic current based frequency optimization of processor chip |
US9568982B1 (en) | 2015-07-31 | 2017-02-14 | International Business Machines Corporation | Management of core power state transition in a microprocessor |
US10001822B2 (en) | 2015-09-22 | 2018-06-19 | Intel Corporation | Integrating a power arbiter in a processor |
US9983644B2 (en) | 2015-11-10 | 2018-05-29 | Intel Corporation | Dynamically updating at least one power management operational parameter pertaining to a turbo mode of a processor for increased performance |
US9910470B2 (en) | 2015-12-16 | 2018-03-06 | Intel Corporation | Controlling telemetry data communication in a processor |
US10146286B2 (en) | 2016-01-14 | 2018-12-04 | Intel Corporation | Dynamically updating a power management policy of a processor |
US10359833B2 (en) * | 2016-06-20 | 2019-07-23 | Qualcomm Incorporated | Active-core-based performance boost |
US10289188B2 (en) | 2016-06-21 | 2019-05-14 | Intel Corporation | Processor having concurrent core and fabric exit from a low power state |
US10281975B2 (en) | 2016-06-23 | 2019-05-07 | Intel Corporation | Processor having accelerated user responsiveness in constrained environment |
US10324519B2 (en) | 2016-06-23 | 2019-06-18 | Intel Corporation | Controlling forced idle state operation in a processor |
US10379596B2 (en) | 2016-08-03 | 2019-08-13 | Intel Corporation | Providing an interface for demotion control information in a processor |
US10234920B2 (en) | 2016-08-31 | 2019-03-19 | Intel Corporation | Controlling current consumption of a processor based at least in part on platform capacitance |
US10423206B2 (en) | 2016-08-31 | 2019-09-24 | Intel Corporation | Processor to pre-empt voltage ramps for exit latency reductions |
US10379904B2 (en) | 2016-08-31 | 2019-08-13 | Intel Corporation | Controlling a performance state of a processor using a combination of package and thread hint information |
US10168758B2 (en) | 2016-09-29 | 2019-01-01 | Intel Corporation | Techniques to enable communication between a processor and voltage regulator |
US10545560B2 (en) | 2016-10-10 | 2020-01-28 | International Business Machines Corporation | Power management and utilization detection of computing components |
US10360077B2 (en) | 2016-10-10 | 2019-07-23 | International Business Machines Corporation | Measuring utilization of resources in datacenters |
US11169592B2 (en) * | 2016-10-10 | 2021-11-09 | International Business Machines Corporation | SLA-based backup power management during utility power interruption in disaggregated datacenters |
US10819599B2 (en) | 2016-10-10 | 2020-10-27 | International Business Machines Corporation | Energy consumption as a measure of utilization and work characterization in a system |
US10838482B2 (en) | 2016-10-10 | 2020-11-17 | International Business Machines Corporation | SLA-based power management in disaggregated computing systems |
CN108334405A (zh) * | 2017-01-20 | 2018-07-27 | 阿里巴巴集团控股有限公司 | 频率异构cpu,频率异构实现方法、装置及任务调度方法 |
US10429919B2 (en) | 2017-06-28 | 2019-10-01 | Intel Corporation | System, apparatus and method for loose lock-step redundancy power management |
US10509449B2 (en) | 2017-07-07 | 2019-12-17 | Hewlett Packard Enterprise Development Lp | Processor power adjustment |
WO2019040054A1 (en) | 2017-08-23 | 2019-02-28 | Intel Corporation | SYSTEM, APPARATUS, AND METHOD FOR ADAPTIVE OPERATING VOLTAGE IN A USER-PROGRAMMED (FPGA) PREDIFFUSED NETWORK |
US10620266B2 (en) | 2017-11-29 | 2020-04-14 | Intel Corporation | System, apparatus and method for in-field self testing in a diagnostic sleep state |
US10620682B2 (en) | 2017-12-21 | 2020-04-14 | Intel Corporation | System, apparatus and method for processor-external override of hardware performance state control of a processor |
US10620969B2 (en) | 2018-03-27 | 2020-04-14 | Intel Corporation | System, apparatus and method for providing hardware feedback information in a processor |
US10739844B2 (en) | 2018-05-02 | 2020-08-11 | Intel Corporation | System, apparatus and method for optimized throttling of a processor |
US10955899B2 (en) | 2018-06-20 | 2021-03-23 | Intel Corporation | System, apparatus and method for responsive autonomous hardware performance state control of a processor |
US10976801B2 (en) | 2018-09-20 | 2021-04-13 | Intel Corporation | System, apparatus and method for power budget distribution for a plurality of virtual machines to execute on a processor |
US10860083B2 (en) | 2018-09-26 | 2020-12-08 | Intel Corporation | System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail |
US11656676B2 (en) | 2018-12-12 | 2023-05-23 | Intel Corporation | System, apparatus and method for dynamic thermal distribution of a system on chip |
US11256657B2 (en) | 2019-03-26 | 2022-02-22 | Intel Corporation | System, apparatus and method for adaptive interconnect routing |
US11442529B2 (en) | 2019-05-15 | 2022-09-13 | Intel Corporation | System, apparatus and method for dynamically controlling current consumption of processing circuits of a processor |
US11630500B2 (en) | 2019-07-31 | 2023-04-18 | Hewlett-Packard Development Company, L.P. | Configuring power level of central processing units at boot time |
US11698812B2 (en) | 2019-08-29 | 2023-07-11 | Intel Corporation | System, apparatus and method for providing hardware state feedback to an operating system in a heterogeneous processor |
US11366506B2 (en) | 2019-11-22 | 2022-06-21 | Intel Corporation | System, apparatus and method for globally aware reactive local power control in a processor |
US11886878B2 (en) * | 2019-12-12 | 2024-01-30 | Advanced Micro Devices, Inc. | Distributing power shared between an accelerated processing unit and a discrete graphics processing unit |
US11132201B2 (en) | 2019-12-23 | 2021-09-28 | Intel Corporation | System, apparatus and method for dynamic pipeline stage control of data path dominant circuitry of an integrated circuit |
US11733757B2 (en) | 2021-06-25 | 2023-08-22 | Qualcomm Incorporated | Hierarchical power management architecture for SoC-based electronic devices |
WO2022272213A1 (en) * | 2021-06-25 | 2022-12-29 | Nuvia, Inc. | Dynamic power management for soc-based electronic devices |
TW202324034A (zh) * | 2021-06-25 | 2023-06-16 | 美商高通公司 | 用於基於SoC的電子設備的分層級電源管理架構 |
WO2023048930A1 (en) * | 2021-09-24 | 2023-03-30 | Apple Inc. | Global integrated circuit power control |
US20230168729A1 (en) * | 2021-11-30 | 2023-06-01 | Facebook Technologies, Llc | Systems and methods for peak power control |
US11921564B2 (en) | 2022-02-28 | 2024-03-05 | Intel Corporation | Saving and restoring configuration and status information with reduced latency |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007051841A1 (de) | 2006-11-01 | 2008-05-21 | Intel Corporation, Santa Clara | Unabhängige Energiesteuerung von Prozessorkernen |
DE102007053796A1 (de) | 2006-12-08 | 2008-06-12 | Intel Corporation, Santa Clara | Betreiben integrierter Schaltkreis-Logikblöcke bei unabhängigen Spannungen mit einer einzelnen Spannungsversorgung |
Family Cites Families (116)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5163153A (en) | 1989-06-12 | 1992-11-10 | Grid Systems Corporation | Low-power, standby mode computer |
US6158012A (en) | 1989-10-30 | 2000-12-05 | Texas Instruments Incorporated | Real-time power conservation and thermal management for computers |
US5287292A (en) | 1992-10-16 | 1994-02-15 | Picopower Technology, Inc. | Heat regulator for integrated circuits |
US5522087A (en) | 1994-03-22 | 1996-05-28 | Verifone Inc. | System for selectively operating in different modes depending upon receiving signal from a host computer within a time window upon power up |
US5590341A (en) | 1994-09-30 | 1996-12-31 | Intel Corporation | Method and apparatus for reducing power consumption in a computer system using ready delay |
JPH0926900A (ja) | 1995-07-12 | 1997-01-28 | Toshiba Corp | 稼働情報・障害情報採取システム |
US5621250A (en) | 1995-07-31 | 1997-04-15 | Ford Motor Company | Wake-up interface and method for awakening an automotive electronics module |
US5931950A (en) | 1997-06-17 | 1999-08-03 | Pc-Tel, Inc. | Wake-up-on-ring power conservation for host signal processing communication system |
US6823516B1 (en) | 1999-08-10 | 2004-11-23 | Intel Corporation | System and method for dynamically adjusting to CPU performance changes |
US7010708B2 (en) | 2002-05-15 | 2006-03-07 | Broadcom Corporation | Method and apparatus for adaptive CPU power management |
US7539885B2 (en) | 2000-01-13 | 2009-05-26 | Broadcom Corporation | Method and apparatus for adaptive CPU power management |
JP2001202155A (ja) | 2000-01-18 | 2001-07-27 | Hitachi Ltd | 低消費電力処理装置 |
JP2001318742A (ja) | 2000-05-08 | 2001-11-16 | Mitsubishi Electric Corp | コンピュータシステムおよびコンピュータ読み取り可能な記録媒体 |
KR100361340B1 (ko) | 2000-05-15 | 2002-12-05 | 엘지전자 주식회사 | 씨피유 클럭 제어 방법 |
US6792392B1 (en) | 2000-06-30 | 2004-09-14 | Intel Corporation | Method and apparatus for configuring and collecting performance counter data |
US6748546B1 (en) | 2000-09-26 | 2004-06-08 | Sun Microsystems, Inc. | Method and apparatus for reducing power consumption |
US7000130B2 (en) | 2000-12-26 | 2006-02-14 | Intel Corporation | Method and apparatus for thermal throttling of clocks using localized measures of activity |
US6829713B2 (en) | 2000-12-30 | 2004-12-07 | Intel Corporation | CPU power management based on utilization with lowest performance mode at the mid-utilization range |
US7058824B2 (en) | 2001-06-15 | 2006-06-06 | Microsoft Corporation | Method and system for using idle threads to adaptively throttle a computer |
US20030061383A1 (en) | 2001-09-25 | 2003-03-27 | Zilka Anthony M. | Predicting processor inactivity for a controlled transition of power states |
US7111179B1 (en) | 2001-10-11 | 2006-09-19 | In-Hand Electronics, Inc. | Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters |
US6996728B2 (en) | 2002-04-26 | 2006-02-07 | Hewlett-Packard Development Company, L.P. | Managing power consumption based on utilization statistics |
US7076671B2 (en) | 2002-08-12 | 2006-07-11 | Hewlett-Packard Development Company, L.P. | Managing an operating frequency of processors in a multi-processor computer system |
US6908227B2 (en) | 2002-08-23 | 2005-06-21 | Intel Corporation | Apparatus for thermal management of multiple core microprocessors |
US7051227B2 (en) | 2002-09-30 | 2006-05-23 | Intel Corporation | Method and apparatus for reducing clock frequency during low workload periods |
US6898689B2 (en) | 2002-11-15 | 2005-05-24 | Silicon Labs Cp, Inc. | Paging scheme for a microcontroller for extending available register space |
US7043649B2 (en) | 2002-11-20 | 2006-05-09 | Portalplayer, Inc. | System clock power management for chips with multiple processing modules |
US6971033B2 (en) | 2003-01-10 | 2005-11-29 | Broadcom Corporation | Method and apparatus for improving bus master performance |
JP2006518064A (ja) | 2003-01-23 | 2006-08-03 | ユニバーシティー オブ ロチェスター | マルチクロックドメインを有するマイクロプロセッサ |
JP4061492B2 (ja) | 2003-02-10 | 2008-03-19 | ソニー株式会社 | 情報処理装置および消費電力制御方法 |
US7093147B2 (en) | 2003-04-25 | 2006-08-15 | Hewlett-Packard Development Company, L.P. | Dynamically selecting processor cores for overall power efficiency |
US20050046400A1 (en) | 2003-05-21 | 2005-03-03 | Efraim Rotem | Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components |
US7272732B2 (en) | 2003-06-30 | 2007-09-18 | Hewlett-Packard Development Company, L.P. | Controlling power consumption of at least one computer system |
TW200502847A (en) | 2003-07-08 | 2005-01-16 | Benq Corp | Control device and method for reducing number of interrupts in a processor |
US7146514B2 (en) | 2003-07-23 | 2006-12-05 | Intel Corporation | Determining target operating frequencies for a multiprocessor system |
US7272730B1 (en) | 2003-07-31 | 2007-09-18 | Hewlett-Packard Development Company, L.P. | Application-driven method and apparatus for limiting power consumption in a processor-controlled hardware platform |
US7194643B2 (en) | 2003-09-29 | 2007-03-20 | Intel Corporation | Apparatus and method for an energy efficient clustered micro-architecture |
US7770034B2 (en) | 2003-12-16 | 2010-08-03 | Intel Corporation | Performance monitoring based dynamic voltage and frequency scaling |
JP2005284596A (ja) | 2004-03-29 | 2005-10-13 | Sony Corp | 情報処理装置および方法、並びにプログラム |
US7467059B2 (en) | 2004-06-28 | 2008-12-16 | Intel Corporation | Extended thermal management |
US7249268B2 (en) | 2004-06-29 | 2007-07-24 | Intel Corporation | Method for performing performance optimization operations for a processor having a plurality of processor cores in response to a stall condition |
US7353409B2 (en) | 2004-06-29 | 2008-04-01 | International Business Machines Corporation | System and method to maintain data processing system operation in degraded system cooling condition |
US7214910B2 (en) | 2004-07-06 | 2007-05-08 | International Business Machines Corporation | On-chip power supply regulator and temperature control system |
US20070156992A1 (en) | 2005-12-30 | 2007-07-05 | Intel Corporation | Method and system for optimizing latency of dynamic memory sizing |
US7966511B2 (en) | 2004-07-27 | 2011-06-21 | Intel Corporation | Power management coordination in multi-core processors |
US7451333B2 (en) | 2004-09-03 | 2008-11-11 | Intel Corporation | Coordinating idle state transitions in multi-core processors |
US9001801B2 (en) | 2004-09-07 | 2015-04-07 | Broadcom Corporation | Method and system for low power mode management for complex Bluetooth devices |
US7941585B2 (en) | 2004-09-10 | 2011-05-10 | Cavium Networks, Inc. | Local scratchpad and data caching system |
US7596464B2 (en) | 2004-09-29 | 2009-09-29 | Intel Corporation | Determining the thermal influence of components within a system and usage of a matrix for power and thermal management |
US7426648B2 (en) | 2004-09-30 | 2008-09-16 | Intel Corporation | Global and pseudo power state management for multiple processing elements |
JP2006107127A (ja) * | 2004-10-05 | 2006-04-20 | Nec Electronics Corp | 半導体集積回路装置 |
US7434073B2 (en) | 2004-11-29 | 2008-10-07 | Intel Corporation | Frequency and voltage scaling architecture |
US7502948B2 (en) | 2004-12-30 | 2009-03-10 | Intel Corporation | Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores |
US8041967B2 (en) | 2005-02-15 | 2011-10-18 | Hewlett-Packard Development Company, L.P. | System and method for controlling power to resources based on historical utilization data |
US7454632B2 (en) | 2005-06-16 | 2008-11-18 | Intel Corporation | Reducing computing system power through idle synchronization |
US7430673B2 (en) | 2005-06-30 | 2008-09-30 | Intel Corporation | Power management system for computing platform |
US7490254B2 (en) | 2005-08-02 | 2009-02-10 | Advanced Micro Devices, Inc. | Increasing workload performance of one or more cores on multiple core processors |
US8301868B2 (en) | 2005-09-23 | 2012-10-30 | Intel Corporation | System to profile and optimize user software in a managed run-time environment |
US20070079294A1 (en) | 2005-09-30 | 2007-04-05 | Robert Knight | Profiling using a user-level control mechanism |
JP4764696B2 (ja) | 2005-10-07 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
EP1934871A4 (de) | 2005-10-11 | 2012-11-07 | Exar Corp | Modellprädiktive thermische verwaltung |
JP4621113B2 (ja) | 2005-10-28 | 2011-01-26 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US20070106827A1 (en) | 2005-11-08 | 2007-05-10 | Boatright Bryan D | Centralized interrupt controller |
US7349762B2 (en) | 2005-11-10 | 2008-03-25 | Kabushiki Kaisha Toshiba | Systems and methods for thermal management |
US7263457B2 (en) | 2006-01-03 | 2007-08-28 | Advanced Micro Devices, Inc. | System and method for operating components of an integrated circuit at independent frequencies and/or voltages |
KR101229508B1 (ko) | 2006-02-28 | 2013-02-05 | 삼성전자주식회사 | 복수의 파워도메인을 포함하는 반도체 집적 회로 |
US20070245163A1 (en) | 2006-03-03 | 2007-10-18 | Yung-Hsiang Lu | Power management in computer operating systems |
US7437270B2 (en) | 2006-03-30 | 2008-10-14 | Intel Corporation | Performance state management |
US7596430B2 (en) | 2006-05-03 | 2009-09-29 | International Business Machines Corporation | Selection of processor cores for optimal thermal performance |
US7752468B2 (en) | 2006-06-06 | 2010-07-06 | Intel Corporation | Predict computing platform memory power utilization |
US7650518B2 (en) | 2006-06-28 | 2010-01-19 | Intel Corporation | Method, apparatus, and system for increasing single core performance in a multi-core microprocessor |
US7694161B2 (en) | 2006-06-30 | 2010-04-06 | Intel Corporation | Uncore thermal management |
US7529956B2 (en) | 2006-07-17 | 2009-05-05 | Microsoft Corporation | Granular reduction in power consumption |
TWI344793B (en) * | 2006-07-24 | 2011-07-01 | Ind Tech Res Inst | Power aware method and apparatus of video decoder on a multi-core platform |
US7930564B2 (en) | 2006-07-31 | 2011-04-19 | Intel Corporation | System and method for controlling processor low power states |
US8762097B2 (en) | 2006-08-04 | 2014-06-24 | Apple Inc. | Method and apparatus for a thermal control system based on virtual temperature sensor |
US7752474B2 (en) | 2006-09-22 | 2010-07-06 | Apple Inc. | L1 cache flush when processor is entering low power mode |
TWI342498B (en) * | 2007-01-12 | 2011-05-21 | Asustek Comp Inc | Multi-processor system and performance enhancement method thereof |
US7730340B2 (en) | 2007-02-16 | 2010-06-01 | Intel Corporation | Method and apparatus for dynamic voltage and frequency scaling |
WO2008117133A1 (en) | 2007-03-26 | 2008-10-02 | Freescale Semiconductor, Inc. | Anticipation of power on of a mobile device |
JP2008257578A (ja) | 2007-04-06 | 2008-10-23 | Toshiba Corp | 情報処理装置、スケジューラおよび情報処理置のスケジュール制御方法 |
US8015427B2 (en) | 2007-04-23 | 2011-09-06 | Netapp, Inc. | System and method for prioritization of clock rates in a multi-core processor |
US20080307240A1 (en) * | 2007-06-08 | 2008-12-11 | Texas Instruments Incorporated | Power management electronic circuits, systems, and methods and processes of manufacture |
US7971074B2 (en) | 2007-06-28 | 2011-06-28 | Intel Corporation | Method, system, and apparatus for a core activity detector to facilitate dynamic power management in a distributed system |
US8281308B1 (en) | 2007-07-23 | 2012-10-02 | Oracle America, Inc. | Virtual core remapping based on temperature |
US8078890B2 (en) | 2007-09-11 | 2011-12-13 | Dell Products L.L.P. | System and method for providing memory performance states in a computing system |
US8032772B2 (en) | 2007-11-15 | 2011-10-04 | Intel Corporation | Method, apparatus, and system for optimizing frequency and performance in a multi-die microprocessor |
US20090150696A1 (en) | 2007-12-10 | 2009-06-11 | Justin Song | Transitioning a processor package to a low power state |
US8024590B2 (en) | 2007-12-10 | 2011-09-20 | Intel Corporation | Predicting future power level states for processor cores |
US7966506B2 (en) | 2007-12-12 | 2011-06-21 | Intel Corporation | Saving power in a computer system |
US8442697B2 (en) | 2007-12-18 | 2013-05-14 | Packet Digital | Method and apparatus for on-demand power management |
GB2455744B (en) * | 2007-12-19 | 2012-03-14 | Advanced Risc Mach Ltd | Hardware driven processor state storage prior to entering a low power mode |
KR101459140B1 (ko) | 2007-12-26 | 2014-11-07 | 엘지전자 주식회사 | 전원관리 제어 장치 및 방법 |
US20090235108A1 (en) | 2008-03-11 | 2009-09-17 | Gold Spencer M | Automatic processor overclocking |
US8156362B2 (en) | 2008-03-11 | 2012-04-10 | Globalfoundries Inc. | Hardware monitoring and decision making for transitioning in and out of low-power state |
US20090271646A1 (en) | 2008-04-24 | 2009-10-29 | Vanish Talwar | Power Management Using Clustering In A Multicore System |
US7716006B2 (en) | 2008-04-25 | 2010-05-11 | Oracle America, Inc. | Workload scheduling in multi-core processors |
US8112647B2 (en) | 2008-08-27 | 2012-02-07 | Globalfoundries Inc. | Protocol for power state determination and demotion |
US8954977B2 (en) | 2008-12-09 | 2015-02-10 | Intel Corporation | Software-based thread remapping for power savings |
US8589629B2 (en) | 2009-03-27 | 2013-11-19 | Advanced Micro Devices, Inc. | Method for way allocation and way locking in a cache |
US8074131B2 (en) | 2009-06-30 | 2011-12-06 | Intel Corporation | Generic debug external connection (GDXC) for high integration integrated circuits |
US8495629B2 (en) | 2009-09-24 | 2013-07-23 | International Business Machines Corporation | Virtual machine relocation system and associated methods |
US8892931B2 (en) | 2009-10-20 | 2014-11-18 | Empire Technology Development Llc | Power channel monitor for a multicore processor |
US8700943B2 (en) | 2009-12-22 | 2014-04-15 | Intel Corporation | Controlling time stamp counter (TSC) offsets for mulitple cores and threads |
US8412971B2 (en) | 2010-05-11 | 2013-04-02 | Advanced Micro Devices, Inc. | Method and apparatus for cache control |
US8601288B2 (en) | 2010-08-31 | 2013-12-03 | Sonics, Inc. | Intelligent power controller |
US8942932B2 (en) | 2010-08-31 | 2015-01-27 | Advanced Micro Devices, Inc. | Determining transistor leakage for an integrated circuit |
US8495395B2 (en) | 2010-09-14 | 2013-07-23 | Advanced Micro Devices | Mechanism for controlling power consumption in a processing node |
US8943334B2 (en) | 2010-09-23 | 2015-01-27 | Intel Corporation | Providing per core voltage and frequency control |
US9317082B2 (en) | 2010-10-13 | 2016-04-19 | Advanced Micro Devices, Inc. | Controlling operation of temperature sensors |
US8793512B2 (en) | 2010-10-29 | 2014-07-29 | Advanced Micro Devices, Inc. | Method and apparatus for thermal control of processing nodes |
US8589556B2 (en) * | 2010-11-05 | 2013-11-19 | International Business Machines Corporation | Allocation of energy budgets to individual partitions |
US8870453B2 (en) | 2010-11-09 | 2014-10-28 | Shockwatch, Inc. | System, method and computer program product for monitoring temperature |
EP2689336A1 (de) | 2011-03-25 | 2014-01-29 | BlackBerry Limited | Dynamische leistungsverwaltung eines zwischenspeichers in einem multicore-prozessorsystem |
US8769316B2 (en) | 2011-09-06 | 2014-07-01 | Intel Corporation | Dynamically allocating a power budget over multiple domains of a processor |
US8984311B2 (en) | 2011-12-30 | 2015-03-17 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including dynamic C0-state cache resizing |
-
2011
- 2011-09-06 US US13/225,677 patent/US8769316B2/en active Active
-
2012
- 2012-09-05 DE DE112012003701.4T patent/DE112012003701B4/de active Active
- 2012-09-05 TW TW103140478A patent/TWI512447B/zh active
- 2012-09-05 WO PCT/US2012/053726 patent/WO2013036497A2/en active Application Filing
- 2012-09-05 TW TW101132365A patent/TWI470409B/zh active
- 2012-09-06 DE DE202012008539U patent/DE202012008539U1/de not_active Expired - Lifetime
-
2013
- 2013-02-28 US US13/780,066 patent/US8775833B2/en active Active
- 2013-12-30 US US14/143,939 patent/US9081557B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007051841A1 (de) | 2006-11-01 | 2008-05-21 | Intel Corporation, Santa Clara | Unabhängige Energiesteuerung von Prozessorkernen |
DE102007053796A1 (de) | 2006-12-08 | 2008-06-12 | Intel Corporation, Santa Clara | Betreiben integrierter Schaltkreis-Logikblöcke bei unabhängigen Spannungen mit einer einzelnen Spannungsversorgung |
Also Published As
Publication number | Publication date |
---|---|
US20130061064A1 (en) | 2013-03-07 |
DE202012008539U1 (de) | 2012-12-12 |
US20140115351A1 (en) | 2014-04-24 |
US8769316B2 (en) | 2014-07-01 |
WO2013036497A2 (en) | 2013-03-14 |
DE112012003701T5 (de) | 2014-07-17 |
WO2013036497A3 (en) | 2013-05-10 |
TWI512447B (zh) | 2015-12-11 |
TWI470409B (zh) | 2015-01-21 |
TW201525675A (zh) | 2015-07-01 |
US9081557B2 (en) | 2015-07-14 |
US8775833B2 (en) | 2014-07-08 |
TW201333674A (zh) | 2013-08-16 |
US20130179704A1 (en) | 2013-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112012003701B4 (de) | Dynamisches Zuordnen eines Leistungsbudgets über mehrere Domänen eines Prozessors | |
DE112012002664B4 (de) | Erhöhen der Energieeffizienz des Turbo-Modus-Betriebs in einem Prozessor | |
DE102010045743B4 (de) | Verfahren und Vorrichtung, um Turboleistung für das Event-Handling zu verbessern | |
DE112012001358B4 (de) | Verwalten von Energieverbrauch in einem Mehrfachkernprozessor | |
DE102013104328B4 (de) | Aufgabenzuteilung in großen und kleinen Kernen | |
DE112004001320B3 (de) | Verfahren, System und Vorrichtung zur Verbesserung der Leistung von Mehrkernprozessoren | |
DE102014001914B4 (de) | Dynamische Steuerung einer maximalen Betriebsspannung für einen Prozessor | |
DE102011102871B4 (de) | Adaptive Skalierung der Speicherfrequenz | |
DE102009058426B4 (de) | Verfahren und Vorrichtung zum Power-Management eines Prozessors | |
DE102008016181A1 (de) | Prioritätsbasiertes Drosseln für Leistungsaufnahme-Verarbeitungsleistung-Dienstgüte | |
DE102010054337A1 (de) | Mechanismen, um ineffizientes Core-Hopping zu vermeiden und Hardware-unterstützte Auswahl eines Niedrigleitungszustands bereitzustellen | |
DE102009051387A1 (de) | Power Management für Mehrprozessorkerne | |
DE102011015555B4 (de) | Verfahren und vorrichtung für interrupt-power-management | |
DE112013005278T5 (de) | Dynamisches Abgleichen von Leistung über eine Mehrzahl von Prozessordomänen gemäß Leistungsabgleichsteuerungs-BIAS | |
DE112017008096T5 (de) | Stromsteuerung einer verarbeitungseinheit | |
DE112017004808T5 (de) | Dynamische zuteilung virtueller cpu-kerne | |
DE102004012056A1 (de) | Systeme und Verfahren zum Überwachen von Ressourcenausnutzung und Anwendungsleistungsfähigkeit | |
DE102005044533A1 (de) | Aufgabenplanungsverfahren für geringe Leistungsableitung in einem Systemchip | |
DE112008000758T5 (de) | Dynamische Stromreduzierung | |
DE112020004661T5 (de) | Ermitteln einer optimalen Anzahl von Threads pro Kern in einem Mehrkern-Prozessorkomplex | |
DE102013104329A1 (de) | Aufgabenzuteilung in großen und kleinen Kernen | |
DE112013005081T5 (de) | Ausführen der Frequenzkoordination in einem Mehrprozessorsystem | |
DE102009056282A1 (de) | Technik zum Steuern von Verarbeitungsressourcen | |
DE112013000770B4 (de) | Höhere Auslagerungseffizienz | |
DE112007003007T5 (de) | Verfahren und Vorrichtung für die Energieverwaltung bei einem Prozessor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R082 | Change of representative |
Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE Representative=s name: BOEHMERT & BOEHMERT, DE |
|
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: G06F0001000000 Ipc: G06F0001260000 |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R130 | Divisional application to |
Ref document number: 112012007337 Country of ref document: DE |
|
R020 | Patent grant now final | ||
R081 | Change of applicant/patentee |
Owner name: DAEDALUS PRIME LLC (N.D.GES.D.STAATES DELAWARE, US Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CALIF., US |
|
R082 | Change of representative |
Representative=s name: PETERREINS SCHLEY PATENT- UND RECHTSANWAELTE P, DE |
|
R008 | Case pending at federal patent court | ||
R039 | Revocation action filed | ||
R040 | Withdrawal/refusal of revocation action now final |