DE112011103361T5

DE112011103361T5 - Schalter zum Durchführen einer zerstörungsfreien und sicheren Deaktivierung von IC-Funktionalität unter Verwendung von MEMS und deren Verfahren

Info

Publication number: DE112011103361T5
Application number: DE112011103361T
Authority: DE
Inventors: Jonathan P. Ebbers; Stephen G. Shuma; Kenneth J. Goodnow; Peter A. Twombly
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2010-12-10
Filing date: 2011-11-18
Publication date: 2013-08-01
Also published as: US20120146684A1; GB201311064D0; CN103262093B; TW201234031A; TWI504909B; JP2013545206A; GB2500149A; JP5863822B2; US8436638B2; WO2012078338A1; CN103262093A

Abstract

Es werden Strukturen und Verfahren zum Durchführen einer zerstörungsfreien und sicheren Deaktivierung von Funktionalität eines integrierten Schaltkreises (IC) bereitgestellt. Eine Struktur (100) zum Ermöglichen einer zerstörungsfreien und sicheren Deaktivierung und Reaktivierung des integrierten Schaltkreises (IC) enthält eine mikroelektromechanische Struktur „MEMS” (105), die zunächst in einen Chipfreigabezustand gesetzt ist. Die Struktur enthält außerdem einen Aktivierungsschaltkreis (110), der steuerbar ist, um die MEMS-Einheit auf der Grundlage einer erkannten vorbestimmten Bedingung des IC in einen Fehlerzustand zu setzen. Der IC wird deaktiviert, wenn sich die MEMS-Einheit (105) im Fehlerzustand befindet.

Description

GEBIET DER ERFINDUNG
Die Erfindung betrifft integrierte Schaltkreise (IC) und insbesondere Strukturen und Verfahren zum Durchführen einer zerstörungsfreien und sicheren Deaktivierung von IC-Funktionalität.
HINTERGRUND
Es gibt mehrere bekannte Lösungen zum Abschalten der vollen oder einer Teil-Funktionalität eines integrierten Schaltkreises (IC). Eine dieser bekannten Lösungen beinhaltet einen Software-Ansatz, bei dem beispielsweise ein Computerprogramm einen IC deaktiviert, bis eine spezielle Datenfolge über das Computerprogramm in den IC eingegeben wird. Eine weitere bekannte Lösung zum Abschalten eines IC beinhaltet einen Hardware-Ansatz, bei dem beispielsweise in den IC eingebaute elektronische Sicherungen ausgelöst werden, um den IC zu deaktivieren. Eine dritte bekannte Lösung besteht darin, einen elektronisch löschbaren Schreib-Lese-Speicher (RAM) in einen IC einzubetten.
Jedoch hat jede dieser Lösungen Mängel insofern, als sie manipuliert werden oder einen IC dauerhaft deaktivieren können. Beispielsweise kann ein Chip, bei dem der Software-Ansatz angewandt wird, unwirksam gemacht werden, wenn ein Computerprogramm entdeckt, gehackt und verändert wird oder wenn eine verschlüsselte Datenübertragung zwischen dem Computerprogramm und dem Chip abgefangen, entschlüsselt und verändert wird. Ein IC, bei dem der Hardware-Ansatz angewandt wird, ist beispielsweise nach dem Auslösen einer elektronischen Sicherung zum Deaktivieren des ICs dauerhaft deaktiviert, was den IC nutzlos macht. Das Verwenden mehrerer elektronischer Sicherungen kann es gestatten, dass der IC mehrmals deaktiviert werden kann, aber dieses Verfahren ist außerdem flächenintensiv in Bezug auf den IC und vermeidet langfristig dennoch nicht die dauerhafte Deaktivierung des IC. In einem weiteren hardwareorientierten Beispiel kann die Verwendung von Registern unsicher sein, wenn sie entdeckt werden und gespeicherte Zustände in den Registern verändert werden. Schließlich kann ein elektronisch löschbarer RAM beispielsweise durch eine stark strahlende Umgebung und Alphateilchen beeinflusst werden.
Demzufolge besteht in der Technik eine Notwendigkeit, die oben beschriebenen Unzulänglichkeiten und Begrenzungen zu überwinden.
KURZDARSTELLUNG
Unter einem ersten Aspekt der Erfindung enthält eine Struktur zum Ermöglichen einer zerstörungsfreien und sicheren Deaktivierung und Reaktivierung des integrierten Schaltkreises (IC) eine mikroelektromechanische Struktur (MEMS), die zunächst in einen Chipfreigabezustand gesetzt ist. Die Struktur enthält außerdem einen Aktivierungsschaltkreis, der steuerbar ist, um auf der Grundlage einer erkannten vorbestimmten Bedingung im IC die MEMS-Einheit in einen Fehlerzustand zu setzen. Der IC ist deaktiviert, wenn sich die MEMS-Einheit im Fehlerzustand befindet.
Unter einem weiteren Aspekt der Erfindung beinhaltet ein Verfahren zum Ermöglichen einer zerstörungsfreien und sicheren Deaktivierung und Reaktivierung eines IC das Setzen einer MEMS zunächst in einen Chipfreigabezustand. Das Verfahren beinhaltet auch das Setzen der MEMS in einen Fehlerzustand auf der Grundlage einer erkannten vorbestimmten Bedingung des IC. Der IC ist deaktiviert, wenn sich die MEMS im Fehlerzustand befindet.
Unter einem noch weiteren Aspekt der Erfindung beinhaltet ein Verfahren zum Ermöglichen einer zerstörungsfreien und sicheren Deaktivierung und Reaktivierung eines IC das Setzen einer MEMS zunächst in einen Chipfreigabezustand und das Empfangen eines Bedingungsmeldesignals, das eine erkannte vorbestimmte Bedingung des IC anzeigt. Das Verfahren beinhaltet auch das Setzen der MEMS in einen Fehlerzustand auf der Grundlage des Bedingungsmeldesignals, wobei der IC deaktiviert ist, wenn sich die MEMS im Fehlerzustand befindet. Ein Überschreibsignal wird mindestens an die MEMS und/oder den Aktivierungsschaltkreis bestätigt. Die MEMS wird anhand des Überschreibsignals in den Chipfreigabezustand zurückgesetzt, wobei der IC reaktiviert wird, wenn sich die MEMS im Chipfreigabezustand befindet.
KURZBESCHREIBUNG DER MEHREREN ANSICHTEN DER ZEICHNUNGEN
Die vorliegende Erfindung wird in der folgenden detaillierten Beschreibung unter Bezugnahme auf die angegebene Vielzahl von Zeichnungen anhand nicht einschränkender Beispiele beispielhafter Ausführungsformen der vorliegenden Erfindung beschrieben.
1A ist ein beispielhaftes Schaubild einer Struktur mit einer mikroelektromechanischen Struktur (MEMS) in einem Chipfreigabezustand gemäß Aspekten der Erfindung; und
1B ist das beispielhafte Schaubild von 1A, in dem sich die MEMS gemäß Aspekten der Erfindung in einem Fehlerzustand befindet;
2A ist ein weiteres beispielhaftes Schaubild einer Struktur mit einer MEMS in einem Chipfreigabezustand gemäß Aspekten der Erfindung;
2B ist das beispielhafte Schaubild von 2A, in dem sich die MEMS gemäß Aspekten der Erfindung in einem Fehlerzustand befindet; und
3 ist ein beispielhafter Ablaufplan eines Prozesses des Betreibens einer MEMS gemäß Aspekten der Erfindung.
DETAILLIERTE BESCHREIBUNG
Die Erfindung betrifft integrierte Schaltkreise (ICs) und insbesondere Strukturen und Verfahren zum Durchführen einer zerstörungsfreien und sicheren Deaktivierung von IC-Funktionalität. Insbesondere ist die Erfindung auf eine Struktur gerichtet, die eine Aktivität des IC auf vorbestimmte Bedingungen überwacht und eine mikroelektromechanische Struktur (MEMS) verwendet, um einen sicheren, zerstörungsfreien und gegen Strahlung gehärteten Mechanismus zum Deaktivieren von Funktionalität des IC nach Erkennen einer der Bedingungen bereitstellt. Außerdem stellt die Struktur ein sicheres Verfahren zum Zurücksetzen der MEMS und Reaktivieren von Funktionalität des IC bereit.
Bei der Realisierung enthalten die Strukturen der vorliegenden Erfindung eine MEMS und eine MEMS-Steuerlogik, die ein Signal empfängt, das anzeigt, dass eine vorbestimmte Bedingung erkannt wurde. Bei Ausführungsformen kann die MEMS nach Erkennen der vorbestimmten Bedingung den IC deaktivieren. Die vorbestimmte Bedingung kann beispielsweise ein Erkennen unbefugter Aktivität beinhalten. Bei Ausführungsformen kann die vorliegende Erfindung einen Speicher beinhalten, der fortbesteht, wenn der IC deaktiviert ist und ein Strom entfernt wird.
Im Betrieb wird die MEMS, wenn eine vorbestimmte Bedingung erkannt wird, in einen Fehlerzustand versetzt, wobei die Funktionalität des IC deaktiviert wird. Vorteilhafterweise kann die MEMS jedoch in einen Zustand zurückversetzt werden, der nach Ablauf der vorbestimmten Bedingung oder durch eine Reaktivierungsfolge von Ereignissen die Funktionalität des IC aktiviert. Bei Ausführungsformen kann dies durch das Beaufschlagen eines äußeren Anschlussstifts des IC mit Strom oder durch Übertragen eines Überschreibsignals durch den Anschlussstift an die MEMS und/oder die MEMS-Steuerlogik erfolgen. Zum Bereitstellen des Überschreibsignals kann beispielsweise der Anschlussstift in eine besondere Buchse eines anderen IC gesteckt werden oder durch Geräte geprüft werden.
Vorteilhafterweise ermöglicht die Erfindung die Deaktivierung und nachfolgende Reaktivierung eines IC auf sichere Weise, indem unbefugten Benutzern nicht gestattet wird, die MEMS zu steuern. Ferner ermöglicht die Erfindung die Deaktivierung und nachfolgende Reaktivierung eines IC, ohne den IC dauerhaft deaktivieren zu müssen. Außerdem verwendet die Erfindung beispielsweise eine MEMS, die nicht durch eine stark strahlende Umgebung und Alphateilchen beeinflusst wird, und einen gegen Strahlung gehärteten IC. Auch erhöht die Struktur der vorliegenden Erfindung im Vergleich zu anderen, zerstörenderen Strukturen die verfügbare Chipfläche für andere Nutzungen, und IC-Funktionalität kann unbegrenzt viele Male deaktiviert werden, da die MEMS auf zerstörungsfreie Weise ein- und ausgeschaltet werden kann.
1A ist ein beispielhaftes Schaubild einer Struktur 100 mit einer MEMS 105 in einem Chipfreigabezustand gemäß Aspekten der Erfindung. Insbesondere steht ein Zustand der MEMS 105 mit einem Zustand eines IC in Beziehung, und der Chipfreigabezustand zeigt an, dass sich der IC in einem funktionsfähigen Zustand befindet. Bei Ausführungsformen kann die MEMS 105 ein Kragbalken, ein drehendes Zahnrad (2A bis 2B) oder jede andere in der Technik bekannte MEMS-Einheit sein, die zwischen verschiedenen Zuständen geschaltet werden kann. Bei Ausführungsformen kann die MEMS 105 eine aktive oder passive MEMS sein und kann sich mit oder ohne daran angelegte Spannung oder angelegten Strom bewegen.
Die Struktur 100 enthält ferner einen Aktivierungsschaltkreis 110 und einen Überschreibschaltkreis 115. Bei Ausführungsformen kann der Aktivierungsschaltkreis 110 ein MEMS-Steuermodul 120, ein Bedingungserkennungsmodul 125A mit einem Speicher oder einer Schaltung 125B, einem Umkehrgatter 130, einem UND-Gatter 135 und einem ODER-Gatter 140 sein. Gemäß Aspekten der Erfindung, und wie nachstehend ausführlicher erörtert, ist der Aktivierungsschaltkreis 110 steuerbar, um die MEMS 105 zu aktivieren (z. B. bewegen). Bei Ausführungsformen kann der Überschreibschaltkreis 115 eine Eingangs-/Ausgangs(E/A)-Kontaktstelle (Pad) oder einen -Anschlussstift 155 und ein Modul gegen elektrostatische Entladung (ESD) 160 enthalten. Gemäß Aspekten der Erfindung, und wie nachstehend ausführlicher erörtert, ist der Aktivierungsschaltkreis 115 steuerbar, um eine Aktivierung der MEMS 105 zu überschreiben (z. B. zurückzusetzen). Bei Ausführungsformen kann die Struktur 100 im zugehörigen IC realisiert (z. B. im IC eingebettet) oder außerhalb des IC realisiert sein (z. B. als separate Struktur oder separater Schaltkreis), um den IC gemäß Aspekten der vorliegenden Erfindung zu steuern.
Bei Ausführungsformen kann das MEMS-Steuermodul 120 die MEMS 105 steuern, insbesondere die Bewegung der MEMS 105. Das MEMS-Steuermodul 120 und die MEMS 105 können sich in einer Spannungsinsel 165 befinden, wo sie davon getrennt sind, Spannungen zu empfangen, ausgenommen eine Versorgungsspannung V_dd von einer Stromversorgung 170. Bei Ausführungsformen kann die Stromversorgung 170 in der Struktur 100 oder im zugehörigen IC realisiert sein. Das MEMS-Steuermodul 120 kann die Versorgungsspannung V_dd mit dem MEMS 105 verbinden.
Im Chipfreigabezustand stellt die MEMS 105 einen geschlossenen Schaltkreis zwischen der Stromversorgung 170, dem MEMS-Steuermodul 120 und einer Komponente 175 bereit. Insbesondere wird im Chipfreigabezustand die Versorgungsspannung V_dd durch die MEMS 105 an die Komponente 175 als ein Chipstatussignal („Chipstatus”) übertragen, wodurch angezeigt wird, dass sich die MEMS 105 im Chipfreigabezustand und der zugehörige IC im funktionsfähigen Zustand befinden. Bei Ausführungsformen kann die Komponente 175 mindestens einen Schaltkreis oder ein Modul des IC oder einen weiteren IC enthalten und das Chipstatussignal zeigt dem mindestens einen Schaltkreis des IC oder des weiteren IC an, dass sich der IC im funktionsfähigen Zustand befindet. Bei Ausführungsformen kann die Komponente 175 eine weitere Struktur enthalten, die die gleiche wie die Struktur 100 ist.
Im Chipfreigabezustand wird das Chipstatussignal auch durch die MEMS 105 über eine Rückkopplungsschleife 180 an den Aktivierungsschaltkreis 110 übertragen, insbesondere eine Leitung, die die MEMS 105 mit dem Aktivierungsschaltkreis 110 verbindet, wobei ein geschlossener Schaltkreis zwischen den Komponenten gebildet wird. Im Aktivierungsschaltkreis 110 wird das Chipstatussignal in das UND-Gatter 135 eingespeist. Bei Ausführungsformen kann auch ein Bedingungsmeldesignal („Bedingungsmeldung”) über das Umkehrgatter 130 in das UND-Gatter 135 eingespeist werden. Zunächst setzt das Bedingungserkennungsmodul 125A das Bedingungsmeldesignal auf ein LOW-Logikpegelsignal (z. B. ein binäres 0-Signal). Bei Ausführungsformen kann das Bedingungserkennungsmodul 125A in der Struktur 100 wie gezeigt, im IC, aber außerhalb der Struktur 100 oder einem weiteren IC realisiert werden.
Durch Einspeisen des Signals in das Umkehrgatter 130 wird das LOW-Bedingungsmeldesignal in ein HIGH-Logikpegelsignal umgekehrt (z. B. ein binäres 1-Signal) und in das UND-Gatter 135 mit dem Chipstatussignal eingespeist. Dadurch ergibt sich ein HIGH-Logikpegelsignal, das in das ODER-Gatter 140 und in das MEMS-Steuermodul 120 eingespeist wird. Das HIGH-Logikpegelsignal zeigt dem MEMS-Steuermodul 120 an, dass der IC funktionsfähig sein dürfte und stellt damit sicher, dass sich die MEMS 105 im Chipfreigabezustand befindet.
1B ist das beispielhafte Schaubild, in dem sich die MEMS 105 gemäß Aspekten der Erfindung in einem Fehlerzustand befindet. Insbesondere zeigt der Fehlerzustand an, dass sich der IC in einem deaktivierten oder nicht funktionsfähigen Zustand befindet. Im Fehlerzustand ist die MEMS 105 in Bezug auf die Komponente 175 und den Aktivierungsschaltkreis 110 in eine offene Position versetzt. Das heißt, die MEMS 105 stellt keinen geschlossenen Schaltkreis zwischen der Stromversorgung 170, dem MEMS-Steuermodul 120, der Komponente 175 und dem Aktivierungsschaltkreis 110 bereit.
Folglich wird die Versorgungsspannung V_dd nicht mehr als Chipstatussignal durch die MEMS 105 an die Komponente 175 und den Aktivierungsschaltkreis 110 übertragen. Stattdessen wird das Chipstatussignal über einen Pull-Down-Mechanismus 185 als LOW-Logikpegelsignal gesetzt, das an den Aktivierungsschaltkreis 110 übertragen wird, um das Chipstatussignal auf einem LOW-Pegel zu halten, und auch an die Komponente 175 ausgegeben, um der Komponente 175 anzuzeigen, dass sich die MEMS 105 im Fehlerzustand und der IC im deaktivierten Zustand befindet. Beispielsweise kann die Komponente 175 einen Schaltkreis im IC enthalten, die den IC und/oder seine Funktionalität auf der Grundlage des LOW-Chipstatussignals tatsächlich deaktiviert. Bei einem weiteren Beispiel kann die Komponente 175 ein weiterer IC sein, der eine gleiche Struktur wie die Struktur 100 enthält, um seine MEMS auf der Grundlage des Low-Chipstatussignals in einen Fehlerzustand zu versetzen.
Der Prozess des Versetzens der MEMS 105 in den Fehlerzustand beginnt, wenn das Bedingungserkennungsmodul 125A das Bedingungsmeldesignal (z. B. ein Fehlersignal) auf einen HIGH-Logikpegel setzt. Das Bedingungsmeldesignal kann auf der Grundlage verschiedener vorbestimmter Bedingungen gesetzt werden, die auslösen, dass sich der IC in einem deaktivierten Zustand befindet. Beispielsweise kann bei Ausführungsformen das Bedingungsmeldesignal auf HIGH gesetzt werden, wenn das Bedingungserkennungsmodul 125A eine Bedingung erkennt wie beispielsweise eine der folgenden, nicht einschränkenden Bedingungen im IC:

– eine Urheberrechtsverletzung;
– eine Verbindung zu einem unbefugten Netzwerk;
– ein Benutzer, der mehrfach falsche Authentifizierungsdaten eingibt (z. B. Benutzernamen und Passwort);
– eine Sicherheitsverletzung;
– ein Zeitlimitmechanismus;
– eine Anforderung, aufgrund eines Ereignisses (z. B. eines Erdbebens) eine Festplatte abzuschalten;
– ein Stromausfall; und/oder
– ein Ereignis elektrostatischer Entladung (ESD) (z. B. ein kurzzeitiger, unerwünschter Strom).

Bei Ausführungsformen kann anstelle des Bedingungserkennungmoduls 125A eine andere Struktur, die die gleiche wie die Struktur 100 ist, das Bedingungsmeldesignal setzen. Beispielsweise kann die andere Struktur ihr Chipstatussignal als Bedingungsmeldesignal in der Struktur 100 ausgeben. In diesem Fall kann das Chipstatussignal der anderen Struktur anzeigen, dass sich die MEMS der anderen Struktur in einem Fehlerzustand befindet (z. B. eine Bedingung), daher sollte sich die MEMS 105 der Struktur 100 ebenfalls im Fehlerzustand befinden.
Bei Ausführungsformen kann das Bedingungserkennungsmodul 125A den Speicher oder die Schaltung 125B enthalten, der/die durch einen Benutzer programmierbar ist, um die vorbestimmten Bedingungen wie die obigen zu enthalten, die das Bedingungsmeldesignal auf HIGH setzen würden. Außerdem kann der Speicher oder die Schaltung 125B dazu verwendet werden, um beispielsweise das Chipstatussignal, das Bedingungsmeldesignal und andere Daten zu speichern, die unter Umständen bestehen bleiben müssen, auch wenn der IC deaktiviert und/oder der Strom abgeschaltet wird.
Wenn das Bedingungsmeldesignal aufgrund einer der erkannten Bedingungen auf HIGH gesetzt wird, wird das HIGH-Bedingungsmeldesignal am Umkehrgatter 130 umgekehrt, und das UND-Gatter 135 gibt ein LOW-Logikpegelsignal oder ein Aktivierungssignal („Aktivierung”) über das ODER-Gatter 140 an das MEMS-Steuermodul 120 aus. Entsprechend zeigt ein LOW-Logikpegelsignal vom ODER-Gatter 140 dem MEMS-Steuermodul 120 an, dass eine Bedingung (z. B. eine Verletzung eines Benutzerurheberrechts) eingetreten ist und dass der IC und/oder seine Funktionalität deaktiviert werden sollte. Bei einer solchen Anzeige versetzt (z. B. aktiviert) das MEMS-Steuermodul 120 die MEMS 105 in den Fehlerzustand, z. B. eine offene Stellung in Bezug auf die Komponente 175 und den Aktivierungsschaltkreis 110. Es ist darauf hinzuweisen, dass das Überschreibsignal während dieses Deaktivierungsprozesses nicht aktiv ist, und das andere Eingangssignal zum ODER-Gatter 140 über einen Pull-Down-Mechanismus 190 auf dem Low-Logikpegel gehalten wird.
Vorteilhafterweise kann die MEMS 105 durch die E/A-Kontaktstelle oder den E/A-Stift 155 und das ESD-Modul 160, die den Überschreibschaltkreis 115 bilden können, zurückgesetzt werden, z. B. in den Chipfreigabezustand versetzt werden. Insbesondere kann bei Ausführungsformen der E/A-Stift 155 ein äußerer Anschlussstift des IC sein, der in eine Buchse eines anderen IC passt. Bei Ausführungsformen kann der E/A-Stift 155 ein Überschreibsignal („Überschreiben”) bestätigen, das die MEMS 105 zurücksetzt.
Bei Ausführungsformen kann der E/A-Stift 155 die MEMS 105 zurücksetzen, wenn der IC mit der Buchse eines anderen IC verbunden ist, der es gestattet, ein Überschreibsignal zu bestätigen. Das Überschreibsignal kann durch das ODER-Gatter 140 an die MEMS 105 und das MEMS-Steuermodul 120 übertragen werden, so dass sich die MEMS 105 physisch in den Chipfreigabezustand zurücksetzt. Alternativ kann der E/A-Stift 155 mit dem MEMS-Steuermodul 120 verbunden sein und das Überschreibsignal (z. B. ein HIGH-Logikpegelsignal) an das MEMS-Steuermodul 120 übertragen, das die MEMS-Struktur 105 zurücksetzt. Aus Sicherheitsgründen kann der E/A-Stift intern (z. B. im IC) und/oder für äußere Manipulationen unzugänglich sein, ausgenommen für Spezialgeräte und/oder die Spezialbuchse eines anderen IC.
Bei Ausführungsformen kann der E/A-Stift 155 das Überschreibsignal intern von einer Komponente im IC wie beispielsweise einem Speicher und/oder Prozessor des IC empfangen. Die Komponenten und Verfahren, die zum Liefern des Überschreibsignals verwendet werden, können von den Sicherheitsanforderungen für den IC abhängen. Bei Ausführungsformen kann der Überschreibschaltkreis 115 einen Zeitgeber enthalten, der das Zurücksetzen der MEMS 105 (z. B. eine Reaktivierung der Spannungsinsel 165) um einen vorbestimmten Zeitraum und/oder bis zum Eintreten eines Ereignisses verzögert. Dieser Zeitgeber kann beispielsweise Bestandteil im MEMS-Steuermodul 120 sein. Im Betrieb, wenn das Überschreibsignal bestätigt wird, setzt sich die MEMS 105 zurück in den Chipfreigabezustand oder die geschlossene Stellung in Bezug auf die Komponente 175 und den Aktivierungsschaltkreis 100, und die normale Funktionalität des IC wird wieder aufgenommen.
Bei Ausführungsformen kann das ESD-Modul 160 den E/A-Stift 155 und/oder das ODER-Gatter 140 vor einem ESD-Ereignis im IC am E/A-Stift 155 schützen. Beispielsweise kann ein ESD-Ereignis bewirken, dass sich das Chipstatussignal, das Bedingungsmeldesignal und/oder das Überschreibsignal ändern, und somit, dass sich die MEMS 105 ändert, wenn sie sich nicht ändern sollen. Somit kann das ESD-Modul 160 die Struktur 100 bei einem ESD-Ereignis vor Fehlern im Chipstatussignal, dem Bedingungsmeldesignal und/oder dem Überschreibsignal schützen. Wenn beispielsweise ein ESD-Ereignis am E/A-Stift vorliegt, kann das ESD-Modul 160 einen Strom vom E/A-Stift 155 nach Masse ableiten, um das ESD-Ereignis davon abzuhalten, fälschlicherweise die Bedingung der MEMS 105 zu ändern. Das ESD-Modul 160 kann außerdem die Komponenten der Struktur 100 (z. B. das ODER-Gatter 140) vor Schäden aufgrund eines ESD-Ereignisses schützen.
2A ist ein weiteres beispielhaftes Schaubild einer Struktur 200 mit einer MEMS 205 in einem Chipfreigabezustand gemäß Aspekten der Erfindung. Der Chipfreigabezustand zeigt an, dass sich ein zur MEMS 205 gehöriger IC in einem funktionsfähigen Zustand befindet. Bei Ausführungsformen kann die MEMS 205 ein drehendes Zahnrad sein und befindet sich in einer geschlossenen Stellung in Bezug auf eine Komponente 210. Entsprechend bildet die MEMS 205 mit der Komponente 210 einen geschlossenen Schaltkreis und überträgt ein Chipstatussignal („Chipstatus”) an die Komponente 210, das der Komponente 210 anzeigt, dass sich die MEMS 205 im Chipaktivierungszustand befindet und sich der IC im funktionsfähigen Zustand befindet.
2B ist das beispielhafte Schaubild von 2A, in dem sich die MEMS gemäß Aspekten der Erfindung in einem Fehlerzustand befindet; Der Fehlerzustand zeigt an, dass sich der zugehörige IC in einem deaktivierten Zustand befindet. Die MEMS 205 ist in Bezug auf die Komponente 210 in eine offene Stellung versetzt und bildet somit mit der Komponente 210 keinen geschlossenen Schaltkreis mehr und überträgt das Chipstatussignal nicht mehr an die Komponente 210. Stattdessen wird das Chipstatussignal über einen Pull-Down-Mechanismus 215 als LOW-Logikpegelsignal gesetzt, das der Komponente 210 anzeigt, dass sich die MEMS 205 im Fehlerzustand und der IC im deaktivierten Zustand befinden. Bei Ausführungsformen kann die Komponente 210 einen Schaltkreis des IC enthalten, der den IC und/oder seine Funktionalität auf der Grundlage des Low-Chipstatussignals deaktiviert.
3 ist ein beispielhafter Ablaufplan 300 eines Prozesses des Betreibens einer MEMS (z. B. der MEMS 105 aus 1) gemäß Aspekten der Erfindung. In Schritt 305 beginnt der Prozess. In Schritt 310 setzen/setzt ein Aktivierungsschaltkreis (z. B. der Aktivierungsschaltkreis 110) und/oder ein Überschreibschaltkreis (z. B. der Überschreibschaltkreis 115) die MEMS in einen Chipfreigabezustand und in eine geschlossene Stellung in Bezug auf eine Komponente (z. B. die Komponente 175) und den Aktivierungsschaltkreis. In Schritt 315 empfängt der Aktivierungsschaltkreis ein HIGH-Bedingungsmeldesignal von einem Bedingungserkennungsmodul (z. B. dem Bedingungserkennungsmodul 125A) oder einem anderen IC. Beispielsweise kann das HIGH-Bedingungsmeldesignal ausgelöst werden, wenn das Bedingungserkennungsmodul eine Urheberrechtsverletzung durch einen Benutzer erkennt.
In Schritt 320 setzt der Aktivierungsschaltkreis die MEMS in einen Fehlerzustand und eine offene Stellung in Bezug auf die Komponente und den Aktivierungsschaltkreis. In Schritt 325 bestätigt der Überschreibschaltkreis ein Überschreibsignal an die MEMS und/oder ein MEMS-Steuermodul (z. B. das MEMS-Steuermodul 120). Beispielsweise kann ein E/A-Stift (z. B. der E/A-Stift 155) das Überschreibsignal bestätigen, wenn er in eine Buchse eines anderen IC gesteckt wird. Der Prozess kehrt zu Schritt 310 zurück.
Die hier verwendete Terminologie dient nur dem Zweck, besondere Ausführungsformen zu beschreiben, und soll die Erfindung nicht einschränken. Wie hier verwendet, sollen die Singularformen „ein”, „eine” und „der, die, das” auch die Pluralformen einschließen, sofern es der Kontext nicht anders angibt. Es ist ferner anzumerken, dass die Ausdrücke „aufweist” und/oder „aufweisend”, wenn sie in dieser Spezifikation verwendet werden, das Vorhandensein der genannten Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Komponenten angeben, aber nicht das Vorhandensein oder Hinzufügen eines/r oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen davon ausschließen.
Die entsprechenden Strukturen, Materialien, Handlungen und Äquivalente aller Mittel oder Schritte plus der Funktionselemente in den Ansprüchen, sofern zutreffend, sollen jede Struktur, jedes Material oder jede Handlung für die Durchführung der Funktion in Verbindung mit anderen beanspruchten Elementen, wie im Besonderen beansprucht, einschließen. Die Beschreibung der vorliegenden Erfindung wurde zum Zweck der Veranschaulichung und Beschreibung dargestellt, soll aber nicht erschöpfend oder auf die Erfindung in der offenbarten Form beschränkt sein. Viele Modifikationen und Variationen werden für den Fachmann offensichtlich sein, ohne vom Umfang und Geist der Erfindung abzuweichen. Die Ausführungsform wurde gewählt und beschrieben, um die Prinzipien der Erfindung und die praktische Anwendung am besten zu erläutern, und um andere Fachleute zu befähigen, die Erfindung für verschiedene Ausführungsformen mit verschiedenen Modifikationen nachzuvollziehen, die für den besonders betrachteten Gebrauch geeignet sind. Entsprechend erkennen Fachleute, dass die Erfindung, obwohl sie in Bezug auf Ausführungsformen beschrieben wurde, mit Modifikationen und im Geist und Umfang der angehängten Ansprüche praktisch ausgeführt werden kann.

Claims

Struktur zum Ermöglichen einer zerstörungsfreien und sicheren Aktivierung und Reaktivierung eines integrierten Schaltkreises (IC), aufweisend: eine mikroelektromechanische Struktur (MEMS), die zunächst in einen Chipfreigabezustand gesetzt ist; und einen Aktivierungsschaltkreis, der steuerbar ist, um die MEMS-Einheit auf der Grundlage einer erkannten vorbestimmten Bedingung des IC in einen Fehlerzustand zu setzen, wobei der IC deaktiviert ist, wenn sich die MEMS-Einheit im Fehlerzustand befindet.
Struktur nach Anspruch 1, wobei der Aktivierungsschaltkreis steuerbar ist, um: ein Bedingungsmeldesignal zu empfangen, das die erkannte vorbestimmte Bedingung des IC anzeigt; und die MEMS auf der Grundlage des Bedingungsmeldesignals in den Fehlerzustand zu setzen.
Struktur nach Anspruch 1, die ferner einen Überschreibschaltkreis aufweist, der steuerbar ist, um ein Überschreibsignal an mindestens die MEMS und/oder den Aktivierungsschaltkreis zu bestätigen, wobei die MEMS auf der Grundlage des Überschreibsignals in den Chipfreigabezustand zurückgesetzt und der IC reaktiviert wird, wenn sich die MEMS im Chipfreigabezustand befindet.
Struktur nach Anspruch 3, wobei der Überschreibschaltkreis aufweist: einen Anschlussstift des IC, der steuerbar ist, um das Überschreibsignal an mindestens die MEMS und/oder den Aktivierungsschaltkreis zu bestätigen, wobei eine Buchse eines anderen IC auf den Anschlussstift steckbar ist, um dem Überschreibsignal zu gestatten, für den Anschlussstift bestätigt zu werden.
Struktur nach Anspruch 3, wobei: die MEMS in einer Spannungsinsel enthalten ist, die im Chipfreigabezustand eine Versorgungsspannung empfängt; und der Überschreibschaltkreis einen Zeitgeber aufweist, der eine Reaktivierung der Spannungsinsel für mindestens einen vorbestimmten Zeitraum und/oder bis zum Eintreten eines Ereignisses verzögert.
Struktur nach Anspruch 3, die ferner ein Modul gegen elektrostatische Entladung (ESD) aufweist, das bei einem ESD-Ereignis die Struktur vor Fehlern in einem Chipstatussignal, dem Bedingungsmeldesignal und dem Überschreibsignal schützt.
Struktur nach Anspruch 1, wobei der Aktivierungsschaltkreis einen Speicher zum Speichern mindestens einer vorbestimmten Bedingung des IC aufweist, die die MEMS in den Fehlerzustand setzt.
Struktur nach Anspruch 1, wobei der Aktivierungsschaltkreis ein Chipstatussignal erzeugt, das anzeigt, ob sich die MEMS im Chipfreigabezustand oder im Fehlerzustand befindet und das Chipstatussignal an mindestens den IC, einen Schaltkreis im IC und/oder einen anderen IC ausgibt.
Verfahren zum Ermöglichen einer zerstörungsfreien und sicheren Aktivierung und Reaktivierung eines integrierten Schaltkreises (IC), aufweisend: Setzen einer mikroelektromechanischen Struktur (MEMS) zunächst in einen Chipfreigabezustand; und Setzen der MEMS in einen Fehlerzustand auf der Grundlage einer vorbestimmten Bedingung des IC, wobei der IC deaktiviert ist, wenn sich die MEMS-Einheit im Fehlerzustand befindet.
Verfahren nach Anspruch 9, ferner aufweisend: Empfangen eines Bedingungsmeldesignals, das die erkannte vorbestimmte Bedingung des IC anzeigt; und Setzen der MEMS in den Fehlerzustand auf der Grundlage des Bedingungsmeldesignals.
Verfahren nach Anspruch 9, ferner aufweisend: Bestätigen eines Überschreibsignals an mindestens die MEMS und/oder einen Aktivierungsschaltkreis; und Zurücksetzen der MEMS in den Chipfreigabezustand auf der Grundlage des Überschreibsignals, wobei der IC reaktiviert wird, wenn sich die MEMS im Chipfreigabezustand befindet.
Verfahren nach Anspruch 11, das ferner aufweist, dass einem Überschreibsignal gestattet wird, an einem Anschlussstift des IC bestätigt zu werden, der in eine Buchse eines anderen IC gesteckt wird.
Verfahren nach Anspruch 11, wobei: die MEMS in einer Spannungsinsel enthalten ist, die eine Versorgungsspannung im Chipfreigabezustand empfängt; und das Zurücksetzen der MEMS ein Verzögern einer Reaktivierung der Spannungsinsel für mindestens einen vorbestimmten Zeitraum und bis zum Eintreten eines Ereignisses aufweist.
Verfahren nach Anspruch 11, das ferner Schützen eines Chipstatussignals, des Bedingungsmeldesignals und des Überschreibsignals vor Fehlern bei einem ESD-Ereignis aufweist.
Verfahren nach Anspruch 9, das mindestens eine vorbestimmte Bedingung des IC speichert, die die MEMS-Einheit in den Fehlerzustand setzt.
Verfahren nach Anspruch 9, ferner aufweisend: Erzeugen eines Chipstatussignals, das anzeigt, ob sich die MEMS im Chipaktivierungszustand oder im Fehlerzustand befindet; und Ausgeben des Chipstatussignals an mindestens den IC, einen Schaltkreis im IC und/oder einen anderen IC.
Verfahren zum Ermöglichen einer zerstörungsfreien und sicheren Aktivierung und Reaktivierung eines integrierten Schaltkreises (IC), aufweisend: Setzen einer mikroelektromechanischen Struktur (MEMS) zunächst in einen Chipfreigabezustand; Empfangen eines Bedingungsmeldesignals, das eine erkannte vorbestimmte Bedingung des IC anzeigt; Setzen der MEMS in einen Fehlerzustand auf der Grundlage des Bedingungsmeldesignals, wobei der IC deaktiviert wird, wenn sich die MEMS im Fehlerzustand befindet; Bestätigen eines Überschreibsignals mindestens an die MEMS und/oder einen Aktivierungsschaltkreis; und Zurücksetzen der MEMS in den Chipfreigabezustand auf der Grundlage des Überschreibsignals, wobei der IC reaktiviert wird, wenn sich die MEMS im Chipfreigabezustand befindet.
Verfahren nach Anspruch 17, das ferner aufweist, dass einem Überschreibsignal gestattet wird, an einem Anschlussstift des IC bestätigt zu werden, der in eine Buchse eines anderen IC gesteckt wird.
Verfahren nach Anspruch 18, ferner aufweisend: Erzeugen eines Chipstatussignals, das anzeigt, ob sich die MEMS im Chipfreigabezustand oder im Fehlerzustand befindet; und Ausgeben des Chipstatussignals mindestens an den IC, einen Schaltkreis im IC und/oder einen anderen IC.
Verfahren nach Anspruch 19, das ferner Schützen eines Chipstatussignals, des Bedingungsmeldesignals und des Überschreibsignals vor Fehlern bei einem ESD-Ereignis aufweist.