DE112010005074T5

DE112010005074T5 - Speicher-Gerät-Beanspruchung-ausgleichende Techniken

Info

Publication number: DE112010005074T5
Application number: DE112010005074T
Authority: DE
Inventors: Nirmal Saxena; Howard Tsai; Dimitry Vyshetsky; Yen Lin
Original assignee: Nvidia Corp
Current assignee: Nvidia Corp
Priority date: 2009-12-30
Filing date: 2010-11-23
Publication date: 2012-12-27
Also published as: WO2011090547A2; GB201211590D0; GB2489355A; WO2011090547A3; CN102792284B; US20110161553A1; CN102792284A; GB2489355B

Abstract

Die Beanspruchung-ausgleichenden Techniken umfassen Herausfinden eines persistenten Zustands von einem oder mehreren Speicher-Geräten, oder Aufbauen und Caching von persistenter-Zustand-Parametern für jede logische Einheit eines gegebenen Speicher-Geräts, wenn ein persistenter Zustand für ein gegebenes Speicher-Gerät nicht herausgefunden ist. Die Techniken können auch ein Verarbeiten von Speicher-Zugriffsbefehlen umfassen, welche die gecachten persistenter-Zustand-Parameter benutzen. Wenn die Speicher-Zugriffsbefehle verarbeitet werden, können die logischer-Block-Adresse und Längenparameter einer logischen Adresse eines Befehls in eine Mehrzahl von physikalischen Adressen zum Zugreifen auf eines oder mehrere Speicher-Geräte translatiert werden, wobei jede physikalische Adresse eine Geräte-Adresse, eine logische-Einheit-Adresse, eine Block-Adresse, und eine Seiten-Adresse umfasst, wobei die Block-Adresse ein oder mehrere verschachtelte Adress-Bits umfasst.

Description

HINTRGRUND DER ERFINDUNG
Verschiedene Typen von Speichern sind ausgelegt, gelöscht zu werden und in großen Abschnitten programmiert zu werden, und werden im Allgemeinen als Flash-Speicher bezeichnet. Solche Speicher-Geräte können eine begrenzte Anzahl von Lösch-Zyklen während ihrer Betriebslebensdauer aushalten. Die Anzahl von Lösch-Zyklen (erase cycles), welche ein Flash-Speicher aushalten kann und andauern kann, zuverlässig zu operieren, kann als die Dauerhaltbarkeit (endurance) des Speicher-Geräts ausgedrückt werden. Im Allgemeinen kann eine gegebene Speicherzelle eines Flash-Speicher-Geräts momentan zwischen 1.000 und 100.000 Mal gelöscht werden, bevor es versagt, zuverlässig zu operieren. Die Dauerhaltbarkeit eines Speichergeräts kann von Halbleiterprozessen abhängen, welche benutzt sind, um das Gerät herzustellen, und von der Architektur des Speichergeräts.
Flash-Speicher ist in verschiedenen herkömmlichen elektronischen Geräten gewöhnlich. Wenn die Dauerhaltbarkeit des Flash-Speichers überschritten ist, kann die Performanz des Flash-Speichers- und/oder des elektronischen Geräts, welches den Flash-Speicher beinhaltet, nachteilig beeinflusst sein, oder es kann sogar einen Betrieb beenden. Demgemäß gibt es einen anhaltenden Bedarf zum Verbessern der Dauerhaltbarkeit von Speicher-Geräten, wie etwa ein Flash-Speicher.
ZUSAMMENFASSUNG DER ERFINDUNG
Ausführungsformen der vorliegenden Technologie sind auf Speicher-Gerät-Beanspruchung-ausgleichende (wear-leveling) Techniken gerichtet. In einer Ausführungsform umfasst ein Beanspruchung-ausgleichendes Verfahren ein Translatieren einer logischer-Block-Adresse und einer Länge in der logischer-Block-Adresse, welche eine Anzahl von logischen Seiten spezifiziert, auf eine Mehrzahl von physikalischen Adressen zum Zugreifen auf ein oder mehrere Speicher-Geräte. Jede physikalische Adresse umfasst eine Geräte-Adresse, eine logische-Einheit-Adresse, eine Block-Adresse und eine Seiten-Adresse.
In einer anderen Ausführungsform findet eine Beanspruchung-ausgleichende Speicher-Steuerung einen persistenten Zustand von einem oder mehreren Speicher-Geräten heraus. Die Speicher-Steuerung baut (builds) auch persistenter-Zustand-Parameter auf (oder erstellt diese) und cached persistenter-Zustand-Parameter für jede logische Einheit eines gegebenen Speicher-Geräts, wenn ein persistenter Zustand für das gegebene Speicher-Gerät nicht herausgefunden worden ist.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Ausführungsformen der vorliegenden Technologie sind als ein Weg eines Beispiels und in keiner Weise einer Begrenzung in den Figuren der begleitenden Zeichnungen illustriert und in welchen sich ähnliche Bezugsnummern auf ähnliche Elemente beziehen, in welchen:
1 ein Blockdiagramm eines exemplarischen Speicher-Geräts in Überstimmung mit einer Ausführungsform der vorliegenden Technologie zeigt.
2 zeigt ein Blockdiagramm eines exemplarischen elektronischen Geräts, einschließlich eines oder mehrerer Speicher-Geräte, in Übereinstimmung mit einer Ausführungsform der vorliegenden Technologie.
3 zeigt ein Blockdiagramm eines Verfahrens zum Translatieren einer logischen Adresse auf eine physikalische Adresse in Übereinstimmung mit einer Ausführungsform der vorliegenden Technologie.
4 zeigt ein Flussdiagramm eines Verfahrens eines Initialisierens von einem oder mehreren Speicher-Geräten in Übereinstimmung mit einer Ausführungsform der vorliegenden Technologie.
DETALLIERTE BESCHREIBUNG DER ERFINDUNG
Es wird nun im Detail Bezug auf die Ausführungsformen der vorliegenden Technologie genommen, wobei Beispiele davon in den begleitenden Zeichnungen illustriert sind. Während die vorliegende Technologie in Verbindung mit diesen Ausführungsformen beschrieben wird, wird es verstanden werden, dass sie nicht beabsichtigt sind, die Erfindung auf diese Ausführungsformen zu begrenzen. Im Gegenteil ist die Erfindung beabsichtigt, Alternativen, Modifikationen und Äquivalente abzudecken, welche innerhalb des Geltungsbereichs der Erfindung, wie mittels der angehängten Ansprüche definiert, umfasst sein können. Ferner werden in der folgenden detaillierten Beschreibung der vorliegenden Technologie zahlreiche spezifische Details ausgeführt, um ein durchgängiges Verständnis der vorliegenden Technologie bereitzustellen. Es ist jedoch verstanden, dass die vorliegende Technologie ohne diese spezifischen Details praktiziert werden kann. In anderen Fällen sind wohl bekannte Verfahren, Prozeduren, Komponenten und Schaltungen nicht im Detail beschrieben worden, um nicht in unnötiger Weise Aspekte der vorliegenden Technologie zu verschleiern.
Mit Bezug auf 1 ist ein exemplarisches Speicher-Gerät in Übereinstimmung mit einer Ausführungsform der vorliegenden Technologie gezeigt. Das exemplarische Speicher-Gerät 230 kann ein Block-programmierbares Speicher-Gerät sein, wie etwa ein Flash-Speichergerät oder dergleichen. Das Block-programmierbarer-Speichergerät (block programmable memory device) umfasst eine große Mehrzahl von Speicher-Zellen, welche in einem Feld (array) angeordnet sind. Das Feld von Speicher-Zellen ist in einer oder in mehreren logischen Einheiten (LUNs) 110 angeordnet. Jede LUN 110 ist aus einer Kollektion von verschachtelten oder verschränkten (interleaved) physikalischen Blöcken 120 von Speicher-Zellen zusammengesetzt. Jeder physikalische Block 120 umfasst eine Mehrzahl von Seiten 130 (z. B. eine spezifizierte Anzahl von Speicher-Zellen). In einer Implementierung können die physikalischen Blöcke 120 eine Zweierpotenz Seiten (power of two pages) (z. B. ein Mehrfaches von 32 Seiten) umfassen. Eine Seite 130 von Speicher-Zellen kann eine vorbestimmte Zweierpotenz Speicher-Zellen umfassen (z. B. ein Vielfaches von 8 Bit speichernd). Die Seiten können von 2 Kilobyte bis 512 Megabyte oder mehr sein und sind typischerweise 4 Kilobyte bis 64 Kilobyte in der Größe. Jede Speicher-Zelle speichert typischerweise ein oder mehrere Bits. Zum Beispiel speichert eine Einzel-Level-(single-level)-Zelle (SLC) ein Bit von Daten und eine Mehrfach-Level-(multi-level)-Zelle (MLC) kann zwei oder mehr Bits von Daten speichern.
Die Schaltungs- und Speicher-Zell-Architektur des Block-programmierbaren Speichers ist derart, dass neue Daten auf gelöschte physikalische Blöcke 120 des Block-programmierbaren Speichers 230 geschrieben werden. Im Allgemeinen, wenn Daten in einen physikalischen Block 120 zu schreiben sind, welcher bereits Daten beinhaltet, dann muss der physikalische Block 120 gelöscht werden, bevor die neuen Daten programmiert werden. Wenn die Blöcke 120 von einem Block-programmierbaren Speichers 230 direkt von Software geschrieben werden, können nicht-gleichförmige Adressmuster zu einer ungleichen Anzahl von Löschungen über die Mehrzahl von physikalischen Blöcken 120 des Speichers 230 führen. Wenn z. B. ein Adress-Pattern kontinuierlich beschrieben wird, dann würde die Anzahl von Löschungen schließlich die Dauerhaftigkeits-Grenze des gegebenen physikalischen Blocks 120 überschreiten. Überschreiten der Dauerhaltbarkeits-Grenze (endurance limit) des Blocks 120 würde die Betriebslebenszeit des Block-programmierbaren Speicher-Geräts 230 vermindern.
Die Beanspruchung-ausgleichenden Techniken, in Übereinstimmung mit Ausführungsformen der vorliegenden Technologie, bilden (map) logische Adressen, welche mittels Software erzeugt sind, auf physikalische Adressen in dem Block-programmierbaren Speicher-Gerät ab. Die Abbildung (mapping) ist derart durchgeführt, dass über die Zeit alle physikalischen Blöcke in dem Block-programmierbaren Speicher-Gerät fast derselben Anzahl von Löschzyklen unabhängig von den Software-Zugriffsmustern ausgesetzt sind. Die Beanspruchung-ausgleichenden Techniken erhöhen signifikant die Betriebslebenszeit von Block-programmierbaren Speicher-Geräten. In einer Implementierung sind die Beanspruchungsausgleich-Techniken für Flash-Speichergeräte implementiert, welche der Open-NAND-Flash-Interface (ONFI) 2.0 Spezifikation genügen.
Mit Bezug nun auf 2 ist ein exemplarisches elektronisches Gerät einschließlich eines oder mehrerer Speicher-Geräte in Übereinstimmung mit einer Ausführungsform der vorliegenden Technologie gezeigt. Das elektronische Gerät 210 kann ein Computer, ein Laptop-Computer, ein Mobil-Telefon, ein Smart-Telefon, ein tragbares Musikabspielgerät (z. B. MP3-Abspielgerät), ein persönlicher digitaler Assistent, ein Netbook-Computer, ein E-Book, eine Spielkonsole, ein tragbares Spiele-Abspielgerät, eine Settop-Box, ein Satellitenempfänger, ein Navigationssystem, ein digitaler Videorecorder (z. B. DVR), ein Server-Computer, und/oder dergleichen sein.
Das elektronische Gerät 210 umfasst eine oder mehrere Verarbeitungseinheiten 220, welche kommunikativ mit dem Systemspeicher 230, einer Speicher-Steuerung 240 und einer Mehrzahl von Block-programmierbaren Speicher-Geräten 260 mittels eines oder mehrerer Kommunikationsbuse 260 gekoppelt sind. Das elektronische Gerät 210 kann auch andere Schaltungen, wie etwa Eingabe-/Ausgabe-Geräte 270 und dergleichen umfassen. In einer Implementierung können die Mehrzahl von Block-programmierbaren Speicher-Geräten 250 Flash-Speicher-Geräte sein. In einer Implementierung kann die Speicher-Steuerung 240 Zugriff auf den System-Speicher 230, die Block-programmierbaren Speicher-Geräte 250 und ein anderes Speicher-Gerät des elektronischen Geräts 210 ermöglichen. Eines oder mehrere der Block-programmierbaren Speicher-Geräte 250 können intern oder extern zu dem elektronischen Gerät 210 sein. Die Speicher-Steuerung 240 kann integral zu einer oder mehreren Schaltungen des elektronischen Geräts 210 sein oder kann diskrete Geräte sein. Zum Beispiel kann die Speicher-Steuerung integral zu einem oder mehreren Speicher-Geräten, einem oder mehreren Prozessoren, einer oder mehreren anderen Schaltungen (z. B. Northbridge-Chip, Grafik-Verarbeitungseinheit) sein und/oder kann eine dedizierte separate Steuerung sein. Die Speicher-Steuerung kann mittels eines oder mehrerer Mittel implementiert sein, wie etwa Hardware, Firmware, und/oder Computer-Gerät lesbaren Anweisungen (z. B. Software) und einer Verarbeitungseinheit. In einer anderen Implementierung kann das elektronische Gerät 210 eine Mehrzahl von Speicher-Steuerungen umfassen, wobei eine der Speicher-Steuerungen eine dedizierte Block-programmierbarer-Speicher-Steuerung 240 ist.
Die Block-programmierbaren Speicher-Geräte 250 können ein oder mehrere Geräte umfassen, welche verschiedene Betriebsparameter haben. Zum Beispiel können die Speicher-Geräte 250 ein oder mehrere Geräte umfassen, welche verschiedene Speicherkapazität (z. B. Seiten) haben, verschiedene Anzahlen von Blöcken haben, verschiedene Reserve-Blöcke, verschiedene Zeitanforderungen und dergleichen.
Die Block-programmierbarer-Speicher-Steuerung 240 umfasst einen Cache 280 zum Caching von persistenter-Zustand-Parametern (persistent state parameters) des einen oder der mehreren Block-programmierbaren Speicher-Geräte 250. Die Block-programmierbarer-Speicher-Steuerung 240 kann persistenter-Zustand-Parameter cachen, wie etwa schlechter-Block-Daten (bad block data) in einer schlechter-Block-Datenstruktur, Abbildungsdaten (mapping data) in einer Abbildung-Datenstruktur, Reserveblock-Daten in einer Reserveblock-Datenstruktur und/oder dergleichen für das eine oder die mehreren Block-programmierbaren Speicher-Geräte 250. Der persistenter-Zustand-Parameter-Cache 280 kann separat sein oder kann integral zu der Block-programmierbaren Speicher-Steuerung 240 sein. Die Block-programmierbarer-Speicher-Steuerung 240 benutzt die gecachten persistenter-Zustand-Parameter 280 zum Verarbeiten von einem oder mehreren Speicher-Zugriffsbefehlen einschließlich eines Translatierens einer logischer-Block-Adresse und Länge, welche eine ganzzahlige (integral) Anzahl von logischen Seiten in einer logischen Adresse spezifiziert, auf eine Mehrzahl von physikalischen Adressen zum Zugreifen auf ein oder mehrere Speicher-Geräte 250, wobei jede physikalische Adresse eine Geräte-Adresse, eine logische-Einheit-Adresse, eine Block-Adresse, und eine Seiten-Adresse umfasst. Zusätzlich umfasst die Block-Adresse ein oder mehrere verschachtelte (interleaved) Adress-Bits. Die Block-programmierbarer-Speicher-Steuerung 240 aktualisiert die gecachten persistenter-Zustand-Parameter 280 und archiviert (journals) dann periodisch die persistenter-Zustand-Parameter in den Block-programmierbaren Speicher-Geräten 250, um das Beanspruchung-Ausgleichen (wear-leveling) der Block-programmierbaren Speicher-Geräte 250 zu verbessern.
Mit Bezug nun auf 3 ist ein Verfahren zum Translatieren einer logischen Adresse auf eine physikalische Adresse in Übereinstimmung mit einer Ausführungsform der vorliegenden Technologie gezeigt. Das Adress-Translationsverfahren kann mittels einer Speicher-Steuerung implementiert sein. Das Verfahren kann auch in einem Herstellungsartikel verkörpert sein einschließlich von Computer-Gerät-lesbaren Anweisungen, welche auf einem oder mehreren Computer-Gerät-lesbaren Medien (z. B. Speicher) gespeichert sind, welche, wenn mittels einer Verarbeitungseinheit ausgeführt, einen oder mehrere Prozesse durchführen einschließlich einer Adress-Translation. Das Verfahren kann auch in einem Herstellungsartikel verkörpert sein, welcher Firmware umfasst, welche, wenn betrieben, einen oder mehrere Prozesse einschließlich einer Adress-Translation durchführt.
Die logische Adresse, welche mittels der Software benutzt wird, um auf Daten zuzugreifen, umfasst eine logischer-Block-Adresse (LBA) und eine ganzzahlige Anzahl von logischen Seiten, welche mittels eines Längenparameters spezifiziert ist. Die physikalische Adresse umfasst einen Geräte-Identifikator (z. B. Chip-Freigabe (chip enable)), eine logische-Einheit-Adresse, eine Block-Adresse und eine Seiten-Adresse. Die Niedrigordnungs-Bits (lower Order bits) der Block-Adresse umfassen ein oder mehrere verschachtelte (interleaved) Adress-Bits.
Der physikalische Speicher-Raum umfasst typischerweise eine Mehrzahl von Block-programmierbaren Speicher-Geräten, wie in 2 illustriert ist. Demgemäß kann der Adressen-Translator 310 die logischer-Block-Adresse (LBA) 315 und Länge 320, welche eine Anzahl von logischen Seiten einer logischen Adresse spezifiziert, auf eine physikalische Adresse über mehrere Ziel-Block-programmierbare Speicher-Geräte translatieren. In einer Ausführungsform wird die logischer-Block-Adresse 315 in N physikalische Adressen translatiert, wobei N die kleinste ganzzahlige Zahl ist nicht weniger als die Länge, welche in der logischen Adresse spezifiziert ist, dividiert durch die Seitengröße (N = Obergrenze (Länge/Seitengröße)). Jede der N-physikalischen Adressen umfasst ein Geräte-Feld 325, ein logische-Einheit-Feld 330, ein Block-Feld 335, und ein Seiten-Feld 340. Für jede der N physikalischen Adressen ist das Geräte-Feld 325 in eines der N-Chip-Freigabeen (CE)s für die adressierten Speicher-Geräte dekodiert. Das LUN-Feld 330 spezifiziert die Adresse einer gegebenen logischen Einheit innerhalb des adressierten physikalischen Speicher-Geräts. Das Block-Feld 335 spezifiziert die verschachtelte Adresse eines gegebenen Blocks innerhalb der spezifizierten LUN. Das Seiten-Feld 340 spezifiziert die Adresse der Seite innerhalb des spezifizierten Blocks.
Das Translations-Verfahren hat die Flexibilität, verschiedene Abbildungen (mappings) über mehrere Block-programmierbarer-Speicher-Geräte für eine erhöhte Performanz und Zuverlässigkeit verglichen mit herkömmlichen Beanspruchung-ausgleichenden Techniken zu erschaffen. Zusätzlich zu der Adress-Translation unterstützt das Verfahren die Initialisierung des Block-programmierbaren Geräts und das Herausfinden von persistenten Zuständen, die Detektion und das Management von schlechten physikalischen Blöcken (bad physical blocks), Reserveblock-Allokation (spare block allocation), Management und Abfallsammlung (garbage collection) und die Flexibilität, nicht-sequenzielle Programmierung von physikalischen Seiten in einem Block zu vermeiden.
Nun mit Bezug auf 4 ist ein Verfahren eines Initialisierens von einem oder mehreren Speicher-Geräten in Übereinstimmung mit einer Ausführungsform der vorliegenden Technologie gezeigt. Das Verfahren eines Initialisierens von einem oder mehreren Speicher-Geräten kann mittels einer Speicher-Steuerung implementiert sein. Die Speicher-Steuerung kann integral zu einem oder mehreren Speicher-Geräten sein, zu einem oder mehreren Prozessoren, und/oder zu einer oder mehreren anderen Schaltungen (z. B. Northbridge Chip, Grafik-Verarbeitungseinheit), oder kann eine separate dedizierte Steuerung sein. Das Verfahren kann in einem Herstellungsartikel verkörpert sein einschließlich von Computer-Gerät-lesbaren Anweisungen, welche in einem oder in mehreren Computer-Gerät-lesbaren Medien (z. B. Speicher) gespeichert sind, welche, wenn mittels einer Verarbeitungseinheit ausgeführt, einen oder mehrere Prozesse durchführen einschließlich eines Initialisierens von einem oder mehreren Speicher-Geräten. Das Verfahren kann auch in einem Herstellungsartikel verkörpert sein, welcher Firmware umfasst, welche, wenn betrieben, einen oder mehrere Prozesse einschließlich eines Initialisierens von einem oder mehreren Speicher-Geräten durchführt.
Das Verfahren beginnt mit dem Lesen einer Parameterseite von einer Mehrzahl von Block-programmierbaren Speicher-Geräten, bei 410. Die Parameter-Seite umfasst Parameter von dem jeweiligen Speicher-Gerät, wie etwa die Anzahl von LUNs, die Anzahl von Blöcken pro LUN, die Seitengröße, die Anzahl von Reserve-Bytes pro Seite, ECC-Bytes, welche unterstützt sind (z. B. Strap-Option), und/oder dergleichen. Für jedes angehängte Speicher-Gerät 414–425 wird ein gegebener physikalischer Block für jede LUN in einem Gerät gelesen, bei 430. In einer Implementierung wird Block 0 von jeder LUN gelesen. Bei 435 wird die Block-Typ-Signatur des gegebenen Blocks jeder LUN überprüft, um zu bestimmen, ob er bereits initialisiert worden ist.
Wenn der gegebene Block von jeder LUN schon initialisiert ist, werden die Initialisierungs-Parameter detektiert und gecacht. In einer Implementierung wird die neueste schlechter-Block-Tabellen-Datenstruktur (most recent bad block data structure) detektiert und für jede LUN von jedem angehängten Gerät gecacht, bei 440. Bei 445 wird auch die neueste Abbildung-Tabellen-Datenstruktur detektiert und für jede LUN von jedem angehängten Gerät gecacht. Bei 450 wird die neueste Reserve-Block-Datenstruktur auch detektiert und für jede LUN von jedem angehängten (attached) Gerät gecacht. Die Parameter werden gecacht, so dass der gegebene Block, welcher die Initialisierungs-Parameter speichert, nicht jedes Mal geschrieben werden muss, wenn die Parameter aktualisiert werden, und verbessert daher das Beanspruchungsausgleichen des Speicher-Geräts.
Wenn der gegebene Block von jeder LUN nicht initialisiert worden ist, wird die LUN initialisiert und die Initialisierungs-Daten werden gecacht. In einer Implementierung werden die schlechten Blöcke (bad blocks) detektiert und eine schlechter-Block-Tabellen-Datenstruktur (bad block table data structure) wird aufgestellt (built) und gecacht, bei 455. Bei 460 wird auch eine Abbildung-Tabellen-Datenstruktur, welche logischer-Block-Adressen auf physikalische Block-Adressen abbildet (mapping), auch aufgebaut (oder erstellt) (build) und gecacht. Bei 465 wird auch eine Reserve-Block-Tabellen-Datenstruktur aufgebaut und gecacht.
Bei 470 können ein oder mehrere Speicher-Zugriffsbefehle verarbeitet werden. Verschiedene Hintergrund-Aufgaben können auch durchgeführt werden, bei 475. Die Speicher-Zugriffsbefehle werden unter Benutzung des Adress-Translationsverfahrens, welches oben mit Bezug auf 3 beschrieben wurde, verarbeitet. Die Hintergrund-Aufgaben können Müllsammlungen (garbage collection), Aktualisieren der Mapping- oder Reserve-Tabellen, Löschen von Blöcken, Aktualisieren von Lösch-Zählraten oder Zählern, Archivieren (journaling) der Abbildung-, Reserve- und/oder schlechter-Block-Tabelle, und/oder dergleichen umfassen. Archivieren (journaling) der Abbildungs-Tabelle-, der Reserve-Tabelle- und der schlechter-Block-Tabellen-Datenstruktur stellt eine persistente Speicherung der Daten bereit. Die Datenstrukturen werden unter Benutzung des Adress-Translationsverfahrens, welches oben mit Bezug auf 3 beschrieben wurde, archiviert.
Die Beanspruchung-ausgleichenden Techniken (wear-leveling technics) in Übereinstimmung mit Ausführungsformen der vorliegenden Technologie verwenden vorteilhafter Weise Systemspeicher-Abbildung-Tabellenstrukturen (system memory map table structures), um eine große Kapazität (z. B. Hunderte von Giga-Bytes) zu unterstützen und einen Hochperformanz-Block-programmierbaren Speicher, wie etwa ONFI-Flash-Speicher-Geräte. Die Abbildung-Datenstrukturen haben auch vorteilhafter Weise flexibele Semantik, um mehrere Instanzen von Speicher-Steuerungen zu unterstützen. Dieses hilft dabei, die Größe von Firmware zu minimieren, welche die Beanspruchung-Ausgleich-Techniken implementiert. In Übereinstimmung mit einer Ausführungsform der vorliegenden Technologie hat das Indizieren von virtuellem Adressen-Tupel (LBA, Länge) eine programmierbare Hash-Funktion, welche vorteilhafterweise verschiedene Optionen zum Verschachteln von abgebildeten physikalischen Adressen über die gleichen oder über verschiedene Zielspeicher-Geräte erschafft.
Die vorangehenden Beschreibungen von spezifischen Ausführungsformen der vorliegenden Technologie sind für Zwecke von Illustration und Beschreibung präsentiert worden. Sie sind nicht beabsichtigt, erschöpfend zu sein oder die Erfindung auf die präzisen offenbarten Formen zu beschränken und offensichtlich sind viele Modifikationen und Variationen im Lichte der obigen Lehre möglich. Die Ausführungsformen wurden ausgewählt und beschrieben, um am Besten die Prinzipien der vorliegenden Technologie und ihre praktische Anwendung zu erläutern, um dadurch anderen Fachleuten der Technik zu ermöglichen, die vorliegende Technologie und verschiedene Ausführungsformen mit verschiedenen Modifikationen zu benutzen, wie sie für die besondere Benutzung, welche ins Auge gefasst wird, geeignet sind. Es ist beabsichtigt, dass der Geltungsbereich der Erfindung mittels der hierzu angehängten Ansprüche und ihrer Äquivalente definiert ist.

Claims

Ein oder mehrere Computer-Gerät-lesbare Medien, welche Anweisungen darauf gespeichert haben, welche, wenn mittels eines oder mehrerer Verarbeitungs-Einheiten ausgeführt, ein Verfahren durchführen, welches aufweist: Translatieren einer logischer-Block-Adresse und Länge einer logischen Adresse auf eine Mehrzahl von physikalischen Adressen zum Zugreifen auf eine Mehrzahl von Speicher-Geräten, wobei jede physikalische Adresse eine Geräte-Adresse, eine logische-Einheit-Adresse, eine Block-Adresse und eine Seiten-Adresse umfasst.
Ein oder mehrere Computer-Gerät-lesbare Medien gemäß Anspruch 1, wobei zumindest zwei der Mehrzahl von Speicher-Geräten verschiedene Speicher-Geräte sind.
Ein oder mehrere Computer-Gerät-lesbare Medien gemäß Anspruch 1, wobei die Mehrzahl von Speicher-Geräten eine Mehrzahl von Flash-Speicher-Geräten umfasst.
Ein oder mehrere Computer-Gerät-lesbare Medien gemäß Anspruch 1, wobei das Verfahren ferner aufweist: Lesen einer Parameterseite des einen oder der mehreren Speicher-Geräte; Lesen eines gegebenen physikalischen Blocks jeder logischen Einheit von jedem des einen oder der mehreren Speicher-Geräte; Bestimmen, ob der gegebene Block initialisiert worden ist; Detektieren und Caching von Initialisierungs-Parametern für eine gegebene logische Einheit, wenn der gegebene Block der gegebenen logischen Einheit bereits initialisiert ist; und Aufbauen und Caching von Initialisierungs-Parametern für eine gegebene logische Einheit, wenn der gegebene Block der gegebenen logischen Einheit nicht initialisiert ist.
Ein oder mehrere Computer-Gerät-lesbare Medien gemäß Anspruch 4, wobei das Verfahren ferner aufweist periodisches Archivieren der gecachten Initialisierungs-Parameter in dem entsprechenden einen oder den entsprechenden mehreren Speicher-Geräten.
Ein oder mehrere Computer-Gerät-lesbare Medien gemäß Anspruch 4, wobei Detektieren und Caching der Initialisierungs-Parameter aufweist; Detektieren und Caching einer neuesten schlechter-Block-Tabellen-Datenstruktur; Detektieren und Caching einer neuesten Mapping-Tabellen-Datenstruktur; und Detektieren und Caching einer neuesten Reserve-Block-Tabellen-Datenstruktur.
Ein oder mehrere Computer-Gerät-lesbare Medien gemäß Anspruch 4, wobei Aufbauen und Caching von Initialisierungs-Parametern aufweist; Aufbauen und Caching einer schlechter-Block-Tabellen-Datenstruktur; Aufbauen und Caching einer Mapping-Tabellen-Datenstruktur; und Aufbauen und Caching einer Reserve-Block-Tabellen-Datenstruktur.
Ein oder mehrere Computer-Gerät-lesbare Medien, welche Anweisungen darauf gespeichert haben, welche, wenn mittels einer oder mehrerer Verarbeitungs-Einheit ausgeführt, ein Verfahren durchführen, welches aufweist: Herausfinden eines persistenten Zustandes von einem oder mehreren Speicher-Geräten; und Aufbauen und Caching von persistenter-Zustand-Parametern für jede logische Einheit eines gegebenen Speicher-Geräts, wenn ein persistenter Zustand für ein gegebenes Speicher-Gerät nicht herausgefunden ist.
Ein oder mehrere Computer-Gerät-lesbare Medien gemäß Anspruch 8, wobei Herausfinden des persistenten Zustandes aufweist; Lesen einer Parameterseite von dem einen oder den mehreren Speicher-Geräten; Lesen eines gegebenen physikalischen Blocks jeder logischen Einheit von jedem des einen oder der mehreren Speicher-Geräte; Detektieren und Caching einer neuesten schlechter-Block-Tabellen-Datenstruktur; Detektieren und Caching einer neuesten Mapping-Tabellen-Datenstruktur; und Detektieren und Caching einer neuesten Reserve-Block-Tabellen-Datenstruktur.
Ein oder mehrere Computer-Gerät-lesbare Medien gemäß Anspruch 9, wobei Aufbauen und Caching von persistenter-Zustand-Parametern aufweist: Aufbauen und Caching der schlechter-Block-Tabellen-Datenstruktur; Aufbauen und Caching der Mapping-Tabellen-Datenstruktur; und Aufbauen und Caching der Reserve-Tabellen-Datenstruktur.
Ein oder mehrere Computer-Gerät-lesbare Medien gemäß Anspruch 8, wobei das Verfahren ferner aufweist Verarbeiten von einem oder mehreren Speicher-Zugriffs-Befehlen, welche einen oder mehrere der persistenter-Zustand-Parameter benutzen, einschließlich Translatieren einer logischer-Block-Adresse und eines Längen-Parameters in einer logischen Adresse auf eine Mehrzahl von physikalischen Adressen zum Zugreifen auf ein oder mehrere Speicher-Geräte, wobei jede physikalische Adresse eine Geräte-Adresse, eine logische-Einheit-Adresse, eine Block-Adresse und eine Seiten-Adresse umfasst, wobei die Block-Adresse ein oder mehrere verschachtelte Adress-Bits umfasst.
Ein oder mehrere Computer-Gerät-lesbare Medien gemäß Anspruch 11, wobei die Geräte-Adresse der Mehrzahl von physikalischen Adressen über eine Mehrzahl von Speicher-Geräten abbildet.
Ein oder mehrere Computer-Gerät-lesbare Medien gemäß Anspruch 12, wobei zumindest zwei der Mehrzahl von Speicher-Geräten verschiedene Speicher-Geräte sind.
Ein oder mehrere Computer-Gerät-lesbare Medien gemäß Anspruch 12, wobei die Mehrzahl von Speicher-Geräten eine Mehrzahl von Open-NAND-Flash-Schnittstelle-(ONFI)-Speicher-Geräten aufweist.
Ein oder mehrere Computer-Gerät-lesbare Medien gemäß Anspruch 12, wobei einer oder mehrere der persistenter-Zustand-Parameter in dem entsprechenden Flash-Speicher-Gerät archiviert sind.
Elektronisches Gerät, aufweisend: einen Prozessor; eines oder mehrere Block-programmierbarer-Speicher-Geräte, welche kommunikativ mit dem Prozessor gekoppelt sind, wobei jedes Block-programmierbarer-Speicher-Gerät eine oder mehrere logische Einheiten umfasst, wobei jede logische Einheit eine Mehrzahl von Blöcken umfasst, und wobei jeder Block eine Mehrzahl von Speicherseiten umfasst; und eine Speicher-Steuerung, welche eine programmierbare Hash-Funktion umfasst, welche benutzt ist, um eine logische Adresse, welche eine logischer-Block-Adresse und eine Länge umfasst, auf eine Mehrzahl von physikalischen Adressen zum Zugreifen auf das Speicher-Gerät zu translatieren, wobei jede physikalische Adresse eine Geräte-Adresse, eine logische-Einheit-Adresse, eine Block-Adresse und eine Seiten-Adresse umfasst, zum Verschachteln von abgebildeten physikalischen Adressen über gleiche oder verschiedene Speicher-Geräte.
Elektronisches Gerät gemäß Anspruch 16, wobei die Speicher-Steuerung ferner einen persistenter Zustand-Parameter-Cache umfasst, wobei die gecachten persistenter-Zustand-Parameter benutzt werden, um Speicher-Zugriffsbefehle zu verarbeiten.
Elektronisches Gerät gemäß Anspruch 17, wobei die Speicher-Steuerung einen persistenten Zustand des einen oder der mehreren Block-programmierbaren Speichergeräte herausfindet und persistenter-Zustand-Parameter für jede logische Einheit eines gegebenen Speicher-Geräts aufbaut, wenn ein persistenter Zustand für ein gegebenes Speicher-Gerät nicht herausgefunden ist.
Elektronisches Gerät gemäß Anspruch 18, wobei die Speicher-Steuerung periodisch die persistenter-Zustand-Parameter eines gegebenen Block-programmierbaren Speicher-Geräts in dem gegebenen Block-programmierbaren Speicher-Gerät archiviert.
Elektronisches Gerät gemäß Anspruch 19, wobei der persistenter-Zustand-Parameter-Cache eine schlechter-Block-Datenstruktur, eine Abbildung-Datenstruktur und eine Reserveblock-Datenstruktur umfasst.