DE112009001543T5 - Herstellung kompakter optoelektronischer Baugruppen - Google Patents

Herstellung kompakter optoelektronischer Baugruppen Download PDF

Info

Publication number
DE112009001543T5
DE112009001543T5 DE112009001543T DE112009001543T DE112009001543T5 DE 112009001543 T5 DE112009001543 T5 DE 112009001543T5 DE 112009001543 T DE112009001543 T DE 112009001543T DE 112009001543 T DE112009001543 T DE 112009001543T DE 112009001543 T5 DE112009001543 T5 DE 112009001543T5
Authority
DE
Germany
Prior art keywords
semiconductor wafer
metallization
wafer
contact holes
optoelectronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112009001543T
Other languages
English (en)
Other versions
DE112009001543B4 (de
Inventor
Jochen Kuhmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE112009001543T5 publication Critical patent/DE112009001543T5/de
Application granted granted Critical
Publication of DE112009001543B4 publication Critical patent/DE112009001543B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

Verfahren auf Wafer-Ebene zur Herstellung einer optoelektronischen Baugruppe, bei dem das optoelektronische Bauelement auf einem Halbleiter-Wafer montiert wird, der eine erste und eine zweite Oberfläche auf seinen gegenüberliegenden Seiten besitzt, wobei die erste Oberfläche Anoden- und Kathoden-Kontaktflächen besitzt, die elektrisch mit dem auf der zweiten Oberfläche montieren optoelektronischen Bauelement verbunden werden, das Verfahren umfasst:
– Ätzen von Kontaktlöchern in die erste Oberfläche des Halbleiter-Wafers, wobei sich die Kontaktlöcher teilweise durch den Halbleiter-Wafer erstrecken;
– Vorsehen einer Metallisierung auf der ersten Oberfläche des Halbleiter-Wafers und auf Oberflächen in den Kontaktlöchern, und Strukturieren der Metallisierung, um eine thermische Kontaktfläche zum Wärmetransport weg vom optoelektronischen Bauelement abzugrenzen, und um die mit der Metallisierung in den Kontaktlöchern elektrisch verbundenen Anoden- und Kathoden-Kontaktflächen abzugrenzen;
– Anbringen eines Träger-Wafers auf der Seite des Halbleiter-Wafers, die die erste Oberfläche besitzt;
– dünner Machen des Halbleiter-Wafers ausgehend von seiner zweiten Oberfläche, um die Metallisierung...

Description

  • Gebiet der Erfindung
  • Die Erfindung betrifft optoelektronische Baugruppen.
  • Hintergrund
  • Die Verwendung von Leuchtdioden (LEDs) in elektronischen Produkten gewinnt stetig an Bedeutung und in manchen Fällen ersetzen LEDs in existierenden Anwendungen konventionelle Lichtquellen, wie beispielsweise Glühbirnen. LEDs finden sich z. B. in Taschenlampen, in Autoscheinwerfern und in der Hintergrundbeleuchtung von LCD Bildschirmen.
  • Bei der Verkapselung von LEDs mit großer Helligkeit werden Keramiken wie Aluminiumoxid (Al2O3) oder Aluminiumnitrid (AlN) verwendet. Zusätzlich zu Keramiken werden Plastikchipträger ohne Anschlüsse (plastic leadless chip carriers, PLCC) und andere Leiterrahmenkonfigurationen verwendet. Diese Arten von Baugruppen besitzen oftmals große Anschlussflächen, schlechte thermische Leitfähigkeit und große mechanische Toleranzen und sind nicht flexibel bezüglich Änderungen des Designs, wodurch sich anwendungsspezifische Designs schwierig gestalten.
  • Mit zunehmenden Funktionen und Fähigkeiten der Verbraucherelektronik wächst die Notwendigkeit, mehr Schaltelemente (zum Beispiel elektronische Schaltkreiskomponenten, integrierte Schaltungschips, LEDs, Thermistoren, Dioden, Gleichrichter, Temperatursensoren und LED-Treiber) auf kleinerem Raum zu installieren. Typischerweise werden die Abmessungen einer Leiterplatte (PCB) von der Größe des verbraucherelektronischen Produkts und des innerhalb des Produkts verfügbaren Raumes bestimmt. Beispielsweise ist in einigen verbraucherelektronischen Produkten, wie beispielsweise in Mobiltelefonen oder in anderen Handgeräten, die Höhe der bestückten PCB (zum Beispiel die auf beiden Seiten der PCB montierten Schaltkreiselemente) auf etwa 1 nun begrenzt, während die typische Höhe einer bestückten PCB 1,5 mm beträgt (die typische Höhe einer PCB ist 500 μm und die typische Höhe eines Schalkreiselements beträgt 500 μm). Aus diesem Grund müssen, um die bestückte PCB im zur Verfügung stehenden Raum montieren zu können, entweder die Größe der bestückten PCB verringert oder die Funktionen und Fähigkeiten reduziert werden. Zusätzlich hierzu muss das thermische Verhalten des Schaltkreiselements berücksichtigt werden.
  • Zusammenfassung
  • Es sind Techniken zur Herstellung kompakter optoelektronischer Baugruppen offenbart, in denen das optoelektronische Bauelement auf einem Halbleiter-Wafer montiert wird. Die Baugruppen können beispielsweise auf Wafer-Ebene in einem Chargenverfahren hergestellt werden.
  • Fertigungstechniken für eine optoelektronische Baugruppe sind offenbart, bei denen das optoelektronische Bauelement auf einem Halbleiter-Wafer montiert ist, der eine erste und eine zweite Oberfläche auf entgegen gesetzten Seiten des Wafers besitzt. Die erste Oberfläche beinhaltet Anoden- und Kathoden-Kontaktflächen, die mit dem optoelektronischen Bauelement elektrisch verbunden werden, welches auf der zweiten Oberfläche des Halbleiter-Wafers montiert wird.
  • Bei einem Aspekt umfasst das Verfahren das Ätzen von Kontaktlöchern in die erste Oberfläche des Halbleiter-Wafers. Die Kontaktlöcher erstrecken sich teilweise durch den Halbleiter-Wafer. Auf die erste Oberfläche des Halbleiter-Wafers und die Oberflächen in den Kontaktlöchern wird Metall aufgebracht. Das Metall wird strukturiert, um eine thermische Kontaktfläche für den Transport von Wärme weg vom optoelektronischen Bauelement und Anoden- und Kathoden-Kontaktflächen festzulegen, die mit der Metallisierung in den Kontaktlöchern elektrisch verbunden sind.
  • Ein Träger-Wafer wird auf der ersten Oberfläche des Halbleiter-Wafers angebracht und der Halbleiter-Wafer wird ausgehend von seiner zweiten Oberfläche dünner gemacht, sodass die Metallisierung in den Kontaktlöchern freigelegt wird. Metall wird auf die zweite Oberfläche des Halbleiter-Wafers aufgebracht und strukturiert, um eine Chipbefestigungsfläche und weitere Anoden- und Kathoden-Kontaktflächen für das optoelektronische Bauelement festzulegen. Die weiteren Anoden- und Kathoden-Kontaktflächen sind elektrisch mit der Metallisierung in den Kontaktlöchern verbunden und das optoelektronische Bauelement wird auf der Chipbefestigungsfläche montiert. Eine Schutzhülle, die für vom optoelektronischen Bauelement emittierte oder empfangene Lichtwellenlängen transparent ist, wird über dem optoelektronischen Bauelement ausgebildet.
  • Einige Implementierungen ergeben kleinere oder dünneren Baugruppen, die verbesserte thermische Isolation oder Eigenschaften zeigen, und die eine größere Flexibilität bezüglich des Designs besitzen, die es gestattet, Änderungen des Designs auf einfache Weise in den Herstellungsprozess zu integrieren. Zudem können verschiedene Modifikationen am Verfahren vorgenommen werden, sodass das Verfahren für eine LED oder eine andere optoelektronische Baugruppe mit integrierter elektronischer Schaltungsstruktur verwendet werden kann.
  • Einzelheiten einer oder mehrerer Ausführungsformen der Erfindung finden sich in den Zeichnungen und der nachfolgenden Beschreibung.
  • Andere Eigenschaften und Vorteile werden aus der detaillierten Beschreibung, den Zeichnungen und den Patentansprüchen deutlich.
  • Kurze Beschreibung der Zeichnung
  • 1a zeigt ein Beispiel einer LED-Baugruppe.
  • 1b zeigt ein zweites Beispiel einer LED-Baugruppe.
  • 1c zeigt ein drittes Beispiel einer LED-Baugruppe.
  • 2 zeigt ein Flussdiagramm, das beispielhaft den Herstellungsprozess einer dünnen LED-Baugruppe illustriert.
  • 3 ist eine Darstellung eines Halbleiter-Wafers.
  • 4 ist eine Darstellung einer Basis.
  • 5 ist eine Darstellung einer Basis mit Kontaktlöchern.
  • 6 ist eine Darstellung der SMD-Seite der Basis nach einem Metallisierungsprozess.
  • 7 ist eine Darstellung der LED-Seite der Basis nach Anbringen eines Träger-Wafers.
  • 8 ist eine Darstellung der LED-Seite der Basis nach einem Metallisierungsprozess.
  • 9 zeigt ein Flussdiagramm, das exemplarisch den Herstellungsprozess einer dünnen LED-Baugruppe mit einer integrierten elektronischen Schaltkreisstruktur illustriert.
  • 10 ist eine Darstellung einer mit einer Basis verbundenen elektronischen Schaltkreisstruktur.
  • 11 ist eine Darstellung einer elektronischen Schaltkreisstruktur nach dem Entfernen vorbestimmter Bereiche der elektronischen Schaltkreisstruktur.
  • 12 ist eine Darstellung einer elektronischen Schaltkreisstruktur nach Durchlaufen eines Passivierungsverfahrens.
  • 13 ist eine Darstellung einer Basis nach Ausbildung der Kontaktlöcher mittels eines Ätzprozesses.
  • 14 ist eine Darstellung eines mit der elektronischen Schaltkreisstruktur verbundenen Träger-Wafers.
  • 15 ist eine Darstellung einer Basis mit freigelegter Durchführungsmetallisierung.
  • 16 ist eine Darstellung einer dünnen LED-Baugruppe mit einer integrierten elektronischen Schaltkreisstruktur nach dem Ausbilden einer thermischen Kontaktfläche und von Drahtverbindungsflächen.
  • 17 ist eine Darstellung der SMD-Seite der dünnen LED-Baugruppe mit einer integrierten elektronischen Schaltkreisstruktur.
  • Beschreibung
  • 1a und 1b zeigen Beispiele von dünnen LED-Baugruppen 100 und 150 mit verbessertem thermischen Eigenschaft. Obwohl die Beschreibung der 1a und 1b bezüglich einer LED 108 erfolgt, kann die LED 108 durch andere Arten von optoelektronischen Bauelementen ersetzt werden. Beispielsweise wird in einigen Implementierungen die LED 108 durch einen Infrarotstrahler (z. B. ein oberflächenemittierender Laser mit vertikalem Resonator), einen Infrarotempfänger (z. B. eine Pin-Diode) oder einen Infrarotsendeempfänger ersetzt. Ebenso kann der unten beschriebene Herstellungsprozess zur Herstellung von Baugruppen mit anderen optoelektronischen Bauelementen als LEDs verwendet werden.
  • Die LED-Baugruppe 100 enthält eine Basis 102, einen Reflektor 104, eine Durchführungsmetallisierung 106, eine reflektierende Oberfläche 107, eine LED 108, ein LED-Chipbefestigungspad oder -fläche 110a (unterhalb der LED 108) und Drahtverbindungspads oder -flächen 110b. Im gezeigten Beispiel besteht die Basis 102 aus einem Silizium- oder anderem Halbleiter-Wafer. Die physikalischen Dimensionen (zum Beispiel die Höhe 112, die Breite 114 und die Tiefe 116) der LED-Baugruppe 100 können, abhängig von der Größe der LED, der Anwendung oder der beabsichtigten Verwendung der LED-Baugruppe, variieren. Ein Beispiel einer Baugruppe 100 besitzt eine Höhe 112 von etwa 550 μm, eine Breite 114 von etwa 3100 μm und eine Tiefe 116 von etwa 3100 μm. In der Höhe 112 ist die Höhe des Reflektors 104 und die Höhe der Basis 102 enthalten. Beispielsweise kann die Höhe des Reflektors 104 400 μm und die Höhe der Basis 102 150 μm betragen. Die physikalischen Abmessungen können vergrößert oder verkleinert werden, um verschieden große optoelektronische Bauelemente 108 aufzunehmen, oder um der beabsichtigten Verwendung der LED-Baugruppe 100 Rechnung zu tragen. Die Höhe der Basis 102 kann beispielsweise 100 bis 400 μm betragen.
  • Die Basis 102 besitzt ein oder mehrere Kontaktlöcher mit Durchgangsmetallisierungen 106, ausgehend von der SMD-Seite 118 (surface-mount-device, SMD) der Basis (d. h. die Seite der Basis 102, die an einen PCB montiert wird). Die Durchgangsmetallisierung 106 in jedem der Kontaktlöcher steht von der LED-Seite 119 der Basis (d. h. die Seite der Basis 102, auf welche die LED 108 montiert wird und die gegenüber der SMD-Seite 118 liegt) vor und wird für die elektrische Verbindung zwischen der PCB und der LED-Baugruppe 100 verwendet. Die Anzahl der Kontaktlöcher mit Durchgangsmetallisierung 106 beträgt typischerweise 2, kann aber entsprechend der Anzahl der LEDs 108, die auf die Basis 102 montiert werden, erhöht werden. Beispielsweise kann eine Array-Anordnung von LEDs 108 auf der Basis 102 platziert werden.
  • Die Basis 102 enthält eine reflektierende Oberfläche 107, die eine dünne Metallschicht aus Aluminium, Silber oder aus einem anderen reflektierenden Material sein kann. Obwohl 1a eine LED-Baugruppe 100 mit einer einzigen kreisförmigen reflektierenden Oberfläche 107 zeigt, kann die Basis 102 mehrere reflektierende Oberflächen 107 besitzen, die zudem nicht auf kreisförmige Geometrien beschränkt sind. 1b zeigt beispielsweise eine rechteckige reflektierende Oberfläche 107. Die reflektierende Oberfläche 107 ermöglicht eine Verbesserung der Effizienz der Lichtabgabe und hilft Licht aus der LED-Baugruppe herauszuleiten.
  • Der Reflektor 104 kann verwendet werden um mehr Licht aus der LED-Baugruppe 100 herauszuleiten. Der Reflektor 104 kann beispielsweise eine Kunststoffstruktur mit runden parabolischen oder vertikalen Wänden sein. Der Reflektor 104 kann, abhängig von der Anwendung der LED-Baugruppe 100, verschiedene Geometrien besitzen. Beispielsweise besitzt der Reflektor 104 in manchen Implementierungen eine runde parabolische Wand, wie in 1a dargestellt. Die Neigung der parabolischen Wand kann, abhängig von der Verwendung der LED-Baugruppe 100, 45 Grad oder jeder beliebige Winkel sein. In anderen Implementierungen besitzt der Reflektor 104 keine parabolische Wand. 1b zeigt beispielsweise einen Reflektor 104 mit vertikalen Wänden, manchmal als Hohlraumsubstrat bezeichnet.
  • Der Reflektor 104 kann auch als Aufstandselement für optische Bauelemente genutzt werden. Beispielsweise kann auf die Oberseite des Reflektors 104 eine Linse zur Strahlformung montiert werden.
  • Obwohl beide LED-Baugruppen 100 und 150 Reflektoren 104 besitzen, wird in manchen Implementierungen der Reflektor 104 weggelassen. 1c zeigt ein Beispiel einer LED-Baugruppe 190, bei welcher der Reflektor 104 weggelassen ist. An Stelle eines Reflektors besitzt die LED-Baugruppe 190 eine Linse 192, die an der LED-Seite 119 der Basis angebracht ist und die LED 108 bedeckt. In manchen Implementierungen kann die Linse 192 zur Fokussierung des von der LED-Baugruppe 190 emittierten Lichts oder zur Erhöhung des Lichtabgabe der LED-Baugruppe 190 verwendet werden.
  • Die LED 108 ist über die LED-Chipbefestigungsfläche 110a, die sich unterhalb der LED 108 befindet, an der Basis 102 befestigt. Die LED-Chipbefestigungsfläche 110a ist auf der LED-Seite 119 der Basis ausgebildet und kann mit der elektrischen Erde oder Masse verbunden werden. Die LED 108 kann auch mit den Drahtverbindungsflächen 110b elektrisch verbunden werden, welche auch als Anoden- und Kathoden-Kontaktpads oder -flächen bezeichnet werden. Aus diesem Grund befinden sich die Anoden- und Kathoden-Kontaktflächen 110b nahe bei der Chipbefestigungsfläche 110a. In manchen Implementierungen dient die Chipbefestigungsfläche 110a als elektrische Erdungselektrode und die Drahtverbindungsflächen 110d stellen einen Kontakt lediglich zur Kathode der LED 108 her.
  • 2 zeigt ein Flussdiagramm, das ein Verfahren auf Wafer-Ebene 200 zur Herstellung der LED-Baugruppe 100 oder 150 illustriert. Das Verfahren 200 wird typischerweise an einem Silizium- oder anderem Halbleiter-Wafer durchgeführt um mehrere Basen 102 für einzelne, diskrete Baugruppen zu erhalten. In 3 ist ein Beispiel eines Halbleiter-Wafers 175 mit Bereichen, die mehrere Basen 102 definieren, gezeigt. Obwohl der Herstellungsprozess auf Wafer-Ebene durchgeführt werden kann, sind, für die Einfachheit der Erläuterung und Darstellung, die einzelnen Schritte des Verfahrens 200 im Folgenden als an einem Abschnitt des Halbleiter-Wafers 175 durchgeführt, beschrieben, der eine einzelne Basis 102 definiert.
  • Das Verfahren 200 beginnt mit einem Silizium- oder anderem Halbleiter-Wafer, der eine Dicke von beispielsweise 650 μm besitzt. 4 zeigt einen Abschnitt des Wafers 175, der eine einzelne Basis 102 definiert, vor dem Beginn des Verfahrens. Eine dielektrische Maske, beispielsweise aus Siliziumdioxid (SiO2) oder Siliziumnitrid (SixNy), wird auf der Basis 102 aufgewachsen (Block 202). Die Kontaktlöcher 122 werden anschließend in die SMD-Seite 118 der Basis geätzt (Block 204). Die Kontaktlöcher 122 werden mittels eines Nassätzverfahrens, wie Kaliumhydroxid(KOH)-Ätzen oder Tetramethylammoniumhydroxid(TMAH)-Ätzen, geätzt. Alternativ können die Kontaktlöcher 122 mit einer Trockenätztechnik geätzt werden. Die Kontaktlöcher 122 können bis zu jeder beliebigen Tiefe geätzt werden, solange sie nicht den Boden der Basis 102 durchdringen, (d. h. die Kontaktlöcher 122 bleiben verdeckt). 5 zeigt die Basis 102 nach dem Ätzen der Kontaktlöcher 122. Die SMD-Seite 118 der Basis und die Kontaktlöcher 122 durchlaufen anschließend einen Oxidationsprozess. Beispielsweise kann Siliziumdioxid (SiO2) auf der SMD-Seite 118, in den Kontaktlöchern 122 und auf der LED-Seite 119 der Basis aufgewachsen werden.
  • Die SMD-Seite 118 der Basis und die Kontaktlöcher 122 durchlaufen einen Metallisierungsprozess, wodurch die Durchführungsmetallisierung 106 ausgebildet wird (Block 206). Die Durchführungsmetallisierung 106 kann beispielsweise durch die Abscheidung von leitendem Metall in die Kontaktlöcher 122 ausgebildet werden. Metalle wie Chrom, Titan, Gold, Kupfer, Nickel, Aluminium und Silber werden an vorbestimmten Stellen auf der SMD-Seite 118 der Basis und in den Kontaktlöchern 122 aufgebracht, wobei eine oder mehrere Metalllagen (d. h. ein Metallstapel) aufgebracht werden können. In manchen Implementierungen wird Metall beispielsweise auf der gesamten Oberfläche der SMD-Seite 118 der Basis und in den Kontaktlöchern 122 aufgebracht. In anderen Implementierungen wird Metall selektiv in den Kontaktlöchern 122 und in den Bereichen um die Ecken der SMD-Seite 118 der Basis aufgebracht.
  • Wie in 6 gezeigt ist wird die SMD-Seite 118 der Basis anschließend weiter bearbeitet (d. h. strukturiert), um eine thermische Kontaktfläche 124 und elektrische Kontaktflächen 126 auszubilden (Block 208). Anschließend werden vorbestimmte Teile des auf der SMD-Seite 118 aufgebrachten Metalls von der SMD-Seite 118 entfernt. Das Metall kann unter Verwendung einer Maske und mittels einer bekannten Ätztechnik selektiv entfernt werden, sodass die thermische Kontaktfläche 124 und die Kontaktflächen 126 entstehen. Es können beispielsweise eine Nassätztechnik oder eine Trockenätztechnik verwendet werden. Die thermische Kontaktfläche 124 ist von den elektrischen Kontaktflächen 126 elektrisch isoliert. Die thermische Kontaktfläche 124 erlaubt einen effizienten Wärmetransport von der LED 108 zu der Oberfläche, auf der die Baugruppe 100 montiert ist (z. B. eine PCB). Die Kontaktflächen 126 dienen als Anoden- oder Kathoden-Kontaktflächen, die es der LED-Baugruppe 100 erlauben, einen elektrischen Kontakt über die Durchgangsmetallisierung zur PCB herzustellen. 6 zeigt die SMD-Seite 118 der Basis nachdem diese strukturiert und die thermische Kontaktfläche 124 und die elektrischen Kontaktflächen 126 ausgebildet wurden. Obwohl 6 eine einzelne thermische Kontaktfläche 124 zeigt, kann die SMD-Seite 118 der Basis mehrere thermische Kontaktflächen 124 besitzen. Falls die Baugruppe beispielweise mehrere LEDs oder ein LED-Array besitzt, kann die SMD-Seite 118 der Basis mehrere thermische Kontaktflächen 124 haben.
  • Zusätzlich zur Ausbildung der thermischen Kontaktfläche 124 und der elektrischen Kontaktflächen 126 kann die SMD-Seite 118 der Basis bei ihrer Weiterbearbeitung im Bereich um die Durchführungsmetallisierung mit Lötdämmen 128 ausgestattet werden. Beispielsweise können Lötdämme 128 dadurch hergestellt werden, dass eine Maske auf die SMD-Seite 118 der Basis aufgebracht wird und selektiv Teile des Metallstapels entfernt werden, sodass eine Schicht des Metallstapels hervortritt, die nicht von Lot benetzbar ist. Beispielsweise kann Metall entfernt werden, sodass eine Schicht aus Titan freigelegt wird. Die Lötdämme 124 verhindern, dass Lot von den Kontaktflächen 126 in die Durchführungsmetallisierung 106 fließt.
  • Wie in 7 gezeigt ist wird anschließend ein Träger-Wafer 130 mit der SMD-Seite 118 des ursprünglichen Wafers verbunden (Block 210). Der Träger-Wafer 130 kann beispielsweise ein Silizium-Wafer, ein Glas-Wafer oder ein Wafer aus einem anderen Material sein. Der Träger-Wafer 130 kann beispielsweise mittels eines Klebeverbindungsverfahrens oder eine anderen nicht-dauerhaften Verbindungsverfahrens mit der Basis 102 verbunden werden.
  • Nach der Anbringung des Träger-Wafers 130 wird die LED-Seite 119 der Basis weiter bearbeitet, um die Durchführungsmetallisierung 106 in den Kontaktlöchern 122 freizulegen (Block 212). Eine mechanische Schleiftechnik kann verwendet werden um, ausgehend von der LED-Seite 119 der Basis 102, die Dicke der Basis 102 zu reduzieren. Zum Zwecke der mechanischen Stabilität während des Schleifprozesses und der nachfolgenden Verfahrensschritte wird die Basis 102 vom Träger-Wafer 130 gestützt. In manchen Implementierungen wird die Basis 102 bis auf eine Dicke von etwa 210 μm gedünnt. Die LED-Seite der Basis 102 wird anschließend trockengeätzt um die Durchführungsmetallisierung 106 freizulegen. Die Basis 102 kann beispielsweise mit einem reaktiven Ionenätzverfahren (RIE) trockengeätzt werden. In manchen Implementierungen werden während des RIE-Verfahrens etwa 60 μm entfernt um die Durchgangsmetallisierung 106 zu öffnen. Da die Basis 102 aus Silizium besteht und die Kontaktlöcher 122 metallisiert und durch ein dielektrisches Material, das während des Oxidationsprozesses in Block aufgebracht wird, geschützt sind, wird das Material 204 der Basis 102 mit einer schnelleren Rate entfernt als die dielektrische Beschichtung der Kontaktlöcher 122. Wie in 7 gezeigt ist führt dieser Unterschied in den Ätzraten zur Freilegung der Durchführungsmetallisierung 106 und dazu, dass diese ein wenig aus der SMD-Seite 118 der Basis hervorragt.
  • Zum Zwecke der elektrischen Isolation wird anschließend eine dielektrische Maske auf der SMD-Seite 118 der Basis aufgebracht (Block 213). In manchen Implementierungen kann die dielektrische Maske mittels eines plasmaverstärkten chemischen Dampfabscheidungsverfahrens (PE-CVD) aufgebracht werden. Die Durchgangsmetallisierung 106 wird anschließend durch das Entfernen der dielektrischen Beschichtung von der Durchgangsmetallisierung 106 geöffnet. Die dielektrische Beschichtung kann entfernt werden, indem eine Maske, beispielsweise ein Photoresist, aufgebracht wird und die die Durchgangsmetallisierung 106 bedeckende dielektrische Beschichtung weggeätzt wird. Es können eine Nassätztechnik oder eine Trockenätztechnik verwendet werden. Es können auch andere Techniken zur Freilegung der Durchgangsmetallisierung verwendet werden.
  • Zur Ausbildung elektrischer Verbindungen mit der Durchgangsmetallisierung 106, den Anoden- und Kathoden-Kontaktflächen 110b und der reflektierenden Oberfläche 107 wird anschließend Metall auf der LED-Seite 119 der Basis 102 aufgebracht (Block 214). Die Anoden- und Kathoden-Kontaktflächen 110b und die reflektierende Oberfläche 107 können ausgebildet werden, indem eine Fotolackmaske aufgebracht und eine Nass- oder Trockenätztechnik angewendet wird. Ein Metall wie Titan, Chrom, Aluminium, Nickel, Kupfer, Silber, Gold oder eine Kombination aus diesen Metallen kann verwendet werden um die LED-Chip-Befestigungsfläche 110a, die Kontaktflächen 110b und die reflektierende Oberfläche 107 auszubilden. Die Menge und die Dicke des aufgebrachten Metalls werden von der Art des aufgebrachten Metalls bestimmt. In manchen Implementierungen wird beispielsweise Titan als Metall verwendet und derart aufgebracht, dass die Titanschicht eine Dicke von etwa 100 nm besitzt. In anderen Implementierungen wird Gold als Metall verwendet und derart aufgebracht, dass die Dicke der Goldschicht etwa 1000 nm beträgt. Das Metall kann mittels eines Dünnfilmmetallisierungsverfahrens, beispielsweise eines Sputterverfahrens und eines Gold-Finishs für die LED-Chipbefestigungsfläche 110a und die Drahtverbindungsfläche 110b aufgebracht werden. In anderen Implementierungen kann das Metall mittels einer Elektroplattierungstechnik aufgebracht werden. Durch das Aufbringen einer Maske und die Verwendung einer bekannten Nass- oder Trockenätztechnik kann das Metall selektiv entfernt werden. In manchen Implementierungen können die Anoden- und Kathoden-Kontaktflächen 110b elektrisch mit der Durchgangsmetallisierung 106 verbunden werden. 8 zeigt die SMD-Seite 118 der Basis nach dem Ausbilden der LED-Chipbefestigungsfläche 110a, den Kontaktflächen 110b und der reflektierenden Oberfläche 107.
  • Der Reflektor 104 wird auf der LED-Seite der Basis 102 ausgerichtet und anschließend an der Basis 102 angebracht (Block 216). Der Reflektor 104 kann mittels eines Klebeverbindungsverfahrens oder mittels Transfer- oder Formpressens an der Basis 102 angebracht werden. Der Reflektor 104 wird so auf der Basis 102 positioniert, dass sich die reflektierende Oberfläche 107, die LED-Chipbefestigungsfläche 110a und die Kontaktflächen 110b innerhalb des durch den Reflektor 104 definierten Hohlraumes befinden. In manchen Implementierungen wird an Stelle eines Reflektors mit runden parabolischen Wanden ein Hohlraumsubstrat angebracht. Das Hohlraumsubstrat kann aus einem Polymer bestehen und z. B. mittels eines Klebeverbindungsverfahrens oder mittels Transfer- oder Formpressens an die Basis 102 angebracht werden.
  • Nach dem Anbringen des Reflektors 104 an der Basis 102 wird der Träger-Wafer 130 von der SMD-Seite 118 der Basis entfernt (Block 218). Eine LED 108 oder ein anderes optoelektronisches Bauelement wird anschließend auf der LED-Chipbefestigungsfläche 110a angebracht (Block 220). Die LED 108 kann mittels eines Klebeverbindungsverfahrens oder eines anderen Montageverfahrens, wie beispielsweise eines Gold-Zinn(AuSn)-Verbindungsverfahrens, auf der Chipbefestigungsfläche 110a montiert werden. Die LED 108 wird anschließend elektrisch mit den Anoden- und Kathoden-Kontaktflächen 110b verbunden. In manchen Implementierungen werden dann dünne Drähte an die LED 108 und die Anoden- und Kathoden-Kontaktflächen 110b angebracht (d. h. Drahtbonden) (Block 222). Beispielsweise können dünne Drähte verwendet werden um die Anode und/oder die Kathode der LED 108 an die Kontaktflächen 110b anzuschließen. In anderen Implementierungen kann die LED 108 mittels Flip-Chip-Bondens mit dem Anoden- und Kathoden-Kontaktflächen 110b elektrisch verbunden werden.
  • Nach Fertigstellung der Drahtverbindungen wird eine Schutzhülle oder -film über der LED 108 aufgebracht (Block 224). Verschiedene Arten von Schutzhüllen können verwendet werden, allerdings sollte die Schutzhülle für die von der LED 108 emittierte Lichtwellenlänge transparent sein. In Ausführungen, in denen die LED 108 durch ein anderes optoelektronisches Bauelement wie beispielsweise einen Infrarotsendeempfänger ersetzt wird, sollte die Schutzhülle transparent sein für die Wellenlänge(n) des Lichts, die von dem optoelektronischen Bauelement emittiert oder empfangen werden. In manchen Implementierungen wird beispielsweise eine Silikonhülle über der LED 108 angebracht. Die Schutzhülle kann auch aus einem Material bestehen, welches einen Brechungsindex besitzt, der interne Reflexionen der LED 108 minimiert. Beispielsweise kann ein Material gewählt werden, dessen Brechungsindex zwischen dem Brechungsindex der LED und dem Brechungsindex von Luft liegt. In manchen Implementierungen wirkt die Schutzhülle als Filter oder verändert die Farbe des von der LED 108 emittierten Lichts. Beispielsweise kann eine Leuchtstoffsilikonhülle über einer blauen LED 108 angebracht werden um die Farbe des von der LED 108 emittierten Lichts zu ändern. In manchen Implementierungen wird die Schutzhülle weggelassen.
  • Nach Anbringen der Schutzhülle über der LED 108 werden die einzelnen LED-Baugruppen mittels eines Schneideverfahrens getrennt (Block 226). 1a und 1b zeigen einzelne LED-Baugruppen 100 und 150 nach Anbringen des Reflektors 104 an die Basis 102 und Entfernen des Träger-Wafers 130.
  • Das vorangehende Verfahren kann auf verschiedene Weise modifiziert werden. Beispielsweise kann das Verfahren 200 derart modifiziert werden, sodass es keinen Reflektor 104 enthält, oder dass eine Linse direkt auf der LED-Seite 119 der Basis geformt wird, ähnlich der in 1c gezeigten LED-Baugruppe. Weiterhin kann das Verfahren 200 derart modifiziert werden, dass der Trägerwafer 130 nach dem Ausbilden der einzelnen dünnen LED-Baugruppen entfernt wird (d. h. der Trägerwafer 130 wird nach dem Schneideprozess entfernt), oder der Träger-Wafer unmittelbar vor dem Schneideverfahren, bevor der Reflektor 104, eine Linse 192 oder ein Hohlraumsubstrat angebracht wird oder bevor die LED montiert wird von der SMD-Seite 118 der Basis entfernt wird.
  • Das Verfahren 200 kann zur Herstellung einer dünnen LED-Baugruppe mit einer integrierten Schaltkreisstruktur aus CMOS, MOS oder Bipolartechnologie weiter modifiziert werden. 17 zeigt ein Beispiel der SMD-Seite einer dünnen LED-Baugruppe 1000 mit einer integrierten elektronischen Schaltkreisstruktur 1004 vor dem dünner Machen der Basis 1002. Die LED-Baugruppe 1000 ist ähnlich zu den oben in Verbindung mit dem Verfahren 200 und den Baugruppen 100 und 150 beschriebenen LED-Baugruppen. Die LED-Baugruppe 1000 enthält jedoch eine elektronische Schaltkreisstruktur 1004, die eine in die Basis 1002 integrierte elektronische Schaltung enthält.
  • Die elektronische Schaltkreisstruktur 1004 enthält einen oder mehrere elektrische Schaltkreise, die elektrisch mit der LED, der LED-Baugruppe 1000 und/oder dem LED-Treiber gekoppelt sind. Die elektronische Schaltkreisstruktur 1004 kann mittels der LED-Chipbefestigungsfläche oder den Drahtverbindungsflächen mit der LED verbunden werden. Solche Schaltkreise können beispielsweise eine LED-Treiberschaltung, einen Analog-/Digitalwandler, eine Schutzschaltung gegen elektrostatische Entladung, Schaltungen zum Überspannungsschutz, Verstärkerschaltungen, Temperatur- und optische Detektorschaltungen, Kontrollschaltkreise und Rückkopplungsschaltkreise enthalten. Die elektronische Schaltkreisstruktur 1004 besteht typischerweise aus mehreren Schichten auf dem Halbleitersubstrat bzw. aus Schichten, die sich innerhalb des Halbleitersubstrats befinden und die elektrischen Schaltkreise beherbergen.
  • Die SMD-Seite 1005 des Wafers ist die Oberfläche der elektronischen Schaltkreisstruktur 1004, die an eine PCB montiert wird und enthält eine thermische Kontaktfläche 1007, Kontaktflächen 1009 und eine Durchführungsmetallisierung 1011. Die thermische Kontaktfläche 1007, die Kontaktflächen 1009 und die Durchführungsmetallisierung 1011 sind ähnlich der thermischen Kontaktfläche 124, den Kontaktflächen 126 und der Durchführungsmetallisierung 106, die oben im Zusammenhang mit dem Verfahren 200 und der LED-Baugruppen 100 und 150 beschrieben sind. Die Durchführungsmetallisierung 1011 erstreckt sich jedoch von der elektronischen Schaltkreisstruktur 1004 durch die Basis 1002 (d. h. zur anderen Seite des Halbleitersubstrats).
  • 9 zeigt ein Flussdiagramm, das ein Verfahren auf Wafer-Ebene 300 zur Herstellung einer dünnen LED-Baugruppe 1000 mit einer integrierten elektronischen Schaltkreisstruktur 1004 illustriert. Das Verfahren 300 wird typischerweise an einem Silizium- oder anderem Halbleiter-Wafer durchgeführt, der die elektronischen Schaltkreisschichten bereits enthält. Für die Einfachheit der Diskussion und Illustration werden die einzelnen Schritte des Verfahrens 300 so beschrieben, wie sie an einem Abschnitt des Wafers, der eine einzelne Basis 1002 definiert, durchgeführt werden. Das Verfahren 300 enthält verschiedene Details um eine Beschädigung der elektronischen Schaltkreise zu vermeiden.
  • Das Verfahren 300 beginnt mit einem Silizium- oder anderem Halbleiter-Wafer, der als Basis 1002 fungiert. Wie in 10 gezeigt ist enthält die Basis 1002 eine elektronische Schaltkreisstruktur 1004. Die elektronische Schaltkreisstruktur 1004 durchlauft ein Niedrigtemperatur-Passivierungsverfahren (Block 302). Verschiedene Arten von Passivierungsverfahren können verwendet werden, aber das Verfahren sollte nicht die Träger in der elektronischen Schaltkreisstruktur 1004 beeinflussen oder auf andere Weise die elektronischen Schaltkreisschichten beschädigen. Beispielsweise kann ein PE-CVD Verfahren angewendet werden. Als Resultat des Passivierungsverfahrens ist die elektronische Schaltkreisstruktur 1004 von einer dünnen Maske 1008 bedeckt, beispielsweise von einer Oxidmaske oder einer Maske auf Nitridbasis. Andere Passivierungsverfahren können verwendet werden. Die Maske wird anschließend geöffnet um vorbestimmte Bereiche der elektronischen Schaltkreisschichten freizulegen. Die Maske kann mittels eines Nassätzverfahrens oder eines Trockenätzverfahrens geöffnet werden. Die vorbestimmten Bereiche der elektronischen Schaltkreisschichten, die freigelegt werden, entsprechen typischerweise den Bereichen, die keine elektronischen Schaltkreise enthalten und die den Bereichen der Basis 1002 entsprechen, in denen die Kontaktlöcher 1010 für die Durchführungsmetallisierung gebildet werden.
  • Wie in 11 gezeigt ist wird die Oberfläche des Wafers geätzt um die vorbestimmten Bereiche der elektronischen Schaltkreisstruktur zu entfernen und Bereiche 1006 der Oberfläche der Basis 1002 freizulegen (Block 304). Die elektronischen Schaltkreisschichten 1004 können beispielsweise mittels eines tief-reaktiven Ionenätzungsverfahren (DRIE) geätzt werden. In Implementierungen, in denen die elektronischen Schaltkreisschichten 1004 im Halbleitersubstrat begraben sind, können die elektronischen Schaltkreisschichten 1004 mittels eines Nassätzverfahrens geätzt werden. Die vorbestimmten Bereiche der elektronischen Schaltkreisschichten, die entfernt werden, entsprechend typischerweise Bereichen, die keine elektrischen Schaltkreiselemente enthalten und entsprechen Bereichen der Basis 1002, in denen die Kontaktlöcher 1010 für die Durchgangsmetallisierung ausgebildet werden. Nach Beendigung des Ätzens wird die Maske entfernt (d. h. stripped). 11 zeigt die elektronische Schaltkreisstruktur 1004 nach dem Entfernen der vorbestimmten Bereiche der elektronischen Schaltkreisschichten und der Maske.
  • Die elektronische Schaltkreisstruktur 1004 und die freigelegten Bereiche 1006 der Basis 1002 durchlaufen eine Niedrigtemperatur-Passivierungsverfahren (Block 306). Wie das in Verbindung mit Block 302 beschriebene Passivierungsverfahren soll dieses Passivierungsverfahren nicht die elektronischen Schaltkreisträger in der elektronischen Schaltkreisstruktur 1004 beeinflussen oder auf andere Weise die elektronischen Schaltkreisschichten beschädigen. Beispielsweise kann ein PE-CVD Verfahren verwendet werden. Als Resultat des Passivierungsverfahrens sind die elektronische Schaltkreisstruktur 1004 und die freigelegten Bereiche 1006 der Basis 1002 mit einer dünnen Maske 1008 bedeckt, beispielsweise mit einer Oxidmaske oder einer Maske auf Nitridbasis. 12 zeigt die mit einer Maske 1008 bedeckte elektronische Schaltkreisstruktur 1004 und freigelegte Bereiche 1006 der Basis 1002.
  • Bereiche der mit der Maske 1008 bedeckten Oberfläche der Basis 1002 werden dann, beispielsweise mittels eines Trockenätzverfahrens wie RIE, geöffnet (Block 308). Die freigelegten Bereich 1006 der Basis 1002 werden darin geätzt um Kontaktlöcher 1010 auszubilden (Block 310). Verschiedene Ätzverfahren können verwendet werden, aber das Ätzverfahren sollte nicht die elektronische Schaltkreisstruktur 1004 oder die elektrischen Schaltkreise innerhalb der elektronischen Schaltkreisschichten beschädigen. Beispielsweise kann ein Tetramethylammoniumhydroxid-Ätzverfahren (TMAH) zum Ausbilden der Kontaktlöcher 1010 verwendet werden. 13 zeigt die Basis 1002 nach Ausbildung der Kontaktlöcher 1010. Die Maske wird entfernt und die elektronische Schaltkreisstruktur 1004 und die Kontaktlöcher 1010 mittels eines PE-CVD Passivierungsverfahrens passiviert. Im Passivierungsverfahren entsteht eine Oxidmaske oder eine Maske auf Nitridbasis und schafft eine elektrische Isolation.
  • Zusätzlich zur Ausbildung der Kontaktlöcher 1010 werden die freigelegten Bereiche 1006 der Basis 1002 metallisiert und die Durchführungsmetallisierung 1011 ausgebildet (Block 312), ähnlich dem Block 206 des Verfahrens 200. Die freigelegten Bereiche 1006 der Basis 1002 werden auch mittels eines PE-CVD Passivierungsverfahrens passiviert, und die SMD-Seite 1005 der elektronischen Schaltkreisstruktur durchläuft einen Metallisierungsprozess, in dem die thermische Kontaktfläche 1007 und die elektrischen Kontaktflächen 1009 (Block 314), ähnlich zum Block 208 des Verfahrens 200, ausgebildet werden. Zusätzlich zur Ausbildung der thermischen Kontaktfläche 1007 und der elektrischen Kontaktflächen 1009 werden Verbindungsleitungen und andere elektrische Verbindungen, die in Verbindung mit der elektronischen Schaltkreisstruktur 1004 verwendet werden, ausgebildet. Die thermische Kontaktfläche 1007 und die elektrischen Kontaktflächen 1009 befinden sich auf der SMD-Seite 1005 der elektronischen Schaltkreisstruktur 1004.
  • Wie in 14 gezeigt ist wird anschließend ein Träger-Wafer 1012 mit der SMD-Seite 1005 des Wafers, der bearbeitet wird, verbunden (Block 316). Der Träger-Wafer 1012 kann ein Silizium-Wafer, ein Glas-Wafer oder ein Wafer aus einem anderem Material sein, und kann mittels eines Klebeverbindungs- oder Bondingverfahrens oder eines anderen nicht-dauerhaften Verbindungsverfahrens mit der Basis 1002 verbunden werden.
  • Nach Anbringen des Träger-Wafers 1012 wird die Durchführungsmetallisierung 1011 in den Kontaktlöchern 1010 auf der LED-Seite 1013 freigelegt (Block 318). Zur Reduktion der Dicke der Basis 1002, ausgehend von der LED-Seite 1013 der Basis 1002, kann eine mechanische Schleiftechnik verwendet werden. Zum Zwecke der mechanischen Stabilität wird die Basis während des Schleifprozesses vom Träger-Wafer 1012 gestützt. In manchen Implementierungen wird die Basis 1002 bis auf eine Dicke von ca. 210 μm dünner gemacht. Die LED-Seite 1013 der Basis 1002 wird anschließend trockengeätzt um die Durchführungsmetallisierung 106 freizulegen. 15 zeigt die Basis 1002 mit der freigelegten Durchführungsmetallisierung 1011.
  • Die LED-Seite 1013 wird dann passiviert, indem eine dielektrische Schicht auf die LED-Seite 1013 aufgebracht wird (Block 319). Beispielsweise kann ein PE-CVD Verfahren verwendet werden um die dielektrische Schicht auf der LED-Seite 1013 aufzubringen. Eine Fotomaske wird auf die LED-Seite 1013 aufgebracht und Bereiche der dielektrischen Schicht mittels Ätzen der dielektrischen Schicht selektiv entfernt um die Durchführungsmetallisierung 106 freizulegen. Zum selektiven Entfernen der dielektrischen Schicht kann ein Nassätzverfahren oder ein Trockenätzverfahren verwendet werden. Das in den Kontaktlöchern 1010 zur Ausbildung der Durchführungsmetallisierung 1011 abgelagerte Metall kann als Ätzstopp verwendet werden (d. h. die dielektrische Schicht auf der LED-Seite 1013 wird so lange geätzt bis die Durchführungsmetallisierung 1011 freigelegt ist). In manchen Implementierungen wird zur Ausbildung der Durchführungsmetallisierung 1011 beispielsweise Aluminium in die Kontaktlöcher 1010 als eine erste Metallschicht abgeschieden, wobei das Aluminium als Ätzstopp dient, da das Material der Basis 1002 mit einer schnelleren Rate entfernt wird als das Aluminium in der Durchführungsmetallisierung 1011.
  • Die LED-Seite 1013 der Basis durchläuft ein Metallisierungsverfahren zur Ausbildung der LED-Chipbefestigungsflächen 1014a, der Kontaktflächen 1014b für die Anode und/oder Kathode und des Reflektor (nicht gezeigt) (Block 320). Der Metallisierungsprozess ist ähnlich demjenigen in Block 214 des Verfahrens 200. 16 zeigt die dünne LED-Baugruppe 1000 nach Ausbildung der LED-Chipbefestigungspads oder -flächen 1014a und der Kontaktpads oder -flächen 1014b auf der LED-Seite der Basis.
  • Wie oben in Verbindung mit den Blöcken 216 und 218 des Verfahrens 200 beschrieben wird ein Reflektor auf der Basis 1002 ausgerichtet und angebracht sowie der Träger-Wafer 1012 entfernt (Block 322). Die LED 108 wird anschließend auf der LED-Chipbefestigungsfläche 1014a angebracht (Block 324). Die LED 108 kann mittels eines Klebeverbindungsverfahrens oder anderen Montageverfahren auf der LED-Chipbefestigungsfläche 110a montiert werden. Die LED 108 wird dann mit den Anoden- und Kathoden-Kontaktflächen 110b elektrisch verbunden. In manchen Implementierungen werden dünne Drähte an die LED 108 angebracht, welche diese mit den Anoden- und Kathoden-Kontaktflächen 110b verbinden (Block 326). Beispielsweise können dünne Drähte verwendet werden, um die Anode und/oder die Kathode der LED 108 mit den Pads oder Flächen 110b zum Drahtbonden zu verbinden. In anderen Implementierungen kann die LED 108 mittels Flip-Chip-Bondens elektrisch mit den Anoden- und Kathoden-Kontaktflächen 110b verbunden werden.
  • Wie oben in Verbindung mit Block 224 des Verfahrens 200 beschrieben wird eine Schutzhülle oder ein Film über der LED aufgetragen (Block 328). Nach Anbringen der Schutzhülle oberhalb der LED werden die einzelnen LED-Baugruppen mittels eines Schneideverfahrens separiert (Block 330). Wie oben beschrieben kann das Trägersubstrat zu verschiedenen Zeitpunkten während des Verfahrens 300 entfernt werden.
  • Das oben beschriebene Verfahren kann Vorteile liefern. Beispielsweise erlauben die Verfahren 200 und 300 die Kontaktlöcher näher an den LED-Chipbefestigungsflächen zu platzieren, was zu dünneren Baugruppen mit kleineren Anschlussflächen als bei Keramik-, PLCC- oder Leiterrahmen-Baugruppen führt. Die dünnen Baugruppen bieten auch bessere thermische Isolation und besseres thermische Verhalten in Anwendungen, in denen die LEDs in Array-Konfigurationen arrangiert sind oder in Anwendungen mit mehreren LEDs. Die dünnen Baugruppen bieten auch eine verbesserte optische Leistungsfähigkeit wegen der kleineren Anschlussflächen, der geringeren Höhe und dem kleineren Abstand zwischen den LEDs. Zudem bieten diese Verfahren eine größere Flexibilität im Herstellungsprozess und erlauben anwendungsspezifische Designs und Designänderungen, die leicht in den Herstellungsprozess integriert werden können.
  • Andere Ausführungen befinden sich innerhalb des Schutzbereiches der Patentansprüche.
  • Zusammenfassung
  • Verfahren auf Wafer-Ebene zur Herstellung einer optoelektronischen Baugruppe, bei dem das optoelektronische Bauelement auf einem Halbleiter-Wafer (175) montiert wird, der auf seinen gegenüberliegenden Seiten eine erste und eine zweite Oberfläche (118, 119) besitzt. Das Verfahren beinhaltet das Ätzen von Kontaktlöchern (122) in die erste Oberfläche (118) des Halbleiter-Wafers. Die erste Oberfläche und die Oberfläche in den Kontaktlöchern werden metallisiert und das Metall strukturiert, um eine thermische Kontaktfläche (124) und die Anoden- und Kathoden-Kontaktflächen (126) abzugrenzen. Ein Träger-Wafer (130) wird an die Seite des Halbleiter-Wafers mit der ersten Oberfläche (118) angebracht, und der Halbleiter-Wafer wird, ausgehend von seiner zweiten Seite (119), dünner gemacht, um die Metallisierung in den Kontaktlöchern freizulegen. Metall wird auf die zweite Oberfläche aufgebracht, und das Metall wird zur Definition einer Chipbefestigungsfläche (HOa) und weiteren Anoden- und Kathoden-Kontaktflächen (HOb) für das optoelektronische Bauelement (108) strukturiert. Das optoelektronische Bauelement wird auf der Chipbefestigungsfläche montiert und eine Schutzhülle über dem optoelektronischen Bauelement ausgebildet.

Claims (34)

  1. Verfahren auf Wafer-Ebene zur Herstellung einer optoelektronischen Baugruppe, bei dem das optoelektronische Bauelement auf einem Halbleiter-Wafer montiert wird, der eine erste und eine zweite Oberfläche auf seinen gegenüberliegenden Seiten besitzt, wobei die erste Oberfläche Anoden- und Kathoden-Kontaktflächen besitzt, die elektrisch mit dem auf der zweiten Oberfläche montieren optoelektronischen Bauelement verbunden werden, das Verfahren umfasst: – Ätzen von Kontaktlöchern in die erste Oberfläche des Halbleiter-Wafers, wobei sich die Kontaktlöcher teilweise durch den Halbleiter-Wafer erstrecken; – Vorsehen einer Metallisierung auf der ersten Oberfläche des Halbleiter-Wafers und auf Oberflächen in den Kontaktlöchern, und Strukturieren der Metallisierung, um eine thermische Kontaktfläche zum Wärmetransport weg vom optoelektronischen Bauelement abzugrenzen, und um die mit der Metallisierung in den Kontaktlöchern elektrisch verbundenen Anoden- und Kathoden-Kontaktflächen abzugrenzen; – Anbringen eines Träger-Wafers auf der Seite des Halbleiter-Wafers, die die erste Oberfläche besitzt; – dünner Machen des Halbleiter-Wafers ausgehend von seiner zweiten Oberfläche, um die Metallisierung in den Kontaktlöchern freizulegen; – Vorsehen einer Metallisierung auf der zweiten Oberfläche des Halbleiter-Wafers und Strukturieren der Metallisierung, um eine Chipbefestigungsfläche abzugrenzen, und um weitere Anoden- und Kathoden-Kontaktflächen für das optoelektronische Bauelement abzugrenzen, wobei die weiteren Anoden- und Kathoden-Kontaktflächen elektrisch mit der Metallisierung in den Kontaktlöchern verbunden werden; – Montieren des optoelektronischen Bauelements auf der Chipbefestigungsfläche; und – Ausbilden einer Schutzhülle über dem optoelektronischen Bauelement, wobei die Schutzhülle transparent ist für die vom optoelektronischen Bauelement emittierte oder empfangene Lichtwellenlänge.
  2. Verfahren nach Anspruch 1, weiter umfassend: – Passivierung der zweiten Oberfläche nach dem dünner Machen des Halbleiter-Wafers; und – Öffnen der Passivierung in dem die Metallisierung umgebenden Bereich vor dem Aufbringen der Metallisierung auf der zweiten Oberfläche des Halbleiter-Wafers.
  3. Verfahren nach einem der vorstehenden Ansprüche, weiter umfassend das Anbringen eines optischen Reflektors auf der Seite des Halbleiter-Wafers mit der zweiten Oberfläche, wobei der Reflektor so angeordnet ist, dass er Licht vom optoelektronischen Bauelement aus der Baugruppe hinauslenkt.
  4. Verfahren nach einem der vorstehenden Ansprüche, weiter umfassend das Ausbilden einer Drahtverbindung vom optoelektronischen Bauelement zu wenigstens einer der weiteren Anoden- oder Kathoden-Kontaktflächen.
  5. Das Verfahren nach einem der vorstehenden Ansprüche, weiter umfassend das Schneiden des Wafers zur Bildung einzelner Baugruppen, von denen jede ein optoelektronisches Bauelement aufnimmt.
  6. Das Verfahren nach einem der vorstehenden Ansprüche, weiter umfassend das Verbinden des Träger-Wafers mit dem Halbleiter-Wafer vor dem Dünnen des Halbleiter-Wafers.
  7. Das Verfahren nach Anspruch 6, das dünner Machen des Halbleiter-Wafers umfasst: mechanisches Schleifen der zweiten Oberfläche des Halbleiter-Wafers; und Ätzen des Halbleiter-Wafers.
  8. Verfahren nach Anspruch 7, wobei das Ätzen des Halbleiter-Wafers reaktives Ionenätzen beinhaltet.
  9. Verfahren nach Anspruch 1, umfassend das Entfernen des Träger-Wafers nach dem dünner Machen.
  10. Verfahren nach einem der vorstehenden Ansprüche, wobei das Metallisieren der zweiten Oberfläche des Halbleiter-Wafers das Vorsehen einer Metallisierung beinhaltet, die zur Verbesserung der optischen Reflektion von Licht vom optoelektronischen Bauelement aus der Baugruppe heraus angeordnet ist.
  11. Verfahren nach einem der vorstehenden Ansprüche, weiter umfassend das Vorsehen von Metall auf der Seite des Halbleiter-Wafers mit der ersten Oberfläche, um einen Lötdamm auszubilden.
  12. Verfahren nach einem der vorstehenden Ansprüche, wobei das Metallisieren der zweiten Oberfläche des Halbleiter-Wafers das Vorsehen einer Metallisierung beinhaltet, die zur Verbesserung der optischen Reflektion des Lichts des optoelektronischen Bauelements aus der Baugruppe heraus angeordnet ist.
  13. Verfahren nach Anspruch 1, weiter umfassend das Anbringen einer geformten Linse auf der Seite des Halbleiter-Wafers mit der zweiten Oberfläche, wobei die geformte Linse derart angeordnet ist, dass die Lichtabgabe des optoelektronischen Bauelements aus der Baugruppe heraus verbessert ist.
  14. Verfahren auf Wafer-Ebene zur Herstellung einer optoelektronischen Baugruppe, bei dem das optoelektronische Bauelement auf einem Halbleiter-Wafer montiert wird, der eine erste und eine zweite Oberfläche auf seinen gegenüberliegenden Seiten besitzt, wobei die erste Oberfläche elektronische Schaltkreise besitzt, die elektrisch mit dem auf der zweiten Oberfläche montierten optoelektronischen Bauelement verbunden werden, das Verfahren umfasst: – selektives Entfernen von Teilen der elektronischen Schaltkreisschichten auf der ersten Oberfläche, um Bereiche für sich teilweise durch den Halbleiter-Wafer erstreckende Kontaktlöcher festzulegen, und Ätzen der Kontaktlöcher ausgehend von der ersten Oberfläche des Halbleiter-Wafers; – Vorsehen einer Metallisierung auf der ersten Oberfläche des Halbleiter-Wafers und auf Oberflächen in den Kontaktlöchern, und Strukturieren der Metallisierung auf der ersten Oberfläche, um eine thermische Kontaktfläche zum Wärmetransport weg vom optoelektronischen Bauelement festzulegen, und um Anoden- und Kathoden-Kontaktflächen für das optoelektronische Bauelement festzulegen, wobei die Kontaktflächen elektrisch mit der Metallisierung in den Kontaktlöchern verbunden werden; – Anbringen eines Träger-Wafers auf der ersten Oberfläche des Halbleiter-Wafers; – dünner Machen des Halbleiter-Wafers ausgehend von seiner zweiten Oberfläche zum Freilegen der Metallisierung in den Kontaktlöchern; – Vorsehen einer Metallisierung auf der zweiten Oberfläche des Halbleiter-Wafers und Strukturieren der Metallisierung, um eine Chipbefestigungsfläche festzulegen, und um weitere Anoden- und Kathoden-Kontaktflächen für das optoelektronische Bauelement festzulegen, wobei die weiteren Anoden- und Kathoden-Kontaktflächen elektrisch mit der Metallisierung in den Kontaktlöchern verbunden werden; – Montieren des optoelektronischen Bauelements auf der Chipbefestigungsfläche; und – Ausbilden einer Schutzhülle über dem optoelektronischen Bauelement, wobei die Schutzhülle transparent ist für die vom optoelektronischen Bauelement emittierte oder empfangene Lichtwellenlänge.
  15. Das Verfahren nach Anspruch 14, wobei das selektive Entfernen von Teilen der elektronischen Schaltkreisschichten auf der ersten Oberfläche zum Festlegen von Bereichen für die Kontaktlöcher eine reaktive Ionenätztechnik umfasst.
  16. Das Verfahren nach einem der Ansprüche 14–15, weiter umfassend: – nach dem Entfernen von Teilen der elektronischen Schaltkreisschichten auf der ersten Oberfläche zum Festlegen von Bereichen für die sich teilweise durch den Halbleiter-Wafer erstreckenden Kontaktlöcher, und vor dem Ätzen der Kontaktlöcher ausgehend von der ersten Oberfläche des Halbleiter-Wafers: – Ausbilden einer Passivierungsschicht über den elektronischen Schaltkreisschichten und freigelegten Bereichen des darunterliegenden Halbleiter-Materials mittels eines Niedrigtemperatur-Passivierungsverfahrens; und – Entfernen von Teilen der Passivierungsschicht in den Bereichen, in denen die Kontaktlöcher geätzt werden.
  17. Verfahren nach Anspruch 16, wobei die Passivierungsschicht mittels eines plasmaverstärkten chemischen Dampfabscheidungsverfahrens ausgebildet wird.
  18. Verfahren nach einem der Ansprüche 16–17, weiter umfassend nach dem Ätzen der Kontaktlöcher: – Entfernen der Passivierungsschicht; – Ausbilden einer anderen Passivierungsschicht über den elektronischen Schaltkreisschichten mittels eines Niedrigtemperatur-Passivierungsverfahrens; und – anschließendes Vorsehen der Metallisierung auf der ersten Oberfläche des Halbleiter-Wafers und den Oberflächen in den Kontaktlöchern, und Strukturieren der Metallisierung auf der ersten Oberfläche.
  19. Verfahren nach einem der Ansprüche 14–18, umfassend das Verwenden von TMAH zum Ätzen der Kontaktlöcher.
  20. Das Verfahren nach einem der Ansprüche 14–19, weiter umfassend das Anbringen eines optischen Reflektors auf der Seite des Halbleiter-Wafers mit der zweiten Oberfläche, wobei der Reflektor so angeordnet ist, dass er Licht vom optoelektronischen Bauelement aus der Baugruppe hinauslenkt.
  21. Verfahren nach einem der Ansprüche 14–20, weiter umfassend das Anbringen einer geformten Linse auf der Seite des Halbleiter-Wafers mit der zweiten Oberfläche, wobei die geformte Linse derart angeordnet ist, dass die Lichtabgabe des optoelektronischen Bauelements aus der Baugruppe heraus verbessert ist.
  22. Verfahren nach einem der Ansprüche 14–21, weiter umfassend das Ausbilden einer Drahtverbindung vom optoelektronischen Bauelement zu wenigstens einer der weiteren Anoden- oder Kathoden-Kontaktflächen.
  23. Verfahren nach einem der Ansprüche 14–22, weiter umfassend das Schneiden des Wafers zur Bildung einzelner Baugruppen, von denen jede ein optoelektronisches Bauelement aufnimmt.
  24. Verfahren nach einem der Ansprüche 14–23, weiter umfassend das Verbinden des Träger-Wafers mit dem Halbleiter-Wafer vor dem dünner Machen des Halbleiter-Wafers.
  25. Verfahren nach Anspruch 24, wobei das dünner Machen des Halbleiter-Wafers umfasst: – mechanisches Schleifen der zweiten Oberfläche des Halbleiter-Wafers; und – Ätzen des Halbleiter-Wafers.
  26. Verfahren nach Anspruch 25, wobei das Ätzen des Halbleiter-Wafers reaktives Ionenätzen beinhaltet.
  27. Verfahren nach Anspruch 24, weiter umfassend die Entfernung des Träger-Wafers nach dem dünner Machen.
  28. Verfahren nach einem der Ansprüche 14–19, weiter umfassend das Vorsehen von Metall auf der Seite des Halbleiter-Wafers mit der ersten Oberfläche zur Ausbildung eines Lötdammes.
  29. Verfahren nach einem der Ansprüche 14–19, weiter umfassend: – Passivierung der zweiten Oberfläche nach dem dünner Machen des Halbleiter-Wafers; und – Öffnen der Passivierung in dem die Metallisierung umgebenden Bereich vor dem Aufbringen der Metallisierung auf der zweiten Oberfläche des Halbleiter-Wafers.
  30. Optoelektronische Baugruppe, umfassend: – einen Halbleiter-Wafer mit einer ersten und einer zweiten Oberfläche auf gegenüberliegenden Seiten des Wafers, wobei die Höhe des Halbleiter-Wafers 100 μm bis 400 μm beträgt; – sich teilweise durch den Halbleiter-Wafer von der ersten zur zweiten Oberfläche erstreckende Kontaktlöcher mit einer Metallisierung auf inneren Oberflächen der Kontaktlöcher; – eine thermische Kontaktfläche auf der ersten Oberfläche zum Transport von Wärme weg vorn optoelektronischen Bauelement; – Anoden- und Kathoden-Kontaktflächen auf der ersten Oberfläche des Wafers, die elektrisch mit der Metallisierung in den Kotaktlöchern verbunden sind; eine Chipbefestigungsfläche auf der zweiten Oberfläche, auf der ein optoelektronisches Bauelement montiert ist; – ein auf der Chipbefestigungsfläche montiertes optoelektronisches Bauelement; – Anoden- und Kathoden-Kontaktflächen auf der zweiten Oberfläche des Wafers, die elektrisch über die Metallisierung in den Kontaktlöchern mit dem optoelektronischen Bauelement verbunden sind; und – ein auf der zweiten Oberfläche des Wafers montiertes optisches Bauelement, das derart angeordnet ist, dass es Licht aus der optoelektronischen Baugruppe herauslenkt.
  31. Optoelektronische Baugruppe nach Anspruch 30, weiter umfassend elektronische Schaltkreise auf der ersten Oberfläche des Wafers, die elektrisch mit dem optoelektronischen Bauelement verbunden sind.
  32. Optoelektronische Baugruppe nach einem der Ansprüche 30–31, wobei die optische Komponente wenigstens ein optischer Reflektor oder eine geformte Linse ist.
  33. Optoelektronische Baugruppe nach einem der Ansprüche 30–32, weiter umfassend eine Schutzhülle über dem optoelektronischen Bauelement, wobei die Schutzhülle transparent ist für die vom optoelektronischen Bauelement emittierte oder empfangene Lichtwellenlänge.
  34. Optoelektronische Baugruppe nach einem der Ansprüche 30–33, wobei der Halbleiter-Wafer mittels mechanischem Schleifen einer Oberfläche dünner gemacht wurde, und der Halbleiter-Wafer geätzt ist.
DE112009001543.3T 2008-06-27 2009-06-22 Herstellung kompakter optoelektronischer Baugruppen Expired - Fee Related DE112009001543B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US7626308P 2008-06-27 2008-06-27
US61/076,263 2008-06-27
US12/236,182 2008-09-23
US12/236,182 US7851818B2 (en) 2008-06-27 2008-09-23 Fabrication of compact opto-electronic component packages
PCT/EP2009/057711 WO2009156354A1 (en) 2008-06-27 2009-06-22 Fabrication of compact opto-electronic component packages

Publications (2)

Publication Number Publication Date
DE112009001543T5 true DE112009001543T5 (de) 2011-05-12
DE112009001543B4 DE112009001543B4 (de) 2021-02-11

Family

ID=41213331

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009001543.3T Expired - Fee Related DE112009001543B4 (de) 2008-06-27 2009-06-22 Herstellung kompakter optoelektronischer Baugruppen

Country Status (6)

Country Link
US (2) US7851818B2 (de)
JP (1) JP2011525715A (de)
CN (1) CN102388469B (de)
DE (1) DE112009001543B4 (de)
TW (1) TWI473293B (de)
WO (1) WO2009156354A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838878B2 (en) * 2009-03-24 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-based sub-mounts for optoelectronic devices with conductive paths to facilitate testing and binning
CN103915381B (zh) * 2010-03-18 2017-12-19 亿光电子工业股份有限公司 具有荧光粉层的发光二极管晶片的制作方法
US8340941B2 (en) * 2010-06-04 2012-12-25 Tyco Electronics Corporation Temperature measurement system for a light emitting diode (LED) assembly
US20120098006A1 (en) * 2010-10-22 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Light emitting diode package with photoresist reflector and method of manufacturing
US8486724B2 (en) * 2010-10-22 2013-07-16 Tsmc Solid State Lighting Ltd. Wafer level reflector for LED packaging
EP2656700B8 (de) 2010-12-22 2022-03-02 Linxens Holding Schaltung für ein lichtemittierendes bauelement und herstellungsverfahren dafür
US8564012B2 (en) 2012-02-10 2013-10-22 Intersil Americas LLC Optoelectronic apparatuses and methods for manufacturing optoelectronic apparatuses
US8796052B2 (en) 2012-02-24 2014-08-05 Intersil Americas LLC Optoelectronic apparatuses with post-molded reflector cups and methods for manufacturing the same
US9142693B2 (en) * 2012-04-12 2015-09-22 Sae Magnetics (H.K.) Ltd. Optoelectronic package and method for making same
FR3003403B1 (fr) 2013-03-14 2016-11-04 Commissariat Energie Atomique Procede de formation de diodes electroluminescentes
US9450163B1 (en) * 2015-05-26 2016-09-20 Cree, Inc. Surface mount device with stress mitigation measures
TWI636602B (zh) * 2017-03-21 2018-09-21 機光科技股份有限公司 有機光電元件結構與製程方法
TWI813314B (zh) * 2017-06-30 2023-08-21 日商日亞化學工業股份有限公司 發光裝置
CN111295759A (zh) * 2018-09-21 2020-06-16 中芯集成电路（宁波）有限公司上海分公司 图像传感器模组及其形成方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633120B2 (en) * 1998-11-19 2003-10-14 Unisplay S.A. LED lamps
JP3405402B2 (ja) * 1999-06-23 2003-05-12 日本電気株式会社 並列伝送型光モジュールおよびその製造方法
WO2002058233A1 (en) 2001-01-18 2002-07-25 Infineon Technologies Ag Filter devices and method for fabricating filter devices
US6753199B2 (en) 2001-06-29 2004-06-22 Xanoptix, Inc. Topside active optical device apparatus and method
JP4045767B2 (ja) * 2001-09-28 2008-02-13 日亜化学工業株式会社 半導体発光装置
US6531328B1 (en) 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
DE10206919A1 (de) 2002-02-19 2003-08-28 Infineon Technologies Ag Verfahren zur Erzeugung einer Abdeckung, Verfahren zum Herstellen eines gehäusten Bauelements
US7244965B2 (en) * 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
US7880305B2 (en) 2002-11-07 2011-02-01 International Business Machines Corporation Technology for fabrication of packaging interface substrate wafers with fully metallized vias through the substrate wafer
US20050269688A1 (en) 2004-06-03 2005-12-08 Lior Shiv Microelectromechanical systems (MEMS) devices integrated in a hermetically sealed package
JP4239902B2 (ja) * 2004-06-07 2009-03-18 セイコーエプソン株式会社 インクジェットヘッド及びインクジェットプリンタ
JP2006003818A (ja) * 2004-06-21 2006-01-05 Mitsubishi Electric Corp 半導体集積回路チップ及びその製造方法
CN1977394A (zh) * 2004-06-29 2007-06-06 皇家飞利浦电子股份有限公司 发光二极管模块
US7553695B2 (en) 2005-03-17 2009-06-30 Hymite A/S Method of fabricating a package for a micro component
JP4828248B2 (ja) * 2006-02-16 2011-11-30 新光電気工業株式会社 発光装置及びその製造方法
EP1848042A1 (de) 2006-04-21 2007-10-24 LEXEDIS Lighting GmbH LED-Gehäuse mit Montagebasis
US7808013B2 (en) * 2006-10-31 2010-10-05 Cree, Inc. Integrated heat spreaders for light emitting devices (LEDs) and related assemblies
WO2008087578A2 (en) 2007-01-17 2008-07-24 Nxp B.V. A system-in-package with through substrate via holes
JP2008254670A (ja) 2007-04-06 2008-10-23 Yokohama Rubber Co Ltd:The 空気入りタイヤ
US20090181500A1 (en) * 2008-01-15 2009-07-16 Jochen Kuhmann Fabrication of Compact Semiconductor Packages

Also Published As

Publication number Publication date
TWI473293B (zh) 2015-02-11
WO2009156354A1 (en) 2009-12-30
TW201017931A (en) 2010-05-01
JP2011525715A (ja) 2011-09-22
CN102388469B (zh) 2015-06-03
DE112009001543B4 (de) 2021-02-11
US20110045618A1 (en) 2011-02-24
CN102388469A (zh) 2012-03-21
US7851818B2 (en) 2010-12-14
US20090321760A1 (en) 2009-12-31
US8852969B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
DE112009001543B4 (de) Herstellung kompakter optoelektronischer Baugruppen
EP1914814B1 (de) Beleuchtungseinrichtung mit optoelektronischem Bauelement mit drahtloser Kontaktierung
DE102008021402B4 (de) Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
EP1761959B1 (de) Leuchtdiodenanordnung
DE102012209325B4 (de) Optoelektronisches Modul
EP2281316B1 (de) Optoelektronisches halbleiterbauteil
EP2483937B1 (de) Optoelektronisches bauelement
DE202006021128U1 (de) Subträger zur Montage einer lichtemittierenden Vorrichtung und Paket für die lichtemittierende Vorrichtung
EP2901479B1 (de) Optoelektronisches bauelement
DE102005007601A1 (de) Optoelektronisches Bauelement, Vorrichtung mit einer Mehrzahl optoelektronischer Bauelemente und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102017210114A1 (de) Vertikale lichtemittierende diode mit einer elektrodenkonfiguration und lichtemittierendes dioden-package umfassend dieselbe
DE102012207519A1 (de) Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
DE102013103226A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014100773A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013103760A1 (de) Optoelektronisches Bauelement
DE102008045925A1 (de) Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102008049069B4 (de) Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
WO2009079982A2 (de) Verfahren zur herstellung von halbleiterchips und halbleiterchip
DE102021133724A1 (de) Lichtemittierendes modul und verfahren zum herstellen eines lichtemittierenden moduls
DE102008006757A1 (de) Oberflächenmontierbares Bauelement
WO2009103285A1 (de) Optoelektronisches bauteil
DE102015112280A1 (de) Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
WO2015039808A1 (de) Optoelektronisches, licht-emittierendes bauteil und leiterrahmenverbund
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
WO2012013435A1 (de) Licht emittierendes halbleiterbauelement und verfahren zur herstellung eines licht emittierenden halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
OP8 Request for examination as to paragraph 44 patent law
R081 Change of applicant/patentee

Owner name: EPISTAR CORPORATION, TW

Free format text: FORMER OWNER: TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD., TAIWAN, TW

R082 Change of representative

Representative=s name: TER MEER STEINMEISTER & PARTNER PATENTANWAELTE, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee