DE112009000431B4

DE112009000431B4 - Prozessorbasiertes system, nichtflüchtiger cachespeicher und verfahren zum nutzen eines nichtflüchtigen cachespeichers

Info

Publication number: DE112009000431B4
Application number: DE112009000431.8T
Authority: DE
Inventors: R. Scott Tetrick; Dale Juenemann; Robert Brennan
Original assignee: Intel Corp
Current assignee: SK Hynix NAND Product Solutions Corp
Priority date: 2008-06-30
Filing date: 2009-06-24
Publication date: 2023-03-23
Anticipated expiration: 2029-06-25
Also published as: US20090327584A1; CN101981555A; WO2010002647A3; GB201015977D0; GB2473348A; DE112009000431T5; WO2010002647A2; CN101981555B; GB2473348B; US20120203960A1; GB201208252D0; US8386701B2; US8166229B2

Abstract

Prozessorbasiertes System, das Folgendes umfasst:einen Prozessor;einen Systemspeicher, der mit dem Prozessor gekoppelt ist;ein Massenspeichergerät;einen aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher, der zwischen dem Systemspeicher und dem Massenspeichergerät angeordnet ist; undCode, der in dem prozessorbasierten System gespeichert ist, um das prozessorbasierte System zu veranlassen, den aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher zu nutzen, wobei der aus mehreren Ebenen bestehende nicht-flüchtige Cachespeicher Folgendes enthält:einen nicht-flüchtigen Cachespeicher der ersten Ebene, wobei der nicht-flüchtige Cachespeicher der ersten Ebene einen ersten Satz Funktionscharakteristiken aufweist; undeinen nicht-flüchtigen Cachespeicher der zweiten Ebene, wobei der nicht-flüchtige Cachespeicher der zweiten Ebene einen zweiten Satz Funktionscharakteristiken aufweist, wobei sich der zweite Satz Funktionscharakteristiken von dem ersten Satz Funktionscharakteristiken unterscheidet,wobei der Code dafür konfiguriert ist, das prozessorbasierte System zu veranlassen, den nicht-flüchtigen Cachespeicher der ersten Ebene gemäß dem ersten bzw. dem zweiten Satz Funktionscharakteristiken in einer anderen Weise zu nutzen als den nicht-flüchtigen Cachespeicher der zweiten Ebene,wobei der Code dafür konfiguriert ist, das prozessorbasierte System zu veranlassen, eine erste Cache-Insertionsvorschrift für den nicht-flüchtigen Cachespeicher der ersten Ebene und eine zweite Cache-Insertionsvorschrift für den nicht-flüchtigen Cachespeicher der zweiten Ebene zu implementieren, wobei sich die erste Cache-Insertionsvorschrift von der zweiten Cache-Insertionsvorschrift unterscheidet,und wobei der Code des Weiteren dafür konfiguriert ist, das prozessorbasierte System zu veranlassen, eine Anforderung für einen Massenspeicherzugriff zu empfangen, wobei die Anforderung verlangt, dass auf Informationen in dem Massenspeichergerät zugegriffen wird, und die Informationen gemäß der ersten bzw. der zweiten Cache-Insertionsvorschrift in dem nicht-flüchtigen Cachespeicher der ersten Ebene oder dem nicht-flüchtigen Cachespeicher der zweiten Ebene cachezuspeichern.

Description

Die Erfindung betrifft die Cache-Nutzung. Genauer gesagt, betrifft die Erfindung ein prozessorbasiertes System, einen nicht-flüchtigen Cachespeicher und ein Verfahren zur Nutzung eines nicht-flüchtigen Cachespeichers in einem elektronischen System, wie zum Beispiel einem prozessorbasierten System, wobei der nicht-flüchtige Cachespeicher aus mehreren Ebenen besteht.
ALLGEMEINER STAND DER TECHNIK
Viele elektronische Systeme profitieren von der Verwendung von Cachespeicher. In einigen elektronischen Systemen kann eine Treibersoftware für die Nutzung von Cachespeichern eingesetzt werden.
Ein unter ftp://download.intel.com/design/flash/ NAND/turbomemory/whitepaper.pdf veröffentlichtes Weißbuch beschreibt, dass das Intel Turbo Memory aus einem Intel Turbo Memory Controller ASIC (Application Specific Integrated Circuit)-Chip und zwei nicht-flüchtigen Intel NAND-Flashspeicherkomponenten besteht, die eine schnellere Rückkehr zur Produktivität nach einem Ruhezustand ermöglichen, wodurch zusätzlich Strom gespart wird, indem die Festplattenzugriffe begrenzt werden und die Reaktionsgeschwindigkeit der Anwendung erhöht wird, was vom Nutzer als positiver technischer Fortschritt wahrgenommen wird.
Die EP 0 702 305 A1 offenbart eine Plattenspeichervorrichtung, welche ein Plattenspeicherlaufwerk, einen nicht-flüchtigen Speicher und eine Steuerung umfasst. Der nicht-flüchtige Speicher speichert diejenigen Daten, die in dem Plattenspeicherlaufwerk enthalten sind, und stellt deren Inhalte bereit, wenn die Plattenspeichervorrichtung ausgeschaltet ist. Anstelle der Daten im Plattenspeicherlaufwerk überträgt die Steuerung die Daten im nicht-flüchtigen Speicher an einen Host-Computer, wenn das Plattenspeicherlaufwerk kurz nach dem Einschalten der Plattenspeichervorrichtung nicht zur Datenwiedergabe bereit ist. Basierend auf Statistiken wählt die Steuerung Daten aus, auf die häufig kurz nach dem Einschalten zugegriffen wird, und speichert diese Daten im nicht-flüchtigen Speicher.
Die US 2008 / 0 140 921 A1 offenbart ein Festplattenlaufwerksystem mit einer Festplattenanordnung, die ein magnetisches Medium umfasst, das Daten speichert. Ein Spindelmotor dreht das magnetische Medium. Ein Lese- und Schreibelement schreibt die Daten auf das magnetische Medium und liest die Daten von diesem. Ein auf der Festplattenanordnung angeordneter erster Steckverbinder nimmt ein entfernbares nicht-flüchtiges Halbleiterspeichermodul auf. Teile der Daten des magnetischen Mediums werden selektiv in dem nicht-flüchtigen Halbleiterspeichermodul zwischengespeichert.
Aus dem PC-Hardwarebuch von Hans-Peter Messmer, 5. Auflage 1997, Addison-Wesley, Seite 214, ist ein Cache bekannt, der auf dem Prozessorchip selbst integriert ist (On-Chip-Cache). Des Weiteren ist ein externer Cache angeschlossen (Second Level Cache). Die beiden Cache-Speicher werden bei CPU-Zugriffen verwendet: findet der CPU die Daten nicht im internen Speicher, so sucht er als zweite Stufe im externen Cache-Speicher.
ZUSAMMENFASSUNG DER ERFINDUNG
Demgegenüber hat die vorliegende Erfindung zur Aufgabe, Zugriffe auf einen Massenspeicher effizienter durchführen zu können.
Diese Aufgabe wird durch ein prozessorbasiertes System mit den Merkmalen des Anspruchs 1, einen nicht-flüchtigen Cachespeicher mit den Merkmalen des Anspruchs 6 und ein Verfahren zum Nutzen eines nicht-flüchtigen Cachespeichers mit den Merkmalen des Anspruchs 11 gelöst.
Figurenliste
Es werden verschiedene Merkmale der Erfindung aus der folgenden Beschreibung bevorzugter Ausführungsformen ersichtlich, die in den begleitenden Zeichnungen veranschaulicht sind, in denen durchweg gleiche Bezugszahlen allgemein dieselben Teile bezeichnen. Die Zeichnungen sind nicht unbedingt maßstabsgetreu. Stattdessen liegt der Schwerpunkt auf der Veranschaulichung der Prinzipien der Erfindung.

1 ist ein Blockschaubild eines elektronischen Systems gemäß einigen Ausführungsformen der Erfindung.
2 ist ein Blockschaubild eines prozessorbasierten Systems gemäß einigen Ausführungsformen der Erfindung.
3 ist ein Blockschaubild eines weiteren prozessorbasierten Systems gemäß einigen Ausführungsformen der Erfindung.
4 ist ein Flussdiagramm gemäß einigen Ausführungsformen der Erfindung.
5 ist ein weiteres Flussdiagramm gemäß einigen Ausführungsformen der Erfindung.
6 ist ein weiteres Flussdiagramm gemäß einigen Ausführungsformen der Erfindung.

BESCHREIBUNG VON BEVORZUGTEN AUSFÜHRUNGSBEISPIELEN
In der folgenden Beschreibung werden, zum Zweck der Erläuterung und nicht der Einschränkung, konkrete Details dargelegt, wie zum Beispiel konkrete Strukturen, Architekturen, Schnittstellen, Techniken usw., um ein gründliches Verständnis der verschiedenen Aspekte der Erfindung zu ermöglichen. Jedoch ist dem Fachmann, der in den Genuss der vorliegenden Offenbarung kommt, klar, dass die verschiedenen Aspekte der Erfindung auch in anderen Beispielen praktiziert werden können, die von diesen konkreten Details abweichen. In bestimmten Fällen wird auf die Beschreibung bestens bekannter Bauelemente, Schaltkreise und Verfahren verzichtet, um die Beschreibung der vorliegenden Erfindung nicht durch unnötige Details in den Hintergrund treten zu lassen.
Wie in 1 gezeigt, kann ein nicht-flüchtiger Cachespeicher 10 einen aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher 11, der zwischen einem Systemspeicher 12 und einem Massenspeichergerät 13 eines elektronischen Systems angeordnet ist, und einen Controller 14 enthalten, der mit dem aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher 11 gekoppelt ist, wobei der Controller 14 dafür konfiguriert sein kann, die Nutzung des aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeichers 11 zu steuern. Zum Beispiel kann der aus mehreren Ebenen bestehende nicht-flüchtige Cachespeicher 11 einen nicht-flüchtigen Cachespeicher der ersten Ebene 15 enthalten, wobei der nicht-flüchtige Cachespeicher der ersten Ebene 15 einen ersten Satz Funktionscharakteristiken aufweist, und einen nicht-flüchtigen Cachespeicher der zweiten Ebene 16 enthalten, wobei der nicht-flüchtige Cachespeicher der zweiten Ebene 16 einen zweiten Satz Funktionscharakteristiken aufweist, wobei sich der zweite Satz Funktionscharakteristiken von dem ersten Satz Funktionscharakteristiken unterscheidet. Zum Beispiel kann der Controller dafür konfiguriert sein, den nicht-flüchtigen Cachespeicher der ersten Ebene 15 gemäß dem ersten bzw. dem zweiten Satz Funktionscharakteristiken in einer anderen Weise zu nutzen als den nicht-flüchtigen Cachespeicher der zweiten Ebene 16.
In einigen Ausführungsformen des Cachespeichers 10 kann zum Beispiel der nicht-flüchtige Cachespeicher der ersten Ebene 15 einen Cachespeicher enthalten, der im Vergleich zu dem nicht-flüchtigen Cachespeicher der zweiten Ebene 16 relativ schneller ist. In einigen Ausführungsformen des Cachespeichers 10 kann zum Beispiel der nicht-flüchtige Cachespeicher der zweiten Ebene 16 einen Cachespeicher enthalten, der im Vergleich zu dem nicht-flüchtigen Cachespeicher der ersten Ebene 15 eine relativ höhere Speicherdichte besitzt. Zum Beispiel kann der nicht-flüchtige Cachespeicher der ersten Ebene 15 einen Single Level Cell (SLC)-NAND-Flashspeicher enthalten, und der nicht-flüchtige Cachespeicher der zweiten Ebene 16 kann einen Multi Level Cell (MLC)-NAND-Flashspeicher enthalten.
Zum Beispiel kann in einigen Ausführungsformen des Cachespeichers 10 der Controller 14 dafür konfiguriert sein, eine erste Cache-Insertionsvorschrift für den nicht-flüchtigen Cachespeicher der ersten Ebene 15 und eine zweite Cache-Insertionsvorschrift für den nicht-flüchtigen Cachespeicher der zweiten Ebene 16 zu implementieren, wobei sich die erste Cache-Insertionsvorschrift von der zweiten Cache-Insertionsvorschrift unterscheidet. Zum Beispiel kann der Controller 14 des Weiteren dafür konfiguriert sein, eine Anforderung für einen Massenspeicherzugriff zu erhalten, wobei die Anforderung verlangt, dass auf Informationen in dem Massenspeichergerät 13 zugegriffen wird, und die Informationen gemäß der ersten bzw. der zweiten Cache-Insertionsvorschrift in dem nicht-flüchtigen Cachespeicher der ersten Ebene 15 oder in dem nicht-flüchtigen Cachespeicher der zweiten Ebene 16 cachezuspeichern. Der Massenspeicherzugriff kann entweder einem Lesezugriff oder einem Schreibzugriff entsprechen. Zum Beispiel kann der Controller 14 ein integrierter Teil eines nicht-flüchtigen Cachespeicherbausteins sein oder kann an einer anderen Stelle in dem elektronischen System angeordnet und über einen Bus oder eine andere elektronische Verbindung mit dem aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher 11 gekoppelt sein.
Wie in 2 gezeigt, kann ein prozessorbasiertes System 20 Folgendes enthalten: einen Prozessor 21, einen Systemspeicher 22, der mit dem Prozessor 21 gekoppelt ist, ein Massenspeichergerät 23, und einen aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher (Non-volatile Memory - NVM) 24, der zwischen dem Systemspeicher 22 und dem Massenspeichergerät 23 angeordnet ist. Zum Beispiel kann der Prozessor 21 eine zentrale Verarbeitungseinheit (Central Processing Unit - CPU) sein. Zum Beispiel kann der Systemspeicher 22 ein dynamischer Direktzugriffsspeicher (Dynamic Random Access Memory - DRAM) sein. Zum Beispiel kann der Systemspeicher 22 über einen Speicher-Controller-Hub (Memory Controller Hub - MCH) 25 mit dem Prozessor 21 gekoppelt sein. Zum Beispiel kann das Massenspeichergerät 23 ein rotierendes Speichermedium sein, wie zum Beispiel eine Festplatte oder ein Optical-Disk-Laufwerk. Zum Beispiel kann das Massenspeichergerät 23 ein nicht-rotierendes Speichermedium sein, wie zum Beispiel ein Festkörperlaufwerk. Zum Beispiel können sowohl der Cache 24 als auch das Massenspeichergerät 23 über einen Eingabe/Ausgabe-Controller-Hub (Input/output Controller Hub - ICH) 26 mit dem MCH gekoppelt sein.
Das prozessorbasierte System 20 kann des Weiteren Code enthalten, der in dem prozessorbasierten System 20 gespeichert ist, um das prozessorbasierte System zu veranlassen, den aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher 24 zu nutzen. Zum Beispiel kann der Code in dem Massenspeichergerät 23, dem Systemspeicher 22 oder einem anderen Speicher oder Speichergerät, der bzw. das mit dem prozessorbasierten System 20 gekoppelt ist, gespeichert sein. Zum Beispiel kann der Code als Teil eines Grundlegenden Eingabe/Ausgabe-Systems (Basic Input/Output System - BIOS) 27 gespeichert sein, das mit dem ICH 26 gekoppelt ist.
In einigen Ausführungsformen des prozessorbasierten Systems 20 kann der aus mehreren Ebenen bestehende nicht-flüchtige Cachespeicher 24 einen nicht-flüchtigen Cachespeicher der ersten Ebene 28 enthalten, wobei der nicht-flüchtige Cachespeicher der ersten Ebene 28 einen ersten Satz Funktionscharakteristiken aufweist, und einen nicht-flüchtigen Cachespeicher der zweiten Ebene 29 enthalten, wobei der nicht-flüchtige Cachespeicher der zweiten Ebene 29 einen zweiten Satz Funktionscharakteristiken aufweist, wobei sich der zweite Satz Funktionscharakteristiken von dem ersten Satz Funktionscharakteristiken unterscheidet. Zum Beispiel kann der Code dafür konfiguriert sein, das prozessorbasierte System zu veranlassen, den nicht-flüchtigen Cachespeicher der ersten Ebene 28 gemäß dem ersten bzw. dem zweiten Satz Funktionscharakteristiken in einer anderen Weise zu nutzen als den nicht-flüchtigen Cachespeicher der zweiten Ebene 29.
Zum Beispiel kann in einigen Ausführungsformen des prozessorbasierten Systems 20 der nicht-flüchtige Cachespeicher der ersten Ebene 28 einen Cachespeicher enthalten, der im Vergleich zu dem nicht-flüchtigen Cachespeicher der zweiten Ebene 29 relativ schneller ist. Zum Beispiel kann der nicht-flüchtige Cachespeicher der zweiten Ebene 29 einen Cachespeicher enthalten, der im Vergleich zu dem nicht-flüchtigen Cachespeicher der ersten Ebene 28 eine relativ höhere Speicherdichte besitzt. Zum Beispiel kann der nicht-flüchtige Cachespeicher der ersten Ebene 28 einen SLC-NAND-Flashspeicher enthalten, und der nicht-flüchtige Cachespeicher der zweiten Ebene 29 kann einen MLC-NAND-Flashspeicher enthalten.
Zum Beispiel kann in einigen Ausführungsformen des prozessorbasierten Systems 20 der Code dafür konfiguriert sein, das prozessorbasierte System zu veranlassen, eine erste Cache-Insertionsvorschrift für den nicht-flüchtigen Cachespeicher der ersten Ebene 28 und eine zweite Cache-Insertionsvorschrift für den nicht-flüchtigen Cachespeicher der zweiten Ebene 29 zu implementieren, wobei sich die erste Cache-Insertionsvorschrift von der zweiten Cache-Insertionsvorschrift unterscheidet. Zum Beispiel kann der Code des Weiteren dafür konfiguriert ist, das prozessorbasierte System zu veranlassen, eine Anforderung für einen Massenspeicherzugriff zu empfangen, wobei die Anforderung verlangt, dass auf Informationen in dem Massenspeichergerät zugegriffen wird, und die Informationen gemäß der ersten bzw. der zweiten Cache-Insertionsvorschrift in dem nicht-flüchtigen Cachespeicher der ersten Ebene oder dem nicht-flüchtigen Cachespeicher der zweiten Ebene cachezuspeichern. Der Massenspeicherzugriff kann entweder einem Lesezugriff oder einem Schreibzugriff entsprechen.
Zum Beispiel kann in einigen Ausführungsformen des prozessorbasierten Systems 20 der Code vollständig oder zum Teil durch einen Controller 31 implementiert oder ausgeführt werden, der in dem aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher 24 integriert sein kann. Alternativ können, wie in 3 gezeigt, einige Ausführungsformen eines prozessorbasierten Systems 32 einen Controller 33 enthalten, der an einer anderen Stelle in dem prozessorbasierten System 32 angeordnet ist und der über einen Bus oder eine andere elektronische Verbindung mit dem aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher 24 gekoppelt ist. Zum Beispiel kann der Controller 33 in den ICH 26 integriert sein.
Wie in 4 gezeigt, kann das Nutzen eines nicht-flüchtigen Cachespeichers gemäß einigen Ausführungsformen der Erfindung Folgendes enthalten: Anordnen eines aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeichers zwischen einem Systemspeicher und einem Massenspeichergerät eines elektronischen Systems (zum Beispiel Block 41), Bereitstellung eines nicht-flüchtigen Cachespeichers der ersten Ebene in dem aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher, wobei der nicht-flüchtige Cachespeicher der ersten Ebene einen ersten Satz Funktionscharakteristiken aufweist (zum Beispiel Block 42), Bereitstellung eines nicht-flüchtigen Cachespeichers der zweiten Ebene in dem aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher, wobei der nicht-flüchtige Cachespeicher der zweiten Ebene einen zweiten Satz Funktionscharakteristiken aufweist, wobei sich der zweite Satz Funktionscharakteristiken von dem ersten Satz Funktionscharakteristiken unterscheidet (zum Beispiel Block 43), und Nutzen des nicht-flüchtigen Cachespeichers der ersten Ebene in einer anderen Weise als den nicht-flüchtigen Cachespeicher der zweiten Ebene gemäß dem ersten bzw. dem zweiten Satz Funktionscharakteristiken (zum Beispiel Block 44) .
Wie in 5 gezeigt, kann der nicht-flüchtige Cachespeicher der ersten Ebene in einigen Ausführungsformen der Erfindung zum Beispiel einen Cachespeicher enthalten, der im Vergleich zu dem nicht-flüchtigen Cachespeicher der zweiten Ebene relativ schneller ist (zum Beispiel Block 51). Zum Beispiel kann der nicht-flüchtige Cachespeicher der zweiten Ebene einen Cachespeicher enthalten, der im Vergleich zu dem nicht-flüchtigen Cachespeicher der ersten Ebene eine relativ höhere Speicherdichte besitzt (zum Beispiel Block 52). Zum Beispiel kann der nicht-flüchtige Cachespeicher der ersten Ebene einen SLC-NAND-Flashspeicher enthalten, und der nicht-flüchtige Cachespeicher der zweiten Ebene kann einen MLC-NAND-Flashspeicher enthalten (zum Beispiel Block 53).
Wie in 6 gezeigt, können einige Ausführungsformen der Erfindung des Weiteren Folgendes enthalten: Implementieren einer ersten Cache-Insertionsvorschrift für den nicht-flüchtigen Cachespeicher der ersten Ebene (zum Beispiel Block 61), und Implementieren einer zweiten Cache-Insertionsvorschrift für den nicht-flüchtigen Cachespeicher der zweiten Ebene, wobei sich die erste Cache-Insertionsvorschrift von der zweiten Cache-Insertionsvorschrift unterscheidet (zum Beispiel Block 62). Einige Ausführungsformen der Erfindung können des Weiteren Folgendes enthalten: Empfangen einer Anforderung für einen Massenspeicherzugriff, wobei die Anforderung verlangt, auf Informationen in dem Massenspeichergerät zuzugreifen (zum Beispiel Block 63), und Cachespeichern der Informationen in dem nicht-flüchtigen Cachespeicher der ersten Ebene oder dem nicht-flüchtigen Cachespeicher der zweiten Ebene gemäß der ersten bzw. der zweiten Cache-Insertionsvorschrift (zum Beispiel Block 64). Der Massenspeicherzugriff kann entweder einem Lesezugriff oder einem Schreibzugriff entsprechen.
Vorteilhafterweise können einige Ausführungsformen der Erfindung eine aus mehreren Ebenen bestehende, nicht-flüchtige E/A-Cachespeicherungshierarchie in einem System bereitstellen, das Verwaltungsalgorithmen verwenden kann, die auf den speziellen Typ der verwendeten nicht-flüchtigen Speichertechnologie abgestimmt sind. In einigen Ausführungsformen der Erfindung kann ein System in der Lage sein, einen größeren Cache mit mehreren Arten von nicht-flüchtigem Speicher zu nutzen. Zum Beispiel könnte der Cache der ersten Ebene mit relativ schnellem SLC-NAND-Flash- oder einer anderen schnellen, nicht-flüchtigen Speichertechnologie implementiert werden, und der Cache der zweiten Ebene kann mit relativ langsamerem, aber dichterem MLC-NAND-Flash implementiert werden. Vorteilhafterweise kann eine Cache-Hierarchie mit zwei oder mehr Ebenen eine leistungsstärkere, stromsparendere und/oder kosteneffektivere E/A-Cachespeicherungslösung ermöglichen.
Zum Beispiel können einige Ausführungsformen der Erfindung eine aus mehreren Ebenen bestehende E/A-Cachespeicherung auf der Basis nicht-flüchtiger Bauelemente bereitstellen, die mit progressiv zunehmenden Geschwindigkeiten arbeiten sowie Cacheverwaltungsalgorithmen verwenden, die speziell auf die unterschiedlichen Charakteristiken der zugrunde liegenden nicht-flüchtigen Speicherbausteine abgestimmt sind. Zum Beispiel können in einem aus zwei Ebenen bestehenden Cachsesystem Cachespeicherungsalgorithmen unterschiedlich für den Cache der ersten Ebene und den Cache der zweiten Ebene abgestimmt werden. Wenn zum Beispiel der Cache der zweiten Ebene mit einem MLC-NAND-Flashspeicher implementiert werden würde, so haben diese Bausteine einen Satz Funktionscharakteristiken, die sich von den Funktionscharakteristiken eines SLC-NAND-Flashspeichers unterscheiden. Zum Vergleich können beispielsweise MLC-Lesegeschwindigkeiten etwa 75 % der SLC-Lesegeschwindigkeiten betragen, MLC-Schreibgeschwindigkeiten können etwa 25 % der SLC-Schreibgeschwindigkeiten betragen, und die MLC-Schreibabnutzungseigenschaften können etwa zehnmal schlechter sein als die SLC-Schreibabnutzungseigenschaften. Allerdings kann ein MLC-NAND-Flashspeicher bei gleicher Chipfläche etwa die doppelte Speicherkapazität im Vergleich zu einem SLC-NAND-Flashspeicher aufweisen, und darum können MLC ungefähr 30 % - 50 % billiger pro Bit sein als SLC.
Zum Beispiel kann eine Cache-Insertionsvorschrift für den Cache der ersten Ebene kleineren, seltener verwendeten Informationen den Vorzug geben. Jedoch kann eine relativ stärker unterscheidende Cache-Insertionsvorschrift für den Cache der zweiten Ebene bevorzugt sein, um die Anzahl der Schreibvorgänge in das MLC-Cachearray zu minimieren. Zum Beispiel kann eine Cache-Insertionsvorschrift für den Cache der zweiten Ebene eine relativ höhere Häufigkeitsschwelle und/oder eine relativ höhere Mindestgrößenschwelle im Vergleich zur Insertionsvorschrift des Cache der ersten Ebene enthalten, so dass größere, häufiger verwendete Informationen den Vorzug erhalten.

Claims

Prozessorbasiertes System, das Folgendes umfasst: einen Prozessor; einen Systemspeicher, der mit dem Prozessor gekoppelt ist; ein Massenspeichergerät; einen aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher, der zwischen dem Systemspeicher und dem Massenspeichergerät angeordnet ist; und Code, der in dem prozessorbasierten System gespeichert ist, um das prozessorbasierte System zu veranlassen, den aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher zu nutzen, wobei der aus mehreren Ebenen bestehende nicht-flüchtige Cachespeicher Folgendes enthält: einen nicht-flüchtigen Cachespeicher der ersten Ebene, wobei der nicht-flüchtige Cachespeicher der ersten Ebene einen ersten Satz Funktionscharakteristiken aufweist; und einen nicht-flüchtigen Cachespeicher der zweiten Ebene, wobei der nicht-flüchtige Cachespeicher der zweiten Ebene einen zweiten Satz Funktionscharakteristiken aufweist, wobei sich der zweite Satz Funktionscharakteristiken von dem ersten Satz Funktionscharakteristiken unterscheidet, wobei der Code dafür konfiguriert ist, das prozessorbasierte System zu veranlassen, den nicht-flüchtigen Cachespeicher der ersten Ebene gemäß dem ersten bzw. dem zweiten Satz Funktionscharakteristiken in einer anderen Weise zu nutzen als den nicht-flüchtigen Cachespeicher der zweiten Ebene, wobei der Code dafür konfiguriert ist, das prozessorbasierte System zu veranlassen, eine erste Cache-Insertionsvorschrift für den nicht-flüchtigen Cachespeicher der ersten Ebene und eine zweite Cache-Insertionsvorschrift für den nicht-flüchtigen Cachespeicher der zweiten Ebene zu implementieren, wobei sich die erste Cache-Insertionsvorschrift von der zweiten Cache-Insertionsvorschrift unterscheidet, und wobei der Code des Weiteren dafür konfiguriert ist, das prozessorbasierte System zu veranlassen, eine Anforderung für einen Massenspeicherzugriff zu empfangen, wobei die Anforderung verlangt, dass auf Informationen in dem Massenspeichergerät zugegriffen wird, und die Informationen gemäß der ersten bzw. der zweiten Cache-Insertionsvorschrift in dem nicht-flüchtigen Cachespeicher der ersten Ebene oder dem nicht-flüchtigen Cachespeicher der zweiten Ebene cachezuspeichern.
System nach Anspruch 1, wobei die unterschiedlichen ersten und zweiten Sätze Funktionscharakteristiken unterschiedlichen physikalischen Charakteristiken des nicht-flüchtigen Cachespeichers der ersten Ebene und des nicht-flüchtigen Cachespeichers der zweiten Ebene entsprechen.
System nach Anspruch 2, wobei der nicht-flüchtige Cachespeicher der ersten Ebene einen Cachespeicher umfasst, der im Vergleich zu dem nicht-flüchtigen Cachespeicher der zweiten Ebene relativ schneller ist.
System nach Anspruch 3, wobei der nicht-flüchtige Cachespeicher der zweiten Ebene einen Cachespeicher umfasst, der im Vergleich zu dem nicht-flüchtigen Cachespeicher der ersten Ebene eine relativ höhere Speicherdichte besitzt.
System nach Anspruch 4, wobei der nicht-flüchtige Cachespeicher der ersten Ebene Single Level Cell-NAND-Flashspeicher umfasst und der nicht-flüchtige Cachespeicher der zweiten Ebene Multi Level Cell-NAND-Flashspeicher umfasst.
Nicht-flüchtiger Cachespeicher, der Folgendes umfasst: einen aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher, der dafür konfiguriert ist, zwischen einem Systemspeicher und einem Massenspeichergerät eines elektronischen Systems angeordnet zu werden; und einen Controller, der mit dem aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher gekoppelt ist, wobei der Controller dafür konfiguriert ist, die Nutzung des aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeichers zu steuern, wobei der aus mehreren Ebenen bestehende nicht-flüchtige Cachespeicher Folgendes enthält: einen nicht-flüchtigen Cachespeicher der ersten Ebene, wobei der nicht-flüchtige Cachespeicher der ersten Ebene einen ersten Satz Funktionscharakteristiken aufweist; und einen nicht-flüchtigen Cachespeicher der zweiten Ebene, wobei der nicht-flüchtige Cachespeicher der zweiten Ebene einen zweiten Satz Funktionscharakteristiken aufweist, wobei sich der zweite Satz Funktionscharakteristiken von dem ersten Satz Funktionscharakteristiken unterscheidet, wobei der Controller dafür konfiguriert ist, den nicht-flüchtigen Cachespeicher der ersten Ebene gemäß dem ersten bzw. dem zweiten Satz Funktionscharakteristiken in einer anderen Weise zu nutzen als den nicht-flüchtigen Cachespeicher der zweiten Ebene, wobei der Controller dafür konfiguriert ist, eine erste Cache-Insertionsvorschrift für den nicht-flüchtigen Cachespeicher der ersten Ebene und eine zweite Cache-Insertionsvorschrift für den nicht-flüchtigen Cachespeicher der zweiten Ebene zu implementieren, wobei sich die erste Cache-Insertionsvorschrift von der zweiten Cache-Insertionsvorschrift unterscheidet, und wobei der Controller des Weiteren dafür konfiguriert ist, eine Anforderung für einen Massenspeicherzugriff zu empfangen, wobei die Anforderung verlangt, dass auf Informationen in dem Massenspeichergerät zugegriffen wird, und die Informationen gemäß der ersten bzw. der zweiten Cache-Insertionsvorschrift in dem nicht-flüchtigen Cachespeicher der ersten Ebene oder dem nicht-flüchtigen Cachespeicher der zweiten Ebene cachezuspeichern.
Cachespeicher nach Anspruch 6, wobei die unterschiedlichen ersten und zweiten Sätze Funktionscharakteristiken unterschiedlichen physikalischen Charakteristiken des nicht-flüchtigen Cachespeichers der ersten Ebene und des nicht-flüchtigen Cachespeichers der zweiten Ebene entsprechen.
Cachespeicher nach Anspruch 7, wobei der nicht-flüchtige Cachespeicher der ersten Ebene einen Cachespeicher umfasst, der im Vergleich zu dem nicht-flüchtigen Cachespeicher der zweiten Ebene relativ schneller ist.
Cachespeicher nach Anspruch 8, wobei der nicht-flüchtige Cachespeicher der zweiten Ebene einen Cachespeicher umfasst, der im Vergleich zu dem nicht-flüchtigen Cachespeicher der ersten Ebene eine relativ höhere Speicherdichte besitzt.
Cachespeicher nach Anspruch 9, wobei der nicht-flüchtige Cachespeicher der ersten Ebene Single Level Cell-NAND-Flashspeicher umfasst und der nicht-flüchtige Cachespeicher der zweiten Ebene Multi Level Cell-NAND-Flashspeicher umfasst.
Verfahren zum Nutzen eines nicht-flüchtigen Cachespeichers, das Folgendes umfasst: Anordnen eines aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeichers zwischen einem Systemspeicher und einem Massenspeichergerät eines elektronischen Systems; Bereitstellung eines nicht-flüchtigen Cachespeichers der ersten Ebene in dem aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher, wobei der nicht-flüchtige Cachespeicher der ersten Ebene einen ersten Satz Funktionscharakteristiken aufweist; Bereitstellung eines nicht-flüchtigen Cachespeichers der zweiten Ebene in dem aus mehreren Ebenen bestehenden nicht-flüchtigen Cachespeicher, wobei der nicht-flüchtige Cachespeicher der zweiten Ebene einen zweiten Satz Funktionscharakteristiken aufweist, wobei sich der zweite Satz Funktionscharakteristiken von dem ersten Satz Funktionscharakteristiken unterscheidet; Nutzen des nicht-flüchtigen Cachespeichers der ersten Ebene in einer anderen Weise als den nicht-flüchtigen Cachespeicher der zweiten Ebene gemäß dem ersten bzw. dem zweiten Satz Funktionscharakteristiken; Implementieren einer ersten Cache-Insertionsvorschrift für den nicht-flüchtigen Cachespeicher der ersten Ebene; Implementieren einer zweiten Cache-Insertionsvorschrift für den nicht-flüchtigen Cachespeicher der zweiten Ebene, wobei sich die erste Cache-Insertionsvorschrift von der zweiten Cache-Insertionsvorschrift unterscheidet; Empfangen einer Anforderung für einen Massenspeicherzugriff, wobei die Anforderung verlangt, auf Informationen in dem Massenspeichergerät zuzugreifen; und Cachespeichern der Informationen in dem nicht-flüchtigen Cachespeicher der ersten Ebene oder dem nicht-flüchtigen Cachespeicher der zweiten Ebene gemäß der ersten bzw. der zweiten Cache-Insertionsvorschrift.
Verfahren nach Anspruch 11, wobei der nicht-flüchtige Cachespeicher der ersten Ebene einen Cachespeicher umfasst, der im Vergleich zu dem nicht-flüchtigen Cachespeicher der zweiten Ebene relativ schneller ist.
Verfahren nach Anspruch 12, wobei der nicht-flüchtige Cachespeicher der zweiten Ebene einen Cachespeicher umfasst, der im Vergleich zu dem nicht-flüchtigen Cachespeicher der ersten Ebene eine relativ höhere Speicherdichte besitzt.
Verfahren nach Anspruch 13, wobei der nicht-flüchtige Cachespeicher der ersten Ebene Single Level Cell-NAND-Flashspeicher umfasst und der nicht-flüchtige Cachespeicher der zweiten Ebene Multi Level Cell-NAND-Flashspeicher umfasst.