CN101981555A - 用于多级缓存利用的设备和方法 - Google Patents

用于多级缓存利用的设备和方法 Download PDF

Info

Publication number
CN101981555A
CN101981555A CN200980110592.XA CN200980110592A CN101981555A CN 101981555 A CN101981555 A CN 101981555A CN 200980110592 A CN200980110592 A CN 200980110592A CN 101981555 A CN101981555 A CN 101981555A
Authority
CN
China
Prior art keywords
volatile cache
cache storer
buffer memory
volatile
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980110592.XA
Other languages
English (en)
Other versions
CN101981555B (zh
Inventor
R·S·特特里克
D·朱内曼
R·布伦南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101981555A publication Critical patent/CN101981555A/zh
Application granted granted Critical
Publication of CN101981555B publication Critical patent/CN101981555B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

在一些实施例中，非易失性缓存存储器可以包括：多级非易失性缓存存储器，被配置成位于电子系统的系统存储器和大容量储存器装置之间；以及耦合到多级非易失性缓存存储器的控制器，其中控制器被配置成控制对多级非易失性缓存存储器的利用。公开和要求保护其他实施例。

Description

用于多级缓存利用的设备和方法
技术领域
本发明涉及缓存利用。更具体地，本发明的一些实施例涉及用于在诸如基于处理器的系统的电子系统中利用多级非易失性缓存的设备和方法。
背景技术
许多电子系统受益于缓存存储器的使用。在一些电子系统中，可以提供驱动器软件来利用缓存存储器。
在ftp://download.intel.com/design/flash/NAND/turbomemory/whitepaper.pdf公布的白皮书中，白皮书把
Figure BPA00001230979400011
Turbo Memory描述为由Intel Turbo Memory控制器ASIC(特定用途集成电路)芯片和能够在休眠后更快地恢复工作(productivity)的两个Intel NAND闪速非易失性存储器部件组成，从而通过限制硬盘驱动器访问来提供附加的节能并且提高应用响应性以获得更丰富的用户体验。
附图说明
通过如附图中示出的优选实施例的以下描述，本发明的各个特征将显而易见，其中贯穿附图相似的附图标记一般指的是相同的部件。附图不必按比例绘制，相反重点放在示出本发明的原理。
图1是依据本发明一些实施例的电子系统的框图。
图2是依据本发明一些实施例的基于处理器的系统的框图。
图3是依据本发明一些实施例的另一个基于处理器的系统的框图。
图4是依据本发明一些实施例的流程图。
图5是依据本发明一些实施例的另一个流程图。
图6是依据本发明一些实施例的另一个流程图。
具体实施方式
在以下的描述中，为了解释而非限制的目的，阐述了诸如特定结构、架构、接口、技术等等的具体细节以便提供对本发明的各个方面的彻底理解。然而，对于得益于本公开的本领域的技术人员将显而易见的是，可以在偏离这些具体细节的其他示例中实践本发明的各个方面。在某些实例中，省略对熟知的装置、电路和方法的描述以免因不必要的细节而使本发明的描述晦涩难懂。
参考图1，非易失性缓存存储器10可以包括位于电子系统的系统存储器12和大容量储存器装置13之间的多级非易失性缓存存储器11，以及耦合到多级非易失性缓存存储器11的控制器14，其中控制器14可以被配置成控制对多级非易失性缓存存储器11的利用。例如，多级非易失性缓存存储器11可以包括：第一级非易失性缓存存储器15以及第二级非易失性缓存存储器16，该第一级非易失性缓存存储器15具有第一操作特性集，该第二级非易失性缓存存储器16具有第二操作特性集，其中第二操作特性集不同于第一操作特性集。例如，控制器可以被配置成依据相应的第一和第二操作特性集而与第二级非易失性缓存存储器16不同地利用第一级非易失性缓存存储器15。
在缓存存储器10的一些实施例中，例如第一级非易失性缓存存储器15可以包括与第二级非易失性缓存存储器16相比相对更快的缓存存储器。在缓存存储器10的一些实施例中，例如第二级非易失性缓存存储器16可以包括与第一级非易失性缓存存储器15相比相对更高的储存密度缓存存储器。例如，第一级非易失性缓存存储器15可以包括单级单元(SLC)NAND闪速存储器，而第二级非易失性缓存存储器16可以包括多级单元(MLC)NAND闪速存储器。
例如，在缓存存储器10的一些实施例中，控制器14可以被配置成实施针对第一级非易失性缓存存储器15的第一缓存插入策略以及针对第二级非易失性缓存存储器16的第二缓存插入策略，其中第一缓存插入策略不同于第二缓存插入策略。例如，控制器14可以被进一步配置成：接收对大容量储存器访问的请求，该请求请求要在大容量储存器装置13上访问的信息；并且依据相应的第一和第二缓存插入策略把该信息缓存在第一级非易失性缓存存储器15和第二级非易失性缓存存储器16中的一个中。大容量储存器访问可以对应于读访问或写访问。例如，控制器14可以是非易失性缓存存储器装置的集成部分或者可以位于电子系统中的其他地方并且通过总线或其他电子连接而耦合到多级非易失性缓存存储器11。
参考图2，基于处理器的系统20可以包括处理器21、耦合到处理器21的系统存储器22、大容量储存器装置23、以及位于系统存储器22和大容量储存器装置23之间的多级非易失性缓存存储器(NVM)24。例如，处理器21可以是中央处理单元(CPU)。例如，系统存储器22可以是动态随机存取存储器(DRAM)。例如，系统存储器22可以经由存储器控制集线器(MCH)25而耦合到处理器21。例如，大容量储存器装置23可以是旋转介质，诸如硬盘驱动器或光盘驱动器。例如，大容量储存器装置23可以是非旋转介质，诸如固态驱动器。例如，缓存24和大容量储存器装置23两者可以经由输入/输出控制集线器(ICH)26而耦合到MCH。
基于处理器的系统20还可以包括存储在基于处理器的系统20上的用于使基于处理器的系统利用多级非易失性缓存存储器24的代码。例如，该代码可以存储在大容量储存器装置23、系统存储器22或者其它耦合到基于处理器的系统20的存储器或储存器装置上。例如，该代码可以存储为耦合到ICH 26的基本输入/输出系统(BIOS)27的一部分。
在基于处理器的系统20的一些实施例中，多级非易失性缓存存储器24可以包括：第一级非易失性缓存存储器28以及第二级非易失性缓存存储器29，该第一级非易失性缓存存储器28具有第一操作特性集，该第二级非易失性缓存存储器29具有第二操作特性集，其中第二操作特性集不同于第一操作特性集。例如，所述代码可以被配置成使基于处理器的系统依据相应的第一和第二操作特性集而与第二级非易失性缓存存储器29不同地利用第一级非易失性缓存存储器28。
例如，在基于处理器的系统20的一些实施例中，第一级非易失性缓存存储器28可以包括与第二级非易失性缓存存储器29相比相对更快的缓存存储器。例如，第二级非易失性缓存存储器29可以包括与第一级非易失性缓存存储器28相比相对更高的储存密度缓存存储器。例如，第一级非易失性缓存存储器28可以包括SLC NAND闪速存储器，而第二级非易失性缓存存储器29可以包括MLC NAND闪速存储器。
例如，在基于处理器的系统20的一些实施例中，所述代码可以被配置成使基于处理器的系统实施针对第一级非易失性缓存存储器28的第一缓存插入策略以及针对第二级非易失性缓存存储器29的第二缓存插入策略，其中第一缓存插入策略不同于第二缓存插入策略。例如，所述代码可以被进一步配置成使基于处理器的系统：接收对大容量储存器访问的请求，该请求请求要在大容量储存器装置上访问的信息；并且依据相应的第一和第二缓存插入策略把该信息缓存在第一级非易失性缓存存储器和第二级非易失性缓存存储器中的一个中。大容量储存器访问可以对应于读访问或写访问。
例如，在基于处理器的系统20的一些实施例中，全部或部分代码可以由控制器31实施或执行，该控制器31可以与多级非易失性缓存存储器24集成。替换地，参考图3，基于处理器的系统32的一些实施例可以包括控制器33，该控制器33位于基于处理器的系统32中的其他地方并且经由总线或其他电子连接而耦合到多级非易失性缓存存储器24。例如，控制器33可以与ICH 26集成。
参考图4，依据本发明的一些实施例，利用非易失性缓存存储器可以包括：在电子系统的系统存储器和大容量储存器装置之间定位多级非易失性缓存存储器(例如，块41)；在多级非易失性缓存存储器中提供第一级非易失性缓存存储器，该第一级非易失性缓存存储器具有第一操作特性集(例如，块42)；在多级非易失性缓存存储器中提供第二级非易失性缓存存储器，该第二级非易失性缓存存储器具有第二操作特性集，其中第二操作特性集不同于第一操作特性集(例如，块43)；以及依据相应的第一和第二操作特性集而与第二级非易失性缓存存储器不同地利用第一级非易失性缓存存储器(例如，块44)。
参考图5，在本发明的一些实施例中，例如，第一级非易失性缓存存储器可以包括与第二级非易失性缓存存储器相比相对更快的缓存存储器(例如，块51)。例如，第二级非易失性缓存存储器可以包括与第一级非易失性缓存存储器相比相对更高的储存密度缓存存储器(例如，块52)。例如，第一级非易失性缓存存储器可以包括SLC NAND闪速存储器，而第二级非易失性缓存存储器可以包括MLC NAND闪速存储器(例如，块53)。
参考图6，本发明的一些实施例还可以包括：针对第一级非易失性缓存存储器实施第一缓存插入策略(例如，块61)；以及针对第二级非易失性缓存存储器实施第二缓存插入策略，其中第一缓存插入策略不同于第二缓存插入策略(例如，块62)。本发明的一些实施例还可以包括：接收对大容量储存器访问的请求，该请求请求要在大容量储存器装置上访问的信息(例如，块63)；并且依据相应的第一和第二缓存插入策略把该信息缓存在第一级非易失性缓存存储器和第二级非易失性缓存存储器中的一个中(例如，块64)。大容量储存器访问可以对应于读访问或写访问。
有利地，本发明的一些实施例可以在系统中提供多级非易失性I/O缓存层次，该系统可以使用针对所使用的具体非易失性储存技术类型而调整的管理算法。在本发明的一些实施例中，系统可以能够利用具有多种类型的非易失性存储器的更大缓存。例如，第一级缓存可能用相对快速的SLC NAND闪存或其他快速非易失性存储器技术来实施，而第二级缓存可以以相对较慢的但更密集的MLC NAND闪存来实施。有利地，两个或更多层的缓存层次可以允许更高的性能、更低的功率和/或更经济的I/O缓存解决方案。
例如，本发明的一些实施例可以提供基于使用逐渐更快速度以及使用缓存管理算法的非易失性装置的多级I/O缓存，所述缓存管理算法针对底层非易失性存储器装置的不同特性进行具体调整。例如，在两级缓存系统中，缓存算法可以针对第一级和第二级缓存而被不同地调整。例如，如果第二级缓存用MLC NAND闪速存储器来实施，则这些装置具有与SLC NAND闪速存储器的操作特性不同的操作特性集。例如通过比较，MLC读速度可能是SLC读速度的大约75％，MLC写速度可能是SLC写速度的大约25％，并且MLC写耗损特性可能比SLC写耗损特性差大约十倍。然而，对于相同的管芯面积而言，与SLCNAND闪速存储器相比，MLC NAND闪速存储器可以提供大约两倍的储存容量，因此MLC可以比SLC每位便宜大致30％-50％。
例如，用于第一级缓存的缓存插入策略可以优先考虑较小的不大频繁使用的信息。然而，相对更具差别的缓存插入策略可以被优选用于第二级缓存以最小化写到MLC缓存阵列的写数量。例如，用于第二级缓存的缓存插入策略与第一级缓存插入策略相比可以包括相对更高的频率阈值和/或相对更高的最小大小阈值，从而优先考虑较大的更频繁使用的信息。
本领域的技术人员将明白，鉴于本描述的好处，众多各种其他电路以及硬件和/或软件的组合可以被配置成实施依据本文描述的实施例和本发明的其他实施例的各种方法、电路和系统。图1到6的示例是合适实施例的非限制性示例。
本发明的前面和其他方面被单独和组合地获得。本发明不应当被解释为要求这样的方面中的两个或更多，除非特定权利要求明确要求。此外，虽然关于当前被认为是优选示例的内容描述了本发明，但是要理解，本发明不限于所公开的示例，而是相反，旨在覆盖被包含在本发明的精神和范围内的各种修改和等效布置。

Claims (20)

1.一种基于处理器的系统，包括：
处理器；
耦合到该处理器的系统存储器；
大容量储存器装置；
多级非易失性缓存存储器，位于系统存储器和大容量储存器装置之间；以及
代码，被存储在基于处理器的系统上以使基于处理器的系统利用多级非易失性缓存存储器，
其中该多级非易失性缓存存储器包括：
第一级非易失性缓存存储器，该第一级非易失性缓存存储器具有第一操作特性集；以及
第二级非易失性缓存存储器，该第二级非易失性缓存存储器具有第二操作特性集，其中第二操作特性集不同于第一操作特性集，
且其中该代码被配置成使基于处理器的系统依据相应的第一和第二操作特性集而与第二级非易失性缓存存储器不同地利用第一级非易失性缓存存储器。
2.权利要求1的系统，其中不同的第一和第二操作特性集对应于第一级非易失性缓存存储器和第二级非易失性缓存存储器的不同物理特性。
3.权利要求2的系统，其中第一级非易失性缓存存储器包括与第二级非易失性缓存存储器相比相对更快的缓存存储器。
4.权利要求3的系统，其中第二级非易失性缓存存储器包括与第一级非易失性缓存存储器相比相对更高的储存密度缓存存储器。
5.权利要求4的系统，其中第一级非易失性缓存存储器包括单级单元NAND闪速存储器，而第二级非易失性缓存存储器包括多级单元NAND闪速存储器。
6.权利要求1的系统，其中所述代码被配置成使基于处理器的系统实施针对第一级非易失性缓存存储器的第一缓存插入策略以及针对第二级非易失性缓存存储器的第二缓存插入策略，其中第一缓存插入策略不同于第二缓存插入策略。
7.权利要求6的系统，其中所述代码被进一步配置成使基于处理器的系统：接收对大容量储存器访问的请求，该请求请求要在大容量储存器装置上访问的信息；并且依据相应的第一和第二缓存插入策略把信息缓存在第一级非易失性缓存存储器和第二级非易失性缓存存储器中的一个中。
8.一种非易失性缓存存储器，包括：
多级非易失性缓存存储器，被配置成位于电子系统的系统存储器和大容量储存器装置之间；以及
耦合到多级非易失性缓存存储器的控制器，其中该控制器被配置成控制多级非易失性缓存存储器的利用，
其中多级非易失性缓存存储器包括：
第一级非易失性缓存存储器，该第一级非易失性缓存存储器具有第一操作特性集；以及
第二级非易失性缓存存储器，该第二级非易失性缓存存储器具有第二操作特性集，其中第二操作特性集不同于第一操作特性集，
且其中该控制器被配置成依据相应的第一和第二操作特性集而与第二级非易失性缓存存储器不同地利用第一级非易失性缓存存储器。
9.权利要求8的缓存存储器，其中不同的第一和第二操作特性集对应于第一级非易失性缓存存储器和第二级非易失性缓存存储器的不同物理特性。
10.权利要求9的缓存存储器，其中第一级非易失性缓存存储器包括与第二级非易失性缓存存储器相比相对更快的缓存存储器。
11.权利要求10的缓存存储器，其中第二级非易失性缓存存储器包括与第一级非易失性缓存存储器相比相对更高的储存密度缓存存储器。
12.权利要求11的缓存存储器，其中第一级非易失性缓存存储器包括单级单元NAND闪速存储器，而第二级非易失性缓存存储器包括多级单元NAND闪速存储器。
13.权利要求8的缓存存储器，其中所述控制器被配置成实施针对第一级非易失性缓存存储器的第一缓存插入策略以及针对第二级非易失性缓存存储器的第二缓存插入策略，其中第一缓存插入策略不同于第二缓存插入策略。
14.权利要求13的缓存存储器，其中所述控制器被进一步配置成：接收对大容量储存器访问的请求，该请求请求要在大容量储存器装置上访问的信息；并且依据相应的第一和第二缓存插入策略把信息缓存在第一级非易失性缓存存储器和第二级非易失性缓存存储器中的一个中。
15.一种利用非易失性缓存存储器的方法，包括：
在电子系统的系统存储器和大容量储存器装置之间定位多级非易失性缓存存储器；
在多级非易失性缓存存储器中提供第一级非易失性缓存存储器，该第一级非易失性缓存存储器具有第一操作特性集；
在多级非易失性缓存存储器中提供第二级非易失性缓存存储器，该第二级非易失性缓存存储器具有第二操作特性集，其中第二操作特性集不同于第一操作特性集；以及
依据相应的第一和第二操作特性集而与第二级非易失性缓存存储器不同地利用第一级非易失性缓存存储器。
16.权利要求15的方法，其中第一级非易失性缓存存储器包括与第二级非易失性缓存存储器相比相对更快的缓存存储器。
17.权利要求16的方法，其中第二级非易失性缓存存储器包括与第一级非易失性缓存存储器相比相对更高的储存密度缓存存储器。
18.权利要求17的方法，其中第一级非易失性缓存存储器包括单级单元NAND闪速存储器，而第二级非易失性缓存存储器包括多级单元NAND闪速存储器。
19.权利要求15的方法，进一步包括：
针对第一级非易失性缓存存储器实施第一缓存插入策略；以及
针对第二级非易失性缓存存储器实施第二缓存插入策略，其中第一缓存插入策略不同于第二缓存插入策略。
20.权利要求19的方法，进一步包括：
接收对大容量储存器访问的请求，该请求请求要在大容量储存器装置上访问的信息；并且
依据相应的第一和第二缓存插入策略把信息缓存在第一级非易失性缓存存储器和第二级非易失性缓存存储器中的一个中。
CN200980110592.XA 2008-06-30 2009-06-24 用于多级缓存利用的设备和方法 Expired - Fee Related CN101981555B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/215,762 US8166229B2 (en) 2008-06-30 2008-06-30 Apparatus and method for multi-level cache utilization
US12/215762 2008-06-30
PCT/US2009/048386 WO2010002647A2 (en) 2008-06-30 2009-06-24 Apparatus and method for multi-level cache utilization

Publications (2)

Publication Number Publication Date
CN101981555A true CN101981555A (zh) 2011-02-23
CN101981555B CN101981555B (zh) 2013-05-29

Family

ID=41448928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980110592.XA Expired - Fee Related CN101981555B (zh) 2008-06-30 2009-06-24 用于多级缓存利用的设备和方法

Country Status (5)

Country Link
US (2) US8166229B2 (zh)
CN (1) CN101981555B (zh)
DE (1) DE112009000431B4 (zh)
GB (2) GB2473348B (zh)
WO (1) WO2010002647A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8386701B2 (en) 2008-06-30 2013-02-26 Intel Corporation Apparatus and method for multi-level cache utilization
CN103946811A (zh) * 2011-09-30 2014-07-23 英特尔公司 用于实现具有不同操作模式的多级存储器分级结构的设备和方法
WO2015051711A1 (zh) * 2013-10-13 2015-04-16 张维加 一种基于多通道slc nand与dram缓存的新usb协议计算机加速设备
US10241912B2 (en) 2011-09-30 2019-03-26 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy
CN109947367A (zh) * 2019-03-15 2019-06-28 维沃移动通信有限公司 一种文件的处理方法及终端
CN111177031A (zh) * 2018-11-13 2020-05-19 爱思开海力士有限公司 数据存储装置及操作方法和具有数据存储装置的存储系统

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
US9152569B2 (en) * 2008-11-04 2015-10-06 International Business Machines Corporation Non-uniform cache architecture (NUCA)
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
JP5434738B2 (ja) * 2010-03-26 2014-03-05 日本電気株式会社 ディスク装置
US8688897B2 (en) 2010-05-28 2014-04-01 International Business Machines Corporation Cache memory management in a flash cache architecture
US8489694B2 (en) * 2011-02-24 2013-07-16 International Business Machines Corporation Peer-to-peer collaboration of publishers in a publish-subscription environment
US9009407B2 (en) * 2011-03-29 2015-04-14 Dell Products L.P. System and method for performing system memory save in tiered/cached storage
US9417998B2 (en) 2012-01-26 2016-08-16 Memory Technologies Llc Apparatus and method to provide cache move with non-volatile mass memory system
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US9164804B2 (en) 2012-06-20 2015-10-20 Memory Technologies Llc Virtual memory module
US20130346672A1 (en) * 2012-06-22 2013-12-26 Microsoft Corporation Multi-Tiered Cache with Storage Medium Awareness
US9116820B2 (en) 2012-08-28 2015-08-25 Memory Technologies Llc Dynamic central cache memory
US20140223072A1 (en) * 2013-02-07 2014-08-07 Lsi Corporation Tiered Caching Using Single Level Cell and Multi-Level Cell Flash Technology
JP5953245B2 (ja) * 2013-02-12 2016-07-20 株式会社日立製作所 情報処理システム
CN104216837A (zh) * 2013-05-31 2014-12-17 华为技术有限公司 一种内存系统、内存访问请求的处理方法和计算机系统
US10127157B2 (en) * 2014-10-06 2018-11-13 SK Hynix Inc. Sizing a cache while taking into account a total bytes written requirement
US10474569B2 (en) * 2014-12-29 2019-11-12 Toshiba Memory Corporation Information processing device including nonvolatile cache memory and processor
US9600417B2 (en) 2015-04-29 2017-03-21 Google Inc. Data caching
US10437731B2 (en) * 2015-12-24 2019-10-08 Intel Corporation Multi-level non-volatile cache with selective store
CN107451152B (zh) * 2016-05-31 2021-06-11 阿里巴巴集团控股有限公司 计算设备、数据缓存和查找的方法及装置
TWI698749B (zh) * 2019-03-13 2020-07-11 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
CN112188324B (zh) * 2019-07-05 2022-10-14 中兴通讯股份有限公司 激活方法、装置、控制装置、网络设备、光网络系统

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2256735B (en) * 1991-06-12 1995-06-21 Intel Corp Non-volatile disk cache
JPH0883148A (ja) 1994-09-13 1996-03-26 Nec Corp 磁気ディスク装置
WO1996030831A1 (en) * 1995-03-31 1996-10-03 Intel Corporation Memory testing in a multiple processor computer system
US5682512A (en) * 1995-06-30 1997-10-28 Intel Corporation Use of deferred bus access for address translation in a shared memory clustered computer system
US6003112A (en) * 1997-06-30 1999-12-14 Intel Corporation Memory controller and method for clearing or copying memory utilizing register files to store address information
US6349363B2 (en) * 1998-12-08 2002-02-19 Intel Corporation Multi-section cache with different attributes for each section
AU1634600A (en) * 1998-12-30 2000-07-24 Intel Corporation Memory array organization
US6272597B1 (en) * 1998-12-31 2001-08-07 Intel Corporation Dual-ported, pipelined, two level cache system
US6622212B1 (en) * 1999-05-24 2003-09-16 Intel Corp. Adaptive prefetch of I/O data blocks
US7827348B2 (en) * 2000-01-06 2010-11-02 Super Talent Electronics, Inc. High performance flash memory devices (FMD)
US6725342B1 (en) * 2000-09-26 2004-04-20 Intel Corporation Non-volatile mass storage cache coherency apparatus
US7275135B2 (en) * 2001-08-31 2007-09-25 Intel Corporation Hardware updated metadata for non-volatile mass storage cache
US20040225840A1 (en) * 2003-05-09 2004-11-11 O'connor Dennis M. Apparatus and method to provide multithreaded computer processing
US7231470B2 (en) * 2003-12-16 2007-06-12 Intel Corporation Dynamically setting routing information to transfer input output data directly into processor caches in a multi processor system
US20050144389A1 (en) * 2003-12-29 2005-06-30 Trika Sanjeev N. Method, system, and apparatus for explicit control over a disk cache memory
US7127571B2 (en) * 2003-12-30 2006-10-24 Intel Corporation Method and system to adjust non-volatile cache associativity
US20080140921A1 (en) 2004-06-10 2008-06-12 Sehat Sutardja Externally removable non-volatile semiconductor memory module for hard disk drives
US7260686B2 (en) * 2004-08-17 2007-08-21 Nvidia Corporation System, apparatus and method for performing look-ahead lookup on predictive information in a cache memory
US7539812B2 (en) * 2005-06-30 2009-05-26 Intel Corporation System and method to increase DRAM parallelism
US7631149B2 (en) * 2006-07-24 2009-12-08 Kabushiki Kaisha Toshiba Systems and methods for providing fixed-latency data access in a memory system having multi-level caches
US8127294B2 (en) 2007-05-22 2012-02-28 Intel Corporation Disk drive for handling conflicting deadlines and methods thereof
US8051232B2 (en) 2007-06-25 2011-11-01 Intel Corporation Data storage device performance optimization methods and apparatuses
US20090070526A1 (en) 2007-09-12 2009-03-12 Tetrick R Scott Using explicit disk block cacheability attributes to enhance i/o caching efficiency
US20090144347A1 (en) 2007-11-30 2009-06-04 Boyd James A Storage volume spanning with intelligent file placement and/or rearrangement
US8166229B2 (en) * 2008-06-30 2012-04-24 Intel Corporation Apparatus and method for multi-level cache utilization

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8386701B2 (en) 2008-06-30 2013-02-26 Intel Corporation Apparatus and method for multi-level cache utilization
CN103946811A (zh) * 2011-09-30 2014-07-23 英特尔公司 用于实现具有不同操作模式的多级存储器分级结构的设备和方法
US9378142B2 (en) 2011-09-30 2016-06-28 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy having different operating modes
US10102126B2 (en) 2011-09-30 2018-10-16 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy having different operating modes
US10241912B2 (en) 2011-09-30 2019-03-26 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy
US10719443B2 (en) 2011-09-30 2020-07-21 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy
WO2015051711A1 (zh) * 2013-10-13 2015-04-16 张维加 一种基于多通道slc nand与dram缓存的新usb协议计算机加速设备
CN111177031A (zh) * 2018-11-13 2020-05-19 爱思开海力士有限公司 数据存储装置及操作方法和具有数据存储装置的存储系统
CN111177031B (zh) * 2018-11-13 2023-05-02 爱思开海力士有限公司 数据存储装置及操作方法和具有数据存储装置的存储系统
CN109947367A (zh) * 2019-03-15 2019-06-28 维沃移动通信有限公司 一种文件的处理方法及终端
CN109947367B (zh) * 2019-03-15 2024-01-09 维沃移动通信有限公司 一种文件的处理方法及终端

Also Published As

Publication number Publication date
DE112009000431B4 (de) 2023-03-23
GB2473348A (en) 2011-03-09
GB201208252D0 (en) 2012-06-20
CN101981555B (zh) 2013-05-29
US20120203960A1 (en) 2012-08-09
US8386701B2 (en) 2013-02-26
DE112009000431T5 (de) 2011-01-05
GB2473348B (en) 2012-10-17
WO2010002647A2 (en) 2010-01-07
US8166229B2 (en) 2012-04-24
WO2010002647A3 (en) 2010-03-25
GB201015977D0 (en) 2010-11-03
US20090327584A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
CN101981555B (zh) 用于多级缓存利用的设备和方法
US20180018259A1 (en) Apparatus and method for low power low latency high capacity storage class memory
US9383808B2 (en) Dynamic allocation of power budget for a system having non-volatile memory and methods for the same
US11593261B2 (en) Memory device with dynamic cache management
TWI498730B (zh) 用於對記憶體進行耗損平均之方法，記憶體控制器及裝置
EP1909184B1 (en) Mapping information managing apparatus and method for non-volatile memory supporting different cell types
US20140122774A1 (en) Method for Managing Data of Solid State Storage with Data Attributes
US8281072B2 (en) Data processing system, controller, and method thereof for searching for specific memory area
CN101981551A (zh) 用于高速缓存利用的设备和方法
EP2370902A2 (en) Hybrid memory device
KR20120098968A (ko) 전류 스파이크를 제한하기 위한 동작들의 제어 및 시차를 둔 실행
US12079131B2 (en) Memory system and operating method thereof
JP2011022657A (ja) メモリシステムおよび情報処理装置
KR20150110091A (ko) 데이터 저장 장치의 동작 방법과 상기 데이터 저장 장치를 포함하는 시스템의 동작 방법
US8219757B2 (en) Apparatus and method for low touch cache management
US20100125697A1 (en) Computing device having storage, apparatus and method of managing storage, and file system recorded recording medium
CN107025063B (zh) 内存管理方法、内存储存装置及内存控制电路单元
Im et al. Storage architecture and software support for SLC/MLC combined flash memory
CN106055488B (zh) 数据储存设备及其操作方法
US8634239B2 (en) Hybrid multi-level cell programming sequences
KR20110070656A (ko) 플래시 메모리의 데이터 처리 방법 및 장치
CN116126214A (zh) 存储器控制器和包括其的存储器系统的操作方法
US20170345512A1 (en) Wear-limiting non-volatile memory
Lu et al. A PRAM based block updating management for hybrid solid state disk
CN111949560B (zh) 一种数据写入方法、装置及存储设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130529

Termination date: 20180624

CF01 Termination of patent right due to non-payment of annual fee