DE112004000101T5

DE112004000101T5 - Verfahren und Vorrichtung zur Bearbeitung eines empfangenen "Virtual Concatenation"-Rahmens mit einem Speicheradressierungsschema, um Verzögerungen an den Grenzen zwischen benachbarten synchronen Nutzlastrahmenstrukturen zu vermeiden

Info

Publication number: DE112004000101T5
Application number: DE112004000101T
Authority: DE
Inventors: Sanjay Fremont Bhardwaj
Original assignee: Infineon Technologies AG
Current assignee: Exar Corp
Priority date: 2003-10-30
Filing date: 2004-10-27
Publication date: 2005-10-06
Anticipated expiration: 2024-10-28
Also published as: US20050094669A1; CN1723646A; WO2005050883A1; DE112004000101B4; EP1692794A1

Abstract

Verfahren zur Bearbeitung eines empfangenen "Virtual Concatenation"-Rahmens, umfassend:
Zuweisen eines Rahmenidentifizierers zu dem Rahmen, wobei der Rahmenidentifizierer von einer Rahmenidentifikationsinformation, welche in dem Rahmen enthalten ist, unabhängig ist;
Verwenden des Rahmenidentifizierers, um Speicherschreibadressen für jeweilige Dateneinheiten, welche in dem Rahmen enthalten sind, zu berechnen; und
Schreiben der Dateneinheiten in einen Speicher bei den jeweils entsprechenden Speicherschreibadressen.

Description

Bereich der Erfindung
Die Erfindung betrifft im Allgemeinen die Datenverarbeitung und insbesondere die Verwendung von Speichern bei der Datenverarbeitung.
Hintergrund der Erfindung
SONET/SDH ist sowohl für Netze mit langen Transportwegen als auch für Netze mit kurzen Transportwegen ein herkömmlicher Standard für die optische Übertragung von Nutzlasten. Die Rahmenstruktur und Multiplextechnik eignet sich für eine Verkehrsart mit konstanter Übertragungsrate, welche für Sprach- und TDM-Anwendungen vorherrschend ist. "Virtual Concatenation" (VC) bzw. die virtuelle Verkettung ist eine herkömmliche Technik, um eine zusammenhängende Nutzlast auf der Pfadebene in kleinere synchrone Nutzlastrahmenstrukturen ("synchronous Payload Envelopes") (SPEs) aufzubrechen. Die SPEs werden als individuelle getrennte Einheiten über das Netz gesendet. An dem empfangenden Ende werden diese getrennten Einheiten gesammelt und wieder in eine zusammenhängende Nutzlast eingeordnet. Eine virtuell verkettete Verbindung kann zum Beispiel eine Gruppe von STS1's und/oder STS3's sein, welche z.B. derart angeordnet sind, dass die Kombination ihrer individuellen SPEs eine zusammenhängende Nutzlast bildet.
Die Segmentierung und das Wiederzusammenfügen, was zur Virtual Concatenation dazugehört, erfordert sowohl an dem senden den Ende als auch an dem empfangenden Ende eine relativ komplexe Logik. Zum Beispiel muss das empfangende Ende in der Lage sein, die zeitliche Reihenfolge der Rahmen und auch die zeitliche Reihenfolge der STS1s/STS3s innerhalb eines Rahmens aus der H4-Byte-Information in dem Pfad-Overhead (POH)-Abschnitt jedes SPE zu erfassen. Um beispielsweise einen Jitter von 12 ms für eine OC192-Verbindung von 10Gb zu unterstützen, können zu jeder Zeit ungefähr 100 Rahmen zwischen dem sendenden Ende und dem empfangenden Ende ausstehen. Bei herkömmlichen Systemen speichert das empfangende Ende die Rahmen in einem Speicher und liest schließlich die Rahmen in derselben Reihenfolge und mit derselben Datenanordnung, wie die Rahmen ursprünglich von dem sendenden Ende gesendet wurden, aus dem Speicher.
Eine standardisierte STS1-Einheit in einem SONET-System ist aus 9 Zeilen und 90 Spalten zusammengesetzt. 3 der 90 Spalten sind der Abschnitt- und Zeilen-Overhead, welcher nicht zu der Verkettung auf der Pfadebene beiträgt. Die verbleibende Einheit von 9 Zeilen mit 87 Spalten ist die synchrone Nutzlastrahmenstruktur oder SPE. Ein typischer SONET-Rahmen, welcher an dem sendenden Ende zusammengebaut wird, kann 192 STS1-SPEs enthalten, wie es mit STS1-1, STS1-2, ... STS1-192 in 1 dargestellt ist. Jeder der 192 SPEs wird typischerweise als Unterspalte bezeichnet. Somit weist der Rahmen der 1 192 Unterspalten auf, wobei jede Unterspalte 87 Spalten besitzt. Die erste Spalte jeder Unterspalte ist die Spalte des Pfad-Overheads POH. Der Abschnitt mit 9 Zeilen mit 576 Spalten, welcher für den Abschnitt- und Zeilen-Overhead für die 192 Unterspalten reserviert ist, wird als TOH (Transport-Overhead) in 1 bezeichnet.
Vergleicht man den übertragenen physikalischen Hauptrahmen der 1 mit dem empfangenen Rahmen der 2, kann man erkennen, dass die individuellen Unterspalten bei dem Empfänger in einer beliebigen Reihenfolge ankommen können. (Diese Reihenfolge bleibt, wenn sie einmal festgelegt ist, für eine gewisse Zeit bis zur Wiederherstellung fest.) Darüber hinaus kann eine herkömmliche Zeigerverarbeitung auf der Ebene der individuellen Unterspalten die Phase jeder individuellen Unterspalte derart verschieben, dass die Unterspalten 2 physikalische Hauptrahmen überspannen können. Jede der 6 Unterspalten, welche in 2 dargestellt sind, überspannt 2 physikalische Hauptrahmen, weil sie jeweils in den nächsten physikalischen Hauptrahmen "überlaufen". Der schraffierte Bereich stellt Daten von den Unterspalten dar, welche dem vorhergehenden physikalischen Hauptrahmen zugeordnet sind.
Wie es vorab angemerkt worden ist, speichern herkömmliche Systeme die Unterspalten der empfangenden Rahmen in einem Speicher und lesen dann schließlich die Rahmen in derselben Reihenfolge aus, in welcher sie gesendet wurden, wobei die Unterspalten jedes Rahmens in derselben Reihenfolge angeordnet sind, in welcher sie an dem sendenden Ende in den Rahmen gepackt wurden. Ein herkömmlicher Ansatz, die ankommenden Daten zu speichern, ist, eine Speicherbyteadresse für jedes empfangene Byte gemäß der folgenden Gleichung zu berechnen: Speicherbyteadresse = 150336×Rahmen-ID + ZEILE×16704 + UNTERSPALTE×87 + SPALTE (Gleichung 1).
Angenommenen, dass für ein vorgegebenes Jitterzeitmaximum, welches unterstützt werden soll, X-Rahmen in dem Netz zwischen dem sendenden Ende und dem empfangenden Ende zu jeder Zeit ausstehen können, dann liegt die Rahmen-ID zwischen 0 und X-1. Bei der vorab stehenden beispielhaften Berechnung der Speicherbyteadresse liegt auch die ZEILE zwischen 0 und 8, die UNTERSPALTE zwischen 0 und 191 und die SPALTE zwischen 0 und 86.
Dabei sei ein herkömmlicher 64 Megabit × 32 Speicher betrachtet, welcher mit 4 Bänken von 512K × 32 organisiert ist, wobei jede der Bänke mit 2048 Zeilen mit 256 Spalten mit 32 Bits organisiert ist. Einige herkömmliche VC-Empfänger verwenden zwei solcher Speicher, um die notwendige Speicherkapazität bereitzustellen. Bei einer solchen Anordnung hält jede Spalte in jeder Bank 8 Byte. Mit 256 Spalten in jeder Bank und unter Verwendung der vorab stehenden Berechnung der Speicherbyteadresse wird eine Zeile alle 2048 Bytes (256 × 8 Bytes) gewechselt. Daher muss eine Zeile in der Bank gewechselt werden, wann immer entsprechende Speicherbyteadressen, welche für nacheinander gespeicherte Bytes berechnet werden, sich voneinander um 2048 unterscheiden. Bei herkömmlichen DRAM-Architekturen zieht jedes Zeilenwechseln innerhalb derselben Bank einen gut bekannten Zeilenwechselzuschlag nach sich, welcher nachteiliger Weise die laufende Datenspeicherverarbeitung verzögert. Wann immer das nächste Byte in einem Speicherort gespeichert wird, dessen Speicherbyteadresse sich um ungefähr 2048 oder mehr von der Speicherbyteadresse, wo das vorhergehende Byte gespeichert wurde, unterscheidet, bedeutet dies daher innerhalb jeder einzelnen Bank eines DRAMs einen Zeilenwechselzuschlag.
Wieder zurück zu 2. Wenn die Bytes der beispielhaften Zeile R nacheinander von links nach rechts genommen und in den Speicher geschrieben werden, kann sich die berechnete Speicherbyteadresse alle 87 Bytes, nämlich an den Grenzen zwischen benachbarten Unterspalten, sehr dramatisch ändern (diese Änderung wird hier auch als "Adressstreuung" bezeichnet). Genauer gesagt, kann sich die UNTERSPALTE alle 87 Bytes um bis zu 191 ändern, die ZEILE um bis zu 8 ändern und die Rahmen-ID kann sich bei einem Jitterparameter von 12 ms um bis zu 99 ändern. Natürlich besteht dann an den Unterspaltengrenzen eine große Möglichkeit, dass sich die momentan berechnete Speicherbyteadresse von der direkt vorher berechneten Speicherbyteadresse um 2048 oder mehr unterscheidet. Daher ist zu erwarten, dass die vorher erwähnte Zeilenwechselverzögerung an vielen der Unterspaltengrenzen auftritt.
Wie vorab erwähnt ist, wird das H4-Byte in der POH-Spalte jeder Unterspalte herkömmlicherweise verwendet, um die Unterspalte und auch den Rahmen, in welchen die Unterspalte bei dem Sender verpackt wurde, eindeutig zu identifizieren. Jedes H4-Byte ist jedoch in der vierten Zeile seiner Unterspalte angeordnet, so dass die vorangehende Berechnung der Speicherbyteadresse für keines der Bytes einer gegebenen Unterspalte vorgenommen werden kann, bis das H4-Byte (und folglich ungefähr die Hälfte des Rahmens) empfangen worden ist. Zu diesem Punkt kann das H4-Byte ausgewertet werden, um den Wert der Rahmen-ID und der UNTERSPALTE für die Berechnung der Speicherbyteadresse zu bestimmen. Einige herkömmliche VC-Empfänger puffern daher die Unterspalten, bis ihre H4-Bytes verfügbar sind, wobei ab diesem Zeitpunkt der Speichervorgang beginnen kann.
Im Hinblick auf das vorab stehende ist es wünschenswert, etwas bereitzustellen, um "Virtual Concatenation"-Rahmen mit einem verringerten Risiko eines Auftretens von Zeilenwechselzuschlägen und, ohne die Daten vor der Speicherung puffern zu müssen, zu empfangen und zu speichern.
Zusammenfassung der Erfindung
Gemäß erfindungsgemäßer Ausführungsformen kann die Speicherschreibadresse geeignet gesteuert werden, um Bankumschaltungen zu erzwingen, wenn eine Adressstreuung auftritt. Es werden beliebige Identifizierer, welche den ankommenden Rahmen und Unterspalten zugeordnet sind, anstelle der H4-Information verwendet, um die Speicherschreibadresse zu berechnen.
Kurze Beschreibung der Zeichnungen
1 stellt ein Beispiel eines SONET-Rahmens, welcher für die Virtual Concatenation eingesetzt wird, an einer Sendeseite dar.
2 stellt ein Beispiel dar, wie der Rahmen der Sendeseite der 1 an dem Empfänger ankommen kann.
3 stellt schematisch eine erfindungsgemäße Ausführungsform eines "Virtual Concatenation"-Empfängers dar.
4 stellt schematisch eine erfindungsgemäße Ausführungsform eines Schreibadressgenerators dar, welcher in der Speicherschnittstelle der 3 eingesetzt werden kann.
5 stellt schematisch dar, wie die Schreibadresswerte der 4 gemäß einer erfindungsgemäßen Ausführungsform verwendet werden können, um einen Adressberechner und eine Speichersteuerung in der Speicherschnittstelle der 3 anzusteuern.
6 stellt schematisch Vorgänge dar, welche von dem Schreibadressgenerator der 4 ausgeführt werden können.
7 stellt schematisch eine erfindungsgemäße Ausführungsform einer Adresssteuerung dar, welche in der Speicherschnittstelle der 3 eingesetzt werden kann, um den Adressberechner und die Speichersteuerung der 5 anzusteuern.
8 stellt schematisch dar, wie die Schreibadresswerte der 4 gemäß der erfindungsgemäßen Ausführungsformen verwendet werden können, um ein Bankumschalten an Adressstreuungspunkten zu erzwingen.
9 stellt schematisch eine weitere erfindungsgemäße Ausführungsform der Speicherschnittstelle der 3 dar.
Detaillierte Beschreibung
Erfindungsgemäße Ausführungsformen nutzen die Tatsache aus, dass einige DRAM-Architekturen ein Zeilenwechsel ohne den vorab beschriebenen Nachteil erlauben, wenn sich die betroffenen Zeilen in verschiedenen Bänken der DRAM-Architektur befinden. Erfindungsgemäß wird die Schreibadresse derart geeignet gesteuert, dass eine Bankumschaltung erzwungen wird, wenn eine Adressstreuung (z.B. an den Unterspaltengrenzen) auftritt. Wieder mit Bezug auf Zeile R der 2 können die ersten 87 Bytes der Zeile R in einer ersten Bank, die nächsten 87 Bytes der Zeile R in einer zweiten Bank, welche von der ersten Bank unterschiedlich ist, und die nächsten 87 Bytes der Zeile R in einer Bank, welche von der zweiten Bank unterschiedlich ist, gespeichert werden, und so weiter. Indem eine Bankumschaltung an jeder Unterspaltengrenze erzwungen wird, können die erfindungsgemäßen Ausführungsformen den Zeilenwechselzuschlag vermeiden, welcher sonst aufgrund der vorab beschriebenen Adressstreuung, welche an den Unterspaltengrenzen auftreten kann, auftreten würde.
Darüber hinaus können erfindungsgemäß den ankommenden Rahmen und Unterspalten beliebige Identifizierer zugewiesen werden, und diese beliebigen Identifizierer können sofort verwendet werden, um die Speicherbyteadressen für die eintreffenden Daten zu berechnen, wodurch es möglich wird, die eintreffenden Daten sofort zu speichern, ohne sie zwischendurch zu puffern, um auf die tatsächlichen Identifizierer zu warten. Wenn das zugeordnete H4-Byte ankommt, um die tatsächlichen Identifizierer des Rahmens und der Unterspalte verfügbar zu machen, werden diese tatsächlichen Identifizierer den entsprechenden beliebigen Identifizierern zugeordnet, welche bereits zugewiesen worden sind, wodurch eine Umsetzung von den tatsächlichen Identifizierern zu den beliebigen Identifizierern ermöglicht wird, mit welchen die Daten dann aus dem Speicher ausgelesen werden.
3 stellt schematisch eine erfindungsgemäße Ausführungsform eines VC-Empfängers dar. Der VC-Empfänger der 3 weist eine Speicherschnittstelle 31 auf, welche die ankommenden VC-Rahmen (siehe z.B. 2) aus dem Netz empfängt. Die Speicherschnittstelle 31 schreibt die ankommenden Daten in einen Mehrfachbankspeicher 35 und liest die Daten nachher aus dem Speicher 35 aus. Diese Speicherschreib- und Speicherlese-Vorgänge bewirken eine Rekonstruktion der empfangenen Daten, so dass die Speicherschnittstelle 31 bei 37 rekonstruierte Rahmen bereitstellt, welche dieselben wie die ursprünglich übertragenen Rahmen (siehe z.B. 1) sind. Der Datenübertragungspfad zwischen der Speicherschnittstelle 31 und dem Speicher 35 ist schematisch mit 32 dargestellt, und die Steuer- und Adresssignale für den Speicher 35 sind schematisch mit 34 dargestellt. Der Mehrfachbankspeicher 35 kann zum Beispiel irgendeine herkömmliche DRAM-Architektur sein, welche keinen Zeilenwechselzuschlag aufweist, wenn die verschiedenen betroffenen Zeilen in entsprechend verschiedenen Bänken des Speichers liegen. Bei einigen Ausführungsformen wird die Speicherschnittstelle 31 auf einem integrierten Schaltungschip bereitgestellt, und der Mehrfachbankspeicher 35 wird extern bezüglich der Speicherschnittstelle 31 bereitgestellt.
4 stellt schematisch eine Ausführungsform eines Schreibadressgenerators 41 dar, welcher in der Speicherschnittstelle 31 der 3 vorhanden sein kann. Der Schreibadressgenerator empfängt bei 42 Information, welche herkömmlicherweise von der TOH-Verarbeitung verfügbar ist. Diese Information der herkömmlichen TOH-Verarbeitung zeigt an, wann der Eingangsdatenbus 33 der 3 (z.B. ein herkömmlicher 16-Byte-Bus) Daten bezüglich des Anfangs eines neuen physikalischen Hauptrahmens aufweist, und zeigt auch an, wann und wo die entsprechenden J1-Bytes der Unterspalten auf dem Eingangsdatenbus bei 33 auftreten. Jedes J1-Byte ist das erste Byte (ZEILE 0, SPALTE 0) seiner zugeordneten Unterspalte und, wie es nach dem Stand der Technik gut bekannt ist, alle Bytes einer gegebenen Unterspalte können bezüglich der bekannten Position des entsprechenden J1-Bytes für diese Unterspalte lokalisiert und identifiziert werden.
Der Schreibadressgenerator 41 verwendet die herkömmlich verfügbare Information 42 der TOH-Verarbeitung, um den ankommenden Rahmen und Unterspalten beliebige Identifizierer zuzuweisen. Bei einigen Ausführungsformen werden die beliebigen Identifizierer den Rahmen und Unterspalten derart zugewiesen, dass sie die zeitliche Reihenfolge, in welcher die Rahmen und Unterspalten bei dem Empfänger ankommen, anzeigen. Somit kann dem ersten ankommenden Rahmen eine temporäre Rahmenzahl 0, dem nächsten ankommenden Rahmen eine temporäre Rahmenzahl 1 und so weiter zugewiesen werden. Jede temporäre Rahmenzahl, welche in 4 im Allgemeinen als T-Rahmen bezeichnet ist, kann verwendet werden, um die Speicherbyteadressen zur Abspeicherung der Bytes ihres zugeordneten Rahmens zu berechnen. In ähnlicher Weise kann der Schreibadressgenerator 41 innerhalb eines gegebenen Rahmens eine temporäre Unterspaltenzahl 0 der zuerst ankommenden Unterspalte, eine temporäre Unterspaltenzahl 1 der als zweites ankommenden Unterspalte und so weiter zuweisen. Jede temporäre Unterspaltenzahl, welche in 4 als T-Unterspalte bezeichnet ist, kann dann verwendet werden, um die Speicherbyteadressen zu berechnen, um die Bytes dieser jeweiligen Unterspalte zu speichern. Der Schreibadressgenerator 41 erzeugt auch eine Zeilennummer und eine Spaltennummer, welche als ZEILE und SPALTE in 4 bezeichnet sind. Die Werte der ZEILE und SPALTE werden auch bei den Berechnungen der Speicherbyteadresse verwendet (siehe Gleichung 1). Die Werte der ZEILE und SPALTE für ein gegebenes ankommendes Datenbyte können einfach der Position der Zeile und der Spalte dieses Datenbytes in seiner Unterspalte entsprechen.
5 stellt schematisch einen Adressberechner und eine Speichersteuerung dar, welche in der Speicherschnittstelle 31 der 3 eingesetzt werden können. Die Schreibadressen, welche durch den Schreibadressgenerator 41 der 4 erzeugt werden, werden dem Adressberechner 51 der 5 bereitgestellt. Der Adressberechner 51 kann herkömmliche Techniken verwenden, um die Berechnung der Speicherbyteadresse der vorab beschriebenen Gleichung 1 zu implementieren. Insbesondere die temporäre Unterspaltennummer T-Unterspalte, welche durch den Generator 41 der 4 erzeugt wird, wird als UNTERSPALTE bei der Adressberechnung verwendet, und die temporäre Rahmennummer T-Rahmen der 4 wird als Rahmen-ID bei der Adressberechnung verwendet. Die Werte von ZEILE und SPALTE der 4 werden als ZEILE und SPALTE bei der Adressberechnung verwendet. Der Adressberechner 51 setzt die Eingaben, welche von dem Schreibadressgenerator 41 empfangen werden, in die Gleichung 1 ein, um die Speicherbyteadresse bei 53 zu erzeugen. Diese Speicherbyteadresse ist eine Eingabe für eine Speichersteuerung 52, welche darauf in einer herkömmlichen Weise antwortet, um einen Zugang des Mehrfachbankspeichers 35 über Adress- und Steuerleitungen 34 (siehe auch 3) zu steuern.
6 stellt beispielhafte Vorgänge dar, welche durch den Schreibadressgenerator 41 der 4 ausgeführt werden können, um die Eingabewerte für den Adressberechner 51 der 5 zu erzeugen. Bei einigen Ausführungsformen wird die SPALTE von 0 bis 86 inkrementiert und springt dann zu 0 zurück, wobei die ZEILE von 0 bis 8 inkrementiert wird und dann zu 0 zurückspringt, wobei T-Unterspalte von 0 bis 191 imkrementiert wird und dann zu 0 zurückspringt und NT-Rahmen von 0 bis 99 inkrementiert wird und dann zu 0 zurückspringt.
Nachdem die Variablen bei 61 initialisiert worden sind, wird bei 62 (von den Informationen der TOH-Verarbeitung) bestimmt, ob ein neuer physikalischer Rahmen angekommen ist oder nicht. Wenn dies der Fall ist, dann wird bei 63 die momentane temporäre Rahmennummer, T-Rahmen, die alte temporäre Rahmennummer, OT-Rahmen. Darüber hinaus wird bei 63 T-Rahmen inkrementiert, um die neue temporäre Rahmennummer, NT-Rahmen, zu erzeugen, und eine Mehrzahl von Merkern alt/neu (als ON gekennzeich net), welche jeweils den Unterspalten entsprechen, werden auf 0 zurückgesetzt. Darüber hinaus wird bei 63 eine Zählervariable "Spaltenzähler" auf Null zurückgesetzt. Die Zählervariable "Spaltenzähler" wird verwendet, um die Unterspaltengrenzen zu verfolgen, wenn die Bytes einer gegebenen Zeile des physikalischen Rahmens empfangen und in dem Speicher gespeichert werden. Damit wird die Variable "Spaltenzähler" von 0 bis 86 inkrementiert und springt dann zu 0 zurück. Nach 63 oder, wenn bei 62 kein neuer physikalischer Rahmen erfasst wird, wird bei 64 bestimmt, ob ein J1-Byte angekommen ist. Wenn dies der Fall ist, werden, da das J1-Byte bei ZEILE 0, SPALTE 0 ihrer zugeordneten Unterspalte lokalisiert ist, bei 65 die Werte von ZEILE und SPALTE auf 0 gesetzt und der Merker alt/neu, welcher dem momentanen Wert von T-Unterspalte zugeordnet ist, wird gesetzt. Wenn bei 64 erfasst worden ist, dass kein J1-Byte angekommen ist, werden dann der Merker alt/neu und die Werte von ZEILE und SPALTE, welche dem momentanen Wert von T-Unterspalte zugeordnet sind, bei 66 aus dem Speicher gelesen.
Im Allgemeinen repräsentiert das Zurücksetzen von allen O/N-Merkern bei 63 eine anfängliche Annahme, dass alle ankommenden Unterspaltendaten dem vorherigen (alten) Rahmen (siehe den gestrichelten Abschnitt der 2) und nicht dem neuen Rahmen, welcher bei 62 erfasst wurde, zugeordnet sind. Wenn jedoch bei 64 ein J1-Byte erfasst wird, dann ist die momentane Unterspalte Teil des neuen Rahmens, so dass ihr O/N-Merker bei 65 gesetzt wird, um so anzuzeigen, dass ZEILE und SPALTE bei 65 auf 0 zurückgesetzt sind, um der vorbestimmten Position ZEILE 0, SPALTE 0 von J1 zu entsprechen. Wenn bei 64 kein J1-Byte erfasst wird, dann muss die Verarbeitung der momentanen Unterspalte wieder aufgenommen werden, wo sie vorher angehalten worden ist. So werden bei 66 die entsprechende ZEILE und SPALTE für die momentane Unterspalte (d.h. entsprechend dem momentanen Wert von T-Unterspalte) aus dem Speicher entnommen .
Nachdem bei 65 oder 66 die geeignete Bearbeitung ausgewählt und ausgeführt worden ist, wird der Merker alt/neu bei 67 überprüft. Wenn der Wert 0 ist, dann ist die momentane Unterspalte Teil des vorherigen Rahmens, so dass T-Rahmen den Wert von OT-Rahmen bei 68 annimmt. Wenn anderenfalls der Wert des Merkers alt/neu 1 ist, dann ist die momentane Unterspalte Teil des zuletzt empfangenen Rahmens, so dass T-Rahmen den Wert von NT-Rahmen bei 69 annimmt. Nachdem der geeignete Wert von T-Rahmen bei 68 oder 69 bestimmt worden ist, werden die Werte von ZEILE, SPALTE, T-Unterspalte und T-Rahmen (siehe auch 4) bei 600 ausgegeben. Danach werden bei 601 die Variablen SPALTE und "Spaltenzähler" inkrementiert und die Vorgänge bei 600 und 601 werden wiederholt, bis der Wert von "Spaltenzähler" von 86 auf 0 zurückspringt, wie es bei 602 angegeben ist. Dieses Zurückspringen von "Spaltenzähler" zeigt an, dass eine Unterspaltengrenze in dem physikalischen Rahmen erreicht worden ist. Dies bedeutet, dass der Merker alt/neu und die Werte von ZEILE und SPALTE entsprechend dem momentanen Wert von T-Unterspalte temporär gespeichert werden müssen (bis die momentane Unterspalte das nächste Mal in dem Rahmen angetroffen wird). Wenn somit SPALTE ≠ 0 bei 606 gilt, wird der Speichervorgang bei 604 durchgeführt. Wenn SPALTE = 0 bei 606 gilt, dann wird ZEILE vor dem Speichervorgang bei 604 bei 603 inkrementiert. Nach dem Speichervorgang bei 604 wird bei 605 T-Unterspalte inkrementiert, wobei danach zu 62 zurückgekehrt wird.
Bei einigen Ausführungsformen kann, wenn X Rahmen zwischen dem Sender und dem Empfänger zu irgendeiner Zeit ausstehen können, NT-Rahmen von 0 bis X–1+j inkrementiert werden und dann zu 0 zurückspringen. Die zusätzlichen Werte von j können für zusätzliche temporäre Rahmenidentifizierer sorgen, welche ein Aliasing vermeiden helfen können und darüber hinaus für eine Möglichkeit sorgen, um Jitterverstöße zu berichten.
7 stellt schematisch eine erfindungsgemäße Ausführungsform einer Adresssteuerung dar, welche in der Speicherschnittstelle 31 verwendet werden kann, um den Adressberechner und die Speichersteuerung der 5 anzusteuern. Während der Speicherschreibvorgänge steuert das Lese-/Schreib-Signal R/W Auswahlelemente 71, 72 und 73 derart, dass die Ausgaben des Schreibadressgenerators 41 der 4 auf den Adressberechner 51 der 5 aufgebracht werden. Auch ein Auswahlelement 74 wird während der Speicherschreibvorgänge durch das R/W-Signal derart gesteuert, dass die tatsächliche Unterspaltenidentifikationsinformation, welche in dem H4-Byte der Unterspalte enthalten ist, welche momentan geschrieben wird, einem Umsetzer 76 zugestellt werden kann. Der Umsetzer 76 empfängt auch den temporären Unterspaltenidentifizierer T-Unterspalte von dem Schreibadressgenerator 41 und wird während der Schreibvorgänge derart durch das R/W-Signal gesteuert, dass der tatsächliche Unterspaltenidentifizierer von dem H4-Byte dem temporären Unterspaltenidentifizierer T-Unterspalte zum Beispiel in einer geeigneten Tabelle oder einer anderen assoziativen Datenstruktur zugeordnet wird. Ein Umsetzer 77 führt auch während der Speicherschreibvorgänge einen analogen Zuordnungsvorgang zwischen dem tatsächlichen Rahmenidentifizierer von dem H4-Byte (empfangen mittels eines Auswahlelements 75) und dem temporären Rahmenidentifizierer T-Rahmen durch, welcher von dem Schreibadressgenerator 41 empfangen wird. Somit warten die Umsetzer 76 und 77 während der Speicherschreibvorgänge entsprechende Datenstrukturen, welche die temporären Unterspaltenidentifizierer und die temporären Rahmenidentifizierer ihren entsprechenden tatsächlichen Unterspaltenidentifizierern und tatsächlichen Rahmenidentifizierern zuordnen, welche durch die herkömmliche H4-Byte-Verarbeitung bestimmt werden.
Während der Speicherlesevorgänge werden die Auswahlelemente 74 und 75 durch das R/W-Signal derart gesteuert, dass die tatsächlichen Unterspalten- und Rahmenidentifizierer, welche zum Beispiel durch einen herkömmlichen Leseadressgenerator erzeugt werden, den entsprechenden Umsetzern 76 und 77 zugeführt werden. Als Reaktion auf den tatsächlichen Unterspaltenidentifizierer gibt der Umsetzer 76 den entsprechenden temporären Unterspaltenidentifizierer aus, welchen das Auswahlelement 71 zu dem Adressberechner 51 leitet. In ähnlicher Weise gibt der Umsetzer 77 als Reaktion auf den tatsächlichen Rahmenidentifizierer den entsprechenden temporären Rahmenidentifizierer aus, welchen das Auswahlelement 72 zu dem Adressberechner 51 leitet. Das Auswahlelement 73 kann auch während der Speicherlesevorgänge die Werte von ZEILE und SPALTE, welche von einem herkömmlichen Leseadressgenerator erzeugt werden, zu dem Adressberechner 51 führen. Somit kann die Anordnung der 7 die tatsächlichen Unterspaltenidentifizierer und tatsächlichen Rahmenidentifizierer, welche herkömmlich auf den Adressberechner 51 der 5 bei einem herkömmlichen VC-Empfänger aufgebracht werden, von einem herkömmlichen Leseadressgenerator empfangen und kann diese tatsächlichen Unterspaltenidentifizierer und tatsächlichen Rahmenidentifizierer in die entsprechenden temporären Unterspaltenidentifizierer und temporären Rahmenidentifizierer, welche den entsprechenden Unterspalten und Rahmen durch den Schreibadressgenerator 41 zugewiesen wurden, umsetzen. Auf diese Weise erzeugt der Speicherlesevorgang die Rahmen und Unter spalten in der Reihenfolge, welche durch den herkömmlichen Leseadressgenerator definiert ist.
8 ist der 5 ähnlich, aber stellt dar, wie die Schreibadressen, welche durch den Schreibadressgenerator 41 der 4 (oder die Umsetzer 76 und 77 der 7) erzeugt werden, verwendet werden können, um den herkömmlichen Adressberechner 51 und die Speichersteuerung 52 in einer Weise anzusteuern, dass eine Bankumschaltung bei jeder Unterspaltengrenze erzwungen wird. Wie vorab erwähnt ist, kann eine deutliche Speicheradressstreuung an den Unterspaltengrenzen auftreten, wenn die Bytes der Zeile R der 2 in den Speicher geschrieben werden. Da der temporäre Unterspaltenidentifizierer T-Unterspalte direkt die Reihenfolge anzeigen kann, in welcher die Unterspalten empfangen worden sind, können die niedrigstwertigen Bits von T-Unterspalte direkt anzeigen, wann eine Unterspaltengrenze in der Zeile R erreicht wird. Fortfahrend mit dem Beispiel des Speichers 35 der 3 können, um jede der vier Bänke dieses Speichers zu verwenden, die zwei niedrigstwertigen Bits des temporären Unterspaltenidentifizierers T-Unterspalte als Bankauswahlbits verwendet werden, wie es in 8 dargestellt ist. Eine Verwendung dieser zwei niedrigstwertigen Bits für die Bankauswahl bedeutet, dass die erste, fünfte, neunte, usw. empfangene Unterspalte (entspricht T-Unterspalte = 0, 4, 8, usw.) in die Bank 0 geschrieben wird, wobei die zweite, sechste, zehnte, usw. empfangene Unterspalte (entspricht T-Unterspalte = 1, 5, 9, usw.) in die Bank 1 geschrieben wird, wobei die dritte, siebente, elfte, usw. empfangene Unterspalte (entspricht T-Unterspalte = 2, 6, 10, usw.) in die Bank 2 geschrieben wird, und wobei die vierte, achte, zwölfte, usw. empfangene Unterspalte (entspricht T-Unterspalte = 3, 7, 11, usw.) in die Bank 3 geschrieben wird (siehe auch 3). Die Anordnung der 8 unterscheidet sich von der herkömmlichen Bankauswahlsteuerung, wobei für einen Speicher mit 4 Bänken die zwei niedrigstwertigen Bits der Byteadresse als Bankauswahlbits verwendet werden, was bei dem Beispiel der 5 der Fall ist. Dagegen werden bei 8 die Bankauswahlbits direkt durch die zwei niedrigstwertigen Bits des temporären Unterspaltenidentifizierers T-Unterspalte gesteuert. Da die zwei niedrigstwertigen Bits von T-Unterspalte ausgeblendet worden sind, um als Bankauswahlbits verwendet zu werden, wird die Unterspalteneingabe des Adressberechners 51 durch eine zweimal nach rechts geshiftete Version von T-Unterspalte gesteuert.
Dies lässt sich mathematisch wie folgt darstellen: Speicherbyteadresse = 150336×Rahmen-ID + ZEILE×16704 + (UNTERSPALTE>>2)×87 + SPALTE (Gleichung 2)
Indem dieses eindeutige Adressschema verwendet wird, wird die Berechenbarkeit bei einer gestreuten Adressierung ausgenutzt und ein Umschalten der Bänke erzwungen, wodurch die Zeilenwechselzuschläge so weit wie möglich verdeckt werden.
Bei Ausführungsformen, wie z.B. der in 8 dargestellten, bei welchen Bankumschaltungen an den Unterspaltengrenzen erzwungen werden, ist es für die Unterspalten der empfangenen Rahmen möglich, in solch einer Weise geordnet zu werden, dass zwei aufeinander folgende Werte für T-Unterspalte, welche durch den Umsetzer 76 der 7 erzeugt werden, zu zwei entsprechenden Lesezugriffen auf eine einzelne Bank des Speichers 35 führen. Aus den vorab im Detail gegebenen Gründen führen solche aufeinander folgende Speicherzugriffe auf eine einzelne Bank oft zu einem Zeilenwechselzuschlag. Wenn, als ein Beispiel, die zweite Unterspalte des gesendeten Rahmens als die fünfte Unterspalte des empfangenen Rahmens ankommt, dann führt der Vorgang des Umsetzers 76 der 7 in Verbindung mit dem Speicheradressberechner der 8 zu zwei aufeinander folgenden Lesezugriffen auf die Speicherbank 0 des Speichers 35 der 3. Dasselbe Ergebnis würde erreicht, wenn die zweite Unterspalte des gesendeten Rahmens als die neunte, dreizehnte, siebzehnte, usw. Unterspalte des empfangenen Rahmens ankommt.
Dementsprechend verwenden erfindungsgemäße Ausführungsformen während der Speicherschreibvorgänge die tatsächlichen Unterspaltenidentifizierer, welche von dem herkömmlichen Leseadressgenerator erzeugt werden, um die Leseadressen für die Bytes einer gesamten Zeile eines empfangenen Rahmens zu berechnen. Das heißt, dass die tatsächlichen Unterspaltenidentifizierer, welche von dem Leseadressgenerator erzeugt werden, in 8 verwendet werden, um die Speicherleseadressen zu berechnen. 9 stellt schematisch eine Ausführungsform der Speicherschnittstelle 31 dar, um die vorab erwähnte Art von Zeilenwechselzuschlägen zu vermeiden, welche möglicherweise auftreten können, wenn die Unterspalten des empfangenen Rahmens in bestimmter Weise, z.B. wie vorab beschrieben, geordnet sind.
9 ist im Allgemeinen ähnlich zu 7, außer dass der Ausgang des Umsetzers 76 mit einem Zeiger-FIFO 95 gekoppelt ist und dass der Ausgang des Auswahlelements 74 mit einem Eingang des Auswahlelementes 71 zusammen mit dem Ausgang von T-Unterspalte des Schreibadressgenerators 41 gekoppelt ist. Bei dieser Konfiguration werden die tatsächlichen Unterspaltenidentifizierer, welche durch den herkömmlichen Leseadress generator erzeugt werden, in 8 verwendet, um die Leseadressen für die Datenbytes zu berechnen. Analog zu der Ausführungsform der 7 werden die zwei LSBs des tatsächlichen Unterspaltenidentifizierers als die Bankauswahlbits in 8 verwendet. Die Datenbytes der momentan adressierten Zeile werden von dem Speicher 35 gelesen und in einem Datenpuffer 94 gespeichert. Bei einigen Ausführungsformen ist der Datenpuffer ungefähr 18 Kilobyte groß, um alle Bytes (192 × 87 Bytes) der momentan adressierten Zeile aufzunehmen. Die Folge der Werte von T-Unterspalte, welche durch den Umsetzer 76 erzeugt werden, wird auch während des Lesevorgangs dem Zeiger-FIFO 95 zugeführt. Daher können, wenn die momentan adressierten Zeile einmal in den Datenpuffer 94 gelesen worden ist, wobei die tatsächlichen Unterspaltenidentifizierer verwendet werden, welche durch den Leseadressgenerator erzeugt werden, die Werte von T-Unterspalte, welche in dem Zeiger-FIFO 95 gespeichert sind, dann sequenziell als Zeiger in den Datenpuffer 94 verwendet werden, um sicherzustellen, dass die 87-Byte-Abschnitte, welche jeder Unterspalte entsprechen, in der richtigen Reihenfolge aus dem Datenpuffer 94 gelesen werden.
Der Fachmann erkennt, dass die Ausführungsformen des "Virtual Concatenation"-Empfängers der 3–9 leicht implementiert werden können, zum Beispiel in dem geeignete Veränderungen und/oder Zusätze bezüglich der Software, Hardware oder sowohl der Software als auch der Hardware bei herkömmlichen "Virtual Concatenation"-Empfängern vorgenommen werden.
Obwohl vorab erfindungsgemäße Ausführungsformen im Detail beschrieben worden sind, wird dadurch der Umfang der Erfindung, welche in einer Vielzahl von Ausführungsformen ausgeführt werden kann, nicht begrenzt.
Zusammenfassung
Beim Verarbeiten von empfangenen "Virtual Concatenation"-Rahmen kann die Speicherschreibadresse derart geeignet gesteuert werden, dass Bankumschaltungen erzwungen werden, wenn eine Adressstreuung auftritt. Beliebige Identifizierer, welche den ankommenden Rahmen und Unterspalten davon zugewiesenen werden, werden anstelle einer H4-Information verwendet, um die Speicherschreibadressen zu berechnen.
(3)

Claims

Verfahren zur Bearbeitung eines empfangenen "Virtual Concatenation"-Rahmens, umfassend: Zuweisen eines Rahmenidentifizierers zu dem Rahmen, wobei der Rahmenidentifizierer von einer Rahmenidentifikationsinformation, welche in dem Rahmen enthalten ist, unabhängig ist; Verwenden des Rahmenidentifizierers, um Speicherschreibadressen für jeweilige Dateneinheiten, welche in dem Rahmen enthalten sind, zu berechnen; und Schreiben der Dateneinheiten in einen Speicher bei den jeweils entsprechenden Speicherschreibadressen.
Verfahren nach Anspruch 1, aufweisend: Empfangen einer Mehrzahl von "Virtual Concatenation"-Rahmen, und Zuweisen eines jeweils entsprechenden Rahmenidentifizierers zu jedem der Rahmen, welcher unabhängig von der Rahmenidentifikationsinformation ist, welche innerhalb des Rahmens enthalten ist, und Zuweisen des Rahmenidentifizierers, um eine zeitliche Reihenfolge, in welcher die Rahmen empfangen werden, darzustellen.
Verfahren nach Anspruch 1, aufweisend: Zuweisen eines Unterspaltenidentifizierers zu einer Unterspalte innerhalb des Rahmens, welcher unabhängig von einer Unterspaltenidentifikationsinformation ist, welche in der Unterspalte enthalten ist, und Verwenden des Unterspaltenidentifizierers, um die Speicherschreibadressen zu berechnen.
Verfahren nach Anspruch 3, aufweisend: Lesen der Dateneinheiten aus einem Speicher, wobei der Leseschritt ein Umsetzen der Rahmenidentifikationsinformation und ein Umsetzen der Unterspaltenidentifikationsinformation auf weist, und Verwenden des Rahmenidentifizierers und des Unterspaltenidentifizierers, um die Leseadressen für die jeweiligen Dateneinheiten zu berechnen.
Verfahren nach Anspruch 1, aufweisend: Lesen der Dateneinheiten aus dem Speicher, wobei der Leseschritt ein Umsetzen der Rahmenidentifikationsinformation in den Rahmenidentifizierer und ein Verwenden des Rahmenidentifizierers aufweist, um die Speicherleseadressen für die jeweiligen Dateneinheiten zu berechnen.
Verfahren nach Anspruch 1, wobei die Dateneinheiten Bytes sind.
Verfahren zur Bearbeitung einer Unterspalte in einem empfangenen "Virtual Concatenation"-Rahmen, umfassend: Zuweisen eines Unterspaltenidentifizierers zu der Unterspalte, welcher unabhängig von einer Unterspaltenidentifikationsinformation ist, welche in der Unterspalte enthalten ist; Verwenden des Unterspaltenidentifizierers, um Speicherschreibadressen für jeweilige Dateneinheiten, welche in der Unterspalte enthalten sind, zu berechnen; und Schreiben der Dateneinheiten in einen Speicher bei den jeweils entsprechenden Speicherschreibadressen.
Verfahren nach Anspruch 7, aufweisend: Empfangen einer Mehrzahl von Unterspalten in einem "Virtual Concatenation"-Rahmen, und Zuweisen eines jeweils entsprechenden Unterspaltenidentifizierers zu jeder der Unterspalten, welcher unabhängig von einer Unterspaltenidentifikationsinformation ist, welche in der Unterspalte enthalten ist, und Zuweisen des Unterspaltenidentifizierers, um eine zeitli che Reihenfolge darzustellen, in welcher die Unterspalten empfangen werden.
Verfahren nach Anspruch 8, aufweisend: Empfangen einer Mehrzahl von "Virtual Concatenation"-Rahmen, Zuweisen eines jeweils entsprechenden Rahmenidentifizierers zu jedem der Rahmen, welcher unabhängig von einer Rahmenidentifikationsinformation ist, welche in dem Rahmen enthalten ist, und Zuweisen des Rahmenidentifizierers, um eine zeitliche Reihenfolge darzustellen, in welcher die Rahmen empfangen werden.
Verfahren nach Anspruch 7, aufweisend: Lesen der Dateneinheiten aus dem Speicher, wobei der Leseschritt ein Verwenden der Unterspaltenidentifikationsinformation, um Speicherleseadressen für die jeweiligen Dateneinheiten zu berechnen, ein temporäres Speichern der Dateneinheiten, ein Umsetzen der Unterspaltenidentifikationsinformation in den Unterspaltenidentifizierer und ein Verwenden des Unterspaltenidentifizierers, um die temporär gespeicherten Dateneinheiten abzurufen, aufweist.
Verfahren zur Bearbeitung eines empfangenen "Virtual Concatenation"-Rahmens, umfassend: Erzeugen von Speicherschreibadressen für jeweilige Dateneinheiten, welche in einer Zeile des Rahmens enthalten sind; Schreiben der Dateneinheiten in einen Speicher bei jeweils entsprechenden Speicherschreibadressen; Identifizieren einer ersten und einer zweiten Dateneinheit jeder Zeile, welche benachbart sind und eine jeweils entsprechende erste und zweite Speicherschreibadresse aufweisen, welche sich voneinander um mindestens einen vorbestimmten Betrag unterscheiden; und wobei die erste und die zweite Speicherschreibadresse bewirken, dass die erste bzw. die zweite Dateneinheit in eine erste bzw. eine zweite Bank des Speichers geschrieben werden.
Verfahren nach Anspruch 11, wobei die erste und die zweite Dateneinheit jeweils in einer ersten und einer zweiten Unterspalte in dem Rahmen enthalten sind, welche benachbart sind.
Verfahren nach Anspruch 12, wobei der Schreibschritt ein Schreiben all der Dateneinheiten der ersten Unterspalte in die erste Speicherbank und ein Schreiben all der Dateneinheiten der zweiten Unterspalte in die zweite Speicherbank aufweist.
Verfahren nach Anspruch 12, wobei der Erzeugungsschritt ein Zuweisen des Unterspaltenidentifizierers zu der ersten bzw. der zweiten Unterspalte, welche jeweils unabhängig von einer Unterspaltenidentifikationsinformation ist, die in der ersten bzw. der zweiten Unterspalte enthalten ist, und ein Verwenden des ersten bzw. des zweiten Unterspaltenidentifizierers, um die erste bzw. zweite Speicherschreibadresse zu erzeugen, aufweist.
Verfahren nach Anspruch 14, wobei der erste bzw. der zweite Unterspaltenidentifizierer eine Position anzeigt, welche durch die erste bzw. die zweite Unterspalte in einer zeitliche Reihenfolge der Unterspalten eingenommen wird.
Verfahren nach Anspruch 14, wobei der Schreibschritt den ersten und den zweiten Unterspaltenidentifizierer aufweist, welche bewirken, dass die erste bzw. zweite Dateneinheit in die erste bzw. zweite Bank des Speichers geschrieben wird.
Verfahren nach Anspruch 16, wobei der Erzeugungsschritt ein Bereitstellen von jeweiligen Abschnitten des ersten bzw. zweiten Unterspaltenidentifizierers als Bankauswahlabschnitt der ersten bzw. zweiten Speicherschreibadresse aufweist.
Verfahren nach Anspruch 16, wobei der erste und der zweite Unterspaltenidentifizierer aufeinander folgende Integer sind.
Verfahren nach Anspruch 14, wobei der Identifikationsschritt ein Verwenden des ersten und des zweiten Unterspaltenidentifizierers, um die erste und die zweite Dateneinheit zu identifizieren, aufweist.
Verfahren nach Anspruch 11, wobei der Schreibschritt ein Schreiben der ersten Dateneinheit in den Speicher und danach ein Schreiben der zweiten Dateneinheit in den Speicher aufweist, und wobei der vorbestimmte Betrag ausreicht, um einen Zeilenwechsel in dem Speicher zwischen den Schritten des Schreibens der ersten und der zweiten Dateneinheit zu erfordern.
Verfahren nach Anspruch 11, wobei der Identifikationsschritt ein Zählen von Dateneinheiten in der Zeile aufweist.
"Virtual Concatenation"-Empfangsvorrichtung, umfassend: einen Eingang zum Empfangen eines "Virtual Concatenation"-Rahmens; einen Speicher, welcher mit dem Eingang gekoppelt ist, um darin Dateneinheiten, welche in dem Rahmen enthalten sind, zu speichern; einen Schreibadressgenerator, um einen Rahmenidentifizierer dem Rahmen zuzuweisen, welcher von einer Rahmenidentifikationsinformation, welche in dem Rahmen enthalten ist, unabhängig ist; und einen Adressberechner, welcher mit dem Schreibadressgenerator gekoppelt ist, um den Rahmenidentifizierer zu verwenden, um die Speicherschreibadressen zur Verwendung beim Speichern der Dateneinheiten in dem Speicher zu berechnen.
Vorrichtung nach Anspruch 22, wobei der Eingang eine Mehrzahl von "Virtual Concatenation"-Rahmen empfängt, wobei der Schreibadressgenerator jedem der Rahmen einen jeweils entsprechenden Rahmenidentifizierer, welcher von der Rahmenidentifikationsinformation, welche in dem Rahmen vorhanden ist, unabhängig ist, und wobei der Schreibadressgenerator weiter die Rahmenidentifizierer zuweist, um eine zeitliche Reihenfolge, in welcher die Rahmen empfangen werden, darzustellen.
Vorrichtung nach Anspruch 22, welche einen Umsetzer mit einem Eingang zum Empfang der Rahmenidentifikationsinformation aufweist, wobei der Umsetzer die Rahmenidentifikationsinformation in den Rahmenidentifizierer umsetzt, wobei der Adressberechner mit dem Umsetzer gekoppelt ist, um den Rahmenidentifizierer zu verwenden, um die Speicherleseadressen zur Verwendung beim Lesen der jeweiligen Dateneinheiten aus dem Speicher zu berechnen.
Vorrichtung nach Anspruch 22, wobei der Schreibadressgenerator weiter einen Unterspaltenidentifizierer einer Unterspalte in dem Rahmen zuweist, welcher unabhängig von einer Unterspaltenidentifikationsinformation ist, welche in der Unterspalte enthalten ist, wobei der Adressberechner den Un terspaltenidentifizierer verwendet, um die Speicherschreibadressen zu berechnen.
Vorrichtung nach Anspruch 25, welche einen Umsetzer mit einem Eingang aufweist, um die Rahmenidentifikationsinformation und die Unterspaltenidentifikationsinformation zu empfangen, wobei der Umsetzer die Rahmenidentifikationsinformation bzw. die Unterspaltenidentifikationsinformationen in den Rahmenidentifizierer bzw. den Unterspaltenidentifizierer umsetzt, wobei der Adressberechner mit einem Ausgang des Umsetzers und mit dem Umsetzereingang gekoppelt ist, um den Rahmenidentifizierer und die Unterspaltenidentifikationsinformation zu verwenden, um die Speicherleseadressen zur Verwendung beim Lesen der jeweiligen Dateneinheiten aus dem Speicher zu berechnen.
Vorrichtung nach Anspruch 22, wobei der "Virtual Concatenation"-Rahmen entweder ein SONET-"Virtual Concatenation"-Rahmen oder ein SDH-"Virtual Concatenation"-Rahmen ist.
"Virtual Concatenation"-Empfangsvorrichtung, umfassend: einen Eingang, um einen "Virtual Concatenation"-Rahmen zu empfangen; einen Speicher mit einer Mehrzahl von Bänken, wobei der Speicher mit dem Eingang gekoppelt ist, um Dateneinheiten, welche in dem Rahmen enthalten sind, zu speichern; einen Adressberechner, um Speicherschreibadressen zur Verwendung beim Speichern jeweiliger Dateneinheiten, welche in einer Zeile des Rahmens enthalten sind, in dem Speicher, zu erzeugen; einen Schreibadressgenerator, um eine erste und eine zweite jeweils miteinander benachbarte Dateneinheit der Zeile zu identifizieren, welche jeweils eine entsprechende erste und eine zweite Speicherschreibadresse aufweist, welche sich um mindestens einen vorbestimmten Betrag voneinander unterscheiden, wobei der Adressberechner mit dem Schreibadressgenerator gekoppelt ist und auf das Identifizieren reagiert, um die erste und die zweite Speicherschreibadresse derart zu erzeugen, dass die erste bzw. zweite Dateneinheit in die erste bzw. zweite Bank des Speichers geschrieben wird.
Vorrichtung nach Anspruch 28, wobei die erste und die zweite Dateneinheit in der jeweiligen miteinander benachbarten ersten und zweiten Unterspalte in dem Rahmen enthalten ist.
Vorrichtung nach Anspruch 29, wobei der Schreibadressgenerator der ersten und der zweiten Unterspalte jeweilige Unterspaltenidentifizierer zuweist, welche jeweils unabhängig von einer Unterspaltenidentifikationsinformation sind, welche jeweils in der ersten und der zweiten Unterspalte enthalten sind, wobei der Adressberechner den ersten bzw. den zweiten Unterspaltenidentifizierer verwendet, um die erste bzw. die zweite Speicherschreibadresse zu erzeugen.
Vorrichtung nach Anspruch 30, wobei der erste bzw. der zweite Unterspaltenidentifizierer eine Position anzeigt, welche durch die erste bzw. die zweite Unterspalte in einer zeitlichen Folge von Unterspalten besetzt sind.
Vorrichtung nach Anspruch 30, wobei der Adressberechner Abschnitte des ersten bzw. des zweiten Unterspaltenidentifizierers als Bankauswahlabschnitte der ersten bzw. der zweiten Speicherschreibadresse bereitstellt.
Vorrichtung nach Anspruch 32, wobei der erste und der zweite Unterspaltenidentifizierer aufeinander folgende Integer sind.
Vorrichtung nach Anspruch 28, wobei der vorbestimmte Betrag ausreicht, um einen Zeilenwechsel in dem Speicher zwischen einem ersten Schreibvorgang auf die erste Speicherschreibadresse und einem zweiten Schreibvorgang auf die zweite Schreibadresse zu erfordern.
Vorrichtung nach Anspruch 28, wobei die Speicherbänke DRAM-Bänke aufweisen.
"Virtual Concatenation"-Empfangsvorrichtung, umfassend: einen Eingang, um eine Unterspalte eines "Virtual Concatenation"-Rahmens zu empfangen; einen Speicher, welcher mit dem Eingang gekoppelt ist, um darin Dateneinheiten, welche in der Unterspalte enthalten sind, zu speichern; einen Schreibadressgenerator, um der Unterspalte einen Unterspaltenidentifizierer zuzuweisen, welcher von einer Unterspaltenidentifikationsinformation unabhängig ist, welche in der Unterspalte enthalten ist; und einen Adressberechner, welcher mit dem Schreibadressgenerator gekoppelt ist, um den Unterspaltenidentifizierer zu verwenden, um Speicherschreibadressen zur Verwendung beim Speichern der Dateneinheiten in dem Speicher zu berechnen.
Vorrichtung nach Anspruch 36, wobei der Eingang eine Mehrzahl der Unterspalten empfängt, wobei der Schreibadressgenerator jeder der Unterspalten einen jeweils entsprechenden Unterspaltenidentifizierer zuweist, welcher von der Unterspaltenidentifikationsinformation unabhängig ist, welche in der Unterspalte enthalten ist, wobei der Schreibadressgenerator die Unterspaltenidentifizierer darüber hinaus zuweist, um eine zeitliche Reihenfolge, in welcher die Unterspalten empfangen werden, darzustellen.
Vorrichtung nach Anspruch 37, wobei der Eingang eine Mehrzahl der "Virtual Concatenation"-Rahmen empfängt, wobei der Schreibadressgenerator jedem der Rahmen einen jeweils entsprechenden Rahmenidentifizierer zuweist, welcher von einer Rahmenidentifikationsinformation unabhängig ist, welche in dem Rahmen enthalten ist, wobei der Schreibadressgenerator darüber hinaus die Rahmenidentifizierer zuweist, um eine zeitliche Reihenfolge, in welcher die Rahmen aufgenommen werden, darzustellen.
Vorrichtung nach Anspruch 36, welche einen Umsetzer mit einem Eingang aufweist, um die Unterspaltenidentifikationsinformation aufzunehmen, wobei der Umsetzer die Unterspaltenidentifikationsinformation in den Unterspaltenidentifizierer umsetzt, wobei der Adressberechner mit dem Umsetzereingang gekoppelt ist, um die Unterspaltenidentifikationsinformation zu verwenden, um die Speicherleseadressen zur Verwendung beim Lesen der Dateneinheiten aus dem Speicher zu berechnen.
Vorrichtung nach Anspruch 36, wobei der "Virtual Concatenation"-Rahmen entweder ein SONET-"Virtual Concatenation"-Rahmen oder ein SDH-"Virtual Concatenation"-Rahmen ist.
Vorrichtung zur Bearbeitung eines empfangenen "Virtual Concatenation"-Rahmens, umfassend: Mittel, um dem Rahmen einen Rahmenidentifizierer zuzuweisen, welcher unabhängig von einer Rahmenidentifikationsinformation ist, welche in dem Rahmen enthalten ist; Mittel, um den Rahmenidentifizierer zu verwenden, um Speicherschreibadressen für jeweilige Dateneinheiten, welche in dem Rahmen enthalten sind, zu berechnen; und Mittel, um die Dateneinheiten an den jeweils entsprechenden Speicherschreibadressen in einen Speicher zu schreiben.
Vorrichtung zur Bearbeitung einer Unterspalte in einem empfangenen "Virtual Concatenation"-Rahmen, umfassend: Mittel, um der Unterspalte einen Unterspaltenidentifizierer zuzuweisen, welcher von einer Unterspaltenidentifikationsinformation unabhängig ist, welche in der Unterspalte enthalten ist; Mittel, um den Unterspaltenidentifizierer zu verwenden, um Speicherschreibadressen für jeweilige Dateneinheiten, welche in der Unterspalte enthalten sind, zu berechnen; und Mittel, um die Dateneinheiten an den jeweils entsprechenden Speicherschreibadressen in einen Speicher zu schreiben.
Vorrichtung zur Bearbeitung eines empfangenen "Virtual Concatenation"-Rahmens, umfassend: Mittel, um Speicherschreibadressen für jeweilige Dateneinheiten, welche in einer Zeile des Rahmens enthalten sind, zu erzeugen; Mittel, um die Dateneinheiten an den jeweils entsprechenden Speicherschreibadressen in einen Speicher zu schreiben; Mittel, um eine erste und eine zweite jeweils miteinander benachbarte Dateneinheit der Zeile zu identifizieren, welche jeweils entsprechende erste und zweite Speicherschreibadressen aufweist, welche sich um mindestens einen vorbestimmten Betrag voneinander unterscheiden; und Mittel, welche auf das Identifizieren derart reagieren, dass die erste und die zweite Speicherschreibadresse derart er zeugt wird, dass die erste bzw. zweite Dateneinheit in eine erste bzw. zweite Bank eines Speichers geschrieben wird.