DE1114049B - - Google Patents
Info
- Publication number
- DE1114049B DE1114049B DE19591114049 DE1114049A DE1114049B DE 1114049 B DE1114049 B DE 1114049B DE 19591114049 DE19591114049 DE 19591114049 DE 1114049 A DE1114049 A DE 1114049A DE 1114049 B DE1114049 B DE 1114049B
- Authority
- DE
- Germany
- Prior art keywords
- memory
- information
- line
- circuits
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/06—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element
- G11C11/06007—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit
- G11C11/06014—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit using one such element per bit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Storage Device Security (AREA)
- Credit Cards Or The Like (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
Description
jeist κι; HiJ1 ffoc·
PhI BI. ^ f.Z
I17450IXc/42m
anmeldetag: 23.dezember 1959
Die Erfindung befaßt sich mit der Steuerung von Speichern in informationsverarbeitenden Einrichtungen.
Beim Betrieb solcher Einrichtungen, die große Mengen von Daten speichern, tritt das Bedürfnis
auf, ausgewählte mehr oder weniger große Teile des Speichers oder auch den ganzen Speicherinhalt
zu löschen, z. B. weil die darin enthaltene Information veraltet ist. Es wäre sehr zeitraubend, diese
Löschung durch einzelne Ansteuerung der Register zu bewirken. Eine andere bei solchen Speichern vorkommende
Aufgabe ist es, die unbeabsichtigte oder unberechtigte Änderung oder Löschung eines beliebigen
Teiles des Speicherinhaltes zu verhindern. Dieses Problem kann z. B. auftreten, wenn ein Speicher
in zwei Teile geteilt ist, deren einer unveränderliche Informationen enthält, während der andere der Veränderung
unterworfene Informationen aufnehmen soll, oder es sind im selben Speicher zwei verschiedene
Programme für zwei verschiedene Aufgaben, von verschiedenen Bedienungspersonen behandelt, enthalten.
Wenn eines dieser Programme geändert wird, so kann das eine Programm, z. B. durch Irrtum in der
Adressierung, Angaben des anderen Programms ungewollt ändern. Besteht jedoch die Möglichkeit, einen
bestimmten Teil des Speichers so zu sperren, daß ,keine neue Information darin eingetragen werden
kann und daß eine Anzeige stattfindet, wenn ein unerlaubter Teil des Speichers angesprochen wurde, so
sind keine Informationsverluste mehr zu befürchten. Die Erfindung eignet sich besonders zur Anwendung
auf Speicher vom Matrix-Typ. Diese Speicherart hat die Eigenschaft der direkten Zugänglichkeit und kann
zusätzlich die Eigenschaft der zerstörenden Ablesung haben. Die unmittelbare Zugänglichkeit hat ein
Speicher dann, wenn seine Teile nicht in einer vorgegebenen Ordnung bearbeitet werden müssen. Die
zerstörende Ablesung hat die Folge, daß das Auslesen der Information den Speicher löscht, daß der
!Speicherinhalt auf ein Zwischenregister übertragen wird und die Information wieder eingetragen werden
muß, falls sie erhalten bleiben soll, oder daß sie durch neue Information ersetzt werden kann. Die
Magnetkernmatrix ist ein Beispiel für eine derartige Speicherart.
Die Einschränkung der Ansteuermöglichkeit wird durch das Verfahren nach der Erfindung dadurch
erreicht, daß dem ganzen Speicher oder beliebigen Teilen desselben ein weiteres Speicherelement oder
Speicherelemente zugeordnet sind, deren Speicher-' inhalie vorbestimmte Operationen, die den Inhalt der
zugehörigen Speicherteile betreffen, unterdrücken und/ oder modifizieren. Zur Durchführung dieses Ver-Verf
ahren und Anordnung
zur Einschränkung der Ansteuermöglichkeit von Informationsspeichern
zur Einschränkung der Ansteuermöglichkeit von Informationsspeichern
Anmelder:
International Business Machines Corporation, New York, N. Y. (V. St. A.)
Vertreter: Dipl.-Ing. H. E. Böhmer, Patentanwalt,
Böblingen (Württ.), Sindelfinger Str. 49
Böblingen (Württ.), Sindelfinger Str. 49
Beanspruchte Priorität:
V. St. v. Amerika vom 30. Dezember 1958
Werner Buchholz, Wappingers Falls, N. Y.,
und Lawrence Everett Kanter,
Poughkeepsie, N. Y. (V. St. A.),
sind als Erfinder genannt worden
25 fahrens ist z. B. bei einem Magnetkern-Matrixspeicher außer den der Informationsspeicherung dienenden
Ebenen von Magnetkernen eine weitere Ebene von Magnetkernen vorgesehen, deren Ausgangssignal
einem Zwischenspeicher zugeführt und zur Steuerung logischer Schaltungen weitergegeben wird,
die den befohlenen Entnahme- oder Schreibvorgang wahlweise beeinflussen.
Weitere Merkmale des den Gegenstand der Erfindung bildenden Verfahrens sind den Unteransprüchen
zu entnehmen.
Das nachstehend beschriebene Anwendungsbeispiel des den Gegenstand der Erfindung bildenden Verfahrens
wird an Hand der Zeichnungen näher erläutert.
Fig. 1 und 1 a sind zwei wesentlich gleiche Blockdarstellungen eines Datenverarbeitungssystems, in
dem das erfindungsgemäße Verfahren angewandt wird;
Fig. 2 bis 5 sind perspektivische Schemadarstellungen für benutzte Speicherverdrahtung;
Fig. 6 und 6 a zeigen Einzelheiten zu Fig. 1 und 1 a, und
Fig. 7 und 7 a sind Schaltungen zur Auswahl von Speicherteilen.
109 689/130
Zunächst soll die Erfindung in allgemeiner Form unter Bezugnahme auf die Fig. 1 erläutert werden.
Dann folgt die Verdrahtung des Speichersystems mittels der Fig. 2 bis 5. Schließlich sollen Einzelheiten
der Erfindung in den Fig. 6, 6 a und 7, 7 a besprochen werden.
In der Fig. 1 ist das erfindungsgemäße Verfahren bei Anwendung auf ein Informationsverarbeitungssystem mit einem Magnetkernspeicher beschrieben,
der in einem Block 20 sieben Ebenen von Magnetkernen enthält. In jeder Ebene sind in 32 Zeilen und
32 Spalten insgesamt 1024 Magnetkerne untergebracht. Die Ebenen seien so übereinandergeschichtet,
daß 1024 vertikale Spalten zu sieben Kernen entstehen, die man als 1024 Register mit einer Kapazität
von je sieben Bits betrachten kann. Der Inhalt eines solchen Registers soll allgemein als Wort oder Zeichen
bezeichnet werden, ohne Rücksicht auf seine besondere Bedeutung.
Erfindungsgemäß wird diesen sieben als Speicherebenen bezeichneten Ebenen eine weitere achte Ebene
22 hinzugefügt, die in quadratischer Anordnung nochmals 1024 Kerne in gleicher Anordnung wie die
Speicherebenen enthält. Diese weiterhin Hilfsebene genannte Ebene 33 wird von der Hilfsebenensteuerung
23 gesteuert, deren Einzelheiten in den Fig. 7 und 7 a enthalten sind.
Um eines der 1024 Register auszuwählen, um einen Wert dort einzuspeichern oder zu entnehmen, sind
ein Adressenregister 24 und Adressenentschlüßler 26, 28, 30 und 32 vorgesehen. Über die Klemme 34
kann ein Schreibbefehl den Entschlüßlern 28 und 30 und über Klemme 36 ein Lesebefehl den Entschlüßlern
26 und 32 zugeführt werden. Die Entschlüßler 26, 28, 30 und 32 steuern die Lesetreiber 38 und 44
bzw. die Lesevorspann- und Schreibtreiber 40 und 42; letztere werden außerdem noch über die Klemme 46
mit Vormagnetisierungssignalen versehen. Die Treiber steuern paarweise X- und Y-Schaltmatrizen 50
und 48, die ihrerseits je eine von zweiunddreißig X- und Y-Leitungen erregen und damit ein Register und
einen Kern der Hilfsebene auswählen.
Jede der sieben Speicherebenen ebenso wie die Hilfsebenen haben eine alle Kerne der Ebene durchdringende
Abfühlwicklung 5, die zu je einem Abfühlverstärker führt. Für die sieben Speicherebenen ist in
Fig. 1 nur ein Block 52 dargestellt, der stellvertretend für die sieben Verstärker der Speicherebene gezeichnet
ist, sowie ein Block 54 für die Hilfsebene. Wenn in der Zeichnung nur eine Leitung oder ein Block
gezeichnet ist, der stellvertretend für mehrere sein soll, so ist die entsprechende Zahl in Klammern eingesetzt.
Der Ausgang der Abfühlverstärker 52 führt über (in Fig. 1 nicht gezeigte) Torschaltungen zu
einem 7-Bit-Zwischenregister 56, das aus bistabilen Anordnungen bestehen kann, während der Ausgang
des Verstärkers 54 zu einem einzigen Trigger, dem Zustandstrigger 58, führt. Die in Fig. 1 weggelassenen
Torschaltungen sind in Einzelheiten in den Fig. 6 und 6 a enthalten. Aus dem Zwischenregister 56 gelangt
die Information zu den Auswerteinrichtungen des zugehörigen Rechners über die Leitung 62 bzw. (in
Fig. 1 a) 62a.
Während die bisherige Beschreibung für die Fig. 1 und 1 a galt, soll nunmehr zunächst die Beschreibung
an Hand der Fig. 1 fortgesetzt werden. Die Ausgänge des Zwischenregisters 56 führen zu je einem von
sieben UND-Kreisen, die in Fig. 1 durch den Block 60 dargestellt sind; der Ausgang des Zustandstriggers
58 führt zum zweiten Eingang dieser sieben UND-Kreise (s. auch Fig. 6). Die Ausgänge der UND-Kreise
(Leitungsgruppe 62) sind weiter an Umkehrschaltungen 64 angeschlossen, die zu je einem Eingang
der UND-Schaltungen 66 führen. Über die ODER-Schaltungen 68 sind die Sperrtreiber 70 angeschlossen,
welche die Sperrwicklungen (Z) des Speichers 20 steuern. Die Lesesteuerleitung 72 öffnet die
UND-Schaltungen 66. Über die Leitungsgruppe 74 kann neue Information zu einem Eingangsregister 76
gebracht und, gesteuert durch Torimpulse, auf Leitung 80 durch die UND-Schaltungen 78 zu den ODER-Schaltungen
68 weitergeleitet werden. Die Arbeitsweise der Anordnung nach Fig. 1 soll nun unter Berücksichtigung
mehrerer Maschinenbefehle betrachtet werden. Es liege ein Lesebefehl vor, welcher die Entnahme
einer in der Adresse A befindlichen Information und deren Weiterleitung zum Gegenstand hat.
Die Adresse A wird dazu vorübergehend in dem Adressenregister 24 gespeichert. Die Adresse wird
von den Entschlüßlern 26,28,30 und 32 entschlüsselt,
und die Schaltmatrizen 48 und 50 werden über die Treiber 38, 40, 42 und 44 betätigt. Es entsteht ein
Leseimpuls durch die ausgewählten Kerne, die an ihrer Abfühlwicklung ein Signal abgeben, falls sie im
EIN-Zustand waren. Über die Verstärker 52 und 54 werden diejenigen Trigger in den EIN-Zustand versetzt
(vorher waren alle auf »0«), die einem im EIN-Zustand befindlichen Kern zugeordnet sind. Durch
die Leseimpulse werden das Register und der eine Kern der Hilfsebene gelöscht, aber die früher darin gespeicherte
Information ist nicht verloren, sondern nunmehr im Zwischenregister 56 und im Zustandstrigger58
enthalten. Bei der hier zu besprechenden Arbeitsweise wird die Hilfsebene als Löschebene benutzt,
wie aus ihrer noch näher zu erläuternden Aufgabe hervorgeht.
War das in dem ausgelesenen Kern der Löschebene und das nun im Trigger 58 gespeicherte Bit eine »1«,
so läßt der UND-Kreis 60 die Information aus dem Zwischenregister 56 über die Leitungsgruppe 62 zur
Weiterverarbeitung passieren. War dieses Bit jedoch eine »0«, so sind die UND-Kreise 60 gesperrt mit der
Wirkung, daß nur Nullen zur Weiterverarbeitung über die Leitung 62 laufen. Das Ergebnis ist dasselbe, als
wenn der Speicher an der Adresse A ursprünglich nur Nullen enthalten hätte, oder wenn diese Speicherstelle
gelöscht gewesen wäre.
Im weiteren Verlauf der Operation schließt sich dem Lesen ein Schreibvorgang an, bei dem die von
den Invertern 64 komplementierte Information über die UND-Kreise 66 und die ODER-Kreise 68 zu dem
Sperrtreiber 70 gelangt. Als Folge davon senden die Sperrtreiber für jedes im Register 56 enthaltene »0«-
Bit einen Sperrstrom über die Z-Leitungen, so daß im Speicher 20 die ursprüngliche Information wieder
eingeschrieben wird. Dies gilt für den Fall, daß im Zustandstrigger 58 eine »1« enthalten war. War dort
jedoch eine »0« enthalten, so bleiben alle Kerne der Adressenstelle A im Nullzustand, dieser Speicherplatz
ist gelöscht. Da für die Lösch- (Hilfs-) Ebene kein Sperrtreiber vorgesehen ist, bringt der Schreibimpuls
den betreffenden Kern der Löschebene zum »!«-Zustand und gibt dadurch die zugehörigen Speicherplätze
für den normalen Gebrauch frei.
Obwohl die Erfindung vorzugsweise die Leseoperation betrifft, soll wegen der Vollständigkeit und
Klarheit der Beschreibung jetzt angenommen werden, daß der nächste Befehl lautet, ein Informationswort
von Rechenschaltungen zu übernehmen und diese Information an der Adressenstelle B einzuschreiben.
Obwohl das eine Schreiboperation ist, beginnt der Speicher normal mit einer Leseoperation, während
welcher die Adresse B ausgewählt und der Inhalt dieses Speicherplatzes durch einen Leseimpuls gelöscht
wird. Da die Information aus dem Adressenplatz B nicht langer gebraucht wird, werden die Lesesignale
nicht ausgewertet und, wie oben bemerkt wurde, hat die Löschebene und ihr Inhalt keine
Wirkung auf die Schreiboperation. Während des Schreibabschnittes des Speicherzyklus geht neue Information
vom Rechner über die Leitungsgruppe 74 ein und wird in invertierter Form im Register 76 aufgenommen.
Der Torimpuls der Leitung 80 öffnet die UND-Schaltung 78, so daß die Information für den
Sperrtreiber 70 weiterläuft. Diese arbeiten jetzt für die neue Information genauso wie beim Wiedereinschreiben
der entnommenen. Die Lösch-(HiKs-) Ebene bezeichnet also für die angeschlossenen Einrichtungen
ein Register des Speichers als gelöscht, ohne daß dieses tatsächlich gelöscht war. Die Einstellung dieser
Löschebene erfolgt durch die Hilfsebenensteuerung 23, der Befehle von der Art »Lösche Speicherabschndtt
0«, »Lösche Speicherabschnitte 0 und 1«, »Lösche ganzen Speicher« oder ähnliche gegeben
werden. Der Befehl wird entschlüsselt, und Treiber in der Steuerung 23 versetzen alle Kerne der gewünschten
Speicherabschnitte der Löschebene 22 in den »O«-Zustand. Die Folge ist, wie schon beschrieben
wurde, daß beim Auslesen der betreffenden Speicherstelle nur »0« nach außen abgegeben und die Speicherstelle
tatsächlich gelöscht wird. Bei der anschließenden Schreiboperation wird der betroffene Kern der
Löschebene in den »1 «-Zustand gebracht (es ist kein Sperrtreiber vorhanden). Der »0«-Zustand des Kernes
der Löschebene zeigt also dem Rechner an, daß die betreffende Speicherstelle nicht gelesen werden soll.
Der Wechsel nach »1« dieses Speicherkernes hebt diese Beschränkung auf und gibt diesen Speicherteil
für den normalen Gebrauch frei.
In den Fig. 2 bis 5 ist in größerer Ausführlichkeit ein dreidimensionaler Speicher 150 dargestellt, bei
dem die HiKs- (Lösch-) Ebene mit eingebaut ist; diese Anordnung entspricht den beiden Blocks 20 und 22
der Fig. 1. Auf den sieben Speicherebenen und der Hilfsebene sind je 1024 Magnetkerne in 32 Zeilen
und 32 Spalten enthalten; außerdem enthält die Anordnung noch eine Blindebene; die sieben Speicherebenen
seien weiterhin als C-Bit-Ebene, ß-Bit-Ebene, A -Bit-Ebene, 8-Bit-Ebene, 4-Bit-Ebene, 2-Bit-Ebene
und 1-Bit-Ebene bezeichnet entsprechend den früher schon erwähnten sieben Bits, durch die ein
Zeichen dargestellt werden soll. Jeden Kern in den sieben Speicherebenen durchdringen vier Leitungen,
die beiden Z- und Y-Leitungen, eine Sperrleitung Z und eine Abfühlleitung 5.
Es sind zweiunddreißig Z-Leitungen ZZO, XX 32,
ZZ 64 ... XX 960 und XX 992 und zweiunddreißig Y-Leitungen YYO, YYl, YY2...YY30 und
YY 31 vorhanden, die sich unter 90° kreuzen (s. Fig. 3). Die Z- und Y-Leitungen in der Hilfsebene
sind mit den betreffenden Leitern der Speicherebene in Reihe geschaltet. Die Z- und F-Leitungen durchsetzen
also nacheinander die Hilfsebene und die sieben Speicherebenen und sind dann über einen
20-Ohm-Widerstand zusammengeschlossen. Es wird noch festgestellt, daß jeder zweite Z- und Y-Leiter
vor dem Eintritt in die Hilfsebene über die Blindebene geführt ist, so daß die Z- und Y-Leiter abwechselnd
in entgegengesetzter Richtung durch jede Ebene kufen. So wird z. B. der Leiter ZZO unmittelbar
zur Hilfsebene und von vorn nach hinten durch sie geführt, während der Leiter XXl unmittelbar zur
Blindebene gelangt, durch diese von vorn nach hinten
ίο läuft und die Hilfsebene von hinten nach vorn durchdringt
usw. Infolge dieser Anordnung ist es im Zusammenhang mit dem über Widerstände angeschlossenen
nicht geerdeten Nullpunkt der Erregerleitungen möglich, daß ein Strom in dem ausgewählten Leiter
zum Nullpunkt gelangt und von dort aus über nicht ausgewählte Leiter zurückfließt, um so jede Störwirkung
durch induzierte Spannungen in diesen Leitern zu beseitigen.
Die sieben Z-Leitungen sind unabhängig voneinander durch je eine Ebene geführt und laufen mit den
F-Leitern dieser Ebene parallel. Sie sind mit jedem Kern dieser Ebene verkettet (s. die Darstellung in
Fig. 4). Ebenso unabhängig voneinander sind die 5-Leiter durch jede Ebene geführt, sie verlaufen
unter 45° zu den übrigen Leitern einer Ebene. Fig. 5 ist eine schematische Darstellung davon. Zur Kompensation
der durch Halbwahl hervorgerufenen Störimpulse durchsetzt der 5-Leiter einen Teil der Kerne
in einem und einen anderen Teil im anderen Sinne.
Im Speicher 150 wird jeder Kern von einem Z- und einem Y-Leiter durchsetzt. Zur Auswahl eines
Kernes führt jeder der beiden Leiter einen Strom, der für sich allein nicht zur Ummagnetisierung ausreicht;
die Summe bringt die Ummagnetisierung zustande.
Wird also ein Register des Speichers 150 (bestehend aus sieben Kernen) ausgewählt, so werden zwar die
am Schnittpunkt der Z- und Y-Leiter liegenden Kerne ummagnetisiert, die übrigen auf den Z- und
Y-Leitern liegenden Kerne erfahren jedoch eine Halbmagnetisierung und beschreiben auf ihrer
Hysteresekurve eine kleine Schleife; am Ende der Erregerströme nehmen sie nicht wieder den alten Zustand,
sondern einen »gestörten« Zustand ein. Das gilt sowohl für einen im »0«- als auch für einen im
»!«-Zustand befindlichen Kern. Durch die Führung der Abfühlleitung 5 heben sich die dadurch verursachten
Störspannungen zum größten Teil auf. Zudem kann, wie noch zu beschreiben ist, durch eine
Ausblendeinrichtung erreicht werden, daß nur »1«- Impulse durchgelassen und »0«-Impulse oder Halbwahlimpulse
unterdrückt werden.
Die Auswahl eines der zweiunddreißig Z- und Y-Leiter geschieht mittels zweier Magnetkernschalter;
jeder Schalter ist eine 4 · 8-Matrix, 50 für dieZ-Leiter
und 48 für die Y-Leiter (Fig. 1) zugeordnet. Jeder der zweiunddreißig Schaltkerne einer Matrix besteht aus
einem Magnetkern mit einer Lese-, einer Schreib- und einer Ausgangswicklung. Die Lesewicklungen sind
zeilenweise verbunden und führen zu Ausgängen der Lesetreiber 38 oder 44. Die Schreibwicklungen sind
zeilenweise verbunden und mit den Lesevorspannungsund Schreibtreibern 40 oder 42 verbunden. Die Ausgangswicklungen
einer Schaltmatrix führen zu den zweiunddreißig Z- (oder Y-) Leitern des Speichers 20
(Fig. 1), während die jenseitigen Enden der Ausgangswicklungen zu dem in Fig. 2 gezeichneten nicht
geerdeten Nullpunkt geführt sind. Jedes der 1024 adressierbaren Register des Speichers 20 (Fig. 1) ist
durch eine zehnstellige Binärzahl dargestellt, für die die folgende Tabelle einige Beispiele gibt.
512 | 256 | 128 | 64 | 32 | 16 | 8 | 4 | 2 | 1 | |
Adresse0000 ... Adresse 0001 ... |
0 0 |
0 0 |
0 0 |
0 0 |
0 0 |
0 0 |
0 0 |
0 0 |
0 0 |
0 1 |
Adresse 0766 ... | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
Adresse 1023 ... | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
Ein zehnteiliges Adressenregister 24 nimmt die Adressen zur Auswertung auf. Für das Auswählverfahren
soll hier ein Beispiel gegeben werden. Im Adressenregister 24 steht die Adresse 0766. Die ersten
fünf Stellen 1, 4, 8, 16 der zehnteiligen Binärzahl des Adressenregisters haben zweiunddreißig mögliche
Kombinationen und dienen zur Auswahl eines der zweiunddreißig F-Leiter des Speichers, während die
letzten fünf Stellen 32, 64, 128, 256 und 512 der Auswahl der zweiunddreißig X-Leiter dienen. Es sei angenommen,
daß die Speicherregister so numeriert sind, daß die Adresse 0766 am Schnittpunkt XX 736
und YY 30 liegt. Weiter werde angenommen, daß der Leiter XX 736 mit der Ausgangswicklung des Kernes
in der X-Schaltmatrix 50 verbunden ist, der am Schnittpunkt der zweiten Zeile und der achten Spalte
liegt. Der FF30-Leiter sei mit dem Kern verbunden,
der in der Matrix 48 am Schnittpunkt der achten Zeile und der siebenten Spalte liegt. Außerdem seien
alle Kerne beider Matrixschalter 48 und 50 ursprünglich im zurückgestellten Zustand. Auf ein Steuersignal
der Klemme 46 hin antworten die Treiber 40 und 42 mit Vormagnetisierungsströmen an die (im
Beispiel) zweiten, dritten und vierten Zeilen der Y-Schaltmatrix 48, welche alle Kerne dieser Zeilen nach
der negativen Sättigung treibt. Die Treiber in Block 42 verursachen Vormagnetisierungsströme in ihren
ersten, dritten und vierten Zeilen der AT-Schaltmatrix
50.
Dieser Vorgang findet zu Beginn der Leseperiode eines Speicherzyklus statt. Während derselben Impulszeit,
die etwa 4,5 μβ dauert, gelangt von der Steuerklemme 36 zu den Entschlüßlern26 und 32 ein
gleicher Impuls. Dieser verursacht in der Γ-Matrix 48 einen Strom in der siebten Spalte, und da nur ein
Kern, nämlich der an der Kreuzung der ersten Zeile und der siebten Spalte, nicht vormagnetisiert ist, wird
nur dieser Kern umgeschaltet und verursacht auf der Leitung YY 30 des Speichers 20 einen Halb-Magnefisierungsstrom.
Die Schaltmatrix 50 antwortet auf den Impuls von Klemme 36 mit einem Strom in der
achten Spalte, auf der nur ein Kern der zweiten Zeile nicht vormagnetisiert ist und zur Leitung
XY 736 einen Halb-Magnetisierungsstrom schickt.
Zur Lesezeit des Speicherzyklus gelangt ein positiver Impuls von Klemme 34 zu den Steuereinrichtungen, öo
welche daraufhin einen negativen Impuls an die erste Zeite asr ^-Matrix 48 anlegen. Da nur ein Kern eingestellt
war, wird auch nur dieser eine Kern zurückgestellt. Er versucht einen Halb-Schreibimpuls auf der
Leitung YY 30. Gleichzeitig verursacht der Steuerimpuls von Klemme 34 einen negativen Treiberimpuls
(im Beispiel) auf der zweiten Zeile der X-Schaltmatrix 50. Da in dieser Zeile nur ein Kern, nämlich
der in der achten Spalte eingestellt ist, wird nur dieser Kern rückgesetzt und verursacht einen positiven
Halb-Schreibimpuls auf der LeitungXX736. Das Wiedereinschreiben
erfolgt also auf derselben Adresse (0766), aus der entnommen wurde.
Ein Teil der Fig. 1 wurde in Fig. 6 mit mehr Einzelheiten
dargestellt. Die in Fig. 1 mit dem Block 52 dargestellten Schreibverstärker sind in Fig. 6 mit
52 a bis 52 g bezeichnet. Ebenso ist das Zwischenregister 56 durch die Triggerkreise 56 a bis 56 g vertreten.
Dasselbe gilt für die Blocks 60, 66, 68, 70, 76 und 78 der Fig. 1. Zusätzlich sind die Rückstelleitungen
94 und 96 zur Rückstellung der Trigger 56 und 76 (α bis g) hinzugefügt. Zusätzlich sind in Fig. 6 die
als Torschaltungen wirkenden UND-Kreise 53 a bis
53 g zwischen die Abfühlverstärker 52 und die Trigger
56 eingefügt und zwischen dem Abf ühlverstärker
54 und dem Zustandstrigger 58 die UND-Schaltung 55. Die Trigger 56, 58 und 76 sind mit den bekannten,
der Einstellung und Rückstellung dienenden Eingangsschaltungen aus Dioden und Kondensatoren 57,
59, 61 ausgerüstet. Über die Leitungen 63, 65 und 69 kann die Abgabe der Information zum Rechner, die
Eingabe neuer Information vom Rechner bzw. die Sperrwicklung des Speichers gesteuert werden.
An Hand der Fig. 6 soll die Arbeitsweise der Schaltung zunächst für den Fall erläutert werden, daß
in der Löschebene an der betreffenden Speicherstelle eine »0« enthalten war. Während des Leseteils der
Operation erscheinen an den Abfühlverstärkern52a
bis 52 g und 54 aus den Speicherkernen und von der Löschebene Impulse, deren Form, Amplitude und
Eingangszeit davon abhängt, ob der betreffende Kern im »1«- oder »0«-Zustand war. Die Impulse aus
einem im »1 «-Zustand befindlichen Kern sind relativ stark, während die aus einem im »0«-Zustand befindlichen
Kern relativ schwach sind und ihre Höchstamplitude kurz vor den starken Impulsen erreichen.
Der auf Leitung 72 eintreffende Impuls überdeckt einen großen Teil des Leseabschnittes. Er gelangt an
die UND-Kreise 53 und 55 sowie die UND-Kreise 66. Innerhalb des Impulses auf Leitung 72 und während
der Zeit, in der die eine »1« aufweisenden Kerne die größte Amplitude abgeben, erscheint auf der Leitung
93 ein Ausblendimpuls, der die UND-Schaltungen 53 und 55 öffnet. Die Folge ist, daß nur ein Impuls,
der eine »1« darstellt, einen Trigger 56 EIN-stellen kann. Alle diese Trigger sind vor diesem Vorgang
über die Leitung 94 zurückgestellt worden. Der Inhalt des ausgewählten Speicherteils befindet sich
jetzt also in den Triggern 56 a bis 56 g (dem früheren sogenannten Zwischenregister) sowie im Trigger 58.
Der Ausgang des Triggers 58 führt zu allen UND-Schaltungen 60, während die Ausgänge der Trigger
56 nur mit den ihnen zugeordneten UND-Kreisen 60 verbunden sind. Schließlich öffnet ein Torimpuls auf
Leitung 63 alle diese UND-Kreise (falls sie vorbereitet waren), so daß dann die Information zum Rechner
und zum Wiedereinschreiben weiterlaufen kann.
In dem hier interessierenden Fall, wo nämlich der betreffende Kern der Löschebene auf »0« magnetisiert
war, wird der Trigger 58 nicht EIN-gestellt und keiner
der UND-Kreise 60 vorbereitet. Auf der Leitungsgruppe 62 zum Rechner und zu den Invertern 64 liegt
nur ein niedriges »0« darstellendes Potential. Für den Rechner ist dies derselbe Zustand, als wenn die
Speicherstelle »0« enthalten hätte oder vorher gelöscht worden wäre.
Das niedrige Potential an dem Inverter 64 verursacht relativ hohe Spannungen an den UND-Kreisen
66, die von Leitung 72 her noch vorbereitet sind, so daß über die ODER-Kreise 68 hohe Spannung an
den UND-Kreisen 71 anliegt. Wenn nun während der Wiedereinschreibzeit der Leseoperation, während
X- und F-Impulse an die Speicherkerne gelegt werden,
ein Sperrimpuls auf Leitung 69 erscheint, so werden alle UND-Kreise 71 durchlässig, die Sperrtreiber
70 liefern Strom auf die Sperrwicklung Z aller to Speicherkerne, und die Kerne des ausgewählten Speicherabschnittes
bleiben im »O«-Zustand. Nun ist dieser Speicherabschnitt tatsächlich gelöscht und für die
Wiederverwendung frei.
Die Löschebene hat keinen Sperrtreiber. Infolgedessen wird auf den zugehörigen Speicherkern eine
»1« geschrieben, so daß weiterhin der normale Gebrauch dieses Speicherabschnittes durch die Löschebene
nicht mehr verhindert wird. Während der_ Leseoperation erscheint auf Leitung 80 ein Torimpuls,
so daß über die UND-Kreise 78 keine etwa auf der Leitungsgruppe 74 eintreffende Information
in den Speicher eingeschrieben werden kann.
Für den nun zu besprechenden Schreibvorgang soll wiederum angenommen werden, daß in der Löschebene
in dem betreffenden Kern eine »0« eingeschrieben ist. Auf Leitung 72 liegt kehl Leseimpuls an. Infolgedessen
sind die UND-Kreise 53 und 55 nicht vorbereitet, und der während der Lesezeit des Speicher-Zyklus
ausgelesene Speicherinhalt kann von den Abfühlverstärkern nicht weitergeleitet werden. An
den UND-Kreisen 66 a bis 66 g liegt hohes Potential von den Invertern 64, aber da kein Leseimpuls an
diesen UND-Kreisen liegt, können sie kein hohes Potential zu den Sperrtreibern weiterleiten. Aus der
Leitergruppe 74 jedoch können über die durch einen Torimpuls der Leitung 65 geöffneten UND-Schaltungen
67 die der Information entsprechenden Trigger 76 ElN-gestellt werden. Auf einen Torimpuls der
Leitung 80 hin wird der komplementäre Inhalt der Trigger 76 über die UND-Schaltungen 78 und
ODER-Kreise 68 zu den UND-Schaltungen 71 weitergeleitet. Beim Eintreffen des Torimpulses auf Leitung
69 wird dadurch der Sperrtreiber 70 betätigt.
War der Kern in der Löschebene bei Beginn der Operation im EIN-Zustand, so kann die ausgelesene
Information die UND-Kreise 60 passieren, sobald auf Leitung 63 ein Torimpuls erscheint. Die Information
gelangt über die Leitergruppe 62 zum Rechner und zu den Invertern 64, deren Ausgang nun (für die
eine »1« darstellenden Magnetkerne des Speicherregisters) niedriges Potential führt. Die UND-Schaltungen
66 sind durchlässig (Leitung 72), und die Sperrtreiber werden nicht sämtlich (wie bei dem vorherigen
Beispiel), sondern nur entsprechend der ausgelesenen Information erregt; die ausgelesene Information
wird wieder eingeschrieben. Auch in der Löschebene wird der betreffende Kern wieder in den
EIN-Zustand versetzt. Bei einer Schreiboperation macht es keinen Unterschied, ob der zugehörige
Kern in der Löschebene im »1«- oder im »0«-Zustand ist, da in jedem Falle der ursprüngliche Inhalt des ausgewählten
Speicherplatzes gelöscht und neue Information an dessen Stelle geschrieben wird.
An Hand der Fig. 7 soll gezeigt werden, wie ein oder mehrere Blöcke von Registern in einem Speicher
auszuwählen und als gelöscht zu bezeichnen sind. Die Figur zeigt eine einfache Form eines Adressenregisters,
das über die Leiter 95, 97 und 99 einstellbar ist, einfache Entschlüßler und Treiber sowie die
schematische Darstellung einer in Sektoren eingeteilten Löschebene 22. Das Adressenregister enthält
einen 1-Bit-Trigger 100, einen 2-Bit-Trigger 102 und
einen 4-Bit-Trigger 104. Die Löschebene zeigt vier Abschnitte 0, 1, 2 und 3. Die drei Trigger ermöglichen
im ganzen acht Kombinationen, die z. B. nach dem folgenden Schlüssel benutzbar sind:
Adresse | Abschnitte der Löschebene |
000 | 0 |
001 | 1 |
010 | 2 |
011 | 3 |
100 | 0 und 1 |
101 | 0 und 2 |
110 | 0, 1 und 2 |
111 | 0,1, 2 und 3 |
Die Rückstelleitung 108 ist parallel an die Eingänge aller Trigger angeschlossen.
Als Entschlüßler dienen mehrere UND-Schaltungen 110« bis 110 h. Die UND-Schaltungen sind in
unterschiedlicher Kombination an ODER-Kreise 112 a, 112 b, 112 c und 112 d angeschlossen, die
ihrerseits Treiber 114 a, 114 b, 114 c und 114 rf steuern.
Der Ausgang jedes Treibers führt zu einem Leiter, der alle Kerne eines bestimmten Abschnittes der
Löschebene durchsetzt. Über die Leitung 116 kann ein Lösch-Torimpuls zu allen UND-Kreisen gleichzeitig
gesendet werden.
Die Arbeitsweise der Schaltung ist folgende: Nachdem durch einen Impuls auf dem Leiter 108 alle
Trigger zurückgestellt worden sind, werde die Adresse 000 über die Klemmen 95, 97 und 99 eingeführt. Bei
dieser Adresse bleiben die Trigger 100, 102 und 104 in rückgestellter Lage, so daß den drei Eingangsklemmen der UND-Schaltung 110 a hohe Spannungen
zugeführt werden. Kerne der anderen UND-Schaltungen erhält drei hohe Eingangspegel, so daß
der Torimpuls auf Leitung 116 nur die UND-Schaltung 110 α öffnen kann. Über den ODER-Kreis 112 a
erhält also der Treiber 114 a einen Impuls, den er verstärkt zum Abschnitt »0« der Löschebene weitergibt
und der von solcher Polarität ist, daß er die Kerne in den »0«-Zustand versetzt. Dieser Zustand ist eine
Anzeige dafür, daß der betreffende Speicherabschnitt als gelöscht zu betrachten ist. Soll der gesamte Speicher
als gelöscht betrachtet werden, so wird die Adresse 111 zugeführt, die alle drei Trigger EIN-stellt
und nur die UND-Schaltung 110 h vorbereitet. Dadurch werden alle Treiber 114 a bis 114 d angesteuert
und alle Kerne der Löschebene in den »0«-Zustand versetzt. Sollen nur die Abschnitte »0«
und »1« als gelöscht betrachtet werden, so wird die Adresse 100 zugeführt, die nur den Trigger 104 EIN-stellt
und nur die UND-Schaltung 110 e vorbereitet, so daß die Treiber 114 a und 114 b angesteuert
werden.
Es wäre natürlich denkbar, die Speicherebenen so zu verdrahten, daß die Treiber 114 a bis 114 d direkt
alle Speicherkerne in den gewählten Abschnitten löschen. Der Aufwand an Verdrahtung und an Treiberleistung
wäre aber außerordentlich hoch und unwirtschaftlich. Die Erfindung erreicht denselben
109 689/130
11 12
Effekt auf wirtschaftlichere Weise durch eine Maß- Während der Schreibzeit des Speicherzyklus kann
nähme, die man »logische Löschung« statt der phy- über die Leitungsgruppe 74 neue Information in das
sikalischen nennen könnte. Eingangsregister 76 gelangt sein und an den UND-
Im Verlauf der bisherigen Beschreibung wurde ge- Schaltungen 78 anliegen. Da die Voraussetzung noch
zeigt, wie mit einer zusätzlichen Ebene von Speicher- S besteht, daß die gewählte Speicherstelle blockiert ist,
kernen der Hilfsebene ein beliebiger Teil des Spei- wird durch den Schreibimpuls auf Leitung 82, wie
chers als gelöscht markiert werden konnte. In der fol- gesagt, über die UND-Schaltung 86 ein Alarm ausgenden
Beschreibung soll gezeigt werden, wie mit gelöst; dieser besagt, daß ein Befehl zum Einschreieiner
ähnlichen Hilfsebene das Einschreiben neuer ben von Informationen in eine blockierte Speicher-Informationen
gesperrt werden kann. Die dazu erfor- io stelle eingegangen ist. Da ein Freisignal auf der Leiderlichen
zusätzlichen Schaltungen oder Schaltungs- tung 72 a fehlt, werden die UND-Schaltungen 78
änderungen gegenüber den bisher behandelten Fi- nicht geöffnet, die neue Information kann also nicht
guren werden mit den Fig. la, 6 a und 7 a besprochen. in den Speicher gelangen. Die alte soeben entnom-Übereinstimmende
Elemente sind mit gleichen Be- mene, auf der Leitungsgruppe 62 zu den UND-Schalzugszeichen
versehen. Die Hilfsebene 22, die im 15 tungen 66 laufende Information jedoch wird wieder
Laufe der Beschreibung auch mit Löschebene be- in den Speicher zurückgeschrieben zusammen mit
zeichnet wurde, wird weiterhin als Sperrebene ent- dem »O«-Wert des Kernes in der Sperrebene, der den
sprechend ihrem jetzigen Verwendungszweck be- Sperrzustand dieser Speicherstelle kennzeichnet,
zeichnet. Im Falle einer Leseoperation haben die Sperrebene
zeichnet. Im Falle einer Leseoperation haben die Sperrebene
Die Ansteuerung eines Speicherplatzes (Fig. 1 a) 20 und der Inhalt des betreffenden Kernes auf die Arüber
Adressenregister, Entschlüßler, Treiber und beitsweise des Speichers keinen Einfluß. Während des
Schaltermatrizen erfolgt in der in Zusammenhang mit Leseteils der Operation ist der Gang der Handlung der-Fig.
1 beschriebenen Weise. Der Ausgang der Lese- selbe wie während des Leseteils einer Schreiboperation,
verstärker 52 und 54 stellt das Zwischenregister 56 nur mit dem Unterschied, daß die ausgelesene Informa-
und den Zustandstrigger 58 ein, Leitungsgruppe 62 a 25 tion über die Leitungsgruppe 60 α zum Rechner weibringt
die entnommene Information zu den ange- terläuft. Während des Schreibteiles des Speicherzyklus
schlossenen Auswerteinrichtungen (Rechnern) und gelangt die ausgelesene Information über die Leidie
Leitungsgruppe 62 zu den UND-Schaltungen 66, tungsgruppe 62 auf den schon beschriebenen Weg
deren Ausgänge an die ODER-Schaltung 68 führen. zurück zum Speicher und wird dort eingeschrieben,
Von letzteren werden die Sperrtreiber 70 in verschie- 30: ohne daß der Alarmkreis (UND-Schaltung 86) bedener
Weise gesteuert. tätigt wird. Über den Sperrtreiber 88 wird auch der
Der Zustandstrigger 58 hat hier zwei Ausgänge, »O«-Wert in dem Kern der Sperrebene wieder einge-
einen Sperr-Ausgang, angeschlossen an die Leitung schrieben als Anzeige, daß diese Speicherstelle ge-
70 h, und einen »Frei«-Ausgang, angeschlossen an sperrt bleibt,
die Leitung 72a. 35 Wenn der einer adressierten Speicherstelle ent-
Die Leitungsgruppe 74 bringt neue Informationen, sprechende Kern der Sperrebene eine »1« enthält
z. B. vom Rechner, zu der Speichereinrichtung. Vom (Speicherstelle frei), so liefert der Trigger 58 auf der
Eingangsregister 76, dem diese neue Information zu- Leitung 72a ein Signal zur UND-Schaltung 78 mit
geführt wird, gelangt sie zu den UND-Schaltungen der Folge, daß bei Auftreten eines Schreibimpulses
78, die hier mit drei Eingängen versehen sind und 4q auf Leitung 82 neue Information in die adressierte
die zu den schon genannten ODER-Kreisen 68 füh- Speicherstelle eingeschrieben werden kann. Da die
ren. Zu den beiden anderen Eingängen der UND- Leitung 70 a niedriges Potential hat, spricht der
Schaltung 78 führen eine Schreibsteuerleitung 82 und Sperrtreiber 88 nicht an, es wird eine »1« an den be-
die Freileitung 72 a. treffenden Kern der Sperrebene eingetragen. Wäh-
Die Sperrleitung 70 verursacht zusammen mit der 45 rend des Schreibteiles einer Leseoperation fehlt zwar
Schreibsteuerleitung 82 über die UND-Schaltung 86 in diesem Falle (Speicherstelle frei) das Signal von
die Auslösung eines Alarmes. Weiter steuert die der Leitung 70 h an ODER-Kreis 90; das Wiederein-
Sperrleitung70A den Sperrtreiber 88 für die Hilfs- schreiben wird jedoch durch das Lesesignal auf Lei-
(Sperr-) Ebene 22, die im Gegensatz zu der früher be- tung 72 gesteuert.
schriebenen Verwendung hier nötig ist. Schließlich 50 Die Fig. 6 a zeigt wieder weitere Einzelheiten eines
führt die Sperrleitung70h noch zum ODER-Kreis 90 Ausschnittes der Fig. la. Der Übersichtlichkeit hal-
zusammen mit der Leseleitung 72; dieser ODER- ber sind nur die Sperrebene und zwei Speicherebenen
Kreis bereitet die UND-Schaltung 66 vor. des Speichers 20 gezeigt. Statt der Abfühlverstärker
Bei Ausführung einer Schreiboperation in der 52 sind einzelne Abfühlverstärker 52 a bis 52 g einge-Schaltungsanordnung
nach Fig. 1 wird während der 55 tragen, ebenso statt des Zwischenregisters 56 ein-Lesezeit
des Speicherzyklus der Inhalt eines ausge- zelne Trigger 56a bis 56g und für das Eingangswählten
Speicherregisters sowohl aus den Speicher- register die Trigger 76 a bis 76 g. Ebenso wurden die
ebenen als auch aus der Sperrebene 22 ausgelesen UND-Schaltungen 66 und 78 sowie die ODER-
und dem Zwischenregister 56 und dem Zustands- Kreise 68 aufgeteilt dargestellt. Der Rückstellung
trigger 58 zugeführt. War in dem zugehörigen Kern 6α der Trigger 56 und 58 dient die Leitung 94, für die
der Sperrebene ein Sperrvermerk durch die Magneti- Rückstellung der Trigger 76 ist die Leitung 96 vorsierung
in »0«-Richtung eingebracht, so entsteht auf gesehen. Zwischen den Triggern 56 und der zum
der Leitung 70 h ein Signal, das die UND-Schaltung Rechner führenden Leitungsgruppe 62 a sind UND-86
sowie über den ODER-Kreis 90 die UND-Schal- Schaltungen 49 a bis 49 g vorgesehen, ebenso zwischen
tung 66 durchlässig macht. Das Signal gelangt weiter 65 der Leitungsgruppe 64 und den Triggern 76 die
zu dem Sperrtreiber 88, welcher veranlaßt, daß in der UND-Schaltung 102 a bis 102 g. Schließlich werden
Sperrebene wieder eine »0« in den betreffenden noch zwischen die ODER-Kreise 68 und die Sperr-Kern
eingeschrieben wird. treiber 70 die UND-Schaltungen 104 a bis 104 g ein-
gefügt. Diesen UND-Schaltungen werden Torimpulse zugeführt über die Leiter 63, 65 bzw. 69. Letztere
Leitung führt zu der UND-Schaltung 106 zwischen dem Zustandstrigger 58 und dem Sperrtreiber 88 für
die Sperrebene.
Die Anordnung nach Fig. 6 a wird (a) für eine Schreiboperation mit einem gesperrten Register, (b)
mit einem freien Register behandelt; schließlich soll noch gezeigt werden, daß bei einer Leseoperation
kein Unterschied in der Arbeitsweise bei einem ge- ίο
sperrten oder bei einem freien Register besteht. Vorher wäre jedoch noch zu bemerken, daß normalerweise
für einen Magnetkernspeicher beim Vorliegen eines Schreibbefehls während des Leseteils des Speicherzyklus
kein Bedarf besteht, die im gewählten Speicherregister stehende Information zwischenzuspeichern.
Erfindungsgemäß wird jedoch von dieser Praxis abgegangen, damit die Information zum Wiedereinschreiben
verfügbar ist, falls sich herausstellt, daß die gewählte Speicheradresse gesperrt ist. Die
gespeicherte Information gelangt in invertierter Form von der Rückstellseite der Trigger 56 zu den UND-Schaltungen
66, während die nicht invertierte Form von der Einstellseite der Trigger 56 zu den UND-Schaltungen
49 gelangt. Ausgehend von diesem Zustand, soll nun die Steuerwirkung des Zustandstriggers
58 betrachtet werden.
Zunächst sei der Fall betrachtet, daß die Speicherstelle gesperrt ist. Der Sperrzustand sei durch eine
»0« in dem betreffenden Kern der Sperrebene dargestellt. Infolgedessen ist der Trigger 58 jetzt im rückgestellten
Zustand und liefert an die Leitung 70 h ein relativ hohes Potential, das die UND-Schaltung 86
zur Auslösung eines Alarms öffnet; Vorbedingung dafür ist ein Schreibimpuls auf Leitung 82. Durch die
Leitung 70 α wird außerdem der ODER-Kreis 90 veranlaßt, die UND-Schaltung 66 zu öffnen, so daß die
Information der Trigger 56 in invertierter Form über die ODER-Kreise 68 zu den UND-Schaltungen 104
gelangen kann. Im Schreibteil des Speicherzyklus erscheint auf der Leitung 69 ein Sperrimpuls, so daß
die Sperrtreiber 70 angesteuert werden. Infolgedessen wird die adressierte Speicherstelle wieder mit den
ursprünglich entnommenen Werten eingeschrieben. Über die UND-Schaltung 106 wird außerdem in der
Sperrebene wieder eine »0« in den zugehörigen Speicherkern eingeschrieben. Der Sperrzustand der
Speicherstelle bleibt erhalten.
Das Einschreiben neuer Informationen wird verhindert, da die UND-Schaltungen 78 zwar von Leitung
82 einen Schreibimpuls erhalten, aber kein Freisignal auf der Leitung 72 a vorliegt. Die UND-Schaltungen
49 können keine Information zum Rechner weiterleiten, da auf Leitung 92 kein Lesesignal vorliegt.
Die Schreiboperation bei einem freien Register läuft folgendermaßen ab: Der Kern in der Sperrebene
zeigt eine »1« und damit den Freizustand an. Der Zustandstrigger 58 wird EIN-gestellt, liefert auf die Leitung
72 α ein hohes Potential. Die UND-Schaltungen 66 werden nicht geöffnet, so daß die ausgelesene Information
nicht wieder eingeschrieben werden kann. Die UND-Schaltung 86 gibt keinen Alarm. Da auch
die UND-Schaltung 106 gesperrt bleibt, arbeitet der Sperrtreiber 88 nicht, und in der Sperrebene wird zu
dem betreffenden Kern eine »1« eingeschrieben, der den Freizustand des Registers kennzeichnet. Gelangt
über die Leitungsgruppe 74 rechtzeitig neue Information zu den UND-Schaltungen 102 und liegt auch
ein Torimpuls auf Leitung 65 an, so gelangt dieser zu den Triggern 76; von dort kann sie die UND-Schaltung
78 passieren, da die Leitung 72 a hohes Potential führt und ein Schreibimpuls auf Leitung 82 vorliegt.
Über die ODER-Schaltungen 68 und die vom Torimpuls auf Leitung 69 geöffneten UND-Schaltungen
104 können schließlich die Sperrtreiber betätigt und die neue Information im gewählten Speicherregister
eingetragen werden. Die UND-Schaltungen 66 sind gesperrt, da weder auf der Leitung 70 α noch
auf Leitung 92 ein Signal vorliegt. Dadurch kann die alte, eben ausgelesene Information nicht wieder in
den Speicher eingeschrieben werden. Mangels Signal auf Leitung 92 sind auch die UND-Schaltungen 49
gesperrt; zum Rechner geht ebenfalls keine Information hinaus.
Daß die Leseoperation unabhängig von der Lage des Zustandstriggers 58 vonstatten geht, soll nun gezeigt
werden. Die gelesene Information befindet sich in den Triggern 56 und 58. Ein Torimpuls auf Leitung
63 zusammen mit dem Leseimpuls auf Leitung 92 läßt die Information über die UND-Schaltungen
49 zu der Leitungsgruppe 62 a, zum Rechner, passieren. War die Speicherstelle gesperrt, der Trigger 58
also im rückgestellten Zustand, so führt die Leitung 70 h hohes Potential und öffnet über den ODER-Kreis
90 die UND-Schaltungen 64 mit dem vorher schon behandelten Ergebnis, daß die invertierte Information
über 68, 104 a und 70 a zurückgeschrieben wird. Ein Alarm wird nicht gegeben, da die UND-Schaltung
86 mangels Impuls auf Leitung 82 gesperrt ist. In der Sperrebene wird der »0«-Wert jedoch wieder
eingeschrieben.
War das Register freigegeben, so wird die Information wie im eben beschriebenen Falle an den
Rechner weitergegeben. Die zum Wiedereinschreiben wichtige ODER-Schaltung 90 leitet nun die Information
dank des Lesesignals auf Leitung 92 weiter, obwohl die Leitung 70 h ein niedriges Potential führt.
Da Leitung 82 kein Signal bringt, wird kein Alarm gegeben. Die UND-Schaltung 106 wird wegen des
EIN-Zustandes von Trigger 58 nicht durchlässig, es wird eine »1« im betreffenden Kern der Sperrebene
eingeschrieben. Neue Information vom Rechner kann nicht eingeschrieben werden, da ein Impuls auf Leiter
65 fehlt.
Der Zustand des Kernes oder der Kerne der Speicherebene wird in jedem Falle wiederhergestellt. Er
kann nur durch eine Anordnung geändert werden, die in Fig. 1 a durch den Block 23 und in größerer
Ausführlichkeit in Fig. 7 a dargestellt ist. Die Fig. 7 a zeigt eine Anordnung zur Einstellung der Kerne der
Sperrebene in den gewünschten Zustand, d. h. zur Auswahl gewünschter Speicherregister, die als gesperrt
zu betrachten sind. Die Anordnung nach Fig. 7 a zeigt weitgehende Ähnlichkeit mit der
Fig. 7. Entsprechende Elemente sind mit gleichen Bezugszeichen versehen. Auf der rechten Seite von
Fig. 7 a ist diesmal in anderer Darstellung die Sperrebene 22 (allgemein die Hilfsebene) dargestellt. Die
Eingabe der Adresse ist dieselbe wie in Fig. 7, der benutzte Schlüssel kann derselbe sein. Auch hier wird
durch die Kombination der Einstellung der Trigger 100, 102, 104 jeweils einer der ODER-Kreise 112 a
bis 112O* ausgewählt. Abweichend von Fig. 7 sind
jedoch hier zwischen die ODER-Schaltungen 112 und die Treiber 114 die UND-Schaltungen 116 a bis
116 h EIN-geschaltet. Diese UND-Schaltungen, die
paarweise an einen der ODER-Kreise 112 angeschlossen sind, werden außerdem durch einen Torimpuls
auf Leitung 131 und durch die Lage eines weiteren Triggers 122 gesteuert. Nachdem durch die
ODER-Schaltung 112 ein Paar UND-Schaltungen 116 ausgewählt ist, bestimmt die Lage dieses Triggers
122, ob die ausgewählte Stelle oder der ausgewählte Bereich der Sperrebene in den Sperrzustand
oder in den Freizustand versetzt werden soll. Je nachdem, ob die eine oder die andere UND-Schaltung
eines Paares (z. B. 116 α und 116 b) geöffnet wurde,
spricht einer der angeschlossenen Treiber (z. B. 114 a oder 114 b) an und erregt eine von zwei Wicklungen
(z.B. 118« oder 120a), welche dieselben Kerne der Sperrebene, jedoch in entgegengesetztem
Sinne durchdringen. Diese Kerne können also dadurch in den die Sperrung kennzeichnenden »O«-Zustand
oder den die Freigabe kennzeichnenden »1«- Zustand versetzt werden. Die Wahl des Blockierungszustandes
erfolgt durch einen Impuls entweder auf die Leitung 124 oder die Leitung 126 zum Trigger
122.
Claims (5)
1. Verfahren zur Einschränkung der Ansteuermöglichkeit von Informationsspeichern mit der
Eigenschaft der unmittelbaren Zugänglichkeit, da- durch gekennzeichnet, daß dem ganzen Speicher
oder beliebigen Teilen desselben ein weiteres Speicherelement oder weitere Speicherelemente
zugeordnet sind, deren Speicherinhalte vorbestimmte Operationen, die den Inhalt der zugehörigen
Speicherteile betreffen, unterdrücken und/ oder modifizieren.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das weitere Speicherelement
oder die weiteren Speicherelemente bei einem Entnahmebefehl wahlweise die Abgabe von
Nullen und das Wiedereinschreiben von Nullen für den zugehörigen Speicherteil oder die Abgabe
des tatsächlichen Inhaltes und dessen Wiedereinschreiben veranlassen.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das weitere Speicherelement
oder die weiteren Speicherelemente bei einem Schreibbefehl wahlweise das Wiedereinschreiben
der vorher enthaltenen Information oder das Einschreiben der neuen Information bei Verlust der
vorherigen veranlassen.
4. Verfahren nach den Ansprüchen 1 und 3, dadurch gekennzeichnet, daß vor jeder Schreiboperation
ein Entnahmevorgang stattfindet, daß die entnommene Information zwischengespeichert
wird und daß abhängig vom Zustand des ebenfalls gelesenen weiteren Speicherelementes oder
der weiteren Speicherelemente die neue oder die bisherige Information eingeschrieben wird.
5. Anordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 4 bei einem Magnetkern-Matrixspeicher,
dadurch gekennzeichnet, daß außer den der Informationsspeicherung dienenden Ebenen von Magnetkernen (20) eine
weitere Ebene von Magnetkernen (22) vorgesehen ist, deren Ausgangssignal einem Zwischenspeicher
(58) zugeführt und zur Steuerung logischer Schaltungen (60; 86) weitergegeben wird, welche
den befohlenen Entnahme- oder Schreibvorgang wahlweise beeinflussen.
Hierzu 3 Blatt Zeichnungen
© 109 689/130 9.61
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US783755A US3108257A (en) | 1958-12-30 | 1958-12-30 | Locking and unlocking of memory devices |
US783754A US3108256A (en) | 1958-12-30 | 1958-12-30 | Logical clearing of memory devices |
DEI0017450 | 1959-12-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1114049B true DE1114049B (de) | 1973-11-15 |
DE1114049C2 DE1114049C2 (de) | 1973-11-15 |
Family
ID=27210967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19591114049 Expired DE1114049C2 (de) | 1958-12-30 | 1959-12-23 | Anordnung zur einschraenkung der ansteuermoeglichkeit von matrixspeichern |
Country Status (4)
Country | Link |
---|---|
US (2) | US3108257A (de) |
DE (1) | DE1114049C2 (de) |
FR (1) | FR1260019A (de) |
GB (1) | GB931126A (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1499203B1 (de) * | 1964-04-06 | 1970-08-27 | Ibm | Schaltungsanordnung zum Speicherschutz bei Datenverarbeitungsanlagen mit Simultanbetrieb |
DE1524183B1 (de) * | 1966-01-07 | 1971-08-05 | Ibm | Schaltungsanordnung zum Speicherschutz für Random-Speicher bei Datenverarbeitungsanlagen |
DE2512935A1 (de) * | 1974-03-25 | 1975-10-09 | Innovation Ste Int | System zur speicherung von daten in einem unabhaengigen, tragbaren gegenstand |
DE2721599A1 (de) * | 1976-05-17 | 1977-11-24 | Sperry Rand Corp | Verfahren und geraet zur verhinderung der ausgabe von fehlerhaften daten in digitalen datenverarbeitungseinrichtungen |
DE2832824A1 (de) * | 1978-07-26 | 1980-02-14 | Siemens Ag | Einrichtung zur adressenabhaengigen speicherung von informationen |
DE3635409A1 (de) * | 1985-11-30 | 1987-06-04 | Toshiba Kawasaki Kk | Tragbare elektronische vorrichtung |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB976504A (en) * | 1960-03-16 | 1964-11-25 | Nat Res Dev | Improvements in or relating to data storage arrangements |
US3243786A (en) * | 1960-12-16 | 1966-03-29 | Thompson Ramo Wooldridge Inc | Associative memory cell selecting means |
US3200378A (en) * | 1960-12-28 | 1965-08-10 | Ibm | Data input/output device |
US3196407A (en) * | 1961-05-15 | 1965-07-20 | Thompson Ramo Wooldridge Inc | Superconductive associative memory system |
US3195109A (en) * | 1962-04-02 | 1965-07-13 | Ibm | Associative memory match indicator control |
US3419849A (en) * | 1962-11-30 | 1968-12-31 | Burroughs Corp | Modular computer system |
US3332066A (en) * | 1962-12-31 | 1967-07-18 | Ibm | Core storage device |
US3271744A (en) * | 1962-12-31 | 1966-09-06 | Handling of multiple matches and fencing in memories | |
FR1368128A (fr) * | 1963-03-13 | 1964-07-31 | Bull Sa Machines | Système de gestion automatique des données emmagasinées dans une mémoire |
US3349375A (en) * | 1963-11-07 | 1967-10-24 | Ibm | Associative logic for highly parallel computer and data processing systems |
US3328765A (en) * | 1963-12-31 | 1967-06-27 | Ibm | Memory protection system |
US3351913A (en) * | 1964-10-21 | 1967-11-07 | Gen Electric | Memory system including means for selectively altering or not altering restored data |
US3365704A (en) * | 1964-11-10 | 1968-01-23 | Bell Telephone Labor Inc | Memory system |
US3380026A (en) * | 1965-01-06 | 1968-04-23 | Homertronics Inc | Program control system for organs or the like |
US3398405A (en) * | 1965-06-07 | 1968-08-20 | Burroughs Corp | Digital computer with memory lock operation |
US3453607A (en) * | 1965-10-24 | 1969-07-01 | Sylvania Electric Prod | Digital communications system for reducing the number of memory cycles |
US3394354A (en) * | 1965-11-30 | 1968-07-23 | Ibm | Multiple word random access memory |
US3405394A (en) * | 1965-12-22 | 1968-10-08 | Ibm | Controlled register accessing |
US3382489A (en) * | 1966-02-28 | 1968-05-07 | Automatic Elect Lab | Electronic-to-electromechanical distributors |
US3399386A (en) * | 1966-03-08 | 1968-08-27 | Atomic Energy Commission Usa | Apparatus for delaying a continuous electrical signal |
US3439345A (en) * | 1966-04-14 | 1969-04-15 | Burroughs Corp | Small,low cost memory |
US3487369A (en) * | 1966-08-12 | 1969-12-30 | Logicon Inc | Electronic calculator |
US3508205A (en) * | 1967-01-17 | 1970-04-21 | Computer Usage Co Inc | Communications security system |
US3528062A (en) * | 1968-07-05 | 1970-09-08 | Ibm | Program interlock arrangement,including task suspension and new task assignment |
NL7004570A (de) * | 1970-03-31 | 1971-10-04 | ||
US4162529A (en) * | 1975-12-04 | 1979-07-24 | Tokyo Shibaura Electric Co., Ltd. | Interruption control system in a multiprocessing system |
JPS5568000A (en) * | 1978-11-13 | 1980-05-22 | Ibm | Maintenance and protection of control storage capable of writing |
US4561051A (en) * | 1984-02-10 | 1985-12-24 | Prime Computer, Inc. | Memory access method and apparatus in multiple processor systems |
US4860351A (en) * | 1986-11-05 | 1989-08-22 | Ibm Corporation | Tamper-resistant packaging for protection of information stored in electronic circuitry |
US4975878A (en) * | 1988-01-28 | 1990-12-04 | National Semiconductor | Programmable memory data protection scheme |
US5666515A (en) * | 1993-02-18 | 1997-09-09 | Unisys Corporation | Information processing system having multiple modules and a memory on a bus, where any module can lock an addressable portion of the memory by sending retry signals to other modules that try to read at the locked address |
US20060117156A1 (en) * | 2004-12-01 | 2006-06-01 | Chai Jesse C | Method and apparatus for dual protection of a protected memory block |
US11307791B2 (en) * | 2019-05-24 | 2022-04-19 | Texas Instruments Incorporated | Quick clearing of registers |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2549071A (en) * | 1949-09-10 | 1951-04-17 | Lawton Products Company Inc | Space reservation system |
NL183478B (nl) * | 1952-12-10 | Owens Illinois Inc | Inrichting voor het vervaardigen van glaswerk. | |
US2817072A (en) * | 1954-08-02 | 1957-12-17 | Rca Corp | Serial memory system |
US2853698A (en) * | 1955-09-23 | 1958-09-23 | Rca Corp | Compression system |
-
1958
- 1958-12-30 US US783755A patent/US3108257A/en not_active Expired - Lifetime
- 1958-12-30 US US783754A patent/US3108256A/en not_active Expired - Lifetime
-
1959
- 1959-12-17 FR FR813305A patent/FR1260019A/fr not_active Expired
- 1959-12-23 DE DE19591114049 patent/DE1114049C2/de not_active Expired
- 1959-12-30 GB GB44200/59A patent/GB931126A/en not_active Expired
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1499203B1 (de) * | 1964-04-06 | 1970-08-27 | Ibm | Schaltungsanordnung zum Speicherschutz bei Datenverarbeitungsanlagen mit Simultanbetrieb |
DE1524183B1 (de) * | 1966-01-07 | 1971-08-05 | Ibm | Schaltungsanordnung zum Speicherschutz für Random-Speicher bei Datenverarbeitungsanlagen |
DE2512935A1 (de) * | 1974-03-25 | 1975-10-09 | Innovation Ste Int | System zur speicherung von daten in einem unabhaengigen, tragbaren gegenstand |
DE2560559C2 (de) * | 1974-03-25 | 1989-11-30 | Societe Internationale Pour L'innovation, Paris, Fr | |
DE2721599A1 (de) * | 1976-05-17 | 1977-11-24 | Sperry Rand Corp | Verfahren und geraet zur verhinderung der ausgabe von fehlerhaften daten in digitalen datenverarbeitungseinrichtungen |
DE2832824A1 (de) * | 1978-07-26 | 1980-02-14 | Siemens Ag | Einrichtung zur adressenabhaengigen speicherung von informationen |
DE3635409A1 (de) * | 1985-11-30 | 1987-06-04 | Toshiba Kawasaki Kk | Tragbare elektronische vorrichtung |
Also Published As
Publication number | Publication date |
---|---|
FR1260019A (fr) | 1961-05-05 |
US3108257A (en) | 1963-10-22 |
US3108256A (en) | 1963-10-22 |
DE1114049C2 (de) | 1973-11-15 |
GB931126A (en) | 1963-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1114049B (de) | ||
DE1303481C2 (de) | Verfahren und anordnung zur pruefung von datenverarbeitungsprogrammen | |
DE1524183B1 (de) | Schaltungsanordnung zum Speicherschutz für Random-Speicher bei Datenverarbeitungsanlagen | |
DE1499193A1 (de) | Datenverarbeitungsanlage | |
DE3327379A1 (de) | Einrichtung und verfahren zum umordnen von datensaetzen | |
DE2212873B2 (de) | Aus schieberegistern aufgebaute speichereinrichtung und verfahren zum betrieb der speichereinrichtung | |
DE1499739C3 (de) | Datenspeicher zur gleichzeitigen Entnahme mehrerer Wörter | |
DE1120779B (de) | Eingabe-Ausgabe-Steuervorrichtung fuer einen elektrischen Hauptspeicher | |
DE2059917B2 (de) | Hybridadressierter datenspeicher | |
DE1774870A1 (de) | Verfahren und Anordnung zur Adressierung von Informationen in einer Datenverarbeitungsanlage | |
DE1524898C3 (de) | Datenspeicher mit direktem mehrdimensionalen Zugriff zur gleichzeitigen Entnahme mehrerer Wörter | |
DE1200578B (de) | Datenverarbeitungssystem | |
DE1524200C3 (de) | Zeitgabesteuerschaltung für einen elektronischen Ziffernrechner | |
DE1266026B (de) | Verfahren und Anordnung zum Verhüten einer Änderung eines Speichermhaltes | |
DE1260532B (de) | Speicher mit Kenn-Wert-Aufruf | |
DE1295656B (de) | Assoziativer Speicher | |
DE2905814A1 (de) | Speicher | |
DE1449411B2 (de) | Verfahren und schaltungsanordnung zum sequentiellen aus lesen mehrerer ungleicher waerter oder wortteile die einem oder mehreren suchbits entsprechende bits enthalten aus einem assoziativen speicher | |
DE1247707B (de) | Anordnung zur Datensicherung im Arbeitsspeicher einer elektronischen Rechenmaschine | |
EP1163679B1 (de) | Betriebsverfahren für einen integrierten speicher mit beschreibbaren speicherzellen und entsprechender integrierter speicher | |
DE1191609B (de) | Datenverarbeitungssystem | |
DE1945215C3 (de) | Assoziativer Speicher | |
DE2044049C3 (de) | Speicherschutz-Einrichtung | |
DE1243724B (de) | Speicheranordnung mit wortweise assoziativer Abfrage | |
DE1774524A1 (de) | Magnetischer Datenspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C2 | Grant after previous publication (2nd publication) |