DE1110763B - Verfahren und Vorrichtung zur Herstellung von Halbleiteranordnungen mit legierten, flaechenhaften p-n-UEbergaengen - Google Patents
Verfahren und Vorrichtung zur Herstellung von Halbleiteranordnungen mit legierten, flaechenhaften p-n-UEbergaengenInfo
- Publication number
- DE1110763B DE1110763B DES50844A DES0050844A DE1110763B DE 1110763 B DE1110763 B DE 1110763B DE S50844 A DES50844 A DE S50844A DE S0050844 A DES0050844 A DE S0050844A DE 1110763 B DE1110763 B DE 1110763B
- Authority
- DE
- Germany
- Prior art keywords
- alloy
- semiconductor body
- pill
- alloyed
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000000034 method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000956 alloy Substances 0.000 claims description 41
- 229910045601 alloy Inorganic materials 0.000 claims description 31
- 239000006187 pill Substances 0.000 claims description 22
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 12
- 229910002804 graphite Inorganic materials 0.000 claims description 12
- 239000010439 graphite Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 238000001816 cooling Methods 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000008188 pellet Substances 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims description 2
- 238000005275 alloying Methods 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000009736 wetting Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
Description
- Verfahren und Vorrichtung zur Herstellung von Halbleiteranordnungen mit legierten, flächenhaften p-n-Übergängen Die Erflndung betrifft ein Verfahren und eine Vorrichtung zur Herstellung von Halbleiteranordnungen mit legierten, flächenhaften p-n-übergängen, also von Richtleitern, Photodioden, Transistoren, und insbesondere Leistungstransistoren mit großen Kontaktflächen.
- Die Herstellung von Emitter- und Kollektorzonen in einem Halbleitergrundkörper wird bei kleinen Halbleiteranordnungen im allgemeinen in der Weise durchgeführt, daß die pillenförmigen Legierungssubstanzen auf den Halbleiterkörper aufgelegt und diese auf eine geeignete Legierungstemperatur erhitzt werden. Beispielsweise kann als Halbleiterkörper Germanium und als Legierungsmaterial 1 ' ndium verwendet werden. Die Legierungstemperatur kann beispielsweise etwa 4001 C betragen. Bei der langsam fortschreitenden Benetzung derGerinaniumoberfläche durch die Indiumpille setzt die Legierungsbildung im Zentrum der Benetzungszone früher ein als an den weiter außen gelegenen Stellen, die erst nach einer gewissen Zeit benetzt werden. Deshalb dringt die Legierungsfront im Zentrum der Benetzungszone wesentlich weiter ein als in den Randgebieten. Es bildet sich also eine konkave Legierungsfront aus, die vor allem deshalb nachteilig ist, weil der Abstand zwischen Ernitter und Kollektor im allgemeinen vom Zentrum aus nach außen hin zunimmt und damit auch die Laufzeit der Ladungsträger vom Kollektor zum Emitter erhebliche Unterschiede aufweist. Bei Transistoren mit verhältnismäßig großen Kontaktflächen ist dies im allgemeinen unerwünscht. Andererseits sind für Leistungstransistoren aber große Kontaktflächen erforderlich.
- Zur Ausbildung einer großen und ebenen Legierungsfront ist schon vorgeschlagen worden, die Legierungspille als Scheibe zu gestalten, die dann bei der entsprechenden Temperatur in den Halbleitergrundkörper einlegiert wird. Aber auch dieses Verfahren weist Mängel auf, weil in der Benetzunas-Räche Verunreinigungen und Gaseinschlüsse zurückbleiben oder sich bilden und so die Kontaktfläche in ihrer Größe bedeutend herabsetzen oder ihre Wirkung ungünstig beeinflussen können. Die Gaseinschlüsse sind im allgemeinen darauf zurückzuführen, daß die Oxyde von Germanium und/oder Indium bei der hohen Legierungstemperatur ganz oder teilweise reduziert werden.
- Ein weiterer Nachteil der genannten Verfahren besteht darin, daß zur Herstellung von Transistoren mindestens zwei getrennte Arbeitsgänge, nämlich erst das Einlegieren einer Kontaktfläche, dann das Einlegieren der anderen Kontaktfläche, ausgeführt werden müssen. Ziel des Verfahrens nach der Erfindung ist die Herstellung von Transistoren, insbesondere Leistungstransistoren, bei denen die Emitter- und Kollektorzone eine gleichmäßige, möglichst parallel zur Oberfläche des Halbleitergrundkörpers verlaufende Schicht bilden. Außerdem soll bei der Vorrichtung nach der Erfindung der Legierungsprozeß in einem Arbeitsgang ausgeführt werden können.
- Ermöglicht wird dies durch 'die Verwendung an sich bekannter Legierungsfonnen, wobei der Halbleiterkörper in oder an einer festen Legierungsform angebracht wird, welche ein oder mehrere Kanäle, Rinnen oder sonstige Führungen zu den Legierungsoberflächenbereichen des Halbleiterkörpers besitzt, die nach Entfernung von Oberflächenverunreinigungen mit Legierungsmaterial, z. B. in Form von Pillen, beschickt werden.
- -Durch die besondere Formgebung der zwei- oder mehrteiligen Graphitform, in die der Halbleiterkörper eingelagert ist, die wenigstens zwei Kanäle aufweist, welche von der oberen Fläche der Graphittorm nach unten führen und in der Höhe-der Legierungsstellen zur Aufnahme des Legierungsi#aterials Mulden bzw. Vertiefungen besitzen, ist es möglich, das Verfahren zur Herstellung von Halbleiteranordnungen so durchzuführen, daß das Legierungsmaterial bei der Legierungstemperatur durch Kippen- der Legierungsforrn aus einer für dessen Aufnahme vorgesehenen Mulde mit dem -Halbleiterkörper in Berührung gebracht wird.
- Dieses Verfahren hat den großen Vorteil, daß durch das Kippen der Legierungsform das Legierungsmaterial plötzlich mit dem Halbleiter in Berührung gebracht wird, so daß die Legierungsbildung an den außen gelegenen Stellen ebenso früh einsetzt wie im Zentrum.
- Weitere Einzelheiten des Verfahrens und der Vorrichtung nach der Erfindung sind in folgenden Ausführungsbeispielen erläutert: In Fig. 1 ist eine Graphitform 1, die an der Oberseite beispielsweise mit einem Rand l' und l" versehen sein kann -, gezeigt. Der Halbleitergrundkörper3 ist zum Teil in eine Aussparung der Graphitform eingelassen. An den Stellen 3' und Y' sollen die Legierungsstoffe in Form von Pillen 4 und 5, welche in Vertiefungen 4' und 5' fixiert sind, einlegiert werden. Die Legierungspillen 4 und 5 können durch Kippen an die gewünschten Stellen gebracht werden. Eine Linksdrehung um etwa 909 bringt Pille 4 an den Oberflächenbereich 3". Eine rückläufige Drehung um etwa 180- bringt die Pille 5 und die Stelle 3'. Für die Pillen können beispielsweise Führungsrinnen 6 vorgesehen sein, welche in der Fig. 1 gestrichelt angedeutet sind.
- In der Fig. 2 ist eine Form dargestellt, die aus den beiden Teilstücken l' und Y' zusammengesetzt ist. Der Zusammenhalt der beiden Stücke l' und l" kann beispielsweise durch Verschrauben oder Verstiften erzielt werden. Für viele Halbleiter ist Graphit ein geeignetes Material für eine solche Form. In der Fig. 2 ist die Verschraubvorrichtung in der Weise gezeigt, daß eine durchgehende Schraubenspindel 9 an ihren Enden je eine Mutter 10 trägt, die die beiden Teilstücke der Form zusammenhalten. Innerhalb der Form ist die Schraubenspindel gestrichelt angedeutet. Der Teil l' der Graphitform besitzt einen Kanal 2, der senkrecht nach unten führt und auf der Höhe der mit dem Kontakt zu versehenden Stelle 3' des Halbleiterkörpers rechtwinklig abbiegt und dort mündet. In der Mulde 5' ist eine Pille gelagert. Ein ähnlicher Kanal 8 ist in dem Teil V' der Graphitform angebracht, der wiederum rechtwinklig abbiegt, und zwar in Richtung der Oberfläche Y' des Halbleiterkörpers 3. Auch hier ist wieder eine Mulde 4' angebracht, in der eine Pille 4, beispielsweise aus Indium, lagert.
- Das Legierungsverfahren zur Herstellung eines Transistors mit Kollektor, Emitter und Basis kann in der Form durchgeführt werden, daß nach Einlegen des Halbleiterkörpers 3, der Legierungspillen 4 und 5 die Graphitform auf bestimmte Temperatur gebracht wird und zur Reinigung der Oberfläche Wasserstoff in die Kanäle 2 und 8 eingeleitet wird. Für dieses Reinigungsverfahren von Germanium und Indium ist eine Temperatur von 600#-" C zweckmäßig. Nach dem Reduktionsprozeß wird dann die Form auf die Legierungstemperatur abgekühlt und die Emitterpille 5 durch Kippen der Form um 90' an die Stelle 3' gebracht. Ist der Legierungsprozeß beendet, so wird die Form um 180' gedreht und in gleicher Weise die Kollektorpille 4 mit der Stelle Y' in Berührung gebracht. Beispielsweise kann als Emitter- und als Kollektorpille Indium verwendet werden. Dann wird zweckmäßig beim ersten Kippen für das Legieren der Kollektorpille eine Temperatur von 500' C und beim zweiten Kippen eine Temperatur von etwa 4701 C angewandt.
- In der Fig. 3 ist in einem Diagramm der Verlauf der Temperatur als Funktion der Zeit dargestellt. Im Zeitpunkt 1 wird die Reduktion ausgeführt, im Punkt 2 wird die Kollektorpille auf dem Halbleitergrundkörper aufgekippt und im Punkt 3 die Emitterpille. Dieses Verfahren kann z. B. so abgewandelt werden, daß (vgl. Fig. 4) nach Ausführung der Reduktion bei 600' C die Temperatur vor dem Aufbringen der Kollektorpille auf 300'C abgesenkt wird. Daraufhin wird die Kollektorpille aufgekippt (t.,) und die Form auf etwa 500' C zur Durchführung des Legierungsprozesses erhitzt (tl"). Es folgt eine weitere Abkühlung auf 300' C. liei dieser Temperatur wird die Emitterpille mit dem vorgesehenen Oberflächenstück des Halbleitergrundkörpers in Berührung gebracht (t.) und dann bei etwa 470- C das Zusammenlegieren vorgenommen.
- Statt der angegebenen zwei Kanäle kann eine beliebige Anzahl von Kanälen je nach der Anzahl der Kontakte vorgesehen sein. An Stelle von Graphit kann auch jedes andere hitzebeständige Material verwendet werden, das die Halbleitereigenschaften nicht ungünstig durch Verunreinigungen beeinflußt. Ebenso können auch andere Halbleiter und Legierungsstoffe verwendet werden.
- Bei dem Verfahren nach der Erfindung entstehen auch bei großen Kontaktflächen ebene Legierungsfronten. Außerdem können sich in der Legierungszone keine Einschlüsse von Gas oder Oxyden festsetzen. Schließlich werden Basis, Kollektor und Emitter in einem Arbeitsgang zusammenlegiert.
Claims (2)
- PATENTANSPRÜCHE: 1. Verfahren zur Herstellung von Halbleiteranordnungen mit legierten, flächenhaften p-nübergängen, bei dem der Halbleiterkörper in oder an einer festen Legierungsform angebracht wird, welche ein oder mehrere Kanäle oder sonstige Führungen zu den Legierungsoberflächenbereichen des Halbleiterkörpers besitzt, die nach Entfernung von Oberflächenverunreinigungen mit Legierungsmaterial beschickt werden, dadurch gekennzeichnet, daß das Legierungsmaterial bei der Legierungstemperatur durch Kippen der Legierungsform aus einer für dessen Aufnahme vorgesehenen Mulde mit dem Halbleiterkörper in Berührung gebracht wird.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß oxydische Verunreinigungen durch Reduktion mit Wasserstoff bei etwa 600-- C entfernt werden und dann nach Abkühlung auf etwa 500'C die Kollektorpille und nach weiterer Abkühlung bei etwa 430' C die Emitterpille mit dem Halbleiterkörper in Berührung gebracht wird. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nach einer Reduktion mit Wasserstoff bei etwa 6001 C Halbleiterkörper und Legierungsstoff auf etwa 3001 C abgekühlt werden, dann die Kollektorpille mit dem Halbleiterkörper in Berührung gebracht wird, die Form wieder auf 500' C zur Legierungsbildung erhitzt wird, darauffolgend wiederum auf 300' C abgekühlt und dann die Emitterpille aufgebracht und bei etwa 470' C mit dem Halbleiterkörper zusammenlegiert wird. 4. Verfahren nach einem der Ansprüche 1. bis 3, dadurch gekennzeichnet, daß durch Kippen einer Graphitform um etwa 90' die erste Legierungspille,. durch Rückdrehung um etwa 180' die zweite Legierungspille mit der Oberfläche des Halbleiterkörpers in Berührung und zur Einlegierung gebracht wird. 5. Vorrichtung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 4, gekennzeichnet durch eine zwei- oder mehrteilige Graphitform, in der der Halbleiterkörper eingelagert ist, welche mindestens zwei Kanäle aufweist, die von der oberen Fläche der Graphitform nach unten führen und in der Höhe der Legierungsstellen zur Aufnahme des Legierungsmaterials Mulden bzw. Vertiefungen besitzen. In Betracht gezogene Druckschriften: USA.-Patentschriften Nr. 2 629 672, 2 756 483; französische Patentschriften Nr. 1088 286, 103565.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DES50844A DE1110763B (de) | 1956-10-11 | 1956-10-11 | Verfahren und Vorrichtung zur Herstellung von Halbleiteranordnungen mit legierten, flaechenhaften p-n-UEbergaengen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DES50844A DE1110763B (de) | 1956-10-11 | 1956-10-11 | Verfahren und Vorrichtung zur Herstellung von Halbleiteranordnungen mit legierten, flaechenhaften p-n-UEbergaengen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1110763B true DE1110763B (de) | 1961-07-13 |
Family
ID=7487981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DES50844A Pending DE1110763B (de) | 1956-10-11 | 1956-10-11 | Verfahren und Vorrichtung zur Herstellung von Halbleiteranordnungen mit legierten, flaechenhaften p-n-UEbergaengen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1110763B (de) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2629672A (en) * | 1949-07-07 | 1953-02-24 | Bell Telephone Labor Inc | Method of making semiconductive translating devices |
FR1088286A (fr) * | 1952-08-14 | 1955-03-04 | Sylvania Electric Prod | Dispositifs semi-conducteurs à jonction de surface |
FR1103565A (fr) * | 1953-05-28 | 1955-11-04 | Rca Corp | Procédé et appareil pour la fabrication de dispositifs semi-conducteurs |
US2756483A (en) * | 1953-05-11 | 1956-07-31 | Sylvania Electric Prod | Junction forming crucible |
-
1956
- 1956-10-11 DE DES50844A patent/DE1110763B/de active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2629672A (en) * | 1949-07-07 | 1953-02-24 | Bell Telephone Labor Inc | Method of making semiconductive translating devices |
FR1088286A (fr) * | 1952-08-14 | 1955-03-04 | Sylvania Electric Prod | Dispositifs semi-conducteurs à jonction de surface |
US2756483A (en) * | 1953-05-11 | 1956-07-31 | Sylvania Electric Prod | Junction forming crucible |
FR1103565A (fr) * | 1953-05-28 | 1955-11-04 | Rca Corp | Procédé et appareil pour la fabrication de dispositifs semi-conducteurs |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1320133A3 (de) | IGBT mit Trench-Gate-Struktur | |
DE69422424T2 (de) | Gestufter, segmentierter schmieden mit geschlossenem gesenk | |
DE2542252A1 (de) | Abstreckring fuer eine ziehpresse zur herstellung von dosenkoerpern und verfahren zu deren herstellung | |
DE4403552A1 (de) | Elektronencyclotron-Resonanzvorrichtung | |
DE4315289B4 (de) | Verfahren zum Herstellen von Metallteilen durch Freiformschmieden und Schmieden in einer Presse | |
EP0002840A1 (de) | Kathodenseitig steuerbarer Thyristor mit einer Anodenzone aus zwei aneinandergrenzenden Bereichen mit unterschiedlicher Leitfähigkeit | |
DE1110763B (de) | Verfahren und Vorrichtung zur Herstellung von Halbleiteranordnungen mit legierten, flaechenhaften p-n-UEbergaengen | |
DE2823579A1 (de) | Staender | |
DE69928133T2 (de) | Vakuumunterstützte hubbalkenvorrichtung | |
DE1521481B1 (de) | Anordnung zur Waermebehandlung von scheibenfoermigen Halbleiterkoerpern | |
DE1115367B (de) | Verfahren und Legierungsform zum Herstellen einer Halbleiteranordnung durch Aufschmelzen einer Elektrode auf einen Halbleiterkoerper | |
DE3717606C2 (de) | ||
DE1087705B (de) | Legierungsform zum Auflegieren von Kontakten auf halbleitende Koerper | |
DE3143690C2 (de) | ||
AT212880B (de) | Verfahren und Legierform zum Aufschmelzen eines Kontaktes auf einen halbleitenden Körper | |
AT226779B (de) | Verfahren zur Herstellung eines Transistors, insbesondere für Schaltzwecke | |
DE2156412C3 (de) | Verfahren zur Herstellung eines Trägers für ein Halbleiterbauelement | |
DE3030320A1 (de) | Verfahren zur herstellung eines targets fuer kathodenzerstaeubung | |
DE965855C (de) | Einrichtung an kontaktgebenden, relativ zueinander verschiebbaren Teilen, insbesondere bei Messerschaltern | |
DE1139923B (de) | Legierungsform fuer Halbleiteranordnungen | |
AT229372B (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
AT254268B (de) | Verfahren zum gleichzeitigen Herstellen von mindestens zwei Halbleiterbauelementen aus einem scheibenförmigen Halbleiterkristall | |
DE1577021A1 (de) | Verfahren und Vorrichtung zur Herstellung von Bauteilen komplexer Form | |
DE1577021C (de) | Werkzeug zum Preßwalzen von Vorsprüngen | |
DE377215C (de) | Einrichtung zum elektrischen Schweissen |