DE10350707B4 - Electrical contact for optoelectronic semiconductor chip and method for its production - Google Patents

Electrical contact for optoelectronic semiconductor chip and method for its production Download PDF

Info

Publication number
DE10350707B4
DE10350707B4 DE10350707.8A DE10350707A DE10350707B4 DE 10350707 B4 DE10350707 B4 DE 10350707B4 DE 10350707 A DE10350707 A DE 10350707A DE 10350707 B4 DE10350707 B4 DE 10350707B4
Authority
DE
Germany
Prior art keywords
layer
electrical contact
contact according
semiconductor chip
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10350707.8A
Other languages
German (de)
Other versions
DE10350707A1 (en
Inventor
Dr. Stein Wilhelm
Dr. Fehrer Michael
Dr. Baur Johannes
Matthias Winter
Dr. Plößl Andreas
Dr. Kaiser Stephan
Dr. Hahn Berthold
Franz Eberhard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE10350707.8A priority Critical patent/DE10350707B4/en
Priority to TW093104266A priority patent/TWI243488B/en
Priority to JP2004046959A priority patent/JP5073917B2/en
Priority to US10/789,199 priority patent/US7164158B2/en
Publication of DE10350707A1 publication Critical patent/DE10350707A1/en
Priority to US11/654,224 priority patent/US7696078B2/en
Application granted granted Critical
Publication of DE10350707B4 publication Critical patent/DE10350707B4/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Elektrischer Kontakt eines optoelektronischen Halbleiterchips (1), der folgende Schichten in der genannten Reihenfolge enthält: – eine Spiegelschicht (2) aus einem Metall oder einer Metallegierung, – eine Schutzschicht (3) zur Verringerung der Korrosion der Spiegelschicht (2), – eine Barrierenschicht (4), – eine Haftvermittlungsschicht (5), und – eine Lotschicht (8), wobei zwischen der Haftvermittlungsschicht (5) und der Lotschicht (8) eine Benetzungsschicht (6) angeordnet ist, die Platin enthält.Electrical contact of an optoelectronic semiconductor chip (1), which contains the following layers in the order mentioned: - a mirror layer (2) made of a metal or a metal alloy, - a protective layer (3) to reduce corrosion of the mirror layer (2), - a barrier layer (4), - an adhesion-promoting layer (5), and - a soldering layer (8), a wetting layer (6) containing platinum being arranged between the adhesion-promoting layer (5) and the soldering layer (8).

Description

Die Erfindung betrifft einen elektrischen Kontakt für einen optoelektronischen Halbleiterchip und ein Verfahren zu dessen Herstellung.The invention relates to an electrical contact for an optoelectronic semiconductor chip and to a method for the production thereof.

Bei modernen Herstellungsverfahren für lichtemittierende Dioden (LEDs) wird häufig die lichtemittierende Struktur zunächst auf einem Aufwachssubstrat aufgewachsen, anschließend auf einen neuen Träger aufgebracht und dann das Aufwachssubstrat abgetrennt. Dieses Verfahren hat einerseits den Vorteil, daß Aufwachssubstrate, insbesondere für die Herstellung von Nitridverbindungshalbleitern geeignete Aufwachssubstrate, die vergleichsweise teuer sind, wiederverwendet werden können. Ein derartiges Bauelement ist beispielsweise aus der WO 02/19 439 A1 bekannt. Dieses als Dünnfilmtechnologie bezeichnete Verfahren hat weiterhin den Vorteil, daß durch das Ablösen des ursprünglichen Substrats dessen Nachteile, wie zum Beispiel eine geringe elektrische Leitfähigkeit und eine erhöhte Absorption der von dem optoelektronischen Bauelement generierten oder detektierten Strahlung, vermieden werden. Dadurch läßt sich die Effizienz von LEDs, insbesondere der Helligkeit, steigern.In modern production methods for light-emitting diodes (LEDs), the light-emitting structure is often first grown on a growth substrate, then applied to a new carrier, and then the growth substrate is separated. On the one hand, this method has the advantage that growth substrates, in particular growth substrates suitable for the production of nitride compound semiconductors, which are comparatively expensive, can be reused. Such a device is for example from the WO 02/19 439 A1 known. This method, referred to as thin-film technology, furthermore has the advantage that its disadvantages, such as a low electrical conductivity and an increased absorption of the radiation generated or detected by the optoelectronic component, are avoided by detaching the original substrate. As a result, the efficiency of LEDs, in particular the brightness, can be increased.

Die Druckschrift EP 1 168 460 A1 beschreibt ein lichtemittierendes Bauelement mit einer p-Elektrode die eine Ni-Kontaktschicht, eine Mo-Barriereschicht, eine Al-Spiegelschicht, eine Ti-Barriereschicht, und eine Au-Kontaktschicht umfasst.The publication EP 1 168 460 A1 describes a light emitting device having a p-electrode including a Ni contact layer, a Mo barrier layer, an Al mirror layer, a Ti barrier layer, and an Au contact layer.

Die Druckschrift EP 1 179 836 A2 beschreibt eine Kontaktschicht für indiumbasierte Halbleiterbauelemente mit einer Barriereschicht, die eine Indiumdiffusion verhindert.The publication EP 1 179 836 A2 describes a contact layer for indium-based semiconductor devices with a barrier layer that prevents indium diffusion.

Die Druckschrift DE 199 21 987 A1 beschreibt eine lichtabstrahlende Halbleitervorrichtung mit einer Kobalt und Nickel enthaltenden Haftvermittlungsschicht, die eine Haftung zwischen einer Kontaktschicht und einer Elektrode verbessert.The publication DE 199 21 987 A1 describes a semiconductor light emitting device having a cobalt and nickel containing primer layer which improves adhesion between a contact layer and an electrode.

Die Druckschrift JP 11-220 171 A beschreibt ein Galliumnitrid-Halbleiterbauelement mit einer Spiegelschicht, die Silber enthält.The publication JP 11-220171 A describes a gallium nitride semiconductor device with a mirror layer containing silver.

Die Druckschrift US 6 291 840 B1 beschreibt ein Galliumnitrid-Halbleiterbauelement mit einer Kobaltschicht, die auf eine p-dotierte Schicht aufgebracht ist.The publication US Pat. No. 6,291,840 B1 describes a gallium nitride semiconductor device having a cobalt layer deposited on a p-doped layer.

Eine weitere Technologie zur Herstellung von hocheffizienten LEDs stellt die sogenannte Flip-Chip-Technologie dar. Ein derartiges Bauelement wird beispielsweise in der WO 01/47 039 A1 offenbart. Hierin wird ein strahlungsemittierender Halb- leiterchip beschrieben, der sowohl mit dem n- als auch mit dem p-Kontakt über eine gelötete Direktverbindung mit einem Trägersubstrat verbunden ist.Another technology for the production of high-efficiency LEDs is the so-called flip-chip technology. Such a device is, for example, in the WO 01/47 039 A1 disclosed. Herein, a radiation-emitting semiconductor chip is described, which is connected to both the n- and the p-contact via a soldered direct connection to a carrier substrate.

Sowohl bei der Dünnfilmtechnologie als auch bei der Flip-Chip-Technologie ist es vorteilhaft, den Kontakt zwischen dem Halbleiterchip und dem Trägersubstrat als einen reflektierenden Kontakt auszubilden. Damit wird ein Eindringen der von einem optoelektronischen Bauelement generierten oder detektierten Strahlung in den Kontakt vermieden und damit die Absorptionsverluste reduziert.In both thin-film technology and flip-chip technology, it is advantageous to form the contact between the semiconductor chip and the carrier substrate as a reflective contact. This prevents penetration of the radiation generated or detected by an optoelectronic component into the contact and thus reduces the absorption losses.

Ein derartiger spiegelnder elektrischer Kontakt wird beispielsweise in der EP 0 926 744 A2 offenbart. In diesem Dokument wird eine Silberschicht als geeigneter ohmscher Kontakt für einen p-Typ GaN-Halbleiter angegeben. Es wird jedoch auch auf die geringe Haftfestigkeit und Korrosionsbeständigkeit von Silberschichten auf Nitridverbindungshalbleitern hingewiesen.Such a reflective electrical contact, for example, in the EP 0 926 744 A2 disclosed. In this document, a silver layer is given as a suitable ohmic contact for a p-type GaN semiconductor. However, attention is also drawn to the low adhesion and corrosion resistance of silver layers on nitride compound semiconductors.

Der Erfindung liegt die Aufgabe zugrunde, einen verbesserten elektrischen Kontakt anzugeben. Insbesondere soll sich der Kontakt durch eine hohe Reflektivität, einen guten ohmschen Kontakt zum Halbleiter, eine gute Haftung auf dem Halbleiter sowie eine gute Haftung der den Kontakt bildenden Schichten untereinander, eine gute Temperaturstabilität, eine hohe Stabilität gegen Umwelteinflüsse, sowie Lötbarkeit und Strukturierbarkeit auszeichnen. Ferner ist es Aufgabe der Erfindung, ein Verfahren zur Herstellung eines solchen Kontakts anzugeben.The invention has for its object to provide an improved electrical contact. In particular, the contact should be distinguished by a high reflectivity, a good ohmic contact with the semiconductor, good adhesion to the semiconductor and good adhesion of the layers forming the contact with one another, good temperature stability, high stability against environmental influences, and solderability and structurability. It is another object of the invention to provide a method for producing such a contact.

Diese Aufgabe wird erfindungsgemäß durch einen elektrischen Kontakt mit den Merkmalen des Patentanspruchs 1 bzw. durch Verfahren gemäß den Patentansprüchen 22, 23 oder 25 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der abhängigen Ansprüche.This object is achieved by an electrical contact with the features of claim 1 or by the method according to claims 22, 23 or 25. Advantageous embodiments of the invention are the subject of the dependent claims.

Ein erfindungsgemäßer elektrischer Kontakt eines optoelektronischen Halbleiterchips enthält in der im Folgenden angegebenen Reihenfolge eine Spiegelschicht aus einem Metall oder einer Metallegierung, eine Schutzschicht, die zur Verringerung der Korrosion der Spiegelschicht dient, eine Barrierenschicht, eine Haftvermittlungsschicht und eine Lotschicht. Zwischen der Haftvermittlungsschicht und der Lotschicht ist eine Benetzungsschicht angeordnet, die Platin enthält.An inventive electrical contact of an optoelectronic semiconductor chip contains, in the order given below, a mirror layer of a metal or a metal alloy, a protective layer which serves to reduce the corrosion of the mirror layer, a barrier layer, an adhesion-promoting layer and a solder layer. Between the adhesion-promoting layer and the solder layer, a wetting layer containing platinum is disposed.

Vorteilhafte Ausgestaltungen der Erfindung werden im folgenden anhand eines Ausführungsbeispiels im Zusammenhang mit den 1 und 2 näher erläutert. Dabei zeigenAdvantageous embodiments of the invention will be described below with reference to an embodiment in conjunction with the 1 and 2 explained in more detail. Show

1 einen schematischen Querschnitt durch eine Ausführungsform eines erfindungsgemäßen elektrischen Kontakts und 1 a schematic cross section through an embodiment of an electrical contact according to the invention and

2 schematisch dargestellte Zwischenstufen zu Erläuterung der Strukturierung mittels Abhebetechnik. 2 schematically illustrated intermediate stages to explain the structuring by means of lift-off.

1 zeigt einen Halbleiterchip 1, auf den eine Ausführungsform eines erfindungsgemäßen elektrischen Kontakts aufgebracht ist. Der Halbleiterchip kann an seiner Oberfläche beispielsweise ein Material aus der Gruppe der Nitridverbindungshalbleiter aufweisen, wobei unter einem Nitridverbindungshalbleiter eine Nitridverbindung von Elementen der dritten und/oder fünften Hauptgruppe, insbesondere GaN, AlGaN, InGaN, AlInGaN, AlN oder InN, verstanden wird. 1 shows a semiconductor chip 1 to which an embodiment of an electrical contact according to the invention is applied. The semiconductor chip may have on its surface, for example, a material from the group of nitride compound semiconductors, wherein a nitride compound semiconductor is a nitride compound of elements of the third and / or fifth main group, in particular GaN, AlGaN, InGaN, AlInGaN, AlN or InN understood.

Auf den Halbleiterchip 1 ist eine Spiegelschicht 2 aufgebracht. Die Spiegelschicht enthält ein Metall oder eine Metallegierung, vorzugsweise eines der Metalle Silber, Aluminium oder Platin. Bevorzugt ist die Spiegelschicht 2 zwischen 70 nm und 130 nm dick. Die Spiegelschicht 2 reflektiert die aus der Richtung des optoelektronischen Halbleiterchips 1 auftreffende Strahlung und verhindert dadurch die Absorption dieser Strahlung im elektrischen Kontakt. Neben dieser vorteilhaften optischen Eigenschaft stellt die Spiegelschicht auch einen ohmschen Kontakt zum Halbleiter her. Beispielsweise kann zur Herstellung eines ohmschen Kontakts auf einem InGaN-Halbleiter eine Pt/Al-Kombination verwendet werden. Auf p-GaN-Halbleitermaterial ist eine Silberschicht zur Herstellung eines ohmschen Kontaktes geeignet.On the semiconductor chip 1 is a mirror layer 2 applied. The mirror layer contains a metal or a metal alloy, preferably one of the metals silver, aluminum or platinum. The mirror layer is preferred 2 between 70 nm and 130 nm thick. The mirror layer 2 reflects from the direction of the optoelectronic semiconductor chip 1 incident radiation and thereby prevents the absorption of this radiation in electrical contact. In addition to this advantageous optical property, the mirror layer also produces an ohmic contact with the semiconductor. For example, a Pt / Al combination can be used to make an ohmic contact on an InGaN semiconductor. On p-type GaN semiconductor material, a silver layer is suitable for making an ohmic contact.

Weiterhin ist eine Schutzschicht 3 auf die Spiegelschicht 2 aufgebracht, um sie in weiteren Prozeßschritten vor Korrosion zu schützen. Vorzugsweise handelt es sich bei der Schutzschicht 3 um eine zwischen 5 nm und 15 nm dicke Titan- oder Platinschicht. Im Falle einer naßchemischen Strukturierung der Spiegelschicht 2 wird vorzugsweise Titan als Material für die Schutzschicht 3 verwendet, da das Ätzen von Platin technisch sehr schwierig ist.Furthermore, a protective layer 3 on the mirror layer 2 applied in order to protect them from corrosion in further process steps. Preferably, the protective layer is 3 around a between 5 nm and 15 nm thick titanium or platinum layer. In the case of wet-chemical structuring of the mirror layer 2 is preferably titanium as the material for the protective layer 3 used, since the etching of platinum is technically very difficult.

Eine Verbesserung der Haftung der Spiegelschicht 2 auf dem Halbleiterchip 1 kann durch einen Temperschritt erreicht werden. Beispielsweise wird eine Spiegelschicht 2 aus Silber für etwa 5 Minuten bei 300°C getempert. Im Falle einer naßchemischen Strukturierung der Spiegelschicht 2 kann dieser Temperschritt unmittelbar nach der Beschichtung durchgeführt werden.An improvement in the adhesion of the mirror layer 2 on the semiconductor chip 1 can be achieved by a tempering step. For example, it becomes a mirror layer 2 of silver for about 5 minutes at 300 ° C tempered. In the case of wet-chemical structuring of the mirror layer 2 This annealing step can be carried out immediately after the coating.

Eine weitere Möglichkeit zur Verbesserung der Haftung der Spiegelschicht 2 besteht darin, vor dem Aufbringen der Spiegelschicht 2 eine zwischen 0,1 nm und 0,5 nm dünne Schicht 13 aus einem elektrisch transparenten Material auf den Halbleiterchip 1 aufzubringen. Diese dünne Schicht 13 kann flächig oder inselförmig abgeschieden sein. Vorzugsweise enthält die dünne Schicht 13 Pt, Pd oder Ni. Besonders vorteilhaft ist die Verwendung dieser Materialien auf einer ein Nitridverbindungshalbleitermaterial aufweisenden Oberfläche eines Halbleiterchips 1 und bei Verwendung einer Spiegelschicht 2, die Ag oder Al enthält.Another way to improve the adhesion of the mirror layer 2 This is before applying the mirror layer 2 a layer thin between 0.1 nm and 0.5 nm 13 made of an electrically transparent material on the semiconductor chip 1 applied. This thin layer 13 may be flat or island-shaped. Preferably, the thin layer contains 13 Pt, Pd or Ni. The use of these materials on a surface of a semiconductor chip having a nitride compound semiconductor material is particularly advantageous 1 and when using a mirror layer 2 containing Ag or Al.

Auf die Schutzschicht 3 ist eine Barrierenschicht 4 aufgebracht. Vorzugsweise enthält die Barrierenschicht 4 TiW(N) und ist etwa 300 nm bis 500 nm dick. Durch eine Strukturierung der Barrierenschicht 4 mittels Abhebetechnik (lift-off-Technik), die im Folgenden noch genauer beschrieben wird, kann eine vollständige Überdeckung der Spiegelschicht 2 und der Schutzschicht 3 mit der Barrierenschicht 4 erreicht werden. Auch die Strukturierung der folgenden Schichten kann mittels dieser Abhebetechnik erfolgen. Ein Vorteil dieser Art der Strukturierung besteht in der geringen Temperaturbelastung des Schichtsystems.On the protective layer 3 is a barrier layer 4 applied. Preferably, the barrier layer contains 4 TiW (N) and is about 300 nm to 500 nm thick. By structuring the barrier layer 4 By lift-off technique, which will be described in more detail below, a complete overlap of the mirror layer 2 and the protective layer 3 with the barrier layer 4 be achieved. The structuring of the following layers can also take place by means of this lift-off technique. An advantage of this type of structuring consists in the low temperature load of the layer system.

Auf die Barrierenschicht 4 ist eine Haftvermittlungsschicht 5 aufgebracht, die eine gute Haftung der nachfolgenden Schichten gewährleistet. Bei der Haftvermittlungsschicht 5 handelt es sich bevorzugt um eine zwischen 30 nm und 70 nm dicke Titanschicht.On the barrier layer 4 is a bonding layer 5 applied, which ensures good adhesion of the subsequent layers. At the adhesion mediation layer 5 it is preferably a between 30 nm and 70 nm thick titanium layer.

Darauf ist eine Benetzungsschicht 6 aufgebracht, die eine gleichmäßige Benetzung der Kontaktfläche mit dem Lot beim späteren Lötvorgang bewirkt. Die Benetzungsschicht 6 ist eine bevorzugt zwischen 70 nm und 130 nm dicke Platinschicht.On top of that is a wetting layer 6 applied, which causes a uniform wetting of the contact surface with the solder in the subsequent soldering process. The wetting layer 6 is a platinum layer preferably between 70 nm and 130 nm thick.

Auf der Benetzungsschicht 6 ist eine Lotschicht 8, bei der es sich entweder um ein Hartlot, wie beispielsweise AuSn oder ein Weichlot wie zum Beispiel Sn handeln kann, aufgebracht. Die Lotschicht 8 ist beispielsweise mittels PVD-Technik oder mittels galvanischer Abscheidung aufgebracht. Eine Strukturierung der Lotschicht 8 ist mittels der zuvor beschriebenen Abhebetechnik oder mittels einer naßchemischen Strukturierung möglich.On the wetting layer 6 is a layer of solder 8th which may be either a brazing alloy such as AuSn or a soft solder such as Sn. The solder layer 8th is applied for example by means of PVD technology or by means of galvanic deposition. A structuring of the solder layer 8th is possible by means of the lift-off technique described above or by wet-chemical structuring.

Die Lotschicht 8 kann optional mit einer Goldschicht 9 abgedeckt werden, die vorzugsweise zwischen 30 nm und 70 nm dick ist.The solder layer 8th Optionally with a gold layer 9 be covered, which is preferably between 30 nm and 70 nm thick.

Vorteilhaft ist zwischen der Benetzungsschicht 6 und der Lotschicht 8 eine Goldschicht 7 eingefügt, welche das darunterliegende Schichtsystem vor dem Aufbringen der Lotschicht 8 vor Korrosion schützt. Dies ist insbesondere dann sinnvoll, wenn vor dem Aufbringen der Lotschicht eine Entfernung einer zur Strukturierung des bis dahin erzeugten Schichtsystems aufgebrachten Maskenschicht erfolgt. Die bevorzugte Dicke einer solchen Goldschicht 7 beträgt bei Verwendung eines Sn Lots etwa 70–130 nm, bei Verwendung eines AuSn-Lots etwa 400 nm bis 800 nm. Die Funktion der Benetzungsschicht 6 bleibt trotz dieser Zwischenschicht erhalten, da die Goldschicht 7 beim späteren Lötvorgang schmilzt.It is advantageous between the wetting layer 6 and the solder layer 8th a gold layer 7 inserted, which the underlying layer system before the application of the solder layer 8th protects against corrosion. This is particularly useful if, prior to the application of the solder layer, there is a removal of a mask layer applied to the structuring of the layer system thus produced. The preferred thickness of such a gold layer 7 is about 70-130 nm when using a Sn Lots, about 400 nm to 800 nm when using an AuSn solder. The function of the wetting layer 6 remains despite this intermediate layer, as the gold layer 7 melts during the later soldering process.

Beim Lötvorgang ist es möglich, aber unerwünscht, dass das Lot bis an die Seitenflanken des Halbleiterchips aufsteigt. Um hierbei einen Kurzschluß des Lots mit den an den Seitenflanken des Halbleiterchips endenden Halbleiterschichten zu verhindern, können die Seitenflanken mit einer Passivierung 11, beispielsweise aus Siliziumdioxid oder Siliziumnitrid, versehen werden. During the soldering process, it is possible, but undesirable, for the solder to rise up to the side flanks of the semiconductor chip. In order to prevent a short circuit of the solder with the semiconductor layers ending on the side flanks of the semiconductor chip, the side flanks can be passivated 11 , For example, be provided from silicon dioxide or silicon nitride.

Ein derartiger Kontakt ist insbesondere für die Verwendung in der Flip-Chip-Technologie und der Dünnfilm-Technologie geeignet. Unter einem Dünnfilm-Halbleiterkörper ist im Rahmen der Erfindung ein epitaktisch auf einem Epitaxiesubstrat gewachsener Halbleiterkörper zu verstehen, von dem das Epitaxiesubstrat abgelöst wurde.Such a contact is particularly suitable for use in flip-chip technology and thin-film technology. In the context of the invention, a thin-film semiconductor body is understood to be an epitaxial semiconductor body grown on an epitaxial substrate from which the epitaxial substrate has been detached.

Der Dünnfilm-Halbleiterkörper ist beispielsweise mit dem elektrischem Kontakt mit einem Trägerkörper verbunden. Die Materialien der Lotschicht 8 und des Trägerkörpers sind vorzugsweise so aufeinander abgestimmt, daß sie eine Legierung, insbesondere eine eutektische Legierung, ausbilden können, also zwischen der Lotschicht 8 und der Trägerkörper keine metallurgische Sperre besteht. Das Material des Trägerkörpers kann beim Lötvorgang anschmelzen und somit als Materialreservoir zur Ausbildung einer eutektischen Legierung dienen. Weiterhin kann ein Anschmelzen des Trägerkörpers an der Lötstelle vorteilhaft bewirken, daß eventuell beim Lötvorgang auftretende Partikel in den Träger hineinschmelzen können. Dadurch wird die Einlagerung von Partikeln zwischen dem Trägerkörper und dem Halbleiterchip 1, die den Abstand zwischen dem Träger und dem Halbleiterchip vergrößern könnten, reduziert. Ebenfalls wird auch die Bildung von Lunkern reduziert.The thin-film semiconductor body is connected, for example, to the electrical contact with a carrier body. The materials of the solder layer 8th and the carrier body are preferably matched to one another so that they can form an alloy, in particular a eutectic alloy, ie between the solder layer 8th and the carrier body does not have a metallurgical barrier. The material of the carrier body can melt during the soldering process and thus serve as a material reservoir for forming a eutectic alloy. Furthermore, a melting of the carrier body at the soldering effect advantageously that any particles occurring during the soldering process can melt into the carrier. As a result, the incorporation of particles between the carrier body and the semiconductor chip 1 that could increase the distance between the carrier and the semiconductor chip is reduced. Also, the formation of voids is reduced.

Besonders vorteilhaft ist die Kombination einer Lotschicht 8 aus AuGe mit einem Ge-Träger oder die Kombination einer AuSi-Lotschicht 8 mit einem Si-Träger. Ein Ge-Träger ist besonders für die Herstellung von Dünnfilm-LEDs, bei denen ein Aufwachssubstrat aus Saphir mittels eines Laser-lift-off-Verfahrens abgelöst wird, geeignet, da Germanium einen ähnlichen Ausdehnungskoeffizienten wie Saphir aufweist und deshalb mechanische Spannungen durch die beim Ablöseprozeß entstehende Wärme reduziert werden.Particularly advantageous is the combination of a solder layer 8th made of AuGe with a Ge carrier or the combination of an AuSi solder layer 8th with a Si carrier. A Ge support is particularly suitable for the manufacture of thin-film LEDs in which a sapphire growth substrate is removed by means of a laser lift-off method, since germanium has a coefficient of expansion similar to that of sapphire and therefore mechanical stresses due to the detachment process resulting heat can be reduced.

Die eutektischen Temperaturen, die beim Lötvorgang erreicht oder überschritten werden müssen, betragen für AuGe etwa 361°C und für AuSi etwa 363°C. Bei der Verwendung solcher Lote muß das Schichtsystem des Kontakts bei der Löttemperatur stabil sein. Aufgrund der erforderlichen Temperaturstabilität enthält die dünne Schicht 13, die zur Verbesserung der Haftung der Spiegelschicht 2 zwischen dem Halbleiterchip 1 und der Spiegelschicht 2 eingefügt ist, bevorzugt Palladium oder ein Nickeloxid. Ein Kontakt mit dünnen Schichten 13 aus diesen Materialien ist außerdem verhältnismäßig unempfindlich gegenüber Wasserstoff enthaltenden Verunreinigungen, die während der Epitaxie in das Schichtsystem integriert werden können.The eutectic temperatures that must be reached or exceeded during the soldering process are about 361 ° C for AuGe and about 363 ° C for AuSi. When using such solders, the layer system of the contact must be stable at the soldering temperature. Due to the required temperature stability contains the thin layer 13 that improve the adhesion of the mirror layer 2 between the semiconductor chip 1 and the mirror layer 2 is inserted, preferably palladium or a nickel oxide. A contact with thin layers 13 In addition, these materials are relatively insensitive to hydrogen-containing impurities which can be integrated into the film system during epitaxy.

Zur Strukturierung eines erfindungsgemäßen elektrischen Kontaktes sind beispielsweise bekannte Verfahren zur naßchemischen Strukturierung, die hier nicht näher erläutert werden sollen, geeignet. Vorzugsweise wird im Rahmen der Erfindung die sogenannte Abhebetechnik (lift-off-Verfahren) angewandt.For structuring an electrical contact according to the invention, for example, known processes for wet-chemical structuring, which are not described here in detail, are suitable. Preferably, in the context of the invention, the so-called lift-off method (lift-off method) is applied.

Die Verfahrensschritte bei der Abhebetechnik werden im Folgenden beispielhaft anhand der Strukturierung der Spiegelschicht 2 in Zusammenhang mit den 2a bis 2e näher erläutert.The method steps in the lift-off technique will be described below by way of example with reference to the structuring of the mirror layer 2 in connection with the 2a to 2e explained in more detail.

Wie in 2a dargestellt, wird auf den Halbleiterchip 1 zunächst eine Maskenschicht 10 aus einem Photolack aufgebracht.As in 2a is shown on the semiconductor chip 1 first a mask layer 10 applied from a photoresist.

Mittels geeigneter Belichtung, Entwicklung und Ätzung wird in der Maskenschicht 10 ein Fenster erzeugt, das wie in 2b dargestellt einen starken Unterschnitt aufweist. Der Unterschnitt kann beispielsweise durch Unterätzung mit einem geeigneten Ätzmittel gebildet werden. Die Maskenschicht weist dadurch an der dem Halbleiterchip abgewandten Seite einen schmaleren Querschnitt auf als an der Oberfläche des Halbleiterchips. Vorzugsweise schließen die dem Fenster zugewandten Flanken der Maskenschicht mit der Oberfläche des Halbleiterchips 1 einen Winkel von weniger als 75° ein. Da die Bedingungen zur Erzeugung eines solchen Fensters dem Fachmann bekannt sind, werden sie an dieser Stelle nicht näher erläutert.By means of suitable exposure, development and etching is in the mask layer 10 creates a window that looks like in 2 B has shown a strong undercut. The undercut may be formed, for example, by undercut with a suitable etchant. As a result, the mask layer has a narrower cross-section on the side facing away from the semiconductor chip than on the surface of the semiconductor chip. Preferably, the edges of the mask layer facing the window close to the surface of the semiconductor chip 1 an angle of less than 75 °. Since the conditions for producing such a window are known to those skilled in the art, they will not be explained in detail here.

Anschließend wird die Spiegelschicht 2 durch eine gerichtete Beschichtungstechnik, beispielsweise durch Aufdampfen, auf den Halbleiterchip aufgebracht. Die Abscheidung der Spiegelschicht 2 erfolgt im wesentlichen nur auf den in Aufdampfrichtung 12 nicht von der Maskenschicht 10 abgeschatteten Bereich des Halbleiterchips 1, während die unter dem Unterschnitt des Fensters liegenden Bereiche des Halbleiterchips 1 abgeschattet sind und wie in 2c dargestellt nicht von der Spiegelschicht 2 bedeckt werden. Auf die gleiche Weise können im folgenden weitere Schichten, beispielsweise eine Schutzschicht 3 für die Spiegelschicht 2, auf den Halbleiterchip 1 aufgebracht werden (nicht dargestellt).Subsequently, the mirror layer 2 by a directed coating technique, for example by vapor deposition, applied to the semiconductor chip. The deposition of the mirror layer 2 essentially takes place only in the evaporation direction 12 not from the mask layer 10 shadowed area of the semiconductor chip 1 , while the lying under the undercut of the window areas of the semiconductor chip 1 are shadowed and as in 2c not shown by the mirror layer 2 to be covered. In the following manner, further layers, for example a protective layer, can be used in the same way 3 for the mirror layer 2 , on the semiconductor chip 1 be applied (not shown).

Im nachfolgenden Prozeßschritt wird, wie in 2d dargestellt ist, eine weitere Schicht, bei der es sich beispielsweise um eine Barrierenschicht 4 handeln kann, durch ein ungerichtetes Beschichtungsverfahren, zum Beispiel mittels Sputtern, auf den Halbleiterchip 1 aufgebracht. Durch die Anwendung eines ungerichteten Beschichtungsverfahrens werden auch die unter dem Unterschnitt des Fensters liegenden Bereiche des Halbleiterchips 1 mit der aufgebrachten Schicht bedeckt und somit eine vollständige Überdeckung der vorher aufgebrachten Schicht oder Schichten, beispielsweise der Spiegelschicht 2, erreicht.In the subsequent process step, as in 2d is shown, another layer, which is for example a barrier layer 4 can act by a non-directional coating process, for example by sputtering, on the semiconductor chip 1 applied. The application of a non-directional coating method also makes the regions of the semiconductor chip below the undercut of the window 1 covered with the applied layer and thus a complete coverage of the previously applied layer or layers, such as the mirror layer 2 , reached.

Nach dem Ablösen der Maskenschicht 10 ist der Halbleiterchip 1, wie in 2e gezeigt, mit einer strukturierten Schicht, beispielsweise der Spiegelschicht 2, und einer weiteren, diese Schicht überdeckenden Schicht, beispielsweise der Barrierenschicht 4, bedeckt.After peeling off the mask layer 10 is the semiconductor chip 1 , as in 2e shown with a structured layer, such as the mirror layer 2 and another layer covering this layer, for example the barrier layer 4 , covered.

Allgemein ist im Rahmen der Erfindung unter einer Abhebetechnik (lift-off-Verfahren) das Aufbringen bzw. Ausbilden einer Maskenschicht, das Aufbringen einer oder mehrerer Schichten und ein nachfolgendes Ablösen der Maskenschicht zu verstehen. Vorzugsweise wird die Maskenschicht mit einem Unterschnitt versehen, eine erste Schicht gerichtet abgeschieden, und eine zweite Schicht zur vollständigen Überdeckung der ersten Schicht ungerichtet abgeschieden, wobei unter einer vollständigen Überdeckung eine Bedeckung der Oberfläche und der Seitenflanken verstanden wird.In general, in the context of the invention a lift-off method is to be understood as meaning the application or formation of a mask layer, the application of one or more layers and subsequent detachment of the mask layer. Preferably, the mask layer is provided with an undercut, a first layer deposited in a controlled manner, and a second layer is deposited in a non-directional manner for complete coverage of the first layer, wherein complete coverage means covering the surface and the side edges.

Claims (26)

Elektrischer Kontakt eines optoelektronischen Halbleiterchips (1), der folgende Schichten in der genannten Reihenfolge enthält: – eine Spiegelschicht (2) aus einem Metall oder einer Metallegierung, – eine Schutzschicht (3) zur Verringerung der Korrosion der Spiegelschicht (2), – eine Barrierenschicht (4), – eine Haftvermittlungsschicht (5), und – eine Lotschicht (8), wobei zwischen der Haftvermittlungsschicht (5) und der Lotschicht (8) eine Benetzungsschicht (6) angeordnet ist, die Platin enthält.Electrical contact of an optoelectronic semiconductor chip ( 1 ) containing the following layers in said order: - a mirror layer ( 2 ) of a metal or a metal alloy, - a protective layer ( 3 ) for reducing the corrosion of the mirror layer ( 2 ), - a barrier layer ( 4 ), - an adhesive layer ( 5 ), and - a solder layer ( 8th ), between the primer layer ( 5 ) and the solder layer ( 8th ) a wetting layer ( 6 ) containing platinum. Elektrischer Kontakt nach Anspruch 1, der auf eine ein Nitridverbindungshalbleitermaterial aufweisende Oberfläche eines Halbleiterchips (1) aufgebracht ist.An electrical contact according to claim 1, which is a nitride compound semiconductor material having a surface of a semiconductor chip ( 1 ) is applied. Elektrischer Kontakt nach einem der vorhergehenden Ansprüche, bei dem die Spiegelschicht (2) Silber, Aluminium oder Platin enthält.Electrical contact according to one of the preceding claims, in which the mirror layer ( 2 ) Contains silver, aluminum or platinum. Elektrischer Kontakt nach einem der vorhergehenden Ansprüche, bei dem die Spiegelschicht (2) zwischen 70 nm und 130 nm dick ist.Electrical contact according to one of the preceding claims, in which the mirror layer ( 2 ) is between 70 nm and 130 nm thick. Elektrischer Kontakt nach einem der vorhergehenden Ansprüche, bei dem zur Verbesserung der Haftung der Spiegelschicht (2) eine zwischen 0,1 und 0,5 nm dünne Schicht (13) aus einem elektrisch leitfähigen Material zwischen dem Halbleiterchip (1) und der Spiegelschicht (2) enthalten ist.Electrical contact according to one of the preceding claims, in which, in order to improve the adhesion of the mirror layer ( 2 ) a thin layer between 0.1 and 0.5 nm ( 13 ) made of an electrically conductive material between the semiconductor chip ( 1 ) and the mirror layer ( 2 ) is included. Elektrischer Kontakt nach Anspruch 5, bei dem die Oberfläche des Halbleiterchips (1) ein Nitridverbindungshalbleitermaterial aufweist, die Spiegelschicht (2) Al oder Ag enthält, und die dünne Schicht (13) Pt, Pd oder Ni enthält.An electrical contact according to claim 5, wherein the surface of the semiconductor chip ( 1 ) has a nitride compound semiconductor material, the mirror layer ( 2 ) Contains Al or Ag, and the thin layer ( 13 ) Contains Pt, Pd or Ni. Elektrischer Kontakt nach einem der vorhergehenden Ansprüche, bei dem die Schutzschicht (3) Titan oder Platin enthält.Electrical contact according to one of the preceding claims, in which the protective layer ( 3 ) Contains titanium or platinum. Elektrischer Kontakt nach einem der vorhergehenden Ansprüche, bei dem die Schutzschicht (3) zwischen 5 nm und 15 nm dick ist.Electrical contact according to one of the preceding claims, in which the protective layer ( 3 ) is between 5 nm and 15 nm thick. Elektrischer Kontakt nach einem der vorhergehenden Ansprüche, bei dem die Barrierenschicht (4) die Spiegelschicht (2) und die Schutzschicht (3) vollständig überdeckt.Electrical contact according to one of the preceding claims, in which the barrier layer ( 4 ) the mirror layer ( 2 ) and the protective layer ( 3 completely covered. Elektrischer Kontakt nach einem der vorhergehenden Ansprüche, bei dem die Barrierenschicht (4) TiW(N) enthält.Electrical contact according to one of the preceding claims, in which the barrier layer ( 4 ) TiW (N). Elektrischer Kontakt nach einem der vorhergehenden Ansprüche, bei dem die Barrierenschicht (4) zwischen 300 nm und 500 nm dick ist.Electrical contact according to one of the preceding claims, in which the barrier layer ( 4 ) is between 300 nm and 500 nm thick. Elektrischer Kontakt nach einem der vorhergehenden Ansprüche, bei dem die Haftvermittlungsschicht (5) Titan enthält.Electrical contact according to one of the preceding claims, in which the primer layer ( 5 ) Contains titanium. Elektrischer Kontakt nach einem der vorhergehenden Ansprüche, bei dem die Haftvermittlungsschicht (5) zwischen 30 nm und 70 nm dick ist.Electrical contact according to one of the preceding claims, in which the primer layer ( 5 ) is between 30 nm and 70 nm thick. Elektrischer Kontakt nach einem der vorhergehenden Ansprüche, bei dem die Benetzungsschicht (6) zwischen 70 nm und 130 nm dick ist.Electric contact according to one of the preceding claims, in which the wetting layer ( 6 ) is between 70 nm and 130 nm thick. Elektrischer Kontakt nach einem der vorhergehenden Ansprüche, bei dem eine Goldschicht (7) auf die Benetzungsschicht (6) aufgebracht ist.Electrical contact according to one of the preceding claims, in which a gold layer ( 7 ) on the wetting layer ( 6 ) is applied. Elektrischer Kontakt nach einem der vorhergehenden Ansprüche, bei dem eine Goldschicht (9) auf die Lotschicht (8) aufgebracht ist.Electrical contact according to one of the preceding claims, in which a gold layer ( 9 ) on the solder layer ( 8th ) is applied. Elektrischer Kontakt nach Anspruch 16, bei dem die auf die Lotschicht (8) aufgebrachte Goldschicht (9) etwa 30 nm bis 70 nm dick ist.An electrical contact according to claim 16, in which the solder layer ( 8th ) applied gold layer ( 9 ) is about 30 nm to 70 nm thick. Elektrischer Kontakt nach einem der vorhergehenden Ansprüche, der zur Verbindung des Halbleiterchips (1) mit einem Trägerkörper vorgesehen ist, wobei das Material der Lotschicht (8) dazu geeignet ist, mit dem Material des Trägerkörpers eine Legierung, insbesondere eine eutektische Legierung, auszubilden.Electrical contact according to one of the preceding claims, which is used for connecting the semiconductor chip ( 1 ) is provided with a carrier body, wherein the material of the solder layer ( 8th ) suitable is to form with the material of the carrier body an alloy, in particular a eutectic alloy. Elektrischer Kontakt nach Anspruch 18, bei dem die Lotschicht (8) AuGe enthält und der Trägerkörper Ge enthält.An electrical contact according to claim 18, wherein the solder layer ( 8th ) Contains AuGe and the carrier body contains Ge. Elektrischer Kontakt nach Anspruch 18, bei dem die Lotschicht (8) AuSi enthält und der Trägerkörper Si enthält.An electrical contact according to claim 18, wherein the solder layer ( 8th ) Contains AuSi and the carrier body contains Si. Elektrischer Kontakt nach Anspruch 5 und einem der Ansprüche 18 bis 20, bei dem die dünne Schicht (13) Palladium oder ein Nickeloxid enthält.An electrical contact according to claim 5 and any one of claims 18 to 20, wherein the thin layer ( 13 ) Contains palladium or a nickel oxide. Verfahren zur Herstellung eines elektrischen Kontakts nach einem der Ansprüche 1 bis 21, bei dem die Spiegelschicht (2) aus Silber besteht und zur Verbesserung der Haftung bei etwa 300°C getempert wird.Method for producing an electrical contact according to one of Claims 1 to 21, in which the mirror layer ( 2 ) is made of silver and annealed to improve the adhesion at about 300 ° C. Verfahren zur Herstellung eines elektrischen Kontakts nach einem der Ansprüche 1 bis 21, bei dem der Kontakt mittels Abhebetechnik strukturiert wird.Method for producing an electrical contact according to one of Claims 1 to 21, in which the contact is structured by means of lift-off technology. Verfahren nach Anspruch 23, bei dem eine für die Abhebetechnik auf den Halbleiterchip (1) aufgebrachte Maskenschicht (10) mit einem Unterschnitt versehen wird, die Spiegelschicht (2) gerichtet aufgedampft wird und die Barrierenschicht (4) mit einer ungerichteten, überdeckenden Beschichtungsmethode so aufgebracht wird, daß die Barrierenschicht (4) die Barunterliegenden Schichten vollständig überdeckt.Method according to Claim 23, in which one for the lift-off technique is applied to the semiconductor chip ( 1 ) applied mask layer ( 10 ) is provided with an undercut, the mirror layer ( 2 ) is vapor-deposited and the barrier layer ( 4 ) is applied with a non-directional overlapping coating method so that the barrier layer ( 4 ) completely covers the underlying layers. Verfahren zur Herstellung eines elektrischen Kontakts nach einem der Ansprüche 5 bis 21, bei dem zur Verbesserung der Haftung der Spiegelschicht (2) eine zwischen 0,1 und 0,5 nm dünne Schicht (13) aus einem elektrisch leitfähigen Material vor dem Aufbringen der Spiegelschicht (2) auf den Halbleiterchip (1) aufgebracht wird.Method for producing an electrical contact according to one of Claims 5 to 21, in which, in order to improve the adhesion of the mirror layer ( 2 ) a thin layer between 0.1 and 0.5 nm ( 13 ) of an electrically conductive material before the application of the mirror layer ( 2 ) on the semiconductor chip ( 1 ) is applied. Verfahren nach Anspruch 25, bei dem die Oberfläche des Halbleiterchips (1) ein Nitridverbindungshalbleitermaterial aufweist, die Spiegelschicht (2) Al oder Ag enthält, und die dünne Schicht (13) Pt, Pd oder Ni enthält.Method according to Claim 25, in which the surface of the semiconductor chip ( 1 ) has a nitride compound semiconductor material, the mirror layer ( 2 ) Contains Al or Ag, and the thin layer ( 13 ) Contains Pt, Pd or Ni.
DE10350707.8A 2003-02-26 2003-10-30 Electrical contact for optoelectronic semiconductor chip and method for its production Expired - Lifetime DE10350707B4 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10350707.8A DE10350707B4 (en) 2003-02-26 2003-10-30 Electrical contact for optoelectronic semiconductor chip and method for its production
TW093104266A TWI243488B (en) 2003-02-26 2004-02-20 Electrical contact-area for optoelectronic semiconductor-chip and its production method
JP2004046959A JP5073917B2 (en) 2003-02-26 2004-02-23 Optoelectronic semiconductor chip having electrical contacts and method for manufacturing the optoelectronic semiconductor chip
US10/789,199 US7164158B2 (en) 2003-02-26 2004-02-26 Electrical contact for optoelectronic semiconductor chip and method for its production
US11/654,224 US7696078B2 (en) 2003-02-26 2007-01-16 Method for producing an electrical contact for an optoelectronic semiconductor chip

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10308325.1 2003-02-26
DE10308325 2003-02-26
DE10350707.8A DE10350707B4 (en) 2003-02-26 2003-10-30 Electrical contact for optoelectronic semiconductor chip and method for its production

Publications (2)

Publication Number Publication Date
DE10350707A1 DE10350707A1 (en) 2004-11-11
DE10350707B4 true DE10350707B4 (en) 2014-02-13

Family

ID=33154048

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10350707.8A Expired - Lifetime DE10350707B4 (en) 2003-02-26 2003-10-30 Electrical contact for optoelectronic semiconductor chip and method for its production

Country Status (1)

Country Link
DE (1) DE10350707B4 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005013894B4 (en) * 2004-06-30 2010-06-17 Osram Opto Semiconductors Gmbh Electromagnetic radiation generating semiconductor chip and method for its production
DE102004062290A1 (en) * 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Method for producing a semiconductor chip
DE102005029246B4 (en) 2005-03-31 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Semiconductor chip with a solder layer sequence and method for soldering a semiconductor chip
DE102007060971B4 (en) * 2007-12-14 2014-01-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method and device for producing a solder joint between two non-metallically conductive components
DE102010020211A1 (en) * 2010-05-10 2011-11-10 Osram Opto Semiconductors Gmbh Support for an optoelectronic component, optoelectronic device with a carrier and method for producing a support for an optoelectronic component
JP2012169332A (en) * 2011-02-10 2012-09-06 Toshiba Corp Semiconductor light-emitting device and manufacturing method for the same
US9490193B2 (en) 2011-12-01 2016-11-08 Infineon Technologies Ag Electronic device with multi-layer contact
DE102013113191A1 (en) * 2013-11-28 2015-05-28 Osram Opto Semiconductors Gmbh Method for producing optoelectronic components for the encapsulation of layers
DE102016112291A1 (en) * 2016-07-05 2018-01-11 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0926744A2 (en) * 1997-12-15 1999-06-30 Hewlett-Packard Company Light emitting device
JPH11220171A (en) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd Gallium nitride compound semiconductor device
DE19921987A1 (en) * 1998-05-13 1999-11-18 Toyoda Gosei Kk Light-radiating flip chip semiconductor device
WO2001047039A1 (en) * 1999-12-22 2001-06-28 Lumileds Lighting, U.S., Llc Method of making a iii-nitride light-emitting device with increased light generating capability
US6291840B1 (en) * 1996-11-29 2001-09-18 Toyoda Gosei Co., Ltd. GaN related compound semiconductor light-emitting device
EP1168460A2 (en) * 2000-06-30 2002-01-02 Kabushiki Kaisha Toshiba Light emitting element, method of manufacturing the same, and semiconductor device having light emitting element
EP1179836A2 (en) * 2000-08-11 2002-02-13 Agere Systems Optoelectronics Guardian Corporation A contact for indium semiconductor devices incorporating gold solders
WO2002019439A1 (en) * 2000-08-31 2002-03-07 Osram Opto Semiconductors Gmbh Method for producing a radiation-emitting semiconductor chip based on iii-v nitride semiconductor material, and a corresponding radiation-emitting semiconductor chip

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291840B1 (en) * 1996-11-29 2001-09-18 Toyoda Gosei Co., Ltd. GaN related compound semiconductor light-emitting device
EP0926744A2 (en) * 1997-12-15 1999-06-30 Hewlett-Packard Company Light emitting device
JPH11220171A (en) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd Gallium nitride compound semiconductor device
DE19921987A1 (en) * 1998-05-13 1999-11-18 Toyoda Gosei Kk Light-radiating flip chip semiconductor device
WO2001047039A1 (en) * 1999-12-22 2001-06-28 Lumileds Lighting, U.S., Llc Method of making a iii-nitride light-emitting device with increased light generating capability
EP1168460A2 (en) * 2000-06-30 2002-01-02 Kabushiki Kaisha Toshiba Light emitting element, method of manufacturing the same, and semiconductor device having light emitting element
EP1179836A2 (en) * 2000-08-11 2002-02-13 Agere Systems Optoelectronics Guardian Corporation A contact for indium semiconductor devices incorporating gold solders
WO2002019439A1 (en) * 2000-08-31 2002-03-07 Osram Opto Semiconductors Gmbh Method for producing a radiation-emitting semiconductor chip based on iii-v nitride semiconductor material, and a corresponding radiation-emitting semiconductor chip

Also Published As

Publication number Publication date
DE10350707A1 (en) 2004-11-11

Similar Documents

Publication Publication Date Title
DE102005029246B4 (en) Semiconductor chip with a solder layer sequence and method for soldering a semiconductor chip
DE102005040527A1 (en) Semiconductor device, its manufacturing method and electronic component unit
WO2009079969A1 (en) Method for the production of an optoelectronic component using thin-film technology
EP2011142B1 (en) Method for the production of a composite substrate
EP1929552B1 (en) Optoelectronic semiconductor component with current spreading layer
EP2332183A1 (en) Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
EP1794816B1 (en) Method of producing a thin-film semiconductor chip
DE10203801A1 (en) Semiconductor component and method for its production
DE102009037319A1 (en) A method of manufacturing a semiconductor light emitting device and semiconductor light emitting device
DE102007020291A1 (en) Optoelectronic semiconductor chip and method for producing a contact structure for such a chip
EP2415086B1 (en) Method for producing an optoelectronic component, optoelectronic component, and component arrangement having a plurality of optoelectronic components
DE10350707B4 (en) Electrical contact for optoelectronic semiconductor chip and method for its production
DE102017108422A1 (en) Method for attaching a semiconductor chip to a leadframe and electronic component
DE102017112866A1 (en) Method for mounting a semiconductor chip on a substrate and electronic component
DE19820777C2 (en) Electrode for semiconductor light emitting devices
WO2014079657A1 (en) Method for producing a connection region of an optoelectronic semiconductor chip
DE1816748C3 (en) Semiconductor device and method for its manufacture
DE10303978A1 (en) Semiconductor component used as a light emitting diode, especially an illuminating diode or laser diode, comprises a thin film semiconductor body arranged on a support containing germanium
DE102017104276B4 (en) Method for fastening a semiconductor chip on a lead frame and electronic component
DE19954319C1 (en) Production of multilayered contact electrodes used in diodes comprises applying a first metallizing layer, heat treating and applying a second metallizing layer over the first layer
WO2016023807A1 (en) Optoelectronic semiconductor chip and method for producing same
WO2019037997A1 (en) Carrier and component with a buffer layer, and method for producing a component
DE4401858A1 (en) Forming ohmic contact on p-conductive semiconductor layer
DE10308322B4 (en) Method for producing an electrical contact region on a semiconductor layer and component having such a contact region
DE4129654B4 (en) Backside contact for a semiconductor body

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0033000000

Ipc: H01L0033620000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0033000000

Ipc: H01L0033620000

Effective date: 20131023

R020 Patent grant now final
R020 Patent grant now final

Effective date: 20141114

R071 Expiry of right