DE10342776B4 - Method for determining correction values for the adjustment of a semiconductor wafer in a projection apparatus for the photolithographic structuring of a metal layer - Google Patents
Method for determining correction values for the adjustment of a semiconductor wafer in a projection apparatus for the photolithographic structuring of a metal layer Download PDFInfo
- Publication number
- DE10342776B4 DE10342776B4 DE10342776A DE10342776A DE10342776B4 DE 10342776 B4 DE10342776 B4 DE 10342776B4 DE 10342776 A DE10342776 A DE 10342776A DE 10342776 A DE10342776 A DE 10342776A DE 10342776 B4 DE10342776 B4 DE 10342776B4
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor wafer
- alignment marks
- metal layer
- covered
- correction values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 59
- 239000002184 metal Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000012937 correction Methods 0.000 title claims abstract description 19
- 238000004544 sputter deposition Methods 0.000 claims abstract description 19
- 238000001465 metallisation Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 230000008021 deposition Effects 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims description 8
- 230000007547 defect Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 67
- 239000000758 substrate Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 238000013459 approach Methods 0.000 description 3
- 230000036962 time dependent Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Verfahren
zur Bestimmung von Korrekturwerten für die Justage eines Halbleiterwafers
in einem Projektionsapparat zur photolithographischen Strukturierung
einer Metallschicht, mit den folgenden Schritten:
– Bereitstellen
eines Halbleiterwafers (10);
– Versehen der Oberseite des
Halbleiterwafers (10) mit einer Mehrfachanordnung von Schaltkreisstrukturen
(25), die jeweils im Randbereich eines Belichtungsfeldes (20) Justiermarken
(27, 28) aufweisen;
– Anbringen
wenigstens zweier Abdeckflächen
(33) über der
Oberseite des Halbleiterwafers (10), so daß wenigstens zwei Justiermarken
(27) von den zwei Abdeckflächen
(33) bedeckt werden;
– Bereitstellen
einer Sputteranlage, die ein Metalltarget umfasst;
– Abscheiden
einer Metallschicht (35) auf der Oberseite des Halbleiterwafers
(10) in der Sputteranlage;
– Bereitstellen eines Modells,
das geeignet ist, den im Falle der Metallabscheidung mittels der
Sputteranlage hervorgerufenen Rotationsfehler der mit der Metallschicht
(35) bedeckten Justiermarken (28) anzugeben;
– Bestimmen
des Lageunterschieds von geschützten
Justiermarken (27), die während
des Abscheidens der Metallschicht (35) von einer der...Method for determining correction values for the adjustment of a semiconductor wafer in a projection apparatus for the photolithographic structuring of a metal layer, comprising the following steps:
- Providing a semiconductor wafer (10);
- Providing the top of the semiconductor wafer (10) with a multiple array of circuit structures (25), each in the edge region of an exposure field (20) alignment marks (27, 28);
- Attaching at least two cover surfaces (33) over the top of the semiconductor wafer (10), so that at least two alignment marks (27) of the two cover surfaces (33) are covered;
- providing a sputtering system comprising a metal target;
- depositing a metal layer (35) on top of the semiconductor wafer (10) in the sputtering system;
- Providing a model which is suitable for specifying in the case of metal deposition by means of the sputtering rotation error of the metal layer (35) covered alignment marks (28) indicate;
Determining the positional difference of protected alignment marks (27), which during the deposition of the metal layer (35) from one of the ...
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Bestimmung von Korrekturwerten für die Justage eines Halbleiterwafers in einem Projektionsapparat zur photolithographischen Strukturierung einer Metallschicht.The The present invention relates to a method for the determination of Correction values for the adjustment of a semiconductor wafer in a projection apparatus for photolithographic structuring of a metal layer.
Zur Herstellung integrierter Schaltungen werden üblicherweise auf Halbleiterwafern mit verschiedenen elektrischen Eigenschaften versehene Schichten aufgebracht und jeweils photolithographisch strukturiert. Die photolithographische Strukturierung kann beispielsweise darin bestehen, einen photoempfindlichen Resist aufzutragen, diesen mit einer gewünschten Struktur für die betreffende Ebene zu belichten und zu entwickeln, sowie anschließend die somit entstandene Resistmaske in die untenliegende Schicht in einem Ätzschritt zu übertragen.to Integrated circuit fabrication is commonly done on semiconductor wafers provided with different electrical properties layers applied and each photolithographically structured. The photolithographic For example, patterning can be a photosensitive Apply Resist, this with a desired structure for the relevant Level to illuminate and develop, and then the thus resulting resist mask in the underlying layer in an etching step transferred to.
Mit den stetig ansteigenden Integrationsdichten integrierter Schaltungen erhöhen sich auch die Anforderungen an die Lagegenauigkeit einer auf den Halbleiterwafer zu projizierenden Struktur. Insbesondere dann, wenn bereits Vorebenen in unterliegende Schichten, z. B. in einem photolithographischen Projektionsschritt übertragen wurden, müssen immer striktere Toleranzgrenzen bezüglich der gegenseitigen Ausrichtung der aktuell auf den Halbleiterwafer zu projizierenden Struktur relativ zu den Strukturen der genannten Vorebenen berücksichtigt werden, um die Funktionsfähigkeit der Schaltung zu gewährleisten.With the ever increasing integration densities of integrated circuits increase also the requirements for the positional accuracy of a on the semiconductor wafer to be projected structure. Especially if already pre-levels in underlying layers, z. B. in a photolithographic Transfer projection step have to ever stricter tolerance limits with respect to mutual alignment the currently on the semiconductor wafer to be projected structure relative to the structures of the aforementioned preliminary levels are taken into account to the functioning to ensure the circuit.
Für die photolithographische Projektion, welche zum Beispiel in einem Waferstepper oder Waferscanner ausgeführt werden kann, sind daher vor Beginn der jeweiligen Belichtungen Jus tagesequenzen vorgesehen. Die Justiermarken sind typischerweise in den Randbereichen der die betreffende Struktur bereitstellenden Masken angeordnet. Bei der Belichtung werden diese Justiermarken in dem die einzelnen Belichtungsfelder auf dem Wafer trennenden Sägerahmen übertragen. Die Justiermarken ermöglichen die Positionsbestimmung der auf dem Wafer gebildeten Strukturen bzw. durch die Bestimmung der Position der Justiermarken kann auf die genaue Positionierung und Ausrichtung der Struktur für die integrierte Schaltung zurückgeschlossen werden.For the photolithographic Projection, which for example in a wafer stapler or wafer scanner accomplished can be, are therefore provided before the beginning of the respective exposures Jus daily sequences. The alignment marks are typically in the peripheral areas of the arranged structure-providing masks. In the Exposure will be these alignment marks in which the individual exposure fields transmitted on the wafer separating saw frame. Enable the alignment marks the position determination of the structures formed on the wafer or by determining the position of the alignment marks can on the exact positioning and alignment of the structure for the integrated Circuit closed back become.
Die Ausrichtung bzw. Justage des Halbleiterwafers in dem Belichtungsgerät gegenüber der Projektionsoptik (d. h. die Projektionslinsen, die jeweils zu projizierende Maske, Blenden sowie die Beleuchtungsquelle, etc.) wird durchgeführt, indem die Justiermarken mit Referenzmarken verglichen werden. Solche Referenzmarken werden oftmals über das Linsensystem gegenüber einem Detektor eingeblendet.The Alignment of the semiconductor wafer in the exposure device relative to the Projection optics (i.e., the projection lenses, each to be projected Mask, aperture and the illumination source, etc.) is performed by the alignment marks are compared with reference marks. Such reference marks are often over the lens system opposite a detector.
Wie das Justageverfahren (Alignment) im einzelnen durchgeführt wird, hängt von den Geräteherstellern ab. Aufgrund des Markenvergleichs wird ein Offset bzw. Versatz der tatsächlichen Justiermarkenposition gegenüber der idealen Position der Referenzmarke festgestellt. Der im allgemeinen auf einen Substrathalter abgelegte Halbleiterwafer kann infolgedessen in seiner Lageposition korrigiert werden, so daß die anschließende Belichtung mit hoher Lagegenauigkeit ausgeführt werden kann.As the adjustment procedure (alignment) is carried out in detail, depends on the device manufacturers from. Due to the brand comparison, an offset of the actual Alignment mark position opposite the ideal position of the reference mark. The generally As a result, semiconductor wafers deposited on a substrate holder can be used be corrected in its position, so that the subsequent exposure executed with high positional accuracy can be.
Die Justiermarken werden bei den meisten Geräteherstellern als Anordnungen länglicher, paralleler Balken ausgeführt. Derartige Balken werden heute üblicherweise mit Strukturbreiten von mehr als 1 μm ausgeführt.The Alignment marks are used as arrangements by most device manufacturers elongated, executed parallel bar. Such beams are becoming common today designed with structure widths of more than 1 micron.
Bei der Herstellung integrierter Schaltungen werden einzelne Elemente der Halbleiterschaltung durch Leitungen elektrisch verbunden, die üblicherweise durch Metallbahnen gebildet wer den. So wird beispielsweise in einem Speicherzellenfeld eines Speicherbausteins mit wahlfreiem Zugriff (DRAN), das einen Speicherkondensator und einen Auswahltransistor umfaßt, der Auswahltransistor unter anderem mit Hilfe einer Bitleitung adressiert, die als Metallbahn ausgeführt werden kann und über ein Kontaktloch mit dem Auswahltransistor verbunden ist.at The production of integrated circuits become individual elements the semiconductor circuit is electrically connected by lines, usually formed by metal sheets who the. For example, in one Memory cell array of a random access memory device (DRAN), which has a storage capacitor and a selection transistor comprises the selection transistor addressed, inter alia, with the aid of a bit line, designed as a metal track can be and over a contact hole is connected to the selection transistor.
Dazu wird üblicherweise, nachdem das Kontaktloch ausgebildet ist, eine Metallschicht vollflächig auf der Oberseite des Halbleiterwafers abgeschieden und nachfolgend photolithographisch strukturiert. Die Metallschicht wird üblicherweise in einem Sputter-Verfahren von einem sogenannten Metalltarget auf die Oberseite des Halbleiterwafers abgeschieden.To will usually, After the contact hole is formed, a metal layer on the entire surface the top of the semiconductor wafer deposited and subsequently structured by photolithography. The metal layer usually becomes in a sputtering process from a so-called metal target the top of the semiconductor wafer deposited.
Um Justiermarken während des Sputter-Verfahrens von der Metallabscheidung zu schützen sind Abdeckmasken oder Abdeckringe bekannt, die am Seitenrand des Halbleiterwafers angeordnet werden.Around Alignment marks during To protect the sputtering process from metal deposition are masking masks or bezels known on the side edge of the semiconductor wafer to be ordered.
In
der
Die
In
der
In
der
Die
Wie oben erwähnt, muß bei der photolithographischen Strukturierung der Metallschicht sichergestellt werden, daß ein bestimmter Grad an Lagegenauigkeit zwischen den Metallbahnen und den Kontaktlöchern gewährleistet werden kann. Aufgrund unterschiedlicher Abstände und Einfallswinkel zum Metalltarget werden verschiedene Gebiete auf dem Substrat des Halbleiterwafers jedoch ungleichförmig von der Metallschicht bedeckt.As mentioned above, must at the photolithographic structuring of the metal layer ensured be that one certain degree of positional accuracy between the metal tracks and the contact holes guaranteed can be. Due to different distances and angles of incidence to the metal target become different areas on the substrate of the semiconductor wafer but uneven of the metal layer covered.
Dies führt dazu, daß die Lage der Justiermarken, die nun ebenfalls von einer Metallschicht bedeckt sind, einen Versatz zu ihrer tatsächlichen Position aufweisen. Dieser Versatz weist üblicherweise einen nicht linearen Anteil auf, der im wesentlichen durch den Aufbau der Sputteranlage gegeben ist. Darüber hinaus kann auch ein zeitabhängiger Anteil festgestellt werden, der von der Sputterzeit und dem Alter des Metalltargets abhängt.This leads to, that the Location of the alignment marks, which now also of a metal layer are covered, have an offset to their actual position. This offset usually has one non-linear fraction, essentially due to the structure the sputtering system is given. In addition, a time-dependent proportion can also be determined that of the sputtering time and the age of the metal target depends.
Dieser Fehler ist jedoch erst nach der Ätzung der Metallschicht in dem photolithographischen Strukturierungsschritt bekannt. Es ist jedoch durchaus möglich, daß zwischen dem Abscheiden der Metallschicht in der Sputteranlage und dem Ätzen der Metallschicht bei der photolithographischen Strukturierung mehrere Stunden Zeit vergeht. Bei weiteren Halbleiterwafern, die während dieser Zeitspanne produziert werden, können die auftretenden Lageungenauigkeiten bei der Justagesequenz während der photolithographischen Strukturierung der Metallschicht nicht berücksichtigt werden. Dies kann zu einem vermehrten Ausfall von Halbleiterschaltungen führen.This However, error is only after the etching of the Metal layer in the photolithographic patterning step known. However, it is quite possible that between the deposition of the Metal layer in the sputtering and the etching of the metal layer at the photolithographic structuring takes several hours time. For other semiconductor wafers that are producing during this period can, can the occurring position inaccuracies in the Justagesequenz during the photolithographic Structuring of the metal layer can not be considered. This can lead to an increased failure of semiconductor circuits.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren bereitzustellen, mit dem die Korrekturwerte für die Jus tage eines Halbleiterwafers in einem Projektionsapparat zur photolithographischen Strukturierung einer Metallschicht bereits vor der Ätzung der Metallschicht bestimmt werden können.It It is therefore an object of the present invention to provide a method with which the correction values for the Jus days of a semiconductor wafer in a projection apparatus for photolithographic patterning of a metal layer already before the etching the metal layer can be determined.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren zur Bestimmung von Korrekturwerten für die Justage eines Halbleiterwafers in einem Projektionsapparat zur photolithographischen Strukturierung einer Metallschicht gelöst, umfassend die Schritte:
- – Bereitstellen eines Halbleiterwafers;
- – Versehen der Oberseite des Halbleiterwafers mit einer Mehrfachanordnung von Schaltkreisstrukturen, die jeweils im Randbereich eines Belichtungsfeldes Justiermarken aufweisen;
- – Anbringen wenigstens zweier Abdeckflächen über der Oberseite des Halbleiterwafers, so dass wenigstens zwei Justiermarken von den zwei Abdeckflächen bedeckt werden;
- – Bereitstellen einer Sputteranlage, die ein Metalltarget umfasst;
- – Abscheiden einer Metallschicht auf der Oberseite des Halbleiterwafers in der Sputteranlage;
- – Bereitstellen eines Modells, das geeignet ist, den im Falle der Metallabscheidung mittels der Sputteranlage hervorgerufenen Rotationsfehler der mit der Metallschicht bedeckten Justiermarken anzugeben;
- – Bestimmen des Lageunterschieds von geschützten Justiermarken, die während des Abscheidens der Metallschicht von einer der Abdeckflächen abgedeckt werden, und von mit der Metallschicht bedeckten Justiermarken;
- – Berechnen des Rotationsfehlers aus dem Lageunterschied der geschützten Justiermarken zu den mit der Metallschicht bedeckten Justiermarken mittels des Modells; und
- – Berechnen von Korrekturwerten aus dem Rotationsfehler, die im Falle einer nachfolgenden photolithographischen Strukturierung in einem Projektionsapparat als Eingabewert für einen Justierschritt zum Ausrichten des Halbleiterwafers herangezogen werden.
- - Providing a semiconductor wafer;
- Providing the upper surface of the semiconductor wafer with a multiple array of circuit patterns each having alignment marks in the periphery of an exposure field;
- - Attaching at least two covering surfaces over the top of the semiconductor wafer, so that at least two alignment marks are covered by the two cover surfaces;
- - providing a sputtering system comprising a metal target;
- Depositing a metal layer on top of the semiconductor wafer in the sputtering system;
- Providing a model suitable for indicating the rotation error of the alignment marks covered by the metal layer in the case of metal deposition by means of the sputtering apparatus;
- Determining the positional difference of protected alignment marks which are covered by one of the masking surfaces during the deposition of the metal layer, and alignment marks covered by the metal layer;
- - calculating the rotation error from the positional difference of the protected alignment marks to the alignment marks covered by the metal layer by means of the model; and
- - Calculating correction values from the rotation error, which are used in the case of a subsequent photolithographic patterning in a projection apparatus as an input value for an adjustment step for aligning the semiconductor wafer.
Durch das erfindungsgemäße Verfahren ergibt sich eine sehr einfache Bestimmung von Korrekturwerten für die Justage eines Halbleiterwafers in einem Projektionsapparat zur photolithographischen Strukturierung einer Metallschicht. Diese Korrekturwerte können vor dem Ätzschritt der photolithographischen Strukturierung bestimmt werden, so daß die durch die Metallabscheidung induzierten Justagefehler schneller an den Projektionsapparat zurückgemeldet werden können.By the inventive method This results in a very simple determination of correction values for the adjustment a semiconductor wafer in a projection apparatus for photolithographic structuring a metal layer. These correction values may be before the etching step the photolithographic structuring are determined so that by the metal deposition induced adjustment errors faster at the Projection apparatus reported back can be.
Gemäß einer bevorzugten Ausführungsform werden die geschützten Justiermarken am Außenrand des Halbleiterwafers angeordnet.According to one preferred embodiment the protected ones Alignment marks on the outer edge of the semiconductor wafer.
Schaltkreise, die am Außenrand des Halbleiterwafers angeordnet sind, weisen üblicherweise eine geringere Ausbeute auf, als Schaltkreise, die sich im Zentrum des Halbleiterwafers befinden. Da diese Schaltkreise oftmals nicht funktionstüchtig sind, ist es auch nicht weiter störend bzw. relevant für die Ausbeute der Halbleiterproduktion, daß in diesem Bereich keine Metallschicht aufgebracht werden kann.circuits, the outside edge are arranged of the semiconductor wafer, usually have a smaller Yield up, as circuits, located in the center of the semiconductor wafer are located. Since these circuits are often not functional, it is not disturbing or relevant to the Yield of semiconductor production, that in this area no metal layer can be applied.
Gemäß einer weiteren bevorzugten Ausführungsform werden die abgedeckten Justiermarken in einem Bereich am Außenrand des Halbleiterwafers angeordnet, in dem keine Schaltkreisstrukturen liegen.According to a further preferred embodiment, the covered alignment marks in a region on the outer edge of the semiconductor wafer, in which no circuit structures are located.
Diese Vorgehensweise erlaubt eine optimierten Entwurf der Justiermarken, da beispielsweise auf keine Platzbeschränkungen in einem das Belichtungsfeld der Schaltkreisstrukturen umgebenden Sägerahmen Rücksicht genommen werden muß.These Approach allows optimized design of the alignment marks, because, for example, no space restrictions in one the exposure field The circuit structures surrounding sawing frame must be taken into account.
Gemäß einer weiteren bevorzugten Ausführungsform werden die Abdeckflächen an einem Abdeckring angebracht, der den Außenrand des Halbleiterwafers bedeckt.According to one another preferred embodiment become the cover surfaces attached to a cover ring, the outer edge of the semiconductor wafer covered.
Diese Vorgehensweise erlaubt eine einfache Anbringung der Abdeckflächen auf der Oberseite des Halbleiterwafers während der Metallabscheidung in einer Sputteranlage.These Approach allows easy attachment of the cover surfaces the top of the semiconductor wafer during metal deposition in a sputtering machine.
Gemäß einer weiteren bevorzugten Ausführungsform werden die Abdeckflächen so ausgeführt, daß sie in ihrer Länge und Breite verändert werden können.According to one another preferred embodiment become the cover surfaces so executed that they are in their length and width changed can be.
Gemäß dieser Vorgehensweise kann ein einzelner Abdeckring für verschiedene Halbleiterwafer mit verschiedenen Schaltkreisstrukturen verwendet werden.According to this Approach may include a single cover ring for various semiconductor wafers different circuit structures are used.
Gemäß einer weiteren bevorzugten Ausführungsform umfassen die Schaltkreisstrukturen des Halbleiterwafers Bestandteile einer DRAM-Schaltung.According to one another preferred embodiment For example, the circuit patterns of the semiconductor wafer include components a DRAM circuit.
Die vorliegende Erfindung kann besonders vorteilhaft bei der Herstellung von Speicherbausteinen mit wahlfreiem Zugriff (DRAMs) verwendet werden, da deren Metallbahnen, die zur Adressierung beispielsweise der Bitleitungen dienen, einen geringen Abstand aufweisen und sehr genau positioniert werden müssen. Damit läßt sich mit dem erfindungsgemäßen Verfahren die Ausbeute bei modernen DRAM-Herstellungsverfahren steigern.The The present invention can be particularly advantageous in the production of random access memory (DRAM) devices be because their metal tracks, for addressing, for example serve the bit lines, have a small distance and very must be accurately positioned. This can be with the method according to the invention increase the yield in modern DRAM manufacturing processes.
Bevorzugte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.preferred Further developments of the invention are specified in the subclaims.
Die Erfindung wird nun anhand der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigen:The The invention will now be described with reference to the accompanying drawings. In show the drawing:
Die Erfindung wird beispielhaft an einem Verfahren zum Herstellen eines DRAM-Bausteins erläutert. Die Erfindung läßt sich jedoch zum Ausrichten eines Halbleiterwafers eines beliebigen Bauelements einsetzen, bei dem auf der Oberfläche des Halbleiterwafers eine Metallschicht photolithographisch strukturiert werden soll.The Invention is exemplified by a method for producing a DRAM block explained. The invention can be however, to align a semiconductor wafer of any device, on the surface of the semiconductor wafer photolithographically structured a metal layer shall be.
In
der
Während der
Herstellung werden mit einem Waferstepper oder einem Waferscanner
sukzessiv mehrere Belichtungsfelder
Das
Belichtungsfeld
Am
Außenrand
des Halbleiterwafers
Gemäß der Erfindung
wird in einem nächsten
Verfahrensschritt ein Abdeckring
In
einem nächsten
Prozeßschritt,
der in
Nach
dem Aufbringen der Metallschicht
Die
nicht von der Metallschicht
In
Dieser
lineare Beitrag wird auch Rotationsfehler genannt. Der Rotationsfehler
ist in
Es
ist auch im Rahmen der Erfindung vorgesehen, für die Bestimmung der Korrekturwerte
Justiermarken zu verwenden, die ausschließlich für diesen Zweck an einer freien
Stelle des Halbleitersubstrats
Gemäß dem erfindungsgemäßen Verfahren ist
es möglich,
die durch Metallabscheidung verursachten Plazierungsfehler von Justiermarken
bereits während
der photolithographischen Strukturierung zu bestimmen, ohne die
von der Metallschicht
Dies ist insbesondere bei der Herstellung von Bausteinen wichtig, die eine sehr feine Strukturierung aufweisen. Als Beispiel sei hier die Herstellung von Speicherbausteinen mit wahlfreiem Zugriff (DRAN) genannt, deren Ausbeute mittels des erfindungsgemäßen Verfahrens erhöht werden kann, da weniger Fehlfunktionen durch Kurzschlüsse zwischen Metallbahnen und durch Kontaktprobleme von Metallbahnen und Kontaktlöchern auftreten.This is particularly important in the manufacture of building blocks that have a very fine structuring. As an example, be here the manufacture of random access memory devices (DRAN) called their yield by means of the method according to the invention elevated can be less because of short circuits between short circuits Metal tracks and contact problems of metal tracks and contact holes occur.
- 1010
- HalbleiterwaferSemiconductor wafer
- 1515
- Substratsubstratum
- 2020
- Belichtungsfeldexposure field
- 2525
- SchaltkreisstrukturCircuit structure
- 2727
- geschützte Justiermarkeprotected alignment mark
- 2828
- bedeckte Justiermarkecovered alignment
- 3030
- WaferrandbereichWafer edge area
- 3232
- AbdeckringFlange
- 3333
- Abdeckflächecoverage area
- 3535
- Metallschichtmetal layer
- 4040
- LageunterschiedPositional difference
- 4545
- weitere JustiermarkeFurther alignment
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10342776A DE10342776B4 (en) | 2003-09-16 | 2003-09-16 | Method for determining correction values for the adjustment of a semiconductor wafer in a projection apparatus for the photolithographic structuring of a metal layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10342776A DE10342776B4 (en) | 2003-09-16 | 2003-09-16 | Method for determining correction values for the adjustment of a semiconductor wafer in a projection apparatus for the photolithographic structuring of a metal layer |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10342776A1 DE10342776A1 (en) | 2005-04-21 |
DE10342776B4 true DE10342776B4 (en) | 2008-09-04 |
Family
ID=34352867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10342776A Expired - Fee Related DE10342776B4 (en) | 2003-09-16 | 2003-09-16 | Method for determining correction values for the adjustment of a semiconductor wafer in a projection apparatus for the photolithographic structuring of a metal layer |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10342776B4 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07161600A (en) * | 1993-12-02 | 1995-06-23 | Sony Corp | Position measuring method |
US5456756A (en) * | 1994-09-02 | 1995-10-10 | Advanced Micro Devices, Inc. | Holding apparatus, a metal deposition system, and a wafer processing method which preserve topographical marks on a semiconductor wafer |
FR2739975A1 (en) * | 1995-10-16 | 1997-04-18 | Sgs Thomson Microelectronics | Semiconductor components on silicon wafer manufacturing method |
US6171453B1 (en) * | 1998-12-02 | 2001-01-09 | Taiwan Semiconductor Manufacturing Co., Ltd | Alignment mark shielding ring and method of using |
US6492269B1 (en) * | 2001-01-08 | 2002-12-10 | Taiwan Semiconductor Manufacturing Company | Methods for edge alignment mark protection during damascene electrochemical plating of copper |
-
2003
- 2003-09-16 DE DE10342776A patent/DE10342776B4/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07161600A (en) * | 1993-12-02 | 1995-06-23 | Sony Corp | Position measuring method |
US5456756A (en) * | 1994-09-02 | 1995-10-10 | Advanced Micro Devices, Inc. | Holding apparatus, a metal deposition system, and a wafer processing method which preserve topographical marks on a semiconductor wafer |
FR2739975A1 (en) * | 1995-10-16 | 1997-04-18 | Sgs Thomson Microelectronics | Semiconductor components on silicon wafer manufacturing method |
US6171453B1 (en) * | 1998-12-02 | 2001-01-09 | Taiwan Semiconductor Manufacturing Co., Ltd | Alignment mark shielding ring and method of using |
US6492269B1 (en) * | 2001-01-08 | 2002-12-10 | Taiwan Semiconductor Manufacturing Company | Methods for edge alignment mark protection during damascene electrochemical plating of copper |
Also Published As
Publication number | Publication date |
---|---|
DE10342776A1 (en) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60127029T2 (en) | Alignment method, overlay error inspection method and photomask | |
DE68929150T2 (en) | Method of manufacturing a semiconductor device | |
DE102005046973B4 (en) | A structure and method for simultaneously determining overlay accuracy and pattern placement error | |
DE2431960C3 (en) | Method for producing a structured layer on a substrate with the aid of photo-etching processes and device for carrying out this method | |
DE2905636C2 (en) | Method for copying masks onto a workpiece | |
DE19736959C2 (en) | Intermediate mask, thereby transferred pattern and correction procedure | |
DE4221080C2 (en) | Structure and method for direct calibration of alignment measuring systems for specific semiconductor wafer process topography | |
DE2900921B1 (en) | Process for the projection copying of masks onto a workpiece | |
DE102011004921A1 (en) | Semiconductor device with a chip border with an integrated alignment mark | |
DE102013113626B4 (en) | RANDDOMINANT ALIGNMENT PROCESS FOR A EXPOSURE SCANNER SYSTEM | |
WO2005015634A1 (en) | Method for placing wires on a panel with compensation of positional errors of semiconductor chips in panel component positions | |
DE102019201202B4 (en) | Method of improving heterodyne performance in semiconductor devices | |
DE10345471B4 (en) | Adjustment mark for coarse adjustment and fine adjustment of a semiconductor wafer in an exposure device | |
DE69226234T2 (en) | Method for producing metrological structures particularly suitable for determining the precision in devices which measure the distance on machined substrates | |
DE10342776B4 (en) | Method for determining correction values for the adjustment of a semiconductor wafer in a projection apparatus for the photolithographic structuring of a metal layer | |
DE10248224B4 (en) | Method for adjusting and exposing a semiconductor wafer | |
DE10356693A1 (en) | A method of generating an aberration avoiding mask layout for a mask | |
DE10338018B4 (en) | Photolithographic method | |
DE2421509C3 (en) | Method and apparatus for aligning a sequence of masks with respect to a substrate | |
DE10128269A1 (en) | A chip area adjustment structure | |
DE102004063522A1 (en) | Method for correcting structure-size-dependent placement errors in photolithographic projection by means of an exposure apparatus and its use | |
DE102004022329B3 (en) | Dynamic dosage adaptation method in lithography projector, involves setting exposure amount for each light exposure area, based on difference between time set for exposing each exposure area and time set for stabilizing resist layer | |
DE10335816B4 (en) | Method for adjusting a substrate before performing a projection step in an exposure apparatus | |
DE10345524B4 (en) | Method for determining a relative offset of two structured circuit patterns on a semiconductor wafer by means of a scanning electron microscope | |
DE102004031398B4 (en) | A method of photolithographically projecting a pattern onto a semiconductor wafer having an alternating phase mask |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |