DE10345524B4 - Method for determining a relative offset of two structured circuit patterns on a semiconductor wafer by means of a scanning electron microscope - Google Patents

Method for determining a relative offset of two structured circuit patterns on a semiconductor wafer by means of a scanning electron microscope Download PDF

Info

Publication number
DE10345524B4
DE10345524B4 DE10345524A DE10345524A DE10345524B4 DE 10345524 B4 DE10345524 B4 DE 10345524B4 DE 10345524 A DE10345524 A DE 10345524A DE 10345524 A DE10345524 A DE 10345524A DE 10345524 B4 DE10345524 B4 DE 10345524B4
Authority
DE
Germany
Prior art keywords
structural elements
semiconductor wafer
layer
area
reference structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10345524A
Other languages
German (de)
Other versions
DE10345524A1 (en
Inventor
Ansgar Teipel
Stefan Gruss
Hans-Georg Froehlich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10345524A priority Critical patent/DE10345524B4/en
Publication of DE10345524A1 publication Critical patent/DE10345524A1/en
Application granted granted Critical
Publication of DE10345524B4 publication Critical patent/DE10345524B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops, das die folgenden Schritte umfaßt:
– Bereitstellen eines Halbleiterwafers;
– Bilden einer ersten Struktur (10) mit ersten Strukturelementen (12) in einem ersten Bereich (14) einer ersten Schicht des Halbleiterwafers mittels photolithographischer Projektion, wobei die ersten Strukturelemente (12) der ersten Struktur (10) einem in der ersten Schicht ausgebildeten ersten Schaltungsmuster entsprechend ausgebildet werden;
– Bilden einer zweiten Struktur (18) mit zweiten Strukturelementen (20) in einem zweiten Bereich (22) einer zweiten Schicht des Halbleiterwafers mittels photolithographischer Projektion, wobei die zweiten Strukturelemente (20) der zweiten Struktur (18) einem in der zweiten Schicht ausgebildeten zweiten Schaltungsmuster entsprechend ausgebildet werden und der zweite Bereich (22) so angeordnet wird, dass der erste Bereich und der zweite Bereich (22) wenigstens teilweise nicht-überlappend angeordnet werden;
– Bilden einer linienförmigen Referenzstruktur (16) mittels photolithographischer Projektion, wobei die Referenzstruktur (16) so...Method for determining a relative offset of two structured circuit patterns on a semiconductor wafer by means of a scanning electron microscope, comprising the following steps:
- Providing a semiconductor wafer;
Forming a first structure (10) with first structure elements (12) in a first region (14) of a first layer of the semiconductor wafer by means of photolithographic projection, the first structure elements (12) of the first structure (10) forming a first layer formed in the first layer Circuit patterns are formed accordingly;
Forming a second structure (18) with second structural elements (20) in a second region (22) of a second layer of the semiconductor wafer by means of photolithographic projection, wherein the second structural elements (20) of the second structure (18) form a second one formed in the second layer Circuit patterns are formed accordingly and the second region (22) is arranged so that the first region and the second region (22) are arranged at least partially non-overlapping;
- Forming a linear reference structure (16) by means of photolithographic projection, wherein the reference structure (16) so ...

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops.The The present invention relates to a method for determining a relative offset of two structured circuit patterns on one Semiconductor wafer by means of a scanning electron microscope.

Zur Herstellung integrierter Schaltungen werden üblicherweise auf Halbleitersubstraten (Wafer) mit verschiedenen elektrischen Eigenschaften versehene Schichten aufgebracht und jeweils lithographisch strukturiert. Ein lithographischer Strukturierungsschritt kann darin bestehen, einen fotoempfindlichen Resist aufzutragen, diesen mit einer gewünschten Struktur für die betreffende Ebene zu belichten und zu entwickeln sowie anschließend die somit entstandene Resist-Maske in die unterliegende Schicht in einem Ätzschritt zu übertragen.to Integrated circuit fabrication usually occurs on semiconductor substrates (Wafer) with various electrical properties provided layers applied and each lithographically structured. A lithographic Structuring step may consist of a photosensitive Apply Resist, this with a desired structure for the relevant Level to illuminate and develop and then the thus resulting resist mask in the underlying layer in an etching step transferred to.

Mit den stetig ansteigenden Integrationsdichten integrierter Schaltungen erhöhen sich auch die Anforderungen an die Lagegenauigkeit einer auf das Halbleitersubstrat zu projizierenden Struktur. Insbesondere dann, wenn bereits Vorebenen in unterliegende Schichten z.B. in einem lithographischen Projektionsschritt übertragen wurden, müssen immer striktere Toleranzgrenzen bezüglich der gegenseitigen Ausrichtung der aktuell auf das Substrat zu projizierenden Struktur relativ zu den Strukturen der genannten Vorebenen berücksichtigt werden, um die Funktionsfähigkeit der Schaltung zu gewährleisten.With the ever increasing integration densities of integrated circuits increase also the requirements for the positional accuracy of a on the semiconductor substrate to be projected structure. Especially if already pre-levels in underlying layers e.g. transferred in a lithographic projection step have to ever stricter tolerance limits with respect to mutual alignment the structure currently being projected onto the substrate relative to the structures of the aforementioned preliminary levels are taken into account to the functioning to ensure the circuit.

Für den lithographischen Projektionsschritt, welcher z.B. in einem Waferstepper oder -scanner ausgeführt werden kann, sind daher vor Beginn der jeweiligen Belichtungen Justagesequenzen vorgesehen. Die Justiermarken sind typischerweise in den Randbereichen der die betreffende Struktur bereitstellenden Masken angeordnet. Bei der Belichtung werden diese Justiermarken in dem die einzelnen Belichtungsfelder auf dem Wafer trennenden Sägerahmen übertragen. Die Justiermarken ermöglichen die Positionsbestimmung der auf dem Wafer gebildeten Strukturen bzw. durch die Bestimmung der Position der Justiermarken kann auf die genaue Positionierung und Ausrichtung der Struktur für die integrierte Schaltung zurückgeschlossen werden.For the lithographic Projection step, which e.g. in a wafer stapler or scanner can, therefore, adjustment sequences are provided before the beginning of the respective exposures. The alignment marks are typically in the peripheral areas of the arranged structure-providing masks. In the Exposure will be these alignment marks in which the individual exposure fields transmitted on the wafer separating saw frame. The alignment marks enable the Position determination of the structures formed on the wafer or by determining the position of the alignment marks can on the accurate positioning and alignment of the structure for the integrated Circuit closed back become.

Die Ausrichtung bzw. Justage des Substrates in dem Belichtungsgerät gegenüber der Projektionsoptik (d.h. die Projektionslinsen, die jeweils zu projizierende Maske, Blenden sowie die Beleuchtungsquelle, etc.) wird durchgeführt, indem die Justiermarken mit Referenzmarken verglichen werden. Solche Referenzmarken werden oftmals über das Linsensystem gegenüber einem Detektor eingeblendet.The Alignment of the substrate in the exposure apparatus with respect to Projection optics (i.e., the projection lenses to be respectively projected Mask, aperture and the illumination source, etc.) is performed by the alignment marks are compared with reference marks. Such reference marks are often over the lens system opposite a detector.

Wie das Justageverfahren (alignment) im Einzelnen durchgeführt wird, hängt von den Geräteherstellern ab. Aufgrund des Markenvergleichs wird ein Offset bzw. Versatz der tatsächlichen Justiermarkenposition gegenüber der idealen Position der Referenzmarke festgestellt. Der im allgemeinen auf einen Substrathalter abgelegte Wafer kann infolgedessen in seiner Lageposition korrigiert werden, so daß die anschließende Belichtung mit hoher Lagegenauigkeit ausgeführt werden kann.As the alignment procedure is carried out in detail, depends on the device manufacturers from. Due to the brand comparison, an offset of the actual Alignment mark position opposite the ideal position of the reference mark. The generally As a result, wafers deposited on a substrate holder can be in its Position can be corrected so that the subsequent exposure executed with high positional accuracy can be.

Ein bisher in diesem Zusammenhang wenig beachtetes Problem stellt der innerhalb eines Belichtungsfeldes unterschiedlich erreichbare Grad an Lagegenauigkeit verschiedener Strukturmusteranteile dar. Grund hierfür sind insbesondere Linsenabbildungsfehler, wie beispielsweise die Koma, Dreiwelligkeit, Astigmatismus, etc. genannten Verzeichnungen, die im allgemeinen als Aberrationsfehler bezeichnet werden.One hitherto neglected problem in this context represents the within a field of exposure differently achievable degrees at positional accuracy of various structural pattern shares. Reason therefor are in particular lens aberrations, such as the Coma, trineaction, astigmatism, etc. distortions, generally referred to as aberrations.

Ein hier als besonders problematisch hervorzuhebender Effekt ist, daß die Größe des Abbildungsfehlers einer Struktur von der jeweiligen Form, Ausrichtung und Größe der Struktur abhängig ist. So kommt es, daß beispielsweise dichte Linien-Spaltenstrukturen mit sehr geringen Strukturabmessungen mit einem anderen Versatz gegenüber einer Idealposition bei einer Belichtung mit einer perfekten Linse versehen werden als beispielsweise die im allgemeinen sehr großen Dimensionen aufweisenden Justiermarken.One Here to be highlighted as particularly problematic effect is that the size of the aberration a structure of the respective shape, orientation and size of the structure dependent is. So it happens that, for example dense line-column structures with very small structural dimensions with a different offset across from an ideal position when exposed to a perfect lens are, for example, generally very large dimensions having alignment marks.

In solchen Fällen kann der oben genannte Rückschluß von der für die Justiermarke bestimmten Position während des Alignments auf die Positionen der jeweils abgebildeten Strukturen fehlerbehaftet sein. Dies gilt umso mehr, als sich die Strukturen bzw. Strukturelemente in Größe, Form und Ausrichtung von den Justiermarken unterscheiden.In such cases can the above inference from the for the Align mark to specific position during alignment Positions of the respective structures shown to be faulty. This is all the more true, as the structures or structural elements in size, shape and differentiate alignment from the alignment marks.

Justiermarken werden bei den meisten Geräteherstellern als Anordnungen länglicher, paralleler Balken ausgeführt. Derartige Balken werden heute üblicherweise mit Strukturbreiten von mehr als 1 μm ausgeführt. Dichte Linien-Spalten-Muster, wie sie etwa im Bereich der Herstellung von Speichern mit wahlfreiem Zugriff (DRAM) gebildet werden, weisen Linienbreiten von 70, 90 oder 110 nm auf.fiducials become common with most device manufacturers as arrangements of elongated, executed parallel bar. Such beams are becoming common today designed with structure widths of more than 1 micron. Dense line-column pattern, as they are in the area of producing memories with random Have access (DRAM) formed, have line widths of 70, 90th or 110 nm.

Im Bereich der Justageverfahren, d.h. beim Alignment eines Wafers im Belichtungsgerät, wurde in der DE 10335816 A1 der gleichen Anmelderin eine mögliche Lösung dieses Problems beschrieben. In diesem Dokument wird ein Verfahren offenbart, bei dem für zwei aufeinanderfolgend belichtete Ebenen auf einem Testsubstrat ein erster Versatz zwischen einer ersten und zweiten Overlay-Meßmarke der beiden Ebenen und ein zweiter Versatz zwischen einem ersten und einem zweiten Element von Strukturen der jeweiligen Ebenen gemessen wird. Die beiden Elemente besitzen eine Breite nahe an der Auflösungsgrenze des Belichtungsgerätes. Sie unterliegen somit einem anderen Abbildungsfehler aufgrund von Linsenver zeichnungen als die Meßmarken. Der Offset zwischen dem ersten und dem zweiten Versatz wird mittels eines optischen Meßverfahrens bestimmt und als Korrektur für die durch Justiermarkenvergleich bestimmte Belichtungsposition bei der Justage eines nachfolgend zu belichtenden Substrates hinzuaddiert, so daß die beiden Strukturen anstatt der Justier- oder Overlay-Meßmarken mit hoher Genauigkeit aufeinander adjustiert werden.In the field of adjustment methods, ie the alignment of a wafer in the exposure device, was in the DE 10335816 A1 the same applicant described a possible solution to this problem. In this document, a method is disclosed in which, for two consecutively exposed planes on a test substrate, a first offset between a first and second overlay landmark of the two planes and a second offset between a first and a second element of structures of the respective planes is measured , The two elements have a width close to the resolution limit of the exposure device. They are thus subject to another aberration due to lens drawings as the measuring marks. The offset between the first and second offsets is determined by means of an optical measuring method and added as a correction for the exposure position determined by alignment mark alignment in the adjustment of a substrate to be subsequently exposed, so that the two structures instead of the alignment or overlay measuring marks with high accuracy be adjusted to each other.

Dabei erweist es sich allerdings als nachteilhaft, daß die Schaltungsstrukturen selbst für eine Bestimmung des Lagegenauigkeitsfehlers ungeeignet sind, da sie aufgrund der vielen Strukturelemente der verschiedenen Schichten nicht zuverlässig unterschieden werden können und somit zu Zuordnungs- und Meßfehlern führen können. Weitere Meßfehler treten beispielsweise durch Randeffekte auf, die durch Strukturelemente hervorgerufen werden, die in einem weniger dicht gepackten Bereich angeordnet sind. Bei dem oben beschriebenen Verfahren müssen mittels Testbelichtungen spezielle Testsubstrate hergestellt werden, die eine Bestimmung der Lageungenauigkeiten erlauben.there However, it proves to be disadvantageous that the circuit structures even for a determination of the positional accuracy error are unsuitable since they due to the many structural elements of the different layers not reliable can be distinguished and thus to assignment and measurement errors to lead can. Further measurement errors occur for example, by edge effects caused by structural elements which are in a less densely packed area are arranged. In the method described above must by means of Test exposures are made special test substrates that allow a determination of the position inaccuracies.

In US 6 063 529 wird eine Overlay-Meßmarke und ein Verfahren zum Bestimmen der Lagegenauigkeit zwischen zwei ausgewählten Mustern eines Halbleiters beschrieben, der zwei oder mehr Vielfachmuster aufweist. Dazu werden mehrere rahmenförmige Referenzstrukturen jeweils einer Schicht des Halbleiterwafers zugeordnet, die nacheinander auf dem Halbleiterwafer aufgebracht werden. Im Innenbereich der Referenzstrukturen ist ein Muster angeordnet, das einer Schicht der Schaltung entspricht.In US Pat. No. 6,063,529 For example, an overlay measuring mark and a method for determining the positional accuracy between two selected patterns of a semiconductor having two or more multiple patterns will be described. For this purpose, a plurality of frame-shaped reference structures are each assigned to a layer of the semiconductor wafer, which are applied successively on the semiconductor wafer. In the interior of the reference structures, a pattern is arranged, which corresponds to a layer of the circuit.

In der US 5 498 500 ist Overlay-Meßmarke und ein Verfahren zur Bestimmung eines Overlay-Fehlers gezeigt. Die Overlay-Meßmarke umfaßt zwei Referenzstrukturen die jeweils einer Schicht eines Halbleiterwafers zuordnet sind, wobei die erste Referenzstruktur im Innenbereich der Overlay-Meßmarke ange ordnet ist und die zweite Referenzstruktur Segmente der rahmenförmigen Overlay-Meßmarke bildet. Eine weitere Referenzstruktur bildet ebenfalls Segmente der rahmenförmigen Overlay-Meßmarke. Zur Bestimmung des Overlay-Fehlers werden die Abstände der ersten und zweiten Referenzstruktur jeweils zur weiteren Referenzstruktur bestimmt.In the US 5,498,500 For example, overlay gauge and a method for determining an overlay error are shown. The overlay measuring mark comprises two reference structures which are each assigned to a layer of a semiconductor wafer, wherein the first reference structure is arranged in the inner region of the overlay measuring mark and the second reference structure forms segments of the frame-shaped overlay measuring mark. Another reference structure also forms segments of the frame-shaped overlay measuring mark. In order to determine the overlay error, the distances of the first and second reference structures are each determined for the further reference structure.

In der WO 03/071471 A1 sind verschiedene Overlay-Targets gezeigt. Eine Teilmarke der Overlay-Targets ist mit Strukturelementen versehen, die den Halbleiterbaustein dieser Schicht repräsentieren. Darüber hinaus wird auch beschrieben, die Overlay-Targets mit einem Rasterelektronenmikroskop zu vermessen.In WO 03/071471 A1 shows various overlay targets. A Partial mark of the overlay targets is provided with structural elements, which represent the semiconductor device of this layer. Furthermore is also described, the overlay targets with a scanning electron microscope to measure.

In der US 2001/0055720 A1 ist ein rahmenähnliches Referenzmuster gezeigt, das als Overlay-Meßmarke dient und Strukturelemente eines Schaltungsmusters im inneren Bereich aufweist.In US 2001/0055720 A1 shows a frame-like reference pattern, as an overlay measurement mark serves and structural elements of a circuit pattern in the inner region having.

Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren bereitzustellen, mit dem der Versatz einer aktuell auf einen Wafer zu projizierenden Ebene auf eine bereits strukturierten Ebene in einer unterliegenden Schicht ohne Testbelichtungen verbessert werden kann.It It is an object of the present invention to provide a method with the offset of a currently projected onto a wafer Level at an already structured level in an underlying level Layer without test exposures can be improved.

Die Aufgabe wird gelöst durch ein Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops, das die folgenden Schritte umfaßt:

  • – Bereitstellen eines Halbleiterwafers;
  • – Bilden einer ersten Struktur mit ersten Strukturelementen in einem ersten Bereich einer ersten Schicht des Halbleiterwafers mittels photolithographischer Projektion, wobei die ersten Strukturelemente der ersten Struktur einem in der ersten Schicht ausgebildeten ersten Schaltungsmuster entsprechend ausgebildet werden;
  • – Bilden einer zweiten Struktur mit zweiten Strukturelementen in einem zweiten Bereich einer zweiten Schicht des Halblei terwafers mittels photolithographischer Projektion, wobei die zweiten Strukturelemente der zweiten Struktur einem in der zweiten Schicht ausgebildeten zweiten Schaltungsmuster entsprechend ausgebildet werden und der zweite Bereich so angeordnet wird, daß der erste Bereich und der zweite Bereich wenigstens teilweise nicht-überlappend angeordnet werden;
  • – Bilden einer linienförmigen Referenzstruktur mittels photolithographischer Projektion, wobei die Referenzstruktur so ausgebildet wird, daß sie wenigstens teilweise unmittelbar benachbart zum ersten Bereich und wenigstens teilweise unmittelbar benachbart zum zweiten Bereich angeordnet wird, und die Referenzstruktur den ersten Bereich und den zweiten Bereich wenigstens teilweise umschließt;
  • – Vermessen eines ersten Abstands zwischen einem der ersten Strukturelemente und der Referenzstruktur mittels eines Rasterelektronenmikroskops, um einen ersten Plazierungsfehler zu bestimmen, wobei zum Vermessen des ersten Abstands ein erstes Strukturelement ausgewählt wird, das vollständig von benachbarten ersten Strukturelementen umgeben ist;
  • – Vermessen eines zweiten Abstands zwischen einem der zweiten Strukturelemente und der Referenzstruktur mittels eines Rasterelektronenmikroskops, um einen zweiten Plazierungsfehler zu bestimmen, wobei zum Vermessen des zweiten Abstands ein zweites Strukturelement ausgewählt wird, das vollständig von benachbarten zweiten Strukturelementen umgeben ist; und
  • – Berechnen eines Versatzes der ersten Strukturelemente zu den zweiten Strukturelementen aus dem ersten Plazierungsfehler und dem zweiten Plazierungsfehler.
The object is achieved by a method for determining a relative offset of two structured circuit patterns on a semiconductor wafer by means of a scanning electron microscope, comprising the following steps:
  • - Providing a semiconductor wafer;
  • Forming a first structure with first structure elements in a first region of a first layer of the semiconductor wafer by means of photolithographic projection, the first structure elements of the first structure being correspondingly formed to a first circuit pattern formed in the first layer;
  • Forming a second structure with second structural elements in a second region of a second layer of the semiconductor wafer by means of photolithographic projection, wherein the second structural elements of the second structure are formed corresponding to a formed in the second layer second circuit pattern and the second region is arranged so that the first region and the second region are at least partially non-overlapping;
  • Forming a line-shaped reference structure by means of photolithographic projection, wherein the reference structure is formed so that it is at least partially immediately adjacent to the first region and at least partially immediately adjacent to the second region, and the reference structure at least partially surrounds the first region and the second region;
  • - Measuring a first distance between one of the first structural elements and the reference structure by means of a scanning electron microscope to determine a first placement error, wherein for measuring the first distance, a first structural element is completely surrounded by adjacent first structural elements;
  • - Measuring a second distance between one of the second structural elements and the reference structure by means of a scanning electron microscope roskops to determine a second placement error, wherein for measuring the second distance, a second structural element is completely surrounded by adjacent second structural elements; and
  • Calculating an offset of the first structural elements to the second structural elements from the first placement error and the second placement error.

Durch das erfindungsgemäße Verfahren ergibt sich eine einfache Bestimmung des relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops. Da die ersten Strukturelemente und die zweiten Strukturelemente wenigstens teilweise nicht überlappend angeordnet werden, ist eine Vermessung der Plazierungsfehler relativ zu eines Referenzstruktur möglich, so daß keine Zuordnungsfehler der Strukturelemente bei dem Vermessen mittels des Rasterelektronenmikroskops auftreten.By the inventive method This results in a simple determination of the relative offset of two structured circuit pattern on a semiconductor wafer by means of a scanning electron microscope. Because the first structural elements and the second structural elements at least partially non-overlapping are arranged, a measurement of the placement errors is relative possible to a reference structure, so no Assignment error of the structural elements in the measurement by means of of the scanning electron microscope occur.

Diese Vorgehensweise erlaubt es, Randeffekte, die durch eine unterschiedliche Abbildung von semi-isolierten und dicht gepackten ersten Strukturelementen entstehen können, zu vermeiden.These Approach allows edge effects caused by a different Illustration of semi-isolated and densely packed first structural elements can arise to avoid.

Gemäß einer bevorzugten Ausführungsform wird die Referenzstruktur in der ersten Schicht gebildet und bildet einen im wesentlichen rechteckigen Rahmen mit 8 μm Breite und 16 μm Länge.According to one preferred embodiment the reference structure is formed in the first layer and forms a essentially rectangular frame with 8 μm width and 16 μm length.

Aufgrund dieser Vorgehensweise benötigen die mit dem erfindungsgemäße Verfahren zur Ausrichtung eines Halbleiterwafers gebildete erste und zweite Struktur nur wenig Fläche auf dem Substrat eines Halbleiterwafers. Da Rasterelektronenmikroskope üblicherweise nur ein kleines Bildfeld aufweisen, ist aufgrund der kleinen Abmessungen eine einfache Vermessung des ersten und des zweiten Abstands möglich.by virtue of this approach requires the with the method according to the invention for forming a semiconductor wafer formed first and second Structure only a little area on the substrate of a semiconductor wafer. As scanning electron microscopes usually have only a small field of view is due to the small size a simple measurement of the first and the second distance possible.

Gemäß einer weiteren bevorzugten Ausführungsform werden die erste Struktur, die zweite Struktur und die Referenzstruktur in einem Bereich des Halbleiterwafers angeordnet, der in einem ein Belichtungsfeld umgebenden Sägerahmen liegt.According to one another preferred embodiment be the first structure, the second structure and the reference structure arranged in a region of the semiconductor wafer, which in one an exposure field surrounding saw frame lies.

Aufgrund dieser Vorgehensweise muß in Gebieten, die aktive Elemente enthalten, kein Platz für das Anordnen der Strukturelemente bereitgehalten werden.by virtue of this procedure must be in Areas containing active items have no space for placement the structural elements are kept.

Gemäß einer weiteren bevorzugten Ausführungsform wird die erste Struktur in Form eines Kontaktloch- oder Grabenmusters gebildet.According to one another preferred embodiment becomes the first structure in the form of a contact hole or trench pattern educated.

Diese Ausführungen der ersten Struktur weisen häufig eine feine Strukturauflösung und damit einen strukturabhängigen Plazierungsfehler auf, der sich mit dem erfindungsgemäßen Verfahren bestimmen läßt.These versions the first structure are common a fine structure resolution and thus a structure-dependent placement error on, which can be determined by the method according to the invention.

Gemäß einer weiteren bevorzugten Ausführungsform wird die zweite Struktur in Form eines dichten Linien-Spalten-Musters gebildet.According to one another preferred embodiment becomes the second structure in the form of a dense line-column pattern educated.

Auch diese Ausführungen der zweiten Struktur weist häufig eine feine Strukturauflösung und damit einen strukturabhängigen Plazierungsfehler auf, der sich mit dem erfindungsgemäßen Verfahren bestimmen läßt.Also these designs the second structure is common a fine structure resolution and thus a structure-dependent Placement error, dealing with the inventive method determine.

Gemäß einer weiteren bevorzugten Ausführungsform werden die erste Struktur durch eine tiefe Grabenstruktur und die zweite Struktur durch das Schaltungsmuster eines aktiven Gebiets eines Speichers mit wahlfreiem Zugriff (DRAM) gebildet.According to one another preferred embodiment be the first structure by a deep trench structure and the second structure through the circuit pattern of an active area a random access memory (DRAM).

Aufgrund dieser Vorgehensweise eignet sich das erfindungsgemäße Verfahren besonders zur Ausrichtung eines Halbleiterwafers, der Speicherzellen eines DRAMs umfaßt. Bei der DRAM-Herstellung werden in übereinander liegenden Ebenen sehr fein aufgelöste Schaltungsmuster verwendet, so daß sich das erfindungsgemäße Verfahren dort als besonders vorteilhaft erweist.by virtue of This procedure is suitable for the method according to the invention especially for alignment of a semiconductor wafer, the memory cells a DRAM. In DRAM production in one over the other lying layers very finely resolved circuit patterns used so that the inventive method There proves to be particularly advantageous.

Gemäß einer weiteren bevorzugten Ausführungsform werden die ersten Strukturelemente und die zweiten Strukturelemente so ausgeführt, daß sie sich teilweise überlappen und es wird der Versatz der ersten Strukturelemente und der zweiten Strukturelemente durch Rasterelektronenmikroskopie im überlappenden Bereich bestimmt.According to one another preferred embodiment become the first structural elements and the second structural elements so executed, that you partially overlap and it becomes the offset of the first structural elements and the second Structural elements by scanning electron microscopy in overlapping Determined area.

Bei dieser Vorgehensweise wird eine alternative Meßmöglichkeit des relativen Versatzes zwischen der ersten Struktur und der zweiten Struktur geschaffen. Diese erlaubt beispielsweise die Bestimmung des Versatzes zweier Ebenen, die nur mit wenig Strukturelementen versehen sind, so daß sich keine Zuord nungsfehler bei der Vermessung mit einem Rasterelektronenmikroskop ergeben.at This procedure becomes an alternative measure of the relative offset created between the first structure and the second structure. This allows, for example, the determination of the offset of two Layers that are only provided with few structural elements, so that no Assignment error during the survey with a scanning electron microscope result.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.advantageous Further developments of the invention are specified in the subclaims.

Die Erfindung soll nun anhand eines Ausführungsbeispiels mit Hilfe einer Zeichnung näher erläutert werden. Insbesondere soll dabei auf weitere besonders vorteilhafte Aspekte der vorliegenden Erfindung näher eingegangen werden. In der Zeichnung zeigen:The Invention will now be described with reference to an embodiment with the aid of a Drawing closer explained become. In particular, it is intended to further particularly advantageous Aspects of the present invention will be discussed in more detail. In show the drawing:

1 schematisch eine Ausführungsform einer Overlay-Meßstruktur in einer Draufsicht und 1 schematically an embodiment of an overlay measuring structure in a plan view and

2 schematisch eine Detailansicht der Overlay-Meßstruktur nach 1 in einer Draufsicht. 2 schematically a detailed view of the overlay measuring structure according to 1 in a top view.

In 1 ist eine mögliche Ausführungsform einer Overlay-Meßstruktur gezeigt. Die Overlay-Meßstruktur wird beispielsweise mittels photolithographischer Projektion in eine erste Schicht eines Substrat 5 eines Halbleiterwafers übertragen. Die Overlay-Meßstruktur umfaßt eine erste Struktur 10, die mehrere erste Strukturelemente 12 aufweist. Die ersten Strukturelemente 12 entsprechen in ihren Strukturgröße und Strukturabständen einem Schaltungsmuster, das in der ersten Schicht ausgebildet ist. Bei einem Schaltungsmuster, das beispielsweise einer Ebene zur Strukturierung tiefer Gräben bei der Herstellung von Speichern mit wahlfreiem Zugriff (DRAM) entspricht, kann die Strukturauflösung weniger als 100 nm betragen. In 1 sind die einzelnen ersten Strukturelemente 12 als nicht getrennt aufgelöst dargestellt. Die ersten Strukturelemente 12 erfahren bei der photolithographischen Projektion einen im wesentlichen gleichen von der Strukturgröße und den Strukturabständen abhängigen Plazierungsfehler wie das Schaltungsmuster der ersten Schicht.In 1 a possible embodiment of an overlay measuring structure is shown. The overlay measuring structure is, for example, by means of photolithographic projection in a first layer of a substrate 5 of a semiconductor wafer. The overlay measuring structure comprises a first structure 10 containing several first structural elements 12 having. The first structural elements 12 correspond in structure size and pitches to a circuit pattern formed in the first layer. For example, in a circuit pattern corresponding to a plane for structuring deep trenches in the manufacture of random access memories (DRAM), the pattern resolution may be less than 100 nm. In 1 are the individual first structural elements 12 shown as not separated. The first structural elements 12 In the photolithographic projection, they experience a substantially similar placement error as the circuit pattern of the first layer, depending on the feature size and pitch.

Die ersten Strukturelemente 12 sind in einem ersten Bereich 14 angeordnet, der von einer in Form eines Rahmens ausgebildeten Referenzstruktur 16 umgeben ist. Der Rahmen wird im vorliegenden Ausführungsbeispiel in der ersten Schicht durch eine Linie mit ungefähr 0,5 μm bis 4 μm Breite gebildet.The first structural elements 12 are in a first area 14 arranged, of a formed in the form of a frame reference structure 16 is surrounded. The frame is formed in the present embodiment in the first layer by a line of about 0.5 microns to 4 microns wide.

Die ersten Strukturelemente 12 und die Referenzstruktur 16 können beispielsweise als erhabene Strukturen auf der Oberseite des Halbleiterwafers ausgeführt sein. Es ist aber im Rahmen der Erfindung auch vorgesehen, daß die ersten Strukturelemente 12 durch Einsenkungen, beispielsweise in Form eines Grabens, gebildet sind. Der Graben kann beispielsweise ein sogenannter tiefer Graben sein, der für die Herstellung eines Grabenkondensators bei der Produktion von Speichern mit wahlfreiem Zugriff (DRAM) benötigt wird. Eine weitere Möglichkeit ist, daß die ersten Strukturelemente 12 durch Kontaktlöcher oder ein Linie-Spalten-Muster gebildet werden.The first structural elements 12 and the reference structure 16 For example, they may be implemented as raised structures on top of the semiconductor wafer. However, it is also provided in the context of the invention that the first structural elements 12 are formed by depressions, for example in the form of a trench. For example, the trench may be a so-called deep trench needed for the fabrication of a trench capacitor in the production of random access memory (DRAM). Another possibility is that the first structural elements 12 be formed by contact holes or a line-column pattern.

Die Overlay-Meßstruktur umfaßt eine zweite Struktur 18, die mehrere zweite Strukturelemente 20 aufweist. Die zweiten Strukturelemente 20 entsprechen in ihrer Strukturgröße einem Schaltungsmuster, das in einer zweiten Schicht ausgebildet ist. Bei einem Schaltungsmuster, das beispielsweise einer Ebene bei der Herstellung von Speichern mit wahlfreiem Zugriff (DRAM) entspricht, kann die Strukturauflösung weniger als 100 nm betragen. In 1 sind wiederum die einzelnen zweiten Strukturelemente 20 nicht getrennt aufgelöst dargestellt. Die zweiten Strukturelemente 20 erfahren bei der photolithographischen Projektion einen im wesentlichen gleichen von der Strukturgröße und den Strukturabständen abhängigen Plazierungsfehler wie das Schaltungsmuster der zweiten Schicht.The overlay measuring structure comprises a second structure 18 containing several second structural elements 20 having. The second structural elements 20 correspond in structure size to a circuit pattern formed in a second layer. For example, in a circuit pattern corresponding to a plane in the manufacture of random access memory (DRAM), the pattern resolution may be less than 100 nm. In 1 are in turn the individual second structural elements 20 not shown separately resolved. The second structural elements 20 In the photolithographic projection, they experience a substantially same placement error as the circuit pattern of the second layer, depending on the feature size and pitch.

Die zweiten Strukturelemente 20 sind in einem zweiten Bereich 22 angeordnet, der von der in Form eines Rahmens ausgebildeten Referenzstruktur 16 umgeben ist. Die Overlay-Meßmarke weist darüber hinaus eine weitere Referenzstruktur 24 auf, die ebenfalls Form eines Rahmens ausgebildet ist und die die Referenzstruktur 16 umschließt. Der Rahmen der weiteren Referenzstruktur 24 wird im vorliegenden Ausführungsbeispiel in der zweiten Schicht durch eine Linie mit etwa 0,5 μm bis 4 μm Breite gebildet.The second structural elements 20 are in a second area 22 arranged, of the formed in the form of a frame reference structure 16 is surrounded. The overlay measurement mark also has a further reference structure 24 which is also formed in the form of a frame and the reference structure 16 encloses. The framework of the further reference structure 24 is formed in the present embodiment in the second layer by a line having about 0.5 microns to 4 microns width.

Die zweiten Strukturelemente 20 und die weitere Referenzstruktur 24 können beispielsweise als erhabene Strukturen auf der Oberseite des Halbleiterwafers ausgeführt sein. Es ist aber im Rahmen der Erfindung auch vorgesehen, daß die zweiten Strukturelemente 20 und die weitere Referenzstruktur 24 durch Einsenkungen, beispielsweise in Form eines Grabens, gebildet sind. Der Graben kann beispielsweise ein sogenannter tiefer Graben sein, der für die Herstellung eines Grabenkondensators bei der Produktion von Speichern mit wahlfreiem Zugriff (DRAM) benötigt wird. Eine weitere Möglichkeit ist, daß die zweiten Strukturelemente 20 und die weitere Referenzstruktur 24 durch eine Kontaktlochebene oder ein Linien-Spalten-Muster gebildet werden.The second structural elements 20 and the further reference structure 24 For example, they may be implemented as raised structures on top of the semiconductor wafer. However, it is also provided in the context of the invention that the second structural elements 20 and the further reference structure 24 are formed by depressions, for example in the form of a trench. For example, the trench may be a so-called deep trench needed for the fabrication of a trench capacitor in the production of random access memory (DRAM). Another possibility is that the second structural elements 20 and the further reference structure 24 are formed by a contact hole plane or a line-column pattern.

Die Overlay-Meßstruktur kann beispielsweise in einem ein Belichtungsfeld auf dem Halbleiterwafer umgebenden Sägerahmen angeordnet sein. Die Overlay-Meßstruktur ist so ausgebildet, daß sie eine Fläche mit einer Außenabmessung von ungefähr 8 μm Breite und 16 μm Länge aufweist. Der erste Bereich 14 und der zweite Bereich 22, die in 1 jeweils als gestrichelte Linie dargestellt sind, sind so ausgeführt, daß sie sich eine Überlappung 26 aufweisen. In den Teilbereichen oberhalb bzw. unterhalb der Überlappung sind die ersten Strukturelemente 12 nicht von zweiten Strukturelementen 20 bedeckt bzw. es sind keine zweiten Strukturelemente 20 sind über den ersten Strukturelementen 12 angeordnet.The overlay measurement structure can be arranged, for example, in a saw frame surrounding an exposure field on the semiconductor wafer. The overlay measuring structure is formed to have a surface having an outer dimension of about 8 μm in width and 16 μm in length. The first area 14 and the second area 22 , in the 1 each shown as a dashed line are designed so that they overlap 26 exhibit. In the subregions above or below the overlap, the first structural elements are 12 not of second structural elements 20 covered or there are no second structural elements 20 are above the first structural elements 12 arranged.

In 1 ist ein Gebiet "A" markiert, das in einer vergrößerten Darstellung in 2 gezeigt ist. In 2 sind die ersten Strukturelemente 12 der ersten Struktur 10 in Form von kreisförmigen Strukturen gezeigt, die beispielsweise Kontaktlöcher zu einem Auswahltransistor eines DRAMs repräsentieren können. Die ersten Strukturelemente 12 weisen zueinander Mittelpunktsabstände von ungefähr 200 nm oder weniger auf.In 1 is an area marked "A", which in an enlarged view in 2 is shown. In 2 are the first structural elements 12 the first structure 10 shown in the form of circular structures, which may represent, for example, contact holes to a selection transistor of a DRAM. The first structural elements 12 have center-to-center distances of about 200 nm or less.

Die zweiten Strukturelemente 20 der zweiten Struktur 18 sind in Form eines Linien-Spalten-Musters ausgebildet, die beispielsweise Wortleitungen zur Adressierung eines DRAMs repräsentieren können. Die zweiten Strukturelemente 20 weisen zueinander ebenfalls Mittelpunktsabstände von ungefähr 200 nm oder weniger auf.The second structural elements 20 the second structure 18 are formed in the form of a line-column pattern, which may represent, for example, word lines for addressing a DRAM NEN. The second structural elements 20 also have center-to-center distances of about 200 nm or less from each other.

Die ersten Strukturelemente 12 und die zweiten Strukturelemente 20 sind bis auf die Überlappung 26 voneinander getrennt aufgebracht.The first structural elements 12 and the second structural elements 20 are up to the overlap 26 applied separately.

Das erfindungsgemäße Verfahren wird im folgenden anhand der 1 und der 2 erläutert. Bei den ersten Verfahrensschritten wird eine Struktur gebildet, die der oben erwähnten Overlay-Meßstruktur entspricht. Für weitere mögliche Ausführungsformen wird deshalb auch auf die obige Beschreibung der Overlay-Meßstruktur verwiesen.The inventive method is described below with reference to the 1 and the 2 explained. In the first method steps, a structure corresponding to the above-mentioned overlay measuring structure is formed. For further possible embodiments, reference is therefore made to the above description of the overlay measuring structure.

Im ersten Prozeßschritt wird eine Referenzstruktur 16 und eine erste Struktur 10 mit ersten Strukturelementen 12 im ersten Bereich 14 einer ersten Schicht eines Substrats 5 eines Halbleiterwafers mittels photolithographischer Projektion gebildet. Die ersten Strukturelementen 12 der ersten Struktur 10 entsprechen einem in der ersten Schicht ausgebildeten ersten Schaltungsmuster, wie beispielsweise einer Kontaktlochebene eines Auswahltransistors eines DRAMs. Die Referenzstruktur 16 wird so angeordnet, daß sie den ersten Bereich 14 umschließt.In the first process step becomes a reference structure 16 and a first structure 10 with first structural elements 12 in the first area 14 a first layer of a substrate 5 a semiconductor wafer formed by means of photolithographic projection. The first structural elements 12 the first structure 10 correspond to a first circuit pattern formed in the first layer, such as a contact hole plane of a selection transistor of a DRAM. The reference structure 16 is arranged to be the first area 14 encloses.

Anschließend wird eine zweite Struktur mit zweiten Strukturelementen in einem zweiten Bereich einer zweiten Schicht des Substrats 5 des Halbleiterwafers mittels photolithographischer Projektion gebildet. Die zweiten Strukturelementen 20 der zweiten Struktur 18 werden einem in der zweiten Schicht ausgebildeten zweiten Schaltungsmuster entsprechend ausgebildet. Der erste Bereich 14 und der zweite Bereich 22 werden wenigstens teilweise nicht überlappend angeordnet, wobei der zweite Bereich 22 ebenfalls von der Referenzstruktur 16 umschlossen wird.Subsequently, a second structure with second structural elements in a second region of a second layer of the substrate 5 of the semiconductor wafer formed by means of photolithographic projection. The second structural elements 20 the second structure 18 are formed correspondingly to a second circuit pattern formed in the second layer. The first area 14 and the second area 22 are at least partially arranged non-overlapping, wherein the second area 22 also from the reference structure 16 is enclosed.

In 2 sind zwei Gebiete P1 und P2 eingezeichnet, die jeweils am rechten Bildrand vergrößert dargestellt sind. Üblicherweise weisen Rasterelektronenmikroskope nur ein kleines Bildfeld auf. Diese Gebiete können deshalb einzeln mit einem Rasterelektronenmikroskop abgebildet werden und beispielsweise mittels eines einfachen Algorithmus zur Mustererkennung automatisch verarbeitet werden. Die Verarbeitung besteht unter anderem darin, die Strukturelemente zu erkennen und zu vermessen.In 2 are plotted two areas P1 and P2, which are each shown enlarged on the right edge of the picture. Typically, Scanning Electron Microscopes have only a small field of view. These areas can therefore be imaged individually with a scanning electron microscope and automatically processed, for example, by means of a simple algorithm for pattern recognition. Among other things, the processing consists in recognizing and measuring the structural elements.

Es wird ein erster Abstand 30 zwischen einem der ersten Strukturelemente 12 und der Referenzstruktur 14 unter Verwendung eines Rasterelektronenmikroskops gemessen. Die erste Abstand 30 ist mit einem ersten Plazierungsfehlers behaftet, der bei der photolithographischen Projektion der ersten Strukturelemente 12 auftritt.It will be a first distance 30 between one of the first structural elements 12 and the reference structure 14 measured using a scanning electron microscope. The first distance 30 is subject to a first placement error in the photolithographic projection of the first structural elements 12 occurs.

Danach wird ein zweiter Abstand 32 zwischen einem der zweiten Strukturelemente 20 und der Referenzstruktur 14 unter Verwendung des Rasterelektronenmikroskops gemessen. Der zweite Abstand 32 ist mit einem zweiten Plazierungsfehlers behaftet, der bei der photolithographischen Projektion der zweiten Strukturelemente 20 auftritt.After that, a second distance 32 between one of the second structural elements 20 and the reference structure 14 measured using the scanning electron microscope. The second distance 32 is subject to a second placement error, which in the photolithographic projection of the second structural elements 20 occurs.

Anschließend wird aus dem ersten Abstand 30 und dem zweiten Abstand 32 ein Versatz der ersten Strukturelemente 12 zu den zweiten Strukturelementen 20 berechnet, der die relative Lageungenauigkeit bedingt durch den ersten Plazierungsfehler und den zweiten Plazierungsfehler angibt. Dieser Versatz kann in nachfolgenden Belichtungen weiterer Halbleiterwafer bei der Justage der weiteren Halbleiterwafer im Projektionsapparat berücksichtigt werden, so daß sich eine verbesserte Justage der ersten Schicht und der zweiten Schicht relativ zueinander ergibt.Subsequently, from the first distance 30 and the second distance 32 an offset of the first structural elements 12 to the second structural elements 20 which indicates the relative positional inaccuracy due to the first placement error and the second placement error. This offset can be taken into account in subsequent exposures of further semiconductor wafers during the adjustment of the further semiconductor wafers in the projection apparatus, resulting in an improved alignment of the first layer and the second layer relative to one another.

Vorzugsweise werden zum Vermessen des ersten Abstands 30 und des zweiten Abstands 32 ein erstes Strukturelement 12 und ein zweites Strukturelement 20 ausgewählt, die jeweils vollständig von benachbarten ersten Strukturelementen 12 bzw. zweiten Strukturelementen 20 umgeben sind. Dadurch werden Randeffekte die durch eine unterschiedliche Abbildung von semi-isolierten und dicht gepackten ersten Strukturelementen entstehen können, vermieden.Preferably, to measure the first distance 30 and the second distance 32 a first structural element 12 and a second structural element 20 each selected completely from adjacent first structural elements 12 or second structural elements 20 are surrounded. This avoids edge effects that can arise from a different imaging of semi-isolated and densely packed first structural elements.

In einer möglichen Ausführungsform wird eine weitere Referenzstruktur 24 in Form eines Rahmens gebildet, die die Referenzstruktur 16 umschließt. Der Rahmen der weiteren Referenzstruktur 24 wird im vorliegenden Ausführungsbeispiel in der zweiten Schicht durch eine Linie mit etwa 0,5 μm bis 4 μm Breite gebildet. Die Referenzstruktur 16 und die Referenzstruktur 24 können zusammen verwendet werden, um einen linearen Projektionsfehler zwischen der ersten und der zweiten Schicht zu bestimmen.In one possible embodiment, another reference structure will be used 24 formed in the form of a frame, which is the reference structure 16 encloses. The framework of the further reference structure 24 is formed in the present embodiment in the second layer by a line having about 0.5 microns to 4 microns width. The reference structure 16 and the reference structure 24 can be used together to determine a linear projection error between the first and second layers.

Das erfindungsgemäße Verfahren bzw. die Verwendung der Overlay-Meßstruktur erlauben die Vermessung der Abstände der Strukturelemente 12, 20 zur Referenzstruktur 16, wobei die kompakte Form der freiliegenden ersten und zweiten Strukturen die Verwendung eines Rasterelektronenmikroskops wesentlich vereinfacht.The inventive method or the use of the overlay measuring structure allow the measurement of the distances of the structural elements 12 . 20 to the reference structure 16 , wherein the compact shape of the exposed first and second structures substantially simplifies the use of a scanning electron microscope.

Besonders vorteilhaft ist die Verwendung wenigstens zweier Overlay-Meßstrukturen zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer, wobei die ersten Strukturelemente 12 der ersten Overlay-Meßstruktur und die ersten Strukturelemente 12 der zweiten Overlay-Meßstruktur im wesentlichen senkrecht zueinander angeordnet sind und die zweiten Strukturelemente 20 der ersten Overlay-Meßstruktur und die zweiten Strukturelemente 20 der zweiten Overlay-Meßstruktur im wesentlichen senkrecht zueinander angeordnet sind. Dadurch kann der relative Versatz zweier Schichten in verschiedenen Richtungen gemessen werden, was die vollständige Charakterisierung der Plazierungsfehler erlaubt.Particularly advantageous is the use of at least two overlay measuring structures for determining a relative offset of two structured circuit patterns on a semiconductor wafer, wherein the first structural elements 12 the first overlay measuring structure and the first structural elements 12 the second overlay measuring structure are arranged substantially perpendicular to each other and the second structural elements 20 the first overlay measuring structure and the second structural elements 20 the second overlay measuring structure are arranged substantially perpendicular to each other. Thereby, the relative displacement of two layers in different directions can be measured, which allows the complete characterization of the placement errors.

In einer weiteren bevorzugten Ausführungsform werden die ersten Strukturelemente 12 und die zweiten Strukturelemente 20 so ausgeführt, daß sie sich in einem größeren Bereich überlappen. Nachfolgend wird der Versatz der ersten Strukturelemente 12 und der zweiten Strukturelemente 20 durch Rasterelektronenmikroskopie im überlappenden Bereich bestimmt. Bei dieser Vorgehensweise wird eine alternative Meßmöglichkeit des relativen Versatzes zwischen der ersten Struktur 10 und der zweiten Struktur 18 geschaffen. Diese erlaubt beispielsweise die Bestimmung des Versatzes zweier Schichten, die nur mit wenig Strukturelementen versehen sind, so daß sich keine Zuordnungsfehler bei der Vermessung mit einem Rasterelektronenmikroskop ergeben.In a further preferred embodiment, the first structural elements 12 and the second structural elements 20 designed so that they overlap in a larger area. The following is the offset of the first structural elements 12 and the second structural elements 20 determined by scanning electron microscopy in the overlapping area. In this approach, an alternative measure of the relative displacement between the first structure 10 and the second structure 18 created. This allows, for example, the determination of the offset of two layers, which are provided with only a few structural elements, so that there are no assignment errors in the measurement with a scanning electron microscope.

55
Substratsubstratum
1010
erste Strukturfirst structure
1212
erste Strukturelementefirst structural elements
1414
erster Bereichfirst Area
1616
Referenzstrukturreference structure
1818
zweite Struktursecond structure
2020
zweite Strukturelementesecond structural elements
2222
zweiter Bereichsecond Area
2424
weitere ReferenzstrukturFurther reference structure
2626
Überlappungoverlap
3030
erster Abstandfirst distance
3232
zweiter Abstandsecond distance

Claims (9)

Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops, das die folgenden Schritte umfaßt: – Bereitstellen eines Halbleiterwafers; – Bilden einer ersten Struktur (10) mit ersten Strukturelementen (12) in einem ersten Bereich (14) einer ersten Schicht des Halbleiterwafers mittels photolithographischer Projektion, wobei die ersten Strukturelemente (12) der ersten Struktur (10) einem in der ersten Schicht ausgebildeten ersten Schaltungsmuster entsprechend ausgebildet werden; – Bilden einer zweiten Struktur (18) mit zweiten Strukturelementen (20) in einem zweiten Bereich (22) einer zweiten Schicht des Halbleiterwafers mittels photolithographischer Projektion, wobei die zweiten Strukturelemente (20) der zweiten Struktur (18) einem in der zweiten Schicht ausgebildeten zweiten Schaltungsmuster entsprechend ausgebildet werden und der zweite Bereich (22) so angeordnet wird, dass der erste Bereich und der zweite Bereich (22) wenigstens teilweise nicht-überlappend angeordnet werden; – Bilden einer linienförmigen Referenzstruktur (16) mittels photolithographischer Projektion, wobei die Referenzstruktur (16) so ausgebildet wird, dass sie wenigstens teilweise unmittelbar benachbart zum ersten Bereich (14) und wenigstens teilweise unmittelbar benachbart zum zweiten Bereich (22) angeordnet wird, und die Referenzstruktur (16) den ersten Bereich (14) und den zweiten Bereich (22) wenigstens teilweise umschließt; – Vermessen eines ersten Abstands (30) zwischen einem der ersten Strukturelemente (12) und der Referenzstruktur (16) mittels eines Rasterelektronenmikroskops, um einen ersten Plazierungsfehler zu bestimmen, wobei zum Vermessen des ersten Abstands (30) ein erstes Strukturelement (12) ausgewählt wird, das vollständig von benachbarten ersten Strukturelementen (12) umgeben ist; – Vermessen eines zweiten Abstands (32) zwischen einem der zweiten Strukturelemente (20) und der Referenzstruktur (16) mittels eines Rasterelektronenmikroskops, um einen zweiten Plazierungsfehler zu bestimmen, wobei zum Vermessen des zweiten Abstands (32) ein zweites Strukturelement (20) ausgewählt wird, das vollständig von benachbarten zweiten Strukturelementen (20) umgeben ist; und – Berechnen eines Versatzes der ersten Strukturelemente (12) zu den zweiten Strukturelementen (20) aus dem ersten Plazierungsfehler und dem zweiten Plazierungsfehler.Method for determining a relative offset of two structured circuit patterns on a semiconductor wafer by means of a scanning electron microscope, comprising the following steps: - providing a semiconductor wafer; - forming a first structure ( 10 ) with first structural elements ( 12 ) in a first area ( 14 ) of a first layer of the semiconductor wafer by means of photolithographic projection, wherein the first structural elements ( 12 ) of the first structure ( 10 ) are formed correspondingly to a first circuit pattern formed in the first layer; - forming a second structure ( 18 ) with second structural elements ( 20 ) in a second area ( 22 ) of a second layer of the semiconductor wafer by means of photolithographic projection, the second structural elements ( 20 ) of the second structure ( 18 ) are formed correspondingly to a second circuit pattern formed in the second layer, and the second region ( 22 ) is arranged so that the first area and the second area ( 22 ) are arranged at least partially non-overlapping; Forming a linear reference structure ( 16 ) by means of photolithographic projection, the reference structure ( 16 ) is formed so that it at least partially immediately adjacent to the first area ( 14 ) and at least partially immediately adjacent to the second region ( 22 ) and the reference structure ( 16 ) the first area ( 14 ) and the second area ( 22 ) at least partially encloses; - measuring a first distance ( 30 ) between one of the first structural elements ( 12 ) and the reference structure ( 16 ) by means of a scanning electron microscope to determine a first placement error, wherein for measuring the first distance ( 30 ) a first structural element ( 12 ) selected completely from adjacent first structural elements ( 12 ) is surrounded; Measuring a second distance ( 32 ) between one of the second structural elements ( 20 ) and the reference structure ( 16 ) by means of a scanning electron microscope to determine a second placement error, wherein for measuring the second distance ( 32 ) a second structural element ( 20 ) completely selected by adjacent second structural elements ( 20 ) is surrounded; and - calculating an offset of the first structural elements ( 12 ) to the second structural elements ( 20 ) from the first placement error and the second placement error. Verfahren nach Anspruch 1, bei dem die Referenzstruktur (16) in der ersten Schicht gebildet wird und einen im wesentlichen rechteckigen Rahmen mit 8 μm Breite und 16 μm Länge bildet.Method according to Claim 1, in which the reference structure ( 16 ) is formed in the first layer and forms a substantially rectangular frame with 8 microns width and 16 microns in length. Verfahren nach Anspruch 1 oder 2, bei dem die erste Struktur (10), die zweite Struktur (18) und die Referenzstruktur (16) in einem Bereich des Halbleiterwafers angeordnet werden, der in einem ein Belichtungsfeld umgebenden Sägerahmen liegt.Method according to Claim 1 or 2, in which the first structure ( 10 ), the second structure ( 18 ) and the reference structure ( 16 ) are arranged in a region of the semiconductor wafer which lies in a saw frame surrounding an exposure field. Verfahren nach einem der Ansprüche 1 bis 3, bei dem darüber hinaus eine weitere Referenzstruktur (24) in der zweiten Schicht ausgebildet wird, die die erste Referenzstruktur (16) umgibt und die zusammen mit der ersten Referenzstruktur (16) als Overlay-Marke zur optischen Vermessung eines Overlay-Fehlers verwendet werden kann.Method according to one of claims 1 to 3, wherein in addition a further reference structure ( 24 ) is formed in the second layer, the first reference structure ( 16 ) and which together with the first reference structure ( 16 ) can be used as an overlay mark for optical measurement of an overlay error. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die erste Struktur (10) oder zweite Struktur (18) in Form eines Kontaktloch- oder Grabenmusters gebildet wird.Method according to one of Claims 1 to 4, in which the first structure ( 10 ) or second structure ( 18 ) is formed in the form of a contact hole or trench pattern. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die erste Struktur (10) oder zweite Struktur (18) in Form eines dichten Linien-Spalten-Musters gebildet wird.Method according to one of Claims 1 to 5, in which the first structure ( 10 ) or second structure ( 18 ) in the form of a dense line-column pattern is formed. Verfahren nach Anspruch 5 und 6, bei dem die erste Struktur (10) durch eine tiefe Grabenstruktur (DT) und die zweite Struktur (18) durch das Schaltungsmuster eines aktiven Gebiets (AA) eines Speichers mit wahlfreiem Zugriff (DRAM) gebildet wird.Method according to Claims 5 and 6, in which the first structure ( 10 ) by a deep trench structure (DT) and the second structure (FIG. 18 ) is formed by the circuit pattern of an active area (AA) of a random access memory (DRAM). Verfahren nach Anspruch 1, bei dem die ersten Strukturelemente (12) und die zweiten Strukturelemente (20) so ausgeführt werden, daß sie sich teilweise überlappen.Method according to Claim 1, in which the first structural elements ( 12 ) and the second structural elements ( 20 ) to be partially overlapped. Verfahren nach Anspruch 8, bei dem darüber hinaus der Versatz der ersten Strukturelemente (12) und der zweiten Strukturelemente (20) durch Rasterelektronenmikroskopie im überlappenden Bereich bestimmt wird.Method according to Claim 8, in which, moreover, the offset of the first structural elements ( 12 ) and the second structural elements ( 20 ) is determined by scanning electron microscopy in the overlapping region.
DE10345524A 2003-09-30 2003-09-30 Method for determining a relative offset of two structured circuit patterns on a semiconductor wafer by means of a scanning electron microscope Expired - Fee Related DE10345524B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10345524A DE10345524B4 (en) 2003-09-30 2003-09-30 Method for determining a relative offset of two structured circuit patterns on a semiconductor wafer by means of a scanning electron microscope

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10345524A DE10345524B4 (en) 2003-09-30 2003-09-30 Method for determining a relative offset of two structured circuit patterns on a semiconductor wafer by means of a scanning electron microscope

Publications (2)

Publication Number Publication Date
DE10345524A1 DE10345524A1 (en) 2005-05-04
DE10345524B4 true DE10345524B4 (en) 2005-10-13

Family

ID=34399116

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10345524A Expired - Fee Related DE10345524B4 (en) 2003-09-30 2003-09-30 Method for determining a relative offset of two structured circuit patterns on a semiconductor wafer by means of a scanning electron microscope

Country Status (1)

Country Link
DE (1) DE10345524B4 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116165853B (en) * 2023-04-26 2023-09-29 长鑫存储技术有限公司 Overlay error measurement method, calibration method and semiconductor test structure

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498500A (en) * 1993-12-27 1996-03-12 Hyundai Electronics Industries Co., Ltd. Overlay measurement mark and method of measuring an overlay error between multi patterns in a semiconductor device using the measurement mark
US5702567A (en) * 1995-06-01 1997-12-30 Kabushiki Kaisha Toshiba Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
US6063529A (en) * 1996-10-29 2000-05-16 Hyundai Electronics Industries Co., Ltd. Overlay accuracy measurement mark
US6228705B1 (en) * 1999-02-03 2001-05-08 International Business Machines Corporation Overlay process for fabricating a semiconductor device
US6288452B1 (en) * 1998-03-27 2001-09-11 Nec Corporation Semiconductor device including registration accuracy marks
US20010048145A1 (en) * 2000-05-30 2001-12-06 Mitsubishi Denki Kabushiki Kaisha Photomask including auxiliary mark area, semiconductor device and manufacturing method thereof
US20010055720A1 (en) * 2000-06-08 2001-12-27 Kabushiki Kaisha Toshiba Alignment method, overlay deviation inspection method and photomask
US20030003677A1 (en) * 2001-06-27 2003-01-02 Canon Kabushiki Kaisha Alignment method, exposure apparatus and device fabrication method
WO2003071471A1 (en) * 2002-02-15 2003-08-28 Kla-Tencor Technologies Corporation Overlay metrology and control method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498500A (en) * 1993-12-27 1996-03-12 Hyundai Electronics Industries Co., Ltd. Overlay measurement mark and method of measuring an overlay error between multi patterns in a semiconductor device using the measurement mark
US5702567A (en) * 1995-06-01 1997-12-30 Kabushiki Kaisha Toshiba Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
US6063529A (en) * 1996-10-29 2000-05-16 Hyundai Electronics Industries Co., Ltd. Overlay accuracy measurement mark
US6288452B1 (en) * 1998-03-27 2001-09-11 Nec Corporation Semiconductor device including registration accuracy marks
US6228705B1 (en) * 1999-02-03 2001-05-08 International Business Machines Corporation Overlay process for fabricating a semiconductor device
US20010048145A1 (en) * 2000-05-30 2001-12-06 Mitsubishi Denki Kabushiki Kaisha Photomask including auxiliary mark area, semiconductor device and manufacturing method thereof
US20010055720A1 (en) * 2000-06-08 2001-12-27 Kabushiki Kaisha Toshiba Alignment method, overlay deviation inspection method and photomask
US20030003677A1 (en) * 2001-06-27 2003-01-02 Canon Kabushiki Kaisha Alignment method, exposure apparatus and device fabrication method
WO2003071471A1 (en) * 2002-02-15 2003-08-28 Kla-Tencor Technologies Corporation Overlay metrology and control method

Also Published As

Publication number Publication date
DE10345524A1 (en) 2005-05-04

Similar Documents

Publication Publication Date Title
DE102005046973B4 (en) A structure and method for simultaneously determining overlay accuracy and pattern placement error
DE60127029T2 (en) Alignment method, overlay error inspection method and photomask
DE112018006828B4 (en) OVERLAY TARGET FOR SELF-REFERENCE AND SELF-CALIBRATION MOIRÉ PATTERN OVERLAY MEASUREMENT
DE112005002263B4 (en) Calibration of optical line shortening measurements
DE19611436A1 (en) Process for making an exposure mask
DE102006004230B4 (en) Method for producing a mask for the lithographic projection of a pattern onto a substrate
DE10345471B4 (en) Adjustment mark for coarse adjustment and fine adjustment of a semiconductor wafer in an exposure device
DE10352740B4 (en) Auxiliary feature features having a size lower than the resolution
DE112005003585B4 (en) Method and system for photolithography
DE10028019A1 (en) Photo mask for semiconductor device manufacture, has comparison-on mask and test-on mask patterns of same shape, arranged adjacently on mask top photoengraving process test mask area of photo mask substrate
DE10345524B4 (en) Method for determining a relative offset of two structured circuit patterns on a semiconductor wafer by means of a scanning electron microscope
DE10128269B4 (en) A chip area adjustment structure
DE10248224B4 (en) Method for adjusting and exposing a semiconductor wafer
DE10338018B4 (en) Photolithographic method
DE10335816B4 (en) Method for adjusting a substrate before performing a projection step in an exposure apparatus
DE102004022329B3 (en) Dynamic dosage adaptation method in lithography projector, involves setting exposure amount for each light exposure area, based on difference between time set for exposing each exposure area and time set for stabilizing resist layer
DE102004063522A1 (en) Method for correcting structure-size-dependent placement errors in photolithographic projection by means of an exposure apparatus and its use
DE10160458B4 (en) Mask with programmed defects and process for their preparation
DE10350708B4 (en) Method for determining a translation error of a wafer scanner during the photolithographic patterning of a semiconductor wafer
DE10345238B4 (en) Alignment mark for aligning a semiconductor wafer in an exposure device and their use
DE102017219217A1 (en) Mask for microlithography, method for determining edge positions of the images of the structures of such a mask and system for carrying out such a method
DE10359200B4 (en) Method for reducing a coverage error
EP1454193B1 (en) Method of manufacturing a phase shifting mask and wafer exposure method using such a phase shifting mask
DE10258423A1 (en) Method and mask for characterizing a lens system
DE10323378B3 (en) Test mark arrangement for detection of alignment and measuring mark structures in lithographic structuring of substrate for integrated circuit manufacture using 5 parallel rows of differing test mark elements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee