DE10337286A1 - Verfahren zur Projektion eines auf einer Maske angeordneten Schaltungsmusters auf einen Halbleiterwafer - Google Patents

Verfahren zur Projektion eines auf einer Maske angeordneten Schaltungsmusters auf einen Halbleiterwafer Download PDF

Info

Publication number
DE10337286A1
DE10337286A1 DE10337286A DE10337286A DE10337286A1 DE 10337286 A1 DE10337286 A1 DE 10337286A1 DE 10337286 A DE10337286 A DE 10337286A DE 10337286 A DE10337286 A DE 10337286A DE 10337286 A1 DE10337286 A1 DE 10337286A1
Authority
DE
Germany
Prior art keywords
projection
circuit pattern
radiation
mask
parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10337286A
Other languages
English (en)
Other versions
DE10337286B4 (de
Inventor
Norbert Haase
Juergen Karl
Michael Kubis
Bernd Kochan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10337286A priority Critical patent/DE10337286B4/de
Priority to US10/917,426 priority patent/US7252913B2/en
Publication of DE10337286A1 publication Critical patent/DE10337286A1/de
Application granted granted Critical
Publication of DE10337286B4 publication Critical patent/DE10337286B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/708Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70991Connection with other apparatus, e.g. multiple exposure stations, particular arrangement of exposure apparatus and pre-exposure and/or post-exposure apparatus; Shared apparatus, e.g. having shared radiation source, shared mask or workpiece stage, shared base-plate; Utilities, e.g. cable, pipe or wireless arrangements for data, power, fluids or vacuum
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Es wird eine Simulation einer Projektion anhand eines elektronisch gespeicherten Schaltungsmusters (30) sowie anhand von einstellbaren Projektionsparametern und den die speziellen Eigenschaften eines Projektionsapparates kennzeichnenden optischen Paramter durchgeführt. In dem berechneten Schaltungsmuster (30) werden Positionen (P) identifiziert, an denen Side Lobes im Falle einer tatsächlichen Projektion voraussichtlich auftreten werden. Die Positionen (P) der Side Lobes werden an eine Fertigungseinheit (F) übermittelt und in ein Meßprogramm aufgenommen. Mit dem Meßprogramm wird ein durch eine inzwischen hergestellte Maske (10) tatsächlich belichteter Wafer (9) wenigstens an genau den übermittelten Positionen (P) auf Side Lobes hin inspiziert. In Abhängigkeit von dem Detektionsergebnis werden die einstellbaren Projektionsparameter angepaßt, eine strahlungsempfindliche Schicht (8) auf dem Wafer (9) ab- und neu aufgetragen und die Projektion mit den angepaßten Projektionsparametern wiederholt. Der Regelprozeß wird bis zur vollständigen Verhinderung der Side Lobes wiederholt.

Description

  • Die Erfindung betrifft ein Verfahren zur Projektion eines auf einer Maske angeordneten Schaltungsmusters in eine auf einem Halbleiterwafer angeordnete strahlungsempfindliche Schicht. Die Erfindung betrifft insbesondere ein Verfahren zur Maskenprojektion, bei dem die Bildung von Side Lobes in der strahlungsempfindlichen Schicht auf einem Halbleiterwafer vermieden wird.
  • Bei der Projektion von auf Chrommasken gebildeten Schaltungsmustern auf Halbleiterwafer mittels einer Reduktionsoptik wird im wesentlichen nur die Intensität der nullten Beugungsordnung der verwendeten elektromagnetischen Strahlung für die Strukturbildung auf dem Halbleiterwafer genutzt. Überschreitet allgemein die Strahlungsdosis der ersten auch einer höheren Beugungsordnung einen Grenzwert für die Sensibilisierung der strahlungsempfindlichen Schicht, so können in unmittelbarer Nachbarschaft der eigentlich in der strahlungsempfindlichen Schicht zu bildenden Strukturen unerwünschte, parasitäre Strukturen entstehen. Diese werden auch als Side Lobes bezeichnet.
  • Bei Chrommasken treten Side Lobes praktisch kaum auf, weil einerseits der Intensitätsanteil in der nullten Beugungsordnung im Vergleich zu denjenigen höherer Beugungsordnungen sehr groß ist, und weil die Strukturabstände beziehungsweise Gitterperioden der Schaltungsmuster vergleichsweise groß gebildet werden. Der Abstand der Beugungsordnungen voneinander ist dem zufolge sehr klein, so daß lokale Maxima in die Flanken der Resistprofile fallen, welche aus dem Schaltungsmuster in die strahlungsempfindliche Schicht projiziert werden.
  • Eine Miniaturisierung der in einer strahlungsempfindlichen Schicht gebildeten Schaltungsmuster findet durch Verwendung von Phasenmasken statt. Durch sie werden steilere Resist- be ziehungsweise Intensitätsprofile in der Bildebene erzielt. Sie weisen die immanente Eigenschaft auf, einen größeren Anteil der Intensität des Lichtes in höheren Beugungsordnungen zu besitzen. Deren Abstand von einer in der strahlungsempfindlichen Schicht zu bildenden Struktur ist aufgrund der Miniaturisierung größer als im konventionellen Fall.
  • In besonders ungünstigen Fällen können Beugungsmaxima höherer Ordnung von zueinander benachbarten Strukturen miteinander überlagert werden. Es kommt dann verstärkt zur Bildung der Side Lobes. Wird die somit anbelichtete strahlungsempfindliche Schicht entwickelt und die entstehende Resiststruktur in eine eine Kontaktlochebene bei Speicherprodukten repräsentierende Schicht übertragen, so kann es zur Bildung von unerwünschten elektrischen Verbindungen und somit zum Ausfall der integrierten Schaltung kommen.
  • Unterstützt wird dieser nachteilhafte Effekt durch eine mögliche Drift in der Wellenlänge des Projektionslichtstrahls, wenn dieser verschiedene Teile des Linsensystems der Projektionsoptik beziehungsweise der Phasenmaske passiert.
  • Bei der Strukturübertragung eines Layoutmusters auf einen Wafer mittels einer x :1 reduzierenden Projektionsapparates können Side Lobes beispielsweise durch reine Kantenbeugung infolge diskontinuierlicher Fouriertransformation oder durch Superpositionen des gebeugten Lichtes mit der Hintergrundstrahlung entstehen. Die Intensität von Side Lobes nimmt mit zunehmender Transmission zu und wird für kohärentes Licht beschrieben durch: ISide-Lobe = |Emin|2 = E2·(1,09·SQRT(T) + 0,09)2
  • Wobei T die lokale Transmission bezeichnet. Für partielle Kohärenz lässt sich diese Side-Lobe-Intensität mittels Lommelfunktionen beschreiben. ISide-Lobe einer Phasenmaske (PSM) ist demzufolge größer als ISide-Lobe einer Hell-Dunkel-Maske.
  • Besonders problematisch ist, daß Side Lobes in hochintegrierten, periodischen Schaltungsmustern regelmäßig in die strahlungsempfindliche Schicht abgebildet werden. Aufgrund ihres regelmäßigen Auftretens sind sie bei einer nachfolgenden Inspektion des Halbleiterwafers schwierig zu erkennen, insbesondere wenn bei der Inspektion kein Referenzmuster, mit welchem das abgebildete Schaltungsmuster verglichen werden kann, zur Verfügung steht. Die regelmäßige Anordnung der Side Lobes gibt dem Bediener des Inspektionsgerätes den Eindruck, daß diese einen Teil der Schaltung darstellen und somit vom Layout her gewollt sind.
  • Das Problem des Auftretens der Side Lobes wird erst im sogenannten Back-End erkannt, wenn Funktionstests der fertiggestellten Schaltungen auf dem Halbleiterwafer durchgeführt werden. Bei dieser Entwicklungsstufe können die integrierten Schaltungen jedoch nicht mehr repariert werden, so daß oftmals bereits 50 bis 100 Waferlose zu beispielsweise je 25 Halbleiterwafern mit Side Lobes fehlerbehaftet produziert wurden, ehe der Schaden festgestellt werden kann.
  • Ein Lösungsansatz bestand bisher darin, die Schaltungsmuster derart anzuordnen, daß Side Lobes gezielt zur Bildung von Strukturen eingesetzt werden, die selbst wiederum Teil des Schaltungsmusters darstellen. Aufgrund der schwierigen Bestimmbarkeit der Toleranzgrenzen der für die Projektion einstellbaren Parameter wie Fokus, Strahlungsdosis, numerische Apertur, etc. hat sich dieser Ansatz jedoch nicht als praktikabel erwiesen.
  • Ein weiterer Lösungsansatz wird in der Druckschrift US 6,401,236 vorgeschlagen, bei der eine Computersimulation der Übertragung des Schaltungsmusters in die strahlungsempfindliche Schicht durchgeführt wird. Die Simulation wird anhand der das Schaltungsmuster repräsentierenden, elektronisch gespeicherten Daten (Layoutdaten) sowie der bei der Projektion ein gestellten Parameter des Projektionsapparates durchgeführt. Anhand des Simulationsergebnisses werden Positionen in dem elektronisch gespeicherten Schaltungsmuster identifiziert, an denen die Side Lobes unter den genannten Bedingungen voraussichtlich während einer Projektion entstehen werden. In einem nachfolgenden Schritt wird nun das Design des elektronisch gespeicherten Schaltungsmusters an den entsprechenden Positionen bzw. in einer Umgebung dieser Positionen derart verändert, daß die Side Lobes voraussichtlich nicht mehr auftreten werden. Erst anschließend wird die Maske mit dem veränderten Schaltungsmuster hergestellt und für die tatsächliche Projektion auf einen Halbleiterwafer verwendet.
  • Ein analoges Verfahren zum Feststellen von Side Lobes sowie deren Korrektur ist auch im Internet unter
    http://www.mentor.com/dsm/techpapers/mentorpaper_2964.pdf zu finden.
  • Die vorgeschlagenen Verfahren berücksichtigen nicht die besonderen Bedingungen, die in einer hochvolumigen Fertigung herrschen. Typische hochvolumige Fertigungsstätten mit 10.000 bis 50.000 oder mehr Waferstarts pro Monat zeichnen sich durch eine Vielzahl von Belichtungsanlagen beziehungsweise Projektionsapparaten aus, die sich zum Teil nicht nur durch den Hersteller oder die Technologiegeneration unterscheiden, sondern die auch bei identischem Gerätetyp erhebliche Abweichungen beispielsweise in Bezug auf Linsencharakterisierung oder die Strahlungsquelle aufzeigen. Jede der einzelnen Belichtungsanlagen ist mit individuellen, fertigungsbedingten Toleranzen versehen, deren Überschreitung die Bildung von Side Lobes während der Projektion wahrscheinlich macht. Eine einzige Computersimulation noch während des Designstadiums des Schaltungsmusters kann diese Unterschiede in den Fertigungsbedingungen nicht berücksichtigen.
  • Es ist daher die Aufgabe der vorliegenden Erfindung unter Berücksichtigung auch der Fertigungsbedingungen ein Verfahren zur Waferbelichtung anzubieten, bei dem das Auftreten von Side Lobes in noch stärkerem Maße, wenn nicht sogar völlig vermieden werden kann.
  • Die Aufgabe wird gelöst durch ein Verfahren zur Projektion eines auf einer Maske angeordneten Schaltungsmusters in einer auf einem Halbleiterwafer angeordnete strahlungsempfindliche Schicht, umfassend die Schritte:
    • – Bereitstellen von elektronisch gespeicherten, das Schaltungsmuster repräsentierende Daten,
    • – Vorgeben eines Satzes von Parametern, mit welchen die Projektion in einem Projektionsapparat durchzuführen ist,
    • – Durchführen einer numerischen Simulation der Projektion anhand der elektronisch gespeicherten Daten und der Parameter zur Berechnung eines in der strahlungsempfindlichen Schicht abgebildeten Schaltungsmusters,
    • – Bestimmen einer Position wenigstens eines simulierten Side Lobes in dem berechneten Schaltungsmuster,
    • – Projizieren des Schaltungsmusters auf den Halbleiterwafer mit den vorgegebenen Parametern in den Projektionsapparat,
    • – Inspizieren des auf den Halbleiterwafer projizierten Schaltungsmusters an der bestimmten Position zur Detektion eines in der strahlungsempfindlichen Schicht bei der Projektion gebildeten Side Lobes,
    • – Entfernen und erneutes Auftragen der strahlungsempfindlichen Schicht in Abhängigkeit von dem Detektionsergebnis,
    • – Ändern eines Wertes für wenigstens einem der Parameter und Durchführen der Projektion mit den teilweise geänderten Parametern.
  • Vorteilhafte Ausgestaltungen des Verfahrens sind Gegenstand der abhängigen Ansprüche.
  • Der Erfindung liegt der Gedanke zugrunde, mit Hilfe einer Simulation der lithographischen Strukturübertragung (Projektion) von einer Maske auf einen Halbleiterwafer Side Lobes in dem durch Simulation berechneten, abgebildeten Schaltungsmu ster zu detektieren und die Position der Side Lobes einer Fertigungseinheit mitzuteilen. Anhand dieser speziellen Positionen kann ein unter den Bedingungen der Projektion – gekennzeichnet durch die Prozeßparameter – hergestellter Halbleiterwafer gezielt daraufhin inspiziert werden, ob die Side Lobes tatsächlich auf dem belichteten Halbleiterwafer strukturbildend übertragen wurden. Unter den konkreten Bedingungen der Fertigung, insbesondere einer hochvolumigen Fertigung, müssen die Voraussagen aus der Simulation nicht notwendigerweise eintreten. Hier kommt es auf die speziellen optischen Eigenschaften der jeweils unterschiedlichen Projektionsapparate und in aktuellen Untergrundeigenschaften der zu belichtenden Halbleiterwafer an. Das Ergebnis der numerischen Simulation wird daher erfindungsgemäß als Verdachtshinweis für das Auftreten von Side Lobes verwendet, und vorzugsweise in einem Meßprogramm zur Inspektion des Wafers aufgenommen.
  • Ein lithographischer Prozeß zur Übertragung eines Schaltungsmusters in eine Schichtebene auf einem Halbleiterwafer zur Bildung einer integrierten Schaltung wird typischerweise in einem Regelkreis durchgeführt. Der Regelkreis umfaßt die Schritte:
    • – Projektion eines Schaltungsmuster von einen Reticle auf einen Wafer,
    • – Inspektion des Wafers zur Ermittlung von Defekten,
    • – Anpassung der Belichtungsbedingungen, so daß die Defekte vermieden werden,
    • – Entfernen und erneutes Aufbringen einer strahlungsempfindlichen Schicht und Wiederholung der Projektion.
  • Wie bei der Beschreibung des Standes der Technik beschrieben ist, konnten mittels einer Inspektion Side Lobes aufgrund ihrer regelmäßigen Anordnung in einem periodischen Gitter nur schwer oder überhaupt nicht erkannt werden. Durch die in dem Simulationsverfahren ermittelten Positionen der Side Lobes können mit dem erfindungsgemäßen Verfahren die entsprechenden Koordinaten extrahiert und bei der Messung an dem tatsächlich hergestellten Produkt überprüft werden.
  • Die Simulation wird anhand von elektronisch gespeicherten, das Schaltungsmuster repräsentierenden Daten durchgeführt. Bei dem Schaltungsmuster handelt es sich um die auf genau einer Maskenebene eines Maskensatzes zu strukturierende Ebene einer Schaltung sowie die typischerweise im Peripheriebereich, etwa dem Sägerahmen, der Schaltung plazierte Meßstrukturen beispielsweise zur Justage der Maske oder des Wafers in einem Projektion- oder Meßapparat. Schaltungsmuster werden im allgemeinen zunächst in vorgeschalteten, weiteren Simulationen erstellt, bei denen die von einer integrierten Schaltung zu erfüllenden Anforderungen sowie technologische Randbedingungen vorgegeben werden. Die vorgeschalteten Simulationen betreffen im Regelfall eine Optimierung der zu erstellenden Schaltungsverdrahtung unter Berücksichtigung der genannten Anforderungen. Solche Simulationen werden im Designstadium zur Herstellung einer integrierten Schaltung durchgeführt.
  • Das Gesamtlayout der in der vorgeschalteten Simulation erstellten integrierten Schaltung wird in einzelner, den jeweiligen Masken zugeordnete Ebenen mit jeweils einem Schaltungsmuster aufgeteilt. Zu diesem Zweck werden die in der vorgeschalteten Simulation erstellten Daten in das sogenannte GDSII-Format transferiert, welches eine ebenenweise, hierarchische Datenrepräsentation einer Schaltung ermöglicht. Neben dem GDSII-Format sind natürlich auch beliebige andere Datenformate, in welchen die Schaltungsmuster gespeichert sind, für das erfindungsgemäßen Verfahren anwendbar.
  • Das Ergebnis der erfindungsgemäßen Simulation der Projektion des Musters von einer Maske auf ein Substrat hängt von der speziellen Wahl der Belichtungsparameter ab. Dies sind beispielsweise die numerische Apertur des Blendensystems, der Kohärenzfaktor σ der anularen Beleuchtungseinstellung, der Fokus und die Strahlungsdosis, etc. Zu dieser Gruppe von Pa rametern zählen all diejenigen, welche bei der Durchführung einer Projektion wenigster innerhalb vorgegebener Schranken frei einstellbar sind. Diese hängen demnach allenfalls durch diese Schranken von dem jeweiligen Projektionsapparat ab.
  • Das Ergebnis einer Simulation kann zunächst ein Luftbild mit einer Intensitätsverteilung innerhalb der Bildebene des Halbleiterwafers sein. Werden auch Resist- und weitere Untergrundeigenschaften des Halbleiterwafers vorgegeben, so kann anhand der Simulation auch entschieden werden, wo letztendlich Strukturen in der strahlungsempfindlichen Schicht auf dem Halbleiterwafer voraussichtlich entstehen werden. Die Detektion von Side Lobes schließt einen Vergleich des berechneten Luftbildes oder des berechneten Strukturbildes in der strahlungsempfindlichen Schicht mit dem idealisieren Schaltungsmuster ein. Simulation kann auf einem beliebigen Datenverarbeitungsgerät beispielsweise einem PC oder einer Workstation etc. mit kommerziell erhältlichen Programmen, beispielsweise Prolith von der Firma Finle oder Solid-C von Sigma-C erfolgen.
  • Detaillierte Zwischenschritte zur Herstellung der Maske, insbesondere das Hinzufügen von OPC-Strukturen und das Mask-Biasing sollen hier nicht näher erläutert werden, es sei vielmehr auf die Beschreibung des Ausführungsbeispiels verwiesen. Dem im technischen Gebiet des Computer Aided Design (CAD) kundigen Fachmann sind weitere designtechnische Zwischenschritte bekannt und ihm ist im klar, ob solche Zwischenschritte im Einzelfall notwendig oder entbehrlich sind.
  • Vor der eigentlichen Durchführung des photolithographischen Projektionsschrittes auf den Halbleiterwafer wird aus dem Schaltungsmuster einschließlich der genannten OPC-Strukturen sowie Justage- und Meßmarken die Maske hergestellt. Erfindungsgemäß kann es sich hierbei um einen beliebigen Maskentyp handeln, insbesondere Halbton-, alternierende, Tritone-, chromlose Phasenmasken, einfache Chrommasken, EUV- oder Rönt genmasken – sowohl in Transmission als auch in Reflektionstechnik. Auch die Simulation von Mehrfachbelichtungen ist durch das erfindungsgemäßen Verfahren eingeschlossen. Mehrfachbelichtungen werden beispielsweise bei einer getrennten Belichtung dichter Speicherzellenfelder und einer weniger dichten Peripherie zur Herstellung von Speicherbausteinen eingesetzt. Side Lobes können a priori in solchen Fällen von Mehrfachbelichtungen besonders schwer vorherzusagen sein, da die Simulation nur einer der beiden zur Mehrfachbelichtung notwendigen Masken ein Side Lobe-Intensitätsmaximum liefert das gerade noch nicht einen Schwellwert zur Strukturbildung erreicht, welches jedoch durch die Belichtung der zweiten Maske über diesen Grenzwert gehoben wird.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird die Simulation vor der Herstellung der Maske oder des Reticles durchgeführt, und in Folge einer Detektion eines Side Lobes in den berechneten Daten die entsprechende Position im Schaltungsmuster markiert. Ein Ausschnitt mit der Umgebung der ermittelten Position wird anschließend extrahiert und in einen Meßmarkenbereich am Rande des Schaltungsmusters kopiert. Dort fungiert der extrahierte und kopierte Ausschnitt als Meßmarke zur Bestimmung von Side Lobe-Sensitivität der Projektion. Der Vorteil ist, daß in dem Meßmarken- oder Randbereich des Schaltungsmusters sowohl die visuelle als auch eine automatisierte Inspektion im problematischen Ausschnitt, d.h. die Side Lobe-Meßmarke einfacher und schneller auffinden kann.
  • Gemäß einem weiteren vorteilhaften Aspekt wird nach der Anpassung der Projektionsparameter innerhalb des Regelkreises eine weitere Simulation des Projektionsverhaltens durchgeführt. Vorzugsweise wird dies in der Fertigungseinheit des Waferherstellers bewerkstelligt. Bevor der Projektionsschritt wiederholt wird kann anhand des Simulationsergebnisses mit ggf. der Detektion eines weiterhin bestehenden Side Lobes entweder eine weitere Optimierung der Projektionsparameter durchgeführt werden, oder falls dies keine befriedigenden Er gebnisse liefert, kann eine Rückmeldung an die Designereinheit zur Anpassung des Schaltungsmusters im Rahmen der vorgeschalteten Technologie- und Schaltungssimulation durchgeführt werden. Es ist dann ein neues Reticle herzustellen und die Projektion mit diesem Reticle fortzusetzen.
  • Gemäß einer besonders vorteilhaften Ausgestaltung der vorliegenden Erfindung werden für die Simulation des lithographischen Projektionsschrittes jeweils vor und/oder nach der Erstellung des Meßprogramms die optischen Parameter des bei der Projektion verwendeten Projektionsapparates berücksichtigt. Diese können beispielsweise in einer den Status aller Anlagentools speichernden Datenbank hinterlegt und zum Zeitpunkt der Simulation extrahiert werden. Dadurch können nicht nur die unterschiedlichen Bedingungen einzelner Projektionsapparate diversifiziert werden, es kann es der zeitaktuelle Zustand der Fertigung berücksichtigt werden, wenn beispielsweise Driftprobleme bei einzelnen Projektionsapparaten vorliegen.
  • Die Erfindung soll nun anhand eines Ausführungsbeispiels mit Hilfe einer Zeichnung näher erläutert werden. Darin zeigen:
  • 1 eine schematische Darstellung zum Auftreten von Side Lobes bei einer Projektion,
  • 2 ein Ablaufdiagramm eines Ausführungsbeispiels der vorliegenden Erfindung,
  • 3 ein Beispiel für die an ein Meßprogramm übergebenen Positionen für das voraussichtliche Auftreten von Side Lobes.
  • 1 zeigt in einer schematischen Darstellung die Intensitätsverteilung eines durch einen Speicher 12 auf einer Maske 10 tretenden und in einer strahlungsempfindliche Schicht 8 auf einem Halbleiterwafer 9 abgebildeten Lichtstrahls 1. Der Lichtstrahl 1 stammt beispielsweise von einer nicht mit der Wellenlänge 193m emittierenden Strahlungsquelle. Die Maske 10 ist eine Halbtonphasenmaske. Einem transparenten Quarzsubstrat 2 ist eine phasendrehende Schicht 3 und eine semitransparente Schicht 4 angeordnet. Bei der phasendrehenden Schicht 3 und der semitransparenten Schicht 4 kann es sich auch um eine gemeinsame Schicht, beispielsweise umfassend Molybdän-Silizid handeln. Über ein Linsensystem 5 wird das an dem Spalt 12 gebeugt Licht in die strahlungsempfindliche Schicht 8 fokussiert. Dort entsteht eine Intensitätsverteilung mit einem nullten Beugungsmaximum 6, einem ersten Beugungsmaximum 7 sowie weiterer Beugungsmaxima höherer Ordnung. Die auf den Halbleiterwafer 9 zu bildende Bildstruktur des Spaltes 12 umfaßt in etwa die Ausdehnung des nullten Beugungsmaximums 6. Liegt der Grenzwert 13, in 1 durch die gestrichelte Linie gekennzeichnet, bei dem die strahlungsempfindliche Schicht strukturbildend durchbelichtet wird, unterhalb des Intensitätsmaximums der ersten Beugungsordnung 7, so kann sich an den entsprechenden Positionen P ein Side Lobe 15 in der strahlungsempfindlichen Schachschicht 8 ausbilden.
  • Die Darstellung der 1 dient lediglich einer möglichst vereinfachten Anschauung. Das Auftreten von Side Lobes begünstigende Effekte, die in 1 nicht gezeigt sind, betreffen Aberrationen des Linsensystems 5, Wellenlängendrifts der Strahlungsquelle oder das nahe Aneinanderliegen benachbarter Spalte 12, so daß höhere Beugungsordnungen benachbarter Speicher 12 erst in Superposition den Grenzwert 13 überschreiten.
  • 2 zeigt einen beispielhaften Ablauf des erfindungsgemäßen Verfahrens. Zur Erstellung eines Schaltungsentwurfs wird zunächst eine Technologie- und Schaltungssimulation in einer Designereinheit des Herstellers für integrierte Schaltungen durchgeführt. Dem in das GDSII-Format transferierte Schaltungsmuster werden zum Auskorrigieren von Abbildungseffekten wie dem Line-Shortening etc. OPC-Strukturen hinzugefügt. Entsprechend der verwendeten Reticle-Technologie wird dem in elektronischer Form gespeicherten Schaltungsmuster für jedes der enthaltenen Strukturelemente ein Mask Bias hinzugefügt, welcher zum Ausgleich von Effekten bei der Reticle Herstellung die auf der lithographischen Projektion des Reticles auf den Wafer dient.
  • In dem in Figur der Designereinheit D zugeordneten Maskenhaus wird unter Vorgabe des OPC-korrigierten, elektronisch gespeicherten Schaltungsmusters das entsprechende Reticle hergestellt. Das Reticle wird einer Fertigungseinheit F zur Durchführung der lithographischen Projektion zugestellt.
  • Entsprechend den technologischen Anforderungen an die Herstellung der aktuellen Schaltungsebene werden für die Projektion des Reticles auf den Wafer Werte für die Belichtungsparameter numerischer Apertur NA, Kohärenzfaktor σ, Dosis und Fokus festgelegt. Entsprechend diesen Vorgaben findet in der Fertigungseinheit F eine Einschränkung in der Auswahl der für die Projektion der aktuellen Ebene verfügbaren Projektionsapparate statt (in 2 durch die gestrichelte Linie gekennzeichnet).
  • Gemäß einer besonders vorteilhaften Ausführungsform wird für die Projektion explizit ein bestimmter Projektionsapparat ausgewählt und die optischen Parameter dieses Projektionsapparates aus einer Datenbank extrahiert und der die Simulation ausführenden Designereinheit übermittelt. Die Angaben umfassen: Wellenlänge, räumlicher Kohärenzgrad, zeitlicher Kohärenzgrad, Lasertilde, Impulsfrequenz, Impulsintensität der Strahlungsquelle, Strahldiregenz, Apodisation des Beleuchtungssystems, Zernicke-Polynomyalkoeffizienten der Projektionoptik, Dill-Parameter, Gradation der strahlungsempfindlichen Schicht, 3D-Profilparameter, Reflektion, Absorption des topologischen Untergrundes auf dem Halbleiterwafer.
  • Mit den festgelegten oder vorgegebenen, einstellbaren Parametern der Projektion sowie den spezifisch für den zu verwen denden Projektionsapparat gültige optischen Parametern wird eine Simulation der Projektion durchgeführt. Auch die dreidimensionale Struktur des Reticles geht in die Berechnungen ein. Das in der strahlungsempfindlichen Schicht 8 auf dem Halbleiterwafer 9 voraussichtlich als Struktur gebildete Schaltungsmuster gemäß der Simulationsberechnung wird mit dem Idealmuster nach Zufügen der OPC-Korrektur verglichen. Sich unterscheidende Strukturen – insbesondere solche, die beabstandet von Mutterstrukturen innerhalb dichter Strukturfelder auftreten – werden als Side Lobes identifiziert. Die Koordinaten der Side Lobes werden ermittelt und in einem Meßprogramm für ein Inspektionsgerät, beispielsweise einem Mikroskop eingearbeitet. Mit dem Meßprogramm werden die Side Lobe – Positionen an die Fertigungseinheit übermittelt.
  • In der Fertigungseinheit wird die lithographische Projektion des Reticles auf den Wafer mit den festgelegten Parameter für die Projektion durchgeführt. Der belichtete Wafer wird einer Inspektion in dem Mikroskopmeßgerät unterzogen. Dazu wird das erstellte Meßprogramm verwendet, bei dem die jeweils ermittelten Side Lobe Positionen angefahren werden. Liegen an diesen Positionen auf dem tatsächlich belichteten Wafer keine Side Lobe ähnlichen Adefakte vor, wird mit der Belichtung weiterer Wafer fortgefahren.
  • Werden hingegen Side Lobes festgestellt, so wird wenigstens einer der Parameter numerischer Apertur, Kohärenzfaktor δ der Anularblenden, Dosis, Fokus derart angepaßt, daß im Falle einer wiederholten Belichtung des Wafers die Side Lobes verschwinden. Dabei sind insbesondere die gerätespezifischen Toleranzen und das für die Einhaltung von produktspezifischer Toleranzen verfügbare Prozeßfenster (Dosisspielraum, Fokusspielraum) zu berücksichtigen. Welcher Parameter in welche Richtung zu variieren ist, hängt beispielsweise von der Erfahrung des Fachpersonals der Projektionsapparate ab. In Abhängigkeit von der aktuellen Ausformung der Side Lobes in dem strukturierten Schaltungsmuster können jedoch die notwendigen Anpassungen relativ klar ermittelt werden. Es ist daher auch möglich dieses Prozeß automatisiert durchzuführen. Vorzugsweise wird mit den variierten Parametern eine weitere Simulation unter Zuhilfenahme der gerätespezifischen optischen Parameter durchgeführt. Es kann auch der Wechsel auf einen anderen Projektionsapparat vorgeschlagen werden, wonach die frei einstellbaren Parameter gleich, die optischen Parameter jedoch verändert werden können.
  • Unterdessen wird der belichtete Resist auf dem Wafer entfernt und durch eine neue strahlungsempfindliche Schicht 8 ersetzt. Wird ein anderer Resist als bei der Erstbelichtung verwendet, so sind auch die dadurch geänderten Eigenschaften in der Simulation zu berücksichtigen.
  • Ergibt sich aus der Simulation, das für beliebige Variationen von einstellbaren Parametern wie auch der optischen Parameter der in der Fertigungseinheit F verfügbaren Projektionsapparate aller Voraussicht nach Side Lobes unausweichlich nach der wiederholten Projektion auftreten werden, so kann eine entsprechende Rückmeldung an die Designereinheit D erfolgen (strichpunktierte Linie). Demnach ist mit einer weiteren Technologie- und Schaltungssimulation ein erneuter Entwurf des Schaltungsmusters mit einer Anpassung des Musters an den ausgewählten Stellen für das Auftreten der Side Lobes durchzuführen.
  • Wird jedoch eine geeignete Parameterkombination gefunden, wird der neu belackte Wafer 9 wiederholt an dem lithographischen Projektionsschritt mit den angepaßten, einstellbaren Parametern unterzogen. Hierfür wird auch das vorher verwendete Reticle wieder benutzt. Der Regelkreis kann beliebig oft wiederholt werden, bis ein befriedigendes Resultat erzielt wird. Wird dies nicht erzielt, so steht die Option des beschriebenen Anpassens des Schaltungsentwurfs (strichpunktierte Linie) offen. Dann wird der Regelkreis mit einem neuen Reticle und mit einem angepaßten Meßprogramm erneut durchlau fen. Das Meßprogramm umfaßt hier die neu in einer Simulation ermittelten Positionen von Side Lobes, soweit diese überhaupt noch auftreten.
  • 3 zeigt einen Ausschnitt des auf einer Maske 10 gebildeten Schaltungsmusters 30. Das Schaltungsmuster repräsentiert beispielsweise die Verteilung von Grabenkondensatorpaaren in Speicherzellenfelder zur Herstellung von DRAM-Bausteinen. Zu sehen sind zwei Speicherzellenfelder 20 mit einer hochintegrierten Anordnung von Paaren von rechteckförmigen Strukturen. Die beiden Zellenfelder 20 sind eingebettet in einen Peripheriebereich 21, der sie umgibt. Der Peripheriebereich 21 enthält Strukturelemente, die dem Anschluß der zu bildenden Speicherzellen zu dienen. Die Strukturdichte ist hier eher gering. Die Wahrscheinlichkeit für das Auftreten von Side Lobes wirkt innerhalb der Speicherzellenfelder 20 sehr hoch, in dem Peripheriebereich 21 eher gering.
  • In einem erfindungsgemäß durchgeführten Simulationsschritt wurden Side Lobes an den Positionen P1 und P1' ermittelt. Bevor die Maske beziehungsweise das Reticle unter Vorgabe des Schaltungsmusters hergestellt wird, wird das Schaltungsmuster derart abgeändert, daß das innerhalb der den Positionen, P1, P1' zugeordneten Ausschnitte liegende Teilmuster extrahiert und in den Sägerahmenbereich 22 an einer Position P2 plaziert wird. Natürlich bleiben die extrahierten Musterteile innerhalb der Speicherzellenfelder bestehen. In dem Sägerahmenbereich dient das extrahierte Musterteil als Meßmarke zur Detektion von Side Lobes während der Projektion. Die Maske beziehungsweise das Reticle wird einschließlich dieser zusätzlichen Meßmarke hergestellt. Die Messung innerhalb des eingangs beschriebenen Regelkreises wird nun anhand der Meßmarke an der Position P2 durchgeführt. Die Position P2 wird dazu in einem eigens für die Inspektion erstellten Meßprogramm aufgenommen.
  • 1
    Lichtstrahl
    2
    Quarzsubstrat
    3
    semitransparente Schicht
    4
    phasendrehende Schicht
    5
    Linsensystem, Objektivlinse
    6
    Nullte Beugungsordnung
    7
    Erste Beugungsordnung
    8
    strahlungsempfindliche Schicht
    9
    Halbleiterwafer
    10
    Phasenmaske
    12
    transparentes Strukturelement auf Maske
    20
    Speicherzellenfeld für DRAM-Baustein
    21
    Peripheriebereich, Ansteuerungslogik für Zellenfeld
    22
    Rahmenbereich mit Meßmarken
    30
    Schaltungsmuster
    D
    Designereinheit
    F
    Fertigungseinheit
    P
    Side Lobe Position

Claims (12)

  1. Verfahren zur Projektion eines auf einer Maske (10) anzuordnenden Schaltungsmusters (30) in eine auf einem Halbleiterwafer (9) angeordnete strahlungsempfindliche Schicht (8), umfassend die Schritte: a) Bereitstellen von elektronisch gespeicherten, das Schaltungsmuster (30) repräsentierenden Daten in einer Designereinheit (D), b) Vorgeben eines Satzes von Werten für Parameter, mit welchen die Projektion in einem Projektionsapparat durchzuführen ist, c) Durchführen einer Simulation anhand der elektronisch gespeicherten Daten und der Parameter zur Berechnung eines in der strahlungsempfindlichen Schicht (8) auf dem Halbleiterwafer (9) im Falle einer Projektion entstehenden Schaltungsmusters (30), d) Identifizieren einer Position (P) wenigstens eines simulierten Side Lobes in dem berechneten Schaltungsmuster (30), e) Herstellen der Maske (10) mit dem Schaltungsmuster (30) anhand der elektronisch gespeicherten Daten und Übergabe an eine Fertigungseinheit (F), f) Projizieren des Schaltungsmusters (30) in die strahlungsempfindliche Schicht (8) auf dem Halbleiterwafer (9) mit den vorgegebenen Parameterwerten in dem Projektionsapparat, g) Inspizieren des auf den Halbleiterwafer (9) projizierten Schaltungsmusters (30) an der identifizierten Position (P) zur Detektion eines in der strahlungsempfindlichen Schicht (8) bei der Projektion gebildeten Side Lobes, h) Entfernen und erneutes Auftragen der strahlungsempfindlichen Schicht (8) in Abhängigkeit von dem Detektionsergebnis, i) Ändern eines Wertes von wenigstens einem der Parameter und wiederholen des Schrittes f) mit dem wenigstens einen geänderten Parameterwert.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß – in Abhängigkeit von der in Schritt d) vorgenommenen Identifikation ein Ausschnitt des Schaltungsmusters (30) in den elektronisch gespeicherten Daten in einer Umgebung der Position (P) ausgewählt und unter Änderung der elektronischen Daten in einen Randbereich (22) des Schaltungsmusters (30) kopiert wird, welcher für Meßmarken vorgesehen ist, – die Maske in Schritt e) anhand der geänderten Daten hergestellt wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei Schritt i) nach der Änderung des Parameterwertes und vor der Wiederholung des Projektionsschrittes folgende weitere Schritte ausgeführt werden: – Durchführen einer weiteren Simulation zur Berechnung eines in der strahlungsempfindlichen Schicht (8) im Falle einer Projektion entstehenden Schaltungsmusters (30), – Wiederholung der Identifikation einer auch nach der Änderung des wenigstens einen Parameterwertes erhalten gebliebenen Position (P) eines Side Lobes in dem berechneten Schaltungsmuster (30), – Übermitteln der Position (P) an die Designereinheit (D), – Anpassen der das Schaltungsmuster (30) repräsentierenden elektronisch gespeicherten Daten in Abhängigkeit von der übermittelten Position (P), – Wiederholen des Schrittes e) zur Herstellung der Maske (10).
  4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Wert des wenigstens einen Parameters aus einer Gruppe umfassend: Strahlungsdosis, Fokusebene, numerische Apertur, Kohärenzfaktor der Annularblenden geändert wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Fertigungseinheit (F) hochvolumig ist und wenigstens 10 verschiedene Projektionsapparate umfaßt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die weitere Simulation unter Einbeziehung wenigstens eines für genau denjenigen der Projektionsapparate fest vorgegebenen optischen Parameter durchgeführt wird, in welchem die Projektion auf den Halbleiterwafer (9) in Schritt f) durchgeführt wurde.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der fest vorgegebene optische Parameter einer aus der Gruppe umfassend: Wellenlänge, räumlicher Kohärenzgrad, zeitlicher Kohärenzgrad, Lasertilde, Impulsfrequenz, Impulsintensität der Strahlungsquelle des Projektionsapparates ist.
  8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der fest vorgegebene optische Parameter einer aus der Gruppe umfassend: Strahldivergenz, Apodisation eines Beleuchtungssystems des Projektionsapparates ist.
  9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der fest vorgegebene optische Parameter einer aus der Gruppe umfassend: Zernicke-Polynomialkoeffizienten der Projektionsoptik ist.
  10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der fest vorgegebene optische Parameter einer aus der Gruppe umfassend: Dill-Parameter, Gradation der strahlungsempfindlichen Schicht ist.
  11. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der fest vorgegebene optische Parameter einer aus der Gruppe umfassend: 3D-Profilparameter, Reflexion, Absorption des topologischen Untergrundes auf dem Halbleiterwafer (9) ist.
  12. Verfahren nach einem der Ansprüche 3 bis 11, dadurch gekennzeichnet, daß die aufgrund der elektronischen Daten hergestellte Maske (10) und die aufgrund der angepaßten elektronischen Daten hergestellte weitere Maske in demselben Projektionsapparat auf den Halbleiterwafer (9) projiziert werden.
DE10337286A 2003-08-13 2003-08-13 Verfahren zur Projektion eines auf einer Maske angeordneten Schaltungsmusters auf einen Halbleiterwafer Expired - Fee Related DE10337286B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10337286A DE10337286B4 (de) 2003-08-13 2003-08-13 Verfahren zur Projektion eines auf einer Maske angeordneten Schaltungsmusters auf einen Halbleiterwafer
US10/917,426 US7252913B2 (en) 2003-08-13 2004-08-13 Method for projection of a circuit pattern, which is arranged on a mask, onto a semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10337286A DE10337286B4 (de) 2003-08-13 2003-08-13 Verfahren zur Projektion eines auf einer Maske angeordneten Schaltungsmusters auf einen Halbleiterwafer

Publications (2)

Publication Number Publication Date
DE10337286A1 true DE10337286A1 (de) 2005-03-17
DE10337286B4 DE10337286B4 (de) 2005-11-10

Family

ID=34201529

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10337286A Expired - Fee Related DE10337286B4 (de) 2003-08-13 2003-08-13 Verfahren zur Projektion eines auf einer Maske angeordneten Schaltungsmusters auf einen Halbleiterwafer

Country Status (2)

Country Link
US (1) US7252913B2 (de)
DE (1) DE10337286B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4828870B2 (ja) * 2005-06-09 2011-11-30 株式会社東芝 評価パタンの作成方法およびプログラム
US7458060B2 (en) * 2005-12-30 2008-11-25 Lsi Logic Corporation Yield-limiting design-rules-compliant pattern library generation and layout inspection
JP4345804B2 (ja) * 2006-11-17 2009-10-14 ソニー株式会社 マスクパターン補正プログラムおよびマスクパターン補正システム
US7721247B2 (en) * 2006-12-28 2010-05-18 Macronix International Co., Ltd. Side lobe image searching method in lithography
US8335369B2 (en) * 2007-02-28 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Mask defect analysis
DE102008019341B4 (de) * 2008-04-15 2020-09-24 Carl Zeiss Smt Gmbh Verfahren zur Analyse von Masken für die Photolithographie
CN102566291B (zh) * 2010-12-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 投影掩膜版的测试系统
US8965102B2 (en) * 2012-11-09 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for defect analysis of a substrate
CN105808825B (zh) * 2016-02-29 2018-09-04 天津大学 一种适于有源配电网动态仿真的滚动式随机投影积分方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291113B1 (en) * 1999-10-21 2001-09-18 Advanced Micro Devices, Inc. Sidelobe suppressing phase shift mask and method
US6329112B1 (en) * 1998-11-12 2001-12-11 Hitachi, Ltd. Method for measuring aberration of projection lens, method for forming patterns, mask, and method for correcting a projection lens
US6401236B1 (en) * 1999-04-05 2002-06-04 Micron Technology Inc. Method to eliminate side lobe printing of attenuated phase shift
US20020145719A1 (en) * 2001-04-04 2002-10-10 Govil Pradeep K. DUV scanner linewidth control by mask error factor compensation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329112B1 (en) * 1998-11-12 2001-12-11 Hitachi, Ltd. Method for measuring aberration of projection lens, method for forming patterns, mask, and method for correcting a projection lens
US6401236B1 (en) * 1999-04-05 2002-06-04 Micron Technology Inc. Method to eliminate side lobe printing of attenuated phase shift
US6291113B1 (en) * 1999-10-21 2001-09-18 Advanced Micro Devices, Inc. Sidelobe suppressing phase shift mask and method
US20020145719A1 (en) * 2001-04-04 2002-10-10 Govil Pradeep K. DUV scanner linewidth control by mask error factor compensation

Also Published As

Publication number Publication date
US7252913B2 (en) 2007-08-07
US20050050512A1 (en) 2005-03-03
DE10337286B4 (de) 2005-11-10

Similar Documents

Publication Publication Date Title
DE102008019341B4 (de) Verfahren zur Analyse von Masken für die Photolithographie
DE69435069T2 (de) Verfahren zur Herstellung einer photolithographischen Maske
DE602005001994T2 (de) Verfahren zum Entwurf einer Beleuchtungsquelle, Verfahren zum Entwurf einer Maskenstruktur, Verfahren zur Herstellung einer Photomaske, Verfahren zur Herstellung eines Halbleiterbauelements und Computerprogrammprodukt
DE60214506T2 (de) Methode zur Kalibrierung und Optimierung einer 2-dimensionalen Modellierung von Mustern
DE102006017938B4 (de) Fokusüberwachungsverfahren, Photomaske und photolithographisches System
DE112016004012B4 (de) Techniken und systeme für modellbasierte messungen der kritischen dimension
DE102005005591B3 (de) Verfahren zur Optimierung der Geometrie von Strukturelementen eines Musters eines Schaltungsentwurfs für eine Verbesserung der optischen Abbildungseigenschaften und Verwendung des Verfahrens zur Herstellung einer Photomaske
DE60305584T2 (de) Richtungsabhängige Abschirmung zur Benutzung mit Dipolbelichtung
DE60101481T2 (de) Veränderung von layout-daten einer maske zur verbesserung des erzeugten musters
DE102016218977B4 (de) Verfahren zur Ermittlung eines OPC-Modells
DE102010045135B4 (de) Verfahren zur Ermittlung eines Platzierungsfehlers eines Strukturelements auf einer Maske, Verfahren zur Simulation eines Luftbildes aus Struktur-Vorgaben einer Maske und Positionsmessvorrichtung
DE102009038558A1 (de) Verfahren zur Emulation eines fotolithographischen Prozesses und Maskeninspektionsmikroskop zur Durchführung des Verfahrens
DE112017007551T5 (de) Vorrichtung und verfahren zur inspektion von retikeln
DE102006018074A1 (de) Photomaske
WO2019101646A1 (de) Verfahren zur qualifizierung einer maske für die mikrolithographie
DE112005000963B4 (de) Verfahren zum photolithographischen Herstellen einer integrierten Schaltung
DE10337286B4 (de) Verfahren zur Projektion eines auf einer Maske angeordneten Schaltungsmusters auf einen Halbleiterwafer
DE102005009554B4 (de) Verfahren zur Fokuskorrektur eines Belichtungsgeräts bei der lithographischen Projektion und Verfahren zur Auswertung von Messergebnissen eines Messgeräts für die Fokuskorrektur eines Belichtungsgeräts in einer Halbleiterfertigungsanlage
DE102006004230A1 (de) Verfahren zur Herstellung einer Maske für die lithografische Projektion eines Musters auf ein Substrat
DE10355264A1 (de) Verfahren zur Verbesserung eines Simulationsmodells der photolithographischen Projektion
DE102005003001A1 (de) Verfahren zur Korrektur des optischen Proximity-Effektes
DE112005003585B4 (de) Verfahren und System für die Fotolithografie
DE102018202639B4 (de) Verfahren zur Bestimmung eines strukturunabhängigen Beitrags einer Lithographie-Maske zu einer Schwankung der Linienbreite
DE102013107976B4 (de) Positionsbestimmung von Strukturen auf einer Maske für die Mikrolithographie
DE102014223326B4 (de) Verfahren zur Vorhersage mindestens eines Beleuchtungsparameters zur Bewertung eines Beleuchtungssettings und Verfahren zur Optimierung eines Beleuchtungssettings

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee