DE10328362A1 - Verfahren zum Herstellen einer Leiterplatte mit integriertem Markierungsschritt - Google Patents
Verfahren zum Herstellen einer Leiterplatte mit integriertem Markierungsschritt Download PDFInfo
- Publication number
- DE10328362A1 DE10328362A1 DE2003128362 DE10328362A DE10328362A1 DE 10328362 A1 DE10328362 A1 DE 10328362A1 DE 2003128362 DE2003128362 DE 2003128362 DE 10328362 A DE10328362 A DE 10328362A DE 10328362 A1 DE10328362 A1 DE 10328362A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- circuit board
- conductive substrate
- printed circuit
- photosensitive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 26
- 238000005530 etching Methods 0.000 title claims abstract description 8
- 238000002360 preparation method Methods 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 16
- 229910000679 solder Inorganic materials 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 11
- 239000011248 coating agent Substances 0.000 claims abstract description 7
- 238000000576 coating method Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 238000004381 surface treatment Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000002344 surface layer Substances 0.000 claims description 6
- 239000003550 marker Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 7
- 239000010949 copper Substances 0.000 abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 2
- 239000003973 paint Substances 0.000 abstract 2
- 230000008021 deposition Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09936—Marks, inscriptions, etc. for information
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/161—Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
Die
Erfindung betrifft ein Verfahren zum Herstellen einer Leiterplatte
mit den Schritten:
a) Belichten einer photo-sensitiven Schicht eines Leiterplatten-Substrats zum Festlegen von Leiterbahnen,
b) Ätzen des Leiterplatten-Substrats,
c) Entfernen der photo-sensitiven Schicht von dem Leiterplatten-Substrat und
e) Beschichten des Leiterplatten-Substrats mit einer Lötstopplackschicht unter Freilassung von Lötstellen,
wobei, dass in das Herstellungsverfahren ein Markierungsschritt integriert ist, bei dem mittels einer Oberflächenbearbeitungseinrichtung ein Materialabtrag mit vorgegebenem Muster erfolgt.
a) Belichten einer photo-sensitiven Schicht eines Leiterplatten-Substrats zum Festlegen von Leiterbahnen,
b) Ätzen des Leiterplatten-Substrats,
c) Entfernen der photo-sensitiven Schicht von dem Leiterplatten-Substrat und
e) Beschichten des Leiterplatten-Substrats mit einer Lötstopplackschicht unter Freilassung von Lötstellen,
wobei, dass in das Herstellungsverfahren ein Markierungsschritt integriert ist, bei dem mittels einer Oberflächenbearbeitungseinrichtung ein Materialabtrag mit vorgegebenem Muster erfolgt.
Description
- Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Leiterplatte mit den Schritten:
- a) Belichten einer photo-sensitiven Seite eines Leiterplatten-Substrats zum Festlegen von Leiterbahnen,
- b) Ätzen des Leiterplatten-Substrat,
- c) Entfernen der photo-sensitiven Schicht von dem Leiterplatten-Substrat und
- d) Beschichten des Leiterplatten-Substrats mit einer Lötstopplackschicht unter Freilassung von Lötstellen.
- Außerdem bezieht sich die Erfindung auf eine Leiterplatte, die mit einer Markierung versehen ist.
- Bei dem vorgenannten Verfahren handelt es sich um ein Standardverfahren zur Herstellung von Leiterplatten. Solche Leiterplatten weisen ein Leiterplatten-Substrat auf, das auf wenigstens einer Seite mit einer photo-sensitiven Schicht bedeckt ist. Unterhalb der photo-sensitiven Schicht befindet sich eine metallische Schicht, beispielsweise aus Kupfer, die zur Ausbildung von Leiterbahnen dient.
- Nach einer Belichtung in dem Schritt a) werden ausgewählte Bereiche des Leiterplatten-Substrats an seiner Oberfläche von der photo-sensitiven Schicht befreit. Diese Bereiche sind dadurch gekennzeichnet, dass dort keine Leiterbahnen vorzusehen sind.
- In dem nachfolgenden Schritt b) wird das Metallmaterial des Leiterplatten-Substrats durch Ätzen entfernt, so dass ausschließlich die gewünschten Leiterbahnen übrig bleiben.
- In dem Schritt c) wird der nach dem Belichten verbliebene Anteil der photo-sensitiven Schicht von dem Leiterplatten-Substrat entfernt, so dass die Leiterbahnen selbst freigelegt werden.
- In einem weiteren Verfahrensschritt, nämlich dem Schritt d), wird das Leiterplatten-Substrat mit einer Lötstopplackschicht unter Freilassung von Lötstellen, die später beim Kontaktieren der Leiterplatte benötigt werden, beschichtet.
- Bei solchen Leiterplatten besteht Bedarf daran, sie mit Beschriftungen bzw. Markierungen zu versehen, um die Möglichkeit zu schaffen, Leiterplatten hinsichtlich ihrer Herstellungsbedingungen, wie Herstellungszeit, Hersteller, Lieferlos usw., zu kennzeichnen.
- Bisher erfolgte das Aufbringen einer Markierung auf eine Leiterplatte z.B. in einem Prozessschritt, der dem eigentlichen Herstellungsverfahren der Leiterplatte nachgeschaltet ist. Hierzu verwendete Einrichtungen sind Tintenstrahldrucker, Nadeldrucker, Etikettenbänder, aber auch Laser. Diese Einrichtungen wirken ausschließlich auf die äußere Oberfläche des bereits fertig gestellten Leiterplatten-Produkts ein.
- Bei einem alternativen Markierungsverfahren wird ein für die Durchführung des Schrittes a) benutzter Film in vorgegebenen Zeitabständen zur Unterscheidung von Herstellungs-Chargen ausgewechselt, wobei der Film selbst neben Bereichen für Leiterbahnen auch Bereiche für Markierungen festlegt. Dieses Verfahren gestattet es nicht, einzelne Leiterplatten in verschiedenen Mutternutzen ohne einen Filmwechsel mit unterschiedlichen Markierungen innerhalb der Oberfläche zu fertigen.
- Ausgehend hiervon liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zum Herstellen einer Leiterplatte anzugeben, mit den sich auf einzelnen Leiterplatten in einfacher Weise Markierungen vorsehen lassen, sowie eine danach hergestellte Leiterplatte zu schaffen.
- Diese Aufgabe wird bei dem eingangs genannten Verfahren dadurch gelöst, dass in das Herstellungsverfahren ein Markierungsschritt integriert ist, bei dem mittels einer Oberflächenbearbeitungseinrichtung ein Materialabtrag mit vorgegebenem Muster erfolgt.
- Als geeignete Oberflächenbearbeitungseinrichtung, die bevorzugt eine mechanische Bearbeitung vornimmt, kommt beispielweise ein Laser oder ein Nadeldrucker zum Einsatz, die jeweils zur Erzeugung eines dem vorgegebenen Muster entsprechenden Tiefenprofils gesteuert sind. Nach der Erfindung wird der Markierungsschritt in das Herstellungsverfahren integriert, so dass durch geeignete Steuerung des Lasers jede einzelne Leiterplatte eines Mutternutzens während des Herstellungsverfahrens mit einer gewünschten Markierung versehen werden kann.
- Unabhängig davon, zu welchem Zeitpunkt der Markierungsschritt erfolgt, ergibt sich durch die Verwendung des Lasers ein Materialabtrag, der sich von seinem Muster her in nachfolgend aufgebrachte Schichten hin fortsetzt und als Markierung erhalten bleibt.
- Nach einer ersten Ausführungsform der Erfindung erfolgt der Markierungsschritt zwischen den Schritten a) und c), beispielsweise unmittelbar nach Beendigung des Belichtungsschrittes a). Die mit Hilfe des Lasers durch Materialabtrag erzeugte Markierung stellt ein Tiefenprofil dar, dass bis zum Ende des Ablaufs des Herstellungsverfahrens erhalten bleibt. Bevorzugt können die dem Muster zugeordneten Abschnitte der bearbeiteten Oberfläche des Leiterplatten-Substrats mit einer Oberflächenbeschichtung versehen werden, die beispielsweise aus Ni/AU oder Cu/OSP, besteht.
- Bei einer weiteren Ausführungsform kann der Markierungsschritt unmittelbar nach dem Schritt d) erfolgen, wobei Material der Lötstopplackschicht, die in dem Schritt d) aufgebracht wurde, abgetragen wird. In diesem Fall ergibt sich das einer Markierung entsprechende Tiefenprofil in der Lötstopplackschicht, kann jedoch auch über diese Schicht weiter nach innen fortgesetzt sein. Auch bei dieser Ausführungsform ist es möglich, dem Muster zugeordnete Abschnitte der bearbeiteten Seite(n) des Leiterplatten-Substrats mit einer Oberflächenbeschichtung zu versehen, wobei dieselben Materialien zum Einsatz kommen können, wie sie bereits oben erwähnt sind.
- Die o. g. Aufgabe wird hinsichtlich der Leiterplatte gelöst durch eine Leiterplatte mit einer Trägerschicht, einer darauf angeordneten Metallschicht, einer auf der Metallschicht vorgesehenen Lötstopplackschicht und einer Oberflächenschicht, wobei die metallische Schicht oder die Lötstopplackschicht mit einem Tiefenprofil versehen ist, das ein Muster einer Markierung bildet.
- Die Erfindung wird nachfolgend anhand von zwei Ausführungsbeispielen noch näher erläutert:
- Ausführungsbeispiel 1:
- Als Ausgangsmaterial zur Herstellung einer Leiterplatte wird ein Leiterplatten-Substrat verwendet, bei dem auf einer Trägerschicht eine Kupfer-Schicht von einer photo-sensitiven Schicht bedeckt ist. In einem ersten Verfahrensschritt wird die photo-sensitive Schicht bzw. die zugeordnete Seite des Leiterplatten-Substrats zum Festlegen von Leiterbahnen belichtet, üblicher Weise mit Hilfe einer Lichtquelle mit erheblichem W-Anteil. Aufgrund der Belichtung wird die Kupfer-Schicht an denjenigen Stellen freigelegt, an denen für die Leiterplatte keine Leiterbahnen vorgesehen sind.
- In einem nachfolgenden Ätz-Schritt wird das Leiterplatten-Substrat geätzt, und zwar mit dem Ziel, die Kupferschicht an denjenigen Stellen zu entfernen, bei denen Leiterbahnen nicht vorgesehen sind.
- Vor oder nach dem Ätz-Schritt findet ein Markierungsschritt für die Leiterplatte statt. Zu diesem Zweck wird mit Hilfe eines Lasers, beispielsweise eines Neodym-YAG-Lasers, in einem von Leiterbahnen freien Bereich der Leiterplatte eine Markierung eingebrannt, so dass ein Tiefenprofil entsteht. Diese Markierung kann Aussagen darüber treffen, zu welchem Lieferlos die Leiterplatte, die gerader hergestellt wird, gehört (DIN/ISO 900X). Im einzelnen ist es auch möglich, zu einem gemeinsamen Mutternutzen gehörende Leiterplatten mit unterschiedlichen Markierungen zu versehen, so dass eine Einzelkennzeichnung von Leiterplatten mit Seriennummern (digitale Abbildung eines Herstellungsprozesses) ermöglicht wird.
- In ein dem Ätz-Schritt nachfolgenden Verfahrensschritt wird die photo-sensitive Schicht von dem Leiterplatten-Substrat entfernt, so dass eine nachfolgende Schicht aufgebracht werden kann.
- Bei der nachfolgenden Schicht handelt es sich um eine Lötstopplackschicht, die derart auf dem Leiterplatten-Substrat verteilt ist, dass später erforderliche Lötstellen zur Kontaktierung der Leiterplatte frei gelassen werden.
- In einem abschließenden Verfahrensschritt wird das aufgrund der Laser-Markierung vorhandene Tiefenprofil mit einer Oberflächenschicht gefüllt, die beispielsweise von den Materialien Ni/Au oder Cu/OSP gebildet wird. Bei der Verwendung von Gold zum Füllen des Tiefenprofils ergibt sich der Vorteil einer hervorragenden Lesbarkeit aufgrund des erhaltenen Kontrastes und der guten Kantenschärfe.
- Beispielsweise kann die Markierung als Seriennummer in Form eines 2D-Data-Matrix-Codes vorliegen. Auch Zerstörungsfreiheit der Oberflächenschicht ist weitgehend gegeben. Insbesondere im Vergleich der nach dem Stand der Technik nachträglich aufgebrachten Etiketten ergeben sich in diesem Zusammenhang wesentliche Verbesserungen.
- Ausführungsbeispiel 2:
- Das zweite Ausführungsbeispiel unterscheidet sich von dem oben erläuterten ersten Ausführungsbeispiel dadurch, dass der Markierungsschritt zu einem späteren Zeitpunkt durchgeführt wird. Der Markierungsschritt findet statt, unmittelbar nachdem die Lötstopplackschicht auf das Leiterplatten-Substrat aufgebracht wurde. Mit Hilfe des Lasers wird Material der Lötstopplackschicht zur Ausbildung eines Tiefenprofils darin abgetragen. Das entstandene Tiefenprofil wird mit einer Oberflächenschicht gefüllt, wobei dieselben Materialien verwendet werden können, wie bei dem ersten Ausführungsbeispiel der Erfindung.
Claims (7)
- Verfahren zum Herstellen einer Leiterplatte mit den Schritten: a) Belichten einer photo-sensitiven Schicht eines Leiterplatten-Substrats zum Festlegen von Leiterbahnen, b) Ätzen des Leiterplatten-Substrats, c) Entfernen der photo-sensitiven Schicht von dem Leiterplatten-Substrat und d) Beschichten des Leiterplatten-Substrats mit einer Lötstopplackschicht unter Freilassung von Lötstellen, dadurch gekennzeichnet, dass in das Herstellungsverfahren ein Markierungsschritt integriert ist, bei dem mittels einer Oberflächenbearbeitungseinrichtung ein Materialabtrag mit vorgegebenem Muster erfolgt.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Markierungsschritt zwischen den Schritten a) und d) erfolgt.
- Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass dem Muster zugeordnete Abschnitte mit einer Oberflächenbeschichtung versehen werden.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Markierungsschritt unmittelbar nach dem Schritt d) erfolgt, wobei Material der Lötstopplackschicht abgetragen wird.
- Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass dem Muster zugeordnete Abschnitte mit einer Oberflächenbeschichtung versehen werden.
- Leiterplatte mit einer Trägerschicht, einer darauf angeordneten Metallschicht, einer auf der Metallschicht vorgesehenen Lötstopplackschicht und einer Oberflächenschicht, dadurch gekennzeichnet, dass die metallische Schicht oder die Lötstopplackschicht mit einem Tiefenprofil versehen ist, das ein Muster einer Markierung bildet.
- Leiterplatte nach Anspruch 6, dadurch gekennzeichnet, dass das Tiefenprofil mit einer Oberflächenschicht gefüllt ist.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2003128362 DE10328362A1 (de) | 2003-06-24 | 2003-06-24 | Verfahren zum Herstellen einer Leiterplatte mit integriertem Markierungsschritt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2003128362 DE10328362A1 (de) | 2003-06-24 | 2003-06-24 | Verfahren zum Herstellen einer Leiterplatte mit integriertem Markierungsschritt |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10328362A1 true DE10328362A1 (de) | 2005-01-27 |
Family
ID=33546635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2003128362 Withdrawn DE10328362A1 (de) | 2003-06-24 | 2003-06-24 | Verfahren zum Herstellen einer Leiterplatte mit integriertem Markierungsschritt |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10328362A1 (de) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4706167A (en) * | 1983-11-10 | 1987-11-10 | Telemark Co., Inc. | Circuit wiring disposed on solder mask coating |
| DE4308890A1 (de) * | 1993-03-19 | 1994-09-22 | Siemens Ag | Verfahren zur Herstellung einer Leiterplatte |
-
2003
- 2003-06-24 DE DE2003128362 patent/DE10328362A1/de not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4706167A (en) * | 1983-11-10 | 1987-11-10 | Telemark Co., Inc. | Circuit wiring disposed on solder mask coating |
| DE4308890A1 (de) * | 1993-03-19 | 1994-09-22 | Siemens Ag | Verfahren zur Herstellung einer Leiterplatte |
Non-Patent Citations (1)
| Title |
|---|
| Renner,T: Auf engem Raum Zeichen setzen. In: EPP Juni 2001, S.18/19 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4417245A1 (de) | Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten | |
| DE4447897B4 (de) | Verfahren zur Herstellung von Leiterplatten | |
| DE3635800C2 (de) | ||
| EP0062300A2 (de) | Verfahren und Herstellung von Leiterplatten | |
| DE69012444T2 (de) | Excimer-induzierte flexible Zusammenschaltungsstruktur. | |
| DE4134617A1 (de) | Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung | |
| DE4439108C1 (de) | Verfahren zum Durchkontaktieren von Bohrungen in mehrlagigen Leiterplatten | |
| DE10307309B4 (de) | Vorrichtung und Verfahren zur Bearbeitung von elektrischen Schaltungssubstraten mittels Laser | |
| EP1097616B1 (de) | Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen | |
| DE3728337C2 (de) | ||
| EP0307766A1 (de) | Leiterplatte zum Bestücken mit SMD-Bausteinen | |
| DE3337300A1 (de) | Verfahren zum herstellen integrierter halbleiterschaltkreise | |
| DE10328362A1 (de) | Verfahren zum Herstellen einer Leiterplatte mit integriertem Markierungsschritt | |
| EP0602258B1 (de) | Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten | |
| DE19625386A1 (de) | Verfahren zur Herstellung einer Leiterplatte | |
| DE1123723B (de) | Verfahren zum Herstellen gedruckter Schaltungen | |
| EP0127794A2 (de) | Verfahren zum Herstellen gedruckter Schaltungen | |
| WO2002100137A1 (de) | Verfahren und einrichtung zur strukturierung von leiterplatten | |
| DE60005354T2 (de) | Leiterplattenherstellung | |
| DE19947092A1 (de) | Bedruckte Schaltungsplatte und Verfahren zur Herstellung derselben | |
| DE60033259T2 (de) | Einrichtung zum Befördern und Halten von plattenförmigem Material | |
| DE19629269A1 (de) | Vorrichtung und Verfahren zur Herstellung eines elektronischen Bauteils, insbesondere zur Herstellung einer Induktionsspule für Chipkarten | |
| DE69023234T2 (de) | Gedruckte schaltungsplatten. | |
| DE10254927B4 (de) | Verfahren zur Herstellung von leitfähigen Strukturen auf einem Träger und Verwendung des Verfahrens | |
| EP3482937A1 (de) | Verfahren zum strukturieren einer oberfläche, tiefdruckform oder prägewerkzeug sowie verwendung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |