DE10326787A1 - Halbleiterelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE10326787A1
DE10326787A1 DE10326787A DE10326787A DE10326787A1 DE 10326787 A1 DE10326787 A1 DE 10326787A1 DE 10326787 A DE10326787 A DE 10326787A DE 10326787 A DE10326787 A DE 10326787A DE 10326787 A1 DE10326787 A1 DE 10326787A1
Authority
DE
Germany
Prior art keywords
layer
conductive
conductive layer
areas
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10326787A
Other languages
English (en)
Inventor
Heribert Weber
Christoph Schelling
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE10326787A priority Critical patent/DE10326787A1/de
Priority to JP2004105721A priority patent/JP2005005678A/ja
Priority to US10/868,602 priority patent/US20050020007A1/en
Publication of DE10326787A1 publication Critical patent/DE10326787A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine neue Möglichkeit zur Realisierung von Leiterbahnen und Widerständen in einem Halbleiterelement vorgeschlagen, das mindestens eine leitende Schicht (4) umfasst. DOLLAR A Erfindungsgemäß wird die leitende Schicht (4) dazu bereichsweise durchoxidiert, so dass mindestens ein Bereich der leitenden Schicht (4) durch die oxidierten Bereiche (7) gegenüber den übrigen Bereichen der leitenden Schicht (4) elektrisch isoliert ist.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Halbleiterelement mit mindestens einer leitenden Schicht, in der mindestens eine Leiterbahn und/oder mindestens ein Widerstand ausgebildet ist, und ein Verfahren zur Herstellung eines solchen Halbleiterelements.
  • Zur Realisierung von Leiterbahnen und Widerständen auf Halbleiterelementen wird in der Regel zunächst eine leitende Schicht auf der Oberfläche des Halbleiterelements erzeugt. Dabei kann es sich um eine dünne Metallschicht handeln, beispielsweise aus Aluminium, Nickel, Platin oder Gold, oder auch um eine polykristalline oder monokristalline Siliziumschicht. Aus dieser leitenden Schicht wird dann mit Hilfe von Fotolithografieprozessen und Ätzprozessen die gewünschte Anordnung von Leiterbahnen und Widerständen herausstrukturiert. Durch Abscheiden eines Isolators, wie z.B. Siliziumoxid SiO2, wird diese Anordnung dann elektrisch isoliert.
  • Des Weiteren ist aus der Praxis ein Verfahren zur lokalen Oxidation von Siliziumschichten bekannt. Dieses LOCOS (local oxidation of silicon)-Verfahren wird beispielsweise bei der Herstellung von Mikrochips mit MOS-Transistoren eingesetzt, um einen Feldoxidbereich in der Umgebung des Gateoxids zu erzeugen.
  • Vorteile der Erfindung
  • Mit der vorliegenden Erfindung wird eine neue Möglichkeit zur Realisierung von Leiterbahnen und Widerständen in einem Halbleiterelement vorgeschlagen.
  • Erfindungsgemäß wird die leitende Schicht des Halbleiterelements dazu bereichsweise durchoxidiert, so dass mindestens ein Bereich der leitenden Schicht, nämlich die Anordnung der Leiterbahnen und Widerstände, durch die oxidierten Bereiche gegenüber den übrigen Bereichen der leitenden Schicht elektrisch isoliert ist.
  • Erfindungsgemäß ist erkannt worden, dass sich das LOCOS-Verfahren auch zur Herstellung von Leiterbahn- und Widerstandsanordnungen in einer leitenden Schicht eignet, da bei diesem Verfahren gezielt einzelne Bereiche der leitenden Schicht durchoxidiert und damit gegenüber den übrigen Bereichen der leitenden Schicht elektrisch isoliert werden können. Von besonderem Vorteil ist, dass mit Hilfe dieses Verfahrens auch auf bzw. in dünnen, schlecht wärmeleitenden Membranen Leiterbahnen und Widerstände erzeugt werden können, beispielsweise zur Realisierung von Heizerstrukturen und Piezowiderständen. Die dicken Oxidbereiche tragen in diesem Fall in vorteilhafter Weise zur Stabilität der Membran bei und führen außerdem zu einer guten Wärmeisolation.
  • Grundsätzlich gibt es verschiedene Möglichkeiten für die Realisierung des erfindungsgemäßen Halbleiterelements, insbesondere was die Beschaffenheit der leitenden Schicht betrifft. Wesentlich ist, dass das Material der leitenden Schicht durchoxidiert werden kann und dass das dabei entstehende Oxid einen guten elektrischen Isolator bildet.
  • In einer vorteilhaften Variante dient eine polykristalline Siliziumschicht als leitende Schicht. Polykristalline Siliziumschichten können sehr einfach mit aus der Halbleitertechnik bekannten Verfahren erzeugt werden. Alternativ zu einer polykristallinen Siliziumschicht kann auch eine monokristalline Siliziumschicht als leitende Schicht dienen. Bei dieser Variante kann das Bauelement in vorteilhafter Weise mit einem SOI (silicon on insulator)-Wafer realisiert werden. SOI-Wafer bestehen aus einem Substrat, auf dem mindestens eine Isolatorschicht angeordnet ist. Darüber befindet sich eine dünne monokristalline Siliziumschicht, in der mit Hilfe des erfindungsgemäßen Verfahrens sehr einfach eine Anordnung von Leiterbahnen und Widerständen ausgebildet werden kann. Zudem können Siliziumschichten vor oder auch nach der lokalen Oxidation mit einer p- und/oder n-Dotierung beliebiger Dotierstoffkonzentration und Dotierstofftiefe versehen werden, was sich insbesondere bei der elektrischen Dimensionierung von Widerständen als vorteilhaft erweist. Dabei kann der Dotierstoff vollflächig oder auch lokal begrenzt in die Siliziumschicht eingebracht werden. Für die Dotierung der Siliziumschicht können ebenfalls bekannte Verfahren, wie z.B. Implantieren oder thermisches Diffundieren, eingesetzt werden.
  • Als leitende Schicht kommen auch dünne Metallschichten in Frage, wenn sich das Metall durchoxidieren lässt, wie z.B. Aluminium und Titan. In diesem Fall bewirken die entsprechenden Metalloxide die elektrische Isolation der Leiterbahn- und Widerstandsanordnung gegenüber den übrigen Bereichen der leitenden Schicht.
  • Wie die Leiterbahn- und Widerstandsanordnung in der leitenden Schicht eines erfindungsgemäßen Halbleiterelements erzeugt wird, hängt nicht nur vom Material und der Beschaffenheit des Ausgangssubstrats ab sondern auch von der zu erzeugenden Bauelementstruktur bzw. der Funktion des Halbleiterelements. Dementsprechend kommen viele Varianten für die Realisierung des erfindungsgemäßen Verfahrens in Frage. Wesentlich ist, dass die leitende Schicht bereichsweise durchoxidiert wird, so dass mindestens ein Bereich der leitenden Schicht durch die oxidierten Bereiche gegenüber den übrigen Bereichen der leitenden Schicht elektrisch isoliert ist. Die Definition der Leiterbahn- und Widerstandsanordnung in der leitenden Schicht erfolgt vorteilhafter Weise mit Hilfe einer Maskierschicht, die über der leitenden Schicht erzeugt und anschließend strukturiert wird. Dabei werden die zu oxidierenden Bereiche der leitenden Schicht freigelegt, so dass sie dann im Rahmen einer thermischen Oxidation durchoxidiert werden können.
  • Zeichnungen
  • Wie bereits voranstehend erörtert, gibt es verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Dazu wird einerseits auf die den unabhängigen Patentansprüchen nachgeordneten Patentansprüche und andererseits auf die nachfolgende Beschreibung mehrerer Ausführungsbeispiele der Erfindung anhand der Zeichnungen verwiesen.
  • 1 zeigt den Querschnitt durch ein erfindungsgemäßes Halbleiterelement, in dem eine Membran mit Heizstruktur ausgebildet ist,
  • 2 zeigt das in 1 dargestellte Halbleiterelement nach dem Entfernen der Maskierschicht,
  • 3 zeigt das in 1 dargestellte Halbleiterelement, das als Gassensorelement konfiguriert worden ist,
  • 4 zeigt das in 2 dargestellte Halbleiterelement, das als Gassensor konfiguriert worden ist,
  • 5 zeigt den Querschnitt durch ein Halbleiterelement, das als Strömungssensorelement konfiguriert worden ist.
  • Beschreibung der Ausführungsbeispiele
  • Als Ausgangssubstrat für die Herstellung der in den 1 bis 4 dargestellten Halbleiterelemente wurde ein oxidierter Siliziumwafer 1 verwendet. Auf der Siliziumoxidschicht 2 wurde eine Siliziumnitridschicht 3 und darauf eine Polysiliziumschicht 4 abgeschieden, die die leitende Schicht des jeweils dargestellten Halbleiterelements bildet. Diese Polysiliziumschicht 4 kann – abhängig von der Funktion des Halbleiterelements – lokal oder auch vollflächig p- und/oder n-dotiert sein. Durch Implantation oder Diffusion lassen sich zudem Bereiche mit unterschiedlichen Dotierstoffen und Dotierstoffkonzentrationen erzeugen. Ein etwaig resultierender Stress in der Bauelementstruktur kann durch geeignete zusätzliche Deckschichten, beispielsweise aus Oxiden, Nitriden, SiC, etc., eingestellt werden, was hier allerdings nicht dargestellt ist.
  • Die in den 1 bis 4 dargestellten Halbleiterelemente können aber auch auf der Basis eines SOI-Wafers hergestellt werden. SOI-Wafer sind mit einer monokristallinen Siliziumschicht versehen, die durch eine Siliziumnitridschicht Si3N4 und/oder eine Siliziumoxidschicht SiO2 gegen das Siliziumsubstrat isoliert ist. Bei Verwendung eines SOI-Wafers dient die monokristalline Siliziumschicht als leitende Schicht. Sie wird genauso wie die Polysiliziumschicht 4 behandelt, was nachfolgend näher erläutert wird.
  • Auf der Polysiliziumschicht 4 wurde, beispielsweise durch thermische Oxidation, eine dünne Siliziumoxidschicht SiO2 5 erzeugt, auf der dann eine Siliziumnitridschicht Si3N4 6 als Maskierschicht abgeschieden wurde. Die Maskierschicht 6 wurde entsprechend der zu realisierenden Leiterbahn- und Widerstandsanordnung strukturiert. Dabei wurden die in der Polysiliziumschicht 4 zu oxidierenden Bereiche freigelegt. Diese freigelegten Bereiche wurden im Rahmen einer thermischen Oxidation aufoxidiert, wobei die Oxidationsbedingungen und insbesondere die Dauer so gewählt wurden, dass die Polysiliziumschicht 4 vollständig durchoxidiert wurde. Die Siliziumnitridschicht 3 dient dabei als Oxidationsstoppschicht. Bei diesem Oxidationsschritt entstanden in der Polysiliziumschicht 4 die aufoxidierten Bereiche 7, durch die die Leiterbahnen gegenüber den übrigen Bereichen der Polysiliziumschicht 4 elektrisch isoliert werden. Die Siliziumoxidschicht 5 dient in erster Linie der Stresskompensation unterhalb der Maskierschicht 6 und kann je nach Prozessanforderungen auch entfallen. Während des Oxidationsschritts, in dem die Polysiliziumschicht 4 bereichsweise durchoxidiert wurde, entstand auch auf dem Siliziumnitrid der Maskierschicht 6 eine Oxidschicht 9, die als Reox-Schicht bezeichnet wird.
  • Die elektrische Anbindung zwischen Aluminium-Bondlands 10 und den in der Polysiliziumschicht 4 ausgebildeten Leiterbahnen 8 erfolgt bei dem in 1 dargestellten Halbleiterelement über ein Kontaktloch 11, das nachträglich in die Reox-Schicht 9, die Maskierschicht 6 und die Siliziumoxidschicht 5 eingebracht wurde. Bei dem in 2 dargestellten Halbleiterelement wurden die Reox-Schicht 9 und die Maskierschicht 6 entfernt, bevor ein Kontaktloch 11 in die Siliziumoxidschicht 5 eingebracht wurde.
  • Schließlich wurde die Membran 12 freigelegt, indem z.B. mit Hilfe von KOH eine Kaverne 13 in die Waferrückseite eingeätzt wurde. Auf diese Weise wurde im Bereich der Heizleiterstruktur eine geringe Wärmeabfuhr erzielt. Die Siliziumnitridschicht 3 dient beim Ätzen der Kaverne 13 als Ätzstoppschicht. Auf diese Weise lassen sich sehr gut Membranen mit einer definierten Zieldicke realisieren. Die Siliziumnitridschicht 3 übernimmt also sowohl die Funktion einer Oxidationsstoppschicht beim lokalen Durchoxidieren der Polysiliziumschicht 4 als auch die Funktion der Ätzstoppschicht beim Ätzen der Kaverne 13. Außerdem kann über die Siliziumnitridschicht 3 die Membranspannung eingestellt werden.
  • Die in den 1 und 2 dargestellten Halbleiterelemente können für den Einsatz in einem Gassensor konfiguriert werden, was in den 3 und 4 dargestellt ist. Dazu wurde auf der Membran 12 eine Platinschicht 15 ausgebildet. Anstelle der Platinschicht hätte auch eine andere Metallschicht erzeugt werden können. Aus dieser Platinschicht 15 wurden einzelne Pt-Leiterbahnen 16 herausstrukturiert, die auf den Heizleiterbahnen 8 der Membran 12 angeordnet sind. Über der Platinschicht 15 wurde eine Isolationsschicht 17 aus Siliziumoxid, Siliziumnitrid und/oder Siliziumoxinitrid abgeschieden, die im Bereich der Heizleiterstruktur teilweise oberhalb der Pt-Leiterbahnen 16 entfernt wurde. Stattdessen wurde über der Heizleiterstruktur und den Pt-Leiterbahnen 16 eine gassensitive Schicht 18 aufgebracht. Bei Gasbeaufschlagung ändert sich der elektrische Widerstand dieser gassensitiven Schicht 18, was mit Hilfe der Pt-Leiterbahnen 16 erfasst wird. Durch Aufheizen mit Hilfe der Heizleiterstruktur kann die chemische Reaktivität der gassensitiven Schicht erhöht werden.
  • 5 zeigt ein Halbleiterelement, bei dem die Reox-Schicht und die Oxidationsmaske entfernt worden sind, das für den Einsatz in einem Strömungssensor konzipiert ist. Auch hier wurden auf einem aufoxidierten Bereich 7 in der Membran 12 Pt-Leiterbahnen 16 erzeugt. Die Größe des aufoxidierten Bereichs 7 kann beliebig gewählt werden. Die Isolationsschicht 17 erstreckt sich hier jedoch über die gesamte Halbleiterelementfläche mit Ausnahme der Kontaktlöcher 11. Die Pt-Leiterbahnen 16 dienen hier zur Temperaturerzeugung und zum Messen der Temperaturverteilung in der Membran 12. Da die Symmetrie der Temperaturverteilung durch eine Gasströmung über der Membran 12 verändert wird, lassen sich durch Erfassen der Temperaturverteilung Aussagen über die Strömungsgeschwindigkeit und die Strömungsrichtung machen.
  • Abschließend sei noch darauf hingewiesen, dass sich mit Hilfe des erfindungsgemäßen Verfahrens der lokalen Oxidation von leitenden Schichten auch Bauelemente mit anderen Funktionen herstellen lassen, wie z.B. IR-Quellen, Fresnel-Linsen, Mikrofilter, Thermopiles etc..
    • 1
    Siliziumwafer
    2
    Siliziumoxidschicht
    3
    Siliziumnitridschicht – Oxidations- und Ätzstoppschicht
    4
    Polysiliziumschicht
    5
    Siliziumoxidschicht
    6
    Siliziumnitridschicht – Maskierschicht/Oxidationsmaske
    7
    aufoxidierte Bereiche
    8
    Leiterbahn/Heizleiterbahn/-struktur
    9
    Reox-Schicht
    10
    Aluminium-Bondlands
    11
    Kontaktloch
    12
    Membran
    13
    Kaverne
    14
    Kaverne
    15
    Platinschicht
    16
    Pt-Leiterbahn
    17
    Isolationsschicht
    18
    gassensitive Schicht

Claims (12)

  1. Halbleiterelement mit mindestens einer leitenden Schicht (4), in der mindestens eine Leiterbahn (8) und/oder mindestens ein Widerstand ausgebildet ist, dadurch gekennzeichnet, dass die Leiterbahn (8) und/oder der Widerstand durch oxidierte Bereiche (7) in der leitenden Schicht (4) gegenüber den übrigen Bereichen der leitenden Schicht (4) elektrisch isoliert ist.
  2. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, dass die leitende Schicht aus einem halbleitenden Material, wie Germanium, SiGe, SiC oder diamond like carbon besteht.
  3. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, dass die leitende Schicht (4) aus monokristallinem oder polykristallinem Silizium besteht.
  4. Halbleiterelement nach Anspruch 3, dadurch gekennzeichnet, dass die leitende Siliziumschicht (4) zumindest bereichsweise p- und/oder n-dotiert ist.
  5. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, dass die leitende Schicht aus einem Metall, insbesondere aus Aluminium oder Titan, besteht.
  6. Halbleiterelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Leiterbahn und/oder der Widerstand zumindest teilweise durch mindestens eine Isolationsschicht geschützt ist.
  7. Verfahren zur Herstellung eines Halbleiterelements mit mindestens einer leitenden Schicht (4), in der mindestens eine Leiterbahn (8) und/oder mindestens ein Widerstand ausgebildet ist, dadurch gekennzeichnet, dass mindestens eine Leiterbahn (8) und/oder mindestens ein Widerstand ausgebildet wird, indem die leitende Schicht (4) bereichsweise durchoxidiert wird, so dass mindestens ein Bereich der leitenden Schicht (4) durch die oxidierten Bereiche (7) gegenüber den übrigen Bereichen der leitenden Schicht (4) elektrisch isoliert ist.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass über der leitenden Schicht (4) eine Maskierschicht (6) erzeugt wird, dass die Maskierschicht (6) strukturiert wird, wobei die zu oxidierenden Bereiche der leitenden Schicht (4) freigelegt werden und dass diese Bereiche der leitenden Schicht (4) dann im Rahmen einer thermischen Oxidation durchoxidiert werden.
  9. Verfahren nach Anspruch 8, wobei die leitenden Schicht durch eine monokristalline oder polykristalline Siliziumschicht (4) gebildet wird, dadurch gekennzeichnet, dass eine Siliziumnitridschicht (Si3N4) (6) als Maskierschicht dient.
  10. Verfahren zur Herstellung eines Halbleiterbauelements mit einer Membran (12), die eine Heizleiterstruktur (8) umfasst, wobei die Bauelementstruktur in einem Siliziumsubstrat (1), Metallsubstrat, Glassubstrat oder Keramiksubstrat ausgebildet wird, das eine Ätzstoppschicht (2 und/oder 3) umfasst, über der eine leitende monokristalline oder polykristalline Siliziumschicht (4) ausgebildet ist, dadurch gekennzeichnet, – dass über der leitenden Siliziumschicht (4) eine Maskierschicht (6) aufgebracht wird, – dass die Maskierschicht (6) entsprechend der in der leitenden Siliziumschicht (4) zu erzeugenden Heizleiterstruktur (8) strukturiert wird und dass dabei Oberflächenbereiche der leitenden Siliziumschicht (4) freigelegt werden, – dass die leitende Siliziumschicht (4) ausgehend von den freigelegten Oberflächenbereichen durchoxidiert wird, so dass die Heizleiterstruktur (8) gegenüber den übrigen Bereichen der leitenden Siliziumschicht (4) elektrisch isoliert ist.
  11. Verfahren nach Anspruch 10, wobei die Bauelementstruktur in einem Siliziumsubstrat (1) ausgebildet wird, dadurch gekennzeichnet, dass ausgehend von der der leitenden Siliziumschicht (4) gegenüberliegenden Seite des Siliziumsubstrats (1) im Bereich der Heizleiterstruktur (8) eine Kaverne (13) in das Substrat (1) geätzt wird, wobei die Ätzstoppschicht (2 und/oder 3) den Ätzprozess begrenzt.
  12. Verfahren nach einem der Ansprüche 10 oder 11, wobei mehrere Leiterbahn- und Widerstandslagen erzeugt werden.
DE10326787A 2003-06-13 2003-06-13 Halbleiterelement und Verfahren zu dessen Herstellung Withdrawn DE10326787A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10326787A DE10326787A1 (de) 2003-06-13 2003-06-13 Halbleiterelement und Verfahren zu dessen Herstellung
JP2004105721A JP2005005678A (ja) 2003-06-13 2004-03-31 半導体素子および該半導体素子の製造方法
US10/868,602 US20050020007A1 (en) 2003-06-13 2004-06-14 Semiconductor element and method for its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10326787A DE10326787A1 (de) 2003-06-13 2003-06-13 Halbleiterelement und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE10326787A1 true DE10326787A1 (de) 2004-12-30

Family

ID=33482870

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10326787A Withdrawn DE10326787A1 (de) 2003-06-13 2003-06-13 Halbleiterelement und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US20050020007A1 (de)
JP (1) JP2005005678A (de)
DE (1) DE10326787A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007147663A1 (de) * 2006-06-21 2007-12-27 Robert Bosch Gmbh Sensor und verfahren zu seiner herstellung
DE102016222913A1 (de) * 2016-11-21 2018-05-24 Robert Bosch Gmbh Gassensor mit einem Halbleitersubstrat mit mindestens einer Isolationsschicht und einer Leiterbahn

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7755466B2 (en) * 2006-04-26 2010-07-13 Honeywell International Inc. Flip-chip flow sensor
US10107662B2 (en) 2015-01-30 2018-10-23 Honeywell International Inc. Sensor assembly

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4085499A (en) * 1975-12-29 1978-04-25 Matsushita Electric Industrial Co., Ltd. Method of making a MOS-type semiconductor device
US5252844A (en) * 1988-11-17 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a redundant circuit and method of manufacturing thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007147663A1 (de) * 2006-06-21 2007-12-27 Robert Bosch Gmbh Sensor und verfahren zu seiner herstellung
US8749013B2 (en) 2006-06-21 2014-06-10 Robert Bosch Gmbh Sensor and method for its production
DE102016222913A1 (de) * 2016-11-21 2018-05-24 Robert Bosch Gmbh Gassensor mit einem Halbleitersubstrat mit mindestens einer Isolationsschicht und einer Leiterbahn

Also Published As

Publication number Publication date
US20050020007A1 (en) 2005-01-27
JP2005005678A (ja) 2005-01-06

Similar Documents

Publication Publication Date Title
DE3317535C2 (de)
DE19537285B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit einer flexiblen Anordnung, Halbleiterelement, Feldeffektsensor mit beweglichem Gate, Verfahren zur Verwendung eines Transistors mit beweglichem Gate als Sensor, sowie kapazitiver Sensor
DE4430811C1 (de) Verfahren zum Herstellen eines integrierten ionensensitiven Feldeffekttransistors in CMOS-Silizium-Planartechnologie
DE4202733C2 (de) Temperatursensor
DE2400670A1 (de) Verfahren zur herstellung von mostransistoren
DE10358281B4 (de) Strömungssensor mit einem Dünnfilmabschnitt und Verfahren zur Herstellung desselben
WO2006066997A1 (de) Mikromechanisches kapazitives sensorelement
EP1902282B1 (de) Sensor
EP0684462A2 (de) Thermischer Sensor/Aktuator in Hableitermaterial
DE19623072A1 (de) Halbleitersensor mit einer schwebenden Dünnfilmstruktur und ein Verfahren zur Herstellung eines Dünnfilmstrukturkörpers
DE3345988A1 (de) Halbleitervorrichtung mit einem druckfuehler sowie verfahren zu ihrer herstellung
EP2051929A1 (de) Verfahren zur herstellung von mems-strukturen
DE102008054481B4 (de) Sensor und Verfahren zu dessen Herstellung
DE102006007729A1 (de) Verfahren zur Herstellung eines MEMS-Substrats, entsprechendes MEMS-Substrat und MEMS-Prozess unter Verwendung des MEMS-Substrats
DE10326787A1 (de) Halbleiterelement und Verfahren zu dessen Herstellung
DE102011006332A1 (de) Verfahren zum Erzeugen von monokristallinen Piezowiderständen
DE102008007222A1 (de) Halbleitervorrichtung mit Störstellen dotiertem Widerstandselement
DE102005043270A1 (de) Vorrichtung zur Temperaturüberwachung von planaren Feldeffekttransistoren sowie zugehöriges Herstellungsverfahren
EP0740794B1 (de) Verfahren zur herstellung eines beschleunigungssensors
DE102019130755A1 (de) Sensorvorrichtung, Verfahren zum Herstellen einer Sensorvorrichtung und Sensorbaugruppe
DE102008043858A1 (de) Verfahren zur Passivierung eines Feldeffekttransistors
EP0005181B1 (de) Verfahren zur Herstellung einer, Bauelemente vom Feldeffekttransistortyp enthaltenden, Halbleiteranordnung
DE19940581C2 (de) Verfahren zur Herstellung integrierter Sensoren
DE10232380B4 (de) Verfahren zur Herstellung eines Sensors
DE4430812C1 (de) Verfahren zum Herstellen eines ionensensitiven Feldeffekttransistors mit Rückseitenkontakt

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee