-
Die
Erfindung betrifft eine Schaltungsanordnung und ein Verfahren zur
Plausibilisierung der ordnungsgemäßen Funktion eines für sicherheitsrelevante
Anwendungen ausgelegten Analog-Digital-Wandlers.
-
Sicherheitsrelevante
Steuer- und Regelungssysteme verwenden Analog-Digital-Wandler (AD-Wandler),
mittels denen ein analoges Eingangssignal in ein digitales Ausgangssignal
gewandelt wird. Sicherheitsrelevante Steuer- und Regelungssysteme
sind in der heutigen Kraftfahrzeugelektronik weit verbreitet und
werden beispielsweise bei Anti-Blockiersystemen (ABS), Antriebsschlupfregelungssystemen
(ASR, TCS), Motorsteuergeräten (ECU),
Steuergeräte
für Rückhaltesystemen
(z.B. Airbag) etc. verwendet.
-
Die
Erfindung soll nachfolgend anhand eines sicherheitsrelevanten Steuergerätes für eine EGAS-Brennkraftmaschine
näher ausgeführt werden,
jedoch ohne die Erfindung auf diese Anwendungen zu beschränken. EGAS
(elektronisches Gaspedal) bedeutet, dass die Drosselklappe bzw.
die Einspritzanlage bei einer Brennkraftmaschine nicht mehr mechanisch,
sondern elektrisch über
die Stellung des Gaspedals angesteuert wird. So werden Brennkraftmaschinen
mit mehr als einer Drosselklappe leichter synchronisierbar. EGAS-Systeme
verwenden Komponenten, die mittels analogem Gebersignal die entsprechenden
Fahrerwünsche
und Lastinformationen, z.B. die jeweilige Stellung des Fahrpedals
oder der Drosselklappe, an das Motorsteuergerät (ECU) weiterleiten. Die Umsetzung
der Analogsignale in dem Steuergerät erfolgt durch eine Analog-Digital-Wandlung
des entsprechenden analogen Gebersignals. Zur Plausibilisierung
der analogen Signale werden meist redundante Signale verwendet. Problematisch
daran ist allerdings, dass das eigentliche Signal und das dazu redundante
Signal auf denselben Chip eingelesen werden, wodurch eine lineare
Unabhängigkeit
im Sinne der notwendigen Redundanz nicht mehr gewährleistet
ist.
-
1 zeigt anhand einer schematischen Blockdarstellung
eine Anordnung, wie sie beispielsweise in von der Firma SIEMENS
VDO vertriebenen Motorsteuergeräten
implementiert ist und mittels der eine unabhängige Plausibilisierung eines
AD-Wandlers für sicherheitsrelevante
Anwendungen durchführbar
ist. Dort ist ein Mikrocontroller 1 mit einem AD-Wandler 2 dargestellt,
in welchen ein analoges Eingangssignal ADC1 eingekoppelt wird. Zur
Plausibilisierung der Funktion des AD-Wandlers 2 weist das System
eine Systemredundanz auf, bei der in einer Überwachungseinheit 3 ein
zweiter AD-Wandler 4 integriert ist. In den zweiten AD-Wandler 4 wird
parallel das Eingangssignal ADC1 eingekoppelt und von der Überwachungseinheit 3 erfasst.
Die vom AD-Wandler 4 gewandelten digitalen Daten werden über eine Leitung 5 dem
Mikrocontroller 1 zugeführt.
Der Mikrocontroller 1 weist eine Vergleichseinheit 6 auf, über die
die digitalen Ausgangssignale der beiden AD-Wandler 2, 4 miteinander
verglichen werden können.
Bei einer Abweichung der digitalen Ausgangssignale erzeugt der Mikrocontroller 1 ein
Fehlersignal bzw. die Vergleichseinheit VERR.
-
Diese
Plausibilisierung eines AD-Wandlers für sicherheitsrelevante Anwendungen
wird insbesondere in der Kraftfahrzeugelektronik von den Automobilherstellern
gefordert, indem sie den Zulieferern in die Pflichtenhefte geschrieben
wird. Um sich nun von im wesentlichen funktionsgleichen Steuergeräten und
Plausibilisierungseinrichtungen für AD-Wandler von Wettbewerberprodukten
zu unterscheiden, kommt der Reduzierung der Kosten für solche
Steuergeräte
unter Beibehaltung der Sicherheitsfunktion bzw. Überwachungsqualität ein entscheidender
Aspekt zu. Der eigens zur Plausibilisierung des AD-Wandlers 2 verwendete
zusätzliche AD-Wandler 4 kommt
dem Aspekt der Kostenreduzierung allerdings nicht entgegen, da dieser
lediglich zur Plausibilisierung des eigentlichen AD-Wandlers 2 verwendet,
sonst aber für
die eigentliche Datenwandlung nicht weiter benötigt wird. Die Bereitstellung
eines zusätzlichen
AD-Wandlers 4 lediglich
für die Plausibilisierung
des eigentlichen AD-Wandlers 2 ist vergleichsweise teuer
und bringt somit Kostennachteile für das gesamte Steuergerät mit sich.
-
Der
vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung
und ein Verfahren bereitzustellen, mit denen eine einfachere, insbesondere
kostengünstigere
Plausibilisierung eines sicherheitsrelevanten AD-Wandlers möglich ist.
Eine weitere Aufgabe besteht darin, für die Plausibilisierung möglichst
auf einen redundanten AD-Wandler zu verzichtet.
-
Die
anordnungsbezogene Aufgabe wird erfindungsgemäß durch eine Schaltungsanordnung
mit den Merkmalen des Patentanspruchs 1, die verfahrensbezogene
Aufgabe durch ein Verfahren mit den Merkmalen des Patentanspruchs
11 gelöst.
-
Vorteilhafte
Ausgestaltungen und Weiterbildungen sind den Unteransprüchen sowie
der Beschreibung unter Bezugnahme auf die Zeichnung entnehmbar.
-
Der
besondere Vorteil der Erfindung besteht in der Einsparung eines
schaltungstechnisch sehr aufwendigen und somit kostenintensiven
AD-Wandlers zur Implementierung der Plausibilisierungsfunktion des
ersten AD-Wandlers.
-
Der
vorliegenden Erfindung liegt dabei die Erkenntnis zugrunde, dass
zur Implementierung der Plausibilisierungsfunktion die ohnehin vorhandenen Hardware-Elemente
vorteilhaft ausgenutzt werden können.
Grundlage ist die entsprechende Verwendung eines ohnehin bei einem
Mikrocontroller vorhandenen Ausgangs für ein PWM-Signal. In Verbindung
mit einem einfachen Hardware-Integrator und einem kostengünstigen
Komparator kann somit die Plausibilisierungsfunktion sehr einfach
und kosten günstig
implementiert werden. Der Hardware-Integrator kann z.B. durch ein
kostengünstiges
Tiefpassfilter oder ein RC-Glied,
welches dem PWM-Ausgang des Mikrocontrollers nachgeschaltet ist,
ausgebildet sein. Die Ankopplung der übrigen Elemente des Steuergerätes an den
Mikrocontroller erfolgt weitestgehend unverändert, d.h. ohne Veränderung
der Anschlüsse
und Verdrahtung.
-
Das
PWM-Signal, aus dem das Referenzsignal abgeleitet wird, kann hardwaremäßig oder
durch eine Software-Funktion gebildet werden und mit geringer Wiederholrate
von z.B. 50 Hz appliziert werden. Dieses Referenzsignal ist ein
Maß für das in
den Mikrocontroller eingekoppelte analoge Signal.
-
Das
Signal, welches bei der erfindungsgemäßen Lösung, die Funktionalität der Plausibilisierung
des redundanten AD-Wandlers nach dem Stand der Technik übernimmt,
ist der Signaleingang des Komparators. Über den Referenzeingang des
Komparators wird das Referenzsignal eingekoppelt, welches den Integrationsmittelwert
des pulsweitenmodulierten PWM-Signals bildet. Vereinfacht dargestellt wird
das pulsweitenmodulierte Spannungssignal als Ladezustand des Integrators
aufgrund der mittleren Leistung des PWM-Signals abgebildet. In dem
Komparator wird das über
den Signaleingang eingekoppelte Signal mit dem Referenzsignal, welches
von dem pulsweitenmodulierten Signal abgeleitet ist, verglichen.
Der Komparator erzeugt daraus ein Vergleichssignal aus der Differenz
des eingekoppelten analogen Signals und des Referenzsignals. Dieses Vergleichssignal
wird in einer Steuer- und Auswerteeinheit des Mikrocontrollers mit
dem vom AD-Wandler erzeugten digitalen Signal verglichen und ausgewertet.
-
In
einer sehr vorteilhaften Ausgestaltung ist der Analog-Digital-Wandler und
die Steuer- und Auswerteeinheit in einer programmgesteuerten Einheit, insbesondere
einem Mikrocontroller oder Mikroprozessor, implementiert. Zusätzlich kann
auch die Funktion der Vergleichseinheit in dieser programmgesteuerten
Einheit implementiert sein.
-
In
einer sehr vorteilhaften Ausgestaltung weist der Komparator sehr
lange Ansprechzeiten bis zu 40 msec, insbesondere im Bereich zwischen
1–40 msec,
auf.
-
In
einer sehr einfachen und zweckmäßigen Ausgestaltung
ist die Funktion des Komparators in einen Spannungsregler integriert.
Damit ist nahezu kein schaltungstechnischer Zusatzaufwand für die Implementierung
der Plausibilisierungseinheit erforderlich, da ein solcher Spannungsregler
typischerweise bei integrierten Schaltungen vorhanden ist.
-
In
einer sehr zweckmäßigen Ausgestaltung ist
eine Entprellschaltung vorgesehen, die sicherstellt, dass im Falle
eines erkannten Fehlers dieser für
eine vorbestimmte Zeit vorhanden ist. Auf diese Weise wird ein statistischer,
nur kurz anliegender Fehler nicht berücksichtigt.
-
Vorteilhafterweise
wird ein Umschalten zwischen erstem und zweitem Betriebsmodus bei Über- bzw.
Unterschreitung einer Schwelle erst nach einer zeitlichen Verzögerung durchgeführt.
-
Die
Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung
angegebenen Ausführungsbeispiele
näher erläutert. Es
zeigt dabei:
-
1 das Blockschaltbild für eine bekannte Anordnung
zur Plausibilisierung der Funktion eines AD-Wandlers;
-
2 das Blockschaltbild einer
erfindungsgemäßen Anordnung
zur Plausibilisierung der ordnungsgemäßen Funktion eines AD-Wandlers;
-
3 anhand eines detaillierten
Schaltbildes ein bevorzugtes Ausführungsbeispiel zur Implementierung
der Steuer- und Auswerteeinheit;
-
4 ein beispielhaftes Signal-Zeit-Diagramm
für die
in 3 dargestellten Signale.
-
In
den 2 bis 4 sind gleiche bzw. funktionsgleiche
Elemente und Signale – sofern
nichts anderes angegeben ist – gleich
bezeichnet worden.
-
2 zeigt in einer Blockdarstellung
eine erfindungsgemäße Schaltungsanordnung
zur Plausibilisierung der ordnungsgemäßen Funktion eines AD-Wandlers
für sicherheitsrelevante
Anwendungen.
-
In 2 ist mit Bezugszeichen 10 die
erfindungsgemäße Schaltungsanordnung
bezeichnet. Die erfindungsgemäße Schaltungsanordnung 10 kann
beispielsweise in einem Steuergerät implementiert sein. Die Schaltungsanordnung 10 weist
eine programmgesteuerte Einheit 11, die beispielsweise als
Mikrocontroller oder Mikroprozessor ausgebildet ist, auf. Die programmgesteuerte
Einheit 11 enthält einen
AD-Wandler 12 sowie eine Steuer- und Auswerteeinheit 13.
Der AD-Wandler 12 ist am Eingang der programmgesteuerten
Einheit 11 angeordnet. Der AD-Wandler 12 weist
Eingänge 14 auf, über die analoge
Signale ADC1, ADC2, ..., ADCX einkoppelbar sind. Die programmgesteuerte
Einheit 11 weist ferner einen ersten Ausgang 15,
an dem ein pulsweitenmoduliertes Ausgangssignal VPWM abgreifbar ist,
sowie einen zweiten Ausgang 16 auf, an dem ein Fehlersignal
VERR abgreifbar ist. Die programmgesteuerte Einheit 11 weist
ferner einen zusätzlichen Eingang 17 auf, über den
ein Überwachungssignal VMON
einkoppelbar ist.
-
Die
erfindungsgemäße Schaltungsanordnung 10 weist
ferner eine Überwachungseinheit 18 auf,
die eine Vergleichseinheit 19 enthält. Die Vergleichseinheit 19 ist
im vorliegenden Bei spiel als Komparator ausgebildet. Der Komparator 19 weist
einen Signaleingang 20 auf, über den das analoge Eingangssignal
ADC1, welches auch dem AD-Wandler 12 zugeführt wird,
einkoppelbar ist. Ferner enthält
der Komparator 19 einen Referenzeingang 21, über den ein
Referenzsignal VREF in den Komparator 19 einkoppelbar ist.
Die Überwachungseinheit 18 weist
einen Ausgang 22 auf, die mit dem Eingang 17 der Steuer-
und Auswerteeinheit 13 gekoppelt ist. Ferner ist der Referenzeingang 21 mit
dem Ausgang 15 der Steuer- und Auswerteeinheit 13 im
vorliegenden Fall über
ein Tiefpassfilter gekoppelt. Der Tiefpass 23 weist ein
RC-Glied bestehend aus dem Widerstand 24 und dem Kondensator 25 auf.
-
Nachfolgend
sei die Funktionsweise der Schaltungsanordnung 10 in 2 kurz erläutert. Der AD-Wandler 12 soll
hinsichtlich des Analogsignals ADC1 auf seine ordnungsgemäße Funktion überwacht
werden. Zu diesem Zwecke wird das analoge Signal ADC1 sowohl dem
AD-Wandler 12 als auch dem Komparator 19 zugeführt. Der
AD-Wandler 12 erzeugt daraus ein digitales, in 2 nicht dargestelltes Signal.
Der Mikrocontroller 11 weist eine ebenfalls nicht dargestellte
PWM-Einheit auf, die das pulsweitenmodulierte Ausgangssignal VPWM
aus dem analogen Signal ADC1 erzeugt. Das pulsweitenmodulierte Signal
VPWM wird über
den Tiefpass 23 integriert bzw. gemittelt und als Referenzsignal
VREF dem Komparator 19 zugeführt. Der Komparator 19 vergleicht
die beiden Signale ADC1, VREF und erzeugt ein Vergleichssignal VMON.
Dieses wird der Steuer- und Auswerteeinheit 13 zugeführt, die
das Vergleichssignal VMON mit dem vom AD-Wandler 12 erzeugten
digitalen Signal vergleicht. Bei Nichtübereinstimmen dieser beiden
Signale wird das Fehlersignal VERR erzeugt und ausgegeben.
-
3 zeigt ein detailliertes
Blockschaltbild für
eine besonders bevorzugte Ausgestaltung der Steuer- und Auswerteeinheit
aus 2. Der Wert des
analogen Signals ADC1 kann beispielsweise dem Wert entsprechen,
der von einem Signalgeber für
ein EGAS-Gaspedal erzeugt wurde.
-
Die
Steuer- und Auswerteeinheit 13 enthält einen Block 30 zur
Beaufschlagung eines Hysteresesignals VHYS auf das pulsweitenmodulierte
Eingangssignal ADC1. Zu diesem Zwecke weist der Block 30 einen
Additionsblock 31, in dem die beiden Signale ADC1, VHYS
addiert werden, und einen zweiten Block 32, in dem das
Hysteresesignal VHYS vom analogen Eingangssignal ADC1 abgezogen wird,
auf. Den beiden Blöcken 31, 32 ist
eine Schalteinheit 33 nachgeschaltet, über die jeweils eines der Ausgangssignale
der Blöcke 31, 32 dem
Ausgang 15 zuführbar
ist.
-
Die
Einheit zur Umwandlung des analogen Eingangssignals ADC1 in ein
pulsweitenmoduliertes Ausgangssignal VPWM ist der besseren Übersichtlichkeit
in 3 nicht dargestellt
worden.
-
Die
Steuer- und Auswerteeinheit 13 weist ferner Schaltmittel 34 auf, über die
der jeweilige Betriebsmodus bestimmbar ist. Zu diesem Zweck weist der
Block 34 u.a. ein RS-Flip-Flop 35 auf, dessen
Zustand den jeweiligen Betriebsmodus charakterisiert. Dem Schaltungsblock 34 wird
neben dem analogen Signal ADC1 und dem Hysteresesignal VHYS auch ein
Signal VTHD zugeführt,
welches eine Schwelle vorgibt. Die Funktionsweise dieses Blocks 34 wird nachfolgend
anhand von 4 noch detailliert
beschrieben.
-
Ferner
ist ein Komparator 36 vorgesehen, der eingangsseitig mit
dem Eingang 17 und mit dem Ausgang des RS-Flip-Flops verbunden
ist. Die Vergleichseinheit 36 vergleicht das Ausgangssignal
des RS-Flip-Flops 35 mit dem Signal VMON des Komparators 19 und
erzeugt bei Nichtübereinstimmen
ein Fehler-Bit VERR, welches am Ausgang 16 ausgegeben wird.
Zwischen dem Ausgang 16 und der Vergleichseinheit 36 ist
ferner eine Entprellschaltung (anti bounce counter) 37 vorgesehen. Über die
Entprellschaltung 37 wird sichergestellt, dass der Fehler für eine bestimmte
Zeitdauer – z.B.
500 msec – dauerhaft
vor liegt. Es wird damit vermieden, dass es aufgrund von statistischen
Fehlern zu der Ausgabe eines Fehlersignals kommt.
-
Die
in 3 dargestellte Realisierung
der Steuer- und Auswerteeinheit 13 kann hardwaremäßig oder
auch durch eine Software-Funktion in der programmgesteuerten Einheit 11 implementiert
sein.
-
Die
Funktion der in 3 dargestellten
Steuer- und Auswerteeinheit 13 wird nachfolgend anhand des
Signal-Zeit-Diagramms
in 4 beispielhaft näher erläutert: Im
oberen Diagramm bezeichnet die durchgezogene, in etwa sinusförmige Kurve
das analoge Eingangssignal ADC1, aus dem das "gesampelten" Signal ADC1' erzeugt wird. Die Unterschiede zwischen
den beiden Signalen ADC1 und ADC1' im linken Bereich der Kennlinie ergeben
sich aufgrund von Hardware-Toleranzen. Ferner ist eine Schwelle VTHD
vorgegeben, die zwei Betriebsmodi voneinander trennt. Der erste
Betriebsmodus bezeichnet den Teillastbetrieb oder den Leerlauf,
bei dem V < VTHD ist
(unterer Signalbereich), wohingegen der zweite Betriebsmodus den
Volllastbetrieb bezeichnet, bei dem V > VTHD ist (oberer Signalbereich). Der
erste Betriebsmodus bezeichnet den überwachungsrelevanten Bereich.
Ziel dieser Funktion ist die Bildung eines pulsweitenmodulierten
Referenzsignals VPWM, welches am Ausgang 15 der Steuer-
und Auswerteeinheit 13 abgreifbar ist. Dieses Referenzsignal VPWM
soll in dem überwachungsrelevanten
Betriebsmodus immer um eine Hysterese VHYS unterhalb des von dem
Mikrocontroller 11 eingelesenen und gewandelten Analogsignals
ADC1' liegen. Damit wird
sichergestellt, dass bei einem im Fehlerfall im Vergleich mit der
realen Spannung zu hohem Wandlerwert (und damit zu hohem Referenzsignal)
der Komparator 19 die Überschreitung
durch Kippen eines Zustandssignals VMON dies erkennt. Der Komparator 19 wertet
dieses Zustandssignal VMON in der Funktion dahingehend aus, dass
ein Anzeigen der Überschreitung
als Fehler des AD-Wandlers 12 gewertet wird, und die Fehlerreaktion
durch Ausgabe eines Fehlersignals VERR ausgegeben wird. Für den Fall,
dass kein Fehler erkannt wird, wird dann im zweiten Betriebsmodus
das pulsweitenmodulierte Referenzsignal VPWM um die eben beschriebene Hysterese über das
eingelesene und gewandelte Analogsignal ADC' gelegt, wobei eine Prüfung der Wirksamkeit
der Fehlererkennung durch Kontrolle der dann zwangsweise gesetzten
Zustandsinformation zur Verhinderung eines sogenannten "schlafenden Fehlers" erfolgt. Wird in
diesem Zusammenhang die Zustandsinformation nicht aktiv erkannt,
erfolgt die gleiche Fehlerreaktion wie im ersten Betriebsmodus.
-
Im
zweiten Betriebsmodus ist somit die Überwachung der Funktion des
AD-Wandlers 12 nicht mehr gewährleistet (VMON = 0). Dies
kann aber bewusst in Kauf genommen werden, da der berechtigt gesetzte
Volllastbetrieb mit vorübergehend
erweiterter Überwachungstoleranz
zulässig
ist. Nach Erkennung der Funktionsfähigkeit der Schaltungsanordnung
kann wieder in den 1. Betriebsmodus gewechselt werden. Die Plausibilisierung
der Funktion des AD-Wandlers kann unmittelbar im Anschluss daran wieder
im ersten Betriebsmodus, d.h. im Teillastbetrieb oder Leerlauf,
vorgenommen werden. Alternativ wäre
es selbstverständlich
auch denkbar, eine Plausibilisierung durch entsprechende Schaltungsmaßnahmen
auch für
den Vollastbetrieb vorzusehen. Jedoch wäre hier die entsprechende Hysterese
auch für den
Vollastbetrieb geeignet anzupassen. Dies ist aber deshalb nicht
vorteilhaft, da im Vollastbetrieb die Signalamplituden sehr viel
größer sind
und damit auch die Hysterese einen deutlicheren Abstand zu dem eigentlichen
Signal aufweisen müsste,
um einen Fehler noch definiert erkennen zu können. Alternativ wäre auch
denkbar, eine zweistufige Hysterese einzusetzen, bei dem im ersten
Betriebsmodus die Hysterese einen geringeren Abstand zu dem analogen Signal
ADC' aufweist als
im zweiten Betriebsmodus.
-
Eine
Hysterese ist deshalb zweckmäßig, um einen
tatsächlichen
Fehler definiert erkennen zu können.
Mittels der Hysterese wird gewissermaßen eine Schwelle für die Fehlererkennung
definiert, so dass schlafende Fehler, d.h. nicht bemerkte Fehler,
von Schutzmechanismen verhindert werden. Die Umschaltung der Hysterese
von dem ersten Betriebsmodus auf den zweiten Betriebsmodus, und
umgekehrt, erfolgt in einer vorteilhaften Ausgestaltung erst vorbestimmten
Verzögerung Δt, nachdem
das analoge Signal ADC1, ADC1' die
Schwelle VTHD überschritten
hat, um so ein Hin- und Herschalten zwischen erstem und zweitem
Betriebsmodus zu verhindern.
-
Im
Falle eines Fehlers des AD-Wandlers 12, der in 4 durch den Blitz angedeutet
ist, stimmt das Eingangssignal ADC1 nicht mehr mit dem gesampelten
analogen Signal ADC1' überein.
Das PWM-Signal VPWM folgt dem gesampelten analogen Signal ADC1'. Der Komparator 19 vergleicht
die beiden Signale VPWM, ADC1 miteinander und ermittelt eine Differenz
VDIFF. Die Differenzspannung VDIFF ist so vorgegeben, dass sie die
Hysterese mit berücksichtigt.
Das heisst im linken Bereich der Kennlinie ist die Differenzspannung
VDIFF so gewählt,
dass trotz des durch die Hysterese sich ergebenden Unterschieds
zwischen den Signale VPWM, ADC1 die Differenzspannung VDIFF unterhalb
einer Fehlerschwelle liegt. Übersteigt
die Differenzspannung VDIFF eine Fehlerschwelle, wie die im rechten Bereich
der Kennlinie der Fall ist, wird das Überwachungssignal VMON auf "Null" gesetzt. Dieses
Signal VMON wird in der Steuer- und Überwachungseinheit 13 verglichen
und das Fehlersignal VERR wird auf "EINS" gesetzt.
-
Obwohl
die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels
beschrieben wurde, ist sie nicht darauf beschränkt, sondern auf vielfältige Art
und Weise modifizierbar. So ist die Erfindung nicht auf den Einsatz bei
Steuergeräten
für die
Kraftfahrzeugelektronik beschränkt,
sondern lässt
sich bei sämtlichen
Steuergeräten,
bei denen aufgrund der Sicherheitsrelevanz eine Plausibilisierung
des AD-Wandlers vorzunehmen ist, einsetzen. Auch ist die Erfindung
nicht ausschließlich
auf Steuergeräte
zur Steuerung und Regelung des elektronischen Gaspedals (EGAS) einsetzbar,
sondern lässt
sich auch bei anderen, im Automobilbereich verwendeten Steuergeräten vorteilhaft
einsetzen. Selbstverständlich
ist die Erfindung zur Plausibilisierung für sämtliche AD-Wandlertypen einsetzbar.
-
Anhand
der 3 und 4 wurde eine Umschaltung
zwischen erstem Betriebsmodus und zweitem Betriebsmodus mit Beaufschlagung
einer Hysterese dargelegt. Eine solche Ausgestaltung ist zweckmäßig und
vorteilhaft, jedoch nicht notwendigerweise für die Realisierung des erfindungsgemäßen Verfahrens
und der erfindungsgemäßen Schaltungsanordnung
erforderlich. Auch ist zur Erzeugung eines Referenzsignals die Integration
des pulsweitenmodulierten Signals mittels eines Tiefpassfilters
nicht notwendigerweise erforderlich, allerdings zweckmäßig.
-
Zusammenfassend
kann festgestellt werden, dass durch das erfindungsgemäße Verfahren
bzw. die erfindungsgemäße Schaltungsanordnung
auf sehr einfache, jedoch nichtsdestotrotz sehr elegante Weise auf
den Einsatz eines zusätzlichen
AD-Wandlers zur
Plausibilisierung des eigentlichen AD-Wandlers verzichtet werden
kann.