ALLGEMEINER STAND DER
TECHNIKGENERAL STATUS OF THE
TECHNOLOGY
Diese
Erfindung betrifft Lesevorgänge,
die zum Lesen einer Festkörper-Speichervorrichtung
mit einem Material mit einer Phasenänderung angewendet werden.These
Invention relates to read operations,
for reading a solid state memory device
be applied with a material with a phase change.
Festkörper-Speichervorrichtungen,
die ein Material mit einer strukturellen Phasenänderung als Datenspeichermechanismus
verwenden (hier schlicht als "Phasenumwandlungsspeicher" bezeichnet), bieten
gegenüber
herkömmlichen,
auf Ladungsspeicherung basierenden Speichern sowohl in Bezug auf
die Kosten als auch die Leistung erhebliche Vorteile. Der Phasenumwandlungsspeicher
wird aus einer Anordnung konstituierender Zellen gefertigt, wobei
jede Zelle etwas Material mit einer strukturellen Phasenänderung
zum Speichern der Daten der Zelle aufweist. Dieses Material kann
beispielsweise eine Chalcogenid-Legierung sein, die eine reversible strukturelle
Phasenänderung
von amorph zu kristallin aufzeigt. Eine geringe Menge der Chalcogenid-Legierung
wird in eine Schaltung integriert, die es der Zelle ermöglicht,
als ein schnell umschaltender programmierbarer Widerstand zu agieren.
Dieser programmierbare Widerstand kann einen um mehr als 40-mal
größeren dynamischen
Bereich des spezifischen Widerstands zwischen einer relativ kristallinen Phase
(geringer spezifischer Widerstand) und einer relativ amorphen Phase
(hoher spezifischer Widerstand) aufweisen. Die in der Zelle gespeicherten
Daten werden durch Messen des Widerstands der Zelle gelesen. Die
Chalcogenidlegierungs-Zelle ist außerdem nichtflüchtig.Solid-state storage devices,
which is a material with a structural phase change as a data storage mechanism
use (here simply referred to as "phase conversion memory")
across from
usual,
storage based on storage in terms of both
the costs as well as the performance considerable advantages. The phase conversion memory
is made of an array of constituent cells, wherein
every cell has some material with a structural phase change
for storing the data of the cell. This material can
For example, a chalcogenide alloy that is a reversible structural
phase change
from amorphous to crystalline. A small amount of the chalcogenide alloy
is integrated into a circuit that allows the cell to
to act as a fast switching programmable resistor.
This programmable resistor can increase by more than 40 times
greater dynamic
Range of resistivity between a relatively crystalline phase
(low resistivity) and a relatively amorphous phase
(high resistivity). The ones stored in the cell
Data is read by measuring the resistance of the cell. The
Chalcogenide alloy cell is also non-volatile.
Die
Phasenumwandlungsspeicherzelle kann programmiert werden, d.h. beschrieben
und durch Anlegen von Stromimpulsen gelesen werden, welche die geeignete
Größe und die
geeignete Dauer aufweisen und die erforderlichen Spannungen und
den erforderlichen Strom über
bzw. durch das Volumen des Materials mit einer Phasenänderung
(nachfolgend auch "Phasenumwandlungsmaterial") in der Zelle treiben.
Eine ausgewählte
Zelle in einem Speicher mit einer strukturellen Phasenänderung
kann in einen ausgewählten
Zustand programmiert werden, indem eine Zellenspannung und ein Zellenstrom
für die
ausgewählte
Zelle auf Programmier-Schwellenwertniveaus, die für das Phasenumwandlungsmaterial
in der Zelle charakteristisch sind, angehoben werden. Die Spannung
und der Strom werden dann typischerweise auf Ruheniveaus (d.h. im
wesentlichen Nullspannung und Nullstrom), die sich unterhalb ihrer Programmier-Schwellenwertniveaus
befinden, gesenkt. Dieser Vorgang kann durch Anwenden beispielsweise
eines Rücksetzimpulses
und eines Setzimpulses, die die Zelle in zwei verschiedene Logikzustände programmieren
können,
durchgeführt
werden. Bei beiden dieser Impulse wird bewirkt, dass die Zellenspannung
und der Zellenstrom mindestens auf das Niveau bestimmter zum Programmieren
der Zelle erforderlicher Spannungs- und Stromschwellenwertniveaus
ansteigen. Als Nächstes
kann zum Lesen der programmierten Zelle ein Leseimpuls angewendet
werden, um den relativen Widerstand des Zellenmaterials zu messen,
ohne dessen Phase zu ändern.
Somit liefert der Leseimpuls in der Regel eine viel kleinere Höhe des Zellenstroms
und der Zellenspannung als der Rücksetzimpuls
oder der Setzimpuls.The
Phase change memory cell can be programmed, i. described
and read by applying current pulses which are the appropriate ones
Size and the
have suitable duration and the required voltages and
the required power over
or by the volume of the material with a phase change
(hereinafter also "phase transformation material") in the cell drive.
A selected one
Cell in a store with a structural phase change
can be in a selected
State be programmed by a cell voltage and a cell current
for the
selected
Cell at programming threshold levels appropriate for the phase transformation material
in the cell are characteristic, raised. The voltage
and the current is then typically at rest levels (i.e.
substantial zero voltage and zero current), which are below their programming threshold levels
are located, lowered. This process can be done by applying, for example
a reset pulse
and a set pulse, which program the cell into two different logic states
can,
carried out
become. Both of these pulses will cause the cell voltage
and the cell stream at least to the level of certain for programming
the cell's required voltage and current threshold levels
increase. Next
For example, a read pulse may be used to read the programmed cell
are used to measure the relative resistance of the cell material,
without changing its phase.
Thus, the read pulse typically provides a much smaller amount of cell current
and the cell voltage as the reset pulse
or the set pulse.
KURZBESCHREIBUNG
DER ZEICHNUNGENSUMMARY
THE DRAWINGS
Die
Erfindung ist beispielhaft und nicht mittels Einschränkung in
den Figuren der begleitenden Zeichnungen, in denen gleiche Bezugszahlen ähnliche
Elemente bezeichnen, dargestellt. Es sollte angemerkt werden, dass
Hinweise auf "eine" Ausführungsform
in dieser Offenbarung sich nicht unbedingt auf dieselbe Ausführungsform
beziehen und für
mindestens eine stehen.The
Invention is by way of example and not by way of limitation
the figures of the accompanying drawings, in which like reference numerals are similar
Designate elements represented. It should be noted that
References to "one" embodiment
in this disclosure, not necessarily the same embodiment
refer and for
at least one stand.
1 zeigt
ein Blockschaltbild eines Teils einer integrierten Schaltung, die
mit einer Phasenumwandlungsspeicheranordnung ausgestattet ist, die zur
Steuerung gemäß einer
Ausführungsform
der Erfindung gekoppelt ist. 1 Figure 12 is a block diagram of a portion of an integrated circuit equipped with a phase change memory device coupled for control according to one embodiment of the invention.
2 zeigt
die Spannungs-/Stromcharakteristeriken einer beispielhaften Phasenumwandlungsspeicherzelle. 2 shows the voltage / current characteristics of an exemplary phase change memory cell.
3 stellt
ein beispielhaftes Zeitdiagramm für verschiedene Signale, die
einer gemäß einer
Ausführungsform
der Erfindung programmierten und gelesenen Zelle zugeordnet sind,
bildlich dar. 3 FIG. 3 depicts an exemplary timing diagram for various signals associated with a cell programmed and read according to one embodiment of the invention.
4 stellt
ein Schaltungsschema einer Ausführungsform
eines Impulserzeugungs- und Treiberschaltkreises, der an die Bitleitungen
einer Phasenumwandlungsspeicheranordnung gekoppelt ist, dar. 4 FIG. 12 illustrates a circuit diagram of one embodiment of a pulse generation and driver circuit coupled to the bitlines of a phase change memory device. FIG.
5 zeigt
ein Ablaufdiagramm einer Ausführungsform
eines Verfahrens zum Betreiben einer Speicherzelle mit einer strukturellen
Phasenumwandlung gemäß einer
Ausführungsform
der Erfindung bildlich dar. 5 FIG. 12 depicts a flow diagram of one embodiment of a method of operating a memory cell having a structural phase transformation according to an embodiment of the invention.
6 zeigt
ein Blockschaltbild einer tragbaren elektronischen Vorrichtung,
die eine Phasenumwandlungsspeicher-IC gemäß einer Ausführungsform
der Erfindung, die die Fähigkeit
zum Ausführen eines
Lesevorgangs aufweist, verkörpert. 6 Fig. 12 shows a block diagram of a portable electronic device embodying a phase change memory IC according to an embodiment of the invention having the capability of performing a read operation.
AUSFÜHRLICHE
BESCHREIBUNGDETAILED
DESCRIPTION
Der
Erfinder hat entdeckt, dass der wie oben beschriebene Lesevorgang
in relativ großen
Phasenumwandlungsspeicheranordnungen durch Anlegen eines Vorladungsimpulses,
der eine Bitleitungsspannung der ausgewählten Zelle anhebt, ohne die
Zellenspannung und den Zellenstrom auf deren Programmier-Schwellenwertniveaus
anzuheben, bevor die Zellenspannung auf ihr Leseniveau angehoben wird,
schneller gemacht werden kann. Die Bitleitungsspannung, die zum
Erlangen einer Messung der Zellenspannung (und somit des relativen
Widerstands des Materials in der Zelle) angewendet wird, steht früher zur
Verfügung,
wenn der Vorladungsimpuls verwendet wird. Dies scheint daran zu
liegen, dass die Bitleitung, die in Abhängigkeit von der Größe der Speicheranordnung
eine Kapazität
aufweisen kann, die im Vergleich zum gelesenen Strom ziemlich hoch
ist, mit einem Vorladungsimpuls relativ kurzer Dauer auf ein ausreichend
hohes Spannungsniveau aufgeladen wurde, was es ermöglicht,
daß die
Bitleitungsspannung danach trotz des relativ geringen Lesestroms
sehr schnell eine Messung der Zellenspannung entwickelt.The inventor has discovered that as above described reading operation in relatively large phase change memory arrays by applying a precharge pulse which raises a bit line voltage of the selected cell without raising the cell voltage and the cell current to their programming threshold levels before the cell voltage is raised to its read level can be made faster. The bit line voltage used to obtain a measurement of the cell voltage (and thus the relative resistance of the material in the cell) is available sooner when the precharge pulse is used. This appears to be because the bit line, which may have a capacitance that is quite high as compared to the read current, has been charged to a sufficiently high voltage level with a precharge pulse of relatively short duration, which allows it in that, in spite of the relatively low reading current, the bit line voltage then very rapidly develops a measurement of the cell voltage.
Ein
weiterer Vorteil der Anwendung eines Vorladungsimpulses zeigt sich
in bestimmten Ausführungsformen,
in denen der Zellenstrom unabhängig
vom Vorladungsimpuls gesteuert wird. Dies ermöglicht, dass der Lesevorgang
angesichts von Schwankungen bei der Struktur und dem elektrischen
Verhalten der Zellen in der Anordnung erfolgreich ausgeführt wird,
indem die korrekte Fehlerspanne im Lesestromniveau ausgewählt wird.One
Another advantage of using a precharge pulse is shown
in certain embodiments,
in which the cell stream is independent
is controlled by the precharge pulse. This allows the read operation
in the face of structural and electrical variations
Behavior of the cells in the array is executed successfully
by selecting the correct error margin at the reading current level.
Nun
mit Bezugnahme auf 1 ist dort ein Blockschaltbild
eines Teils einer integrierten Schaltung (IC) gezeigt, die mit einer
Phasenumwandlungsspeicheranordnung 104 ausgestattet ist,
die zur Steuerung durch einen Zeitlogik-, Impulserzeugungs- und
Steuerschaltkreis 130 gekoppelt ist. Die Schaltung 130 kann
gemäß verschiedenen
beschriebenen Ausführungsformen auf
der Anordnung 104 Programmier- und Lesevorgänge durchführen. Zunächst beginnend
mit der Anordnung 104 kann eine Reihe vertikal ausgerichteter
leitfähiger
Leitungen 112_1, 112_2, ..., die manchmal als
Bitleitungen bezeichnet werden, und eine Reihe horizontal ausgerichteter leitfähiger Leitungen 108_1, 108_2,...,
die manchmal als Wort bezeichnet werden, wie gezeigt auf einem Halbleiter-IC-Chip
in einer Kreuzungspunktmatrixanordnung ausgebildet sein. Jede Kreuzung
eines Bitleitungs-Wortleitungs-Paars wird einer separaten Speicherzelle 114 zugeordnet.
Um bei großen
Mengen geringe Herstellungskosten zu erzielen, kann jede Speicherzelle 114 in
der Anordnung 104 so entworfen werden, dass sie die gleiche
Struktur aufweist.Now with reference to 1 there is shown a block diagram of a portion of an integrated circuit (IC) provided with a phase change memory device 104 equipped for control by a timing logic, pulse generation and control circuit 130 is coupled. The circuit 130 can according to various described embodiments of the arrangement 104 Perform programming and reading. First, starting with the arrangement 104 can be a series of vertically oriented conductive lines 112_1 . 112_2 , ..., sometimes referred to as bitlines, and a series of horizontally aligned conductive lines 108_1 . 108_2 , ..., sometimes referred to as word, may be formed on a semiconductor IC chip in a crosspoint array as shown. Each intersection of a bitline wordline pair becomes a separate memory cell 114 assigned. In order to achieve low production costs for large quantities, each memory cell 114 in the arrangement 104 be designed so that it has the same structure.
Jede
Speicherzelle 114 weist ein Volumen strukturelles Phasenumwandlungsmaterial 118 auf, das
zwischen einem separaten Bitleitung-Wortleitung-Paar der Bitleitungen 112 und
der Wortleitungen 108 gekoppelt ist. Das Volumen an Phasenumwandlungsmaterial 118 dient
zum Speichern von Informationen für diese Zelle gemäß ihres
programmierten spezifischen Widerstands. Der Zugriff auf jede Zelle 114 in
der Ausführungsform
von 1 geschieht mittels ihres entsprechenden Bitleitung-Wortleitung-Paars
und wird durch einen zusätzlichen
Schaltkreis in jeder Zelle, nämlich
eine Trennvorrichtung, wie einem parasitären bipolaren PNP-Transistor 124, möglich gemacht.
Die Wortleitung für
die ausgewählte
Zelle, in diesem Fall die Wortleitung 108_2, ist mit der
Basis des Transistors 124 verbunden, während die Bitleitung 112_2 für die Zelle 114 mit
einer anderen Seite des Volumens an Phasenumwandlungsmaterial 118 verbunden
ist. In dieser Ausführungsform befindet
sich das Volumen an Phasenumwandlungsmaterial 118 in Reihe
mit dem Emitter des Transistors 124, während der Kollektor des Transistors 124 mit einem
Energierückleitungsknoten,
der allen Speicherzellen in der Anordnung 104 gemein sein
kann, sowie mit dem Taktlogik-, Impulserzeugungs- und Treiberschaltkreis 130 verbunden
ist. Der wie in 1 angeschlossene Transistor 124 agiert
als ein Festkörperschalter
unter der Steuerung eines an seiner Basis empfangenen Wortleitungssignals.
Andere Konfigurationen zum selektiven Blockieren des Zellenstroms
durch das Phasenumwandlungsmaterial 118, wie das Verwenden
eines diskreten Schalt-Feldeffekttransistors,
sind ebenfalls möglich.
Es kann auch ein Widerstand 120 zum Zweck des Erhitzens und/oder
Begrenzens des Stroms in Serie mit dem Volumen an Phasenumwandlungsmaterial 118 vorgesehen.Every memory cell 114 has a volume of structural phase change material 118 on that between a separate bitline-wordline pair of bitlines 112 and the wordlines 108 is coupled. The volume of phase change material 118 is used to store information for this cell according to its programmed resistivity. The access to every cell 114 in the embodiment of 1 is done by means of its corresponding bitline-wordline pair and is replaced by an additional circuit in each cell, namely a separator, such as a parasitic bipolar PNP transistor 124 , made possible. The word line for the selected cell, in this case the word line 108_2 , is with the base of the transistor 124 connected while the bit line 112_2 for the cell 114 with another side of the volume of phase transformation material 118 connected is. In this embodiment, the volume is phase change material 118 in series with the emitter of the transistor 124 while the collector of the transistor 124 with an energy return node, all memory cells in the array 104 and the clock logic, pulse generation and driver circuits 130 connected is. The like in 1 connected transistor 124 acts as a solid state switch under the control of a wordline signal received at its base. Other configurations for selectively blocking the cell current through the phase change material 118 such as using a discrete switching field effect transistor are also possible. It can also be a resistance 120 for the purpose of heating and / or limiting the flow in series with the volume of phase change material 118 intended.
Der
Zellenstrom kann als ein Strom durch das Volumen an Phasenumwandlungsmaterial 118 definiert
sein und ist in dieser Ausführungsform
außerdem
der Bitleitungsstrom. Der Zellenstrom kommt in dieser Ausführungsform
dem Emitterstrom des Transistors 124 gleich. Die Zellenspannung
andererseits kann grob als eine beliebige Spannung, die mit der
Zelle 114 zusammenhängt,
definiert sein, was die Spannung über dem Volumen an Phasenumwandlungsmaterial 118 beinhaltet.The cell stream may be considered to flow through the volume of phase change material 118 be defined and is in this embodiment also the bit line current. The cell current comes in this embodiment, the emitter current of the transistor 124 equal. The cell voltage, on the other hand, can be roughly defined as any voltage associated with the cell 114 be defined, what defines the tension over the volume of phase transformation material 118 includes.
Noch
immer mit Bezugnahme auf 1 weist der Zeitlogik-, Impulserzeugungs-
und Treiberschaltkreis 130 eine Reihe von Eingangs- und
Ausgangsanschlüssen
auf, wobei jeder an eine jeweilige Bitleitung 112 und Wortleitung 108 der
Anordnung 104 gekoppelt ist. Diese Anschlüsse werden
mit geeigneten Signalniveaus und geeigneter zeitlicher Abfolge gesteuert,
so dass eine oder mehrere ausgewählte
Zellen programmiert und gelesen werden können, wie im Folgenden zu sehen
sein wird. Herkömmliche
Treiberschaltkreise, wie Schalttransistoren, können zusammen mit einer Impulserzeugungsschaltung
verwendet werden, die es ermöglicht,
jede gewünschte
Wellenformung auf den Signalen, die in die Bitleitungen und Wortleitungen
aufgegeben werden, zu erreichen. Die Zeitlogik kann auch unter Verwendung
herkömmlicher
Komponenten, einschließlich
beispielsweise Zählern,
verwirklicht werden, um die erforderliche Zeitabfolge für größere Genauigkeit und
Geschwindigkeit bei den Programmier- und Lesevorgängen zu
vermitteln. Die Zeitlogik kann auf Eingabeanforderungen, die über die
Adressleitungen 134 und Datenleitungen 138 empfangen
werden, reagieren. Derartige Anforderungen können beispielsweise sein, einen
Einzelbit- oder einen Multibitdatenwert in eine oder mehrere Zellen
in der Anordnung 104 zu schreiben. Somit ist der Schaltkreis 130 so
zu verstehen, dass er jegliche zum Übersetzen der auf den Adress-
und Datenleitungen empfangenen Adress- und Dateninformationen in
jene Bitleitung-Wortleitung-Paare der Anordnung 104 erforderliche
Decodierlogik enthält,
die getrieben werden sollen und den angeforderten Daten und der
angeforderten Adresse entsprechen. Der Schaltkreis 130 kann
auf demselben IC-Chip wie die Anordnung 104 ausgebildet
sein.Still referring to 1 indicates the timing logic, pulse generation and driver circuitry 130 a series of input and output ports, each to a respective bit line 112 and word line 108 the arrangement 104 is coupled. These ports are controlled with appropriate signal levels and timing, so that one or more selected cells can be programmed and read, as will be seen below. Conventional driver circuits, such as switching transistors, can be used in conjunction with a pulse generating circuit that allows any desired waveform to be formed on the signals that are in the bitlines and wordlines are abandoned to reach. The timing logic may also be implemented using conventional components, including, for example, counters, to provide the required timing for greater accuracy and speed in the programming and reading operations. The time logic can respond to input requests made through the address lines 134 and data lines 138 be received, respond. Such requests may be, for example, a single-bit or multi-bit data value in one or more cells in the array 104 to write. Thus, the circuit 130 It should be understood that it includes any for translating the address and data information received on the address and data lines into those bit line word line pairs of the device 104 contains required decode logic which is to be driven and which corresponds to the requested data and the requested address. The circuit 130 can on the same ic chip as the arrangement 104 be educated.
Es
sollte angemerkt werden, dass, obwohl die hierin enthaltene Beschreibung
sich auf eine einzige ausgewählte
Zelle bzw. Zielspeicherzelle, die programmiert und gelesen wird,
bezieht, die Konzepte auch auf das gleichzeitige Programmieren und
Lesen von einer Reihe von Speicherzellen anwendbar sind. Je nach
der vom Schaltkreis 130 empfangenen Schreibanforderung
kann beispielsweise eine Reihe von Speicherzellen, die sich in derselben
Reihe der Anordnung befinden und somit an dieselbe Wortleitung 108 gekoppelt
sind, wobei jede dieser Zellen an eine andere Bitleitung 112 gekoppelt
ist, gleichzeitig programmiert oder gelesen werden.It should be noted that although the description contained herein relates to a single selected cell being programmed and read, the concepts are also applicable to the simultaneous programming and reading of a series of memory cells. Depending on the circuit 130 received write request, for example, a number of memory cells, which are located in the same row of the array and thus to the same word line 108 are coupled, each of these cells to another bit line 112 is coupled, programmed or read at the same time.
Wenn
eine Zelle 114 ausgewählt
wurde, um entweder programmiert oder gelesen zu werden, wird der
geeignete Impuls auf das Wortleitung-Bitleitung-Paar der ausgewählten Zelle
angewendet. Somit wird, wenn die in 1 gezeigte
Zelle 114 zum Programmieren oder Lesen ausgewählt wird,
das Potential auf der Bitleitung 112_2 über das Potential des Energierückleitungsknotens
angehoben, während das
Potential der Wortleitung 108_2 gesenkt wird (beispielsweise
auf das des Energierückleitungsknotens),
um dem Transistor 124 eine Basissteuerung zu liefern. Dies
wiederum ermöglicht
es dem Emitterstrom, auf die von dem Impuls gestatteten Niveaus anzusteigen.
Die Spannungs- und Stromniveaus, die auf die ausgewählte Zelle
zum Programmieren und Lesen angewendet werden können, hängen von den Spannungs-Strom-Charakteristiken
(d.h. I-V-Charakteristiken) der Zelle ab.If a cell 114 In order to be either programmed or read, the appropriate pulse is applied to the wordline bitline pair of the selected cell. Thus, when the in 1 shown cell 114 is selected for programming or reading, the potential on the bit line 112_2 raised above the potential of the energy return node, while the potential of the word line 108_2 is lowered (for example to that of the energy return node) to the transistor 124 to deliver a basic control. This in turn allows the emitter current to rise to the levels allowed by the pulse. The voltage and current levels that can be applied to the selected cell for programming and reading depend on the voltage-current characteristics (ie, IV characteristics) of the cell.
2 zeigt
einen beispielhaften Satz von I-V-Charakteristiken einer Speicherzelle.
Die Figur wurde mit Anmerkungen versehen, um verschiedene Spannungs-
und Stromniveaus zu zeigen, die beim Programmieren und Lesen einer
Phasenumwandlungsspeicherzelle eine Rolle spielen können. Die Änderung
des Zellenstroms ist in Abhängigkeit
von der Zellenspannung für
verschiedene Speicherzellenzustände
gezeigt. Dabei ist beispielsweise der Unterschied zwischen Spur 204 und
Spur 210 zu beachten. Die Spur 204 entspricht
der I-V-Charakteristik einer Zelle, die sich im Setzzustand befindet.
In diesem Zustand ist das Phasenumwandlungsmaterial der Zelle vorwiegend
kristallin und setzt daher Strom einen geringen Widerstand entgegen.
Wenn die Zelle sich dagegen im Rücksetzzustand
befindet, ist das Phasenumwandlungsmaterial vorwiegend amorph und
setzt daher Strom einen relativ hohen Widerstand entgegen. Das Verhalten
der Zelle im Rücksetzzustand
wird durch die Spur 210 gegeben. In einer Ausführungsform
kann die Zelle in Zwischenzustände
wie jene, die den Spuren 206 entsprechen, versetzt werden,
wobei das Phasenumwandlungsmaterial eine Struktur aufweist, die
weder vorwiegend kristallin noch vorwiegend amorph ist. 2 shows an exemplary set of IV characteristics of a memory cell. The figure has been annotated to show various voltage and current levels that may be involved in programming and reading a phase change memory cell. The change of the cell current is shown as a function of the cell voltage for different memory cell states. For example, the difference between lane 204 and track 210 to be observed. The track 204 corresponds to the IV characteristic of a cell that is in the set state. In this state, the phase-change material of the cell is predominantly crystalline and therefore presents little resistance to current. On the other hand, when the cell is in the reset state, the phase change material is predominantly amorphous and therefore presents a relatively high resistance to current. The behavior of the cell in the reset state is determined by the track 210 given. In one embodiment, the cell may be in intermediate states, such as those associated with the tracks 206 The phase change material has a structure that is neither predominantly crystalline nor predominantly amorphous.
Wenn
der Zellenstrom über
einen Schwellenwert Ith ansteigt, kann das
Material in der Zelle eine Phasenänderung vollziehen. Die in 2 beschriebenen
und gezeigten Strom- und Spannungsschwellenwertbereiche sind Beispiele
dessen, was hier als Programmier-Schwellenwertniveaus
bezeichnet wird. Es ist jedoch zu beachten, dass der Zellenstrom zum
tatsächlichen
Programmieren der Zelle in einen gegebenen Zustand auf Niveaus weiter
erhöht werden
sollte, die in der Figur entlang einer im wesentlichen vertikalen
Spur 208 gezeigt sind. Die Spur 208 stellt das
dynamische Verhalten der Zelle bildlich dar, bei welchem ihr Zustand
auf den Setzzustand, den Rücksetzzustand
oder einen Zwischenzustand, abhängig
von dem erreichten Zellenstromniveau und der Form und Dauer des
Zellenstromimpulses, programmiert sein kann.As the cell current rises above a threshold I th , the material in the cell may undergo a phase change. In the 2 The current and voltage threshold ranges described and shown are examples of what are referred to herein as programming threshold levels. It should be noted, however, that in order to actually program the cell into a given state, the cell stream should be further increased to levels that in the figure are along a substantially vertical track 208 are shown. The track 208 depicts the dynamic behavior of the cell at which its state may be programmed to the set state, the reset state, or an intermediate state, depending on the cell current level achieved and the shape and duration of the cell current pulse.
Gemäß einer
Ausführungsform
kann der Lesestrombereich zwischen Null und Ith liegen.
Da es wünschenswert
sein kann, eine Zelle zu lesen, ohne deren Zustand zu ändern, sollte
das Leseniveau nicht über
Ith erhöht
werden.According to one embodiment, the read current range may be between zero and I th . Since it may be desirable to read a cell without changing its state, the read level should not be increased above I th .
Nun
mit Augenmerk auf 3 ist ein Satz beispielhafter
Zeitdiagramme, die verschiedene dem Programmieren und Lesen einer
Phasenumwandlungsspeicherzelle zugeordnete Wellenformen verkörpern, dargestellt.
Es sind sechs Sätze
von Wellenformen dargestellt, wobei diese die Temperatur des Phasenumwandlungsmaterials,
die Zellenspannung, den Zellenstrom, die Wortleitungsspannung, die
Bitleitungsspannung und das Vorladungs-(d.h. PC-)Steuersignal verkörpern. Das
Vorladungssteuersignal kann gemäß verschiedener
hier beschriebener Ausführungsformen
zum Anlegen eines Vorladungsimpulses, der eine Bitleitungsspannung
einer ausgewählten
Zelle anhebt (ohne die Zellenspannung und den Zellenstrom auf deren
Programmier-Schwellenwertniveaus anzuheben), bevor der Zellenstrom
auf sein Leseniveau angehoben wird, verwendet werden.Now with attention 3 FIG. 12 is a set of exemplary timing diagrams that embody various waveforms associated with programming and reading a phase change memory cell. Six sets of waveforms are shown embodying the temperature of the phase change material, the cell voltage, the cell current, the wordline voltage, the bitline voltage, and the precharge (ie, PC) control signal. The precharge control signal may be applied to apply a precharge pulse that raises a bit line voltage of a selected cell (without the cell voltage and voltage) according to various embodiments described herein to raise the cell stream to its programming threshold levels) before the cell stream is raised to its read level.
3 kann
als drei Spalten enthaltend angesehen werden, wobei die erste Spalte
einen an einer Zelle ausgeführten
Rücksetzvorgang,
die zweite Spalte einen Setzvorgang und die dritte Spalte eine Ausführungsform
des Lesevorgangs beschreibt. Der Rücksetzvorgang und der Setzvorgang
können gänzlich konventionell
sein und werden hier nur kurz beschrieben. Es ist zu beachten, dass
zwischen dem Programmieren oder anderen Vorgängen alle nicht ausgewählten Wortleitungen
in dieser Ausführungsform
auf eine relativ hohe Spannung, beispielsweise Vcc,
angehoben werden, während
die nicht ausgewählten
Bitleitungen auf einer relativ niedrigen Spannung, beispielsweise
Null Volt oder Masse, gehalten werden. Nun wieder mit Bezugnahme
auf 1 bedeutet dies, dass dadurch, daß die nicht
ausgewählten
Wortleitungen auf Vcc und die nicht ausgewählten Bitleitungen
auf Masse liegen, sichergestellt ist, dass sich der Transistor 124 in
seinem Abschaltmodus befindet, wodurch sichergestellt ist, dass
der Zellenstrom minimal ist. 3 may be considered as including three columns, the first column describing a reset operation performed on a cell, the second column describing a set operation, and the third column describing an embodiment of the read operation. The reset operation and the setting process can be entirely conventional and will be described only briefly here. It should be noted that between programming or other operations, all unselected word lines in this embodiment are raised to a relatively high voltage, such as V cc , while the unselected bit lines are maintained at a relatively low voltage, such as zero volts or ground become. Now again referring to 1 this means that the fact that the unselected word lines on V cc and the unselected bit lines are grounded ensures that the transistor 124 in its shutdown mode, ensuring that the cell current is minimal.
Um
eine Zelle zurückzusetzen,
hat die Temperatur des Phasenumwandlungsmaterials ein bestimmtes
Niveau zu erreichen und dieses Niveau einen gegebenen Zeitraum lang
beizubehalten. Daher wird die Zelle in der in 3 gezeigten
Ausführungsform
zurückgesetzt,
indem ein Spannungsimpuls so zwischen der Bitleitung und der Wortleitung
der Zelle angelegt wird, dass der Zellenstrom auf ein gegebenes
Niveau ansteigt und auf diesem eine gegebene Zeitspanne TRücksetz lang
bleibt. Die zwei gezeigten und mit SETZ und RÜCKSETZ gekennzeichneten Wellenformen
beziehen sich auf das Verhalten des Stroms bzw. der Spannung (wie
auch immer der Fall liegt), wenn die Zelle sich im Setz- bzw. Rücksetzzustand
befinden würde.
Mit Bezugnahme auf die erste Spalte (Schreiben 0 bzw. Rücksetzvorgang)
verhalten sich daher der Strom und die Spannungen, wenn die Zelle,
auf die geschrieben wird, sich bereits im Rücksetzzustand befindet, wie
durch die RÜCKSETZ-Benennung
angezeigt. Andererseits ist das Verhalten der Spannung und des Stroms,
wenn die Zelle, die programmiert wird, sich aktuell im Setzzustand
befindet, durch die mit SETZ markierten Wellenformen gegeben. Um
das Programmieren der Zelle in den Rücksetzzustand abzuschließen, wird
die Temperatur des Phasenumwandlungsmaterials in der Zelle schnell
gesenkt, wie dies durch eine in der Figur gezeigte Abschreckzeit
definiert ist. Diese Abschreckzeit kann durch schnelles Verringern
des Zellenstroms innerhalb eines Intervalls TRücksetzabnahme erhalten
werden, wie ebenfalls gezeigt ist. Danach werden die Zellenspannung
und die Zellenströme
auf ihre Ruheniveaus heruntergebracht, die in dieser Ausführungsform
im wesentlichen Null Volt und Null Ampere sind. Die Nullspannung
und der Nullstrom für die
Ruheniveaus unterstützen
sowohl das Reduzieren des Energieverbrauchs als auch das Beibehalten des
programmierten Zustands der Zelle.To reset a cell, the temperature of the phase change material has to reach a certain level and maintain that level for a given period of time. Therefore, the cell in the in 3 shown embodiment by applying a voltage pulse between the bit line and the word line of the cell such that the cell current rises to a given level and remains there for a given period of time T Reset . The two waveforms shown and labeled SET and RESET refer to the behavior of the current or voltage (whatever the case may be) if the cell were in the set or reset state. Therefore, with reference to the first column (Write 0 or Reset operation), the current and the voltages behave when the cell being written to is already in the reset state as indicated by the RESET designation. On the other hand, the behavior of the voltage and the current when the cell being programmed is currently in the set state is given by the SET marked waveforms. In order to complete the programming of the cell in the reset state, the temperature of the phase change material in the cell is rapidly lowered, as defined by a quenching time shown in the figure. This quenching time can be obtained by rapidly reducing the cell current within an interval T reset decrease, as also shown. Thereafter, the cell voltage and cell currents are brought down to their rest levels, which in this embodiment are substantially zero volts and zero amps. The zero voltage and the zero current for the resting levels both support reducing the power consumption and maintaining the programmed state of the cell.
Noch
immer mit Bezugnahme auf 3 stellt die zweite Spalte die
während
eines beispielhaften Schreibvorgangs, bei dem die Zelle in ihren
Setzzustand programmiert wird, erzeugten Wellenformen bildlich dar.
Wenn die Zelle sich aktuell im Rücksetzzustand
befinden und ein Setzvorgang ausgeführt werden würde, wären die
in der zweiten Spalte mit RÜCKSETZ
markierten Wellenformen die Wellenformen, die von der Speicherzelle
aufgezeigt werden würden.
Um die Zelle zu setzen, wird die Temperatur des Phasenumwandlungsmaterials
für Kristallwachstumsintervall
beibehalten, das durch ein Zeitintervall TSetz des
Setzimpulses erfüllt
wird. Wiederum wird die Zelle, nachdem sie programmiert worden ist,
in den nicht ausgewählten
Zustand versetzt, indem ihre Wortleitungsspannung auf Vcc erhöht und ihre
Bitleitungsspannung auf Masse gesenkt wird.Still referring to 3 For example, if the cell is currently in the reset state and a set operation is being performed, the waveforms marked RESET in the second column would be the waveforms generated during an exemplary write in which the cell is programmed to its set state the waveforms that would be indicated by the memory cell. To set the cell, the temperature of the phase change material for crystal growth interval is maintained, which is satisfied by a time interval T of the set pulse. Again, once programmed, the cell is set to the non-selected state by raising its word line voltage to V cc and lowering its bit line voltage to ground.
Nun
mit Bezugnahme auf die dritte Spalte von 3 ist eine
Ausführungsform
eines Lesevorgangs, der einen Vorladungsimpuls beinhaltet, bildlich
dargestellt. Das Anlegen des Vorladungsimpulses zeigt sich in dem
aktiven niedrigen Impuls im Vorladungssteuersignal, das durch die
Wellenform im unteren Teil von 3 bildlich
dargestellt ist. In der gezeigten Ausführungsform wird der Vorladungsimpuls
initiiert, während
sich Bitleitung und Wortleitung in dem Paar auf ihren Ruheniveaus
befinden, d.h. nicht ausgewählt
sind. Eine bestimmte Schaltungsimplementierung zum Implementieren
des Vorladungsimpulses wird im Folgenden in Verbindung mit 4 dargestellt
und beschrieben. Für
den Augenblick reicht es aus, zu verstehen, dass der Vorladungsimpuls
dazu dient, die Bitleitungsspannung der ausgewählten Zelle, wie in der Wellenform
der Bitleitungsspannung von 3 gezeigt,
anzuheben, ohne dabei die Zellenspannung und den Zellenstrom auf ihre
Programmier-Schwellenwertniveaus anzuheben.Now with reference to the third column of 3 FIG. 13 is an illustration of a read operation involving a precharge pulse. FIG. The application of the precharge pulse is reflected in the active low pulse in the precharge control signal represented by the waveform in the lower part of FIG 3 is depicted. In the embodiment shown, the precharge pulse is initiated while bit line and word line in the pair are at their rest levels, ie not selected. A particular circuit implementation for implementing the precharge pulse will be described below in connection with FIG 4 shown and described. For the moment, it is sufficient to understand that the precharge pulse serves to lower the bit line voltage of the selected cell, as in the bit line voltage waveform of FIG 3 shown to increase without raising the cell voltage and the cell current to their programming threshold levels.
In
der in 3 gezeigten Ausführungsform wird die Änderung
der Zellenspannung und des Zellenstroms während des Vorladungsimpulses
als ziemlich gering in Bezug auf den Anstieg der Bitleitungsspannung
angesehen. Der Grund dafür
liegt darin, dass die Vorladungsspannung vorwiegend über die
Isolationsvorrichtung, insbesondere über die Emitterbasisanschlüsse des
Transistors 124 (siehe 1) abfällt.In the in 3 In the embodiment shown, the change of the cell voltage and the cell current during the precharge pulse is considered to be rather small with respect to the rise of the bit line voltage. The reason for this is that the precharge voltage predominantly via the isolation device, in particular via the emitter base terminals of the transistor 124 (please refer 1 ) drops.
Gemäß einer
Ausführungsform
kann das Ende des Vorladungsimpulses grob als der Zeitpunkt definiert
werden, nach dem die Bitleitungsspannung ein vorbestimmtes Niveau über dem
Ruheniveau erreicht hat. Es können
verschiedene Vorladungsspannungsniveaus verwendet werden, solange
diese das Reduzieren der Zeitspanne fördern, die anschließend zum
Erzielen der Bitleitungsspannung erforderlich ist, die eine Messung
des Zelldatenzustands zum Zweck des Lesens darstellt. Das Spitzenniveau
der Vorladungsimpulsspannung auf der Bitleitung kann bei einer Speicherzelle
mit einem typischen Phasenumwandlungsmaterial wie Ge2Sb2Te5 beispielsweise im
Bereich von 0,5 Volt bis 1,5 Volt liegen.According to an embodiment, the end of the precharge pulse may be roughly defined as the time after which the bit line voltage exceeds a predetermined level above the rest level has enough. Various precharge voltage levels may be used as long as they promote reducing the amount of time subsequently required to achieve the bitline voltage, which is a measurement of the cell data state for the purpose of reading. The peak level of the precharge pulse voltage on the bit line may, for example, be in the range of 0.5 volts to 1.5 volts for a memory cell having a typical phase change material such as Ge 2 Sb 2 Te 5 .
Dem
Vorladungsimpuls folgt unmittelbar das Anheben des Zellenstroms
auf ein Leseniveau, das sich unterhalb des Programmier-Schwellenwertniveaus
befindet, und das Vergleichen der Bitleitungsspannung, die erzielt
wird, während
sich der Strom auf dem Leseniveau befindet, mit einer Bezugsspannung.
Je nach Zustand der gelesenen Speicherzelle ist die Zellenspannung unterschiedlich:
Wenn die Zelle sich im Rücksetzzustand
befindet, in dem das Phasenumwandlungsmaterial einen relativ hohen Widerstand
aufweist, ist die Bitleitungsspannung, die erzielt wird, während sich
der Strom auf dem Leseniveau befindet, höher als in dem Fall, in dem
die Zelle sich im Setzzustand befindet. Dies kann an der Wellenform
für VBitleitung in 3 erkannt
werden. Darüber hinaus
kann auch das Leseniveau des Zellenstroms, wie in der Figur gezeigt,
aufgrund der unterschiedlichen Widerstände, die von dem Phasenumwandlungsmaterial
im Setzzustand und im Rücksetzzustand
erzeugt werden, unterschiedlich sein, wenn der Lesestrom nicht von
einer Konstantstromquelle geliefert wird. Alternativ dazu kann eine
konstante Stromquelle verwendet werden, um ein feststehendes Lesestromniveau
sowohl für
Setz- als auch für
Rücksetzbedingungen
bereitzustellen.The precharge pulse is immediately followed by raising the cell current to a read level that is below the programming threshold level and comparing the bit line voltage achieved while the current is at the read level with a reference voltage. Depending on the state of the memory cell being read, the cell voltage is different. When the cell is in the reset state in which the phase change material has a relatively high resistance, the bit line voltage obtained while the current is at the read level is higher than that Case in which the cell is in the set state. This may be due to the waveform for V bit line in 3 be recognized. Moreover, the reading level of the cell current as shown in the figure may also be different due to the different resistances generated by the phase-change material in the set and reset states when the read current is not supplied from a constant current source. Alternatively, a constant current source may be used to provide a fixed read current level for both set and reset conditions.
Eine
beispielhafte Größe des Stromimpulses zum
Setzen der Speicherzelle kann bei einer Speicherzelle mit einem
typischen Phasenumwandlungsmaterial wie Ge2Sb2Te5 50 Mikroampere
bis 650 Mikroampere sein. Dagegen würde der Betrag des oben beschriebenen
Rücksetzstromimpulses
bei derselben Zelle im Bereich von 100 Mikroampere bis 3 Milliampere
liegen. Ein für
den Strom in typischen Speicherzellen geeignetes Leseniveau könnte 5 Mikroampere
bis 100 Mikroampere betragen. Diese Niveaus können auf ein Phasenumwandlungsmaterial anwendbar
sein, das einen niedrigen Widerstand im Bereich von 1 kΩ und 10
kΩ und
einen hohen Widerstand von mehr als 100 kΩ aufweist. Das Zeitintervall,
das zum Halten des Zellenstroms auf dem Leseniveau erforderlich
ist, kann relativ kurz sein, beispielsweise im Bereich von 5 bis
30 Nanosekunden. Der Vorladungsimpuls kann sogar noch kürzer dauern.
Das Lesezeitintervall hängt
auch von der Zeit ab, die zum Ausbilden eines ausreichend großen Spannungsdifferentials
zwischen einer Bezugsspannung und der Bitleitungsspannung, die beispielsweise durch
einen Leseverstärker
verglichen werden, erforderlich ist. Eine beispielhafte Schaltungsumsetzung des
Leseverstärkers
wird im Folgenden in Verbindung mit 4 gegeben.
Diese Werte hängen
natürlich
von der Technologie und der Vorrichtung ab und können auch aufgrund des spezifischen
Fertigungsverfahrens schwanken.An example size of the current pulse for setting the memory cell may be up to 650 microamps for a memory cell having a typical phase change material such as Ge 2 Sb 2 Te 5 50 microamps. By contrast, the magnitude of the reset current pulse described above for the same cell would be in the range of 100 microamps to 3 milliamperes. A read level suitable for the current in typical memory cells could be 5 microamps to 100 microamps. These levels may be applicable to a phase change material having a low resistance in the range of 1 kΩ and 10 kΩ and a high resistance of more than 100 kΩ. The time interval required to hold the cell current at the read level may be relatively short, for example in the range of 5 to 30 nanoseconds. The precharge pulse may take even less time. The read time interval also depends on the time required to form a sufficiently large voltage differential between a reference voltage and the bitline voltage that is compared, for example, by a sense amplifier. An exemplary circuit implementation of the sense amplifier will be described below in connection with 4 given. Of course, these values depend on the technology and the device and may also vary due to the specific manufacturing process.
Nun
mit Bezugnahme auf 4 ist dort ein Schaltungsschema
einer Ausführungsform
eines Impulserzeugungs- und Treiberschaltkreises gezeigt, der an
die Bitleitungen 112_1 und 112_2 einer Phasenumwandlungsspeicheranordnung
gekoppelt ist. Diese Schaltungsimplementierung verwendet gänzlich Metalloxidhalbleiter-Feldeffekttransistoren
(metal oxide semiconductor field effect transistors, MOSFETs), obwohl
je nach Fertigungsverfahren alternativ andere Transistorarten verwendet
werden können. Die
folgende Beschreibung konzentriert sich auf Transistoren 410–422,
die über
die Bitleitung 112_2 und die Wortleitung 108_2 zum
Programmieren und Lesen der ausgewählten Zelle 114 verschaltet
sind.Now with reference to 4 There is shown a circuit diagram of an embodiment of a pulse generation and driver circuit connected to the bitlines 112_1 and 112_2 a phase change memory device is coupled. This circuit implementation uses metal oxide semiconductor field effect transistors (MOSFETs) entirely, although other types of transistors may alternatively be used, depending on the manufacturing process. The following description focuses on transistors 410-422 passing through the bit line 112_2 and the wordline 108_2 to program and read the selected cell 114 are interconnected.
Dieselbe
Schaltungsimplementierung kann bei anderen Bitleitungen der Anordnung
wiederholt werden. Die zum Steuern der Transistoren des Impulserzeugungs-
und Treiberschaltkreises verwendete Zeitlogik und das Steuersignal
oder die Wortleitungen sind nicht gezeigt; das Design eines derartigen
Schaltkreises wäre
jedoch anhand der obigen Beschreibung in Verbindung mit dem beispielhaften Zeitdiagramm
der 3 und der folgenden Erörterung von Durchschnittsfachleuten
ohne weiteres auffindbar.The same circuit implementation may be repeated on other bitlines of the device. The timing logic used for controlling the transistors of the pulse generating and driving circuit and the control signal or word lines are not shown; However, the design of such a circuit would be apparent from the above description taken in conjunction with the exemplary timing diagram of FIG 3 and the following discussion of those of ordinary skill in the art.
Es
ist zu sehen, dass die Zelle 114 teilweise durch ein Signal
gesteuert wird, das an die Wortleitung 108_2 angelegt wird.
Angenommen, dass die Zelle 114 ausgewählt wurde, um entweder programmiert
oder gelesen zu werden, wird dann das Potential auf der Wortleitung 108_2 auf
ein Niveau gesenkt, das niedrig genug ist, um dem PNP-Transistor
in der ausgewählten
Zelle 114 das Leiten eines Zellenstroms zu ermöglichen.
In dieser Ausführungsform kommt
der Zellenstrom dem Bitleitungsstrom, der von einem der Transistoren 419–422 geliefert
wird, gleich. Der Transistor 419 wird über ein digitales SETZ-Steuersignal
zum Erzeugen eines Setzprogrammier-Stromimpulses verwendet. Auf
dieselbe Art und Weise wird der Transistor 420 zum Erzeugen eines
Rücksetzprogrammier-Stromimpulses
als Reaktion auf ein digitales RÜCKSETZ-Steuersignal
verwendet. In ähnlicher
Weise wird der Vorladungsimpuls durch Verwenden des Transistors 421 unter Steuerung
eines digitalen VORLADEN-Steuersignals erzeugt. Schließlich wird
der Zellenstrom durch Verwenden des Transistors 422 unter
der Kontrolle eines digitalen LESE-Steuersignals auf sein Leseniveau angehoben.
In der gezeigten Ausführungsform
weisen der Setz-, der Rücksetz-
und der Lesestromimpuls, die zu der ausgewählten Zelle 114 geliefert
werden, eine konstante Höhe
(d.h. rechteckig) auf. Alternativ können die Impulse nicht-rechteckige
Formen aufweisen, sofern sie nach wie vor das erwünschte Programmier-
oder Leseresultat erzielen.It can be seen that the cell 114 partially controlled by a signal applied to the wordline 108_2 is created. Suppose that the cell 114 is selected to either be programmed or read, then the potential on the word line 108_2 lowered to a level low enough to the PNP transistor in the selected cell 114 to allow the conduction of a cell stream. In this embodiment, the cell current comes from the bit line current from one of the transistors 419-422 is delivered, the same. The transistor 419 is used via a digital SETTING control signal to generate a set programming current pulse. In the same way the transistor becomes 420 used to generate a reset programming current pulse in response to a digital RESET control signal. Similarly, the precharge pulse becomes by using the transistor 421 under the control of a digital PRELOAD control signal. Finally, the cell current becomes by using the transistor 422 raised to its reading level under the control of a digital READ control signal. In the embodiment shown, the set, reset, and read current pulses go to the selected cell 114 delivered who a constant height (ie rectangular). Alternatively, the pulses may have non-rectangular shapes as long as they still achieve the desired programming or reading result.
Das
Erfassen des Widerstands des Phasenumwandlungsmaterials, was ein
Ziel des Lesevorgangs ist, kann in der in 4 gezeigten
Ausführungsform
durch Verwenden eines Leseverstärkers, der
aus Transistoren 410–418 besteht,
erreicht werden. Der Leseverstärker
liefert eine Messung des Widerstandes, indem er die Spannung auf
der Bitleitung 112_2 mit einer externen Bezugsspannung
vergleicht. Die Eingaben zum Leseverstärker werden bei der Bitleitungsspannung
durch den Trenntransistor 416 und bei der Bezugsspannung
durch den Trenntransistor 415 gesteuert. In dieser Ausführungsform
des Leseverstärkers
ist die Ausgabe des Leseverstärkers
eine von einem Transistor 417 geschaltete einpolig geerdete
Spannung Vaus. Die Transistoren 410 und 413 bilden
ein quergekoppeltes p-Kanalpaar, während die n-Kanaltransistoren 412 und 414 ebenfalls
ein quergekoppeltes Paar bilden. Wenn sie wie gezeigt verbunden
sind, bilden diese Paare von quergekoppelten Transistoren einen Rückkopplungskreis,
der in der Lage ist, den Unterschied zwischen zwei Eingangssignalen
(hier die Bitleitungsspannung und die Bezugsspannung) aufzulösen, indem
er schnell eine Angabe liefert, welches in Bezug auf eine allgemeine
Energieversorgungsrückflußspannung
(in diesem Fall Masse) die größere Eingangsspannung
ist. Um das Einsparen von Energie zu unterstützen, wird ein Schalt-Pull-Up-Transistor 418 unter
der Steuerung eines digitalen AKTIV-PULL-UP-Steuersignals bereitgestellt, um dadurch
den Leseverstärker
auszuschalten, wenn die Spannung auf der Bitleitung 112_2 nicht
gelesen wird.Detecting the resistance of the phase change material, which is an objective of the read operation, can be found in the 4 shown embodiment by using a sense amplifier, which consists of transistors 410-418 exists to be achieved. The sense amplifier provides a measurement of the resistance by taking the voltage on the bit line 112_2 compares with an external reference voltage. The inputs to the sense amplifier are at the bit line voltage through the isolation transistor 416 and at the reference voltage through the isolation transistor 415 controlled. In this embodiment of the sense amplifier, the output of the sense amplifier is one of a transistor 417 switched single pole grounded voltage V off . The transistors 410 and 413 form a cross-coupled p-channel pair, while the n-channel transistors 412 and 414 also form a cross-coupled pair. When connected as shown, these pairs of cross-coupled transistors form a feedback loop capable of resolving the difference between two input signals (here the bitline voltage and the reference voltage) by quickly providing an indication that is generic Power supply return voltage (in this case, ground) is the larger input voltage. To help save energy, it becomes a switching pull-up transistor 418 under the control of a digital ACTIVE PULL-UP control signal to thereby turn off the sense amplifier when the voltage on the bit line 112_2 not read.
Es
wird nun eine Ausführungsform
eines Leseprozesses unter Verwendung des in 4 gezeigten
Impulserzeugungs- und Treiberschaltkreises beschrieben. Ein Lesevorgang
beginnt damit, dass eine oder mehrere Zellen zum Lesen ausgewählt werden. In
einer Ausführungsform
können
sich die ausgewählten
Zellen in derselben Reihe befinden. In diesem Fall werden die Spannungen
auf den Wortleitungen, die allen nicht gewählten Reihen von Speicherzellen
entsprechen, auf Vcc erhöht, während die Wortleitung für die ausgewählte Reihe
auf Masse gebracht wird. In 4 enthält die ausgewählte Reihe die
ausgewählte
Zelle 114, die mit der Wortleitung 108_2 verbunden
ist. Die Bitleitungen 112 für die zu lesenden ausgewählten Spalten
werden auf eine Spannung Vpc vorgeladen.
In der Ausführungsform von 4 wird
dies durch Einschalten des Transistors 421 erreicht. Während des
Vorladeimpulses, d.h. während
der Transistor 421 eingeschaltet ist, können die Trenntransistoren 415 und 416 des
Leseverstärkers
eingeschaltet werden. Es ist zu beachten, dass der Leseverstärker selbst
zu diesem Zeitpunkt noch nicht aktiviert ist (d.h. der Transistor 418 bleibt
abgeschaltet). Als nächstes
wird der Transistor 421 ausgeschaltet, wodurch der Vorladungsimpuls
beendet wird, und dann wird der Transistor 422 eingeschaltet, um
einen Lesestrom in die Bitleitung 112_2 zu liefern. Nach
einer Zeitverzögerung,
die zum Ausbilden eines Mindestdifferenzials zwischen der externen
Bezugsspannung und der Bitleitungsspannung, die dem Leseverstärker zur
Verfügung
gestellt wird (wobei dieses Mindestdifferenzial von der Empfindlichkeit des
Leseverstärkers
abhängt), ausreicht,
werden die Trenntransistoren 415 und 416 ausgeschaltet
und der Leseverstärker
aktiviert (d.h. durch Einschalten des Transistors 418).
Nach ausreichender Verstärkung
durch den Leseverstärker
wird dann ein digitaler Wert Vaus, der einen
der zwei Zustände
(beispielsweise den Setzzustand oder Rücksetzzustand) darstellt, in
der ausgewählten
Zelle erzeugt, indem der Gatetransistor 417 eingeschaltet
wird. Es ist zu beachten, dass, nachdem die Trenntransistoren 415 und 416 ausgeschaltet
worden sind, die Bitleitung 112_2 zur Vorbereitung auf
den nächsten
Lese- oder Programmierzyklus auf Masse heruntergebracht werden kann.An embodiment of a reading process using the in 4 shown pulse generating and driving circuit described. A read begins by selecting one or more cells to read. In one embodiment, the selected cells may be in the same row. In this case, the voltages on the word lines corresponding to all non-selected rows of memory cells are increased to V cc while the word line for the selected row is grounded. In 4 the selected row contains the selected cell 114 that with the wordline 108_2 connected is. The bitlines 112 for the selected columns to be read are precharged to a voltage V pc . In the embodiment of 4 This is done by turning on the transistor 421 reached. During the precharge pulse, ie during the transistor 421 is turned on, the isolation transistors 415 and 416 of the sense amplifier are turned on. It should be noted that the sense amplifier itself is not yet activated at this time (ie the transistor 418 remains switched off). Next is the transistor 421 is turned off, whereby the precharge pulse is terminated, and then the transistor 422 turned on to a read current in the bit line 112_2 to deliver. After a time delay sufficient to form a minimum differential between the external reference voltage and the bit line voltage provided to the sense amplifier (which minimum differential depends on the sensitivity of the sense amplifier), the isolation transistors become sufficient 415 and 416 turned off and the sense amplifier is activated (ie by turning on the transistor 418 ). After sufficient amplification by the sense amplifier, a digital value V out representing one of the two states (eg, the set state or the reset state) is then generated in the selected cell by the gate transistor 417 is turned on. It should be noted that, after the isolation transistors 415 and 416 have been turned off, the bit line 112_2 can be brought down to ground in preparation for the next read or program cycle.
Somit
ist durch Kombinieren des Vorladungsvorgangs mit einem Strommodus-Lesen
ein schnellerer Lesevorgang möglich,
da es nicht erforderlich ist, darauf zu warten, dass die Bitleitung
von ihrem Ruheniveau (hier Masse) mit dem relativ kleinem Lesestrom,
der vom Transistor 422 bereitgestellt wurde, aufgeladen
wird. Man erinnere sich, dass dieser Lesestrom ziemlich gering und
wahrscheinlich geringer als der Schwellenwertstrom Ith sein
sollte, um die korrekten Leseresultate zu erzielen und zu vermeiden,
dass die Phase des Materials mit einer strukturellen Phasenänderung
in der ausgewählten Zelle 114 geändert wird.
Trotzdem kann der Lesestrom z.B. auf der Grundlage des Orts der
gelesenen ausgewählten
Zellen angepasst werden. Dies ermöglicht eine Anpassungsspanne
beim Lesen der Zellen, die in ihrem elektrischen Verhalten Schwankungen
aufzeigen können.Thus, by combining the precharge operation with a current mode read, a faster read operation is possible since it is not necessary to wait for the bit line to go from its idle state (here ground) to the relatively small read current coming from the transistor 422 was charged. Recall that this read current should be quite low, and probably less than the threshold current I th , to achieve the correct read results and avoid the phase of the material having a structural phase change in the selected cell 114 will be changed. Nevertheless, the read current can be adjusted, for example, based on the location of the read selected cells. This allows an adjustment margin when reading the cells, which can show fluctuations in their electrical behavior.
Obwohl
der oben beschriebene Lesevorgang auf dem Schaltungsschema von 4 basiert, welche
die ausgewählte
Zelle 114 mit einer Trennvorrichtung zeigt, die zwischen
dem Phasenumwandlungsmaterial und einem Energierückleitungsknoten (in diesem
Fall Masse) gekoppelt ist, kann ein ähnliches Verfahren auf eine
Phasenumwandlungsspeicheranordnung, in der der Trenntransistor in
der Speicherzelle mit einem Energiezufuhrknoten anstatt mit einem
Energierückleitungsknoten
verbunden ist, angewendet werden. In einer derartigen Ausführungsform
würde der
Zellenstrom durch das Volumen an Phasenumwandlungsmaterial aus einem
Energiezufuhrknoten bezogen werden und durch eine Reihe von Impulserzeugungstransistoren
zu einem Energierückleitungsknoten
(wie beispielsweise Masse) als Senke geleitet werden. Diese Ausführungsform kann
als die komplementäre
Version zu der in 4 angesehen werden. Darüber hinaus
kann eine alternative Ausführungsform,
obwohl die Zellenspannung in den in 1 und 4 gezeigten
Ausführungsformen
in Bezug auf eine Energierückleitungsknotenspannung
(hier Null Volt) einpolig geerdet ist, einen Schaltkreis enthalten,
der es ermöglicht,
dass die Zellenspannung zwischen dem entsprechenden Bitleitung- Wortleitung-Paar
der Zelle gemessen wird. In einer derartigen alternativen Ausführungsform
würde die
Zellenspannung als eine Differenzialspannung, die zwischen dem entsprechenden
Bitleitung-Wortleitung-Paar der ausgewählten Zelle gemessen wurde,
betrachtet werden.Although the read operation described above is based on the circuit schematic of 4 based on which cell is selected 114 With a separator coupled between the phase change material and a power return node (in this case ground), a similar method may be applied to a phase change memory device in which the isolation transistor in the memory cell is connected to a power supply node rather than a power return node. In such an embodiment, the cell current would be sourced by the volume of phase change material from a power supply node and become energized by a series of pulse generation transistors return nodes (such as ground) are routed as sink. This embodiment can be considered as the complementary version to that in 4 be considered. In addition, an alternative embodiment, although the cell voltage in the in 1 and 4 For example, with respect to an energy return node voltage (here, zero volts), the embodiment shown is single pole grounded, including a circuit that allows the cell voltage between the corresponding bit line-wordline pair of the cell to be measured. In such an alternative embodiment, the cell voltage would be considered as a differential voltage measured between the corresponding bit line-wordline pair of the selected cell.
Es
ist zu beachten, dass in der Ausführungsform der 4 von
der Zelle, die einen Leseverstärker
mit einem ersten Eingang, der die Bitleitungsspannung empfängt, und
einem zweiten Eingang zeigt, der eine externe Bezugsspannung empfängt, erwartet
wird, dass sie ein einzelnes Bit speichert. Bei Zellen, die mehrere
Informationsbits speichern können,
indem sie beispielsweise einen oder mehrere Zwischenzustände zwischen
dem Setz- und dem Rücksetzzustand
ermöglichen
(siehe 2), kann jedoch eine Vergleichsschaltung mit mehreren
Bezugsniveaus erforderlich sein, um den Zustand einer Multibitzelle
zu ermitteln.It should be noted that in the embodiment of the 4 from the cell showing a sense amplifier having a first input receiving the bit line voltage and a second input receiving an external reference voltage is expected to store a single bit. For cells that can store multiple bits of information, for example by enabling one or more intermediate states between the set and reset states (see FIG 2 However, a comparison circuit with multiple reference levels may be required to determine the state of a multi-bit cell.
Wendet
man sich nun 5 zu, so ist dort ein Ablaufdiagramm
einer Ausführungsform
eines Verfahrens zum Betreiben einer Speicherzelle mit einer strukturellen
Phasenänderung
gezeigt. Der Vorgang beginnt mit dem Programmieren einer ausgewählten Zelle
im Speicher in einen ausgewählten
Zustand, indem eine Zellenspannung und ein Zellenstrom für die Zelle
zum Programmieren von Schwellenwertniveaus erhöht werden (Vorgang 504).
Die Spannung und der Strom werden dann auf Ruheniveaus unter ihren
Programmier-Schwellenwertniveaus gesenkt. Die Niveaus können solche
sein, wie sie oben in Verbindung mit 2 beschrieben
wurden, die beispielhafte I-V-Charakteristiken einer Speicherzelle
zeigt. Der Vorgang wird dann mit dem Anlegen eines Vorladungsimpulses
fortgesetzt (Vorgang 508). Dieser Impuls hebt eine Bitleitungsspannung
der ausgewählten
Zelle, jedoch nicht die Zellenspannung und den Zellenstrom auf deren
Programmier-Schwellenwertniveaus an. Der Vorladungsimpuls ist also
ein relativ kurzer Stromimpuls, der derart betrachtet werden kann,
dass er zum Aufladen der ausgewählten
Bitleitung auf ein Niveau dient, das man zu sehen erwartet, wenn
ein Lesestrom anschließend
durch die Bitleitung geleitet wird.Turning now 5 1, there is shown a flowchart of one embodiment of a method of operating a memory cell having a structural phase change. The process begins by programming a selected cell in memory into a selected state by increasing a cell voltage and a cell current for the cell to program threshold levels (act 504 ). The voltage and current are then lowered to rest levels below their programming threshold levels. The levels may be those as they are above in conjunction with 2 showing exemplary IV characteristics of a memory cell. The process then continues with the application of a precharge pulse (act 508 ). This pulse raises a bit line voltage of the selected cell but not the cell voltage and the cell current to their programming threshold levels. Thus, the precharge pulse is a relatively short current pulse which can be considered to serve to charge the selected bitline to a level expected to be seen when a read current is subsequently passed through the bitline.
Nach
der Anwendung des Vorladungsimpulses kann der Zellenstrom unmittelbar
auf das Leseniveau angehoben werden, wobei das Leseniveau unter
dem Programmier-Schwellenwertniveau
liegt, damit der Zustand der ausgewählten Zelle nicht geändert wird
(Vorgang 512). Als nächstes
kann die Bitleitungsspannung mit einer Bezugsspannung verglichen
werden, während
der Zellenstrom sich auf dem Leseniveau befindet, um den Zustand
der ausgewählten
Zelle zu ermitteln (Vorgang 516). Die Verwendung des Vorladungsimpulses
vor dem Anheben des Zellenstroms auf Leseniveaus kann auch auf die Multibitzellen-Ausführungsform
anwendbar sein.After the application of the precharge pulse, the cell current may be raised immediately to the read level with the read level below the programming threshold level so that the state of the selected cell is not changed (act 512 ). Next, the bit line voltage may be compared to a reference voltage while the cell current is at the read level to determine the state of the selected cell (act 516 ). The use of the precharge pulse prior to raising the cell current to read levels may also be applicable to the multi-bit cell embodiment.
Wendet
man sich nun 6 zu, so ist dort ein Blockschaltbild
einer tragbaren elektronischen Anwendung 604, die ein Phasenumwandlungsspeicher-Speicherungsteilsystem 608 verkörpert, das
die Fähigkeit
zum Ausführen
eines wie oben beschriebenen Lesevorgangs aufweist. Das Speicherungssystem 608 kann
gemäß einer
Ausführungsform
des oben beschriebenen Leseprozesses betrieben werden.Turning now 6 to, there is a block diagram of a portable electronic application 604 , which is a phase conversion memory storage subsystem 608 having the ability to perform a read operation as described above. The storage system 608 can be operated according to an embodiment of the reading process described above.
Das
Speicherungssystem 608 kann eine oder mehrere Chips mit
integrierten Schaltungen enthalten, wobei jeder Chip eine Speicheranordnung aufweist,
die gemäß der vorangehend
in 1–5 beschriebenen
Ausführungsformen programmiert
und gelesen wird.The storage system 608 may include one or more integrated circuit chips, each chip having a memory array constructed in accordance with the method previously discussed in U.S. Pat 1 - 5 programmed and read embodiments described.
Diese
IC-Chips können
separate, eigenständige
Speichervorrichtungen sein, die in Modulen, wie beispielsweise herkömmlichen
DRAM-Modulen (DRAM = dynamic random access memory, dynamischer Direktzugriffsspeicher)
angeordnet sind oder die mit anderen Funktionalitäten auf
dem Chip, wie beispielsweise als Teil eines E/A-Prozessors oder
eines Mikrocontrollers, integriert sein können.These
IC chips can
separate, independent
Memory devices that are in modules such as conventional
DRAM modules (dynamic random access memory, DRAM)
are arranged or with other functionalities on
the chip, such as as part of an I / O processor or
a microcontroller, can be integrated.
Bei
der Anwendung 604 kann es sich beispielsweise um einen
tragbaren Notebook-Computer, eine digitale Einzelbild- und/oder
Videokamera, einen PDA oder eine handgehaltene Mobiltelefoneinheit
(Funktelefoneinheit) handeln. In all diesen Anwendungen wurden ein
Prozessor 610 und das Speicherungssystem 608,
das als Programmspeicher zum Speichern von Code und Daten zur Ausführung durch
den Prozessor verwendet wird, zum Betrieb auf der Platine installiert.
Die tragbare Anwendung 604 kommuniziert mittels einer E/A-Schnittstelle 614 mit
anderen Vorrichtungen, wie beispielsweise einem PC oder einem Computernetzwerk.
Diese E/A-Schnittstelle 614 kann Zugriff auf einen Computerperipheriebus,
eine digitale Hochgeschwindigkeitskommunikationsübertragungsleitung oder eine Antenne
für ungeführte Übertragung
bereitstellen. Kommunikationen zwischen dem Prozessor und dem Speicherungssystem 608 und
zwischen dem Prozessor und der E/A-Schnittstelle 614 können unter
Verwendung herkömmlicher
Computerbusarchitekturen bewerkstelligt werden.In the application 604 it may be, for example, a portable notebook computer, a digital still and / or video camera, a PDA or a hand-held mobile telephone unit (radio telephone unit). In all these applications were a processor 610 and the storage system 608 , which is used as program memory for storing code and data for execution by the processor, installed on the board for operation. The portable application 604 communicates via an I / O interface 614 with other devices, such as a PC or a computer network. This I / O interface 614 may provide access to a computer peripheral bus, a high-speed digital communication transmission line, or an unguided transmission antenna. Communications between the processor and the storage system 608 and between the processor and the I / O interface 614 can be accomplished using conventional computer bus architectures.
Die
oben beschriebenen Komponenten der tragbaren Anwendung 604 werden über einen Energieversorgungsbus 616 durch
eine Batterie 618 mit Energie versorgt. Da die Anwendung 604 normalerweise
mit einer Batterie betrieben wird, sollten ihre funktionellen Komponenten,
einschließlich
des Speicherungssystems 608, so ausgelegt sein, dass sie die
erwünschte
Leistung bei geringen Energieverbrauchniveaus liefern. Darüber hinaus
sollten die in 6 gezeigten Komponenten aufgrund
der begrenzten Größe von tragbaren
Anwendungen eine relativ hohe Funktionalitätsdichte liefern. Natürlich gibt
es für
das Speicherungssystem 608 nicht-portable Anwendungen,
die nicht gezeigt sind. Diese beinhalten beispielsweise große Netzwerkserver
oder andere Rechnervorrichtungen, die von einer nichtflüchtigen
Speichervorrichtung wie dem Phasenumwandlungsspeicher profitieren
können.The components of the portable application described above 604 be via a power bus 616 through a battery 618 energized. Because the application 604 Normally powered by a battery should have their functional components, including the storage system 608 , be designed to deliver the desired performance at low power consumption levels. In addition, the in 6 shown components provide a relatively high functionality density due to the limited size of portable applications. Of course there is for the storage system 608 non-portable applications that are not shown. These include, for example, large network servers or other computing devices that may benefit from a nonvolatile storage device such as the phase change memory.
Zusammenfassend
wurden verschiedene Ausführungsformen
eines Verfahrens und eines Geräts
zum Lesen eines Speichers mit struktureller Phasenänderung
beschrieben. In der vorangehenden Beschreibung wurde die Erfindung
mit Bezug auf spezifische beispielhafte Ausführungsformen beschrieben. Es
wird jedoch offensichtlich sein, dass verschiedene Modifikationen
und Änderungen
an dieser vorgenommen werden können,
ohne den weiteren Gedanken und weiteren Bereich der Erfindung, wie
sie in den angehängten
Ansprüchen
dargelegt sind, zu verlassen. Die Patentschrift und die Zeichnungen
sind dementsprechend in einem veranschaulichenden statt in einem
beschränkenden
Sinne zu betrachten.In summary
have been different embodiments
a procedure and a device
for reading a memory with structural phase change
described. In the foregoing description, the invention
with reference to specific exemplary embodiments. It
However, it will be obvious that various modifications
and changes
can be made at this
without further thought and scope of the invention, such as
you in the attached
claims
set out to leave. The patent specification and the drawings
are accordingly in an illustrative instead of in one
restrictive
To look at the senses.
ZUSAMMENFASSUNGSUMMARY
Eine
Zelle in einem Speicher mit einer strukturellen Phasenänderung
wird programmiert, indem die Zellenspannung und der Zellenstrom
auf Programmier-Schwellenwertniveaus angehoben werden und danach
diese auf Ruheniveaus unterhalb ihrer Programmierniveaus abgesenkt
werden. Ein Vorladungsimpuls wird dann angelegt, welcher die Bitleitungsspannung
der ausgewählten
Zelle anhebt und die Zellenspannung und den Zellenstrom nicht auf ihre
Programmierniveaus anhebt. Dann wird der Zellenstrom auf ein Leseniveau
angehoben, welches unterhalb des Programmier-Schwellenwertniveaus liegt
und die Bitleitungsspannung wird mit einer Referenzspannung verglichen,
während
der Zellenstrom sich auf dem Leseniveau befindet.A
Cell in a store with a structural phase change
is programmed by the cell voltage and the cell current
be raised to programming threshold levels and thereafter
these are lowered to resting levels below their programming levels
become. A precharge pulse is then applied, which is the bitline voltage
the selected one
Cell does not lift and the cell voltage and cell current on their
Raise programming levels. Then the cell current becomes a reading level
which is below the programming threshold level
and the bit line voltage is compared to a reference voltage,
while
the cell current is at the reading level.
