DE10260817B3

DE10260817B3 - Verfahren und Vorrichtung zur Analyse von Kratzern auf Halbleiterwafern

Info

Publication number: DE10260817B3
Application number: DE10260817A
Authority: DE
Inventors: Ingo Brasack; Marco Beckmann
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2002-12-23
Filing date: 2002-12-23
Publication date: 2004-08-26
Anticipated expiration: 2022-12-24
Also published as: US6944573B2; US20040220754A1

Abstract

Zur Analyse von Kratzern auf Halbleiterwafern wird die Halbleiterwafer-Oberfläche erfasst und eine eventuelle Kratzerposition bzw. ein Kratzerverlauf auf der Halbleiteroberfläche ermittelt, wobei aus der Kratzerposition und dem Kratzerverlauf ein den Kratzer kennzeichnender Parameterwert bestimmt und dieser ermittelte Parameterwert mit Vergleichsparametern korreliert wird, die Anlagen-spezifische Kratzerpositionen und Kratzerverläufe kennzeichnen, um eine den Kratzer verursachende Anlage zu bestimmen.

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Analyse von Kratzern auf Halbleiterwafern.

Die Elektronik wird heutzutage von mikroelektronischen Bauelementen mit integrierten Schaltkreisen dominiert. Solche integrierte Schaltkreise stellen eine Funktionseinheit dar, die durch eine auf einem gemeinsamen Halbleitersubstrat realisierte Vielzahl elektrisch und mechanisch untrennbar miteinander verbundener elektronischer Funktionselemente mit Abmessungen im μm- und Sub-μm-Bereich gekennzeichnet sind.

Die Fertigung integrierter Schaltkreise ist im Wesentlichen in drei große Etappen unterteilt: Die Herstellung der Halbleiterscheibe, die Fertigung der einzelnen Chips auf der Halbleiterscheibe, im Weiteren auch Wafer genannt, und die abschließende Montage der einzelnen Chips. Das Standardverfahren zur Herstellung der Chips auf der Halbleiterscheibe ist dabei die Planartechnik. Darunter versteht man das gleichzeitige Herstellen einer großen Anzahl von Funktionselementen und deren elektrischer Verschaltung auf einer planaren Halbleiterscheibe. Die Einzelschritte lassen sich in vier große Prozessgruppen, nämlich Schichtherstellung, Lithografie, Ätzen und Dotieren einteilen, wobei die Prozessgruppen jeweils vorzugsweise in der genannten Reihenfolge in mehrfacher zyklischer Wiederholung abgearbeitet werden.

Zur Ausbildung hochintegrierter Schaltungen im Rahmen der Chipfertigung sind mehrere hundert Einzelschritte erforderlich, wobei die Halbleiterscheiben, bzw. Gruppen von Halbleiterscheiben, im weiteren auch Lose genannt, zwischen den die jeweiligen Einzelschritte ausführenden Prozessanlagen oft umgesetzt werden müssen, was üblicherweise mithilfe automatischer Handhabungs- und Montagegeräte erfolgt. Bei dieser Umsetzung der Halbleiterscheiben bzw. des Lose mit Halbleiter scheiben-Oberflächen kann es zu Defekten auf den Halbleiterscheiben kommen. Erfahrungsgemäß werden 0,1% der Wafer durch die Handhabung der Wafer in den Prozessanlagen bzw. beim Transport zwischen den Prozessanlagen beschädigt. Insbesondere kommt es durch die Handhabungsgeräte beim Umsetzen der Wafer auf den Waferrückseiten oft zu großen Kratzern, die Waferbrüche und damit einen Stillstand der Prozessanlage bewirken können. Ein solcher Stillstand der Prozessanlagen führt dann zum Ausfall von Fertigungskapazität und gleichzeitig zum Verlust des Wafers. Durch die Prozessanlagen verursachte Defekte gewinnen zunehmend auch deshalb an Bedeutung, da die Durchmesser der Halbleiterscheiben und damit die Bruchgefahr zunimmt. Darüber hinaus ist es aus Kostengründen Zielsetzung, den Waferdurchsatz bei der Chipfertigung ständig zu steigern.

Um die Störung bei der Chipfertigung aufgrund von Produktionsanlagen-spezifischen Kratzern, insbesondere auf der Waferrückseite, so gering wie möglich zu halten, ist eine schnelle und aktive Ursachenforschung und eine entsprechende Erfassung von Defekten, insbesondere von Kratzern, erforderlich. Die Ursachenforschung erfolgte bisher durch eine Oberflächeninspektion der bearbeiteten Halbleiterscheiben und dem anschließenden Versuch, die auftretenden Defekte mit den die Defekte verursachenden Prozessanlagen zu korrelieren. Solche Anlagenkorrelation gestaltet sich insbesondere aber dann schwierig, wenn ein Fehlerbild nur an wenigen Wafern auftritt. Um die Fehlerursache zu bestimmen, besteht weiterhin die Möglichkeit, Testläufe mit Blankscheiben durchzuführen, um die den Fehler verursachende Prozessanlage zu ermitteln. Dies ist jedoch zeitaufwändig und teuer und führt darüber hinaus zu einem Produktionsanlagenstop bei der Chipfertigung.

Zielsetzung der Erfindung ist es, ein Verfahren und eine Vorrichtung zur schnellen Ursachenforschung und Überwachung von Defekten auf Wafern, insbesondere von Kratzern auf Waferrückseiten, bereitzustellen und dadurch eine schnellere Fehlerbe seitigung und Verminderung des Verwurfes bzw. der Nacharbeit zu erreichen.

Diese Aufgabe wird mit einem Verfahren gemäß Anspruch 1 und einer Vorrichtung gemäß Anspruch 4 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.

Erfindungsgemäß wird zur Analyse von Kratzern auf Halbleiterwafern die Halbleiterwaferoberfläche abgetastet und eine eventuelle Kratzerposition bzw. ein Kratzerverlauf auf der Halbleiteroberfläche ermittelt. Aus der Kratzerposition und dem Kratzerverlauf wird dann ein den Kratzer kennzeichnender Parameterwert bestimmt und dieser ermittelte Parameterwert mit Vergleichswerten korreliert, die anlagenspezifische Kratzerpositionen und Kratzerverläufe kennzeichnen, um eine den Kratzer verursachende Anlage zu bestimmen.

Durch diese erfindungsgemäße Kratzerursachenforschung auf Wafern ist es möglich, schnell und einfach eine einen Kratzer verursachende Prozessanlage zu ermitteln. Damit ist keine aufwändige Ursachforschung durch Anlagenkorrelation im Rahmen eines Losvergleiches und aufwändiger Testläufe mit Blankscheiben notwendig. Gleichzeitig kann weitgehend ein Produktionsanlagenstop bei der Waferfertigung verzichtet und damit Kapazitätsverluste durch zusätzliche Anlagenkontrolle vermieden werden.

Gemäß der Erfindung ist es bevorzugt, den die Kratzerposition und den Kratzerverlauf auf der Halbleiterwaferoberfläche kennzeichnenden Parameterwert so zu bestimmen, dass durch die beiden Endpunkte des erfassten Kratzers eine Gerade zur Annäherung des Kratzerverlaufes festgelegt wird und der lotrechte Abstand des Mittelpunktes der Halbleiterwaferscheibe von der den Kratzerverlauf festlegenden Gerade als Parameterwert bestimmt wird. Diese Vorgehensweise ermöglicht eine schnelle und einfache Festlegung eines Parameters zur Korrelation von Kratzern mit Prozessanlagen. Der Aufwand zur Ermittlung des Parameters und damit der anschließend notwendige Vergleichsaufwand zur Festlegung der den Kratzer verursachenden Anlage kann auf ein Minimum reduziert werden. Der mathematische Aufwand zur Festlegung des Kratzerparameters ist minimal.

Dies gilt insbesondere dann, wenn nach einer bevorzugten Ausführungsform zur Bestimmung des den Parameterwert festlegenden lotrechten Abstandes des Mittelpunktes der Halbleiterwaferscheibe von der den Kratzerverlauf festlegenden Gerade eine Vorgehensweise gewählt wird, bei der drei Punkte auf einem Kreisumfang der Halbleiterscheibe ermittelt werden, wobei zwei der drei Punkte den Endpunkten des Kratzers im Wesentlichen tangential verlängert auf dem Kreisumfang entsprechen. Durch die Festlegung von drei Punkten lässt sich schnell und einfach der Wafermittelpunkt und -radius und daraus wiederum der lotrechte Abstand der den Kratzer darstellenden Geraden aus einer einfachen Drei-Punkte-Koordinaten-Erfassung berechnen. Diese Vorgehensweise sorgt für eine besonders einfache und schnelle Erfassung von Kratzern auf Waferoberflächen.

Die Erfindung wird anhand der beigefügten Zeichnungen näher erläutert. Es zeigt:
1 eine erfindungsgemäße Analyseeinrichtung zum Überwachen von Kratzern auf Halbleiterwafern und zur Ursachenfindung;
2 ein von der Vorrichtung nach 1 aufgenommenes Bild einer Waferrückseite mit einem Kratzer; und
3 ein erfindungsgemäßes Berechnungsverfahren zum Bestimmen eines Kratzerposition und Kratzerverlauf kennzeichnenden Parameterwerts.
Die erfindungsgemäße Vorrichtung zur Kratzeranalyse setzt sich aus einer Oberflächenabtasteinrichtung 1 und einer Ana lyseeinrichtung 2 mit Bildschirm 21 zusammen. Die Abtasteinrichtung 1 ist vorzugsweise eine optische Abtasteinheit zur automatischen Abtastung einer Waferoberfläche 3. Die Waferoberfläche 3 wird dabei, wie in 1 dargestellt ist, vorzugsweise optisch mit einer Kamera 11 im Durchlauf erfasst, um den Waferfluss bei der Chipfertigung nicht zu behindern. Statt einer optischen Erfassung, wie in 1 gezeigt, kann jedoch jedes bekannte Verfahren zur Abtastung einer Oberfläche verwendet werden. Abtastdaten werden von der Abtasteinrichtung 1 an die Analyseeinrichtung 2 geliefert, die auf einem Bildschirm 21 die abgetastete Waferoberfläche darstellt. Die Waferoberfläche 3 ist in 2 vergrößert wiedergegeben.
2 zeigt, dass sich auf der Waferoberfläche 3 ein langer Kratzer 31 befindet. Um die Ursache für diesen Kratzer 31 zu ermitteln, wird gemäß der Erfindung in der Datenverarbeitungseinheit 2 ein den Kratzer 31 kennzeichnender Parameter ermittelt und mit vorher eingespeicherten Parameterwerten die anlagenspezifische Kratzerpositionen und Kratzerverläufe kennzeichnen verglichen, um eine den Kratzer verursachende Prozessanlage bei der Waferbearbeitung festzustellen.
Kratzer werden in der Regel von Wafer-berührenden Teilen von Prozessanlagen verursacht, z.B. Handlern oder Prealignern. Die Kratzerposition und der Kratzerverlauf ist dabei Anlagenspezifisch. Im Rahmen von Testläufen werden deshalb auftretende Kratzer mit den entsprechenden Prozessanlagen korreliert und ein den jeweiligen Kratzer in Bezug auf seine Position und seinen Verlauf kennzeichnender Vergleichswert ermittelt, der in einer Datenbankeinrichtung 22 in der Analyseeinrichtung 2 abgelegt wird.
Als Parameter zum Kennzeichnen von Kratzerposition und Kratzerverlauf wird gemäß der Erfindung vorzugsweise der Abstand des Kratzers vom Mittelpunkt der Halbleiterscheibe 3 festgelegt. Hierzu wird, wie in 3 gezeigt, eine Gerade durch die beiden Endpunkte des Kratzers 31 gelegt und der lotrechte Abstand a des Mittelpunkts der Waferscheibe von der den Kratzerverlauf festlegenden Gerade berechnet. Die Festlegung der beiden Endpunkte des Kratzers kann dabei automatisch durch die Analyseeinrichtung 2, z.B. automatisch aus dem sich ergebenden Kontrast zwischen dem Kratzer und der Waferoberfläche erfolgen. Es besteht jedoch auch die Möglichkeit, dass ein Bediener der Analyseeinrichtung 2 z.B. mittels einer Maus die Endpunkte des Kratzers auf der auf dem Bildschirm 21 dargestellten Waferoberflächenabbildung 3 festlegt, wie in 3 gezeigt. Die Berechnung des lotrechten Abstands a des Mittelpunkts der Waferscheibe 3 von der den Kratzerverlauf festlegenden Geraden wird dabei vorzugsweise aus den Koordinaten von drei Punkten auf dem Umfang der Waferscheibe 3 festgelegt. Zwei Punkte (x₁, y₁) (x₂, y₂) entsprechen dabei den beiden Endpunkten des Kratzers im Wesentlichen tangential verlängert auf dem Kreisumfang. Der dritte Punkt (x₃, y₃) ist ein beliebiger weiterer Punkt auf dem Kreisumfang. Aus den Koordinaten dieser Punkte lässt sich der Radius und der Mittelpunkt der Waferscheibe bestimmen, dessen Umfang durch diese Punkte verläuft. Der Mittelpunkt (x_m, y_m) der Waferscheibe lässt sich dabei durch folgende einfache Formel berechnen: ym = [(x3 2 – x1 2 + y3 2 – y1 2)(x2 – x1) – (x2 2 – x1 2 + y2 2 – y1 2)(x3 – x1)]/2[(y3 – y1)(x2 – x1) – (y2 – y1)(x3 – x1)] xm = [(x2 2 – x1 2) + (y2 2 – y1 2) – 2ym(y2 – y1)]/2(x2 – x1)
Der Abstand der den Kratzerverlauf wiedergebenden Geraden vom Mittelpunkt der Waferscheibe ist ein den Kratzer eindeutig kennzeichnender Parameter. Durch Vergleich mit voreingespeicherten Vergleichswerten, die den durch spezifische Prozessanlagen erzeugten Kratzern bei der Chipherstellung zugeordnet sind, lässt sich auf einfache Weise eine den Kratzer verursachende Anlage festlegen. Beim Vergleich wird hierzu der Parameterwert in voreingespeicherten Vergleichswerten unter Berücksichtigung einer zulässigen vorgegebenen Minimalabwei chung korreliert und dann von der Analyseeinrichtung 2, die zum korrelierten Vergleichswert gehörende Produktionsanlage angegeben.

Claims

Verfahren zur Analyse von Kratzern auf Halbleiterwafern mit den Verfahrensschritten: Abtasten einer Halbleiterwafer-Oberfläche: Ermitteln einer Kratzerposition und eines Kratzerverlaufes auf der Oberfläche; Bestimmen eines die Kratzerposition und den Kratzerverlauf kennzeichnenden Parameterwertes, und Korrelieren des die Kratzerposition und den Katzerverlauf kennzeichnenden Parameterwertes mit anlagenspezifische Kratzerpositionen und Kratzerverläufe kenn zeichnenden Vergleichswerten, um eine den Kratzer verursachende Anlage zu bestimmen.
Verfahren nach Anspruch 1, wobei zum Bestimmen des die Kratzerposition und den Katzerverlauf auf der Oberfläche kennzeichnenden Parameterwertes die beiden Endpunkte des Kratzers bestimmt, der Kratzerverlauf durch eine Gerade durch die beiden Kratzerendpunkte festgelegt und der lotrechte Abstand des Mittelpunktes der Waferscheibe von der den Kratzerverlauf festlegenden Geraden als Parameterwert ermittelt wird.
Verfahren nach Anspruch 2, wobei der als Parameterwert festgelegte lotrechte Abstand des Mittelpunktes der Waferscheibe von der den Kratzerverlauf festlegenden Geraden durch Ermitteln von drei Punkten auf dem Kreisumfang der Waferscheibe bestimmt wird, wobei zwei der drei Punkte den beiden Endpunkten des Kratzers tangential verlängert auf den Kreisumfang entsprechen.
Vorrichtung zur Analyse von Kratzern auf Halbleiterwafern mit einer Einrichtung (1) zum Abtasten einer Halbleiterwafer-Oberfläche; und einer Analyseeinrichtung (2) zum Festlegen einer Krat zerpasition und eines Kratzerverlaufes auf der Oberfläche, zum Bestimmen eines die Kratzerposition und den Kratzerverlauf kennzeichnenden Parameterwertes, und zum Korrelieren des die Kratzerposition und den Katzerverlauf kennzeichnenden Parameterwertes mit Anlagenspezifische Kratzerpositionen und Kratzerverläufe kennzeichnenden Vergleichswerten, die in einem Datenspeicher (22) abgelegt sind, um eine den Kratzer verursachende Anlage zu bestimmen.
Vorrichtung nach Anspruch 4, wobei die Analyseeinrichtung (2) zum Festlegen der Kratzerposition und des Kratzerverlaufes auf der Oberfläche die beiden Endpunkte des Kratzers hestimmt und den Kratzerverlauf durch eine Gerade durch die beiden Kratzerendpunkte festlegt und zum Bestimmen von die Kratzerposition und den Kratzerverlauf kennzeichnenden Parameterwertes, den lotrechten Abstand des Mittelpunktes der Waferscheibe von der den Kratzerverlauf festlegenden Geraden als Parameterwert ermittelt.
Vorrichtung nach Anspruch 4, wobei die Analyseeinrichtung (2) zum Festlegen der Kratzerposition und des Kratzerverlaufes auf der Waferoberfläche drei Punkte auf dem Kreisumfang der Waferscheibe festlegt, wobei zwei der drei Punkte den beiden Endpunkten des Kratzers tangential verlängert auf den Kreisumfang entsprechen.