DE10256587A1 - Datenverarbeitungseinrichtung, insbesondere elektronisches Speicherbauteil, und hierauf bezogenes Verschlüsselungsverfahren - Google Patents

Datenverarbeitungseinrichtung, insbesondere elektronisches Speicherbauteil, und hierauf bezogenes Verschlüsselungsverfahren Download PDF

Info

Publication number
DE10256587A1
DE10256587A1 DE10256587A DE10256587A DE10256587A1 DE 10256587 A1 DE10256587 A1 DE 10256587A1 DE 10256587 A DE10256587 A DE 10256587A DE 10256587 A DE10256587 A DE 10256587A DE 10256587 A1 DE10256587 A1 DE 10256587A1
Authority
DE
Germany
Prior art keywords
processing device
data processing
access
parameter
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10256587A
Other languages
English (en)
Inventor
Markus Dr. Feuser
Sabine Sommer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Intellectual Property and Standards GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Intellectual Property and Standards GmbH filed Critical Philips Intellectual Property and Standards GmbH
Priority to DE10256587A priority Critical patent/DE10256587A1/de
Priority to AU2003302518A priority patent/AU2003302518A1/en
Priority to CNA2003801051104A priority patent/CN1720507A/zh
Priority to PCT/IB2003/005271 priority patent/WO2004051482A2/en
Priority to JP2004556613A priority patent/JP2006509287A/ja
Priority to EP03812222A priority patent/EP1576481A2/de
Priority to US10/537,517 priority patent/US7640437B2/en
Publication of DE10256587A1 publication Critical patent/DE10256587A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

Um eine Datenverarbeitungseinrichtung, insbesondere elektronisches Speicherbauteil, aufweisend mehrere zugangsgesicherte Teilbereiche, insbesondere mehrere zugangsgesicherte Speicherbereiche, mit jeweils mindestens einem zugeordneten Parameter (a¶n¶, a¶n-1¶, ..., a¶1¶, a¶0¶), insbesondere Adressierung, sowie ein Verfahren zum Verschlüsseln mindestens eines Parameters (a¶n¶, a¶n-1¶, ..., a¶1¶, a¶0¶), insbesondere der Adressierung, mindestens eines zugangsgesicherten Teilbereichs, insbesondere mindestens eines zugangsgesicherten Speicherbereichs, mindestens einer Datenverarbeitungseinrichtung, insbesondere mindestens eines elektronischen Speicherbauteils, so weiterzubilden, dass einerseits die Sicherheit derartiger Einrichtungen in maßgeblicher Weise erhöht wird und andererseits der hiermit verbundene Aufwand sowie die technische Komplexität nicht zu hoch sind, wird vorgeschlagen, dass der Parameter (a¶n¶, a¶n-1¶, ..., a¶1¶, a¶0¶) mindestens eines Teilbereichs nur bereichsweise, das heißt in Abhängigkeit mindestens eines weiteren Teilbereichs verschlüsselbar (a'¶n¶, a'¶n-1¶, ..., a'¶1¶, a'¶0¶) ist.

Description

  • Die vorliegende Erfindung betrifft eine Datenverarbeitungseinrichtung, insbesondere ein elektronisches Speicherbauteil, aufweisend mehrere zugangsgesicherte Teilbereiche, insbesondere mehrere zugangsgesicherte Speicherbereiche, mit jeweils mindestens einem zugeordneten Parameter (an, an-1, ..., a1, a0), insbesondere Adressierung.
  • Die vorliegende Erfindung betrifft des weiteren ein Verfahren zum Verschlüsseln mindestens eines Parameters (an, an-1, ..., a1, a0), insbesondere der Adressierung, mindestens eines zugangsgesicherten Teilbereichs, insbesondere mindestens eines zugangsgesicherten Speicherbereichs, mindestens einer Datenverarbeitungseinrichtung, insbesondere mindestens eines elektronischen Speicherbauteils.
  • Bei bekannten Methoden zum Verschlüsseln von geheimen Daten, wie etwa von persönlichen Daten, von Schlüsseldaten oder von anderweitig sensitiven Daten, kann eine nichtflüchtige Speichereinheit nur als kompakter physikalischer Gesamtspeicher auf mehr oder weniger feste Weise verschlüsselt werden; dies bedeutet mit anderen Worten, daß Speicher konventionellerweise nur als Gesamtheit zugangsversperrt werden können.
  • Diese aus dem Stand der Technik bekannte Verschlüsselungsmethodik ganzer I[ntegrated] C[ircuit]-Bereiche ist angesichts des hiermit verbundenen hohen Aufwands sowie aufgrund der technischen Komplexität und der fehlenden Flexibilität als nachteilig anzusehen. Aus diesem Grunde gibt es immer wieder Bestrebungen, alternative Methoden zum Verschlüsseln zugangsgesicherter Speicherbereiche oder anderer Teilbereiche zu entwickeln.
  • Werden etwa für das Ansteuern eines Speichers der Größe M = 2i = 2n+1 mit i = n + 1 Adreßleitungen eben diese Adreßleitungen über den gesamten Adreßraum verschlüsselt, so würde die Änderung einer Adreßleitung bewirken, daß sich unter Umständen mehrere Adreßleitungen ändern, und zwar auch solche Adreßleitungen, die dafür sorgen, daß eine physikalisch weit entfernte Speicherzelle adressiert wird.
  • Dies ist für eine Reihe von Speichertypen nicht sinnvoll; hierzu zählen insbesondere Speicher, die in Bereichen organisiert sind, wie etwa E[rasable] P[rogrammable] R[ead] O[nly]M[emory], E[lectrical]E[rasable]P[rogrammable] R[ead]O[nly]M[emory] oder Flash-Speicher. Ein Separieren der Adreßleitungen in eine Anzahl von Bereichen und ein nachfolgendes, jeweils unabhängiges Verschlüsseln der einzelnen Bereiche ist jedoch unter dem Gesichtspunkt der Sicherheit nicht ausreichend.
  • Ausgehend von den vorstehend dargelegten Nachteilen und Unzulänglichkeiten sowie unter Würdigung des umrissenen Standes der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Datenverarbeitungseinrichtung, insbesondere ein elektronisches Speicherbauteil, der eingangs genannten Art sowie ein hierauf bezogenes Verschlüsselungsverfahren so weiterzubilden, dass einerseits die Sicherheit derartiger Einrichtungen in maßgeblicher Weise erhöht wird und andererseits der hiermit verbundene Aufwand sowie die technische Komplexität nicht zu hoch sind.
  • Diese Aufgabe wird durch eine Datenverarbeitungseinrichtung, insbesondere durch ein elektronisches Speicherbauteil von nicht-flüchtigem Charakter, mit den im Anspruch 1 angegebenen Merkmalen sowie durch ein hierauf bezogenes Verfahren zum Verschlüsseln mit den im Anspruch 6 angegebenen Merkmalen gelöst. Vorteilhafte Ausgestaltungen und zweckmäßige Weiterbildungen der vorliegenden Erfindung sind in den jeweiligen Unteransprüchen gekennzeichnet.
  • Gemäß der Lehre der vorliegenden Erfindung wird mithin ein völlig neuartiger Ansatz zu einem bereichsweisen Verschlüsseln von Speicherinhalten geliefert, das heißt es wird eine neue Methode zum Verschlüsseln zugangsgesicherter Speichersektoren von nichtflüchtigem Charakter und/oder anderer Teilsektoren offenbart.
  • Hierzu wird durch die vorliegende Erfindung ermöglicht, Teile der (Adreß-)Parameter der Speicherbereiche auf hinsichtlich des Objekts und/oder hinsichtlich des Kunden und/oder hinsichtlich des "Die" unterschiedliche Arten zu verschlüsseln. Dies bedeutet mit anderen Worten, daß einige Teilbereiche oder Sektoren der Adresse – im Unterschied zum Stand der Technik – nicht die Gesamtheit der Adressen betreffen.
  • Erfindungsgemäß wird also die Verschlüsselung eines zugangsgesicherten Teilbereichs, insbesondere eines zugangsgesicherten Speicherbereichs, unter Berücksichtigung der jeweils zur Verfügung stehenden anderen Teilbereiche, insbesondere Speicherbereiche, vorgenommen. Hierdurch wird es ermöglicht, jeden Unterbereich mit jeweils anderen Parametern zu verschlüsseln.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann eine unverschlüsselte Adresse der Form an, an-1, ..., a1, a0 gemäß vorbeschriebener Methodik zum Verschlüsseln wie folgt aussehen: f1(an), f2(f1(an)+an-1), f3(f2(f1(an)+an-1)+an-2), ..., fn+1(fn(fn-1(...))),das heißt eine unverschlüsselte Adresse der Form an, an-1, ..., a1, a0 kann auf i = n + 1 (scramble-)Funktionen fi abgebildet werden.
  • In diesem Zusammenhang ist ersichtlich, daß ein Variieren des Parameters an, insbesondere des Adressierungsparameters, zwar Einfluß auf alle anderen Adreßleitungen haben kann, ein Variieren des Parameters an-1, jedoch keinen Einfluß auf die höchstwertige Funktion f1(an) hat.
  • Zweckmäßigerweise kann fi(a) eine beliebige eineindeutige Funktion sein, das heißt es gibt genau 2i Plain-Cipher-Paare, wobei eine unverschlüsselte Adresse an, an-1, ..., a1, a0 stets in eine einmalige verschlüsselte Adresse an', an-1', ..., a1', a'0 transformiert wird. Die Funktion fi selbst muß dagegen nicht bijektiv sein, das heißt sie muß nicht umkehrbar gewählt sein.
  • In einer vorteilhaften Weiterbildung der vorliegenden Erfindung müssen nicht alle Stufen voll ausgeführt sein, das heißt einige Funktionen fi können das betreffende Adreßbit direkt wiedergeben: a' = a. Alternativ oder in Ergänzung hierzu können die Adreßbits auch gruppiert werden; dies kann in zweckmäßiger Weise unter anderem bedeuten, daß die Inputs an die Funktionen fi sowie die Rückgabewerte von den Funktionen fi mehrere Bit breit sein können.
  • In einer vorteilhaften Ausgestaltung der vorliegenden Erfindung ist
    • – für EPROM-Speicher oder für EEPROM-Speicher eine Aufteilung in zwei Teilbereiche mit Funktionen f1(an, ..., ax) und f2(f1(ax-1, ..., a0)) und
    • – für Flash-Speicher eine Aufteilung in drei Teilbereiche mit Funktionen f1(an, ..., ax), f2(f1(ax-1, ..., ay)) und f3(f2(f1(ay-1, ..., a0)))

    nutzbar.
  • Gemäß einer besonders erfinderischen Weiterbildung können zugangsgesicherte Speicherbereiche getrennt bzw. separat gesichert werden, das heißt Randbedingungen, die einen physikalischen Speicher bedingen, werden durch die neue Methode vollständig ausgenutzt (die Vielfalt der Verschlüsselungen wird hierbei nur in unwesentlicher Weise eingeschränkt).
  • Die vorliegende Erfindung betrifft des weiteren einen Mikrocontroller, insbesondere SmartCard-Controller, aufweisend mindestens eine Datenverarbeitungseinrichtung gemäß der vorstehend dargelegten Art. Dementsprechend kann die vorbeschriebene Methode in bevorzugter Weise zum Beispiel in alle SmartCard-Entwicklungen eingebaut werden.
  • Die vorliegende Erfindung betrifft schließlich die Verwendung mindestens einer Datenverarbeitungseinrichtung, insbesondere mindestens eines elektronischen Speicherbauteils, gemäß der vorstehend dargelegten Art in mindestens einer Chipeinheit, insbesondere in mindestens einem SmartCard-Controller, in mindestens einem Reader-I[ntegrated] C[ircuit] oder in mindestens einem Kryptochipsatz, zum Beispiel im Bereich der Audio- und/oder Video-Verschlüsselung.
  • Wie bereits vorstehend erörtert, gibt es verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Hierzu wird einerseits auf die dem Anspruch 1 sowie dem Anspruch 6 nachgeordneten Ansprüche verwiesen, andererseits werden weitere Ausgestaltungen, Merkmale und Vorteile der vorliegenden Erfindung nachstehend anhand des durch 1 veranschaulichten Ausführungsbeispiels näher erläutert.
  • Es zeigt:
  • 1 in schematischer Blockdarstellung ein Ausführungsbeispiel für das auf eine Datenverarbeitungseinrichtung gemäß der vorliegenden Erfindung angewandte Verschlüsselungsverfahren gemäß der vorliegenden Erfindung.
  • Das zur Anwendung in einem elektronischen Speicherbauteil gelangende Verschlüsselungsverfahren gemäß der vorliegenden Erfindung beruht darauf, daß unverschlüsselte Adressen an, an-1, ..., a1, a0 eines zugangsgesicherten Speicherbereichs nur bereichsweise, das heißt in Abhängigkeit von einem oder mehreren weiteren Speicherbereichen verschlüsselt werden, so daß verschlüsselte Adressen a'n, a'n-1, ..., a'1, a'0 gebildet werden.
  • Hierzu sind i = n + 1 eineindeutige (→ 2' = 2n+1 Plain-Cipher-Paare) scramble-Funktionen f1, f2, ..., fn, fn+i vorgesehen, so daß die unverschlüsselten Adressen der Form an, an-1, ..., a1, a0 nach Abbilden durch die Funktionen f verschlüsselt folgendermaßen aussehen (vgl. 1): f1(an), f2(f1(an)+an-1), f3(f2(f1(an)+an-1)+an-2), ..., fn+1(fn(fn-1(...)))
  • Hierdurch wird es ermöglicht, jeden Unterbereich mit jeweils anderen Parametern zu verschlüsseln.
  • In diesem Zusammenhang ist ersichtlich, daß eine Variation der Adressen an, an-1, ..., a1, a0 zwar Einfluß auf alle anderen Adreßleitungen haben kann, eine Variation des Parameters an-1 jedoch keinen Einfluß auf die höchstwertige Funktion f1(an).
  • Alternativ zur Darstellung gemäß 1 müssen nicht alle i = n + 1 Stufen voll ausgeführt sein, das heißt einige Funktionen f können das betreffende Adreßbit auch direkt wiedergeben: a' = a.
  • Des weiteren können die Adreßbits auch gruppiert werden; dies kann unter anderem bedeuten, daß die Inputs an die Funktionen fi sowie die Rückgabewerte von den Funktionen fi mehrere Bit breit sein können.
    • a0
    erste unverschlüsselte Adresse
    a1
    zweite unverschlüsselte Adresse
    an-1
    n.te unverschlüsselte Adresse
    an
    n+1.te unverschlüsselte Adresse
    a'0
    erste verschlüsselte Adresse
    a'1
    zweite verschlüsselte Adresse
    a'n-1
    n.te verschlüsselte Adresse
    a'n
    n+1.te verschlüsselte Adresse
    f1
    erste Funktion, insbesondere erste scramble-Funktion
    f2
    zweite Funktion, insbesondere zweite scramble-Funktion
    fn
    n.te Funktion, insbesondere n.te scramble-Funktion
    fn+1
    n+1.te Funktion, insbesondere n+1.te scramble-Funktion

Claims (10)

  1. Datenverarbeitungseinrichtung, insbesondere elektronisches Speicherbauteil, aufweisend mehrere zugangsgesicherte Teilbereiche, insbesondere mehrere zugangsgesicherte Speicherbereiche, mit jeweils mindestens einem zugeordneten Parameter (an, an-1, ..., a1, a0), insbesondere Adressierung, dadurch gekennzeichnet, dass der Parameter (an, an-1, ..., a1, a0) mindestens eines Teilbereichs nur bereichsweise, das heißt in Abhängigkeit mindestens eines weiteren Teilbereichs verschlüsselbar (a'n, a'n-1, ..., a'1, a'0) ist.
  2. Datenverarbeitungseinrichtung gemäß Anspruch 1, dadurch gekennzeichnet, dass der zu verschlüsselnde Parameter (an, an-1, ..., a1, a0) in Abhängigkeit, insbesondere als Funktion (f1(an), f2(f1(an),an-1), ..., fn(fn-1(...)), fn+1(fn(fn-1(...)))), mindestens eines Parameters des weiteren Teilbereichs verschlüsselbar (a'n, a'n-1, ..., a'1, a'0) ist.
  3. Datenverarbeitungseinrichtung gemäß Anspruch 2, dadurch gekennzeichnet, dass – der Eingabewert (an, an-1, ..., a1, a0) an die Funktion (fi) und/oder – der Rückgabewert (a'n, a'n-1, ..., a'1, a'0) von der Funktion (fi) mehr als ein Bit breit ist.
  4. Datenverarbeitungseinrichtung gemäß mindestens einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Speicherbauteil – als E[rasable] P[rogrammable]R[ead]O[nly]M[emory], – als E[lectrical]E[rasable] P[rogrammable]R[ead]O[nly]M[emory] oder – als Flash-Speicher ausgebildet ist.
  5. Mikrocontroller, insbesondere SmartCard-Controller, aufweisend mindestens eine Datenverarbeitungseinrichtung gemäß mindestens einem der Ansprüche 1 bis 4.
  6. Verfahren zum Verschlüsseln mindestens eines Parameters (an, an-1, ..., a1, a0), insbesondere der Adressierung, mindestens eines zugangsgesicherten Teilbereichs, insbesondere mindestens eines zugangsgesicherten Speicherbereichs, mindestens einer Datenverarbeitungseinrichtung, insbesondere mindestens eines elektronischen Speicherbauteils, dadurch gekennzeichnet, dass der zu verschlüsselnde Parameter (an, an-1, ..., a1, a0) des Teilbereichs nur bereichsweise, das heißt in Abhängigkeit mindestens eines weiteren Teilbereichs verschlüsselt (a'n, a'n-1, ..., a'1, a'0) wird.
  7. Verfahren gemäß Anspruch 6, dadurch gekennzeichnet, dass der zu verschlüsselnde Parameter (an, an-1, ..., a1, a0) des Teilbereichs in Abhängigkeit, insbesondere als Funktion (f1(an), f2(f1(an),an-1, ..., fn(fn-1(...)), fn+1(fn(fn-1(...))), mindestens eines Parameters des weiteren Teilbereichs verschlüsselt (a'n, a'n-1, ..., a'1, a'0) wird.
  8. Verfahren gemäß Anspruch 7, dadurch gekennzeichnet, dass die Funktion fi(a) eineindeutig ist.
  9. Verfahren gemäß mindestens einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die zugangsgesicherten Teilbereiche, insbesondere die zugangsgesicherten Speicherbereiche, getrennt bzw. separat gesichert werden.
  10. Verwendung mindestens einer Datenverarbeitungseinrichtung, insbesondere mindestens eines elektronischen Speicherbauteils, gemäß mindestens einem der Ansprüche 1 bis 4 in mindestens einer Chipeinheit, insbesondere – in mindestens einem SmartCard-Controller, – in mindestens einem Reader-I[ntegrated]C[ircuit] oder – in mindestens einem Kryptochipsatz, zum Beispiel im Bereich der Audio- und/oder Video-Verschlüsselung.
DE10256587A 2002-12-04 2002-12-04 Datenverarbeitungseinrichtung, insbesondere elektronisches Speicherbauteil, und hierauf bezogenes Verschlüsselungsverfahren Withdrawn DE10256587A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10256587A DE10256587A1 (de) 2002-12-04 2002-12-04 Datenverarbeitungseinrichtung, insbesondere elektronisches Speicherbauteil, und hierauf bezogenes Verschlüsselungsverfahren
AU2003302518A AU2003302518A1 (en) 2002-12-04 2003-11-19 Address encryption method for flash memories
CNA2003801051104A CN1720507A (zh) 2002-12-04 2003-11-19 用于闪存的地址加密方法
PCT/IB2003/005271 WO2004051482A2 (en) 2002-12-04 2003-11-19 Address encryption method for flash memories
JP2004556613A JP2006509287A (ja) 2002-12-04 2003-11-19 データ処理装置、特に電子メモリ構成要素、およびそれに関連する暗号化方法
EP03812222A EP1576481A2 (de) 2002-12-04 2003-11-19 Adressenverschlüsselungsverfahren für flash-speicher
US10/537,517 US7640437B2 (en) 2002-12-04 2003-11-19 Address encryption method for flash memories

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10256587A DE10256587A1 (de) 2002-12-04 2002-12-04 Datenverarbeitungseinrichtung, insbesondere elektronisches Speicherbauteil, und hierauf bezogenes Verschlüsselungsverfahren

Publications (1)

Publication Number Publication Date
DE10256587A1 true DE10256587A1 (de) 2004-06-17

Family

ID=32318929

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10256587A Withdrawn DE10256587A1 (de) 2002-12-04 2002-12-04 Datenverarbeitungseinrichtung, insbesondere elektronisches Speicherbauteil, und hierauf bezogenes Verschlüsselungsverfahren

Country Status (7)

Country Link
US (1) US7640437B2 (de)
EP (1) EP1576481A2 (de)
JP (1) JP2006509287A (de)
CN (1) CN1720507A (de)
AU (1) AU2003302518A1 (de)
DE (1) DE10256587A1 (de)
WO (1) WO2004051482A2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8516469B2 (en) * 2005-07-25 2013-08-20 Flexera Software Llc Function binding method and system
ATE518188T1 (de) * 2005-09-21 2011-08-15 Solarflare Communications Inc Raten-pacing
US7596644B2 (en) 2006-01-11 2009-09-29 Solarflare Communications, Inc. Transmit rate pacing system and method
US7836089B2 (en) * 2007-11-08 2010-11-16 International Business Machines Corporation Data view preservation
US8347046B2 (en) * 2008-04-15 2013-01-01 Microsoft Corporation Policy framework to treat data
US9653004B2 (en) 2008-10-16 2017-05-16 Cypress Semiconductor Corporation Systems and methods for downloading code and data into a secure non-volatile memory
US9336160B2 (en) * 2008-10-30 2016-05-10 Qualcomm Incorporated Low latency block cipher
CN102591804A (zh) * 2011-01-17 2012-07-18 上海华虹集成电路有限责任公司 一种flash数据加密保护的方法
US8726037B2 (en) 2011-09-27 2014-05-13 Atmel Corporation Encrypted memory access
US10176121B2 (en) * 2013-07-15 2019-01-08 Infineon Technologies Ag Apparatus and method for memory address encryption
US10678709B2 (en) 2013-07-15 2020-06-09 Infineon Technologies Ag Apparatus and method for memory address encryption
US10534554B2 (en) * 2017-10-13 2020-01-14 Silicon Storage Technology, Inc. Anti-hacking mechanisms for flash memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081675A (en) * 1989-11-13 1992-01-14 Kitti Kittirutsunetorn System for protection of software in memory against unauthorized use
SG52302A1 (en) * 1993-03-20 1998-09-28 Mot0Rola Inc Data storage device
US5754659A (en) * 1995-12-22 1998-05-19 General Instrument Corporation Of Delaware Generation of cryptographic signatures using hash keys
US6061449A (en) * 1997-10-10 2000-05-09 General Instrument Corporation Secure processor with external memory using block chaining and block re-ordering
US7151832B1 (en) * 1999-11-18 2006-12-19 International Business Machines Corporation Dynamic encryption and decryption of a stream of data
AU2001243365A1 (en) 2000-03-02 2001-09-12 Alarity Corporation System and method for process protection
US20020048372A1 (en) * 2000-10-19 2002-04-25 Eng-Whatt Toh Universal signature object for digital data
US7127619B2 (en) * 2001-06-06 2006-10-24 Sony Corporation Decoding and decryption of partially encrypted information
US7203844B1 (en) * 2002-06-20 2007-04-10 Oxford William V Method and system for a recursive security protocol for digital copyright control
US7415109B2 (en) * 2002-08-23 2008-08-19 Qualcomm Incorporated Partial encryption and full authentication of message blocks
EP1757010A1 (de) * 2004-05-19 2007-02-28 Philips Intellectual Property & Standards GmbH Multicast-schlüsselausstellungsschema für gross- und mittelformatige szenarien und geringe anwenderseitige inanspruchnahme
JP4770425B2 (ja) * 2005-11-24 2011-09-14 富士ゼロックス株式会社 保護済み実行プログラムの作成のためのプログラム、方法及び装置
US20080229115A1 (en) * 2007-03-16 2008-09-18 Microsoft Corporation Provision of functionality via obfuscated software

Also Published As

Publication number Publication date
JP2006509287A (ja) 2006-03-16
AU2003302518A1 (en) 2004-06-23
US20060101284A1 (en) 2006-05-11
AU2003302518A8 (en) 2004-06-23
WO2004051482A2 (en) 2004-06-17
WO2004051482A3 (en) 2004-11-25
EP1576481A2 (de) 2005-09-21
CN1720507A (zh) 2006-01-11
US7640437B2 (en) 2009-12-29

Similar Documents

Publication Publication Date Title
DE3885123T2 (de) Anordnung und Verfahren für Kryptographie mit Anwendung.
DE10115118A1 (de) Verfahren zur Übertragung von Daten über einen Datenbus
DE10256587A1 (de) Datenverarbeitungseinrichtung, insbesondere elektronisches Speicherbauteil, und hierauf bezogenes Verschlüsselungsverfahren
DE2810168A1 (de) Verfahren zum sichern eines computerprogramms gegenueber entnahme bzw. wiedergabe durch einen benutzer sowie vorrichtung zur durchfuehrung des verfahrens
DE3243935A1 (de) Verfahren und anordnung zur erkennung von digitalwoertern
DE2821110A1 (de) Datenspeichereinrichtung
DE3333894C2 (de)
EP3577588A1 (de) Verfahren zur rechnergestützten obfuskation von programmcode
EP1022659B1 (de) Schaltungsanordnung zur elektonischen Datenverarbeitung
DE3603975A1 (de) Software-programmierbare logikanordnung
DE19718479C1 (de) Chipkarte mit Speicherzugriffsmaximierung und Protokollierung
WO2001006347A1 (de) Operandenstapelspeicher und verfahren zum betreiben eines operandenstapelspeichers
DE10105627A1 (de) Mehrfachanschlussspeichereinrichtung
EP0890172B1 (de) Halbleiterspeichervorrichtung
DE102010060804A1 (de) Gespeicherte Multi-Bit-Daten gekennzeichnet durch mehrdimensionale Speicherzustände
EP1472606A2 (de) Schlüsselmanagementeinrichtung und verfahren zur verschlüsselten ablage von digitalen datenwörtern
WO2004042740A1 (de) Verfahren zum betreiben einer speicheranordnung
DE2748859B2 (de)
DE10322541A1 (de) Speicherbaustein mit integrierter Adressscramblereinheit und Verfahren zum Verscrambeln einer Adresse in einem integrierten Speicher
DE102004039884A1 (de) Verfahren und System zur Beschreibung und Ausführung automatischer Tests
EP1046131A1 (de) Datenverarbeitungseinrichtung und verfahren zu dessen betrieb zum verhindern einer differentiellen stromverbrauchanalyse
DE10128752A1 (de) Verfahren zur Ablage von Daten in einen Speicherbaustein
EP1307794B1 (de) Verfahren sowie verarbeitungssystem zur ermittlung der räumlichen struktur eines steuerungssystems
DE2829293C2 (de) Verfahren zur Erzeugung zufallsähnlicher Zeichenfolgen
DE102022131254A1 (de) Verfahren zum Verschlüsseln eines Quelltextes, Verfahren zum Entschlüsseln eines Quelltextes und Entwicklungssystem

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee