DE10252060B4 - A radiation-emitting semiconductor component and method for producing a plurality of semiconductor layers - Google Patents

A radiation-emitting semiconductor component and method for producing a plurality of semiconductor layers Download PDF

Info

Publication number
DE10252060B4
DE10252060B4 DE10252060A DE10252060A DE10252060B4 DE 10252060 B4 DE10252060 B4 DE 10252060B4 DE 10252060 A DE10252060 A DE 10252060A DE 10252060 A DE10252060 A DE 10252060A DE 10252060 B4 DE10252060 B4 DE 10252060B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor
substrate
mask layer
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10252060A
Other languages
German (de)
Other versions
DE10252060A1 (en
Inventor
Andreas Weimar
Stephan Miller
Stefan Dr. Bader
Hans-Jürgen Dr. Lugauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE10252060A priority Critical patent/DE10252060B4/en
Publication of DE10252060A1 publication Critical patent/DE10252060A1/en
Application granted granted Critical
Publication of DE10252060B4 publication Critical patent/DE10252060B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00Functional characteristics
    • H01S2301/17Semiconductor lasers comprising special layers
    • H01S2301/173The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00Special growth methods for semiconductor lasers
    • H01S2304/12Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021Silicon based substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218Substrates comprising semiconducting materials from different groups of the periodic system than the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

Strahlungsemittierendes Halbleiterbauelement
– mit einem Substrat (1), auf dem eine Maskenschicht (3), enthaltend eine oder mehrere Öffnungen (4), angeordnet ist,
– mit einer Halbleiterschicht (5), die auf dem Substrat (1) im Bereich einer Öffnung (4) und auf der Maskenschicht (3) abgeschieden ist,
– bei dem der zwischen der Halbleiterschicht (5) und dem Substrat (1) liegende Teil der Maskenschicht (3) nur eine einzige Öffnung (4) aufweist, und
– bei dem die Maskenschicht (3) eine Schichtfolge von Einzelschichten (31, 32, 33) enthält, wobei wenigstens eine Einzelschicht (31, 33) Titan und wobei wenigstens eine weitere Einzelschicht (32) Aluminium enthält.
Radiation-emitting semiconductor component
- with a substrate (1) on which a mask layer (3) containing one or more openings (4) is arranged,
With a semiconductor layer (5) deposited on the substrate (1) in the region of an opening (4) and on the mask layer (3),
In which the part of the mask layer (3) lying between the semiconductor layer (5) and the substrate (1) has only a single opening (4), and
- In which the mask layer (3) comprises a layer sequence of individual layers (31, 32, 33), wherein at least one single layer (31, 33) titanium and wherein at least one further single layer (32) contains aluminum.

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein strahlungsemittierendes Halbleiterbauelement enthaltend ein Substrat sowie eine Halbleiterschicht. Ferner betrifft die Erfindung ein Verfahren zur Herstellung einer Vielzahl von Halbleiterschichten.The The invention relates to a radiation-emitting semiconductor component containing a substrate and a semiconductor layer. Further concerns the invention a method for producing a plurality of semiconductor layers.

Insbesondere bezieht sich die Erfindung auf ein epitaktisches Herstellungsverfahren für Halbleiterschichten, wobei durch laterales Wachstum eines Halbleitermaterials auf einem Substrat Halbleiterschichten geformt werden.Especially The invention relates to an epitaxial manufacturing process for semiconductor layers, wherein by lateral growth of a semiconductor material on a Substrate semiconductor layers are formed.

Ein derartiges Verfahren wird oftmals als LEO-Verfahren (Lateral Epitaxial Overgrowth) oder ELOG-Verfahren (Epitaxial Lateral Overgrowth) bezeichnet und ist beispielsweise aus Song et al., phys. stat. sol. (a) 180, S. 247 (2000), bekannt. Hierin ist die Herstellung einer Galliumnitrid-Schicht auf einem Saphirsubstrat beschrieben. Auf dem Saphirsubstrat wird zunächst eine dünne Initialschicht (seed layer) und darauf eine streifenförmige Siliziumnitrid-Maskenschicht aufgebracht. Bei der nachfolgenden Abscheidung von Trimethylgallium und Ammoniak wächst zunächst eine Mehrzahl von Galliumnitrid-Schichten zwischen den Maskenstreifen auf. Sobald die Galliumnitrid-Schichten die Dicke der Maskenschicht erreicht haben, tritt neben dem vertikalen Wachstum ein laterales Wachstum auf, so daß die Maskenschicht von den Galliumnitrid-Schichten lateral überwachsen wird. Dieser Prozeß wird fortgesetzt, bis eine geschlossene Galliumnitrid-Schicht entsteht.One Such method is often called LEO (Lateral Epitaxial Overgrowth) or ELOG (Epitaxial Lateral Overgrowth) method and is, for example, from Song et al., phys. stat. sol. (a) 180, P. 247 (2000). This is the production of a gallium nitride layer described on a sapphire substrate. On the sapphire substrate becomes first a thin one Initial layer (seed layer) and then a strip-shaped silicon nitride mask layer applied. In the subsequent deposition of trimethylgallium and ammonia is growing first a plurality of gallium nitride layers between the mask stripes on. Once the gallium nitride layers the thickness of the mask layer have reached, in addition to the vertical growth, a lateral Growth on, so that the mask layer from the gallium nitride layers overgrown laterally becomes. This process will continued until a closed gallium nitride layer is formed.

Es hat sich gezeigt, daß die Versetzungsdichte in der durch laterales Überwachsen hergestellten Galliumnitrid-Schicht vorteilhaft gering ist und sich insbesondere gegenüber einer auf das Saphirsubstrat unmittelbar aufgewachsenen Schicht durch eine höhere Kristallqualität auszeichnet.It has been shown that the Dislocation density in the gallium nitride layer produced by lateral overgrowth is advantageously low and especially against one the sapphire substrate directly grown through a layer higher crystal quality distinguished.

Weiterhin ist allgemein bekannt, daß epitaktisches Wachstum bei einer erhöhten Temperatur, beispielsweise in der Größenordnung von 1000°C stattfindet. Nach dem Epitaxieprozeß wird in der Regel das Substrat mit den darauf aufgewachsenen Epitaxieschichten auf eine für die weitere Verarbeitung zweckmäßige Temperatur und schließlich auf Umgebungstemperatur abgekühlt. Dabei können unterschiedliche thermische Ausdehnungskoeffizienten von Substrat und. Halbleiterschicht zu thermisch induzierten mechanischen Spannungen führen, wobei die Gefahr einer Beschädigung der Halbleiterschicht, beispielsweise durch Risse, besteht. Um diese Gefahr zu verringern, ist eine möglichst gute Anpassung der thermischen Ausdehnungskoeffizienten zwischen Halbleiterschicht und Substrat erforderlich.Farther is generally known that epitaxial Growth at an elevated level Temperature, for example, in the order of 1000 ° C takes place. After the epitaxy process becomes usually the substrate with the epitaxial layers grown thereon on one for further processing appropriate temperature and finally cooled to ambient temperature. It can different thermal expansion coefficients of substrate and. Semiconductor layer to thermally induced mechanical stresses to lead, being the risk of damage the semiconductor layer, for example by cracks, consists. Around To reduce danger is one possible good adaptation of the thermal expansion coefficient between Semiconductor layer and substrate required.

Bei Nitrid-Verbindungshalbleitern ist die Zahl der als Substrat geeigneten Materialien vergleichsweise gering, wobei die genannte thermische Anpassung nur bedingt möglich ist. Dadurch wird einerseits die maximal erreichbare Schichtdicke der Halbleiterschicht limitiert und andererseits die Ausbeute an rißfrei aufgewachsenen Halbleiterschichten und folglich auch die Ausbeute an damit herstellbaren Halbleiterbauelementen verringert.at Nitride compound semiconductors is the number of suitable as a substrate Materials comparatively low, said thermal Adaptation only conditionally possible is. As a result, on the one hand, the maximum achievable layer thickness the semiconductor layer limited and on the other hand the yield crack-free grown semiconductor layers and consequently also the yield reduced with it manufacturable semiconductor devices.

Als Material für das Substrat kommen insbesondere in Betracht Saphir, Spinell oder auch Siliziumcarbid. Während bei dem Material Saphir die thermische Anpassung zwischen der Halbleiterschicht und dem Substrat noch relativ gut gelingt, weshalb auf Saphir das Aufwachsen von Nitrid-Verbindungshalbleitern von ausreichender Schichtdicke möglich ist, können auf dem Substrat Siliziumcarbid nur sehr dünne Schichten aus Nitrid-Verbindungshalbleitern mit einer maximalen Schichtdicke von 3 bis 4 μm rißfrei epitaxiert werden. Da mit Hilfe der Nitrid-Verbindungshalbleiter die Herstellung von optoelektronischen Bauelementen, insbesondere Halbleiterlasern beabsichtigt ist, und da diese Bauelemente je nach Einzelfall eine hohe thermische Verlustleistung entwickeln, ist das Material Saphir wegen seiner schlechten Wärmeleitfähigkeit nur äußerst bedingt für die Herstellung von Leistungs-Laserdioden geeignet. Die Verwendung von Siliziumcarbid als Substrat hat den Vorteil einer guten Wärmeleitfähigkeit.When Material for The substrate may be considered in particular sapphire, spinel or also silicon carbide. While in the material sapphire, the thermal matching between the semiconductor layer and The substrate still works relatively well, which is why growing on sapphire of nitride compound semiconductors of sufficient thickness is possible, can on the substrate silicon carbide only very thin layers of nitride compound semiconductors with a maximum layer thickness of 3 to 4 microns are epitaxially crack-free. There with the help of nitride compound semiconductors the production of optoelectronic components, in particular Semiconductor lasers is intended, and because these components depending on the individual case developing a high thermal power dissipation is the material Sapphire because of its poor thermal conductivity only very conditionally for the production of power laser diodes suitable. The use of silicon carbide as a substrate has the advantage of good thermal conductivity.

Um die Defektdichte zu reduzieren müssen spezielle Verfahren wie beispielsweise ELOG herangezogen werden. Jedoch entstehen bei diesen Verfahren mit koaleszierenden ELOG-Schichten sehr hohe Schichtdicken (ca. 3–10 μm), so daß es auf SiC zur Rissbildung kommt und folglich keine optoelektronischen Bauelemente in einer ausreichenden Qualität herstellbar sind.Around To reduce the defect density must be special Procedures such as ELOG be used. However arise Very high in these processes with coalescing ELOG layers Layer thicknesses (about 3-10 microns), so that it on SiC comes to cracking and therefore no optoelectronic Components can be produced in a sufficient quality.

Aus der Druckschrift EP 0874405 A2 ist es darüber hinaus bekannt, die soeben beschriebenen Halbleiterschichten zur Herstellung von optoelektronischen Bauelementen zu verwenden, wobei hier Halbleiterschichten zum Einsatz gelangen, die aufgrund der darunterliegenden mehrfach streifenförmig strukturierten Maskenschicht an vielen Stellen einen elektrischen Kontakt zum Substrat haben und die auch eine relativ große Fläche auf dem Substrat bedecken. Solche Bauelemente haben den Nachteil, daß sie zwar fallweise mit ausreichender Ausbeute herstellbar sind, dann jedoch nur auf Substraten wie beispielsweise Saphir, welche jedoch hinsichtlich der Wärmeleitfähigkeit nachteilig sind. Auf Substraten wie beispielsweise Siliziumcarbid, welche hinsichtlich der thermischen Eigenschaften zu bevorzugen wären, sind die bekannten Bauelemente wegen der Gefahr der Rißbildung in den Halbleiterschichten nur mit einer sehr schlechten Ausbeute herstellbar.From the publication EP 0874405 A2 Furthermore, it is known to use the semiconductor layers just described for the production of optoelectronic components, in which case semiconductor layers are used which have an electrical contact to the substrate at many points due to the underlying multiple strip-shaped mask layer and which also have a relatively large area cover the substrate. Such components have the disadvantage that they can be produced case by case with sufficient yield, but then only on substrates such as sapphire, which, however, are disadvantageous in terms of thermal conductivity. On substrates such as silicon carbide, which would be preferable in terms of thermal properties, the known devices can be produced only with a very poor yield because of the risk of cracking in the semiconductor layers.

Die Druckschrift WO 01/27980 A1 beschreibt ein Verfahren zur Herstellung einer GaN-basierten Halbleiterstruktur unter Verwendung einer auf einem Wachstumssubstrat ausgebildeten Maske.The Document WO 01/27980 A1 describes a process for the preparation a GaN-based semiconductor structure using a a mask formed on a growth substrate.

Die Druckschrift DE 197 15 572 A1 beschreibt ein Verfahren zur Herstellung von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und dauraus hergestellte Leuchtdioden.The publication DE 197 15 572 A1 describes a method for producing epitaxial layers of a compound semiconductor on monocrystalline silicon and light-emitting diodes produced therefrom.

Die Druckschrift US 2002/0145150 A1 beschreibt ein Licht emittierendes Halbleiterbauelement sowie ein Verfahren zur Herstellung eines solchen Bauelements unter Verwendung einer Maske.The Document US 2002/0145150 A1 describes a light-emitting Semiconductor device and a method for producing such a device using a mask.

Die Druckschrift DE 199 53 609 A1 beschreibt das Dickenanpassen von waferverbundenen AlxGayInzN-Strukturen durch Laserschmelzen.The publication DE 199 53 609 A1 describes the thickness matching of wafer-bonded Al x Ga y In z N structures by laser melting.

Es ist Aufgabe der vorliegenden Erfindung, ein strahlungsemittierendes Halbleiterbauelement anzugeben, das mit einer großen Ausbeute herstellbar ist. Es ist darüber hinaus Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung von Halbleiterschichten anzugeben, die zur Herstellung der strahlungsemittierenden Halbleiterbauelemente geeignet sind.It Object of the present invention, a radiation-emitting Specify semiconductor device with a high yield can be produced. It is about it In addition, an object of the present invention is a process for the preparation of semiconductor layers to be used for the production of the radiation-emitting Semiconductor devices are suitable.

Die Aufgaben werden gelöst durch ein strahlungsemittierendes Halbleiterbauelement gemäß Patentanspruch 1 sowie durch ein Verfahren zur Herstellung von Halbleiterschichten gemäß Patentanspruch 11. Vorteilhafte Weiterbildungen des Halbleiterbauelementes bzw. des Verfahrens sind Gegenstand der abhängigen Ansprüche.The objects are achieved by a radiation-emitting semiconductor component according to claim 1 and by a method for producing semiconductor layers according to claim 11 , Advantageous developments of the semiconductor component or the method are the subject of the dependent claims.

Es wird ein strahlungsemittierendes Halbleiterbauelement angegeben mit einem Substrat, auf dem eine Maskenschicht angeordnet ist. Die Maskenschicht enthält dabei eine oder mehrere Öffnungen. Ferner ist eine Halbleiterschicht vorgesehen, die auf dem Substrat im Bereich einer Öffnung sowie auf der Maskenschicht abgeschieden ist. Der zwischen der Halbleiterschicht und dem Substrat liegende Teil der Maskenschicht weist dabei nur eine einzige Öffnung auf. Die Maskenschicht enhält ferner eine Schichtfolge von Einzelschichten, wobei wenigstens eine Einzelschicht Titan und wobei wenigstens eine weitere Einzelschicht (32) Aluminium enthält.It is a radiation-emitting semiconductor device indicated with a substrate on which a mask layer is arranged. The mask layer contains one or more openings. Furthermore, a semiconductor layer is provided, which is deposited on the substrate in the region of an opening and on the mask layer. The lying between the semiconductor layer and the substrate portion of the mask layer in this case has only a single opening. The mask layer further contains a layer sequence of individual layers, wherein at least one individual layer comprises titanium and at least one further individual layer ( 32 ) Contains aluminum.

Das Halbleiterbauelement hat den Vorteil, daß es mit großer Ausbeute rißfrei herzustellen ist. Dieser Vorteil ergibt sich daraus, daß die Halbleiterschicht nur einen sehr kleinen Bereich des Substrates, nämlich nur den Bereich des Substrates, der im Bereich einer einzigen Öffnung der Maskenschicht liegt, bedeckt.The Semiconductor device has the advantage that it with high yield crack-free is to produce. This advantage results from the fact that the semiconductor layer only a very small area of the substrate, namely only the area of the substrate, in the area of a single opening the mask layer lies, covered.

Hier fließt die Überlegung mit ein, daß die Halbleiterschicht insoweit mit wenig Rissen hergestellt werden kann, als die Fläche der Halbleiterschicht derart begrenzt ist, daß thermomechanische Spannungen, wie sie nach dem Abkühlen der frisch aufgewachsenen Halbleiterschicht entstehen, in der Halbleiterschicht teilweise abgebaut werden. Indem bei dem Halbleiterbauelement die Halbleiterschicht auf einen sehr kleinen Bereich des Substrates begrenzt ist, können sich die thermomechanischen Spannungen zum Teil oder sogar ganz abbauen, so daß die Gefahr der Rißbildung vermindert ist.Here flows the consideration with that the semiconductor layer in so far as little cracks can be made than the area of the Semiconductor layer is limited such that thermomechanical stresses, as they cool after the newly grown semiconductor layer arise in the semiconductor layer partially degraded. In the case of the semiconductor component, the Semiconductor layer on a very small area of the substrate is limited the thermo-mechanical stresses partly or even completely break down, so that the Risk of cracking is reduced.

Es wird darüber hinaus ein Verfahren zur Herstellung einer Vielzahl von Halbleiterschichten angegeben, wobei in einem ersten Schritt ein Substrat bereitgestellt wird. In einem darauffolgenden Schritt wird eine Maskenschicht auf das Substrat aufgebracht. Es wird eine Maskenschicht aufgebracht, die eine Mehrzahl von Öffnungen aufweist. Danach wird ein Halbleitermaterial auf dem Substrat und auf an die Öffnungen angrenzende Abschnitte der Maskenschicht aufgewachsen. Dabei werden Abschnitte der Maskenschicht lateral von dem Halbleitermaterial überwachsen. Die Öffnungen der Maskenschicht sind dabei so voneinander beabstandet, daß zu benachbarten Öffnungen gehörende Halbleiterschichten durch einen Spalt lateral voneinander beabstandet sind. Die Maskenschicht enhält dabei eine Schichtfolge von Einzelschichten, wobei wenigstens eine Einzelschicht Titan und wobei wenigstens eine weitere Einzelschicht (32) Aluminium enthält.In addition, a method for producing a multiplicity of semiconductor layers is specified, wherein a substrate is provided in a first step. In a subsequent step, a mask layer is applied to the substrate. A mask layer is applied which has a plurality of openings. Thereafter, a semiconductor material is grown on the substrate and on portions of the mask layer adjacent to the openings. In this case, portions of the mask layer are overgrown laterally by the semiconductor material. The openings of the mask layer are spaced apart from one another such that semiconductor layers belonging to adjacent openings are laterally spaced apart by a gap. The mask layer contains a layer sequence of individual layers, wherein at least one single layer of titanium and at least one further individual layer ( 32 ) Contains aluminum.

Indem das hier angegebene Verfahren abweichend vom bekannten ELOG-Verfahren so durchgeführt wird, daß die lateral auf der Maskenschicht aufwachsenden Bereiche der Halbleiterschicht zwischen zwei Öffnungen nicht zusammenwachsen, kann auf einem einzigen Substrat eine Vielzahl einzelner Halbleiterschichten hergestellt werden, welche jeweils nur eine einzige Öffnung des zugehörigen Maskenschichtabschnittes zum Substrat aufweisen und welche deswegen gut geeignet sind, um das hier angegebene Halbleiterbauelement herzustellen. Indem auf ein Zusammenwachsen der einzelnen in einer jeden Öffnung der Maskenschicht aufgewachsenen Halbleiterschichten verzichtet wird, gelingt es, die übliche im ELOG-Verfahren hergestellte Halbleiterschicht, welche zusammenhängend mehrere Öffnungen in der Maskenschicht überdeckt, so in einzelne Halbleiterschichten aufzuteilen, daß jede einzelne Halbleiterschicht nur noch eine sehr kleine Fläche auf dem Substrat bedeckt, wodurch sich thermomechanische Spannungen optimal an den Rändern der einzelnen Halbleiterschichten abbauen können, wodurch die Gefahr der Bildung von Rissen in den einzelnen Halbleiterschichten stark reduziert wird.By doing the method specified here deviates from the known ELOG method so performed will that the laterally on the mask layer growing areas of the semiconductor layer between two openings can not grow together, on a single substrate a variety individual semiconductor layers are produced, each of which only a single opening the associated mask layer portion to the substrate and which are therefore well suited to to produce the semiconductor device specified here. By on a growing together of the individual in each opening of the Mask layer grown on semiconductor layers is omitted, manages to do the usual in the ELOG process produced semiconductor layer, which contiguous multiple openings covered in the mask layer, into individual semiconductor layers so that each individual semiconductor layer only a very small area covered on the substrate, causing thermomechanical stresses optimal at the edges can degrade the individual semiconductor layers, whereby the risk of Formation of cracks in the individual semiconductor layers greatly reduced becomes.

Abgesehen davon, daß bei dem hier beschriebenen Verfahren ein Zusammenwachsen der lateral über einem Abschnitt der Maskenschicht wachsenden Halbleiterschichten nicht mehr vorgesehen ist, können im übrigen in einer bevorzugten Ausführungsform des Verfahrens die Verfahrensschritte nach dem bekannten ELOG-Verfahren verwendet werden, welche beispielsweise aus den Druckschriften EP 0874405 A2 sowie EP 0942459 A1 bekannt sind, wobei auf den Offenbarungsgehalt der beiden Druck- schriften ausdrücklich Bezug genommen wird.Apart from the fact that in the method described here, a merging of Moreover, in a preferred embodiment of the method, the method steps according to the known ELOG method can be used, which are known for example from the publications EP 0874405 A2 such as EP 0942459 A1 The contents of the two publications are expressly incorporated by reference.

Dabei zeichnet sich der durch laterales Wachstum aus einem Abschnitt der Maskenschicht gewachsene Teil der Halbleiterschicht durch eine besonders geringe Versetzungsdichte aus, was für die Herstellung von strahlungsemittierenden Halbleiterbauelementen vorteilhaft ist.there characterized by lateral growth of a section of the Mask layer grown part of the semiconductor layer by a particularly low dislocation density, resulting in the production of radiation-emitting Semiconductor devices is advantageous.

Bei einer vorteilhaften Ausgestaltung des Verfahrens wird die Maskenschicht in zwei Schritten aufgebracht. In einem ersten Schritt wird eine geschlossene Maskenschicht abgeschieden. Nachfolgend wird die Maskenschicht in einem zweiten Schritt strukturiert, wobei insbesondere die genannten Öffnungen in der Maskenschicht ausgebildet werden. Als Maskenmaterial kann beispielsweise im ersten Schritt eine geschlossene Siliziumoxid- oder Siliziumnitrid-Schicht gebildet werden. Auch metallische Maskenschichten, die beispielsweise Nickel enthalten können, sind für das Verfahren geeignet. Die Strukturierung kann mittels eines herkömmlichen photolithographischen Verfahrens erfolgen.at In an advantageous embodiment of the method, the mask layer applied in two steps. In a first step, a closed mask layer deposited. The following is the mask layer structured in a second step, wherein in particular said openings be formed in the mask layer. As a mask material can For example, in the first step, a closed silica or silicon nitride layer are formed. Also metallic mask layers, which may contain nickel, for example, are for the process suitable. The structuring can be done by means of a conventional photolithographic Procedure done.

Eine vorteilhafte Weiterbildung des Verfahrens besteht darin, vor der Ausbildung der Maskenschicht eine Initialschicht (seed layer) auf dem Substrat aufzuwachsen. Vorzugsweise wird hierfür ein Material der nachfolgend auf zuwachsenden Halbleiterschicht, ein Material aus dem selben Halbleitersystem oder ein Material, das zumindest teilweise die Bestandteile der nachfolgend aufzubringenden Halbleiterschicht enthält, verwendet.A advantageous development of the method is in front of the Forming the mask layer on an initial layer (seed layer) grow up the substrate. Preferably, this is a material the subsequent growth of the semiconductor layer, a material from the same semiconductor system or a material that at least partially the components of the semiconductor layer to be applied subsequently contains used.

Das Verfahren eignet sich insbesondere zur Herstellung einer Halbleiterschicht, die einen Nitrid-Verbindungshalbleiter enthält. Unter einem Nitrid-Verbindungshalbleiter sind insbe sondere Nitrid-Verbindungen von Elementen der dritten und/oder fünften Hauptgruppe des Periodensystems der chemischen Elemente wie beispielsweise GaN, InN, AlN, InGaN, AlGaN oder AlInGaN zu verstehen. Als Substrat eignet sich beispielsweise ein Siliziumkarbid- oder ein Saphirsubstrat. Als Initialschicht wird in diesem Fall vorzugsweise ebenfalls eine Schicht eines Nitrid-Verbindungshalbleiters verwendet.The Method is particularly suitable for the production of a semiconductor layer, which contains a nitride compound semiconductor. Under a nitride compound semiconductor are in particular special nitride compounds of elements of the third and / or fifth Main group of the Periodic Table of the chemical elements such as GaN, InN, AlN, InGaN, AlGaN or AlInGaN. As a substrate For example, a silicon carbide or a sapphire substrate is suitable. As an initial layer in this case is preferably also a Layer of a nitride compound semiconductor used.

Mit einer nach dem Verfahren hergestellten Halbleiterschicht werden vorzugsweise elektronische Halbleiterbauelemente gefertigt. Nitrid-Verbindungshalbleiterschichten eignen sich insbesondere für optoelektronische, beispielsweise strahlungsemittierende Bauelemente. Bei solchen Bauelementen, die in der Regel als Lumineszenzdiode, zum Beispiel in Form einer Leucht- oder Laserdiode, ausgebildet sind, ist eine aktive strahlungserzeugende Schicht vorgesehen, die GaN, InGaN, AlGaN oder AlInGaN enthalten kann. Diese aktive Schicht kann innerhalb der oben beschriebenen, mittels Überwachsen hergestellten Halbleiterschicht ausgebildet oder bevorzugt auf dieser Halbleiterschicht aufgewachsen sein. Derartige Bauelementstrukturen können auch noch andere Halbleiterschichten, beispielsweise Wellenleiter-, Quantentopf-, Mantel- und/oder Kontaktschichten umfassen.With a semiconductor layer produced by the method preferably manufactured electronic semiconductor devices. Nitride compound semiconductor layers are particularly suitable for optoelectronic, for example radiation-emitting components. In such devices, usually as a light emitting diode, For example, in the form of a light emitting diode or laser diode, are formed, an active radiation-generating layer is provided, the GaN, InGaN, AlGaN or AlInGaN. This active layer can within the above-described overgrown semiconductor layer formed or preferably grown on this semiconductor layer be. Such device structures may also include other semiconductor layers, For example waveguide, quantum well, cladding and / or contact layers include.

Da bei dem hier angegebenen Halbleiterbauelement die Kontaktfläche der Halbleiterschicht zum Substrat stark reduziert ist, ist es vorteilhaft, wenn die Maskenschicht elektrisch leitfähig ist. In diesem Fall kann nämlich die gesamte Fläche der Halbleiterschicht zur elektrischen Kontaktierung verwendet werden, was den Vorteil von geringen Stromdichten und damit weniger starker Materialbeanspruchung beim Betrieb des in der Halbleiterschicht befindlichen optoelektronischen Bauelements zur Folge hat. Im allgemeinen soll die Maskenschicht aus einem Material bestehen, das im wesentlichen kein Kristallwachstum der aufzuwachsenden Halbleiterschicht erlaubt. Nur in diesem Fall ist gewährleistet, daß das Wachstum des Halbleitermaterials im Bereich der Maskenschicht im wesentlichen lateral erfolgt.There in the case of the semiconductor component specified here, the contact surface of the Semiconductor layer to the substrate is greatly reduced, it is advantageous when the mask layer is electrically conductive. In this case can namely the entire area the semiconductor layer can be used for electrical contacting, which has the advantage of low current densities and thus less strong Material stress during operation of the in the semiconductor layer located optoelectronic component has the consequence. In general the mask layer should consist of a material that is substantially no crystal growth of the growing semiconductor layer allowed. Only in this case is guaranteed that growth of the semiconductor material in the region of the mask layer substantially takes place laterally.

In einer Ausführungsform des Halbleiterbauelements kann die Maskenschicht ein als Kontaktmaterial zur angrenzenden Schicht geeignetes Material, beispielsweise Titan, enthalten.In an embodiment of the semiconductor device, the mask layer as a contact material suitable material for the adjacent layer, for example titanium, contain.

In allen Ausführungsformen des Halbleiterbauelements enthält die Maskenschicht eine Schichtfolge von Einzelschichten. In der Schichtfolge ist wenigstens eine Einzelschicht vorhanden, die Titan enthält. Wenigstens eine weitere Einzelschicht enthält Aluminium. Auf diese Art und Weise kann vorteilhaft eine Schichtfolge von Titan- und Aluminium-haltigen Schichten für die Maskenschicht verwendet werden. Der Vorteil einer Titan-Aluminium-Schichtfolge besteht darin, daß Aluminium ein sehr gutes n-Kontaktmaterial zu n-GaN ist. Da jedoch Aluminium im Gegensatz zu Titan schlecht auf n-GaN haftet, dient das Titan als Haftvermittler für das Aluminium.In all embodiments of the semiconductor device the mask layer is a layer sequence of individual layers. In the Layer sequence is present at least one single layer, the titanium contains. At least one further single layer contains aluminum. In this manner and manner can advantageously a layer sequence of titanium and aluminum-containing layers for the Mask layer can be used. The advantage of a titanium-aluminum layer sequence is that aluminum is a very good n-contact material to n-GaN. However, since aluminum In contrast to titanium, it has poor adhesion to n-GaN, which is why titanium is used as a bonding agent for the aluminum.

Des weiteren ist ein Halbleiterbauelement vorteilhaft, bei dem das Substrat eine gute Wärmeleitfähigkeit aufweist. Ein solches Substrat hat den Vorteil, daß die beim Betrieb des Halbleiterbauelements entstehende Verlustwärme gut abgeleitet werden kann, wodurch die thermische Belastbarkeit des Halbleiterbauelements in vorteilhafter Art und Weise steigt.Of Further, a semiconductor device is advantageous in which the substrate a good thermal conductivity having. Such a substrate has the advantage that the at Operation of the semiconductor device resulting heat loss good can be derived, whereby the thermal capacity of the semiconductor device in an advantageous manner increases.

Es ist des weiteren vorteilhaft, als Substrat ein Material zu verwenden, daß Siliziumcarbid enthält oder sogar das Substrat aus reinem Siliziumcarbid zu fertigen. Siliziumcarbid hat den Vorteil, daß es epitaktisches Wachstum von Nitrid-Verbindungshalbleitern, ggf. unter Verwendung einer Initialschicht, erlaubt. Darüber hinaus hat Siliziumcarbid den Vorteil, daß es elektrisch leitfähig ist, wodurch eine vertikale Kontaktierung des Halbleiterbauelements ermöglicht wird.It is also advantageous to use as a substrate a material, that silicon carbide contains or even fabricate the substrate from pure silicon carbide. silicon carbide has the advantage that it is epitaxial Growth of nitride compound semiconductors, possibly using an initial layer, allowed. In addition, has silicon carbide the advantage of that electrically conductive is, whereby a vertical contacting of the semiconductor device is possible.

Die vertikale Kontaktierung des Halbleiterbauelements hat den Vorteil, daß die aus Platzgründen oft schwierige Anbringung von zwei Kontakten auf der Oberfläche der Halbleiterschicht vermieden werden kann. Bei der vertikalen Kontaktierung wird nämlich nur ein einziger Kontakt auf der Oberseite der Halbleiterschicht benötigt. Der andere Kontakt zur Kontaktierung des Halbleiterbauelements wird von der Substratunterseite her herangeführt, wo durch die elektrische Leitfähigkeit des Substrats sowie der Halbleiterschicht selbst eine ausreichende Kontaktierung sichergestellt ist.The vertical contacting of the semiconductor device has the advantage that the for reasons of space often difficult attachment of two contacts on the surface of the Semiconductor layer can be avoided. For vertical contacting that is only a single contact on top of the semiconductor layer needed. The other contact for contacting the semiconductor device is of the substrate underside ago introduced, where by the electric conductivity the substrate and the semiconductor layer itself sufficient contact is ensured.

Siliziumcarbid hat des weiteren den Vorteil, daß es eine gute Wärmeleitfähigkeit aufweist.silicon carbide has the further advantage that it has a good thermal conductivity having.

In einer Ausführungsform des Halbleiterbauelementes ist ein erster elektrischer Kontakt auf der Oberseite der Halbleiterschicht vorgesehen. Ein zweiter elektrischer Kontakt ist auf der Unterseite des Substrates vorgesehen. Auf diese Art und Weise gelingt die vorteilhafte Realisierung einer vertikalen Kontaktierung des Bauelements. Für den Fall, daß die Maskenschicht aus einem elektrisch leitfähigen Material besteht, wird zusätzlich noch die Kontaktfläche von der Unterseite des Substrates her versorgt, was zu vorteilhaft reduzierten Stromdichten beim Betrieb des Bauelements führt.In an embodiment of the semiconductor device is a first electrical contact the top of the semiconductor layer is provided. A second electrical Contact is provided on the bottom of the substrate. To this Way succeeds the advantageous realization of a vertical contact of the component. For the case that the Mask layer consists of an electrically conductive material is additionally still the contact area supplied from the bottom of the substrate ago, which is too advantageous reduced current densities during operation of the device leads.

In einer anderen Ausführungsform des Bauelementes ist auf der Oberseite der Halbleiterschicht ein erster elektrischer Kontakt vorgesehen. Ein zweiter elektrischer Kontakt ist auf dem von der Halbleiterschicht freien Teil der Oberfläche der Maskenschicht vorgesehen. Diese Ausführungsform des Bauelements ist insbesondere dann von Vorteil, wenn die Maskenschicht elektrisch leitfähig ist. Dann kann nämlich durch den auf der Maskenschicht aufgebrachten elektrischen Kontakt eine laterale Kontaktierung des Bauelements erfolgen. Dabei hat man in diesem Fall den zusätzlichen Vorteil, daß die Kontakte nicht beide auf die relativ kleinflächige Halbleiterschicht aufge bracht werden müssen, was den Aufwand für die Prozessierung, insbesondere für die Maskierung und Strukturierung der Kontakte in vorteilhafter Weise reduziert. Damit werden auch die Kosten für die Herstellung des Bauelements reduziert. Seitlich, also auf dem von der Halbleiterschicht freien Teil der Oberfläche der Maskenschicht ist ausreichend Platz für die Anbringung eines weiteren elektrischen Kontakts, der mit relativ geringem Strukturierungsaufwand aufgebracht werden kann.In another embodiment of the device is on the top of the semiconductor layer provided first electrical contact. A second electrical Contact is on the part of the surface free of the semiconductor layer Mask layer provided. This embodiment of the device is particularly advantageous if the mask layer electrically conductive is. Then you can by the electrical contact applied to the mask layer a lateral contacting of the device take place. It has one in this case the additional one Advantage that the Not both contacts on the relatively small-area semiconductor layer brought up Need to become, what the effort for the processing, in particular for the masking and structuring the contacts reduced in an advantageous manner. So too the price for reduces the production of the device. Sideways, so on the of the semiconductor layer free part of the surface of the mask layer is sufficient space for the attachment of another electrical contact with the relative low structuring effort can be applied.

In einer Ausführungsform des Bauelements enthält die Halbleiterschicht eine zur Emission von Licht geeignete aktive Zone. Eine solche aktive Zone ist beispielsweise erforderlich für die Realisierung von Laserdioden.In an embodiment of the device contains the semiconductor layer is an active one suitable for emitting light Zone. Such an active zone is required, for example, for the realization of Laser diodes.

Das Verfahren zur Herstellung einer Vielzahl von Halbleiterschichten kann in einer Ausführungsform so ausgestaltet sein, daß die Öffnungen der Maskenschicht die Form von parallelen Streifen ausbilden. Diese Ausführungsform des Verfahrens hat den Vorteil, daß die in den ELOG-Prozessen üblichen Ergebnisse von streifenförmigen Halbleiterschichten erzielt werden können.The Method for producing a plurality of semiconductor layers can in one embodiment be designed so that the openings the mask layer form the form of parallel stripes. These embodiment of the method has the advantage that the usual in the ELOG processes results of strip-shaped Semiconductor layers can be achieved.

Es ist dabei vorteilhaft, wenn die Öffnungen der Maskenschicht eine Breite zwischen 5 und 20 μm aufweisen. Die Öffnung muß dabei eine Mindestbreite aufweisen, da ansonsten ein vernünftiges Wachstum des Halbleitermaterials nicht vonstatten gehen kann. Andererseits sollte die Öffnung so schmal wie möglich sein, da das über der Öffnung aufgewachsene Halbleitermaterial eine hohe Dichte von Defekten aufweist und somit für die Ausbildung von Halbleiterbauelementen der hier gewünschten Art nicht geeignet ist.It is advantageous if the openings of the Mask layer have a width between 5 and 20 microns. The opening must be there have a minimum width, otherwise a reasonable Growth of the semiconductor material can not take place. on the other hand should the opening as narrow as possible be that over there the opening grown semiconductor material has a high density of defects and thus for the formation of semiconductor devices of the desired here Kind is not suitable.

Es ist des weiteren vorteilhaft, den Abstand zwischen den einzelnen Öffnungen so zu wählen, daß er zwischen 100 und 200 μm beträgt.It is also advantageous, the distance between the individual openings to choose so that he between 100 and 200 μm is.

Ein Abstand dieser Größenordnung erleichtert es, Halbleiterschichten mit einer für die Herstellung von optoelektronischen Bauelementen notwendigen Mindestschichtdicke herzustellen, ohne daß die Gefahr besteht, daß benachbarte Halbleiterschichten im Laufe des Prozesses zusammenwachsen.One Distance of this magnitude facilitates semiconductor layers with one for the production of optoelectronic Building components necessary minimum layer thickness, without that the There is a risk that neighboring Growing semiconductor layers in the course of the process.

Desweiteren ist es vorteilhaft, das Verfahren zur Herstellung der Halbleiterschichten so fortzusetzen, daß nach der Herstellung mehrerer Halbleiterschichten auf einem einzigen Substrat dieses Substrat in einzelne Teile unterteilt wird, wobei jeder Teil des Substrats einer Halbleiterschicht entspricht. Dies wird dadurch erzielt, daß die Unterteilung des Substrats entlang der Spalte durchgeführt wird, die die einzelnen Halbleiterschichten voneinander trennen. Dadurch gelingt in besonders vorteilhafter Art und Weise die Herstellung einer Vielzahl von Halbleiterbauelementen, wobei die Ausbeute sehr hoch ist, da die Art der Bildung von Rissen sehr stark reduziert ist.Furthermore it is advantageous, the method for producing the semiconductor layers continue so that after the production of multiple semiconductor layers on a single Substrate of this substrate is divided into individual parts, wherein each part of the substrate corresponds to a semiconductor layer. this will achieved by the Subdivision of the substrate along the column is performed which separate the individual semiconductor layers from each other. Thereby manages the production in a particularly advantageous manner a variety of semiconductor devices, the yield is very is high, since the type of formation of cracks is greatly reduced is.

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert.In the following the invention is based on Embodiments and the associated figures explained in more detail.

1 zeigt beispielhaft ein Substrat während der Durchführung des Verfahrens zur Herstellung von Halbleiterschichten in einer perspektivischen Darstellung. 1 shows by way of example a substrate during the implementation of the method for producing semiconductor layers in a perspective view.

2 zeigt das Substrat aus 1 zu einem späteren Zeitpunkt des Verfahrens. 2 shows the substrate 1 at a later stage of the procedure.

3 zeigt ein Beispiel für die Ausbildung der Maskenschicht. 3 shows an example of the formation of the mask layer.

4 zeigt beispielhaft ein Halbleiterbauelement in einem schematischen Querschnitt. 4 shows by way of example a semiconductor device in a schematic cross section.

5 zeigt beispielhaft ein weiteres Halbleiterbauelement in einem schematischen Querschnitt. 5 shows by way of example a further semiconductor component in a schematic cross section.

1 zeigt ein Substrat 1, auf dem eine Initialschicht 2 aufgebracht ist, welche den Unterschied in den Gitterkonstanten zwischen der aufzuwachsenden III-V-Nitridhalbleiterschicht und dem Substrat 1 verringert. Als derartige Pufferschicht eignet sich beispielsweise eine ZnO-Schicht, eine MgO-Schicht oder eine III-V-Nitridhalbleiterschicht (AlN, GaN, AlGaN, InGaN), die nicht mittels des hier beschriebenen Verfahrens hergestellt worden ist. Grundsätzlich ist das hier beschriebene Verfahren aber auch ohne eine solche Pufferschicht mit dem gewünschten Ergebnis durchführbar. 1 shows a substrate 1 on which an initial layer 2 which shows the difference in lattice constants between the III-V nitride semiconductor layer to be grown and the substrate 1 reduced. As such buffer layer, for example, a ZnO layer, an MgO layer or a III-V nitride semiconductor layer (AlN, GaN, AlGaN, InGaN) which has not been produced by the method described herein are suitable. In principle, however, the method described here can also be carried out without the need for such a buffer layer with the desired result.

Vorzugsweise wird die III-V-Nitridhalbleiterschicht mittels metallorganisch-chemischer Gasphasenepitaxie (MOVPE) auf das Substrat aufgewachsen. Unter den Begriff III-V-Nitridhalbleiter fallen im vorliegenden Zusammenhang die von GaN abgeleiteten oder mit GaN verwandten Materialien sowie darauf aufbauende, beispielsweise ternäre oder quaternäre Mischkristalle. Insbesondere fallen hierunter die Materialien AlN, InN, AlGaN (Al1-xGaxN, 0 ≤ x ≤ 1), InGaN (In1-XGaxN, 0 ≤ x ≤ 1), InAlN (In1-xAlxN, 0 ≤ x ≤ 1) und AlInGaN (Al1-x-yInxGayN, 0 ≤ x ≤ 1, 0 ≤ y ≤ 1).Preferably, the III-V nitride semiconductor layer is grown on the substrate by organometallic-chemical vapor phase epitaxy (MOVPE). In the present context, the term III-V nitride semiconductors includes the materials derived from GaN or materials related to GaN and, for example, ternary or quaternary mixed crystals based thereon. In particular, these include the materials AlN, InN, AlGaN (Al 1-x Ga x N, 0 ≦ x ≦ 1), InGaN (In 1-X Ga x N, 0 ≦ x ≦ 1), InAlN (In 1-x Al x N, 0 ≤ x ≤ 1) and AlInGaN (Al 1-xy In x Ga y N, 0 ≤ x ≤ 1, 0 ≤ y ≤ 1).

Im folgenden bezieht sich die Bezeichnung "III-V-Nitridhalbleiter" auf die oben beschriebene Gruppe von Materialien. Weiterhin umfaßt diese Bezeichnung Materialien, die zur Ausbildung von Pufferschichten bei der epitaktischen Herstellung von Schichten der angeführten Materialsysteme verwendet werden.in the Next, the term "III-V nitride semiconductor" refers to the group described above of materials. Furthermore included These designation materials used to form buffer layers in the epitaxial production of layers of the listed material systems be used.

Auf das Substrat 1 bzw. auf die Initialschicht 2 auf dem Substrat 1 wird dann zunächst eine Maskenschicht 3 aufgebracht. Vorzugsweise ist die Maskenschicht 3 streifenförmig ausgebil det. Alternativ sind jedoch auch Gitterstrukturen und dergleichen möglich.On the substrate 1 or on the initial layer 2 on the substrate 1 then becomes a mask layer first 3 applied. Preferably, the mask layer is 3 strip-shaped ausgebil det. Alternatively, however, grid structures and the like are possible.

Wie im Querschnitt der Figur dargestellt, dient als Basis für die epitaktisch auf zuwachsende Halbleiterschicht 5 ein Substrat 1 aus einem nicht auf III-V-Nitridhalbleiter basierenden Material, das vorzugsweise einen geringeren thermischen Ausdehnungskoeffizienten aufweist als das auf zuwachsende III-V-Nitridhalbleitermaterial. Als Substrat 1 wird beispielsweise Siliziumcarbid (SiC) verwendet, es können aber beispielsweise auch Saphir-Substrate, ZnS-Substrate, GaAs-Substrate, Spinell (MgAl2O4)-Substrate oder Si-Substrate eingesetzt werden.As shown in the cross section of the figure, serves as a basis for the epitaxially grown semiconductor layer 5 a substrate 1 of a non-III-V nitride semiconductor-based material, which preferably has a lower coefficient of thermal expansion than the growing III-V nitride semiconductor material. As a substrate 1 For example, silicon carbide (SiC) is used, but for example, sapphire substrates, ZnS substrates, GaAs substrates, spinel (MgAl 2 O 4 ) substrates, or Si substrates may also be used.

Auf die Initialschicht 2 ist die Maskenschicht 3 aufgebracht. Sie ist durch streifenförmige, parallel zueinander verlaufende Öffnungen 4 in parallele Streifen unterteilt.On the initial layer 2 is the mask layer 3 applied. It is characterized by strip-shaped, mutually parallel openings 4 divided into parallel stripes.

Die Breite B der Streifen beträgt etwa 0,5 bis 1000 μm, besonders bevorzugt etwa 100 bis 400 μm; und die Schichtdicke D der Maskenschicht 3 beträgt etwa 0,01 bis 5 μm, vorzugsweise 0,1 bis 3 μm.The width B of the strips is about 0.5 to 1000 microns, more preferably about 100 to 400 microns; and the layer thickness D of the mask layer 3 is about 0.01 to 5 microns, preferably 0.1 to 3 microns.

Das Material der Maskenschicht 3 ist derart gewählt, daß ein Wachstum einer III-V-Nitridhalbleiterschicht darauf verhindert oder zumindest stark eingeschränkt ist, so daß das epitaktische Aufwachsen der III-V-Nitridhalbleiterschicht 5 nur von den nicht-maskierten Bereichen des Substrats 1 ausgeht. Geeignete Materialien für die Maskenschicht 3 sind Oxide und Nitride, wie beispielsweise Siliziumoxid (SiOx), Siliziumnitrid (SixNy), Titanoxid (TiOx) und Zirkonoxid (ZrOx) in einer Mehrschichtstruktur er mit diesen Komponenten. Die Masken- schicht 3 muß außerdem den für das Aufwachsen der Halbleiterschicht 5 erforderlichen Temperaturen von über 600°C standhalten können. Besonders bevorzugt sind deshalb Maskenschichten 3 mit SiO2, SiNx und SiO1-xNx. Die Maskenschicht 3 wird mittels herkömmlicher Techniken wie beispielsweise Bedampfen, Sputtern oder CVD-Verfahren und anschließendem Freiätzen der gewünschten nicht-maskierten Bereiche aufgebracht.The material of the mask layer 3 is selected such that growth of a III-V nitride semiconductor layer thereon is prevented or at least greatly restricted, so that the epitaxial growth of the III-V nitride semiconductor layer 5 only from the non-masked areas of the substrate 1 emanates. Suitable materials for the mask layer 3 are oxides and nitrides such as silicon oxide (SiO x ), silicon nitride (Si x N y ), titanium oxide (TiO x ) and zirconium oxide (ZrO x ) in a multi-layered structure with these components. The mask layer 3 must also be for the growth of the semiconductor layer 5 required temperatures of over 600 ° C can withstand. Mask layers are therefore particularly preferred 3 with SiO 2 , SiN x and SiO 1-x N x . The mask layer 3 is deposited by conventional techniques such as vapor deposition, sputtering, or CVD techniques, followed by free etching of the desired non-masked areas.

Anschließend wird auf das mit der Maskenschicht 3 versehene Substrat 1 eine GaN-Halbleiterschicht epitaktisch aufgewachsen. Unter einem GaN-Halbleiter wird im Rahmen des vorliegenden Ausführungsbeispieles ein Halbleitermaterial mit der Formel InxGayAlzN verstanden, wobei 0 ≤ x < 1, 0 < y ≤ 1, 0 ≤ z < 1 und x + y + z = 1 gilt.Subsequently, it is applied to the mask layer 3 provided substrate 1 a GaN semiconductor layer epitaxially grown. In the context of the present exemplary embodiment, a GaN semiconductor is understood to be a semiconductor material having the formula In x Ga y Al z N, where 0 ≦ x <1, 0 <y ≦ 1, 0 ≦ z <1 and x + y + z = 1 applies.

2 zeigt, wie auf das Substrat nach 1 Halbleitermaterial aufgewachsen wird. Das Wachstum beginnt dabei jeweils bei den Öffnungen 4 auf der von Maskenschicht 3 freien Oberfläche der Initialschicht 2. Wahlweise kann die Initialschicht 2 auch weggelassen werden. Soweit hier davon die Rede ist, daß Halbleitermaterial auf dem Substrat 1 aufgewachsen wird, ist sowohl das direkte Aufwachsen von Halbleitermaterial auf dem Substrat 1 als auch das Aufwachsen von Halbleitermaterial auf einer ggf. auf dem Substrat 1 befindlichen Initialschicht 2 gemeint. 2 shows how to after the substrate 1 Semiconductor material is grown. The growth begins in each case at the openings 4 on the of mask layer 3 free surface of the initial layer 2 , Optionally, the initial layer 2 also be omitted. As far as it is mentioned here that semiconductor material on the substrate 1 growing up is both direct growing up of semiconductor material on the substrate 1 as well as the growth of semiconductor material on one possibly on the substrate 1 located initial layer 2 meant.

2 zeigt auch die Abmessungen der Öffnungen 4 sowie deren Abstände. Die Breite b der Öffnungen 4 beträgt vorzugsweise ≤ 20 μm, um ein möglichst großes Flächenverhältnis von defektarmer Zone in der Halbleiterschicht 5 (diese befindet sich in dem Abschnitt über der Maskenschicht 3) zu der mit Defekten angereicherten Fläche der Halbleiterschicht 5 (diese befindet sich direkt über den Öffnungen 4) zu erzielen. Die Dicke der Halbleiterschicht 5 beträgt vorzugsweise 2 bis 20 μm. Um bei der genannten Breite b der Öffnungen 4 sowie der gewünschten Schichtdicke der Halbleiterschicht 5 ein Zusammenwachsen der einzelnen Halbleiterschichten 5 zu verhindern, ist es vorteilhaft, den Abstand d zwischen den einzelnen Öffnungen 4 zwischen 100 und 400 μm zu wählen. Dabei wird der Abstand d jeweils von der Mitte einer Öffnung 4 aus gemessen. 2 also shows the dimensions of the openings 4 as well as their distances. The width b of the openings 4 is preferably ≦ 20 microns to the largest possible area ratio of defect-poor zone in the semiconductor layer 5 (This is in the section above the mask layer 3 ) to the defect-enriched surface of the semiconductor layer 5 (This is located directly above the openings 4 ) to achieve. The thickness of the semiconductor layer 5 is preferably 2 to 20 microns. At the aforementioned width b of the openings 4 and the desired layer thickness of the semiconductor layer 5 a growing together of the individual semiconductor layers 5 To prevent, it is advantageous to the distance d between the individual openings 4 between 100 and 400 μm. The distance d in each case from the center of an opening 4 measured.

Die GaN-Halbleiterschicht kann durch ein beliebiges Verfahren zum Aufwachsen von GaN-Halbleiterschichten aufgewachsen werden. Geeignete Techniken sind beispielsweise die metallorganisch-chemische Gasphasenepitaxie (MOVPE), die Molekularstrahlepitaxie (MBE), die halogenid-chemische Gasphasenepitaxie (HVPE) oder eine Kombination dieser bekannten Verfahren. Während das MOVPE-Verfahren bei dünneren Halbleiterschichten zu bevorzugen ist, eignet sich die HVPE eher für dickere Halbleiterschichten. Da diese Verfahren bereits hinlänglich bekannt sind, wird auf eine detailliertere Beschreibung derselben an dieser Stelle verzichtet.The GaN semiconductor layer can be grown by any method grown by GaN semiconductor layers. Suitable techniques For example, organometallic chemical vapor phase epitaxy (MOVPE), Molecular Beam Epitaxy (MBE), the halide chemical Gas phase epitaxy (HVPE) or a combination of these known Method. While that MOVPE method for thinner ones Semiconductor layers is preferable, the HVPE is more suitable for thicker ones Semiconductor layers. Since these methods are already well known are on a more detailed description of the same at this Job waived.

3 zeigt eine Ausführung für die Maskenschicht 3. Sie besteht aus drei Einzelschichten 31, 32, 33, wobei die Einzelschichten 31, 33 aus Titan und die Einzelschicht 32 aus Aluminium besteht. 3 shows an embodiment for the mask layer 3 , It consists of three individual layers 31 . 32 . 33 , where the individual layers 31 . 33 made of titanium and the single layer 32 made of aluminum.

4 zeigt ein Halbleiterbauelement als Laserdiode, wobei innerhalb der Halbleiterschicht 5 eine aktive Zone 51 angeordnet ist. Man erhält diese aktive Zone 51 durch Aufwachsen des Halbleitermaterials InGaAlN, wobei die Materialanteile in vertikaler Richtung zum Substrat 1 variieren. Anschließend wird die Halbleiterschicht 5 bis auf die in 4 sichtbare Mesa geätzt, so daß eine aktive Zone 51, die sich nur über eine Teilfläche der Halbleiterschicht 5 erstreckt, übrig bleibt. 4 shows a semiconductor device as a laser diode, wherein within the semiconductor layer 5 an active zone 51 is arranged. This active zone is obtained 51 by growing the semiconductor material InGaAlN, wherein the material portions in the vertical direction to the substrate 1 vary. Subsequently, the semiconductor layer 5 except for the in 4 visible mesa etched, leaving an active zone 51 which cover only a partial area of the semiconductor layer 5 extends, remains.

Das Bauelement gemäß 4 ist nach dem in den 1 bis 3 dargestellten Verfahren hergestellt. Die Halbleiterschicht 5 ist von einer Passivierung 6 bedeckt. Als Passivie rung 6 kommen beispielsweise die Materialien Siliziumoxid oder auch Siliziumnitrid in Betracht. Nur an der Oberseite der Mesa ist die Passivierung 6 unterbrochen, um hier einem ersten elektrischen Kontakt 7 die Gelegenheit zur Kontaktierung der Halbleiterschicht 5 zu geben. In diesem Fall ist der erste elektrische Kontakt der p-Kontakt der Laserdiode. Der zweite elektrische Kontakt 8 ist bei dem Ausführungsbeispiel nach 4 auf der Unterseite des Substrates 1 aufgebracht. Das Substrat 1 besteht aus Siliziumcarbid. Der zweite elektrische Kontakt kann beispielsweise eine aufgesputterte Aluminium- oder Goldschicht sein. Durch die auf gegenüberliegenden Seiten des Substrats 1 angeordneten Kontakte 7, 8 wird bei dem Beispiel nach 4 eine vertikale Kontaktierung des Bauelements realisiert, welche fertigungstechnisch besonders einfach und billig herstellbar ist.The device according to 4 is after in the 1 to 3 produced method produced. The semiconductor layer 5 is from a passivation 6 covered. As Passivie tion 6 For example, the materials silicon oxide or silicon nitride into consideration. Only at the top of the mesa is the passivation 6 interrupted to a first electrical contact 7 the opportunity to contact the semiconductor layer 5 to give. In this case, the first electrical contact is the p-contact of the laser diode. The second electrical contact 8th is in the embodiment after 4 on the bottom of the substrate 1 applied. The substrate 1 consists of silicon carbide. The second electrical contact may be, for example, a sputtered aluminum or gold layer. Through on opposite sides of the substrate 1 arranged contacts 7 . 8th will be in the example 4 realized a vertical contacting of the device, which is particularly easy to manufacture and inexpensive to produce.

Der obere Kontakt wird hergestellt, indem das (durch Naß- oder Trockenätzen) strukturierte Bauelement mit einer Passivierungsschicht, z. B. SiO2, überzogen wird. Danach wird mit einem Photolitographie- und anschließendem Naß- oder Trockenätz-Schritt die Passivierungsschicht an der Stelle entfernt, an der später der obere Kontakt aufgebracht werden soll. Anschließend erfolgt das Aufbringen des oberen Metallkontakts durch ein übliches Standardverfahren (Sputtern, Bedampfen).The top contact is made by placing the device (patterned by wet or dry etching) with a passivation layer, e.g. As SiO 2 , is coated. Thereafter, the passivation layer is removed at the point at which the upper contact is to be applied later with a photolithography and subsequent wet or dry etching step. Subsequently, the application of the upper metal contact by a standard standard method (sputtering, vapor deposition).

Aus 4 geht auch hervor, daß es besonders vorteilhaft ist, die Maskenschicht 3 aus einem elektrisch leitfähigen Material zu bilden, da in diesem Fall die elektrische Kontaktierung von der Unterseite her nicht auf die Öffnung 4 beschränkt ist, sondern über die gesamte Unterseite der Halbleiterschicht 5 erfolgen kann. Dadurch ist die Stromdichte reduziert, was vorteilhaft ist. Dadurch wird es auch erleichtert, das Bauelement in einem Strombereich von 100 A/cm2 bis 30 kA/cm2 zu betreiben.Out 4 also shows that it is particularly advantageous, the mask layer 3 to form an electrically conductive material, since in this case the electrical contact from the bottom not on the opening 4 is limited, but over the entire bottom of the semiconductor layer 5 can be done. As a result, the current density is reduced, which is advantageous. This also makes it easier to operate the device in a current range of 100 A / cm 2 to 30 kA / cm 2 .

5 zeigt ein weiteres Bauelement, das entsprechend dem Bauelement von 4 hergestellt ist, mit dem Unterschied, daß der zweite elektrische Kontakt 8 nicht auf der Unterseite des Substrates 1 sondern auf dem von der Halbleiterschicht 5 freien Teil der Maskenschicht 3 in Form einer mittels eines Standardverfahrens gesputterten oder aufgedampften Metallschicht aufgebracht ist. Bei dem Beispiel nach 5 ist es unerläßlich, daß die Maskenschicht 3 elektrisch leitfähig ist, da ansonsten eine Kontaktierung mit dem zweiten elektrischen Kontakt 8 nicht möglich wäre. 5 shows a further component according to the device of 4 is made, with the difference that the second electrical contact 8th not on the bottom of the substrate 1 but on the of the semiconductor layer 5 free part of the mask layer 3 in the form of a sputtered by a standard method or deposited metal layer is applied. In the example below 5 it is imperative that the mask layer 3 is electrically conductive, otherwise a contact with the second electrical contact 8th would not be possible.

Es wird an der dieser Stelle noch darauf hingewiesen, daß das laterale Überwachsen der Maskenschicht 3 eine Mindestschichtdicke für die Halbleiterschicht 5 erfordert. Die Mindestschichtdicke ist aber auch durch die Erfordernisse der Laserdioden vorgegeben.It will be noted at this point that the lateral overgrowth of the mask layer 3 a minimum layer thickness for the semiconductor layer 5 requires. The minimum layer thickness is also predetermined by the requirements of the laser diodes.

Um ein laterales Wachstum zu erhalten und eine Laserdiode realisieren zu können, ist es erforderlich, die Halbleiterschicht mit einer Dicke zwischen 2 und 20 μm auszuführen.In order to obtain a lateral growth and to realize a laser diode, it is neces sary derlich to perform the semiconductor layer with a thickness between 2 and 20 microns.

Das Verfahren gemäß der vorliegenden Erfindung kann auch mit den herkömmlichen ELOG-Verfahrenstechniken kombiniert werden. In der EP 0 874 405 A2 wird beispielsweise vorgeschlagen, zu- nächst eine erste Maskenschicht auf einem Substrat aufzu- bringen und darüber eine erste GaN-Halbleiterschicht aufzuwachsen. Diese erste GaN-Halbleiterschicht dient dann als Basis, auf der eine zweite Maskenschicht, welche versetzt zu der ersten Maskenschicht angeordnet ist, und dann die eigentliche GaN-Halbleiterschicht aufgebracht wird. Hierdurch wird die Anzahl an Versetzungen, die noch in der ersten aufgewachsenen Halbleiterschicht vorhanden sind, weiter reduziert. In diesem Fall ist es beispielsweise denkbar, die zweite Maskenschicht und die zweite GaN-Halbleiterschicht mittels des hier beschriebenen Verfahrens aufzubringen.The method according to the present invention may also be combined with the conventional ELOG processing techniques. In the EP 0 874 405 A2 For example, it is proposed to initially apply a first mask layer to a substrate and to grow a first GaN semiconductor layer over it. This first GaN semiconductor layer then serves as a base on which a second mask layer, which is arranged offset to the first mask layer, and then the actual GaN semiconductor layer is applied. This further reduces the number of dislocations still present in the first grown semiconductor layer. In this case, it is conceivable, for example, to apply the second mask layer and the second GaN semiconductor layer by means of the method described here.

Abschließend wird darauf hingewiesen, daß das hier beschriebene Bauelement sowie das beschriebene Verfahren nicht auf die in den Ausführungsbeispielen genannten Materialien beschränkt ist, vielmehr kommen alle geeigneten Materialien und insbesondere die im allgemeinen Teil der Beschreibung genannten Materialien in Betracht.Finally, it will pointed out that the not described here component and the method described on in the embodiments limited materials is limited, Rather, all suitable materials and especially the in the general part of the description mentioned materials into consideration.

Claims (20)

Strahlungsemittierendes Halbleiterbauelement – mit einem Substrat (1), auf dem eine Maskenschicht (3), enthaltend eine oder mehrere Öffnungen (4), angeordnet ist, – mit einer Halbleiterschicht (5), die auf dem Substrat (1) im Bereich einer Öffnung (4) und auf der Maskenschicht (3) abgeschieden ist, – bei dem der zwischen der Halbleiterschicht (5) und dem Substrat (1) liegende Teil der Maskenschicht (3) nur eine einzige Öffnung (4) aufweist, und – bei dem die Maskenschicht (3) eine Schichtfolge von Einzelschichten (31, 32, 33) enthält, wobei wenigstens eine Einzelschicht (31, 33) Titan und wobei wenigstens eine weitere Einzelschicht (32) Aluminium enthält.Radiation-emitting semiconductor device - with a substrate ( 1 ) on which a mask layer ( 3 ) containing one or more openings ( 4 ), with a semiconductor layer ( 5 ), which are on the substrate ( 1 ) in the region of an opening ( 4 ) and on the mask layer ( 3 ) is deposited, - in which the between the semiconductor layer ( 5 ) and the substrate ( 1 ) lying part of the mask layer ( 3 ) only a single opening ( 4 ), and - in which the mask layer ( 3 ) a layer sequence of individual layers ( 31 . 32 . 33 ), wherein at least one single layer ( 31 . 33 ) Titanium and wherein at least one further single layer ( 32 ) Contains aluminum. Bauelement nach Anspruch 1, bei dem die Maskenschicht (3) elektrisch leitfähig ist.Component according to Claim 1, in which the mask layer ( 3 ) is electrically conductive. Bauelement nach einem der Ansprüche 1 oder 2, bei dem das Substrat (1) eine gute Wärmeleitfähigkeit aufweist.Component according to one of Claims 1 or 2, in which the substrate ( 1 ) has a good thermal conductivity. Bauelement nach einem der Ansprüche 1 bis 3, bei dem das Substrat (1) Siliziumcarbid enthält.Component according to one of Claims 1 to 3, in which the substrate ( 1 ) Contains silicon carbide. Bauelement nach einem der Ansprüche 1 bis 4, bei dem ein erster elektrischer Kontakt (7) auf der Oberseite der Halbleiterschicht (5) und ein zweiter elektrischer Kontakt (8) auf der Unterseite des Substrats (1) vorgesehen ist.Component according to one of Claims 1 to 4, in which a first electrical contact ( 7 ) on top of the semiconductor layer ( 5 ) and a second electrical contact ( 8th ) on the underside of the substrate ( 1 ) is provided. Bauelement nach einem der Ansprüche 1 bis 5, bei dem ein erster elektrischer Kontakt (7) auf der Oberseite der Halbleiterschicht (5) und bei dem ein zweiter elektrischer Kontakt (8) auf dem von der Halbleiterschicht (5) freien Teil der Oberfläche der Maskenschicht (3) vorgesehen ist.Component according to one of Claims 1 to 5, in which a first electrical contact ( 7 ) on top of the semiconductor layer ( 5 ) and in which a second electrical contact ( 8th ) on the of the semiconductor layer ( 5 ) free part of the surface of the mask layer ( 3 ) is provided. Bauelement nach einem der Ansprüche 1 bis 6, bei dem die Halbleiterschicht (5) einen Nitrid-Verbindungshalbleiter enthält.Component according to one of Claims 1 to 6, in which the semiconductor layer ( 5 ) contains a nitride compound semiconductor. Bauelement nach Anspruch 7, bei dem die Halbleiterschicht (5) eine Nitrid-Verbindung von Elementen der dritten und fünften Hauptgruppe enthält.Component according to Claim 7, in which the semiconductor layer ( 5 ) contains a nitride compound of elements of the third and fifth main groups. Bauelement nach einem der Ansprüche 1 bis 8, bei dem die Halbleiterschicht (5) Galliumnitrid, Aluminiumnitrid, Indiumnitrid, Indiumgalliumnitrid, Aluminiumgalliumnitrid oder Aluminiumindiumgalliumnitrid enthält.Component according to one of Claims 1 to 8, in which the semiconductor layer ( 5 ) Gallium nitride, aluminum nitride, indium nitride, indium gallium nitride, aluminum gallium nitride or aluminum indium gallium nitride. Bauelement nach einem der Ansprüche 1 bis 9, bei dem die Halbleiterschicht (5) eine zur Emission von Licht geeignete aktive Zone (51) enthält.Component according to one of Claims 1 to 9, in which the semiconductor layer ( 5 ) an active zone suitable for emission of light ( 51 ) contains. Verfahren zur Herstellung einer Vielzahl von Halbleiterschichten (5) mit den Schritten a) Bereitstellen eines Substrats (1), b) Aufbringen einer Maskenschicht (3) mit einer Mehrzahl von Öffnungen (4) auf dem Substrat (1) und c) Aufwachsen eines Halbleitermaterials auf dem Substrat (1), wobei an die Öffnungen (4) angrenzende Abschnitte der Maskenschicht (3) von dem Halbleitermaterial lateral überwachsen werden, wobei die Öffnungen (4) in der Maskenschicht (3) so voneinander beabstandet werden, daß zu benachbarten Öffnungen (4) gehörende Halbleiterschichten (5) durch einen Spalt (9) lateral voneinander beabstandet sind, und wobei die Maskenschicht (3) eine Schichtfolge von Einzelschichten (31, 32, 33) enthält, wobei wenigstens eine Einzelschicht (31, 33) Titan und wobei wenigstens eine weitere Einzelschicht (32) Aluminium enthält.Method for producing a plurality of semiconductor layers ( 5 ) with the steps a) providing a substrate ( 1 ), b) applying a mask layer ( 3 ) having a plurality of openings ( 4 ) on the substrate ( 1 ) and c) growing a semiconductor material on the substrate ( 1 ), with the openings ( 4 ) adjacent sections of the mask layer ( 3 ) are laterally overgrown by the semiconductor material, the openings ( 4 ) in the mask layer ( 3 ) are spaced apart so that adjacent openings ( 4 ) belonging semiconductor layers ( 5 ) through a gap ( 9 ) are laterally spaced from each other, and wherein the mask layer ( 3 ) a layer sequence of individual layers ( 31 . 32 . 33 ), wherein at least one single layer ( 31 . 33 ) Titanium and wherein at least one further single layer ( 32 ) Contains aluminum. Verfahren nach Anspruch 11, wobei in Schritt b) die Maskenschicht (3) aufgebracht wird mit den Schritten – Abscheiden einer geschlossenen Maskenschicht (3) und – Ausbilden der Öffnungen (4) in der Maskenschicht (3).Method according to claim 11, wherein in step b) the mask layer ( 3 ) is applied with the steps - depositing a closed mask layer ( 3 ) and - forming the openings ( 4 ) in the mask layer ( 3 ). Verfahren nach einem der Ansprüche 11 oder 12, wobei die Öffnungen (4) in Form von parallelen Streifen ausgebildet werden.Method according to one of claims 11 or 12, wherein the openings ( 4 ) are formed in the form of parallel strips. Verfahren nach einem der Ansprüche 11 bis 13, wobei die Öffnungen (4) eine Breite von 1 bis 20 μm aufweisen.Method according to one of claims 11 to 13, wherein the openings ( 4 ) have a width of 1 to 20 microns. Verfahren nach einem der Ansprüche 11 bis 14, wobei die Abstände (d) zwischen den Öffnungen (4) so gewählt werden, daß sie zwischen 100 und 400 μm betragen.Method according to one of claims 11 to 14, wherein the distances (d) between the openings ( 4 ) are chosen so that they are between 100 and 400 microns. Verfahren nach einem der Ansprüche 11 bis 15, wobei vor Schritt b) eine Initialschicht (2) auf das Substrat (1) aufgewachsen wird und die Maskenschicht (3) auf die Initialschicht (2) aufgebracht wird.Method according to one of claims 11 to 15, wherein before step b) an initial layer ( 2 ) on the substrate ( 1 ) and the mask layer ( 3 ) on the initial layer ( 2 ) is applied. Verfahren nach Anspruch 16, wobei die Initialschicht (2) einen Nitrid-Verbindungshalbleiter enthält.The method of claim 16, wherein the initial layer ( 2 ) contains a nitride compound semiconductor. Verfahren nach einem der Ansprüche 11 bis 17, wobei die Halbleiterschicht (5) einen Nitrid-Verbindungshalbleiter enthält.Method according to one of claims 11 to 17, wherein the semiconductor layer ( 5 ) contains a nitride compound semiconductor. Verfahren nach einem der Ansprüche 11 bis 18, wobei die Zusammensetzung der Halbleiterschicht (5) in senkrechter Richtung zur Schichtebene variiert wird.Method according to one of claims 11 to 18, wherein the composition of the semiconductor layer ( 5 ) is varied in the direction perpendicular to the layer plane. Verfahren nach einem der Ansprüche 11 bis 19, wobei das Verfahren fortgesetzt wird mit dem Zerteilen des Substrates (1) in eine Mehrzahl von Einzelsubstraten.Method according to one of claims 11 to 19, wherein the method is continued with the dicing of the substrate ( 1 ) into a plurality of individual substrates.
DE10252060A 2002-11-08 2002-11-08 A radiation-emitting semiconductor component and method for producing a plurality of semiconductor layers Expired - Fee Related DE10252060B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10252060A DE10252060B4 (en) 2002-11-08 2002-11-08 A radiation-emitting semiconductor component and method for producing a plurality of semiconductor layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10252060A DE10252060B4 (en) 2002-11-08 2002-11-08 A radiation-emitting semiconductor component and method for producing a plurality of semiconductor layers

Publications (2)

Publication Number Publication Date
DE10252060A1 DE10252060A1 (en) 2004-05-27
DE10252060B4 true DE10252060B4 (en) 2006-10-12

Family

ID=32185375

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10252060A Expired - Fee Related DE10252060B4 (en) 2002-11-08 2002-11-08 A radiation-emitting semiconductor component and method for producing a plurality of semiconductor layers

Country Status (1)

Country Link
DE (1) DE10252060B4 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877377B (en) * 2009-04-30 2011-12-14 比亚迪股份有限公司 Epitaxial wafer of discrete light-emitting diode and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19715572A1 (en) * 1997-04-15 1998-10-22 Telefunken Microelectron Selective epitaxy of III-V nitride semiconductor layers
EP0874405A2 (en) * 1997-03-25 1998-10-28 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
EP0942459A1 (en) * 1997-04-11 1999-09-15 Nichia Chemical Industries, Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
DE19953609A1 (en) * 1999-02-05 2000-08-17 Hewlett Packard Co Adjusting the thickness of wafer-bonded Al¶x¶Ga¶y¶In¶z¶N structures by laser melting
WO2001027980A1 (en) * 1999-10-14 2001-04-19 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of group iii-nitride layers
US20020145150A1 (en) * 2001-03-06 2002-10-10 Hiroyuki Okuyama Semiconductor light emitting device, display unit, method of fabricating semiconductor light emitting device, and method of fabricating semiconductor laser

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US145150A (en) * 1873-12-02 Improvement in furnace-doors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0874405A2 (en) * 1997-03-25 1998-10-28 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
EP0942459A1 (en) * 1997-04-11 1999-09-15 Nichia Chemical Industries, Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
DE19715572A1 (en) * 1997-04-15 1998-10-22 Telefunken Microelectron Selective epitaxy of III-V nitride semiconductor layers
DE19953609A1 (en) * 1999-02-05 2000-08-17 Hewlett Packard Co Adjusting the thickness of wafer-bonded Al¶x¶Ga¶y¶In¶z¶N structures by laser melting
WO2001027980A1 (en) * 1999-10-14 2001-04-19 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of group iii-nitride layers
US20020145150A1 (en) * 2001-03-06 2002-10-10 Hiroyuki Okuyama Semiconductor light emitting device, display unit, method of fabricating semiconductor light emitting device, and method of fabricating semiconductor laser

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SONG et al., phys. stat. sol. (a) 180, S. 247 (2000) *

Also Published As

Publication number Publication date
DE10252060A1 (en) 2004-05-27

Similar Documents

Publication Publication Date Title
EP0903792B1 (en) Method of manufacturing a plurality of semiconductor lasers
DE112006001084B4 (en) Light-emitting devices with active layers that extend into open dimples
EP1314209B1 (en) Method for producing a radiation-emitting semiconductor chip based on iii-v nitride semiconductor material, and a corresponding radiation-emitting semiconductor chip
DE60128134T2 (en) GALLIUM NITRIDE MATERIALS AND METHOD FOR PRODUCING LAYERS OF THIS MATERIAL
EP1920469B1 (en) Method for laterally cutting through a semiconductor wafer and optoelectronic component
DE69918643T2 (en) GaN film with reduced stress density and manufacturing process
DE60302427T2 (en) A semiconductor laser diode carrier, method of manufacturing the subcarrier, and semiconductor laser diode with the carrier
DE69735078T2 (en) Manufacturing method of a light-emitting device
EP2248235B1 (en) Edge-emitting semiconductor laser and method for producing an edge-emitting semiconductor laser
DE112006001847B4 (en) Alignment of laser diodes on trimmed substrates
DE10114029A1 (en) III-V semiconductor and process for its manufacture
DE19715572A1 (en) Selective epitaxy of III-V nitride semiconductor layers
DE102007056970A1 (en) Semiconductor elements with low TDs (Threading Dislocations) and improved light extraction and method for producing the same
DE60014097T2 (en) NITRID SEMICONDUCTOR LAYER STRUCTURE AND THEIR APPLICATION IN SEMICONDUCTOR LASERS
DE102005005635A1 (en) Radiation-emitting optoelectronic component with a quantum well structure and method for its production
DE10022879A1 (en) Nitride semiconductor laser manufacturing method involves forming cleavage plane for resonance of crystal layer after peeling background layer from substrate along decomposition product area
DE112017003572T5 (en) ULTRAVIOLETTE LIGHT-EMITTING DIODE
DE10203801A1 (en) Semiconductor component and method for its production
WO2013045181A1 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
EP1299909B1 (en) Ingan-based light-emitting diode chip and a method for the production thereof
DE102010009455B4 (en) Semiconductor laser device with a semiconductor laser chip and method for the production thereof
WO2004057680A1 (en) Radiation-emitting semiconductor body and method for production thereof
DE19838810B4 (en) Method for producing a plurality of Ga (In, Al) N light-emitting diode chips
DE10252060B4 (en) A radiation-emitting semiconductor component and method for producing a plurality of semiconductor layers
EP2245657B1 (en) Optoelectronic semiconductor body and method for producing an optoelectronic semiconductor body

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee