DE10238172A1

DE10238172A1 - Verfahren und Vorrichtung zur Datenverarbeitung

Info

Publication number: DE10238172A1
Application number: DE10238172A
Authority: DE
Inventors: Martin Vorbach
Original assignee: PACT XPP Technologies AG
Current assignee: PACT XPP Technologies AG
Priority date: 2002-08-07
Filing date: 2002-08-21
Publication date: 2004-03-04

Abstract

Die Erfindung betrifft ein multidimensionales Prozessorfeld, aufweisend eine Vielzahl benachbart angeordneter Datenverarbeitungszellen mit Eingängen, die Daten von Vernetzungswegen erhalten, einer Operanden-Verknüpfungseinheit, die diese entsprechend der jeweiligen Funktion ihrer Operanden-Verknüpfungseinheit verknüpfen und Ausgängen, um die Daten verknüpft auf Vernetzungswege aufzugeben. Hierbei ist vorgesehen, dass die Datenverarbeitungszellen ein Aspektverhältnis aufweisen, das wenigstens 2 : 1, bevorzugt 2 : 1 beträgt.

Description

Die Erfindung betrifft das oberbegrifflich Beanspruchte und befaßt sich somit mit Vorrichtungen und Verfahren zur Verbesserung des Transfers von Daten innerhalb von mehrdimensionalen Anordnungen von Sendern und Empfängern.
Es sind bereits multidimensionale Felder aus datenverarbeitenden Zellen bekannt. Zur Gattung dieser Bausteine zählen insbesondere systolische Arrays, neuronale Netze, Mehrprozessor Systeme, Prozessoren mit mehreren Rechenwerken und/oder logischen Zellen und/oder kommunikativen/peripheren Zellen (IO), Vernetzungs- und Netzwerkbausteine wie z.B. Crossbar-Schalter, ebenso wie bekannte Bausteine der Gattung FPGA, DPGA, Chameleon, XPUTER, etc.. Es sind insbesondere Bausteine bekannt, bei denen erste Zellen während der Laufzeit ohne Störung des Betriebes weiterer Zellen umkonfigurierbar sind, vgl. etwa die folgenden Schutzrechte und Anmeldungen desselben Anmelders: P 44 16 881.0-53 , DE 197 81 412.3 , DE 197 81 483.2 , DE 196 54 846.2-53 , DE 196 54 593.5-53 , DE 197 04 044.6-53 , DE 198 80 129.7 , DE 198 61 088.2-53 , DE 199 80 312.9 , PCT/DE 00/01869 , DE 100 36 627.9-33 , DE 100 28 397.7 , DE 101 10 530.4 , DE 101 11 014.6 , PCT/EP 00/10516 , EP 01 102 674.7 . Diese sind hiermit zu Offenbarungszwecken vollumfänglich eingegliedert. Hingewiesen wird weiter auf die Chameleon-Systems-Prozessor-Architektur. Die Brauchbarkeit der letztgenannten Konstruktion zu Datenverarbeitungszwecken ist jedoch eher vergleichbar mit einer Anordnung gemäß DE 101 03 624 A1 .
Die Zellen können nun unterschiedlichen Funktionen ausführen, etwa Bool'sche Verknüpfungen von Eingangs-Operanden bewirken,
Zwischen ihnen verlaufen Verbindungen, die gleichfalls einstellbar sind, typisch etwa Busse, die auf verschiedene Weise eine Vernetzung bewirken können und so ein in seiner Vernetzung einstellbares multidimensionales Feld aufbauen. Über die Busse oder anderen Leitungen tauschen die Zellen miteinander wie erforderlich Informationen aust, etwa Statussignale, Trigger oder die zu verarbeitenden Daten. Typisch sind dabei in einem zweidimensionalen Prozessorfeld etwa die Zellen Reihen- und spaltenweise angeordnet, wobei die Ausgänge von Zellen einer ersten Reihe auf Busse geführt, an die zugleich die Eingänge der Zellen der nächsten Reihe zu koppeln sind. Bei einer bekannten Anordnung (Pact XPP) sind zudem Vorwärts- und Rückwärtsregister vorgesehen, um Daten unter Umgehung von Zellen auf Bussysteme anderer Reihen zu leiten, ein Balancing von parallel auszuführenden Zweigen zu erreichen, usw. Es ist auch schon vorgeschlagen worden, derartige Vor- und/oder Rückwärtsregister mit einer über den reinen Datentransfer hinausgehenden Funktionalität zu versehen.
Um eine bestimmte Art der Datenverarbeitung durchzuführen, muß jeder Zelle eine bestimmte Funktion zugewiesen werden und es ist eine geeignete Vernetzung vorzusehen. Es. muß dazu, bevor das multidimensionale Prozessorfeld Daten wie gewünscht verarbeitet, festgelegt werden, welche Zelle welche Funktion ausführen soll, es ist für jede an einer Datenverarbeitungsaufgabe beteiligen Zelle eine Funktion festzulegen und es muß die Vernetzung bestimmt werden. Dabei ist es wünschenswert, die Funktion und Vernetzung so zu wählen, daß die Datenverarbeitung möglichst zügig erfolgen kann. Oftmals ist es jedoch nicht möglich, eine Konfiguration zu finden, die den gewünschten Datentransfer in optimaler Weise gewährleistet. Es müssen dann suboptimale Konfigurationen verwendet werden.
Wünschenswert ist es, eine Möglichkeit zu schaffen, die Konfigurierbarkeit zu erleichtern.
Die Aufgabe der vorliegenden Erfndung besteht darin, Neues für die gewerbliche Anwendung bereitzustellen.
Die Lösung der Aufgabe wird unabhängig beansprucht. Bevorzugte Ausführungsformen befinden sich in den Unteransprüchen.
Es wird damit zunächst vorgeschlagen, daßbei einem multidimensionalen Prozessorfeld aufweisend eine Vielzahl benachbart angeordneter Datenverarbeitungszellen mit Eingängen, die Daten von Vernetzungswegen erhalten, einer Operanden-Verknüpfungseinheit, die diese entsprechend der jeweiligen Funktion ihrer Operanden-Verknüpfungseinheit verknüpfen und Ausgängen, um die Daten verknüpft auf Vernetzungswege aufzugeben, vorgesehen ist, daß die Datenverarbeitungszellen ein Aspektverhältnis aufweisen, das wenigstens 1,5:1, bevorzugt 2:1 beträgt.
Damit wird eine wesentliche Verbesserung der Verknüpfbarkeit erreicht, ohne daß teuere Siliziumfläche für zusätzliche Busverbindungen bereitgestellt werden muß oder eine besodners komplexe Topologie gewählt werden muß. Die Verbesserungen der Verbindbarkeit ergeben sich vielmehr allein daraus, daß der Datentransfer quer zu den Zellen verkürzt wird und damit Daten innnerhalb kürzerer Zeiten, bezogen auf die zum durchströmen bzw. Verarbeiten in der Zelle erforderlichen Zeiten selbst, von Zelle zu Zelle gelangen. Damit wächst die Anzahl der noch als nächste Nachbarn zu bezeichnenden Zellen, die also noch innerhalb eines Taktes zu erreichen sind. Es ergibt sich etwa bei zweidimensionalen Feldern eine Anordnung, bei der eine Zelle funktional mehr nächste Nachbarn besitzt, als sich topologisch bei reiner Geometriebetrachtung im zweidimensionalen Fall ergibt. Mit andern Worten ergibt sich nur durch die Veränderung des Aspektverhältnisses funktional eine mehr als zweidimensionale Konnektivität.
Bei den Zellen wird es sich insbesondere um PAE-Zellen mit EALU handeln, wie sie per se aus dem vorzitierten Stand der Technik bekannt sind. Bei solchen Zellen wird es sich wie bevorzugt um grobgranular konfigurierbare Zellen handeln.
Es ist möglich und bevorzugt, wenn die Datenverarbeitungszellen in Reihen und Spalten angeordnet sind. Dies erlaubt eine besonders günstige Auslegung der Zellen, die typisch nähe rungsweise trapezförmig bzw. rechteckig sind. Es kann dann vorgesehen sein, daß zumindest bei einem Teil der Datenverarbeitungszellen Dateneingänge vorgesehen sind, um von einer oberen Reihe Daten zu erhalten und Datenausgänge, um an eine untere Reihe Daten auszugeben. In einem solchen Fall ergibt sich die verbesserte Konnektivität in beiden Reihen.
Typisch wird es sich um ein Prozessorfeld handeln, bei dem die Datenverarbeitungseinheiten EALUs, ALU und/oder registerflankierte Zellen sind, d.h. es werden zur Verbindung unterschiedlicher Reihen typisch neben den datenverarbeitenden und dabei Daten verzögerungsfrei, d.h. etwa schnellstmöglich weiterleitenden Zellen noch Register vorhanden sein, die gerade dazu dienen, Daten bei der Weiterleitung zu verzögern, sei es, um unkontrollierte Rückkopplungsschleifen zu verhindern bzw. unterbrechen (Prinzip der sog. Annihilated Feedback Loop Termination- sog. AFTER-Zellen) oder bei datenaufspaltendem Durchlaufen von Zweigen und nachfolgendem Wiedervereinigen einen zeitlichen Gleichlauf zu erzwingen (Balancing).
Mit einem solchen Prozessorfeld ist es nun möglich, eine Konfiguration derart zu wählen, daß, wenn Zellen für die Konfiguration ausgewählt und in Funktion und Vernetzung bestimmt werden, wobei eine Vernetzung derart bestimmt wird, daß Daten von Zelle zu Zelle zumindest weitgehend verzögerungsfrei übertragbar sind, vorgesehen ist, daß als benachbarte Zellen, zwischen denen Daten binnen eines Taktes oder einer geringen Taktzahl übertragbar sind, auch solche berücksichtigt werden, die nicht unmittelbar nebeneinander liegen, sondern in der Breite durch eine Strecke getrennt sind, die geringer ist als die Länge der Zelle.
Es sei darauf hingewiesen, daß das angegebene minimale Aspektverhältnis das wenigstens 1,5:1 beträgt, bevorzugt noch größere Werte annimmt und sich bei sorgfältiger Auslegung der Einheiten durchaus im Bereich zwischen 5:1 und 10:1 bewegen kann.
Die Erfindung wird im folgenden anhand der Zeichnung beschrieben, worin gezeigt ist durch
1 ein Prozessorfeld der vorliegenden Erfindung
Nach 1 umfaßt ein allgemein mit 1 bezeichnetes Prozessorfeld 1 eine Vielzahl benachbart angeordneter Datenverarbeitungszellen 2 mit Eingängen 3, die Daten von Vernetzungswegen 4 erhalten, einer Operanden-Verknüpfungseinheit 5, die diese entsprechend der jeweiligen Funktion ihrer Operanden-Verknüpfungseinheit 5 verknüpfen und Ausgängen 6, um die Daten verknüpft auf Vernetzungswege 4 aufzugeben, wobei die Datenverarbeitungszellen bzw. ihre datendurchflossene Operanden-Verknüpfungseinheit 5 ein Aspektverhältnis von Länge zu Breite aufweisen, das größer ist als 2:1 beträgt.
Bei dem Prozessorfeld 1 handelt es sich vorliegend um eine per se als XPP bekannte Anordnung; alternativ kann es als ein Array aus zur Laufzeit partiell rekonfigurierbaren Elementen angeordnet sein können, etwa als Prozessor, Koprozessor, DSP, usw.. Das Prozesssorfeld ist im dargestellten Fall aus 3 Reihen und 4 Spalten aufgebaut, aber nur aus Gründen der Übersichtlichkeit so vergleichsweise klein gewählt. Typisch wird es größer ausgelegt werden.
Die Datenverarbeitungszellen 2 sind grobgranular konfigurierbar und weisen feingranulare Statemachines auf. Sie sind auf per se bekannte Weise rekonfigurierbar, ohne den Betrieb zu stören. Auf die hier realisierte, aber nicht näher zu erläuternde Möglichkeit der zentralen Konfigurationsvorgabe etwa durch einen Konfigurationsmanager, der Waverekonfiguration etc. sei hingewiesen. Die Zellen enthalten als Operanden-Verknüpfungseinheit 5 eine ALU-Einheit, in der arithmetische Operationen wie Addition, Multiplikation, Subtraktion und Division an bis zu drei eingehenden Operanden durchgeführt werden können, sowie Verknüpfungen wie ISTgrößer? ISTkleiner? IStNUll? sowie XOR, OR, AND NAND etc. Die ALU-Einheit ist mittig angeordnet und flankiert von einem Vorwärts- und einem Rückwärtsregister, die in per se bekannter Weise über die Anschlüsse der Datenverarbeitungszelle 2 gleichfalls mit den Vernetzungswegen 4 verbunden werden können.
Die Datenein- und ausgänge 3 bzw 6 sind über Multiplexer mit den Verbindungswegen 4 verbunden. Es ist im vorliegenden Fall ein Bussystem mit einer Vielzahl von Leitungen vorgesehen, um die Zellen in den Reihen und Spalten konfigurierbar miteinander zu vernetzen.
Das Aspektverhältnis der ALU-Einheit beträgt nun im dargestellten Beispiel 6:1, d.h. die Zelle ist sehr viel länger als breit.
Die Anordnung wird nun verwendet wie folgt:
Es wird zunächst ein Programm zur Ausführung auf dem Array 1 ausgewählt. Dann wird mit per se bekannten Mitteln eine Konfiguration bestimmt, die einen optimalen Daten-Durchsatz er laubt. Hierbei wird nun berücksichtigt, daß Daten auch an Zellen, die nicht unmittelbar in der Reihe darunter oder seitlich neben einer gegebenen Zelle liegen, sondern z.B. drei Spalten seitlich versetzt sind, innerhalb eines Verarbeitungs-Taktes Daten erhalten können, ohne daß größere Verzögerungen auftreten. Die unter Berücksichtigung dieser erweiterten Nächste-Nachbar-Definition erhaltene Konfiguration wird auf das Array auf konfiguriert und ausgeführt.

Claims

Multidimensionales Prozessorfeld aufweisend eine Vielzahl benachbart angeordneter Datenverarbeitungszellen mit Eingängen, die Daten von Vernetzungswegen erhalten, einer Operanden-Verknüpfungseinheit, die diese entsprechend der jeweiligen Funktion ihrer Operanden-Verknüpfungseinheit verknüpfen und Ausgängen, um die Daten verknüpft auf Vernetzungswege aufzugeben, dadurch gekennzeichnet, daß die Datenverarbeitungszellen ein Aspektverhältnis aufweisen, das wenigstens 2:1, bevorzugt 2:1 beträgt.
Multidimensionales Prozessorfeld nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, daß die Datenverarbei tungszellen als grobgranular konfigurierbare Zellen ausgebildet sind.
Multidimensionales Prozessorfeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Datenverarbeitungszellen in Reihen und Spalten angeordnet sind.
Prozessorfeld nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, daß zumindest bei einem Teil der Datenverarbeitungszellen Dateneingänge vorgesehen sind, um von einer oberen Reihe Daten zu erhalten und Datenausgänge, um an eine untere Reihe Daten auszugeben.
Prozessorfeld nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, daß die Datenverarbeitungseinheiten EA-LUs, ALU und/oder registerflankierte Zellen sind.
Verfahren zur Konfigurierung eines Prozessorfeldes nach einem der vorhergehenden Ansprüche, worin Zellen für die Konfiguration ausgewählt und in Funktion und Vernetzung bestimmt werden, wobei eine Vernetzung derart bestimmt wird, daß Daten von Zelle zu Zelle zumindest weitgehend verzögerungsfrei übertragbar sind, dadurch gekennzeichnet, daß als benachbarte Zellen, zwischen denen Daten binnen eines Taktes oder einer geringen Taktzahl übertragbar sind, auch solche berücksichtigt werden, die nicht unmittelbar nebeneinander liegen, sondern in der Breite durch eine Strecke getrennt sind, die geringer ist als die Länge der Zelle.