DE10226082A1

DE10226082A1 - Circuit arrangement for current overload and short circuit protection in MOS integrated circuits monitors both load current and voltage across transistor controlling load

Info

Publication number: DE10226082A1
Application number: DE2002126082
Authority: DE
Inventors: Robert Oyrer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-06-12
Filing date: 2002-06-12
Publication date: 2004-01-08
Anticipated expiration: 2022-06-13
Also published as: DE10226082B4

Abstract

A power transistor (T2) controls the current in a load (RL) which has in series with it a shunt resistor (R1). The shunt voltage (US) is fed to a current monitoring circuit (20) which controls the power transistor through a control transistor (T1) so that the load current cannot rise above a first threshold. A second monitoring circuit (40,T3,T4) controls the first if the voltage drop across the power transistor and the shunt rises above a set voltage so that the load current is limited to a value below the first threshold.

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Strombegrenzung eines Stromes durch eine Ausgangsstufe.The invention relates to a circuit arrangement to limit the current through an output stage.

Derartige Schaltungsanordnungen mit einem Lasttransistor und einer Strombegrenzungsschaltung sind beispielsweise die von der Firma Infineon Technologies AG unter der Bezeichnung PROFET vertriebenen intelligenten Leistungsschalter. Bei solchen intelligenten Leistungsschaltern dient der Lasttransistor zum Schalten einer in Reihe zum dem Lasttransistor anschließbaren Last, wobei die Reihenschaltung aus Lasttransistor und Last an eine Energiequelle anschließbar ist. Bei integrierten Schaltungen, die Leistungstransistoren als Ausgangstreiber beinhalten, wird im Überlast- bzw. Kurzschlussfall der durch den Leistungstransistor geführte Laststrom üblicherweise mittels einer Strombegrenzungsschaltung begrenzt.Such circuit arrangements with a load transistor and a current limiting circuit are, for example that of the company Infineon Technologies AG under the name PROFET distributed intelligent circuit breakers. In such The load transistor is used for switching intelligent circuit breakers a load connectable in series to the load transistor, the series connection being off Load transistor and load can be connected to an energy source. With integrated circuits, the power transistors as output drivers is included in the overload or short-circuit case, the load current passed through the power transistor usually by means of limited by a current limiting circuit.

In der modernen Schaltungstechnik werden Strombegrenzungsschaltungen insbesondere bei MOS-Ausgangsstufen verwendet. 1 der Zeichnung zeigt eine MOS-Schaltung mit einer Strombegrenzungseinrichtung, wie sie beispielsweise auch in dem deutschen Patent DE 44 29 716 C1 , von der die vorliegende Erfindung ausgeht, beschrieben ist. 1 zeigt einen MOS-Leistungstransistor T2, dessen Laststrecke in Reihe mit dem Messwiderstand R1 und der Last RL zwischen den Klemmen 4, 5 angeordnet ist. Der Gateanschluss des Leistungstransistors T2 wird über eine Ansteuerschaltung bestehend aus dem Stromspiegel Q0, Q1 und dem Ansteuertransistor T1 mit einem Steuerpotential UG angesteuert. Der Ansteuertransistor T1 wird über die Stromquelle I3 versorgt. Die Bipolartransistoren Q0, Q1 des Stromspiegels werden versorgungsseitig über die Anschlüsse 1, 2 und die Stromquellen I1, I2 mit jeweils einem Strom i1, i2 versorgt. Eingangsseitig sind die Bipolartransistoren Q0, Q1 jeweils mit einem Anschluss des Messtransistors R1 verbunden.In modern circuit technology, current limiting circuits are used in particular in MOS output stages. 1 The drawing shows a MOS circuit with a current limiting device, as is also the case, for example, in the German patent DE 44 29 716 C1 from which the present invention is based. 1 shows a MOS power transistor T2, the load path in series with the measuring resistor R1 and the load RL between the terminals 4 . 5 is arranged. The gate connection of the power transistor T2 is controlled by a control circuit consisting of the current mirror Q0, Q1 and the control transistor T1 with a control potential UG. The control transistor T1 is supplied via the current source I3. The bipolar transistors Q0, Q1 of the current mirror are connected on the supply side via the connections 1 . 2 and the current sources I1, I2 are each supplied with a current i1, i2. On the input side, the bipolar transistors Q0, Q1 are each connected to a connection of the measuring transistor R1.

Die Schaltungsanordnung zur Strombegrenzung gemäß 1 ist dazu ausgelegt, den zwischen den Klemmen 4, 5 fließenden Laststrom iL zu begrenzen. Der Gateanschluss G des Leistungstransistors T2 wird über den Anschluss 3 und über die Stromquelle I3 in Abhängigkeit von dem Schaltzustand des Ansteuertransistors T1 mit einem Potential UG angesteuert. Sofern der Laststrom iL einen vorgegebenen Schwellenwert überschreitet, leitet der Bipolartransistor Q1 schwächer. Dadurch steigt das Potential UC am Kollektor C dieses Bipolartransistors Q1 und damit auch am Steueranschluss G des Transistors T1 an, wodurch der Transistor T1 aufgesteuert wird. Dadurch sinkt jedoch in gleicher Weise das Potential UG am Drainanschluss des Ansteuertransistors T1 und damit am Steueranschluss G des Leistungstransistors T2 ab. Der Leistungstransistor T2 leitet somit einen geringeren Laststrom iL, was gleichermaßen eine Strombegrenzung des Laststromes iL gleichkommt.The circuit arrangement for current limitation according to 1 is designed to connect the between the terminals 4 . 5 limit the flowing load current iL. The gate terminal G of the power transistor T2 is connected to the terminal 3 and driven via the current source I3 as a function of the switching state of the drive transistor T1 with a potential UG. If the load current iL exceeds a predetermined threshold value, the bipolar transistor Q1 conducts weaker. As a result, the potential UC at the collector C of this bipolar transistor Q1 and thus also at the control terminal G of the transistor T1 increases, as a result of which the transistor T1 is turned on. As a result, however, the potential UG drops in the same way at the drain connection of the drive transistor T1 and thus at the control connection G of the power transistor T2. The power transistor T2 thus conducts a lower load current iL, which is equivalent to a current limitation of the load current iL.

In der in 1 dargestellten Schaltung ist der Wert der Strombegrenzung, d.h. der durch die Strombegrenzungsschaltung eingestellte Stromwert, lediglich von dem durch den Leistungstransistor T2 fließenden Laststrom iL abhängig. Der Wert der Strombegrenzung ist somit unabhängig von der über der Laststrecke des Leistungstransistors T2 abfallenden Drain-Source-Spannung UDS. Die im Leistungstransistor T2 entstehende Verlustleistung ergibt sich bekanntlich aus dem Produkt der Drain-Source-Spannung UDS multipliziert mit dem Laststrom iL. Im Kurzschluss bzw. Überlastfall ist das der begrenzte Laststrom iL. Bei zunehmender Drain-Source-Spannung UDS würde in diesem Falle die im Leistungstransistor T2 entstehende Verlustleistung in gleicher Weise wie die Drain-Source-Spannung UDS zunehmen. Dies ist jedoch häufig nicht erwünscht.In the in 1 The circuit shown is the value of the current limitation, ie the current value set by the current limiting circuit, only dependent on the load current iL flowing through the power transistor T2. The value of the current limitation is therefore independent of the drain-source voltage UDS falling across the load path of the power transistor T2. As is known, the power loss arising in the power transistor T2 results from the product of the drain-source voltage UDS multiplied by the load current iL. In the event of a short circuit or overload, this is the limited load current iL. In this case, with increasing drain-source voltage UDS, the power loss arising in power transistor T2 would increase in the same way as drain-source voltage UDS. However, this is often not desirable.

Der vorliegenden Erfindung liegt daher zunächst die Aufgabe zugrunde, eine gattungsgemäße Schaltungsanordnung zur Strombegrenzung so weiterzubilden, dass die durch den Leistungstransistor entstehende Verlustleistung ebenfalls begrenzt wird.The present invention lies hence first the task of a generic circuit arrangement for To further develop current limitation in such a way that the power transistor generates Power loss is also limited.

Bei bekannten Schaltungsanordnungen zur Strombegrenzung, wie beispielsweise der in 1 dargestellten Schaltung, wurde aus Stabilitätsgründen bislang auf eine geringe Schleifenverstärkung A0 im Regelkreis geachtet. Die Schleifenverstärkung A0 der Regelung dieser Schaltung ergibt sich aus folgender Gleichung: A0 = n*β/rbe*1/go2*gm1/go3*gm2*r1. (1) In known circuit arrangements for current limitation, such as that in 1 circuit shown, attention has been paid to a low loop gain A0 in the control loop for reasons of stability. The loop gain A0 of the regulation of this circuit results from the following equation: A0 = n * β / rbe * 1 / go2 * gm1 / go3 * gm2 * r1. (1)

Hierbei ist mit n die Emittervielfachheit, mit β die Stromverstärkung und mit rbe der Basis-Emitter-Widerstand des Bipolartransistors Q1 bezeichnet. go2 bezeichnet den Ausgangsleitwert der Stromquelle I2, gm1 den Übertragungsleitwert des Ansteuertransistors T1, go3 den Ausgangsleitwert der Stromquelle I3 und gm2 den Übertragungsleitwert des Leistungstransistors T2. R1 bezeichnet den Widerstandswert des Messwiderstandes R1.Where n is the emitter multiplicity, with β the current gain and with rbe the base-emitter resistance of the bipolar transistor Designated Q1. go2 denotes the output conductance of the current source I2, gm1 the transmission conductance of the control transistor T1, go3 the output conductance of the current source I3 and gm2 the transmission conductance of the power transistor T2. R1 denotes the resistance value of the Measuring resistor R1.

Um die Schleifenverstärkung der Regelungsschaltung 1 so gering wie möglich zu halten, muss nach Gleichung (1) der Ansteuertransistor T1 sehr schwach dimensioniert werden, da die anderen Parameter in diesem Schaltungsaufbau nicht in ausreichendem Maße verändert werden können. Bei stabilisierter Schaltungsanordnung stellt dies kein Problem dar, da der Ansteuertransistor T1 lediglich den Strom i3 der Stromquelle I3 führen muss.The loop gain of the control circuit 1 To keep it as low as possible, the drive transistor T1 must be dimensioned very weakly according to equation (1), since the other parameters in this circuit structure cannot be changed to a sufficient extent. With a stabilized circuit arrangement, this is not a problem, since the control transistor T1 only has to carry the current i3 from the current source I3.

Um nun einen stabilen Arbeitspunkt bei einem Auftreten einer von Fall zu Fall auftretenden Überlast oder eines Überstromes zu erlangen, muss die Gatekapazität des Leistungstransistors T2, d.h. das an dessen Steueranschluss G noch anliegende Po tential UG, über den Ansteuertransistor T1 möglichst schnell entladen werden. Um ein möglichst schnelles Ansprechen des Ansteuertransistors T1 und damit geringe Ansprechzeiten der Regelungen zu realisieren, müsste der Ansteuertransistor T1 daher möglichst stark dimensioniert werden. Dies steht allerdings im Gegensatz zu der Forderung eines stabilen Regelkreises. Insbesondere bei Leistungstransistoren T2, die zum Schalten von großen Strömen im Bereich von 50 Ampere und mehr ausgelegt sind und bei denen die Gatekapazität somit einige Nano-Farad betragen kann, muss im Falle einer starken Überlast bzw. einem Kurzschluss diese Gatekapazität innerhalb weniger Mikrosekunden entladen werden, um so einen stabilen Arbeitspunkt zu erhalten. Dazu müssten jedoch von dem Ansteuertransistor T1 Entladeströme im Bereich von mehreren Milliampere bereitgestellt werden, wodurch der Ansteuertransistor T1 aber entsprechend groß zu dimensionieren wäre.In order to obtain a stable operating point when an overload or an overcurrent occurs from case to case, the gate capacitance of the power transistor T2, ie the potential UG still present at its control terminal G, must be discharged as quickly as possible via the control transistor T1. To one if possible To achieve fast response of the control transistor T1 and thus short response times of the controls, the control transistor T1 would therefore have to be dimensioned as strongly as possible. However, this is in contrast to the requirement of a stable control loop. Particularly in the case of power transistors T2, which are designed for switching large currents in the range of 50 amperes and more and in which the gate capacitance can thus be a few nano-farads, this gate capacitance must be discharged within a few microseconds in the event of a strong overload or short circuit to get a stable working point. For this purpose, however, discharge currents in the range of several milliamperes would have to be provided by the control transistor T1, whereby the control transistor T1 would, however, have to be dimensioned correspondingly large.

2 zeigt ein weiteres Ausführungsbeispiel einer bekannten Strombegrenzungsschaltung, wie sie ebenfalls in dem eingangs genannten deutschen Patent DE 44 29 716 C1 offenbart ist. Gegenüber der Schaltung in 1 ist in 2 der Ansteuertransistor T1 durch einen Stromspiegel T8, T9 ersetzt worden. Sofern ein Überstrom bzw. ein Kurzschlussstrom auftritt, kann der Bipolartransistor Q1 weniger Strom als durch die Stromquelle I2 vorgegeben ist, führen, wodurch der ausgangsseitig von dem Stromspiegel Q0, Q1 bereitgestellte Strom i6 steigt. Dieser Strom i6 wird eingangsseitig dem Stromspiegel T8, T9 zugeführt und dort gespiegelt. Ausgangsseitig arbeitet somit der gespiegelte Strom i6 gegen den Strom i3, der von der Stromquelle I3 bereitgestellt wird. Sofern der Strom i6 steigt, sinkt das Ansteuerpotential UG zur Ansteuerung des Gateanschlusses G des Leistungstransistors T2. Der Leistungstransistor T2 leitet somit weniger und regelt den Laststrom iL zurück. 2 shows another embodiment of a known current limiting circuit, as also in the aforementioned German patent DE 44 29 716 C1 is disclosed. Compared to the circuit in 1 is in 2 the control transistor T1 has been replaced by a current mirror T8, T9. If an overcurrent or a short-circuit current occurs, the bipolar transistor Q1 can carry less current than is predetermined by the current source I2, as a result of which the current i6 provided on the output side by the current mirror Q0, Q1 increases. This current i6 is fed to the current mirror T8, T9 on the input side and is mirrored there. On the output side, the mirrored current i6 thus works against the current i3 that is provided by the current source I3. If the current i6 increases, the control potential UG for controlling the gate connection G of the power transistor T2 decreases. The power transistor T2 therefore conducts less and regulates the load current iL back.

Die Schleifenverstärkung A0 dieser Schaltungsanordnung ergibt sich damit aus folgender Gleichung: A0 = n*β/rbe*ü89/go3*gm2*r1. (2) The loop gain A0 of this circuit arrangement results from the following equation: A0 = n * β / rbe * ü89 / go3 * gm2 * r1. (2)

In Gleichung (2) ist mit ü89 das Übersetzungsverhältnis des Stromspiegels T8/T9, also der Quotient der Übertragungsleitwerte der Transistoren T8, T9, bezeichnet.In equation (2) with ü89 the gear ratio of Current level T8 / T9, i.e. the quotient of the transmission conductance values of transistors T8, T9.

Um auch hier die Schleifenverstärkung A0 möglichst gering zu halten, muss das Übersetzungsverhältnis ü89 möglicht klein gewählt werden. Für einen stabilen Arbeitspunkt muss also zumindest gewährleistet sein, dass das Produkt aus Strom i2 und Übersetzungsverhältnis ü89 stets größer ist als der Strom i3.To make loop gain A0 possible here too To keep it low, the gear ratio must be as small as possible chosen become. For a stable working point must at least be guaranteed be that the product of current i2 and gear ratio ü89 always is bigger than the current i3.

Im geschlossenen Zustand des Transistors Q1 steht zur Entladung der Gatekapazität des Leistungstransistors T2 maximal der Strom i2*ü89 zur Verfügung. Der Strom i2 liegt im allgemeinen im Bereich von einigen 10 μA. Zur Entladung der Gatekapazität wären jedoch Ströme im Bereich von einigen Milliampere erforderlich. Um ein möglichst schnelles Ansprechen und damit eine schnelle Entladung der Gatekapazität des Leistungstransistors T2 zu erreichen, wäre damit ein Übersetzungsverhältnis ü > 100 wünschenswert. Ein solch hohes Übersetzungsverhältnis ü89 würde jedoch die Stabilität des Regelkreises negativ beeinflusst.In the closed state of transistor Q1 stands for discharging the gate capacitance of the power transistor T2 maximum the current i2 * ü89 to disposal. The current i2 is generally in the range of a few 10 μA. For unloading the gate capacity would be however streams required in the range of a few milliamperes. To one if possible rapid response and thus rapid discharge of the gate capacitance of the power transistor To reach T2 would be a gear ratio of> 100 is therefore desirable. Such a high gear ratio would be over 89 the stability of the control loop.

Ausgehend davon liegt der vorliegenden Erfindung ferner die Aufgabe zugrunde, eine Schaltung zur Strombegrenzung anzugeben, bei der die Stabilität des Regelkreises sichergestellt wird und dennoch ein schnelles Ansprechen des Leistungsschalters möglich ist.The present is based on this The invention is also based on the object of a circuit for current limitation specify where the stability of the control loop is ensured and yet a quick response of the circuit breaker possible is.

Erfindungsgemäß werden die genannten Aufgaben durch eine Schaltungsanordnung zur Strombegrenzung mit den Merkmalen des Patentanspruchs 1 gelöst. Demgemäß ist vorgesehen:
Eine Schaltungsanordnung zur Strombegrenzung eines Stroms durch eine Ausgangsstufe,

– mit einem steuerbaren Leistungsschalter, dessen Laststrecke in Reihe zu einer Messimpedanz und zwischen einem ersten und zweiten Anschluss angeordnet ist,
– mit einer ersten Strombegrenzungseinrichtung, die den Laststrom durch den Lastschalter erfasst und die, sofern der erfasste Laststrom einen vorgegebenen Stromschwellenwert überschreitet, den Laststrom auf einen ersten vorgegebenen Stromwert begrenzt,
– mit einer zweiten Strombegrenzungseinrichtung, die zusätzlich eine zwischen dem ersten und zweiten Anschluss abfallende Spannung erfasst und die, sofern die erfasste Spannung einen ersten vorgegebenen Spannungsschwellenwert überschreitet, den Laststrom auf einen zweiten Stromwert begrenzt, wobei der zweite Stromwert geringer ist als der erste Stromwert.

According to the invention, the above-mentioned objects are achieved by a circuit arrangement for current limitation with the features of patent claim 1. Accordingly, it is provided:
A circuit arrangement for limiting the current through an output stage,

With a controllable circuit breaker, the load path of which is arranged in series with a measuring impedance and between a first and a second connection,
With a first current limiting device which detects the load current through the load switch and which, if the detected load current exceeds a predefined current threshold value, limits the load current to a first predefined current value,
- With a second current limiting device, which additionally detects a voltage drop between the first and second connection and which, if the detected voltage exceeds a first predetermined voltage threshold value, limits the load current to a second current value, the second current value being less than the first current value.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnung entnehmbar.Advantageous configurations and Developments of the invention are the dependent claims as well the description with reference to the drawing.

Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei:

1 ein erstes Beispiel einer bekannten Strombegrenzungsschaltung;
2 ein zweites Beispiel einer bekannten Strombegrenzungsschaltung;
3 ein erstes Ausführungsbeispiel einer erfindungsgemäßen Schaltung zur Strombegrenzung, die eine Einrichtung zur spannungsabhängigen Strombegrenzung aufweist;
4 die Kennlinie einer mit einer zusätzlichen Messeinrichtung ausgestatteten Strombegrenzungsschaltung nach 3;
5 anhand eines einfachen Schaltbildes eine besonders einfache Realisierung der zusätzlichen Messeinrichtung aus 3, die eine Kennlinie entsprechend 4 aufweist;
6 ein zweites Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung zur Strombegrenzung, die eine Stabilisierungseinrichtung der Stromregelung aufweist;
7 ein drittes, besonders bevorzugtes Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung zur Strombegrenzung.

The invention is explained in more detail below with reference to the exemplary embodiments given in the figures of the drawing. It shows:

1 a first example of a known current limiting circuit;
2 a second example of a known current limiting circuit;
3 a first embodiment of a circuit for current limitation according to the invention, which has a device for voltage-dependent current limitation;
4 the characteristic curve with an additional one Measuring device equipped current limiting circuit after 3 ;
5 based on a simple circuit diagram, a particularly simple implementation of the additional measuring device 3 that correspond to a characteristic curve 4 having;
6 a second embodiment of a circuit arrangement according to the invention for current limitation, which has a stabilizing device of the current control;
7 a third, particularly preferred embodiment of the circuit arrangement according to the invention for current limitation.

In allen Figuren der Zeichnung sind gleiche bzw. funktionsgleiche Elemente – sofern nichts anderes angegeben ist – mit gleichen Bezugszeichen versehen worden.In all figures of the drawing are same or functionally identical elements - unless otherwise stated is with have been provided with the same reference numerals.

3 zeigt ein erstes Ausführungsbeispiel einer erfindungsgemäßen Schaltung zur Strombegrenzung, die eine Einrichtung zur spannungsunabhängigen Strombegrenzung aufweist. 3 shows a first embodiment of a circuit for current limitation according to the invention, which has a device for voltage-independent current limitation.

3 zeigt eine in MOS-Technologie ausgebildete Ausgangsstufe 10, die einen MOS-Leistungstransistor T2 aufweist. In Reihe zu der Laststrecke des Leistungstransistors T2 ist ein Messwiderstand R1 geschaltet. Die Reihenschaltung aus Leistungstransistor T2 und Messwiderstand R1 ist zwischen einem ersten Anschluss 4 und einem zweiten Anschluss 5 angeordnet. Der erste Anschluss 4 ist mit einem ersten Versorgungspotential VDD, beispielsweise dem positiven Versorgungspotential, der zweite Anschluss 5 mit einem zweiten Versorgungspotential VGND, beispielsweise dem Potential der Bezugsmasse, beaufschlagt. 3 shows an output stage formed in MOS technology 10 , which has a MOS power transistor T2. A measuring resistor R1 is connected in series with the load path of the power transistor T2. The series connection of power transistor T2 and measuring resistor R1 is between a first connection 4 and a second connector 5 arranged. The first connection 4 is the second connection with a first supply potential VDD, for example the positive supply potential 5 with a second supply potential VGND, for example the potential of the reference ground.

Die vorliegende Erfindung wird nachfolgend unter Verwendung jeweils n-leitender MOS-Transistoren als Leistungstransistor T1, Ansteuertransistor T2 und Schalttransistor T7 erläutert. Gateanschlüsse G dieser Transistoren T1, T2, T7 bilden deren Steueranschlüsse, Drainanschlüsse D und Sourceanschlüsse S bilden erste und zweite Laststreckenanschlüsse.The present invention is described below Use of n-type MOS transistors as the power transistor T1, driving transistor T2 and switching transistor T7 explained. Gates G this Transistors T1, T2, T7 form their control connections, drain connections D and source terminals S form first and second load path connections.

Im vorliegenden Ausführungsbeispiel ist der Drainanschluss D des Leistungstransistors T2 mit einer typischerweise resistiv ausgebildeten Last RL verbunden. Der Leistungsschalter T2 ist damit als sogenannter Low-Side-Schalter ausgebildet, bei dem die Last RL zwischen dem positiven Versorgungspotential VDD und einem Lastanschluss des Leistungsschalters T2 angeordnet ist. Der Steueranschluss G des Leistungstransistors T2 ist über ein Steuerpotential UG derart beaufschlagbar, dass im eingeschalteten Zustand ein Laststrom iL durch den Leistungstransistor T2 und damit auch durch den Messwiderstand R1 fließt.In the present embodiment is typically the drain terminal D of the power transistor T2 resistively designed load RL connected. The circuit breaker T2 is thus designed as a so-called low-side switch, at which the load RL between the positive supply potential VDD and a load connection of the circuit breaker T2 is arranged. The control connection G of the power transistor T2 is via a Control potential UG can be applied in such a way that when switched on State a load current iL through the power transistor T2 and thus also flows through the measuring resistor R1.

Die Schaltung in 3 weist darüber hinaus eine Stromspiegelschaltung 20 auf. Die Stromspiegelschaltung 20 enthält zwei zu einem Stromspiegel miteinander verschaltete Bipolartransistoren Q0, Q1, wobei der ausgangsseitige Bipolartransistor Q1 eine n-fache Stromverstärkung aufweist. Versorgungsseitig sind die Biopolartransistoren Q0, Q1 über jeweils eine Stromquelle I1, I2 mit jeweils einem Versorgungsanschluss 1, 2 verbunden. Der erste Bipolartransistor Q0 wird somit über die Stromquelle I1 mit einem ersten Strom i1 beaufschlagt, während der zweite Bipolartransistor Q1 über die zweite Stromquelle I2 mit einem zweiten Strom i2 beaufschlagt wird. An dem kollektorseitigen Anschluss C des in Diode verschalteten Bipolartransistors Q0 ergibt sich somit ein Potential UR, an dem kollektorseitigen Anschluss des ausgangsseitigen Bipolartransistors Q1 ergibt sich ein Potential UC. Eingangsseitig ist der Stromspiegel Q0, Q1 mit der Ausgangsstufe 10 verbunden. Dabei ist der Emitteranschluss E des ers ten Bipolartransistors Q0 mit dem zweiten Versorgungsanschluss 5 verbunden und der emitterseitige Anschluss E des zweiten Bipolartransistors Q1 ist mit einem Abgriff 12 zwischen dem Messwiderstand R1 und dem Sourceanschluss S des Leistungstransistors T2, an dem das Sourcepotential US anliegt, verbunden. Der Stromspiegel Q0, Q1 greift somit die an dem Messwiderstand anliegende Messspannung U1 = US – VGND ab.The circuit in 3 also has a current mirror circuit 20 on. The current mirror circuit 20 contains two bipolar transistors Q0, Q1 interconnected to form a current mirror, the output-side bipolar transistor Q1 having an n-fold current gain. On the supply side, the biopolar transistors Q0, Q1 are each via a current source I1, I2, each with a supply connection 1 . 2 connected. A first current i1 is thus applied to the first bipolar transistor Q0 via the current source I1, while a second current i2 is applied to the second bipolar transistor Q1 via the second current source I2. A potential UR thus results at the collector-side connection C of the bipolar transistor Q0 connected in the diode, and a potential UC results at the collector-side connection of the output-side bipolar transistor Q1. On the input side is the current mirror Q0, Q1 with the output stage 10 connected. The emitter terminal E of the first bipolar transistor Q0 is connected to the second supply terminal 5 connected and the emitter-side terminal E of the second bipolar transistor Q1 is with a tap 12 between the measuring resistor R1 and the source terminal S of the power transistor T2, to which the source potential US is applied. The current mirror Q0, Q1 thus engages the measuring voltage applied to the measuring resistor U1 = US - VGND from.

Die Schaltung in 3 weist ferner eine Ansteuerschaltung 30 auf. Die Ansteuerschaltung 30 besteht aus einem Ansteuertransistor T1 und einer Stromquelle I3, deren Laststrecken miteinander in Reihe und zwischen einem dritten Anschluss 3 und dem zweiten Versorgungsanschluss 5 geschaltet sind. Der Steueranschluss D des Ansteuertransistors T1 ist mit dem Ausgang 21 der Stromspiegelschaltung 20 und damit mit dem Kollektoranschluss C des zweiten Bipolartransistors Q1 verbunden. Der Ansteuertransistor T1 wird damit über das Kollektorpotential UC angesteuert.The circuit in 3 also has a control circuit 30 on. The control circuit 30 consists of a control transistor T1 and a current source I3, the load paths of which are connected in series and between a third connection 3 and the second supply connection 5 are switched. The control connection D of the control transistor T1 is connected to the output 21 the current mirror circuit 20 and thus connected to the collector terminal C of the second bipolar transistor Q1. The control transistor T1 is thus controlled via the collector potential UC.

An einem Abgriff zwischen der Stromquelle I3 und dem Drainanschluss D des Ansteuertransistors T1 liegt das Steuerpotential UG an, über welches der Steueranschluss G des Leistungstransistors T2 angesteuert wird.At a tap between the current source I3 and the drain terminal D of the drive transistor T1 is the control potential UG on, over which controls the control terminal G of the power transistor T2 becomes.

Der Ansteuertransistor T1 ließe sich selbstverständlich auch durch einen Stromspiegel T8, T9 entsprechend dem Beispiel in 2 ersetzen.The control transistor T1 could of course also be a current mirror T8, T9 according to the example in FIG 2 replace.

Erfindungsgemäß ist nun eine Messeinrichtung 10 sowie eine zweite Stromspiegelschaltung T3, T4, vorgesehen. Die Messeinrichtung 40 weist zwei Eingänge E1, E2 auf und ist eingangsseitig parallel zur Reihenschaltung aus Leistungstransistor T2 und Messwiderstand R1 geschaltet. Dabei ist der erste Eingang E1 mit einem Abgriff 11 zwischen Last RL und dem Sourceanschluss S des Leistungstransistors T2 und der zweite Eingang E2 mit dem zweiten Versorgungsanschluss 5 verbunden. Zusätzlich kann ein dritter Eingang E3 vorgesehen sein, über den im Bedarfsfall ein Steuerpotential in die Messeinrichtung 40 einkoppelbar ist. Die Messeinrichtung 40 weist darüber hinaus einen Ausgang A auf. Der Ausgang A ist mit dem zweiten Stromspiegel T3, T4 verbunden ist. Der zweite Stromspiegel T3, T4 besteht aus zwei p-Kanal-MOSFETs, die versorgungsseitig mit einem gemeinsamen Anschluss 6 verbunden sind. Eingangsseitig ist der Laststreckenanschluss des in Diode verschalteten Transistors T3 mit dem Ausgang A der Messeinrichtung 40 verbunden. Ausgangsseitig ist der zweite Transistor T4 des Stromspiegels T3, T4 mit der Klemme 21 und damit mit dem Kollektoranschluss C des ausgangsseitigen Bipolartransistors Q1 des ersten Stromspiegels Q0, Q1 verbunden.A measuring device is now in accordance with the invention 10 and a second current mirror circuit T3, T4 provided. The measuring device 40 has two inputs E1, E2 and is connected on the input side in parallel to the series connection of power transistor T2 and measuring resistor R1. The first input is E1 with a tap 11 between load RL and the source terminal S of the power transistor T2 and the second input E2 with the second supply terminal 5 connected. In addition, a third input E3 can be provided, via which a control potential into the measuring device if necessary 40 can be coupled. The measuring device 40 also has an output A. The output A is connected to the second current mirror T3, T4 is. The second current mirror T3, T4 consists of two p-channel MOSFETs, the supply side with a common connection 6 are connected. The load path connection of the transistor T3 connected in diode with the output A of the measuring device is on the input side 40 connected. On the output side is the second transistor T4 of the current mirror T3, T4 with the terminal 21 and thus connected to the collector terminal C of the output-side bipolar transistor Q1 of the first current mirror Q0, Q1.

Die die Messspannung U1 am Messwiderstand R1 abgreifende Stromspiegelschaltung 20 sowie die Ansteuerschaltung 30 bilden eine erste Strombegrenzungseinrichtung. Die Messeinrichtung 40, der zweite Stromspiegel T3, T4, die erste Stromspiegelschaltung 20 und die Ansteuerschaltung 30 bilden zusammen eine zweite Strombegrenzungseinrichtung.The current mirror circuit tapping the measuring voltage U1 at the measuring resistor R1 20 as well as the control circuit 30 form a first current limiting device. The measuring device 40 , the second current mirror T3, T4, the first current mirror circuit 20 and the control circuit 30 together form a second current limiting device.

Nachfolgend wird die Funktionsweise der in 3 dargestellten Schaltungsanordnung zur Strombegrenzung erläutert, wobei lediglich auf die gegenüber dem eingangs genannten Stand der Technik neu hinzugekommenen Schaltungselemente detailliert eingegangen wird. Die allgemeine Funktionsweise der Strombegrenzungsschaltung wurde bereits eingangs eingehend erläutert und wird darüber hinaus als bekannt vorausgesetzt.The mode of operation of the in 3 Circuit arrangement shown for current limitation explained, only the circuit elements newly added compared to the prior art mentioned above will be discussed in detail. The general functioning of the current limiting circuit has already been explained in detail at the beginning and is also assumed to be known.

Die Messeinrichtung 10 misst an ihren beiden Eingängen E1, E2 die zwischen den Klemmen 11, 5 anliegende Spannung UDS + U1 erzeugt an ihrem Ausgang A abhängig von der gemessenen Spannung einen Strom i4, der mit steigender Spannung zunimmt. Der Strom i4 wird über den Stromspiegel T3, T4 auf einen Strom i5 gespiegelt und dem Kollektoranschluss C des zweiten Bipolartransistor Q1 zugeführt.The measuring device 10 measures the two inputs E1, E2 between the terminals 11 . 5 applied voltage UDS + U1 generates a current i4 at its output A, which increases with increasing voltage, depending on the measured voltage. The current i4 is mirrored to a current i5 via the current mirror T3, T4 and fed to the collector terminal C of the second bipolar transistor Q1.

Steigt nun die Spannung zwischen den Klemmen 11, 5 an, dann steigen auch die Ströme i4 bzw. i5. Damit erhöht sich das Potential UC am Kollektor C des zweiten Bipolartransistors Q1, wodurch der Ansteuertransistor T1 stärker aufgesteuert wird. Dadurch sinkt in gleicher Weise das Steuerpotential UG am Steueranschluss G des Leistungstransistors T2 ab. Der Leistungstransistor T2 wird geringer leitend, wodurch der Laststrom iL entsprechend abgesenkt wird. Zusätzlich zu der laststromabhängigen Begrenzung des Laststromes iL wird dadurch mithin eine spannungsabhängige Begrenzung des Laststromes iL ermöglicht.Now the voltage between the terminals increases 11 . 5 then the currents i4 and i5 also increase. The potential UC at the collector C of the second bipolar transistor Q1 thus increases, as a result of which the drive transistor T1 is turned on more. As a result, the control potential UG at the control connection G of the power transistor T2 drops in the same way. The power transistor T2 becomes less conductive, as a result of which the load current iL is reduced accordingly. In addition to the load current-dependent limitation of the load current iL, this also enables a voltage-dependent limitation of the load current iL.

4 zeigt anhand eines schematisierten Diagramms das Prinzip einer solchen erfindungsgemäßen spannungsabhängigen Strombegrenzung. Die Ordinate bezeichnet dabei den Wert der Strombegrenzung Ix und die Abszisse die Spannung Vx zwischen den Klemmen 11, 5. Bis zu einer ersten Spannung V1 weist die Schaltungsanordnung einen ersten Strombegrenzungswert iL0 auf, der beispielsweise durch eine bekannte, laststromabhängige Strombegrenzungseinrichtung eingestellt wird. In dieser Phase ist die spannungsabhängige Strombegrenzung nicht aktiviert. Die spannungsabhängige Strombegrenzung greift erst ab einer Spannung Vx > V1. Dies hat dann zur Folge, dass mit zunehmender Spannung Vx der Wert der Strombegrenzung Ix typischerweise kontinuierlich abnimmt und zwar so lange, bis ein zweiter Spannungswert V2 erreicht ist. Bei Erreichen des zweiten Spannungswertes V2 nimmt der Wert der Strombegrenzung Ix wieder einen konstanten Wert iL1 an. Bei einer Spannung Vx > V2 findet also keine weitere Verringerung der Strombegrenzung statt. Dies ist nicht notwendigerweise erforderlich, jedoch sinnvoll, da Ausgangsstufen typischerweise dazu ausgelegt sind, zumindest einen vorgegebenen Stromwert zu schalten. Eine beliebige Reduzierung des Laststromes iL ist daher meist nicht erwünscht. 4 shows the principle of such a voltage-dependent current limitation according to the invention using a schematic diagram. The ordinate denotes the value of the current limitation Ix and the abscissa the voltage Vx between the terminals 11 . 5 , Up to a first voltage V1, the circuit arrangement has a first current limiting value iL0, which is set, for example, by a known load current-dependent current limiting device. In this phase, the voltage-dependent current limitation is not activated. The voltage-dependent current limitation only takes effect from a voltage Vx> V1. This then has the consequence that, with increasing voltage Vx, the value of current limitation Ix typically decreases continuously until a second voltage value V2 is reached. When the second voltage value V2 is reached, the value of the current limitation Ix again assumes a constant value iL1. With a voltage Vx> V2 there is no further reduction in the current limitation. This is not necessarily necessary, but makes sense, since output stages are typically designed to switch at least one predetermined current value. Any reduction in the load current iL is therefore usually not desired.

Die Messeinrichtung 40 gemäß 3 kann im einfachsten Fall dadurch realisiert werden, dass die Klemmen 11 und 6 mitein ander verbunden werden und dass der Ausgang A der Messeinrichtung bzw. der Eingang des Stromspiegels T3, T4 mittels eines Widerstandes mit der Klemme 5 verbunden wird. 5 zeigt eine solche bevorzugte Realisierung der Messeinrichtung 40. Dabei ist ein Widerstand R40, eine oder mehrere Zenerdioden D40 und eine Stromquelle I40 vorgesehen, die zueinander in Reihe und zwischen den Anschlüssen A, E2 der Messeinrichtung 40 angeordnet sind. Die Stromquelle I40 liefert den Strom i40.The measuring device 40 according to 3 can be realized in the simplest case by the terminals 11 and 6 mitein other connected and that the output A of the measuring device or the input of the current mirror T3, T4 by means of a resistor with the terminal 5 is connected. 5 shows such a preferred implementation of the measuring device 40 , A resistor R40, one or more Zener diodes D40 and a current source I40 are provided, which are connected to one another in series and between the connections A, E2 of the measuring device 40 are arranged. The current source I40 supplies the current i40.

Der obere Wert der Strombegrenzung iL0 wird durch die spannungsunbeeinflusste Regelschaltung der Strombegrenzung eingestellt. Die Spannung V1 ergibt sich hier aus der Art und der Anzahl der erst ab einer gewissen Spannung stromdurchlässigen Diode D40. Der untere Wert der Strombegrenzung iL1 ergibt sich zum einen aus der spannungsabhängigen Regelung der Strombegrenzung und zum anderen aus dem maximal von der Stromquelle I40 gelieferten Strom i40. Die Steigung der Kennlinie gemäß 4 und damit der Wert der Spannung V2 ist dann über den Wert des Widerstandes R40 festgelegt. Der Widerstand R40 könnte auch durch einen oder mehrere Transistoren realisiert werden, die so verschaltet sind, dass sie eine Widerstandskennlinie aufweisen.The upper value of the current limit iL0 is set by the voltage-independent control circuit of the current limit. The voltage V1 results here from the type and number of the diode D40 which is only current-permeable above a certain voltage. The lower value of the current limit iL1 results on the one hand from the voltage-dependent regulation of the current limit and on the other hand from the maximum current i40 supplied by the current source I40. The slope of the characteristic according to 4 and thus the value of the voltage V2 is then determined by the value of the resistor R40. The resistor R40 could also be implemented by one or more transistors which are connected in such a way that they have a resistance characteristic.

Zusätzlich oder alternativ kann anstelle der oder parallel zu der Reihenschaltung aus Dioden D40 und Widerstand R40 auch ein von außen über den dritten Eingang E3 der Messeinrichtung 40 ansteuerbarer Schalttransistor T40 angeordnet sein. Mittels des Schalttransistor T40, der typischerweise als logisch ansteuerbarer Transistor T40 ausgeführt ist, ist es möglich, den Wert der Strombegrenzung Ix durch einen extern eingekoppelten Schaltbefehl bedarfsgemäß zu verändern.Additionally or alternatively, instead of or in parallel with the series connection of diodes D40 and resistor R40, an externally via the third input E3 of the measuring device can also be used 40 controllable switching transistor T40 can be arranged. By means of the switching transistor T40, which is typically designed as a logically controllable transistor T40, it is possible to change the value of the current limit Ix as required by means of an externally coupled switching command.

Die Messeinrichtung 40 liefert an ihrem Ausgang A somit einen Strom i4, der einerseits von der Potentialdifferenz Vx zwischen den Eingängen E1 und E2 und andererseits von einem Steuersignal am Eingang E3 in solcher Weise abhängig ist, dass bei steigender Potentialdifferenz Vx der Wert des Stromes i4 am Ausgang A zunimmt. Mittels eines Steuersignals am Eingang E3 und dem Transistor T40 kann der Wert des Stromes I4 somit sprunghaft verändert werden.The measuring device 40 thus delivers a current i4 at its output A, which is dependent on the one hand on the potential difference Vx between the inputs E1 and E2 and on the other hand on a control signal at the input E3 in such a way that the value of the Stro mes i4 at output A increases. The value of the current I4 can thus be changed abruptly by means of a control signal at the input E3 and the transistor T40.

Bei der Realisierung einer Schaltung mit spannungsabhängiger Strombegrenzung ist jedoch folgendes zu beachten: Steigt der Spannungsabfall Vx zwischen den Klemmen 11, 5 an, dann wird der Sollwert der Regelung verringert und der Wert der Strombegrenzung Ix sinkt entsprechend ab. Ein Absinken des Strombegrenzungswertes hat aber zur Folge, dass der Spannungsabfall U1 an der Last RL ebenfalls absinkt, wodurch der Spannungsabfall UDS am Leistungstransistor T2 weiter ansteigt. Die spannungsabhängige Verringerung des Wertes der Strombegrenzung Ix mit zunehmendem Spannungsabfall stellt damit eine Mitkopplung am Leistungstransistor T2 dar. Um sicherzustellen, dass der Regelkreis stets stabil bleibt, muss aus diesem Grunde die Schleifenverstärkung der Mitkoppelschleife möglichst kleiner als 1 gehalten werden.When implementing a circuit with voltage-dependent current limitation, however, the following must be taken into account: If the voltage drop Vx between the terminals increases 11 . 5 then the setpoint of the control is reduced and the value of the current limitation Ix drops accordingly. However, a decrease in the current limit value means that the voltage drop U1 at the load RL also drops, as a result of which the voltage drop UDS at the power transistor T2 increases further. The voltage-dependent reduction in the value of the current limitation Ix with increasing voltage drop thus represents positive feedback on the power transistor T2. To ensure that the control loop always remains stable, the loop gain of the positive feedback loop must therefore be kept as small as possible for this reason.

6 zeigt ein zweites Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung zur Strombegrenzung, die eine Einrichtung 50 zur Stabilisierung der Stromregelung aufweist. 6 shows a second embodiment of a circuit arrangement according to the invention for current limitation, the device 50 has to stabilize the current control.

Im Unterschied zum Ausführungsbeispiel in 3 weist die Schaltungsanordnung in 6 keine Messeinrichtung 40 auf. Die Schaltung weist dafür einen Stromspiegel T5, T6 auf, dessen Transistoren T5, T6 versorgungsseitig mit einem gemeinsamen Anschluss 7 verbunden sind. Ferner ist ein Schalttransistor T7 vorgesehen, dessen Laststrecke zwischen dem Versorgungsanschluss 5 und dem Eingang 51 des zweiten Stromspiegels T5, T6, der durch einen Laststreckenanschluss des in Diode verschalteten Transistors T5 gebildet wird, angeordnet ist. Der Ausgang 52 des zweiten Stromspiegels T5, T6 ist über eine Klemme 22 mit dem Kollektor C des Bipolartransistors Q0 des ersten Stromspiegels Q0, Q1 verbunden. Die Transistoren T5, T6 des zweiten Stromspiegels T5, T6 sowie der Schalttransistor T7 bilden damit eine Gegenkopplung zu der bipolaren Verstärkerstufe bestehend aus dem Bipolartransistor Q1 des ersten Stromspiegels Q0, Q1 und der Stromquelle I2, die die Schleifenverstärkung der bipolaren Verstärkerstufe Q1, I2 vermindert. Die Funktion dieser Gegenkopplung wird nachfolgend näher beschrieben:
Wie bereits eingangs ausführlich beschrieben wurde, kann das Ansprechverhalten des Leistungsschalters T2 durch eine geeignete Dimensionierung des Ansteuertransistors T1 gezielt eingestellt werden. Sofern das Potential UC am Kollektor C des Bipolartransistors Q1 steigt, wird der Schalttransistor T7 entsprechend aufgesteuert. Der entsprechend durch die Laststrecke des Schalttransistors T7 fließende Strom i7 wird über den zweiten Stromspiegel T5, T6 und die Klemme 22 kollektorseitig in den Bipolartransistor Q0 eingespeist. Damit steigt gleichermaßen die über der Basis-Emitter-Strecke des Bipolartransistor Q0 abfallende Spannung UBE, wodurch der Bipolartransistor Q1 über den ersten Stromspiegel Q0, Q1 besser leitet. Dadurch wird das kollektorseitige Potential UC des Bipolartransistors Q1 gleichermaßen reduziert und der Ansteuertransistor T1 somit geringer aufgesteuert. Dadurch steigt das Steuerpotential UG und der Leistungstransistor leitet wieder einen höheren Laststrom iL.In contrast to the embodiment in 3 shows the circuit arrangement in 6 no measuring device 40 on. For this purpose, the circuit has a current mirror T5, T6, the transistors T5, T6 of which have a common connection on the supply side 7 are connected. Furthermore, a switching transistor T7 is provided, the load path between the supply connection 5 and the entrance 51 of the second current mirror T5, T6, which is formed by a load path connection of the transistor T5 connected in diode, is arranged. The exit 52 of the second current mirror T5, T6 is via a terminal 22 connected to the collector C of the bipolar transistor Q0 of the first current mirror Q0, Q1. The transistors T5, T6 of the second current mirror T5, T6 and the switching transistor T7 thus form negative feedback to the bipolar amplifier stage consisting of the bipolar transistor Q1 of the first current mirror Q0, Q1 and the current source I2, which reduces the loop gain of the bipolar amplifier stage Q1, I2. The function of this negative feedback is described in more detail below:
As has already been described in detail at the beginning, the response behavior of the circuit breaker T2 can be set in a targeted manner by suitable dimensioning of the drive transistor T1. If the potential UC at the collector C of the bipolar transistor Q1 increases, the switching transistor T7 is turned on accordingly. The current i7 flowing correspondingly through the load path of the switching transistor T7 is transmitted via the second current mirror T5, T6 and the terminal 22 collector side fed into the bipolar transistor Q0. The voltage UBE falling across the base-emitter path of the bipolar transistor Q0 thus likewise rises, as a result of which the bipolar transistor Q1 conducts better via the first current mirror Q0, Q1. As a result, the collector-side potential UC of the bipolar transistor Q1 is reduced in the same way and the drive transistor T1 is thus turned on less. As a result, the control potential UG increases and the power transistor conducts a higher load current iL again.

Die Stärke der Gegenkopplung wird hier über die Dimensionierung der Transistoren T5, T6, T7 eingestellt. Die Gegenkopplung K ergibt sich somit wie folgt: K = gm7*ü56*rbe/β. (3) The strength of the negative feedback is set here via the dimensioning of the transistors T5, T6, T7. The negative feedback K thus results as follows: K = gm7 * ü56 * rbe / β. (3)

Hierbei ist mit β und rbe die Stromverstärkung bzw. der Basis-Emitter-Widerstand des Bipolartransistors Q0 bezeichnet. ü56 ist das Übersetzungsverhältnis des Stromspiegels T5, T6 und gm7 ist der Übertragungsleitwert des Schalttransistors T7.With β and rbe the current gain or denotes the base-emitter resistance of the bipolar transistor Q0. ü56 is the gear ratio of the Current level T5, T6 and gm7 is the transfer conductance of the switching transistor T7.

Die resultierende Verstärkung V einer solchen gegengekoppelten Verstärkerstufe mit der Leerlaufverstärkung V0 ergibt sich wie folgt: V = V0/(k*V0 – 1). (4) The resulting gain V of such a negative feedback amplifier stage with the idle gain V0 results as follows: V = V0 / (k * V0 - 1). (4)

Unter der Voraussetzung, dass V0 sehr viel größer als 1 ist, ergibt sich V = 1/K. (5) Assuming that V0 is much larger than 1, we get V = 1 / K. (5)

Die Schleifenverstärkung A0 des gesamten Regelkreises mit rückgekoppelter Bipolarstufe Q0, Q1 ergibt sich damit wie folgt: A0 = β/rbe*1/(gm7*ü56)*gm1/go3*gm2*r1. (6) The loop gain A0 of the entire control loop with feedback bipolar stage Q0, Q1 is thus as follows: A0 = β / rbe * 1 / (gm7 * ü56) * gm1 / go3 * gm2 * r1. (6)

Wie aus Gleichung (6) ersichtlich ist, kann der Übertragungsleitwert gm1 des Ansteuertransistors T1 ausreichend groß gewählt werden, um damit ein schnelles Ansprechen des Leistungstransistors T2 zu erreichen. Dieser hohe Übertragungsleitwert gm1 kann dann durch eine entsprechende Wahl des Produktes aus gm7*ü56 kompensiert werden. Dadurch ist es möglich, die Schleifenverstärkung A0 und die Ansprechzeit des Leistungstransistors T2 unabhängig voneinander einzustellen. Die Stabilität des Regelkreises bleibt dennoch erhalten.As can be seen from equation (6) is the transmission conductance Gm1 of the drive transistor T1 can be chosen to be large enough to be a fast one To achieve response of the power transistor T2. This high transmission conductance gm1 can then be compensated by an appropriate choice of the product from gm7 * ü56 become. This makes it possible the loop gain A0 and the response time of the power transistor T2 independently adjust. The stability the control loop is still retained.

7 zeigt ein drittes, besonders bevorzugtes Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung zur Strombegrenzung. Im Ausführungsbeispiel in 7 sind im wesentlichen die erfindungsgemäßen Elemente aus den beiden Ausführungsbeispielen der 3 und 6 miteinander kombiniert worden. Die Schaltungsanordnung in 7 weist damit einerseits eine spannungsabhängige Einstellung der Strombegrenzung und andererseits eine Einrichtung zur Stabilisierung der Stromregelschaltung auf. 7 shows a third, particularly preferred embodiment of the circuit arrangement according to the invention for current limitation. In the embodiment in 7 are essentially the elements of the invention from the two embodiments of the 3 and 6 been combined with each other. The circuit arrangement in 7 thus has on the one hand a voltage-dependent setting of the current limitation and on the other hand a device for stabilizing the current control circuit.

In den vorstehenden Ausführungsbeispielen ist der Leistungstransistor T2 als sogenannter Low-Side-Schalter ausgebildet. Die Erfindung sei jedoch nicht ausschließlich auf als Low-Side-Schalter ausgebildete Ausgangsstufen beschränkt, sondern läßt sich selbstverständlich auch auf High-Side-Schalter oder Brückenschaltungen erweitern. Ferner wäre es auch denkbar, dass die Last RL parallel zur Laststrecke des Leistungsschalters T2 angeordnet ist.In the above embodiments the power transistor T2 is designed as a so-called low-side switch. However, the invention is not limited exclusively to output stages designed as low-side switches, but can of course also be extended to high-side switches or bridge circuits. It would also be conceivable that the load RL is arranged parallel to the load path of the circuit breaker T2.

In den vorstehenden Ausführungsbeispielen sind der Leistungsschalter T2 und darüber hinaus auch die Ansteuertransistoren T1, T7 als MOSFETs ausgebildet. Die Erfindung sei jedoch nicht ausschließlich auf in MOS-Technologie ausgebildeten Transistoren beschränkt, sondern lässt sich selbstverständlich auch bei geeigneter Anpassung der Schaltung auf bipolare Transistoren, IGBTs, JFETs, Thyristoren und dergleichen erweitern. Darüber hinaus können die dargestellten Stromspiegelanordnungen selbstverständlich auf beliebig andere Weise realisiert werden.In the above embodiments the circuit breaker T2 and above in addition, the drive transistors T1, T7 are designed as MOSFETs. However, the invention is not only based on MOS technology trained transistors limited, but can Of course even with suitable adaptation of the circuit to bipolar transistors, Expand IGBTs, JFETs, thyristors and the like. Furthermore can the current mirror arrangements shown, of course any other way can be realized.

Es versteht sich auch, dass durch Variation der Leitungstypen der eingesetzten Transistoren eine beliebige Vielzahl an weiteren Ausführungsbeispielen angegeben werden kann.It goes without saying that through Variation of the line types of the transistors used any one Numerous other exemplary embodiments can be specified.

Die Last und/oder der Messwiderstand können auf beliebige Weise ausgebildet sein und z. B. resistiv, induktiv, kapazitiv ausgebildet sein oder aus einer Mischung davon bestehen.The load and / or the measuring resistance can be formed in any way and z. B. resistive, inductive, be capacitive or consist of a mixture thereof.

Zusammenfassend kann festgestellt werden, dass durch Bereitstellung einer geeignet verschalteten zusätzlichen Spannungsmesseinrichtung sowie einer Gegenkopplung auf schaltungstechnisch sehr einfache, jedoch nichts desto Trotz sehr effektive Weise zum einen eine spannungsabhängige Strombegrenzung und zum anderen ein schnelles Ansprechen der Stromregelung realisierbar ist.In summary it can be stated be that by providing an appropriately connected additional Voltage measuring device and a negative feedback on circuitry very simple but nevertheless very effective way to one a voltage-dependent Current limitation and secondly a quick response of the current control is feasible.

Die vorliegende Erfindung wurde anhand der vorstehenden Beschreibung so dargelegt, um das Prinzip der erfindungsgemäßen Stromregelung bestmöglichst zu erklären, jedoch lässt sich die vorliegende Erfindung selbstverständlich im Rahmen des fachmännischen Handelns und Wissens in geeigneter Weise abwandeln.The present invention has been accomplished the above description so set out the principle of the current control according to the invention best possible to explain, however leaves the present invention is of course within the scope of the expert Modify action and knowledge in a suitable manner.

1–31-3: Anschlüsseconnections
4, 54, 5: Versorgungsanschlüssesupply connections
6, 76 7: Anschlüsseconnections
11, 1211 12: Klemmenjam
2020: StromspiegelschaltungCurrent mirror circuit
21, 2221 22: Klemmenjam
3030: Ansteuerschaltungdrive circuit
3131: Klemmeclamp
4040: Messeinrichtungmeasuring device
5050: Einrichtung zur Stabilisierung der StromregelungFacility to stabilize the current control
51, 5251 52: Klemmenjam
AA: Ausgangoutput
D40D40: Diodendiodes
E1–E3E1-E3: Eingängeinputs
R1R1: StrommesswiderstandCurrent sense resistor
R40R40: Widerstandresistance
RLRL: Lastload
T1T1: Ansteuertransistordrive transistor
T2T2: MOS-Leistungstransistor, LeistungsschalterMOS power transistor, breakers
T3, T4T3, T4: Transistoren des zweiten Stromspiegelstransistors of the second current mirror
T40T40: Transistortransistor
T5, T6T5, T6: Transistoren des dritten Stromspiegelstransistors of the third current mirror
T7T7: Schalttransistorswitching transistor
T8, T9T8, T9: Transistoren eines Stromspiegelstransistors a current mirror
Q0, Q1Q0, Q1: Bipolartransistorenbipolar transistors
I1–I3, I5I1-I3, I5: Stromquellenpower sources
i1–i7i1-i7: Strömestreams
iLiL: Laststromload current
Ix, iL0, iL1ix, iL0, iL1: Wert der Strombegrenzungvalue the current limit
U1U1: Messspannungmeasuring voltage
UBEUBE: Basis-Emitter-SpannungBase-emitter voltage
UC, URUC, UR: Kollektorpotentialecollector potentials
UDUD: Drainpotentialdrain potential
UDSUDS: Drain-Source-SpannungDrain-source voltage
UGUG: Ansteuerpotentialdrive potential
USUS: Sourcepotentialsource potential
VDDVDD: erstes (positives) Versorgungspotentialfirst (positive) supply potential
VGNDVGND: zweites Versorgungspotential, Bezugspotentialsecond Supply potential, reference potential
Vx, V1, V2Vx, V1, V2: Spannung zwischen den Anschlüssen 5 und 11tension between the connections 5 and 11
SS: Sourceanschlusssource terminal
DD: Drainanschlussdrain
GG: Gateanschlussgate terminal
Ee: Emitteranschlussemitter terminal
CC: KollektroanschlussKollektroanschluss
BB: Basisanschlussbasic Rate Interface

Claims

Circuit arrangement for current limitation of a load current (iL) through an output stage ( 10 ), with a controllable circuit breaker (T2), the load path in series with a measuring impedance (R1) and between a first and second connection ( 11 . 5 ) is arranged with a first current limiting device ( 20 . 30 ), which detects the load current (iL) through the load switch (T2) and which, if the detected load current (iL) exceeds a predetermined current threshold value, limits the load current (iL) to a first predetermined current value (iL0), with a second current limiting device ( 20 . 30 . 40 ), which additionally has a between the first and second connection ( 11 . 5 ) falling voltage (Vx) and which, if the detected voltage (Vx) exceeds a first predetermined voltage threshold value (V1), limits the load current (iL) to a second current value (iL1), the second current value (iL1) being less than the first current value (iL0).

Circuit arrangement according to claim 1, characterized in that the second current limiting device ( 20 . 30 . 40 ) is designed such that the limited load current (iL) has a continuously decreasing second current value (iL1) with increasing detected voltage (Vx).

Circuit arrangement according to one of the preceding claims, characterized in that a control circuit ( 30 ) for controlling the circuit breaker (T2) is provided, which has a current source (I3) for generating a control current (i3), an input circuit into which a first control signal (UC) can be coupled, and an output circuit via which the control connection (G) of the circuit breaker (T2) can be acted upon by a second control signal (UG).

Circuit arrangement according to claim 3, characterized in that the control circuit ( 30 ) has a control transistor (T1), the control connection (G) of which forms the input circuit and the output circuit of which is connected to the current source (I3).

Circuit arrangement according to one of the preceding claims, characterized in that the first current limiting device ( 20 . 30 ) has a first measuring device (Q0, Q1) which detects a measuring voltage (U1) across the measuring resistor (R1), which has at least one current mirror circuit (Q0, Q1; I1, I2) and which is a function of the measured voltage (U1) a first control signal (UC) is provided on the output side, the magnitude of the first control signal (UC) increasing with increasing measurement voltage (U1).

Circuit arrangement according to Claim 5, characterized in that the current mirror circuit (Q0, Q1; I1, I2) has a first current mirror (Q0, Q1), via whose input connections (E) the measuring voltage (U1) can be tapped, the supply connections (C) of at least one current source (I1, I2) are supplied and at its output connection ( 21 ) the first control signal (UC) can be tapped.

Circuit arrangement according to Claim 6, characterized in that the first current mirror (Q0, Q1) contains two bipolar transistors (Q0, Q1), the control connections (B) of which are connected to one another, a first bipolar transistor (Q0) of the first current mirror (Q0, Q1 ) is connected in diode and a second bipolar transistor (Q1) of the first current mirror (Q0, Q1) with the output ( 21 ) of the first current mirror (Q0, Q1) is connected and has a current gain (n) greater than 1.

Circuit arrangement according to one of the preceding claims, characterized in that the second current limiting device ( 20 . 30 . 40 ) a second measuring device ( 40 ) which detects the voltage (Vx) and which, depending on this, provides a third control signal (i4, i5) on the output side, the value of which increases with increasing voltage (Vx), the third control signal (i4, i5) providing the output ( 21 ) the current mirror circuit (Q0, Q1; I1, I2) is supplied.

Circuit arrangement according to Claim 8, characterized in that a second current mirror (T3, T4) is provided which is connected on the input side to the output (A) of the second measuring device ( 40 ) is connected and the output side is connected to a supply connection ( 22 ) the current mirror circuit (Q0, Q1; I1, I2) is connected.

Circuit arrangement according to one of claims 8 or 9, characterized in that the second measuring device ( 40 ) has a resistance element (R40) and a diode arrangement (D40) which are connected in series to one another and which are supplied with a current (i40) via a current source (I40) connected in series.

Circuit arrangement according to one of claims 8-10, characterized in that the second measuring device ( 40 ) has a controllable switch (T40) which is supplied with a current (i40) via a current source (I40) connected in series with its load path.

Circuit arrangement according to one of the preceding claims, characterized in that the first and the second current limiting device ( 20 . 30 . 40 ) are designed and cooperate in such a way that the load current (iL) is limited to a first current threshold value (iL0) up to a voltage value (V1) of the voltage (Vx) and that the load current (iL) at a voltage (Vx) that is greater than the first voltage value (V1) is limited to a value of the load current (iL) that is less than the first current threshold value (iL0).

Circuit arrangement according to one of the preceding claims, characterized in that the first and the second current limiting device ( 20 . 30 . 40 ) are designed and cooperate in such a way that a second current threshold value (iL1), which is lower than the first current threshold value (iL0), is never undercut.

Circuit arrangement according to one of the preceding claims, characterized in that a stabilizing device ( 50 ) is provided for stabilizing the regulation of the circuit arrangement for current limitation, the stabilizing device ( 50 ) Has means (T5, T6, T7) for negative feedback of the current limitation.

Circuit arrangement according to claim 14, characterized in that the stabilizing device ( 50 ) has a controllable switch (T7) arranged between an energy source (VDD, VGND), the control connection (G) of which is coupled to the output of the current mirror circuit (Q0, Q1; I1, I2) and the output signal of which is connected to a supply input ( 22 ) the current mirror circuit (Q0, Q1; I1, I2) can be supplied.

Circuit arrangement according to one of claims 14 or 15, characterized in that the means (T5, T6, T7) for negative feedback comprise a third transistor (T7) and a third current mirror (T5, T6), the control connection (G) of the third transistor (T7) with the output of the current mirror circuit (Q0, Q1; I1, I2), the output (D) of the third transistor (T7) with the input ( 51 ) of the third current mirror (T5, T6) and the output ( 52 ) of the third current mirror with the supply input ( 22 ) the current mirror circuit (Q0, Q1; I1, I2) is connected.

Circuit arrangement according to one of the preceding claims, characterized in that with an idle gain V0 >> 0, the gain A0 of the regulation of the circuit arrangement behaves as follows: A0 ∽ gm1 / gm7 * ü56 where gm1 denotes the transmission conductance of the drive transistor (T1), gm7 the transmission conductance of the third transistor (T7) and ü56 the transmission ratio of the third current mirror (T5, T6).

Circuit arrangement according to one of the preceding claims, characterized in that the output stage ( 10 ) is designed as a MOS output stage and the power switch (T2) is designed as a MOSFET.

Circuit arrangement according to one of the preceding claims, characterized characterized in that the controllable circuit breaker (T2) is designed as a low-side switch is.

Circuit arrangement according to one of the preceding claims, characterized characterized that the measuring impedance (R1) is resistive.